JP3857243B2

JP3857243B2 - フィルタ回路

Info

Publication number: JP3857243B2
Application number: JP2003048517A
Authority: JP
Inventors: 史彦相賀; 龍典橋本; 喜昭寺島; 六月山崎; 浩之福家; 博幸加屋野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-02-26
Filing date: 2003-02-26
Publication date: 2006-12-13
Anticipated expiration: 2023-02-26
Also published as: KR20040076821A; CN1543009A; US7167065B2; JP2004260510A; KR100615501B1; CN100385731C; US20040196114A1

Description

【０００１】
【発明の属する技術分野】
本発明は、帯域通過フィルタに関し、特に、通過帯域内において郡遅延時間偏差が良好な遅延時間補償形帯域通過フィルタに関する。
【０００２】
【従来の技術】
無線または有線で情報通信を行う通信機器は、アンプ、ミキサ、フィルタなどの各種の高周波部品から構成されている。この中で、帯域通過フィルタは、共振器を複数個並べて特定の周波数帯の信号のみを通過させる機能を有する。
【０００３】
通信システムで帯域通過フィルタには、隣接する周波数帯域間で干渉を起こさないようなスカート特性が要求される。ここで、スカート特性とは、通過帯域端部から阻止域に至る減衰の度合いである。即ち、急峻なスカート特性を有する帯域通過フィルタを用いることで、周波数を有効に利用することができる。
【０００４】
一方、通信システムで帯域通過フィルタには、通過帯域内で平坦な群遅延特性が要求される。一般に、群遅延補償は、複素周波数ｓに関する伝達関数の実数零点および複素数零点により行われる。
【０００５】
群遅延特性を平坦にするために、フィルタの後段に等化器を接続する方法がある。しかし、等化器の損失により挿入損失が増大するという問題がある。
【０００６】
等化器を用いずに、フィルタ回路自身で群遅延補償するフィルタとしては、非特許文献１で報告されているカノニカルフィルタがある。これは、１番目からＮ番目の共振器が順番に主結合し、１番目の共振器とＮ番目の共振器、２番目の共振器とＮ−１番目の共振器などが副結合しており、合計Ｎ／２−１個の副結合が存在する。
【０００７】
６段以上のカノニカルフィルタでは、実数および複素数の零点をもたせることにより柔軟な群遅延補償が可能となっており、これまで導波管フィルタや誘電体フィルタに適用されてきた。しかし、カノニカルフィルタの伝達関数の零点は、すべての副結合が複雑に相互作用して決定されているため、フィルタ特性の調整が困難であるという問題点がある。さらに、マイクロストリップ線路、ストリップ線路、あるいはコプレーナ線路のような平面回路でカノニカルフィルタ型に多数の共振器を配置すると、不要な寄生結合を抑制することが極めて困難であり、所望の特性を得ることが困難であるという問題点がある。
【０００８】
カノニカルフィルタの変形としては、非特許文献２で報告されている導波管フィルタがある。しかし、通常のカノニカルフィルタよりもさらに複雑に共振器が結合しており、フィルタ特性の調整は困難であり、マイクロストリップ線路、ストリップ線路、あるいはコプレーナ線路のような平面回路で実現することは極めて困難であるという問題点がある。
【０００９】
平面回路で急峻なスカート特性と群遅延補平坦化を同時に実現したフィルタとしては、非特許文献３で報告されているカスケーディド・クアドゥルプレットフィルタがある。カスケーディド・クアドゥルプレットは、４つの共振器が１組になり１つの副結合を有する構成をとっており、伝達関数の純虚数零点により減衰極を設けて急峻なスカート特性を実現可能であり、実数零点により群遅延補償が可能である。そして、伝達関数の各零点と各副結合が一対一に対応しているため、フィルタ特性の調整が容易であり、また平面回路において不要な寄生結合を抑制した構成が可能であるという特長がある。しかし、カスケーディド・クアドゥルプレットフィルタは、伝達関数の複素数零点を実現できないため、柔軟な群遅延補償ができないという問題点がある。
【００１０】
カスケーディド・クアドゥルプレットフィルタの例としては、非特許文献４で報告されている導波管８段フィルタがあり、これはカノニカル８段フィルタの１段目と８段目の結合をゼロとした回路の結合係数行列を回転変換することにより設計されている。１組の実数零点を設けることにより遅延補償されているが、複素零点をもたないため、十分な遅延補償がなされていない。
【００１１】
伝達関数の純虚数零点により減衰極を設けて急峻なスカート特性を実現し、実数零点により群遅延補償したフィルタ回路の実現方法は、特許文献１でも述べられているが、伝達関数の複素数零点は用いることができないため、柔軟な群遅延補償ができないという問題点がある。
【００１２】
【特許文献１】
特開２００１−６０８０３公報
【００１３】
【非特許文献１】
ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＭｉｃｒｏｗａｖｅＴｈｅｏｒｙａｎｄＴｅｃｈｎｉｑｕｅｓ、第１８巻（１９７０年）、第２９０頁
【非特許文献２】
ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＭｉｃｒｏｗａｖｅＴｈｅｏｒｙａｎｄＴｅｃｈｎｉｑｕｅｓ、第３０巻（１９８２年）、第１３００頁
【非特許文献３】
ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＭｉｃｒｏｗａｖｅＴｈｅｏｒｙａｎｄＴｅｃｈｎｉｑｕｅｓ、第４３巻（１９９５年）、第２９４０頁
【非特許文献４】
ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＭｉｃｒｏｗａｖｅＴｈｅｏｒｙａｎｄＴｅｃｈｎｉｑｕｅｓ、第２９巻（１９８１年）、第５１頁
【００１４】
【発明が解決しようとする課題】
以上述べたように、群遅延補償するための伝達関数の実数零点および複素数零点の両者が実現可能でかつ、フィルタ特性の調整が容易でかつ、マイクロストリップ線路、ストリップ線路、またはコプレーナ線路のような平面回路において、不要な寄生結合を抑制した構成が可能なフィルタ回路はなかった。
【００１５】
【課題を解決するための手段】
本発明の実施形態は、
第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である複素数ブロックと、伝達関数の実数零点及び伝達関数の純虚数零点を実現する実純虚数ブロックとを備え、前記複素数ブロック及び前記実純虚数ブロックは単路結合されていることを特徴とするフィルタ回路である。
【００１６】
ここで、
前記実純虚数ブロックは、第３端共振器と、第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第７共振器と、前記第７共振器に結合する第８共振器と、前記第８共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第８共振器との結合及び前記第６共振器と前記第７共振器との結合の内、隣り合う結合の１組が同相であるってもよい。
【００１７】
前記実純虚数ブロックは、第３端共振器と、第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第７共振器と、前記第７共振器に結合する第８共振器と、前記第８共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第８共振器との結合及び前記第６共振器と前記第７共振器との結合の内、隣り合う結合が逆相であってもよい。
【００１８】
また、本発明の実施形態は、
第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である複素数ブロックと、伝達関数の実数零点を実現する実数ブロック及び伝達関数の純虚数零点を実現する純虚数ブロックの少なくとも一方ブロックとを備え、前記複素数ブロック及び前記一方ブロックは単路結合されていることを特徴とするフィルタ回路である。
【００１９】
前記実数ブロックと、前記純虚数ブロックとを備えてもよい。
【００２０】
前記実数ブロックは、第３端共振器と、第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第６共振器との結合が同相であってもよい。
【００２１】
前記純虚数ブロックは、第３端共振器と、第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第６共振器との結合が逆相であってもよい。
【００２２】
また、本発明の実施形態は、第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である第１複素数ブロックと、第５端共振器と、前記第５端共振器に結合する第７共振器と、前記第７共振器に結合する第８共振器と、前記第８共振器に結合する第９共振器と、前記第９共振器に結合する第１０共振器と、前記第１０共振器に結合する第６端共振器とを有し、前記第５端共振器と前記第６端共振器との結合及び前記第７共振器と前記第１０共振器との結合及び前記第８共振器と前記第９共振器との結合が同相である第２複素数ブロックとを備え、前記第１複素数ブロック及び前記第２複素数ブロックは単路結合されていることを特徴とするフィルタ回路。
【００２３】
また、前記複素ブロックにおいて、前記第１端共振器と前記第１共振器の結合が、前記第４共振器と前記第２端共振器の結合より大きくても良い。
【００２４】
前記共振ブロック内の共振器の一つは超電導体により形成されていてもよい。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を、図面を参照して説明する。
【００２６】
まず、本発明に係るフィルタの基本的な構成の例を説明する。
【００２７】
図１は、本発明のフィルタの基本的な構成を説明するためのパターン図である。
【００２８】
厚さ約０．４３ｍｍ、比誘電率約１０のＭｇＯ基板（図示略）上に超伝導マイクロストリップ線路フィルタを形成する。ここで、マイクロストリップ線路の超伝導体は、厚さ約５００ｎｍのＹ系銅酸化物高温超伝導薄膜を用い、ストリップ導体の線路幅は約０．４ｍｍである。超伝導薄膜は、レーザー蒸着法、スパッタ法あるいは共蒸着法などにより形成することができる。
【００２９】
共振器１１〜共振器１８は、オープンループ型半波長共振器である。
【００３０】
共振器１１及び共振器１８は外部と接続され、励振部１及び励振部２を構成している。
【００３１】
また、共振器１２〜共振器１７は、この順番に結合し、６つの共振器で複素数ブロック３を構成している。共振器１２及び共振器１７は、複素数ブロック３の端共振器となる。さらに、共振器１２と共振器１７、共振器１３と共振器１６、共振器１４と共振器１５が磁気的に結合している。即ち、共振器１２と共振器１７、および共振器１３と共振器１６、および共振器１４と共振器１５の結合はすべて同相である。
【００３２】
本明細書において、結合が同相とは、磁気的結合同士または電気的結合同士をいう。反対に、磁気的結合と電気的結合とは逆相という。
【００３３】
即ち、図１においては、複素数ブロック３の共振器１２と共振器１７、共振器１３と共振器１６、共振器１４と共振器１５の結合はすべて磁気的結合により構成されているが、これらの結合は全て電気的結合であってもよい。これらの結合が同相であれば、複素数零点を再現することが可能である。また、１組の複素数零点ではなく、２組の実数零点を実現するように設計することも可能である。複素数零点または実数零点を複素平面上のどこに設けるかは、複素数ブロック３を構成する各共振器の配置により設計できる。例えば、各共振器間の距離を変化させることにより調整できる。
【００３４】
本明細書では、便宜上、複素数ブロック３によって実現できる１組の複素数零点及び２組の実数零点を併せて複素数零点と呼ぶ。
【００３５】
この複素数ブロック３は、伝達関数の複素数零点を実現している。伝達関数の複素数零点を実現することにより、中心周波数について非対称に群遅延補償が可能である。
【００３６】
共振器１２と共振器１７は複素数ブロック３の端部であり、複素数ブロック３の入出力を担い、それぞれ共振器１１及び共振器１８と結合している。従って、励振部１と励振部２とは複素数ブロック３を介して結合している。共振器１１と共振器１２の結合のみにより、励振部１と複素数ブロック３が結合し、共振器１７と共振器１８との結合のみにより、励振部２と複素数ブロック３が結合している。ただし、共振器１１と共振器１２の結合のみ、と表現したが、無視し得る弱い結合は存在し得るのは言うまでもない。即ち、励振部１と励振部２との空間を介した直接的結合は、距離が大きいため無視できる。空間を介した、励振部１と励振部２との結合を無視できることは、回路シミュレーションにおいて、この結合を考慮した場合と、しない場合でフィルタ特性が変化しないことにより確かめられる。もし、励振部１と励振部２との複素数ブロック３を介さない結合が存在すると、従来のカノニカルフィルタのように、フィルタ特性の調整が困難となるので注意を要する。
【００３７】
図１では、励振部１及び励振部２が、それぞれ共振器１１、共振器１８を備える例を示している。このように、励振部が共振器を備えていると、フィルタ段数の増加による一層のスカート特性の急峻化、及び群遅延特性の平坦化を図ることができる。しかし、伝達関数の複素数零点を形成するという機能には影響はしないので、外部からの信号線が共振ブロック３の端部に直接接続していてもよい。さらに、複数の共振器を単路結合して、信号伝達路を形成して、励振部とすることもできることはいうまでもない。
【００３８】
本明細書では、共振器やブロックが単路結合する、とは、信号の伝達経路がひとつであるように連なる共振器の結合をいう。また、便宜上、一つの共振器をブロック間に配置して結合を取る場合、共振器を配置せず、直接結合を取る場合も含む。なお、信号伝達経路が単数であればよく、幾何学的に直線配置するものに限定されるものではない。
【００３９】
図２に、図１に示したフィルタの通過振幅特性の例を示す。横軸は周波数（ＧＨｚ）、縦軸は通過強度（ｄＢ）である。なお、設計には、伝達関数の零点を±（１±０．４ｊ）にもつ、基準化低域通過フィルタを用いた。ここにｊは虚数単位である。
【００４０】
中心周波数約２ＧＨｚ、帯域幅約２０ＭＨｚである。通過帯域内で通過強度がほぼ一定であり、周波数１．９９ＧＨｚ及び２．０１ＧＨｚ程度で通過強度が減衰し始める。中心周波数から離れるに従って、通過強度は急激に減衰し、良好なスカート特性が実現できていることがわかる。即ち、不要な寄生結合に乱されることなく、所望の通過特性が実現されている。
【００４１】
図３に、その群遅延特性の例を示す。横軸は周波数（ＧＨｚ）、縦軸は遅延時間（ｎｓ）である。
【００４２】
中心周波数約２ＧＨｚを中心にして、幅約２０ＭＨｚの通過帯域内で、遅延時間が良好に平坦化している。即ち、伝達関数の複素数零点により平坦な群遅延特性が実現される。
【００４３】
以上では、矩形共振器を用いる例を説明したが、さらに多くの曲折を有するメアンダオープンループ型（例えば図４）等のいわゆるオープンループ型共振器や、ヘアピン型共振器（例えば図５）など、種々の共振器を用いることが可能である。
【００４４】
また、マイクロストリップラインで回路を構成する例を説明したが、ストリップ線路で回路を構成することも可能である。この他、導波管フィルタや誘電体フィルタでも同様の構成が可能である。図６に、導波管フィルタを用いる例を示す。ここで、導波管フィルタは、入出力端子５１の間に、ブロック空洞部５２と励振空洞部５３とを備えている。各ブロック空洞部５２、励振空洞部５３の中心には、導体部５４がある。ブロック空洞部５２、励振空洞部５３の結合は、上述のマイクロストリップラインと同様に設計することが可能である。このような構成により、従来のカノニカルフィルタよりもフィルタ特性の調整が容易となる。
【００４５】
さらに、導波管フィルタや誘電体フィルタに使用される導体に超伝導体を用いることも可能である。
【００４６】
この他、励振部１と励振部２とが、複素数ブロック３を介さず、直接結合することのないように、励振部１と励振部２との距離を大きくしたが、例えば、図７に示すように、銅などの金属の板を用いて、不要な寄生結合を抑制することも可能である。即ち、図１の構成に、金属板４を励振部１と励振部２の間に入れ、これを接地するなどして、直接結合を防止する。
【００４７】
また、共振器間の結合はすべて共振器同士の位置関係で定めているが、共振器間に結合用線路を設けて結合させることも可能である。
（実施形態１）
図８は、本実施形態のフィルタのパターンを説明する図である。
【００４８】
厚さ約０．４３ｍｍ、比誘電率約１０のＭｇＯ基板（図示略）上に超伝導マイクロストリップ線路を形成している。ここで、マイクロストリップ線路の超電導体は、厚さ約５００ｎｍのＹ系銅酸化物高温超伝導薄膜を用い、ストリップ導体の線路幅は約０．４ｍｍである。超伝導薄膜は、レーザー蒸着法、スパッタ法あるいは共蒸着法などにより作製することができる。
【００４９】
共振器４１〜共振器４１２は、オープンループ型半波長共振器である。
【００５０】
共振器４１〜共振器４６は、この順番に結合し、６つの共振器で複素数ブロック３を構成している。共振器４１及び共振器４６は、複素数ブロック３の端共振器となる。図８では、共振器４１と共振器４６、共振器４２と共振器４５、及び共振器４３と共振器４４の結合はすべて電気的である。従って、共振器４１と共振器４６の結合と、共振器４２と共振器４５の結合と、共振器４３と共振器４４の結合はすべて同相であり、伝達関数の複素数零点を実現している。ここでも、すべての結合を磁気的にして、同相とすることも可能である。
【００５１】
また、共振器４７〜共振器４１２は、この順番に結合し、６つの共振器で実純虚数ブロック５を構成している。共振器４７及び共振器４１２は実純虚数ブロック５の端共振器となる。さらに、この例では、共振器４７と共振器４１２は電気的に結合、共振器４８と共振器４１１及び共振器４９と共振器４１０は磁気的に結合している。即ち、共振器４７と共振器４１２との結合及び共振器４８と共振器４１１との結合は逆相の関係である。また、共振器４８と共振器４１１との結合及び共振器４９と共振器４１０との結合は同相の関係である。
【００５２】
ここで、逆相の関係は伝達関数の純虚数零点を実現している。また、同相の関係は伝達関数の実数零点を実現している。したがって、実純虚数ブロック５は、逆相と同相を併有すると、伝達関数の実数零点と純虚数零点の双方を実現する。さらに、逆相のみの場合は、伝達関数の純虚数零点２つを実現する。ただし、実純虚数ブロック５による零点は、複素平面上の実数軸上および虚数軸上にしか作ることができず、実数軸、虚数軸以外の複素数を零点とすることができない。
【００５３】
図８の場合は、実純虚数ブロック５は、純虚数零点と実数零点の双方を備えたブロックである。
【００５４】
共振器４１および共振器４１２は、外部と直接接続されている。図８では、外部と共振器４１及び共振器４１２が直接接続される例を示したが、単路結合される複数の共振器を連ねて、励振部としてもよい。
【００５５】
複素数ブロック３における共振器４１と共振器４２の結合を共振器４５と共振器４６の結合よりも大きくするのが好ましい。
【００５６】
従来のカノニカルフィルタのようにこれらの結合を等しくすると、通過帯域内に大きなリップルをもつ、乱れた特性となる。これに対し、本実施例では一般化チェビシェフ関数によって伝達関数を記述しており、入出力ポートに近い共振器どうしの隣接結合を、入出力ポートから遠い共振器間の隣接結合よりも大きくしたほうが良い。
【００５７】
また、共振器４６と共振器４７が結合している。これにより、複素数ブロック３と実純虚数ブロック５とが結合される。ここで、共振器４６と共振器４７の結合以外の、例えば、共振器４５と共振器４７の結合や、共振器４６と共振器４８の結合は、弱いため無視できる。図８では、共振器４６と共振器４７とが結合する例を示し、共振器４６と共振器４７は単路結合している。また、複素数ブロック３と実純虚数ブロック５との結合には、ひとつ以上の共振器を配列して単路結合を取ることも可能である。
【００５８】
共振器４６と共振器４７の結合以外の結合が無視できることは、回路シミュレーションにおいて、これらの結合を考慮した場合としない場合でフィルタ特性が変化しないことにより確かめられる。逆に、共振器４６と４７の結合を無視した回路シミュレーションを行うと、フィルタ特性が著しく乱れることがわかり、共振器４６と４７が主たる結合であることがわかる。
【００５９】
もし、複素数ブロック３と実純虚数ブロック５とを２箇所以上で結合させたり、空間的に結合させると、従来のカノニカルフィルタのように、フィルタ特性の調整が困難となる。
【００６０】
図９に、図８に示したフィルタの通過振幅特性の例を示す。設計には、伝達関数の零点を±（１±０．４ｊ）、±１．２ｊ、および±０．６にもつ、基準化低域通過フィルタを用いた。ここに、ｊは虚数単位である。
【００６１】
中心周波数約２ＧＨｚ、帯域幅約２０ＭＨｚである。通過帯域内で通過強度がほぼ一定であり、周波数１．９９ＧＨｚ及び２．０１ＧＨｚ程度で通過強度が減衰し始める。
【００６２】
ここでは、伝達関数の純虚数零点による減衰極８１が通過帯域の両側に１個ずつ存在し、急峻なスカート特性を実現している。
【００６３】
この減衰極８１は、図８の構成においては、実純虚数ブロック５に含まれる逆相の数に対応している。即ち、共振器４７と共振器４１２との結合及び共振器４８と共振器４１１との結合が逆相になっており、共振器４８と共振器４１１との結合及び共振器４９と共振器４１０との結合が同相に成っていることに対応する。
【００６４】
図１０にその群遅延特性を示す。
【００６５】
伝達関数の複素数零点および実数零点により、通過帯域内で平坦な群遅延特性が実現されている。
【００６６】
本実施形態では、共振器はオープンループ型であるが、メアンダオープンループ型やヘアピン型など、種々の共振器を用いることが可能である。
【００６７】
なお、本実施形態は、マイクロストリップラインで回路を構成したが、ストリップ線路で回路を構成することも可能である。あるいは、導波管フィルタや誘電体フィルタでも同様の構成が可能であり、従来のカノニカルフィルタよりもフィルタ特性の調整が容易となる。導波管フィルタや誘電体フィルタの導体部分に超伝導体を用いることも可能である。
【００６８】
ここでも、不要な寄生結合は、例えば銅などの金属の板を用いて抑制することも可能である。
【００６９】
また、本実施形態では、共振器間の結合はすべて、共振器どうしの位置関係で定めているが、共振器間に結合用線路を設けて結合させることも可能である。
（実施形態２）
図１１は、本実施形態のフィルタのパターンを説明する図である。
【００７０】
厚さ約０．４３ｍｍ、比誘電率約１０のＭｇＯ基板（図示略）上に超伝導マイクロストリップ線路を形成している。ここで、マイクロストリップ線路の超伝導体は、厚さ約５００ｎｍのＹ系銅酸化物高温超伝導薄膜を用い、ストリップ導体の線路幅は約０．４ｍｍである。超伝導薄膜は、レーザー蒸着法、スパッタ法あるいは共蒸着法などにより作製することができる。
【００７１】
共振器７１〜共振器７２０は、オープンループ型半波長共振器である。
【００７２】
共振器７２〜共振器７７、共振器７１４〜共振器７１９は、各々順番に結合し、６つの共振器で複素数ブロック３、複素数ブロック６を構成している。この図では、複素数ブロック３、複素数ブロック６ともに磁気的結合のみの同相結合を含むものである。この複素数ブロック３及び複素数ブロック６は、ともに伝達関数の複素数零点を実現している。ここでも、電気的結合のみの同相結合を用いることができる。
【００７３】
また、共振器７８〜共振器７１３は、順番に結合している。ここで、共振器７８と共振器７１３は磁気的結合、共振器７９と共振器７１２は電気的結合、共振器７１０と共振器７１１は磁気的結合をなす。従って、共振器７８〜共振器７１３は、逆相を２つ含む実純虚数ブロック７となっている。これら２個の逆相の結合により、２組の伝達関数の純虚数零点を実現している。
【００７４】
共振器７７と共振器７８、共振器７１３と共振器７１４が結合することで、複素数ブロック３と複素数ブロック６が実純虚数ブロック７を介して結合している。即ち、複素数ブロック３と実純虚数ブロック７は単路結合している。また、複素数ブロック６と実純虚数ブロック７も単路結合している。
【００７５】
特に、複素数ブロック３における共振器７２と共振器７３の結合を共振器７６と共振器７７の結合よりも大きくするのが好ましい。
【００７６】
従来のカノニカルフィルタのようにこれらの結合を等しくすると、通過帯域内に大きなリップルをもつ、乱れた特性となる。これに対し、本実施例では一般化チェビシェフ関数によって伝達関数を記述しており、入出力ポートに近い共振器どうしの隣接結合を、入出力ポートから遠い共振器間の隣接結合よりも大きくしたほうが良い。
【００７７】
励振部１は共振器７１を、励振部２は共振器７２０を含み、これらの共振器７１および共振器７２０は外部と接続している。また、共振器７１は共振器７２と結合し、共振器７２０は共振器７１９と結合することで、励振部１と複素数ブロック３が結合し、励振部２と複素数ブロック６が結合している。このようにして、励振部１と励振部２が結合される。ここでも、励振部１と複素数ブロック３との間を単路結合させても良いし、励振部２と複素数ブロック６との間を単路結合させても良い。
【００７８】
共振器７８〜共振器７１３の共振器群を介さない、複素数ブロック３と複素数ブロック６との空間的結合（例えば、共振器７５と共振器７１６の結合）も考えられるが、共振器間の距離が大きいため十分無視できる。これは、回路シミュレーションにおいて、この結合を考慮した場合としない場合でフィルタ特性が変化しないことにより確かめられる。
【００７９】
もし、共振器７８〜共振器７１３の共振器群を介さない、複素数ブロック３と複素数ブロック６との空間的結合を考慮する必要がある配置を用いると、従来のカノニカルフィルタのように、フィルタ特性の調整が困難となる。
【００８０】
ここでは、複素数ブロック３と複素数ブロック６との空間的結合を小さくするために、複素数ブロック間の距離を大きくしたが、例えば銅などの金属の板を用いて、不要な寄生結合を抑制することにより、空間的結合を抑えることも可能である。また、共振器間の結合はすべて、共振器どうしの位置関係で定めているが、共振器間に結合用線路を設けて結合させることも可能である。
【００８１】
図１２に、図１１に示したフィルタの通過振幅特性の例を示す。設計には、伝達関数の零点を±（１±０．４ｊ）、±１．１ｊ、±１．２ｊ、±０．５、および±０．６にもつ、基準化低域通過フィルタを用いた。ここにｊは虚数単位である。即ち、複素数ブロック３により複素数零点１組が実現され、実純虚数ブロック７が２組の純虚数零点を再現し、複素数ブロック６が２組の実数零点を再現する場合を示す。また、複素数ブロック３における共振器７２と共振器７３の結合を共振器７６と共振器７７の結合よりも大きくした。
【００８２】
中心周波数約２ＧＨｚ、帯域幅約２０ＭＨｚである。伝達関数の２組の純虚数零点による２組の減衰極８２、８３が通過帯域の両側に存在し、急峻なスカート特性を実現している。すなわち、不要な寄生結合に乱されることなく、所望の通過特性が実現されている。
【００８３】
図１３にその群遅延特性を示す。
【００８４】
伝達関数の複素数零点および実数零点により、通過帯域内で平坦な群遅延特性が実現されている。
【００８５】
本実施形態では、共振器はオープンループ型であるが、メアンダオープンループ型やヘアピン型など、種々の共振器を用いることが可能である。
【００８６】
なお、本実施形態は、マイクロストリップラインで回路を構成したが、ストリップ線路で回路を構成することも可能である。あるいは、導波管フィルタや誘電体フィルタでも同様の構成が可能であり、従来のカノニカルフィルタよりもフィルタ特性の調整が容易となる。導波管フィルタや誘電体フィルタの導体部分に超伝導体を用いることも可能である。
【００８７】
本実施形態においては、２つの複素数ブロックと実純虚数ブロックを用いる例を説明したが、伝達関数の零点の必要から、更に複数ブロックを加えたり、実純虚数ブロックを追加したりすることが可能である。
（実施形態３）
図１４は、本実施形態のフィルタのパターンを説明する図である。
【００８８】
厚さ約０．４３ｍｍ、比誘電率約１０のＭｇＯ基板（図示略）上に超伝導マイクロストリップ線路を形成している。ここで、マイクロストリップ線路の超伝導体は、厚さ約５００ｎｍのＹ系銅酸化物高温超伝導薄膜を用い、ストリップ導体の線路幅は約０．４ｍｍである。超伝導薄膜は、レーザー蒸着法、スパッタ法あるいは共蒸着法などにより作製することができる。
【００８９】
共振器２３１〜共振器２３２２は、オープンループ型半波長共振器である。
【００９０】
共振器２３２〜共振器２３７は、各々順番に結合し、６つの共振器で複素数ブロック３を構成している。
【００９１】
また、共振器２３１６〜共振器２３２１は、各々順番に結合し、６つの共振器で複素数ブロック６を構成している。
【００９２】
この図では、複素数ブロック３、複素数ブロック６ともに磁気的結合のみの同相結合を含むものである。ここでも、電気的結合のみの同相結合を用いることができる。
【００９３】
構造上は複素数ブロック３と複素数ブロック６は同じだが、設計により、伝達関数の複素数零点を各々1組実現することも、伝達関数の実数零点を２組ずつ実現することも可能である。また、伝達関数の複素数零点と実数零点とを実現することも可能である。
【００９４】
共振器２３９〜共振器２３１４は、順番に結合し、6つの共振器で実純虚数ブロック８となる。ここで、共振器２３９と共振器２３１４は電気的結合、共振器２３１０と共振器２３１３は磁気的結合、共振器２３１１と共振器２３１２は電気的結合をなす。従って、実純虚数ブロック８は、逆相を2つ含む共振器群となっている。これら２個の逆相の結合により、２組の伝達関数の純虚数零点を実現している。
【００９５】
共振器２３７と共振器２３９は、共振器２３８を介して結合している。また、共振器２３１４と共振器２３１６は、共振器２３１５を介して結合している。これにより、複素数ブロック３と複素数ブロック６が実純虚数ブロック８を介して単路結合している。即ち、複素数ブロック３と実純虚数ブロック８は単路結合している。また、複素数ブロック６と実純虚数ブロック８も単路結合している。ここでは、複素数ブロック３と実純虚数ブロック８が１つの共振器２３８を介して結合する例を示したが、更に共振器を介して単路結合しても良い。また、複素数ブロック６と実純虚数ブロック８との結合についても同様である。
【００９６】
ここでも、複素数ブロック３における共振器２３２と共振器２３３の結合を共振器２３６と共振器２３７の結合よりも大きくするのが好ましい。
【００９７】
励振部１は共振器２３１を、励振部２は共振器２３２２を含み、これらの共振器２３１および共振器２３２２は外部と接続している。また、共振器２３１は共振器２３２と結合し、共振器２３２２は共振器２３２１と結合することで、励振部１と複素数ブロック３が結合し、励振部２と複素数ブロック６が結合している。このようにして、励振部１と励振部２が結合される。ここでも、励振部１と複素数ブロック３との間を単路結合させても良いし、励振部２と複素数ブロック６との間を単路結合させても良い。
【００９８】
図１５に、図１４に示したフィルタの通過振幅特性の例を示す。設計には、伝達関数の零点を±（１±０．４ｊ）、±１．０６ｊ、±１．１２ｊ、±０．５、および±０．６にもつ、基準化低域通過フィルタを用いた。ここにｊは虚数単位である。即ち、複素数ブロック３により複素数零点１組が、複素数ブロック６が2組の実数零点が、実純虚数ブロック８により2組の純虚数零点が実現されている場合である。
【００９９】
中心周波数約２ＧＨｚ、帯域幅約２０ＭＨｚである。伝達関数の２組の純虚数零点による２組の減衰極が通過帯域の両側に存在し、急峻なスカート特性を実現している。すなわち、不要な寄生結合に乱されることなく、所望の通過特性が実現されている。
【０１００】
図１６にその群遅延特性を示す。伝達関数の複素数零点および実数零点により、通過帯域内で平坦な群遅延特性が実現されている。
【０１０１】
本実施形態では、共振器はオープンループ型であるが、メアンダオープンループ型やヘアピン型など、種々の共振器を用いることが可能である。
【０１０２】
なお、本実施形態は、マイクロストリップラインで回路を構成したが、ストリップ線路で回路を構成することも可能である。あるいは、導波管フィルタや誘電体フィルタでも同様の構成が可能であり、従来のカノニカルフィルタよりもフィルタ特性の調整が容易となる。導波管フィルタや誘電体フィルタの導体部分に超伝導体を用いることも可能である。
（実施形態４）
図１７は、本実施形態のフィルタのパターンを説明する図である。
【０１０３】
厚さ約０．４３ｍｍ、比誘電率約１０のＭｇＯ基板（図示略）上に超伝導マイクロストリップ線路を形成している。ここで、マイクロストリップ線路の超伝導体は、厚さ約５００ｎｍのＹ系銅酸化物高温超伝導薄膜を用い、ストリップ導体の線路幅は約０．４ｍｍである。超伝導薄膜は、レーザー蒸着法、スパッタ法あるいは共蒸着法などにより作製することができる。
【０１０４】
共振器１０１から共振器１０１６は、オープンループ型半波長共振器である。
【０１０５】
共振器１０６〜共振器１０１１は順番に結合し、６つの共振器で複素数ブロック３を構成している。共振器１０６と共振器１０１１、共振器１０７と共振器１０１０、及び共振器１０８と共振器１０９の結合はすべて磁気的である。従って、これらの結合は同相であり、複素数ブロック３は、伝達関数の複素数零点を実現している。ここでも、すべての結合を電気的にして同相とすることも可能である。
【０１０６】
共振器１０２〜共振器１０５は、この順番に結合し、４つの共振器で実数ブロック９を構成している。ここで、共振器１０２と共振器１０５との結合、共振器１０３と共振器１０４との結合は共に磁気的であり、同相である。実数ブロック９は、伝達関数の実数零点を1組実現する。ここでは、磁気的結合の同相である実数ブロック９を示したが、実数ブロック９内の結合が同相となっていれば良く、電気的結合による同相を含むようにしても良い。
【０１０７】
また、共振器１０１２〜共振器１０１５は、この順番に結合し、４つの共振器で純虚数ブロック１０を構成している。ここで、共振器１０１２と共振器１０１５との結合は磁気的であり、共振器１０１３と共振器１０１４との結合は電気的である。即ち、純虚数ブロック１０は逆相を含む。純虚数ブロック１０は、伝達関数の純虚数零点を1組実現する。純虚数ブロック１０が逆相を含めば良いので、共振器１０１２と共振器１０１５との結合が電気的とし、共振器１０１３と共振器１０１４との結合が磁気的として、逆相としても良い。
【０１０８】
励振部１は共振器１０１を、励振部２は共振器１０１６を含み、これらの共振器１０１および共振器１０１６は外部と接続している。また、励振部１と実数ブロック９は、共振器１０１と共振器１０２との結合により結合される。励振部２と純虚数ブロック１０は、共振器１０１５が共振器１０１６と結合することで、結合される。ここでも、励振部１と実数ブロック９とが、励振部２と純虚数ブロック１０とが、各々単路結合していれば良い。
【０１０９】
さらに、実数ブロック９と複素数ブロック３は、共振器１０５と共振器１０６との結合により、複素数ブロック３と純虚数ブロック１０は、共振器１０１１と共振器１０１２との結合により結合されている。
【０１１０】
ここでも、入出力ポートに近い共振器どうしの隣接結合を、入出力ポートから遠い共振器間の隣接結合よりも大きくしたほうが良い。
【０１１１】
複素数ブロック３を介さずに、空間を介した実数ブロック９と純虚数ブロック１０との結合（例えば、共振器１０４と共振器１０１３）が考えられるが、共振器間の距離が大きいために無視することができる。
【０１１２】
空間を介した、励振部１と励振部２の結合を無視できることは、回路シミュレーションにおいて、この結合を考慮した場合としない場合でフィルタ特性が変化しないことにより確かめられる。
【０１１３】
もし、複素数ブロック３を介さないような励振部１と励振部２との結合や、実数ブロック９と純虚数ブロック１０との結合などを付加すると、従来のカノニカルフィルタのように、フィルタ特性の調整が困難となる。
【０１１４】
本実施形態では、複素数ブロック３を介さない、励振部１と励振部２との結合等を小さくするために、励振部１と励振部２との距離等を大きくしたが、例えば銅などの金属の板を用いて、不要な寄生結合を抑制することも可能である。
【０１１５】
また、共振器間の結合はすべて、共振器どうしの位置関係で定めているが、共振器間に結合用線路を設けて結合させることも可能である。
【０１１６】
図１８に、図１７に示したフィルタの通過振幅特性の例を示す。設計には、伝達関数の零点を±（１±０．４ｊ）、±１．２ｊ、および±０．６にもつ、基準化低域通過フィルタを用いた。ここに、ｊは虚数単位である。
【０１１７】
本実施形態では、伝達関数の複素数零点を記述するために、複素数ブロック３を用いており、実数零点は、実数ブロック９で記述し、純虚数零点は、純虚数ブロック１０で記述している。
【０１１８】
中心周波数約２ＧＨｚ、帯域幅約２０ＭＨｚである。
【０１１９】
伝達関数の純虚数零点による減衰極が通過帯域の両側に１個ずつ存在し、急峻なスカート特性を実現している。すなわち、不要な寄生結合に乱されることなく、所望の通過特性が実現されている。
【０１２０】
図１９に群遅延特性を示す。
【０１２１】
伝達関数の複素数零点および実数零点により、通過帯域内で平坦な群遅延特性が実現されている。
【０１２２】
また、本実施形態では、共振器はオープンループ型であるが、メアンダオープンループ型やヘアピン型など、種々の共振器を用いることが可能である。
【０１２３】
なお、本実施形態は、マイクロストリップラインで回路を構成したが、ストリップ線路で回路を構成することも可能である。あるいは、導波管フィルタや誘電体フィルタでも同様の構成が可能であり、従来のカノニカルフィルタよりもフィルタ特性の調整が容易となる。導波管フィルタや誘電体フィルタの導体部分に超伝導体を用いることも可能である。
【０１２４】
また、本実施形態では、複素数ブロックと実数ブロックと純虚数ブロックを用いる例を説明したが、伝達関数の零点の必要により、複素数ブロックと実数ブロックのみのフィルタ、複素数ブロックと純虚数ブロックのみのフィルタも用いることが可能である。さらに、複素数ブロックと複数の実数ブロックや純虚数ブロック、複数の複素数ブロックと複数の実数ブロックや純虚数ブロックを用いることも可能である。
（実施形態５）
図２０は、本実施形態のフィルタのパターンを説明する図である。
【０１２５】
厚さ約０．４３ｍｍ、比誘電率約１０のＭｇＯ基板（図示略）上に超伝導マイクロストリップ線路を形成している。ここで、マイクロストリップ線路の超伝導体は、厚さ約５００ｎｍのＹ系銅酸化物高温超伝導薄膜を用い、ストリップ導体の線路幅は約０．４ｍｍである。超伝導薄膜は、レーザー蒸着法、スパッタ法あるいは共蒸着法などにより作製することができる。
【０１２６】
共振器１７１から共振器１７１４は、オープンループ型半波長共振器である。
【０１２７】
共振器１７９〜共振器１７１４は順番に結合し、６つの共振器で複素数ブロック３を構成している。共振器１７９と共振器１７１４、共振器１７１０と共振器１７１３、及び共振器１７１１と共振器１７１２の結合はすべて電気的である。従って、これらの結合は同相であり、複素数ブロック３は、伝達関数の複素数零点を実現している。ここでも、すべての結合を磁気的にして同相とすることも可能である。
【０１２８】
ここでも、入出力ポートに近い共振器どうしの隣接結合を、入出力ポートから遠い共振器間の隣接結合よりも大きくしたほうが良い。
【０１２９】
共振器１７１〜共振器１７４は、この順番に結合し、４つの共振器で実数ブロック９を構成している。ここで、共振器１７１と共振器１７４、及び共振器１７２と共振器１７３はともに電気的に結合している。即ち、これらの結合は同相であり、伝達関数の実数零点を実現している。
【０１３０】
共振器１７５〜共振器１７８は、この順番に結合し、４つの共振器で純虚数ブロック１０を構成している。共振器１７５と共振器１７８は電気的に結合しており、共振器１７６と共振器１７７は磁気的に結合している。即ち、これらの結合は逆相であり、伝達関数の純虚数零点を実現している。
【０１３１】
実数ブロック９と純虚数ブロック１０とは、共振器１７４と共振器１７５の結合により、結合している。また、純虚数ブロック１０と複素数ブロック３とは、共振器１７８と共振器１７９の結合により、結合している。したがって、実数ブロック９と純虚数ブロック１０とは単路結合している。また、純虚数ブロック１０と複素数ブロック３とは単路結合している。
【０１３２】
さらに、各ブロックが単路結合していれば良く、ブロックの配置は任意である。
【０１３３】
図２０では、共振器１７１、共振器１７１４が、外部と直接接続されている。ここでも、外部と共振器１７１の間や外部と共振器１７１４との間に共振器を介在させて単路結合を取ることが可能である。
【０１３４】
共振器１７８と共振器１７９の結合以外の、空間を介した実数ブロック９や純虚数ブロック１０と複素数ブロック３との結合（例えば、共振器１７３と共振器１７１１）が考えられるが、共振器間の距離が大きいために無視することができる。
【０１３５】
空間を介した、実数ブロック９や純虚数ブロック１０と複素数ブロック３の結合を無視できることは、回路シミュレーションにおいて、この結合を考慮した場合としない場合でフィルタ特性が変化しないことにより確かめられる。
【０１３６】
もし、空間を介した実数ブロック９や純虚数ブロック１０と複素数ブロック３との結合を付加すると、従来のカノニカルフィルタのように、フィルタ特性の調整が困難となる。
【０１３７】
本実施形態では、空間を介したブロック間の結合を小さくするために、実数ブロック９や純虚数ブロック１０と複素数ブロック３との距離を大きくしたが、例えば銅などの金属の板を用いて、不要な寄生結合を抑制することも可能である。
【０１３８】
また、共振器間の結合はすべて、共振器どうしの位置関係で定めているが、共振器間に結合用線路を設けて結合させることも可能である。
【０１３９】
図２１に、図２０に示したフィルタの通過振幅特性の例を示す。設計には、伝達関数の零点を±（０．７±０．７ｊ）、±１．１ｊ、および±０．６５にもつ、基準化低域通過フィルタを用いた。ここに、ｊは虚数単位である。
【０１４０】
本実施形態では、伝達関数の複素数零点を記述するために、複素数ブロック３を用いており、実数零点は、実数ブロック９で記述し、純虚数零点は、純虚数ブロック１０で記述している。
【０１４１】
中心周波数約２ＧＨｚ、帯域幅約２０ＭＨｚである。
【０１４２】
伝達関数の純虚数零点による減衰極が通過帯域の両側に１個ずつ存在し、急峻なスカート特性を実現している。すなわち、不要な寄生結合に乱されることなく、所望の通過特性が実現されている。
【０１４３】
図２２に群遅延特性を示す。
【０１４４】
伝達関数の複素数零点および実数零点により、通過帯域内で平坦な群遅延特性が実現されている。
【０１４５】
また、本実施形態では、共振器はオープンループ型であるが、メアンダオープンループ型やヘアピン型など、種々の共振器を用いることが可能である。
【０１４６】
なお、本実施形態は、マイクロストリップラインで回路を構成したが、ストリップ線路で回路を構成することも可能である。あるいは、導波管フィルタや誘電体フィルタでも同様の構成が可能であり、従来のカノニカルフィルタよりもフィルタ特性の調整が容易となる。導波管フィルタや誘電体フィルタの導体部分に超伝導体を用いることも可能である。
（実施形態６）
図２３は、本実施形態のフィルタのパターンを説明する図である。
【０１４７】
厚さ約０．４３ｍｍ、比誘電率約１０のＭｇＯ基板（図示略）上に超伝導マイクロストリップ線路を形成している。ここで、マイクロストリップ線路の超伝導体は、厚さ約５００ｎｍのＹ系銅酸化物高温超伝導薄膜を用い、ストリップ導体の線路幅は約０．４ｍｍである。超伝導薄膜は、レーザー蒸着法、スパッタ法あるいは共蒸着法などにより作製することができる。
【０１４８】
共振器２０１から共振器２０１６は、オープンループ型半波長共振器である。
【０１４９】
共振器２０１１〜共振器２０１６は順番に結合し、６つの共振器で複素数ブロック３を構成している。共振器２０１１と共振器２０１６、共振器２０１２と共振器２０１５、及び共振器２０１３と共振器２０１４の結合はすべて電気的である。従って、これらの結合は同相であり、複素数ブロック３は、伝達関数の複素数零点を実現している。ここでも、すべての結合を磁気的にして同相とすることも可能である。
【０１５０】
ここでも、入出力ポートに近い共振器どうしの隣接結合を、入出力ポートから遠い共振器間の隣接結合よりも大きくしたほうが良い。
【０１５１】
共振器２０１〜共振器２０４は、この順番に結合し、４個の共振器で実数ブロック９を構成している。共振器２０１と共振器２０４、及び共振器２０２と共振器２０３はともに電気的に結合している。即ち、これらの結合は同相であり、伝達関数の実数零点を実現している。ここでも、磁気的結合により同相とすることも可能である。
【０１５２】
共振器２０６〜共振器２０９は、この順番に結合し、４個の共振器で純虚数ブロック１０を構成している。共振器２０６と共振器２０９は磁気的に結合しており、共振器２０７と共振器２０８は電気的に結合している。即ち、これらの結合は逆相であり、伝達関数の純虚数零点を実現している。
【０１５３】
共振器２０１及び共振器２０１６は外部と直接接続されている。ここでも、外部と共振器２０１の間、外部と共振器２０１６との間に共振器を介在させて、単路結合を取ることが可能である。
【０１５４】
実数ブロック９と純虚数ブロック１０とは、共振器２０５を介して単路結合している。ここでは、一つの共振器２０５を介する結合を例示したが、複数のブロックを介在させて単路結合をとっても良い。
【０１５５】
同様に、純虚数ブロック１０と複素数ブロック３とは、共振器２０１０を介して単路結合している。ここでも、複数ブロックによる単路結合を取るようにしても良い。
【０１５６】
共振器２０１０と共振器２０１１の結合以外の、空間を介した各ブロック間の結合（例えば、共振器２０４と共振器２０１３）が考えられるが、共振器間の距離が大きいために無視することができる。
【０１５７】
空間を介した、各ブロック間の結合を無視できることは、回路シミュレーションにおいて、この結合を考慮した場合としない場合でフィルタ特性が変化しないことにより確かめられる。
【０１５８】
もし、空間を介した各ブロック間の結合を付加すると、従来のカノニカルフィルタのように、フィルタ特性の調整が困難となる。
【０１５９】
本実施形態では、空間を介した各ブロック間の結合を小さくするために、ブロック間の距離を大きくしたが、例えば銅などの金属の板を用いて、不要な寄生結合を抑制することも可能である。
【０１６０】
また、共振器間の結合はすべて、共振器同士の位置関係で定めているが、共振器間に結合用線路を設けて結合させることも可能である。
【０１６１】
図２４に、図２５に示したフィルタの通過振幅特性の例を示す。設計には、伝達関数の零点を±（０．７±０．７ｊ）、±１．１ｊ、および±０．６５にもつ、基準化低域通過フィルタを用いた。ここに、ｊは虚数単位である。
【０１６２】
本実施形態では、伝達関数の複素数零点を記述するために、複素数ブロック３を用いており、実数零点は、実数ブロック９で記述し、純虚数零点は、純虚数ブロック１０記述している。
【０１６３】
中心周波数約２ＧＨｚ、帯域幅約２０ＭＨｚである。
【０１６４】
伝達関数の純虚数零点による減衰極が通過帯域の両側に１個ずつ存在し、急峻なスカート特性を実現している。すなわち、不要な寄生結合に乱されることなく、所望の通過特性が実現されている。
【０１６５】
図２５に群遅延特性を示す。
【０１６６】
伝達関数の複素数零点および実数零点により、通過帯域内で平坦な群遅延特性が実現されている。
【０１６７】
また、本実施形態では、共振器はオープンループ型であるが、メアンダオープンループ型やヘアピン型など、種々の共振器を用いることが可能である。
【０１６８】
なお、本実施形態は、マイクロストリップラインで回路を構成したが、ストリップ線路で回路を構成することも可能である。あるいは、導波管フィルタや誘電体フィルタでも同様の構成が可能であり、従来のカノニカルフィルタよりもフィルタ特性の調整が容易となる。導波管フィルタや誘電体フィルタの導体部分に超伝導体を用いることも可能である。
（実施形態７）
図２６は、本実施形態のフィルタのパターンを説明する図である。
【０１６９】
厚さ約０．４３ｍｍ、比誘電率約１０のＭｇＯ基板（図示略）上に超伝導マイクロストリップ線路を形成している。ここで、マイクロストリップ線路の超伝導体は、厚さ約５００ｎｍのＹ系銅酸化物高温超伝導薄膜を用い、ストリップ導体の線路幅は約０．４ｍｍである。超伝導薄膜は、レーザー蒸着法、スパッタ法あるいは共蒸着法などにより作製することができる。
【０１７０】
共振器２６１〜共振器２６２２は、オープンループ型半波長共振器である。
【０１７１】
共振器２６２〜共振器２６７は、各々順番に結合し、６つの共振器で複素数ブロック３を構成している。
【０１７２】
また、共振器２６１６〜共振器２６２１は、各々順番に結合し、６つの共振器で複素数ブロック６を構成している。
【０１７３】
また、共振器２６９〜共振器２６１４は、各々順番に結合し、６つの共振器で複素数ブロック２０を構成している。
【０１７４】
この図では、複素数ブロック３、複素数ブロック６は、ともに磁気的結合のみの同相結合を含むものである。ここでも、電気的結合のみの同相結合を用いることができる。
【０１７５】
また、複素数ブロック２０は電気的結合のみの同相結合を含むものである。ここでも、磁気的結合のみの同相結合を用いることができる。
【０１７６】
構造上は複素数ブロック３、複素数ブロック６および複素数ブロック２０は同じだが、設計により、伝達関数の複素数零点を各々1組実現することも、伝達関数の実数零点を２組ずつ実現することも可能である。また、伝達関数の複素数零点と実数零点とを実現することも可能である。
【０１７７】
ここでも、入出力ポートに近い共振器どうしの隣接結合を、入出力ポートから遠い共振器間の隣接結合よりも大きくしたほうが良い。
【０１７８】
共振器２６７と共振器２６９は、共振器２６８を介して結合している。また、共振器２６１４と共振器２６１６は、共振器２６１５を介して結合している。これにより、複素数ブロック３と複素数ブロック６が複素数ブロック２０を介して単路結合している。即ち、複素数ブロック３と複素数ブロック２０は単路結合している。また、複素数ブロック６と複素数ブロック２０も単路結合している。ここでは、複素数ブロック３と複素数ブロック２０が１つの共振器２６８を介して結合する例を示したが、更に共振器を介して単路結合しても良い。また、複素数ブロック６と第２複素数ブロック２０との結合についても同様である。
【０１７９】
励振部１は共振器２６１を、励振部２は共振器２６２２を含み、これらの共振器２６１および共振器２６２２は外部と接続している。また、共振器２６１は共振器２６２と結合し、共振器２６２２は共振器２６２１と結合することで、励振部１と複素数ブロック３が結合し、励振部２と複素数ブロック６が結合している。このようにして、励振部１と励振部２が結合される。ここでも、励振部１と複素数ブロック３との間を単路結合させても良いし、励振部２と複素数ブロック６との間を単路結合させても良い。
【０１８０】
図２７に、図２６に示したフィルタの通過振幅特性の例を示す。設計には、伝達関数の零点を±（１±０．３ｊ）、±（１．５±０．４ｊ）、および、±（２±０．５ｊ）にもつ、基準化低域通過フィルタを用いた。ここにｊは虚数単位である。即ち、複素数ブロック３により複素数零点１組が、複素数ブロック６により複素数零点１組が、複素数ブロック２０により複素数零点１組が実現されている場合である。
【０１８１】
中心周波数約２ＧＨｚ、帯域幅約２０ＭＨｚである。ここでは伝達関数の純虚数零点による減衰極はないが、フィルタ段数が大きいため急峻なスカート特性を実現しており、不要な寄生結合に乱されることなく、所望の通過特性が実現されている。
【０１８２】
図２８にその群遅延特性を示す。伝達関数の複素数零点を３組設けたことにより、通過帯域内で極めて平坦な群遅延特性が実現されている。
【０１８３】
本実施形態では、共振器はオープンループ型であるが、メアンダオープンループ型やヘアピン型など、種々の共振器を用いることが可能である。
【０１８４】
なお、本実施形態は、マイクロストリップラインで回路を構成したが、ストリップ線路で回路を構成することも可能である。あるいは、導波管フィルタや誘電体フィルタでも同様の構成が可能であり、従来のカノニカルフィルタよりもフィルタ特性の調整が容易となる。導波管フィルタや誘電体フィルタの導体部分に超伝導体を用いることも可能である。
【０１８５】
【発明の効果】
以上述べてきたように、本発明によれば、群遅延補償するための伝達関数の実数零点および複素数零点の両者が実現可能である。従って、スカート特性を減衰極により急峻化するための伝達関数の純虚数零点が実現可能で、フィルタ特性の調整が容易、かつマイクロストリップ線路、ストリップ線路ような平面回路において不要な寄生結合を抑制した構成が可能なフィルタ回路が実現される。
【図面の簡単な説明】
【図１】本発明の基本構成を説明するためのフィルタ回路のパターン図。
【図２】本発明の基本構成を説明するためのフィルタ回路の通過振幅特性図。
【図３】本発明の基本構成を説明するためのフィルタ回路の群遅延特性図。
【図４】メアンダオープンループ型共振器を用いた例。
【図５】ヘアピン型共振器を用いた例。
【図６】同軸空洞共振器を用いた場合の断面図。
【図７】本発明の基本構成を説明するためのフィルタ回路の変形例。
【図８】本発明の第１の実施形態に係るフィルタ回路のパターン図。
【図９】本発明の第１の実施形態に係るフィルタ回路の通過振幅特性図。
【図１０】本発明の第１の実施形態に係るフィルタ回路の群遅延特性図。
【図１１】本発明の第２の実施形態に係るフィルタ回路のパターン図。
【図１２】本発明の第２実施形態に係るフィルタ回路の通過振幅特性図。
【図１３】本発明の第２の実施形態に係るフィルタ回路の群遅延特性図。
【図１４】本発明の第３の実施形態に係るフィルタ回路のパターン図。
【図１５】本発明の第３の実施形態に係るフィルタ回路の通過振幅特性図。
【図１６】本発明の第３の実施形態に係るフィルタ回路の群遅延特性図。
【図１７】本発明の第４の実施形態に係るフィルタ回路のパターン図。
【図１８】本発明の第４の実施形態に係るフィルタ回路の通過振幅特性図。
【図１９】本発明の第４の実施形態に係るフィルタ回路の群遅延特性図。
【図２０】本発明の第５の実施形態に係るフィルタ回路のパターン図。
【図２１】本発明の第５の実施形態に係るフィルタ回路の通過振幅特性図。
【図２２】本発明の第５の実施形態に係るフィルタ回路の群遅延特性図。
【図２３】本発明の第６の実施形態に係るフィルタ回路のパターン図。
【図２４】本発明の第６の実施形態に係るフィルタ回路の通過振幅特性図。
【図２５】本発明の第６の実施形態に係るフィルタ回路の群遅延特性図。
【図２６】本発明の第７の実施形態に係るフィルタ回路のパターン図。
【図２７】本発明の第７の実施形態に係るフィルタ回路の通過振幅特性図。
【図２８】本発明の第７の実施形態に係るフィルタ回路の群遅延特性図。
【符号の説明】
１、２励振部
３、６複素数ブロック
５、８実純虚数ブロック
９実数ブロック
１０純虚数ブロック
２０第２複素数ブロック
１１〜１８共振器

Claims

第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である複素数ブロックと、
第３端共振器と、前記第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第７共振器と、前記第７共振器に結合する第８共振器と、前記第８共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第８共振器との結合及び前記第６共振器と前記第７共振器との結合の内、隣り合う結合の１組が同相である実純虚数ブロックとを備え、
前記複素数ブロック及び前記実純虚数ブロックは単路結合されていることを特徴とするフィルタ回路。
第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である複素数ブロックと、
第３端共振器と、前記第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第７共振器と、前記第７共振器に結合する第８共振器と、前記第８共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第８共振器との結合及び前記第６共振器と前記第７共振器との結合の内、隣り合う結合が逆相である実純虚数ブロックとを備え、
前記複素数ブロック及び前記実純虚数ブロックは単路結合されていることを特徴とするフィルタ回路。
前記第１端乃至第４端共振器、並びに、第１乃至第８共振器の一つは超電導体により形成されていることを特徴とする請求項１または請求項２に記載のフィルタ回路。
第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である複素数ブロックと、
第３端共振器と、前記第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第６共振器との結合が同相である実数ブロックとを備え、
前記複素数ブロック及び前記実数ブロックは単路結合されていることを特徴とするフィルタ回路。
第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である複素数ブロックと、
第３端共振器と、前記第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第６共振器との結合が逆相である純虚数ブロックとを備え、
前記複素数ブロック及び前記純虚数ブロックは単路結合されていることを特徴とするフィルタ回路。
前記第１端乃至第４端共振器、並びに、前記第１乃至第６共振器の一つは超電導体により形成されていることを特徴とする請求項４または請求項５に記載のフィルタ回路。
第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である複素数ブロックと、
第３端共振器と、前記第３端共振器に結合する第５共振器と、前記第５共振器に結合する第６共振器と、前記第６共振器に結合する第４端共振器とを有し、前記第３端共振器と前記第４端共振器との結合及び前記第５共振器と前記第６共振器との結合が同相である実数ブロックと、
第５端共振器と、前記第５端共振器に結合する第７共振器と、前記第７共振器に結合する第８共振器と、前記第８共振器に結合する第６端共振器とを有し、前記第５端共振器と前記第６端共振器との結合及び前記第７共振器と前記第８共振器との結合が逆相である純虚数ブロックとを備え、
前記複素数ブロックと前記実数ブロック、または前記複素数ブロックと前記純虚数ブロックが単路結合されていることを特徴とするフィルタ回路。
第１端共振器と、前記第１端共振器に結合する第１共振器と、前記第１共振器に結合する第２共振器と、前記第２共振器に結合する第３共振器と、前記第３共振器に結合する第４共振器と、前記第４共振器に結合する第２端共振器とを有し、前記第１端共振器と前記第２端共振器との結合及び前記第１共振器と前記第４共振器との結合及び前記第２共振器と前記第３共振器との結合が同相である第１複素数ブロックと、
第５端共振器と、前記第５端共振器に結合する第７共振器と、前記第７共振器に結合する第８共振器と、前記第８共振器に結合する第９共振器と、前記第９共振器に結合する第１０共振器と、前記第１０共振器に結合する第６端共振器とを有し、前記第５端共振器と前記第６端共振器との結合及び前記第７共振器と前記第１０共振器との結合及び前記第８共振器と前記第９共振器との結合が同相である第２複素数ブロックとを備え、
前記第１複素数ブロック及び前記第２複素数ブロックは単路結合されていることを特徴とするフィルタ回路。
前記複素数ブロックにおいて、前記第１端共振器と前記第１共振器の結合が、前記第４共振器と前記第２端共振器の結合より大きいことを特徴とする請求項１、請求項２、請求項４，請求項５，請求項７または請求項８に記載のフィルタ回路。
前記第１端乃至第４端共振器、並びに、前記第１乃至第１０共振器の一つは超電導体により形成されていることを特徴とする請求項８に記載のフィルタ回路。