JP3857225B2

JP3857225B2 - 半導体レーザ及びその製造方法

Info

Publication number: JP3857225B2
Application number: JP2002368605A
Authority: JP
Inventors: 俊光金子; 元小路
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-12-19
Filing date: 2002-12-19
Publication date: 2006-12-13
Anticipated expiration: 2022-12-19
Also published as: JP2004200496A

Description

【０００１】
【発明の属する技術分野】
本発明は、埋め込み型半導体レーザ及びその製造方法に関し、特に高次モード発振が抑制され、安定した横モード発振が得られる半導体レーザ及びその製造方法に関する。
【０００２】
【従来の技術】
水平方向に屈折率差を有する導波路を形成し、注入電流による利得の変化よりも導波路の効果を大きくした構造の半導体レーザを屈折率導波路型レーザという。屈折率導波路型レーザは、高次モードがカットオフとなるように屈折率と導波路幅Ｗとを決定することで基本モードのみを伝播させることが可能であり、これにより比較的安定な横モード発振が得られる。
【０００３】
屈折率導波路型レーザにおいては、発振しきい値電流密度は導波路の構造と注入電流ストライプ幅Ｓ（即ち、利得領域幅）とに関係し、この点から屈折率導波路型レーザの構造は２種類に分類される。
【０００４】
屈折率導波路型レーザの第１の構造は、埋め込み型半導体レーザに代表される利得領域幅と導波路幅が一致（Ｓ＝Ｗ）した構造である。図１に、従来の埋め込み型半導体レーザの一例を示す。
【０００５】
ｎ型ＩｎＰ基板１０の上には、例えばｉ型（ノンドープ）ＩｎＧａＡｓＰからなる光ガイド層１１、活性層１２及び光ガイド層１３が基板１０側からこの順に積層されている。これらの光ガイド層１１，１３及び活性層１２の幅方向の両側にはｐ型ＩｎＰからなる埋め込み層１４が形成されており、埋め込み層１４の上にはｎ型ＩｎＰからなる電流ブロック層１５が形成されている。
【０００６】
また、光ガイド層１３及び電流ブロック層１５の上にはｐ型ＩｎＰからなるクラッド層１６が形成されており、クラッド層１６の上には、ｐ型ＧａＩｎＡｓＰからなるコンタクト層１７が形成されている。更に、コンタクト層１７の上には、活性層１２に対応する位置に開口部が設けられたＳｉＯ₂（酸化シリコン）からなるパッシベーション膜１８が形成されている。そして、コンタクト層１７及びパッシベーション膜１８の上には正極側の電極１９ａが形成されており、ｎ型ＩｎＰ基板１０の下には負極側の電極１９ｂが形成されている。
【０００７】
図２は、上述した埋め込み型半導体レーザの断面と、キャリア密度分布、利得分布、屈折率分布、基本モード電界強度分布及び横１次モード電界強度分布とを対応させて示す図である。この図２に示すように、埋め込み型半導体レーザでは、導波路（活性層１２及び光ガイド層１１，１３）の幅とキャリア密度分布、利得分布及び屈折率分布の幅とが同じになっている。
【０００８】
このような埋め込み型半導体レーザは、発振しきい値電流が低く、低電流で駆動できて、比較的安定な横モード発振が可能であるなどの利点を有している。
【０００９】
屈折率導波路型レーザの第２の構造は、リブ導波路型や内部ストライプ型と呼ばれる構造である。この種の半導体レーザでは利得領域幅が導波路幅よりも大きく（Ｓ＞Ｗ）なっている。
【００１０】
図３は従来の内部ストライプ型半導体レーザの一例を示す斜視図である。ｎ型ＩｎＰ基板２０の上には光ガイド層２１、活性層２２及び光ガイド層２３が基板２０側からこの順に積層されている。光ガイド層２３の上には、導波路幅を規定するｎ型ＩｎＰからなる電流ブロック層２４が選択的に形成されている。
【００１１】
光ガイド層２３及び電流ブロック層２４の上にはｐ型ＩｎＰからなるクラッド層２５が形成されており、クラッド層２５の上にはｐ型ＧａＩｎＡｓＰからなるコンタクト層２６が形成されている。また、コンタクト層２６の上には、電流ブロック層２４の開口部に対応する位置に開口部が設けられたＳｉＯ₂からなるパッシベーション膜２７が形成されている。コンタクト層２６及びパッシベーション膜２７の上には正極側の電極２９ａが形成されており、ｎ型ＩｎＰ基板２０の下には負極側の電極２９ｂが形成されている。
【００１２】
図４は、上述した内部ストライプ型半導体レーザの導波路近傍の断面を、キャリア密度分布、利得分布、屈折率分布、基本モード電界強度分布及び横１次モード電界強度分布と対応させて示す図である。この図４に示すように、内部ストライプ型半導体レーザでは、導波路幅よりも利得領域幅のほうが大きくなっている。
【００１３】
このような屈折率導波路型半導体レーザは、安定なレーザ光を出射可能であるため、高速長距離光伝送用信号光源、レーザビームプリンタ用光源及び光計測用光源として広く利用されている。
【００１４】
ところで、利得領域幅と導波路幅とが一致（Ｓ＝Ｗ）している埋め込み型半導体レーザにおいては、活性層を活性層よりも低屈折率のクラッド層で埋め込んでいる。この場合、安定した基本横モードでの発振を実現するためには、下記（１）式で決定される導波路幅Ｗ以下の活性層幅による導波路を形成し、カットオフ条件を満たす必要がある。
【００１５】
Ｗ＝λ／２／（（ｎ_eq⊥）²−（ｎ_clad）²)^1/2 …（１）
ここで、ｎ_eq⊥は無限に平面を仮定した活性層の等価屈折率、ｎ_cladはクラッド層の等価屈折率、λは発振波長である。また、（１）式は、ＴＭ発振モード及びＴＥ発振モードに共通である。
【００１６】
上記（１）式からわかるように、ｎ_eq⊥とｎ_cladとの差が大きい構造ほど、カットオフとなる導波路幅の値は小さくなる。発振波長が１．４８μｍ帯の一般的なＩｎＰ系埋め込み型半導体レーザでは、ｎ_eq⊥が約３．２、ｎ_cladが約３．１８であり、このとき導波路幅Ｗは約２．１μｍとなる。
【００１７】
しかしながら、埋め込み型半導体レーザにおいて狭幅の活性層を用いた場合、特にｐ型クラッド層の電気抵抗が増加し、その結果素子のシリーズ抵抗を増大させてしまう。このシリーズ抵抗の増加により、ジュール熱が大きくなるだけでなく、ｐｎ接合界面における印加電圧のマージンが低くなり、リーク電流を増大させてしまうという問題が発生する。一方、幅広の活性層を用いた場合、光出力が大きくなると基本モードの利得が減少し、高次モードの発振を誘発するという問題が生じる。
【００１８】
内部ストライプ型半導体レーザでは、埋め込み型半導体レーザよりもストライプ幅が広い構造を採用することが可能である。しかし、内部ストライプ型半導体レーザでは、導波路から離れた領域にレーザ発振に寄与しない余分なキャリアが注入されるため、発振しきい値電流が高くなってしまう。また、内部ストライプ型半導体レーザでは、遠視野像の水平方向が垂直方向に比べ極めて狭く、従って楕円率（垂直方向の遠視野像／水平方向の遠視野像）が大きいため、光学的使用には適していない。
【００１９】
このような内部ストライプ型半導体レーザの問題点を解消すべく、特開平５−２９９７７０号公報（特許文献１）には、ストライプ構造を水平方向の等価屈折率が相互に異なる３以上の領域に分けることが提案されている。
【００２０】
図５は、この種のストライプ型半導体レーザの導波路近傍の断面を、キャリア分布、利得分布、屈折率分布、基本モード電界分布及び横１次モード電界分布と対応させて示す図である。この種の半導体レーザでは、例えば活性層３１と光ガイド層３３との間の光ガイド層３２に、活性層３１の中心軸に沿って溝３２ａを形成することによって、ストライプ構造を屈折率（等価屈折率）が相互に異なる３つの領域に分割し、実効的に狭い屈折率分布を得ている。このようにして、ストライプ構造の中央部の一部分のみ水平方向の等価屈折率を大きくすることができるため、基本導波モードの損失が小さくなり、幅広のストライプにおいても安定な基本横モード発振が可能となる。
【００２１】
【特許文献１】
特開平５−２９９７７０号公報
【００２２】
【発明が解決しようとする問題点】
しかしながら、特開平５−２９９７７０号公報に記載された半導体レーザにおいては、発振しきい値電流が埋め込み型半導体レーザに比べて高く、また高注入領域での注入電流に対する直線性も劣るという問題点がある。
【００２３】
以上から、本発明の目的は、発振しきい値電流が低く、高出力動作が可能であり、従来に比べて横モード発振がより一層安定する半導体レーザ及びその製造方法を提供することである。
【００２４】
【課題を解決するための手段】
上記した課題は、少なくとも表面が第１導電型半導体からなる基板と、前記基板上に形成された半導体からなるストライプ状の活性層と、前記活性層の長手方向に沿って前記活性層に形成された複数の溝と、前記活性層の幅方向の両側に形成された埋め込み層と、前記活性層の上に形成されて前記溝内を埋め込む第２導電型半導体からなるクラッド層とを有し、前記活性層の溝が前記活性層の幅方向の両側部にそれぞれ２本づつ以上形成され、且つ、それらの溝が、溝がないときに高次モードの電界強度が極大となる位置に配置されていることを特徴とする半導体レーザにより解決する。
【００２５】
上記した課題は、少なくとも表面が第１導電型半導体からなる基板上に、前記基板よりも屈折率が高い半導体からなる活性層を形成する工程と、前記活性層に複数の溝を形成する工程と、前記活性層の溝内に、前記活性層よりも屈折率が低い第２導電型半導体を埋め込む工程と、前記活性層をストライプ状にパターニングする工程と、前記活性層を幅方向の両側から挟む埋め込み層を形成する工程と、前記埋め込み層及び前記活性層の上に、前記活性層よりも屈折率が低い第２導電型半導体からなるクラッド層を形成する工程とを有し、前記活性層の溝を前記活性層の幅方向の両側部にそれぞれ２本づつ以上、且つ、それらの溝が、溝がないときに高次モードの電界強度が極大となる位置に形成することを特徴とする半導体レーザの製造方法により解決する。
【００２６】
本発明においては、活性層に溝が形成されており、溝内には活性層よりも屈折率が低い半導体が埋め込まれている。これにより、活性層の等価屈折率が小さくなり、溝がない場合に比べて、カットオフとなる導波路の幅が拡がる。従って、素子のシリーズ抵抗が小さくなり、ジュール熱やリーク電流が低減され、高次モード発振が抑制される。
【００２７】
また、溝を、溝がないときに高次モード（１次モードを含む）の電界強度が大きくなる位置に形成することにより、基本モードでは利得が大きく、高次モードでは利得が小さくなる。これにより、安定な横モード発振を得ることができる。
【００２８】
更に、本発明は埋め込み型半導体レーザであるので、内部ストライプ型半導体レーザと異なり、導波路領域外部へのキャリアの散逸がない。従って、発振しきい値値電流が小さく、高出力動作が可能である。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００３０】
（第１の実施の形態）
図６（ａ）は本発明の第１の実施の形態の半導体レーザ（埋め込み型半導体レーザ）を示す斜視図、図６（ｂ）は第１の実施の形態の半導体レーザの模式断面図である。
【００３１】
ｎ型ＩｎＰ基板５０の上には、ｉ型（ノンドープ）ＩｎＧａＡｓＰからなる光ガイド層５１、活性層５２及び光ガイド層５３が基板５０側からこの順に積層されている。光ガイド層５３及び活性層５２の幅方向の両縁部の近傍には、それぞれ光ガイド層５３の上面から活性層５２の厚さ方向の途中に至る溝５３ａが形成されている。この溝５３ａは、溝がないときに横１次モードの電界強度が極大となる部分（図２参照）に形成している。
【００３２】
これらの光ガイド層５１，５３及び活性層５２の幅方向の両側にはｐ型ＩｎＰからなる埋め込み層５４が形成されており、埋め込み層５４の上にはｎ型ＩｎＰからなる電流ブロック層５５が形成されている。
【００３３】
また、光ガイド層５３及び電流ブロック層５５の上にはｐ型ＩｎＰからなるクラッド層５６が形成されている。光ガイド層５３及び活性層５２に設けられた溝５３ａ内にも、クラッド層５６を構成するｐ型ＩｎＰが埋め込まれている。なお、活性層５２は、クラッド層５６よりも禁制帯幅が小さい物質で形成されている。また、基板５０及びクラッド層５６は、活性層５２及び光ガイド層５１，５３よりも屈折率が小さい物質により形成されており、これにより活性層５２に発生した光を光ガイド層５１、活性層５２及び光ガイド層５３内に閉じ込めることが可能になる。
【００３４】
クラッド層５６の上にはｐ型ＧａＩｎＡｓＰからなるコンタクト層５７が形成されている。このコンタクト層５７の上には、活性層５２に対応する位置に開口部が設けられたＳｉＯ₂からなるパッシベーション膜５８が形成されている。そして、コンタクト層５７及びパッシベーション膜５８の上には正極側の電極５９ａが形成されており、ｎ型ＩｎＰ基板５０の下には負極側の電極５９ｂが形成されている。
【００３５】
図７は、上述した第１の実施の形態の埋め込み型半導体レーザの断面と、キャリア密度分布、利得分布、屈折率分布、基本モード電界強度分布及び横１次モード電界強度分布とを対応させて示す図である。この図７に示すように、本実施の形態の埋め込み型半導体レーザでは、溝５３ａを、溝がないときに導波路内で横１次モードの電界強度が極大となる部分に形成しているので、利得分布が基本導波モードで大きく、高次導波モードで小さくなる。また、溝５３ａを活性層５２の屈折率よりも小さな屈折率を有する物質で埋め込んでいるので、図７に示すような屈折率分布が得られ、図１に示すような従来の埋め込み型半導体レーザに比べて導波路全体の等価屈折率が低下する。これにより、前述した（１）式からわかるように、カットオフとなる導波路（活性層）の幅も広がる。従って、素子のシリーズ抵抗が小さくなり、ジュール熱及びリーク電流が低減され、高次モード発振が抑制されて、安定な横モード発振を得ることができる。
【００３６】
更に、本実施の形態は、利得領域幅と導波路幅とが一致（Ｓ＝Ｗ）している埋め込み型半導体レーザであるので、内部ストライプ型半導体レーザで生じるような導波路領域外部へのキャリアの散逸が防止される。従って、発振しきい値電流が小さく、高出力動作が可能な半導体レーザを得ることができる。また、本実施の形態は、埋め込み型半導体レーザであるので、内部ストライプ型半導体レーザに比べて楕円率が優れ、光学的用途に適している。
【００３７】
図８，図９は本実施の形態の半導体レーザの製造方法を工程順に示す断面図である。
【００３８】
まず、図８（ａ）に示すように、Ｓｎドープ量が２×１０¹⁸ｃｍ^-3のｎ型ＩｎＰ基板５０を用意する。そして、このｎ型ＩｎＰ基板５０の上に、例えば有機金属気相成長法によって、組成波長が１．１５μｍ、厚さが２０ｎｍのｉ型（ノンドープ）ＩｎＧａＡｓＰからなる光ガイド層５１と、ＰＬ（フォトルミネッセンス）波長が１．４６μｍ、厚さが２０ｎｍのｉ型ＩｎＧａＡｓＰからなる活性層５２と、組成波長が１．１５μｍ、厚さが２０ｎｍのｉ型ＩｎＧａＡｓＰからなる光ガイド層５３とを順次形成する。その後、例えばスパッタ法により、光ガイド層５３の上に厚さが０．１μｍのＳｉＯ₂からなる誘電体膜６０を形成する。
【００３９】
次に、図８（ｂ）に示すように、誘電体膜６０の上にフォトレジスト膜６１を形成し、電子ビーム露光法によってフォトレジスト膜６１の一部を選択的に露光する。その後、現像処理を施して、レジスト膜６１に、幅が０．２μｍ、間隔が１．５μｍの２本のストライプ状の開口部を形成する。そして、このストライプ状の開口部が設けられたレジスト膜６１をマスクとし、ドライエッチング法によって誘電体膜６０をエッチングして、誘電体膜６０に光ガイド層５３が露出する開口部６０ａを形成する。その後、図８（ｃ）に示すように、レジスト膜６１を除去する。
【００４０】
次に、図９（ａ）に示すように、誘電体膜６０をマスクとして、例えばドライエッチング法により光ガイド層５３及び活性層５２をエッチングして、溝５３ａを形成する。このエッチングは、活性層５２を活性層５２の上面から約１５ｎｍの深さまでエッチングしたところで終了する。これにより、活性層５２に厚い領域と薄い領域とが形成され、基本モードで大きく、高次モードが抑制された利得分布が得られる。
【００４１】
次に、バッファードフッ酸などを用いて誘電体膜６０を除去する。その後、例えば有機金属気相成長法により、基板５０の上側全面にＺｎドープ量が１×１０¹⁸ｃｍ^-3のｐ型ＩｎＰを０．５μｍの厚さに堆積してＩｎＰ層を形成し、溝５３ａ内にＩｎＰを埋め込む。このＩｎＰ層は、クラッド層５６の一部となる。
【００４２】
次に、導波路となる部分を、幅が約３．５μｍのメサ形に加工する。即ち、光ガイド層５３の上方に、通常のフォトリソグラフィ工程を用いてストライプ状の誘電体膜（例えば、ＳｉＯ₂膜）を形成する。そして、この誘電体膜をマスクとして光ガイド層５３、活性層５２及び光ガイド層５１をエッチングし、更に基板５０の表面をエッチングする。
【００４３】
次に、図６（ａ）の斜視図及び図６（ｂ）の断面図に示すように、メサ形導波路の両側に、例えばＺｎドープ量が５×１０¹⁷ｃｍ^-3のｐ型ＩｎＰと、Ｓｉドープ量が２×１０¹⁸ｃｍ^-3のｎ型ＩｎＰとからなる埋め込み層５４及び電流ブロック層５５を形成する。その後、基板５０の上側全面にＺｎドープ量が１×１０¹⁹ｃｍ^-3のｐ型ＩｎＰクラッド層５６を形成する。このとき、溝５３ａ内に埋め込まれたＩｎＰはクラッド層５６と一体化してクラッド層５６の一部となる。
【００４４】
その後、クラッド層５６の上に、組成波長が１．２μｍ、Ｚｎドープ量が１×１０¹⁹ｃｍ^-3のｐ型ＩｎＧａＡｓＰコンタクト層５７を形成する。そして、コンタクト層５７の上にＳｉＯ₂膜５８を形成し、フォトリソグラフィ法によりＳｉＯ₂膜５８を選択的にエッチングしてコンタクト層５７を露出させる。
【００４５】
次いで、ＳｉＯ₂膜５８及びコンタクト層５７の上に、例えばＴｉ／Ｐｔ／Ａｕの３層構造の電極５９ａを形成し、基板５０の下側に例えばＡｕＧｅ／Ａｕの２層構造の電極５９ｂを形成する。その後、劈開によって基板５０を分割し、共振器長が１０００μｍの素子を切り出す。これにより、本実施の形態の埋め込み型半導体レーザが完成する。
【００４６】
（第２の実施の形態）
図１０は本発明の第２の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。なお、本実施の形態が第１の実施の形態と異なる点は導波路部分の構造が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、図１０において図６と同一物には同一符号を付し、重複する部分の説明を省略する。
【００４７】
本実施の形態においては、活性層５２の幅が３．５μｍであり、活性層５２の幅方向の両側縁部にそれぞれ深さ（活性層５２の上面からの深さ）が１５ｎｍの溝５３ｂが設けられている。これらの溝５３ｂにより、活性層５２の中心線から左右１μｍの範囲では活性層５２の厚さが２０ｎｍであり、それよりも外側の部分では活性層５２の厚さが５ｎｍとなっている。また、下側の光ブロック層５１の幅は活性層５２と同じ３．５μｍであるが、上側の光ブロック層５３の幅は溝５３ｂのために２μｍとなっている。
【００４８】
本実施の形態においても、溝５３ｂを、溝がないときに横１次モードの電界強度が最も大きい部分に形成しているので、第１の実施の形態と同様の効果を得ることができる。
【００４９】
本実施の形態の半導体レーザは、溝５３ｂを形成するためのマスクのパターンが異なること以外は第１の実施の形態と同様の方法により形成することができる。
【００５０】
（第３の実施の形態）
図１１は本発明の第３の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。なお、本実施の形態が第１の実施の形態と異なる点は導波路部分の構造が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、図１１において図６と同一物には同一符号を付し、重複する部分の説明を省略する。
【００５１】
本実施の形態においては、活性層５２の中心線の両側にそれぞれ４本づつの溝６５が左右対称に形成されている。これらの溝６５は、いずれも幅が０．２μｍ、深さ（活性層５２の上面からの深さ）が１５ｎｍであり、中心線から離れるほど溝６５間の間隔が小さくなっている。例えば、中心線と中心線に最も近い第１番目の溝６５との間隔が０．４μｍ、第１番目の溝６５とその隣の第２の番目の溝６５との間隔が０．４μｍ、第２番目の溝６５とその隣の第３番目の溝６５との間隔が０．２μｍ、第３番目の溝６５と最も外側の第４番目の溝６５との間隔が０．１μｍに設定されている。
【００５２】
本実施の形態においては、これらの溝６５を、溝がないときに導波路内で高次導波モードの電界強度が大きくなる部分に形成している。これにより、利得分布が基本モードで大きく、高次導波モードで小さくなる。また、溝６５を活性層５２の屈折率よりも小さな屈折率を有する物質で埋め込んでいるので、図１に示すような従来の埋め込み型半導体レーザに比べて導波路全体の等価屈折率が低下する。これにより、カットオフとなる導波路の幅が広がり、素子のシリーズ抵抗が小さくなって、ジュール熱及びリーク電流が低減される。従って、高次モード発振がより一層抑制され、安定な横モード発振を得ることができる。
【００５３】
更に、本実施の形態の半導体レーザは、第１の実施の形態と同様に、利得領域幅と導波路幅とが一致している埋め込み型半導体レーザであるので、内部ストライプ型半導体レーザで生じるような導波路領域外部へのキャリアの散逸が防止される。従って、発振しきい値電流が小さく、高出力動作が可能な半導体レーザを得ることができる。
【００５４】
本実施の形態の半導体レーザは、溝６５を形成するためのマスクのパターンが異なること以外は基本的に第１の実施の形態と同様の方法により形成することができる。
【００５５】
（第４の実施の形態）
図１２は本発明の第４の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。なお、本実施の形態が第１の実施の形態と異なる点は導波路部分の構造が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、図１２において図６と同一物には同一符号を付し、重複する部分の説明を省略する。
【００５６】
本実施の形態においては、活性層５２の中心線の両側にそれぞれ３本づつの溝６６が左右対称に形成されている。これらの溝６６は、いずれも深さ（活性層５２の上面からの深さ）が１５ｎｍであり、中心線から離れるほど溝６６の幅が広くなっている。例えば、中心線に最も近い第１番目の溝６６の幅は０．１μｍ、その隣の第２の番目の溝６６の幅が０．２μｍ、最も外側の第３番目の溝６６の幅が０．４μｍに設定されている。また、第１番目の溝６６と第２番目の溝６６との間隔、及び第２番目の溝６６と第３番目の溝６６との間隔はいずれも０．２μｍである。
【００５７】
本実施の形態においても、溝６６を、溝がないときに導波路内で高次モードの電界強度が大きい部分に形成しているので、第２の実施の形態と同様の効果を得ることができる。
【００５８】
（第５の実施の形態）
図１３は本発明の第５の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。なお、本実施の形態が第１の実施の形態と異なる点は導波路部分の構造が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、図１３において図６と同一物には同一符号を付し、重複する部分の説明を省略する。
【００５９】
本実施の形態においては、活性層５２の中心線の両側にそれぞれ４本づつの溝６７が左右対称に形成されている。これらの溝６７は、いずれも幅が０．２μｍであり、中心線から離れるほど溝６７の深さ（活性層５２の上面からの深さ）が深くなっている。例えば、中心線に最も近い第１番目の溝６７の深さが３ｎｍ、その隣の第２の番目の溝６７の深さが９ｎｍ、その隣の第３の番目の溝６７の深さが１２ｎｍ、最も外側の第４番目の溝６７の深さが１５ｎｍに設定されている。また、第１番目の溝６７と第２番目の溝６７との間隔、第２番目の溝６７と第３番目の溝６７との間隔、及び第３番目の溝６７と第４番目の溝６７との間隔はいずれも０．２μｍである。
【００６０】
本実施の形態においても、溝６７を、溝がないときに導波路内に発生する高次モードの電界強度に応じて形成しているので、第２の実施の形態と同様の効果を得ることができる。
【００６１】
（第６の実施の形態）
図１４は本発明の第６の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。なお、本実施の形態が第１の実施の形態と異なる点は導波路部分の構造が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、図１４において図６と同一物には同一符号を付し、重複する部分の説明を省略する。
【００６２】
本実施の形態においては、第１の実施の形態と同様に、光ガイド層５２及び活性層５２の幅方向に両側縁部の近傍に、それぞれ光ガイド層５２の上面から活性層５２の厚さ方向の途中に至る溝５３ｃが形成されている。但し、本実施の形態においては、第１の実施の形態と異なり、活性層５２が、量子井戸層７１ａと障壁層７１ｂとを交互に積層して形成されている。障壁層７１ｂは、組成波長が１．２μｍ、厚さが１０ｎｍのｉ型ＩｎＧａＡｓＰからなり、量子井戸層７１ａはＰＬ波長が１．４６μｍ、厚さが５．１ｎｍ、圧縮歪みが０．８％のｉ型ＩｎＧａＡｓＰからなる。また、障壁層７１ｂの層数は６、量子井戸層７１ａの層数は５である。
【００６３】
このように、本発明は、量子井戸構造を有する半導体レーザに適用することもできる。
【００６４】
なお、上述した第１〜第６の実施の形態においては、いずれも基板５０がＩｎＰからなり、光ガイド層５１，５３及び活性層５２がＩｎＧａＡｓＰからなるものとしたが、基板、光ガイド層及び活性層等の組成は上記第１〜第６の実施の形態に例示したものに限定されるものでない。
【００６５】
（付記１）少なくとも表面が第１導電型半導体からなる基板と、前記基板上に形成された半導体からなるストライプ状の活性層と、前記活性層の長手方向に沿って前記活性層に形成された複数の溝と、前記活性層の幅方向の両側に形成された埋め込み層と、前記活性層の上に形成されて前記溝内を埋め込む第２導電型半導体からなるクラッド層とを有することを特徴とする半導体レーザ。
【００６６】
（付記２）前記活性層の溝が、溝がないときに横一次電界強度が極大となる位置に設けられていることを特徴とする付記１に記載の半導体レーザ。
【００６７】
（付記３）前記複数の溝の間隔が、前記活性層の幅方向の中心から離れるほど広いことを特徴とする付記１に記載の半導体レーザ。
【００６８】
（付記４）前記複数の溝の幅が、前記活性層の幅方向の中心から離れるほど広いことを特徴とする付記１に記載の半導体レーザ。
【００６９】
（付記５）前記複数本の溝の深さが、前記活性層の幅方向の中心から離れるほど深いことを特徴とする付記１に記載の半導体レーザ。
【００７０】
（付記６）前記基板と前記活性層との間に形成された第１の光ガイド層と、前記活性層と前記クラッド層との間に形成された第２の光ガイド層とを有し、前記溝が前記第２の光ガイド層の上側の面から前記活性層の厚さ方向の途中まで形成されていることを特徴とする付記１に記載の半導体レーザ。
【００７１】
（付記７）前記活性層に量子井戸が設けられていることを特徴とする付記１に記載の半導体レーザ。
【００７２】
（付記８）少なくとも表面が第１導電型半導体からなる基板上に、前記基板よりも屈折率が高い半導体からなる活性層を形成する工程と、前記活性層に複数の溝を形成する工程と、前記活性層の溝内に、前記活性層よりも屈折率が低い第２導電型半導体を埋め込む工程と、前記活性層をストライプ状にパターニングする工程と、前記活性層を幅方向の両側から挟む埋め込み層を形成する工程と、前記埋め込み層及び前記活性層の上に、前記活性層よりも屈折率が低い第２導電型半導体からなるクラッド層を形成する工程とを有することを特徴とする半導体レーザの製造方法。
【００７３】
（付記９）前記活性層に埋め込む半導体と、前記クラッド層を形成する半導体とが同じ組成であることを特徴とする付記８に記載の半導体レーザの製造方法。
【００７４】
（付記１０）前記基板と前記活性層との間及び前記活性層と前記クラッド層との間にそれぞれ前記クラッド層よりも屈折率が大きい半導体からなる光ブロック層を形成することを特徴とする付記８に記載の半導体レーザの製造方法。
【００７５】
【発明の効果】
以上説明したように、本発明の半導体レーザによれば、活性層に溝が形成されており、溝内には活性層よりも屈折率が低い半導体が埋め込まれているので、活性層の等価屈折率が小さくなり、溝がない場合に比べてカットオフとなる導波路の幅が拡がる。これにより、素子のシリーズ抵抗が小さくなり、ジュール熱及びリーク電流が低減され、高次モード発振が抑制される。また、溝を、溝がないときに高次モードの電界強度が大きくなる位置に形成することにより、基本モードの利得が大きく、高次モードの利得が小さくなり、安定な横モード発振を得ることができる。
【図面の簡単な説明】
【図１】図１は、従来の埋め込み型半導体レーザの一例を示す斜視図である。
【図２】図２は、同じくその埋め込み型半導体レーザの断面と、キャリア密度分布、利得分布、屈折率分布、基本モード電界強度分布及び横１次モード電界強度分布とを対応させて示す図である。
【図３】図３は、従来の内部ストライプ型半導体レーザの一例を示す斜視図である。
【図４】図４は、同じくその内部ストライプ型半導体レーザの導波路近傍の断面を、キャリア密度分布、利得分布、屈折率分布、基本モード電界強度分布及び横１次モード電界強度分布と対応させて示す図である。
【図５】図５は、従来の他のストライプ型半導体レーザの導波路近傍の断面を、キャリア分布、利得分布、屈折率分布、基本モード電界分布及び横１次モード電界分布と対応させて示す図である。
【図６】図６（ａ）は本発明の第１の実施の形態の半導体レーザ（埋め込み型半導体レーザ）を示す斜視図、図６（ｂ）は第１の実施の形態の半導体レーザの模式断面図である。
【図７】図７は、第１の実施の形態の埋め込み型半導体レーザの断面と、キャリア密度分布、利得分布、屈折率分布、基本モード電界強度分布及び横１次モード電界強度分布とを対応させて示す図である。
【図８】図８は、第１の実施の形態の半導体レーザの製造方法を工程順に示す断面図（その１）である。
【図９】図９は、第１の実施の形態の半導体レーザの製造方法を工程順に示す断面図（その２）である。
【図１０】図１０は、本発明の第２の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。
【図１１】図１１は、本発明の第３の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。
【図１２】図１２は、本発明の第４の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。
【図１３】図１３は、本発明の第５の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。
【図１４】図１４は、本発明の第６の実施の形態の埋め込み型半導体レーザの導波路部分を示す模式断面図である。
【符号の説明】
１０，２０，５０…基板、
１１，１３，２１，２３，３３，５１，５３…光ガイド層、
１２，２２，３１，５２…活性層、
１４，５４…埋め込み層、
１５，２４，５５…電流ブロック層、
１６，２５，５６…クラッド層、
１７，２６，５７…コンタクト層、
１８，２７，５８…パッシベーション膜、
１９ａ，１９ｂ，２９ａ，２９ｂ，５９ａ，５９ｂ…電極、
３２…光ガイド層、
５３ａ，５３ｂ，５３ｃ，６５，６６，６７…溝、
６０…誘電体膜、
６１…フォトレジスト膜、
７１ａ…量子井戸層、
６３ｂ，７１ｂ…障壁層。

Claims

少なくとも表面が第１導電型半導体からなる基板と、
前記基板上に形成された半導体からなるストライプ状の活性層と、
前記活性層の長手方向に沿って前記活性層に形成された複数の溝と、
前記活性層の幅方向の両側に形成された埋め込み層と、
前記活性層の上に形成されて前記溝内を埋め込む第２導電型半導体からなるクラッド層とを有し、
前記活性層の溝が前記活性層の幅方向の両側部にそれぞれ２本づつ以上形成され、且つ、それらの溝が、溝がないときに高次モードの電界強度が極大となる位置に配置されていることを特徴とする半導体レーザ。
前記基板と前記活性層との間に形成された第１の光ガイド層と、前記活性層と前記クラッド層との間に形成された第２の光ガイド層とを有し、前記溝が前記第２の光ガイド層の上側の面から前記活性層の厚さ方向の途中まで形成されていることを特徴とする請求項１に記載の半導体レーザ。
少なくとも表面が第１導電型半導体からなる基板上に、前記基板よりも屈折率が高い半導体からなる活性層を形成する工程と、
前記活性層に複数の溝を形成する工程と、
前記活性層の溝内に、前記活性層よりも屈折率が低い第２導電型半導体を埋め込む工程と、
前記活性層をストライプ状にパターニングする工程と、
前記活性層を幅方向の両側から挟む埋め込み層を形成する工程と、
前記埋め込み層及び前記活性層の上に、前記活性層よりも屈折率が低い第２導電型半導体からなるクラッド層を形成する工程とを有し、
前記活性層の溝を前記活性層の幅方向の両側部にそれぞれ２本づつ以上、且つ、それらの溝が、溝がないときに高次モードの電界強度が極大となる位置に形成することを特徴とする半導体レーザの製造方法。