JP3853934B2 - 磁気抵抗効果型ヘッド用基板とその製造方法 - Google Patents
磁気抵抗効果型ヘッド用基板とその製造方法 Download PDFInfo
- Publication number
- JP3853934B2 JP3853934B2 JP28046797A JP28046797A JP3853934B2 JP 3853934 B2 JP3853934 B2 JP 3853934B2 JP 28046797 A JP28046797 A JP 28046797A JP 28046797 A JP28046797 A JP 28046797A JP 3853934 B2 JP3853934 B2 JP 3853934B2
- Authority
- JP
- Japan
- Prior art keywords
- head
- substrate
- film
- conductive pattern
- magnetoresistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Magnetic Heads (AREA)
Description
【発明の属する技術分野】
本発明は、パソコン等の外部記憶装置として用いられるハードディスクドライブの磁気ヘッドに関するものであり、特に磁気抵抗効果素子の絶縁破壊をなくすことが可能な製造方法に係わるものである。
【0002】
【従来の技術】
記録時に誘導型薄膜磁気ヘッド(記録ヘッド)を、また再生時に磁気抵抗効果素子を用いた磁気ヘッド(再生ヘッド)を用いた記録再生分離複合型ヘッドとして磁気抵抗効果型ヘッド(以下、MRヘッドと称す)が広く用いられ始めている。この種の磁気ヘッドとしては、例えばIEEE Trans.Magn.MAG26,1689(1990)に記載されている。図7に従来のMRヘッドの斜視図を示す。再生ヘッド101と記録ヘッド102が基板103上に積層形成され、再生部は下部シールド104および上部シールド105と、絶縁膜でできたギャップ膜(図7では省略)を介すると共に、それに挟まれた磁気抵抗効果素子(以下、MR素子と称す)106およびそれに電流を供給する電極107を備える。これらMRヘッドはリソグラフィ技術によって、基板上に一括同時に形成される。図8に複数のMRヘッドを碁盤の目状の区画に沿って配列した従来の基板103の概略図を示す。その後個々のヘッド素子に切断されて研磨等工程を経て所要の形状寸法のスライダーに仕上げられる。尚、図7の(a)は、(b)に示すスライダーを浮上面からみたときのMRヘッドの一部を拡大した斜視図である。
【0003】
【発明が解決しようとする課題】
MRヘッドを製造するに当たり、大きな課題となるものが静電気によるMR素子の破壊である。MRヘッドは記録密度を向上させるように磁気ギャップ(再生ギャップまたは記録ギャップ)あるいはトラック幅を縮小する。このためMRヘッドの各部寸法が小さくされ、特に絶縁膜でできたギャップ膜は薄膜化が必要となる。この結果MR素子の絶縁耐圧は大幅に低下し静電気等による素子破壊が起きやすくなる。MRヘッドの静電破壊については、例えば、公開特許昭61−77114号公報に記載されている。この従来技術では、ヘッド使用時の課題を解決するためには有効であるが、ヘッド素子作製時の課題には対処できていない。
【0004】
一方、ヘッド作製時の素子破壊を防止するための従来技術としては、公開特許平8−221721号公報に記載の技術がある。前記従来技術の概略を図9を用いて説明する。図9は上部シールド膜105形成前のクリーニング工程での静電破壊を説明する断面図である。クリーニング工程は、端子部110上に形成される上部シールド膜105と電極107との接触抵抗を低減するために必要な工程であり、イオンミリング法などが用いられる。イオンミリング法は正電荷を持つArイオン112を基板等に照射して、その表面の汚れ等を削り取る方法である。その際、基板表面に積層した膜がイオン照射の影響で正に帯電することを避けるために、電子113を同時に照射する方法がとられる。しかし、基板表面全面が電気的に中性となることは少なく、局所的に見ると電荷分布が生じてしまう。その結果、図9に示すようにクリーニングされる電極表面あるいはその近傍に蓄積される電荷量に差が生じてしまう。即ち、互いに絶縁された金属膜同士の間に電位差が生じ、このために、下部または上部ギャップ膜108、109の絶縁が破壊される。その時、磁気抵抗効果膜およびバイアス膜に過大電流が流れMR素子106が破壊されてしまう。この過大電流がMR素子に流れるのを防ぐために前記素子に接触する1対の電極間を短絡する構造111をもつMRヘッドを提供している。
【0005】
しかし、静電破壊による過大電流の電流路は必ずしも同一素子回路内を流れるとは限らないため改善効果は小さい。また、MR素子と電極膜の複合体と絶縁膜を介して積層された他の金属膜との間には依然として電位差が発生するため、問題の根本的解決は望めない。尚、図9のクリーニング工程後にさらに記録ヘッドを構成する膜(上部シールド105、電極107、記録ギャップ115、上部磁極116)を積層した状態のMRヘッドの断面図を図10に示す。但し、図10では電極間を短絡する構造111の記載を省略した。図10の(b)はMRヘッド(a)のA−A’における断面を説明した図である。
【0006】
またその他の従来技術として、公開特許平8−287424号公報にMR素子の端子部を加工量測定用素子の端子部と共用化し、基板内の有効実素子の面積の減少を防いでいる。その中で加工量測定用素子の端子部を隣接する実素子の端子部と共用することにより、実質的に加工量測定素子専用の端子部をなくし、実装密度の向上を図っている。この技術では基板状態での静電破壊についての具体的な記載がなく、2素子の電極を接続したのみであるため、ミリング加工時の帯電電荷を逃がすのには十分ではなく製造工程での静電破壊を防止するものではない。
【0007】
本発明の目的は、高密度に記録された磁気信号を再生するMRヘッドおよび記録再生分離型複合ヘッドを、高い歩留まりで作製可能なMRヘッド構造を提供することである。特に、作成中の基板上におけるMR素子の静電破壊を防止するものである。
【0008】
【課題を解決するための手段】
上記した従来技術の問題点は、MRヘッドを多数形成する基板に帯電した電荷を逃がすこと、即ち放電路として充分な長さの導電性パターンを設けること、あるいは電荷の蓄積を緩和するために各々のMRヘッドの備える少なくとも4以上の端子を短絡することにより解決される。
【0011】
本発明は、1対の第一電極を電気的に接続させたMR素子と1対の第二電極を電気的に接続させたコイル膜を備えるMRヘッドを、2以上設けた磁気抵抗効果型ヘッド用基板であって、各々のMRヘッドごとに前記第一電極と前記第二電極を電気的に短絡する導電性パターンを設け、磁気抵抗効果型ヘッド同士は互いに電気的に短絡することなく独立していることを特徴とする磁気抵抗効果型ヘッド用基板である。要は、1個のMRヘッドの電極を全て短絡させることである。
【0014】
【発明の実施の形態】
本発明における基板は、上部下部シールド、磁気抵抗効果膜、前記磁気抵抗効果膜にバイアス磁界を印加するためのバイアス膜、前記磁気抵抗効果膜に電気的に接続された一対の電極、前記磁気抵抗効果膜、前記電極と前記上部、前記下部シールド膜間に形成された、上部、下部ギャップ膜、バルクハウゼンノイズ抑制のために磁気抵抗効果膜に磁気的につながり、かつ前記磁気抵抗効果膜の両端に形成されたバイアス膜等からなるMR素子が多数形成された基板において、素子単体の寸法より長い導電性パターンが形成されていることを特徴とする基板である。
【0015】
本発明について図7を用いて説明する。本図はMRヘッドの斜視図である。MRヘッドは、基板上に形成した外乱磁界からの影響を防止するための上下部のシールド、下部及び上部ギャップ、信号磁界を電気抵抗の変化に変換する磁気抵抗効果膜/分離膜117/バイアス膜118の3層からなるMR素子、センス電流を通電するための電極107、バルクハウゼンノイズを防止するための磁区制御膜119からなる。これまでは従来のMRヘッドと同様の構造である。本発明ではさらに図1に示す複数の直線状の導電性パターンを追加した。図1において、(a)は複数のMRヘッド2を碁盤の目状の区画に沿って作製した基板3であり、MRヘッド2を有する区画同士の間に導電性の薄膜からなる導電性パターン1を備える。各々の区画を切り出しすと、図1の(b)に示すようにMRヘッドを搭載したスライダーを得ることができる。
【0016】
以下本発明を実施例をもって本発明の詳細を説明する。
(参考例1)MRヘッドは、まずベースアルミナ膜が積層された基板上に下部シールド膜を作製する。基板はアルミナチタンカーバイド板である。下部シールドは導電性の軟磁性材をスパッタリング装置で成膜した。膜厚は2μmである。成膜後、ホトレジスト膜でマスクしエッチングにより所定の形状にパターン化した。
【0017】
次に下部ギャップ膜としてアルミナ膜を厚さ0.1μmでスパッタした。次にMR素子を構成するバイアス膜、分離膜、磁気抵抗効果膜を順次連続的に成膜し、パターンニングする。その後、磁気制御膜、電極を成膜してパターンニングする。このとき図1に示す導電性パターン1も同時に形成する。パターンニングはミリングによっておこなった。次に上部ギャップをアルミナで形成し、引き続き上部シールドを成膜し、リフトオフによりパターンニングする。その後、記録用誘導型薄膜磁気ヘッドを形成する。以上で記録再生分離型複合ヘッドが形成される。次に各素子毎に切り出す。その後浮上面4を加工する。このとき図1に示した電極はMR素子の不要な部分と共に切断研磨される。
【0018】
上述のプロセスで作製した基板の工程途中での絶縁破壊した素子の分布とその割合を調査した。分布を図2に示す。(a)は参考例1を適用した場合で、(b)は従来方法による比較例である。黒く塗りつぶした長方形の各々は絶縁破壊した素子の分布を示す。それぞれ8.8%および31.3%の不良であった。参考例1を適用することにより、MR素子の抵抗分布も絶縁破壊が減ったため、一様になった。絶縁破壊が抵抗値の不良も誘発していたことが分かった。次に本プロセスで作製したヘッドの記録再生特性を測定した。MR素子特有のバルクハウゼンノイズ頻度も十分の一に減少していた。このことから、絶縁破壊箇所が雑音の原因となっていたことが分かる。尚、参考例1の適用により作製した直線を組合せて構成した導電性パターン1は基板を切断する際の目標線として利用した。このため有効な基板面積が減少するという問題も発生しない。
【0019】
(参考例2)参考例1では、導電性パターンをMR素子の電極と独立して設けたが、導電性パターンはミリング加工などのプロセスにおいて、MR素子またはMRヘッドの電位を接地電位に近づけるための電流通路として機能させることを目的とする。図3に参考例2の基板の概略図を説明する。本図ではこの電流通路としてMRヘッド2とその電極5も用いる。基板3において外縁部の近傍にあるMR素子の電極5を導電性パターン6を介して基板の外縁部に設けたリング状の導電性パターン8に接続した。さらに、MRヘッドの電極同士を接続する導電性パターン7を設けることで基板全体の導電性パターンの面積を広げて、MRヘッドの電位を設置電位に近づけることができる。
【0020】
(実施例1)図4に本発明の基板の概略図を説明する。本図ではMRヘッド2の絶縁破壊防止のために、各々のMRヘッドにおいて4個の電極を導電性パターン11で短絡する。ここで電極とは、MR素子に電気的に接続された1対の第一電極12と、コイル膜に電気的に接続された1対の第二電極13を示す。基板3において、MRヘッド2の電極同士を接続する導電性パターンは設けない。また、基板の外縁部に設けたリング状の導電性パターン8とMRヘッド2も接続しない。
【0021】
(参考例3)図5に参考例3の基板の概略図を説明する。本図ではMRヘッド2の絶縁破壊防止のために、各々のMRヘッドにおいて4個の電極を導電性パターン14で短絡する。ここで電極とは、MR素子に電気的に接続された1対の第一電極12と、コイル膜に電気的に接続された1対の第二電極13を示す。さらに、この導電性パターン14はMRヘッド2の電極同士を接続して一体を為している。尚、基板の外縁部に設けたリング状の導電性パターン8と導電性パターン14は接続しない。
【0022】
図4および図5の構造を設けた基板を、実施例1と同様のプロセスで処理した結果を図6に示す。図6は、本発明および参考例で絶縁破壊した素子の分布を説明する図である。図6の(a)は図4の実施例1に、(b)は図5の参考例3に相当する。図中の黒く塗りつぶした長方形の各々は絶縁破壊した素子の分布を示す。それぞれ5.6%および11.4%の不良であった。本発明を適用することにより、磁気抵抗効果素子の絶縁破壊が減少し、基板をスライダーに切り分けた段階での不良抽出作業が著しく低減された。
【0023】
(実施例2)さらに、図4の導電性パターンを直線または曲線の組合せではなく、ある程度の面積を有するシート状とし、MRヘッド2を覆う程度にその面積を拡大した場合、絶縁破壊による不良は2%以下まで低減することができた。ただし、シート状の導電性パターンの面積は図4において点線のグリッドで示された1個のMRヘッドの領域内に限られ、隣り合うMR素子の領域には重ねないものとする。
【0024】
【発明の効果】
以上に述べたように、素子作成中での静電気破壊の防止を目的に導電性パターンを追加することで、従来30〜40%程度あった絶縁不良が2〜9%と著しく減少させることが可能となった。
【図面の簡単な説明】
【図1】 参考例の基板の概略図。
【図2】 参考例と従来で絶縁破壊した素子の分布を比較する図。
【図3】 参考例の基板の概略図。
【図4】本発明の基板の概略図。
【図5】 参考例の基板の概略図。
【図6】本発明で絶縁破壊した素子の分布を説明する図。
【図7】従来のMRヘッドの斜視図。
【図8】従来の基板の概略図。
【図9】従来のクリーニング工程での絶縁破壊を説明する断面図。
【図10】従来のMRヘッドの断面図。
【符号の説明】
1 導電性パターン、2 MRヘッド、3 基板、4 浮上面、5 電極
6 導電性パターン、7 導電性パターン、8 リング状の導電性パターン、
11 導電性パターン、
12 磁気抵抗効果素子に電気的に接続された1対の第一電極、
13 コイル膜に電気的に接続された1対の第二電極、
14 導電性パターン
Claims (1)
- 1対の第一電極を電気的に接続させた磁気抵抗効果素子と1対の第二電極を電気的に接続させたコイル膜を備える磁気抵抗効果型ヘッドを、2以上設けた磁気抵抗効果型ヘッド用基板であって、各々の磁気抵抗効果型ヘッドごとに前記第一電極と前記第二電極を電気的に短絡する導電性パターンを設け、磁気抵抗効果型ヘッド同士は互いに電気的に短絡することなく独立していることを特徴とする磁気抵抗効果型ヘッド用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28046797A JP3853934B2 (ja) | 1997-10-14 | 1997-10-14 | 磁気抵抗効果型ヘッド用基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28046797A JP3853934B2 (ja) | 1997-10-14 | 1997-10-14 | 磁気抵抗効果型ヘッド用基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11120518A JPH11120518A (ja) | 1999-04-30 |
JP3853934B2 true JP3853934B2 (ja) | 2006-12-06 |
Family
ID=17625484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28046797A Expired - Fee Related JP3853934B2 (ja) | 1997-10-14 | 1997-10-14 | 磁気抵抗効果型ヘッド用基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3853934B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7239488B2 (en) * | 2004-03-09 | 2007-07-03 | Sae Magnetics (H.K.), Ltd. | MR sensor on an insulating substrate and method of manufacture |
-
1997
- 1997-10-14 JP JP28046797A patent/JP3853934B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11120518A (ja) | 1999-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6655007B2 (en) | Method of making a read sensor for a merged magnetic head with self-aligned low resistance leads | |
JP2000113437A (ja) | 磁気ヘッド装置の製造方法、磁気ヘッド装置、並びに、磁気ヘッド装置の中間製造物 | |
US6162305A (en) | Method of making spin valve read head with plasma produced metal oxide insulation layer between lead and shield layers | |
JPH0765330A (ja) | 薄膜磁気抵抗ヘッド | |
JPH0765324A (ja) | 薄膜磁気抵抗ヘッド | |
US6678127B2 (en) | Device and method of reducing ESD damage in thin film read heads which enables measurement of gap resistances and method of making | |
JP3853934B2 (ja) | 磁気抵抗効果型ヘッド用基板とその製造方法 | |
US7839606B2 (en) | Magnetic head having oxidized read sensor edges to reduce sensor current shunting | |
JPH0845031A (ja) | Mr読取りヘッド及びそのエア・ベアリング面(abs)におけるリードとシールド層間の短絡を除去する方法 | |
JPH08167123A (ja) | 磁気ヘッドの製造方法、磁気ヘッド素子群を有する基板、及び、磁気ヘッド素子群を有する基板の製造方法 | |
JP2942086B2 (ja) | 磁気抵抗効果型薄膜磁気ヘッドの製造方法 | |
JPH08221721A (ja) | 磁気抵抗効果型ヘッドおよび記録再生分離型複合ヘッド | |
JP2886783B2 (ja) | 磁気抵抗効果型薄膜磁気ヘッド及びその製造方法 | |
US6433969B1 (en) | Compound magnetoresistive head and method for manufacturing same | |
JP2000285422A (ja) | ヘッドジンバルアッセンブリーおよびその製造方法 | |
JPH08293108A (ja) | 薄膜磁気ヘッド | |
JP3105569B2 (ja) | 磁気ヘッドの製造方法 | |
JPH05143938A (ja) | 磁気抵抗効果型磁気ヘツド | |
JP2751889B2 (ja) | 磁気抵抗効果型ヘッドおよびその製造方法ならびに磁気ディスク装置 | |
JPH0715731B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
JP2003006820A (ja) | 磁気抵抗効果型磁気ヘッド及びその製造方法 | |
JP3854022B2 (ja) | 薄膜磁気ヘッド | |
JPH1011717A (ja) | 磁気抵抗効果型ヘッドおよび製造方法 | |
JPH11316915A (ja) | 薄膜磁気ヘッドの製造方法 | |
JPH1083520A (ja) | 磁気ヘッド及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |