JP3849757B2 - 発振回路、電子機器および時計 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
従来より、携帯用の腕時計や、携帯用の電話、コンピュータ端末などには、水晶振動子を用いた発振回路が広く用いられている。このような携帯型の電子機器では、消費電力を節約し、電池の長寿命化を図ることが必要となる。
【０００３】
消費電力の節約という観点から、本発明者は、携帯型電子機器、特に腕時計に使用される電子回路の消費電力を分析した。この分析により、半導体基板上に構成される電子回路では、水晶発振回路の消費電力が他の回路部分に比べ大きな割合を締めることが確認された。すなわち、携帯型電子機器に使用される電子回路の発振回路での消費電力を節減することが、使用電池の長寿命化を図る上で効果的であることを見出した。
【０００４】
このような水晶発振回路では、信号反転増幅器に電圧Ｖregを印加すると、信号反転増幅器の出力が１８０度位相反転されてゲートにフィードバック入力される。これにより、信号反転増幅器を構成する一対のトランジスタが交互にオンオフ駆動され、水晶発振回路の発振出力が次第に増加し、ついには水晶振動子が安定した振動を行うようになる。
【０００５】
しかし、安定発振後には、水晶振動子の慣性エネルギーの損失分を補充することで発振を継続できるため、起動時に比べ必要とされるエネルギーは少ない。
【０００６】
また、量産時における信号反転増幅器の能力のばらつきに応じて、同一規格の回路でも安定発振に必要とされるエネルギーは異なる場合がある。
【０００７】
これにも拘わらず、従来の水晶発振回路では、起動時にも、安定発振後にも、常に前記一対のトランジスタを一定電圧で交互にオンオフ駆動するように構成されていた。このため、これが回路全体の電力消費を増加させる大きな要因となっていた。
【０００８】
本発明の目的は、少ない電力消費で安定して発振することができる水晶発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計を提供することにある。
【０００９】
【課題を解決するための手段】
（１）前記目的を達成するため、本発明の発振回路は、
信号反転増幅器と、
前記信号反転増幅器の電源電圧を、発振出力に応じて制御する電力制御手段と、
を含み、
前記電力制御手段は、
電圧の異なる複数の電源電圧を出力する電源回路と、
発振出力に基づき安定発振が継続されているか否かを判断し、安定発振の継続に必要とされる前記信号反転増幅器に供給する電源電圧の最適電圧を判定する判定制御手段と、
前記判定結果に基づき前記電源回路から前記信号反転増幅器に印加する電源電圧を切り替え制御する切り替え手段と、
前記電源電圧制御時に発振出力の周波数変動を補正する発振出力補正手段と、
を含むことを特徴とする。
【００１０】
【発明の実施の形態】
前記目的を達成するため、第１の実施の形態の発振回路は、
信号反転増幅器と、
前記信号反転増幅器の電源電圧を、発振出力に応じて制御する電力制御手段と、
を含むことを特徴とする。
【００１１】
これにより、安定発振時における回路の消費電力を低減することができる。
【００１２】
第２の実施の形態の発振回路は、
第１の実施の形態において、
前記電力制御手段は、
電圧の異なる複数の電源電圧を出力する電源回路と、
発振出力に基づき前記信号反転増幅器に供給する電源電圧の最適電圧を判定する判定制御手段と、
前記判定結果に基づき前記電源回路から前記信号反転増幅器に印加する電源電圧を切り替え制御する切り替え手段と、
を含むことを特徴とする。
【００１３】
本実施の形態によれば、発振回路の発振出力に基づき、信号反転増幅器に供給する電源電圧の最適値が判定される。そして、この判定結果に基づき、電源回路から信号反転増幅器に印加する電源電圧が切り替え制御される。
【００１４】
これにより、何らかの原因で発振回路の発振出力が変動した場合や、信号反転増幅器の能力にばらつきがあったような場合でも、常に最適な電源電圧を信号反転増幅器に供給し、安定した発振の継続と低消費電力化を図ることが可能となる。
【００１５】
第３の実施の形態の発振回路は、
第２の実施の形態において、
前記電力制御手段は、
それぞれ異なる値にロジックレベルが設定され、前記発振出力の電圧と前記ロジックレベルとを比較しパルス信号を出力する複数のインバータを含み、
前記判定制御手段は、
前記各インバータから出力されるパルス信号の値に基づき最適電圧を判定し、電源電圧選択指令を出力するように形成され、
前記切り替え手段は、
前記選択指令に基づき、前記電源回路から前記信号反転増幅器に印加する電源電圧を切り替え制御することを特徴とする。
【００１６】
本実施の形態によれば、複数のインバータによって発振回路の発振出力電圧がそれぞれ異なる電圧のロジックレベルと比較されパルス信号が出力される。
【００１７】
従って、選択指令出力回路は、これら各インバータから出力されるパルス信号の値に基づき、発振出力に対応した最適電源電圧を判定することができ、これにより電源回路から信号反転増幅器に印加する電源電圧を最適値に切替制御をすることができる。
【００１８】
ここにおいて、第３の実施の形態は、第４の実施の形態のように構成することが好ましい。
【００１９】
即ち、第４の実施の形態の発振回路は、
第３の実施の形態において、
前記電力制御回路は、
前記信号反転増幅器への電力供給ラインに設けられ、前記複数のインバータのいずれか一つの出力に基づきオンオフ制御される電力供給用スイッチング素子を含むことを特徴とする。
【００２０】
このように、信号反転増幅器への電力供給ラインに設けられた電力供給用スイッチング素子を、前記複数のインバータのいずれか一つの出力に基づき、オンオフ制御することにより、更なる低消費電力化を図ることができ、この場合には、この電力供給用スイッチング素子のオンオフ制御に用いられるインバータの出力パルスと、これとは異なるロジックレベルに設定された他のインバータの出力パルスとに基づき発振回路の発振状態を適切に判断することができる。
【００２１】
即ち、電力供給用スイッチング素子をオンオフ制御することにより、信号反転増幅器へ供給する電力を断続的に制御し、低消費電力化を図る場合には、前記電力供給用スイッチング素子のオフ区間を長くし供給電力を絞りすぎると発振状態が不安定なものとなり、またオン区間が長すぎ供給電力が多すぎると、低消費電力化の観点から好ましくない。
【００２２】
本実施の形態によれば、このような間欠駆動型の水晶発振回路において、電力供給用スイッチング素子のオンオフ制御用のパルス信号を出力するインバータの出力と、これとは異なるロジックレベルに設定された他のインバータの出力とを比較することにより、発振状態を監視し、常に適切な電圧で電力供給を行うようにフィードバック制御をすることができる。
【００２３】
これにより、より安定した発振の継続と、低消費電力化を実現することが可能となる。
【００２４】
第５の実施の形態の発振回路は、
第１〜４の実施の形態のいずれかにおいて、
前記電源電圧制御時に発振出力の周波数変動を補正する発振出力補正手段を含むことを特徴とする。
【００２５】
半導体基板上に構成された水晶発振回路では、半導体基板と一体に形成された回路の主要部分が、この半導体基板と別に設けられた水晶振動子と入出力端子を介して接続されていることが多い。このため、入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護するために、主要回路部分の入出力端子側には静電保護回路が設けられている。
【００２６】
しかし、前述したように、低消費電力化のために、信号反転増幅器に印加する電源電圧を切り替え制御すると、信号反転増幅器の出力インピーダンスが変化し、かつ前記静電保護回路の寄生容量値の変動が引き起され、この結果、発振回路の発振周波数ｆがわずかであるが変動してしまうという問題が生ずる。
【００２７】
このように、発振回路の発振周波数が変動してしまうと、発振回路の発振出力を時計の基準クロックとして用いる電子回路、例えば、腕時計用の電子回路では、正確な時計動作そのものが損なわれてしまうという問題が生ずる。
【００２８】
本実施の形態は、信号反転増幅器に印加する電源電圧の制御時に、発振出力補正手段を用いて発振出力の周波数変動を補正する構成を採用する。
【００２９】
これにより、安定した発振の継続、安定発振時における低消費電力化及び正確な基準クロックの生成が可能な発振回路を得ることができる。
【００３０】
ここにおいて、前記発振出力補正回路は、第６の実施の形態のように構成することが好ましい。
【００３１】
即ち、第６の実施の形態の発振回路は、
第５の実施の形態において、
前記発振出力補正手段は、
発振周波数をカウントする分周手段と、
前記電源回路から前記信号反転増幅器に印加する電源電圧の値に基づき、前記分周手段の分周制御を行う分周制御手段と、
を含み、電源電圧の変動に伴い発生する発振出力の周波数変動を補正することを特徴とする。
【００３２】
本実施の形態によれば、発振回路の発振出力を分周手段を介して出力している。このとき、分周制御手段は、信号反転増幅器に印加する電源電圧の値に基づき、前記分周手段の分周制御を行い、電源電圧の変動に伴い発生する発振出力の周波数変動を補正する。
【００３３】
このようにすることにより、簡単な回路構成で発振出力の周波数変動を補正することが可能となる。
【００３４】
ここにおいて、前記分周制御手段は、第７の実施の形態のように構成することが好ましい。
【００３５】
即ち、第７の実施の形態の発振回路は、
第２〜４の実施の形態に従属する第６の実施の形態において、
前記分周制御手段は、
前記電源回路から出力される複数の電源電圧に対応した分周制御データが予め設定され、前記信号反転増幅器に印加する電源電圧の値に対応した分周制御データに基づき、前記分周手段の分周制御を行うことを特徴とする。
【００３６】
このように、複数の電源電圧に対応した分周制御データを予め設定しておくことにより、より簡単な回路構成で発振出力の周波数変動を補正することが可能な発振出力補正回路を得ることができる。
【００３７】
第８の実施の形態は、
第１〜７の実施の形態のいずれかにおいて、
前記水晶振動子としてＱ値の大きなものを用いることを特徴とする。
【００３８】
このように、水晶振動子として、機械的な振動のしやすさを表すＱの値の大きなものを用いることにより、安定発振後は、より小さな消費電力で、安定して発振状態を維持することが可能となる。
【００３９】
第９の実施の形態の電子回路は、
第１〜８のいずれかの実施の形態の発振回路を備えたことを特徴とする。
【００４０】
第１０の実施の形態の半導体装置は、
第１〜８のいずれかの実施の形態の発振回路または第９の実施の形態の電子回路を含んで構成されることを特徴とする。
【００４１】
第１１の実施の形態の電子機器は、
第１〜８のいずれかの実施の形態の発振回路または第９の実施の形態の電子回路を含んで構成されることを特徴とする。
【００４２】
このようにすることにより、例えば携帯電話や、携帯型のコンピュータ端末などの電子機器の電力消費を低減し、内蔵された電池や、バッテリー等の２次電池の電力消費を小さくすることが可能となる。
【００４３】
第１２の実施の形態の時計は、
第１〜８のいずれかの実施の形態の発振回路または第９の実施の形態の電子回路を含んで構成されることを特徴とする。
【００４４】
このようにすることより、消費電力の小さな時計を実現することができ、この結果、使用する電池をさらに小さなものとして時計全体の小型化を図ることが可能となり、また、同一の容量の電池を使用する場合には、電池の長寿命化を図ることが可能となる。
【００４５】
【実施例】
次に、本発明の好適な実施の形態を図面に基づき詳細に説明する。
【００４６】
（第１実施例）
図１には、本発明の好適な第１の実施例にかかる水晶発振回路が、図２には、そのタイミングチャートが示されている。本実施例の水晶発振回路は、クォーツタイプの腕時計に使用される水晶発振回路であり、その回路の主要部は半導体基板上に形成されている。
【００４７】
本実施例の水晶発振回路は、信号反転増幅器２０と、フィードバック回路を構成する水晶振動子１０及び抵抗１４とを含んで構成される。前記フィードバック回路は、水晶振動子１０及び抵抗１４以外に、位相補償用のコンデンサ１６，１８を含んで構成され、信号反転増幅器２０の出力ＶD(t)を、１８０度位相反転されたゲート信号ＶG(t)として信号反転増幅器２０へフィードバック入力するものである。
【００４８】
前記信号反転増幅器２０は、第１の電位側と、これより低い電圧の第２の電位側に接続され、両電位の電位差により電力供給を受け駆動されるように構成されている。ここで、前記第１の電位はアース電位ＶDDに設定され、第２の電位は電力制御回路６０から選択的に供給される負の電源電圧Ｖregに設定されている。
【００４９】
前記信号反転増幅器２０は、第１の回路２２と、第２の回路２４とを含んで構成される。
【００５０】
前記第１の回路２２は、第１の半導体スイッチング素子として機能するＰ型の電界効果トランジスタ２６を含んで構成される。このトランジスタ２６は、そのソース、ドレインがそれぞれアース側、出力端子側に接続され、そのゲートには前記フィードバック信号ＶG(t)が印加されている。
【００５１】
前記第２の回路２４は、第２の半導体スイッチング素子として機能するＮ型の電界効果トランジスタ２８を含んで構成されている。このトランジスタ２８は、そのソース、ドレインが、電力制御回路６０から供給される負の電源電圧Ｖreg側、出力端子側へ接続され（ここではトランジスタ２６のドレインに接続されている）、そのゲートには前記フィードバック信号ＶG(t)が印加されている。
【００５２】
本実施例の水晶発振回路は、信号反転増幅器２０への供給電力をその出力ＶD(t)に同期してオンオフ制御するために、電力供給用スイッチング素子として機能する電界効果トランジスタ４０と、信号反転増幅器２０の出力ＶD(t)に基づきトランジスタ４０のゲートにスイッチ制御信号１００を印加するインバータ６４とを含んで構成される。
【００５３】
前記トランジスタ４０は、Ｐ型の電界効果トランジスタを用いて構成され、そのソースがアース電位ＶDD側へ、そのドレインがトランジスタ２６のソース側へと接続されている。
【００５４】
前記インバータ６４は、図２のタイミングチャートに示すように、信号Ｓ１として入力されるドレイン出力電圧ＶD(t)が、ロジックレベルＶGL2を上回るとＬレベル、下回るとＨレベルのパルス信号Ｓ３を出力する。この出力Ｓ３は、スイッチ制御信号１００としてトランジスタ４０のゲートに印加され、これによりトランジスタ４０を信号反転増幅器２０の出力ＶD(t)に同期してオンオフ制御する。これにより、電力供給用トランジスタ４０は、ｔの期間はオン制御されて信号反転増幅器２０へ電力供給を行い、ｔ｀の期間はオフ制御されて前記電力供給を停止する。
【００５５】
このようにして、本実施例の水晶発振回路によれば、信号反転増幅器２０への供給電力をオンオフ制御し、消費電力を低減することができる。
【００５６】
特に、本実施例によれば信号反転増幅器２０の出力ＶD(t)を用いて、スイッチ制御信号１００を生成し、電力供給を自動的に且つ適切なデューティ比でオンオフ制御し、消費電力の低減を図ることが可能となる。
【００５７】
ここにおいて、前記水晶振動子１０は、この機械的な振動のし易さを表すＱの値が大きなものを用いることが好ましい。これにより、水晶振動子１０の慣性（自由振動）が大きくなり、信号反転増幅器２０を間欠駆動した場合でも、より安定した発振を維持することができる。
【００５８】
また、本実施例において、信号反転増幅器２０を構成する前記各トランジスタ２６、２８はエンハンスメント型の電界効果トランジスタを用いて構成され、しかもそのスレッシュホールド電圧は小さな値に設定されている。これにより、信号反転増幅器２０を安定して駆動させるために必要な電源電圧Ｖregの絶対値も小さくでき、この面からも消費電力の節減を図ることができる。
【００５９】
なお、前記トランジスタ２６、２８のスレッシュホールド電圧を小さな値にすると、エンハンスメント型の電界効果トランジスタといえども、そのオフ制御時におけるリーク電流は大きな値となってしまう。この問題を解決するために、本実施例では、電力供給用の電界効果トランジスタ４０として、スレッシュホールド電圧の高いものを用い、これにより、前述したオフリーク電流を確実に低減するように構成されている。
【００６０】
これにより、低い電源電圧Ｖregを用いて信号反転増幅器２０を駆動でき、しかもオフリーク電流を確実に低減することができるため、消費電力がより少なく、しかも安定した発振を行うことができる水晶発振回路を実現することが可能となる。なお、前記電力供給用半導体スイッチング素子として用いるトランジスタ４０は、オン抵抗を小さくし電圧降下を低減するために、許容範囲内で能力の高いものを用いることが好ましい。
【００６１】
また、本実施例の水晶発振回路には、信号反転増幅器２０の出力段に出力遮断用スイッチング素子３０が設けられている。
【００６２】
例えば図１に示すような回路では、トランジスタ４０のオフ制御時に、信号反転増幅器２０を構成するトランジスタ２８がオンし、水晶振動子１０がＬレベル（Ｖregレベル）の電位に引っ張られ、発振が抑制されてしまう場合がある。
【００６３】
そこで、本実施例では信号反転増幅器２０の出力段に出力遮断用スイッチング素子３０を設け、トランジスタ４０のオフ制御時に、このスイッチング素子３０もオフ制御する構成を採用している。これにより、トランジスタ４０のオフ制御時に、振動子１０は信号反転増幅器２０の回路から切り離され自由に振動できるようになる。
【００６４】
この結果、本実施例の水晶発振回路によれば、スイッチ４０による信号反転増幅器２０の間欠駆動時に発振回路をより安定して動作させることが可能となる。ここにおいて、前記出力遮断用スイッチング素子３０としては、例えばトランスミッションゲート等を用いることが好ましい。
【００６５】
さらに、本実施例の電力制御回路６０は、信号反転増幅器２０の出力電圧ＶD(t)の値に基づき、異なる複数の電源電圧Ｖreg１、Ｖreg２……Ｖreg４の中かから適切な電源電圧Ｖregを選択し、信号反転増幅器２０に印加することにより、より安定した発振の継続と低消費電力化を可能とするように構成されている。
【００６６】
以下にその構成を説明する。
【００６７】
本実施例の電力制御回路６０は、異なる複数の電源電圧Ｖreg１、Ｖreg２……Ｖreg４を出力する電源電圧発生回路６６と、いずれか一つの電源電圧Ｖregを選択出力するマルチプレクサ８２と、インバータ６４、６２と、前記各インバータ６４、６２の出力Ｓ３、Ｓ４に基づき、回路の発振状態を判断し、マルチプレクサ８２の選択する電源電圧を制御する判定制御部６８とを含んで構成される。
【００６８】
そして、マルチプレクサ８２で選択された電源電圧Ｖreg（図中では信号Ｓ１３として表す）が信号反転増幅器２０（ここではトランジスタ２８のソース側）に印加される。
【００６９】
また、信号反転増幅器２０の出力ＶD(t)は、それぞれ信号Ｓ１、Ｓ２としてインバータ６４、インバータ６２へ入力される。
【００７０】
前記インバータ６４は、図２のタイミングチャートに示すように、所定のロジックレベルＶGL2を前記ドレイン出力電圧ＶD(t)が上回るとＬレベル、下回るとＨレベルのパルス信号Ｓ３を出力する。この出力Ｓ３は、カウンタ７２のＣＫ端子に入力されると共に、スイッチ制御信号１００としてトランジスタ４０のゲートに印加される。
【００７１】
前記インバータ６２は、ロジックレベルＶGL1がＶreg／２に設定されており、図２に示すように信号Ｓ２として入力されるドレイン出力ＶD(t)が前記ロジックレベルＶGL1を上回るとＬレベル、下回るとＨレベルのパルス信号Ｓ４をカウンタ７０のＣＫ端子へ入力する。
【００７２】
そして、前記判定制御部６８は、入力されるこれら各パルス信号Ｓ３、Ｓ４に基づき、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧に応じた電源電圧Ｖregを選択するようにマルチプレクサ８２を制御し、選択された電源電圧Ｖregを信号反転増幅器２０に印加する。
【００７３】
これにより、信号反転増幅器２０へ印加する電源電圧Ｖregの値を、安定した発振が継続可能である必要最低限の電圧に制御できる。
【００７４】
以下に、この電力制御回路６０の詳細な構成を説明する。
【００７５】
前記判定制御部６８は、前述したカウンタ７０、７２と、一致検出回路７４と、ゲート７５、７６、７７と、アップダウンカウンタ８０とを含んで構成される。
【００７６】
前記カウンタ７０、７２のリセット端子Ｒ及びゲート７６、７７の一方の端子にはアップダウンクロックが信号Ｓ１１として入力される。このアップダウンクロックは、発振出力の４周期に１回の割合でＨレベルの信号を出力する。
【００７７】
また、前記ゲート７５にはサイクルクロックＳ１２が入力される。この信号Ｓ１２は、発振出力の６周期に１回の割合でＨレベルの信号を出力する。
【００７８】
次に、この電力制御回路６０の動作を、図２に示すタイミングチャートを用いて説明する。
【００７９】
まず、信号反転増幅器２０のドレイン出力ＶD(t)が信号Ｓ１、Ｓ２としてインバータ６４、インバータ６２へ入力されると、インバータ６４はこの信号Ｓ１がロジックレベルＶGL2を上回る毎にＬレベルのパルス信号Ｓ３を出力し、前記インバータ６２は入力信号Ｓ２が所定のロジックレベル（Ｖreg／２）を上回る毎にＬレベルのパルス信号Ｓ４を出力する。
【００８０】
判定制御部６８は、この両パルス信号Ｓ３、Ｓ４を比較し、発振回路の発振状態を判別し、マルチプレクサ８２の選択する電源電圧Ｖregを切替制御する。
【００８１】
具体的には、インバータ６２の出力パルスＳ４はカウンタ７０でカウントされ、インバータ６４の出力パルスＳ３はカウンタ７２でカウントされ、両カウンタ７０、７２のカウント値を表す信号Ｓ５、Ｓ６、Ｓ７、Ｓ８は一致検出回路７４へ入力される。なお、両カウンタ７０、７２のカウント値は４サイクルに１回の割合で出力されるアップダウンクロックＳ１１により周期的にリセットされる。
【００８２】
一致検出回路７４は、両カウンタ７０、７２のカウント値が一致した時にＨレベルの一致検出信号Ｓ９を出力し、不一致の時にはＬレベルの不一致検出信号Ｓ９を出力する。
【００８３】
この一致検出回路７４の出力Ｓ９は、ゲート７７、７６、７５を開くゲート信号として機能し、出力Ｓ９がＨレベルの際には、サイクルクロックＳ１２がＨレベルとなっていることを条件にしてアップダウンクロックＳ１１を、アップダウンカウンタ８０のダウンカウント端子ＤＫへ入力し、出力Ｓ９がＬレベルの際にはアップダウンクロックＳ１１をアップダウンカウンタ８０のアップカウント端子ＵＫへ入力する。
【００８４】
アップダウンカウンタ８０はアップカウント端子ＵＫへ入力される信号によりアップカウント動作を行い、ダウンカウント端子ＤＫへ入力される信号によりダウンカウントを行い、そのカウント値Ｑ０、Ｑ１を電源電圧制御信号Ｓ１４として、マルチプレクサ８２の制御信号入力端子Ａ、Ｂへ入力する。ここではアップダウンカウンタ８０の出力Ｑ０、Ｑ１は、「００」、「０１」、「１０」、「１１」の４つの状態をとるため、これら各状態に対応して、マルチプレクサ８２は４種類の電源電圧の中から１つを選択し信号反転増幅器２０の電源電圧Ｖregとして出力する。
【００８５】
本実施例の一致検出回路７４は、インバータ６２の出力パルスＳ４の数に比べ、インバータ６４の出力パルスＳ３の数が少ない場合には、発振不安定と判断し、ゲート７７のみを開き、アップダウンクロックＳ１１をアップダウンカウンタ８０のアップカウント端子ＵＫへ入力させる。この結果、アップダウンカウンタ８０の出力Ｑ０、Ｑ１は、現在より１つ高い電源電圧Ｖregを選択するようにマルチプレクサ８２を制御する。これにより、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧が増大し、安定した発振を維持することができる。
【００８６】
また、一致検出回路７４は、両カウンタ７０、７２のカウント値が一致する場合、すなわち両インバータ６２、インバータ６４の出力パルス数が同じ場合には、安定発振と判断し、ゲート７７を閉じ、ゲート７６を開く。これにより、サイクルクロックＳ１２がＨレベルの際にゲート７５は開き、アップダウンクロックＳ１１をアップダウンカウンタ８０のダウンカウント端子ＤＫへ入力させる。この結果、アップダウンカウンタ８０の出力Ｑ０、Ｑ１は、現在より１つ低い電源電圧Ｖregを選択するようにマルチプレクサ８２を制御する。これにより、信号反転増幅器２０へ印加される電源電圧が減少し、低消費電力化を図ることができる。
【００８７】
このように、信号反転増幅器２０から出力されるドレイン出力ＶD(t)の電圧に応じた電源電圧Ｖregを選択する構成を採用することにより、常に適切な供給電力となるよう水晶発振回路を制御することができる。
【００８８】
特に、本実施例によれば、量産時に信号反転増幅器２０の能力（電流増幅率、スレッシュホールド電圧）にばらつきがあっても、これに影響されることなく最適な供給電力制御を行い、低消費電力化を図ることができる。
【００８９】
即ち、信号反転増幅器２０の能力が高い場合には、電源電圧Ｖregを低い値に設定する。この場合には信号反転増幅器２０の能力が高いため、その発振安定度は元々高い。従って、電源からの電力供給をしぼっても、安定して発振を継続できるため、低消費電力化を図ることができる。
【００９０】
また、信号反転増幅器２０の能力が低い場合には、電源電圧Ｖregとして高い値が設定される。これにより、能力の低い信号反転増幅器２０を用いる場合には、十分な電力供給が行われ、発振安定度を向上させることができる。
【００９１】
（第２の実施例）
図３には、本発明の水晶発振回路の第２の実施例が示され、第４図にはそのタイミングチャートが示されている。なお、前記第１の実施例と対応する部材には同一符号を付しその説明は省略する。
【００９２】
本実施例の特徴は、信号反転増幅器２０へ印加する電源電圧Ｖregを切り替え制御した際に発生する発振出力の周波数変動を補正するために、発振出力補正回路９０を設けたことにある。
【００９３】
この発振出力補正回路９０は、インバータ６２を介して出力される発振出力Ｓ４の周波数ｆsを分周出力する分周回路９２と、電力制御回路６０から信号反転増幅器２０に印加される電源電圧Ｖregの値に基づき、前記分周回路９２の分周制御を行う記憶回路９４及びデコーダ９６とを含んで構成される。ここにおいて、記憶回路９４、及びデコーダ９６は、分周制御手段として機能することになる。
【００９４】
即ち、水晶発振回路に印加する電源電圧が変化すると、信号反転増幅器２０の出力インピーダンス及びそのゲート、ドレイン端子に付加されている静電保護回路の寄生容量が変化する。
【００９５】
具体的には、電源電圧Ｖregが高くなると、信号反転増幅器２０の出力インピーダンスが小さくなり、静電保護回路の寄生容量が小さくなり、この結果、発振回路の発振周波数ｆsは高くなる。
【００９６】
逆に電源電圧Ｖregが低くなると、前述とは逆の過程をたどり、発振回路の発振周波数ｆsは低くなる。
【００９７】
本実施例の水晶発振回路では、その基準発振周波数はｆs＝３２７６８Ｈｚに設定されているため、前記電源電圧Ｖregが変動してもその発振周波数が基準発振周波数よりずれないように、周波数補正をすることが必要となる。
【００９８】
特に、この水晶発振回路を、時計等の基準発振周波数を得るために用いる場合には、このような周波数補正は極めて重要なものとなる。
【００９９】
本実施例の特徴は、電力制御回路６０の切り替え制御により電源電圧Ｖregの値が変動した場合に、発振回路の発振周波数そのものを調整するのではなく、次段の分周回路９２を用いて分周される信号（１６ＫＨｚ以降の信号）を補正することを特徴とするものである。
【０１００】
具体的には、電源電圧Ｖregが高くなると、次段の分周回路９２で分周された信号を遅れ方向に補正し、電源電圧Ｖregが低くなると、分周信号を進み方向に補正する。
【０１０１】
以下に、その具体的な構成を説明する。
【０１０２】
まず、インバータ６２を介して出力される発振出力Ｓ４は、分周回路９２のＣＫ端子に入力される。これにより、分周回路９２は、発振出力Ｓ４の基準発振周波数ｆsを分周し、その分周出力をその他の回路部へ向け出力する。
【０１０３】
図４には、通常の分周動作を行う場合における、１／２分周出力、１／４分周出力、１／８分周出力がＦ１６Ｋ、Ｆ８Ｋ、Ｆ４Ｋ等の信号として示されている。
【０１０４】
本実施例において、分周回路９２を用いた周波数補正は、いわゆる論理緩急といわれる公知の手法を用いて行う。
【０１０５】
前記分周回路９２は、前述した１／２、１／４、１／８の各分周動作以外に、最終的に１Ｈｚの信号を得るための分周動作を行うものであるが、ここでは説明を簡単にするために、前述した１／２、１／４、１／８の３つの分周動作と、これに対して論理緩急の手法を用いた周波数補正処理を行う場合を例にとり説明する。
【０１０６】
前記分周回路９２には、前述した論理緩急の周波数補正を行うために、１／２、１／４のセット端子ｓ｀１、ｓ｀２と、１／８分周機能用のリセット端子Ｒ３とが設けられている。周波数を進み方向に補正する場合には、最上位のリセット端子Ｒ３にリセット信号「０」を入力すれば良く、又遅れ方向に補正する場合には、最上位のリセット端子Ｒ３にリセット信号「１」を入力すればよい。そして、その進み量又は遅れ量は、下位桁のセット端子ｓ｀２、ｓ｀１にそれぞれの補正量に対応したセット信号として入力すればよい。
【０１０７】
本実施例では、電源電圧発生回路６６から４種類の電源電圧Ｖreg１、Ｖreg２……Ｖreg４を出力し、これを選択的に信号反転増幅器２０の電源電圧として用いている。そして、この４種類の電圧の値に対応した進む方向又は遅れ方向への周波数補正を、この分周回路９２で行っている。
【０１０８】
前記記憶回路９４には、前記４種類の電源電圧に対応した周波数補正量が分周制御データとして予め記憶されており、デコーダ９６は、アップダウンカウンタ８０から出力される電源電圧制御指令Ｓ１４に基づき、選択出力する電源電圧Ｖregに対応した分周制御データを読み出し、これを分周制御信号Ｓ３０として分周回路９２の各端子ｓ｀１、ｓ｀２、Ｒ３へ向け出力する。
【０１０９】
即ち、前記記憶回路９４には、図３に示す回路を半導体基板上にＩＣ回路として形成する工程において、前述した分周制御データが予め記憶される。具体的には、ＩＣ検査時において、ＩＣをテストモード状態にし、信号反転増幅器２０へ、前記４種類の電源電圧Ｖreg１……Ｖreg４を順次切り替えて印加した際に発生する発振周波数ｆsを測定する。そして、基準源振周波数３２７６８Ｈｚに対して、どの程度の発振周波数偏差が発生するかを把握する。
【０１１０】
そして、この発振周波数偏差量データを補正するための分周制御データを、記憶回路９４に書き込み記憶する。特に、ＩＣ検査時にこのような測定を行い、これに対応した分周制御データを記憶回路９４に書き込むことにより、ＩＣ量産時における水晶発振回路の各定数のばらつきに対応し、分周回路９２から正確な基準信号を出力することができる。
【０１１１】
ここでは、４種類の電源電圧はアップダウンカウンタ８０から信号Ｓ１４として出力されるＱ０、Ｑ１の２ビットのデータで指定される。
【０１１２】
従って、記憶回路９４には、この２ビットのデータで指定される４種類の電源電圧に対応した分周制御データが、分周回路９２の各端子ｓ｀１、ｓ｀２、Ｒ３へ供給する３ビットデータとしてそれぞれ記憶されている。なお、この記憶回路９４は、必要に応じて、例えばＥＥＰＲＯＭ、ＦＵＳＥカットタイプのメモリ、ＥＰＲＯＭ、ＰＲＯＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、強誘電体メモリ等を用いて形成することができる。
【０１１３】
又、前記デコーダ９６には、周波数の補正周期を決める信号Ｓ２０が入力されている。本実施例では、この信号Ｓ２０として、発振周波数の所定周期に１回の割合でパルスａ、ｂ……が入力される。
【０１１４】
デコーダ９６は、この信号Ｓ２０に同期して、電源電圧に対応した分周制御データを記憶回路９４から読み出し、これを分周制御信号Ｓ３０として出力する。
【０１１５】
例えば、図４に示すよう、分周回路９２が分周動作を行っている際に、信号Ｓ２０を構成するパルスがａのタイミングで入力されると、このタイミングでデコーダ９６は記憶回路９４から電源電圧に対応した分周制御データを呼び出し、分周回路９２へ向け出力する。ここでは、ｓ｀１＝１、ｓ｀２＝１、Ｒ３＝１の信号が分周制御信号Ｓ３０として出力される。
【０１１６】
これにより、図中波線で示すように、本来０、０、１となるはずの分周回路９２の各分周出力Ｆ１６Ｋ、Ｆ８Ｋ、Ｆ４Ｋは、図中実線で示すように１、１、０となり、各分周出力は発振周波数３２ＫＨｚの１周期分遅れ方向に補正されることになる。ここでは電源電圧が高く、発振周波数も高くなっていると判断し、分周回路９２で周波数を遅れ方向に補正している。
【０１１７】
又、補正周期を決める信号Ｓ２０が、ｂのタイミングでデコーダ９６へ入力されると、ここでは電源電圧に対応した分周制御信号Ｓ３０としてｓ｀１＝１、ｓ｀２＝０、Ｒ３＝０の信号が出力される。
【０１１８】
これにより、本来波線で示すような分周動作を行う分周回路９２は、図中実線で示すような分周動作を行い１／２の分周出力Ｆ１６Ｋを、発振周波数３２ＫＨｚの１周期分進み方向に補正する。ここでは電源電圧が低くなり、発振周波数も低くなると判断し、分周回路９２では周波数を進み方向に補正している。
【０１１９】
このように、本実施例の分周出力補正回路９０によれば、信号反転増幅器２０の電源電圧を切り替え制御することによって発生した周波数偏差を、分周回路９２を用いて補正することにより、簡単な回路で正確な基準周波数の信号を生成することが可能となる。
【０１２０】
なお、本発明は、前記各実施例に限定されるものではなく、本発明の要旨の範囲内で各種の変形実施が可能である。
【０１２１】
例えば、前記実施例では、信号反転増幅器２０を構成する第１、第２の回路２２、２４を、それぞれ１個のトランジスタ２６、２８を用いて構成する場合を例に取り説明したが、必要に応じ第１、第２の回路２２、２４の機能を損なうことなく、前述以外の素子を組み合わせて回路を構成することも可能である。
【０１２２】
又、前記実施例では、発振出力補正手段として、論理緩急方式の補正回路９０を用いる場合を例にとり説明したが、本発明はこれに限らず、必要に応じてこれ以外の補正手段を採用してもよい。
【０１２３】
例えば、水晶発振回路の位相補償用コンデンサの容量を可変制御し、発振周波数そのものを補正するように形成してもよい。
【０１２４】
具体的には、水晶発振回路のゲート側に接続された位相補償用コンデンサ１８に、並列接続されるように幾つかの発振周波数補正用のコンデンサをＩＣ内部に設置する。
【０１２５】
そして、水晶発振回路の電源電圧Ｖregに応じて、前述した発振周波数補正用のコンデンサを、容量選択回路により選択し、前記コンデンサ１８に並列接続する。これにより、水晶発振回路の位相補償用のゲート容量が可変となり、発振周波数の補正を行うことができる。
【０１２６】
特に、このような位相補償用コンデンサの容量制御は、ドレイン側のコンデンサ１６に対してではなく、ゲート側のコンデンサ１８に対して行うことが好ましい。ドレイン容量を可変すると、発振周波数は微補正しかできず、しかも発振回路の消費電流に大きく影響がでる。これに対して、ゲート容量を可変すると、水晶発振回路の消費電流にはあまり影響がです、しかも発振周波数そのものを大きく補正することができる。特に、発振回路の電源電圧が変化する場合には、発振周波数が大きく変動するので、ゲート容量を可変制御することが好ましい。
【０１２７】
なお、前記電源電圧Ｖregに応じた発振周波数の補正量（接続容量値）の把握は、論理緩急方式と同様に、ＩＣ製造時に行うことが好ましい。
【０１２８】
また、本実施例において、水晶発振回路を時計用の電子回路に用いる場合を例にとり説明したが、本発明はこれに限らず、これ以外の用途、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に幅広く用いる場合にも極めて効果的なものとなる。
【図面の簡単な説明】
【図１】本発明に係る水晶発振回路の第１の実施例の回路図である。
【図２】図１に示す回路のタイミングチャート図である。
【図３】本発明の第２の実施例の回路図である。
【図４】図３に示す実施例のタイミングチャート図である。
【符号の説明】
１０ 水晶振動子
２０ 信号反転増幅器
２２ 第１の回路
２４ 第２の回路
２６，２８ トランジスタ
４０ 電力供給用トランジスタ
６０ 電力制御回路
６２，６４ インバータ
６６ 電源電圧発生回路
６８ 判定制御部
７０，７２ カウンタ
７４ 一致検出回路
７５，７６，７７ ゲート
８０ アップダウンカウンタ
８２ マルチプレクサ
９０ 発振出力補正回路
９２ 分周回路
９４ 記憶回路
９６ デコーダ

Claims (8)

1. 信号反転増幅器と、
   前記信号反転増幅器の電源電圧を、発振出力に応じて制御する電力制御手段と、
   を含み、
   前記電力制御手段は、
   安定発振移行後に電圧の異なる複数の安定発振継続用の電源電圧を出力する電源回路と、
   発振出力に基づき安定発振が継続されているか否かを判断し、安定発振の継続に必要とされる前記信号反転増幅器に供給する電源電圧の最適電圧を判定する判定制御手段と、
   前記判定結果に基づき前記電源回路から前記信号反転増幅器に印加する電源電圧を切り替え制御する切り替え手段と、
   前記電源電圧制御時に発振出力の周波数変動を補正する発振出力補正手段と、
   を含み、
   前記判定制御手段は、
   安定発振移行後に、所定時間連続して安定発振が継続されている場合には、安定発振継続用の電源電圧を下げるように判断し、発振が不安定となった場合には、安定発振継続用の電源電圧を上げるように判断する処理を行うことを特徴とする発振回路。
2. 請求項１において、
   前記発振出力補正手段は、
   発振周波数をカウントする分周手段と、
   前記電源回路から前記信号反転増幅器に印加する電源電圧の値に基づき、前記分周手段の分周制御を行う分周制御手段と、
   を含み、電源電圧の変動に伴い発生する発振出力の周波数変動を補正することを特徴とする発振回路。
3. 請求項２において、
   前記分周制御手段は、
   前記電源回路から出力される複数の電源電圧に対応した分周制御データが予め設定され、前記信号反転増幅器に印加する電源電圧の値に対応した分周制御データに基づき、前記分周手段の分周制御を行うことを特徴とする発振回路。
4. 請求項１〜３のいずれかにおいて、
   信号反転増幅器と、
   フィードバック回路を構成する水晶振動子及び抵抗とを含んで構成され、
   前記フィードバック回路は、
   前記信号反転増幅器の出力を１８０度位相反転された信号として信号反転増幅器へフィードバック入力するものであることを特徴とする発振回路。
5. 請求項１〜４のいずれかの発振回路を備えたことを特徴とする電子回路。
6. 請求項１〜４のいずれかの発振回路または請求項５の電子回路を含んで構成されることを特徴とする半導体装置。
7. 請求項１〜４のいずれかの発振回路または請求項５の電子回路を含んで構成されることを特徴とする電子機器。
8. 請求項１〜４のいずれかの発振回路または請求項５の電子回路を含んで構成されることを特徴とする時計。

Images