JP3846678B2 - Low slip wafer manufacturing method - Google Patents

Low slip wafer manufacturing method Download PDF

Info

Publication number
JP3846678B2
JP3846678B2 JP2000198167A JP2000198167A JP3846678B2 JP 3846678 B2 JP3846678 B2 JP 3846678B2 JP 2000198167 A JP2000198167 A JP 2000198167A JP 2000198167 A JP2000198167 A JP 2000198167A JP 3846678 B2 JP3846678 B2 JP 3846678B2
Authority
JP
Japan
Prior art keywords
wafer
low
film
heating
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000198167A
Other languages
Japanese (ja)
Other versions
JP2002016059A (en
Inventor
敏 又川
秀行 遠藤
弘 安田
悦郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2000198167A priority Critical patent/JP3846678B2/en
Publication of JP2002016059A publication Critical patent/JP2002016059A/en
Application granted granted Critical
Publication of JP3846678B2 publication Critical patent/JP3846678B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は低滑り度ウェーハの製造方法、詳しくは減圧加熱炉に静置して、所定の熱処理を行っても横滑りしにくい低滑り度ウェーハの製造方法に関する。
【0002】
【従来の技術】
デバイス作製工程中には、真空チャンバ内に静置されたシリコンウェーハを減圧状態で加熱する各種の減圧加熱工程が存在する。例えば、シリコンウェーハの表面に、減圧CVD炉を用いた減圧CVD法によって、エピタキシャル層を成長させる工程がそれである。
なお、ここで処理されるシリコンウェーハの中には、ウェーハ裏面が、低温シリコン酸化膜(LTO膜)またはポリシリコン膜によって被覆されたシリコンウェーハもある。
【0003】
次に、従来手段に係るウェーハの製造方法を図3のフローシートを参照して説明する。この製法は、ウェーハ裏面が低温シリコン酸化膜によって被われたシリコンウェーハについてである。
まず、スライス工程(S301)において、インゴットからシリコンウェーハをスライスする。次いで、面取り工程(S302)では、シリコンウェーハの外周部に面取り加工を施す。続くラッピング工程(S303)では、ラップ盤を用いてシリコンウェーハの表裏両面にラップ加工を行う。さらに、次のエッチング工程(S304)では、ラップドウェーハを所定のエッチング液(混酸またはアルカリ)に浸漬し、ラップ時の歪み、面取り時の歪みなどを除去する。
【0004】
その後、シリコンウェーハを420℃の温度でCVD処理して、ウェーハ面に低温シリコン酸化膜を形成する(S305)。次いで、シリコンウェーハをキャリアプレートにワックスを用いて接着し、このウェーハ表面に鏡面研磨を施す(S307)。そして、ウェーハの裏面に付着したワックスなどを除去後、最終の仕上げ洗浄(S308)を行う。なお、上記鏡面研磨はワックスレスで行うこともある。
【0005】
【発明が解決しようとする課題】
しかしながら、前述したように、減圧加熱されるウェーハが低温シリコン酸化膜付きのシリコンウェーハの場合には、真空チャンバ内の静置ステージ上にシリコンウェーハを静置して熱処理すると、静置ステージ上を自然にウェーハが動いてしまうことがあった。
この現象は、減圧加熱時の熱によって、低温シリコン酸化膜の裏面からガス(水蒸気)が発生することで起きる。すなわち、このガスの発生で、シリコンウェーハとウェーハ静置ステージとの間に隙間ができ、その結果、ウェーハが動きやすくなって、さらにこれに炉内の熱の煽りが加わることで、ウェーハが横滑りしてしまうのである。
なお、低温シリコン酸化膜の表面から水蒸気が発生する原因は、酸化膜生成時、
SiH4 +2O2 →SiO2 +2H2
と反応が起こった際に膜中に取り込まれたH2 Oの脱離による。
【0006】
また、ポリシリコン膜付きのシリコンウェーハの場合にも、熱処理時の熱により、ポリシリコン膜の表面からガスが発生する。なお、この場合は水素ガスである。このため、同じようにシリコンウェーハが横滑りしやすくなっていた。
なお、この場合の水素発生の原因は、膜生成時、
SiH4 →Si+2H2
と反応した際膜中に取り込まれたH2 の脱離による。
【0007】
そこで、発明者は、低温シリコン酸化膜またはポリシリコン膜を形成した後、事前にシリコンウェーハを所定温度で加熱することでガス抜き(水蒸気または水素を除去すること)を行っておけば、後工程のデバイス工程などで、減圧加熱炉内の静置ステージにシリコンウェーハを静置して熱処理を行っても、横滑りを起こしにくいことを見出し、この発明を完成させた。
【0008】
【発明の目的】
この発明は、ウェーハ作製後、減圧加熱炉内に静置して所定の熱処理を行っても横滑りを起こしにくい低滑り度ウェーハの製造方法を提供することを、その目的としている。
【0009】
【課題を解決するための手段】
請求項1に記載の発明は、半導体ウェーハの裏面に、ウェーハ熱処理時の熱によりガスが発生するガス発生膜を形成する工程と、このガス発生膜の形成後、半導体ウェーハに100℃以上で2分間以上加熱する脱ガス処理を施す工程と、この脱ガス処理された半導体ウェーハの表面を5〜15μmだけ研磨する工程とを備えた低滑り度ウェーハの製造方法である
半導体ウェーハとしては、例えばシリコンウェーハ、ガリウムヒ素ウェーハなどが挙げられる。
ガス発生膜が形成される半導体ウェーハの面は限定されない。ただし、通常はウェーハ裏面である。
【0010】
ガス発生膜の種類は限定されない。例えば、低温シリコン酸化膜、ポリシリコン膜の他、TEOS膜などが挙げられる。
脱ガス処理工程は、半導体ウェーハにガス発生膜を形成した後であれば、どの時期に実施してもよい。表面研磨前、表面研磨後、あるいはデバイス形成後でもよい。
脱ガス処理の温度は、炉内の気圧によって異なる。100℃未満では、脱ガスが不十分で、膜中に取り込まれたガスが抜けきらない。
【0011】
脱ガス処理の好ましい時間は2〜10分間である。2分間未満では脱ガスが不十分で、膜中に取り込まれたガスが抜けきらない。
【0012】
請求項2に記載の発明は、上記脱ガス処理が減圧加熱による場合には、脱ガス処理時の加熱温度を450℃以上とした請求項1に記載の低滑り度ウェーハの製造方法である
ここでいう減圧とは、数/1000〜数Torrをいう。この減圧加熱時の好ましい加熱温度は450〜700℃である。
半導体ウェーハを真空チャンバ内に静置して減圧加熱する場合、その減圧加熱炉の種類は限定されない。
【0013】
請求項3に記載の発明は、上記脱ガス処理が常圧加熱による場合には、脱ガス処理時の加熱温度を700℃以上とした請求項1に記載の低滑り度ウェーハの製造方法である。
この常圧加熱時の好ましい加熱温度は700〜1000℃である。
【0014】
請求項4に記載の発明は、上記ガス発生膜が低温シリコン酸化膜である請求項1〜請求項3のうちのいずれか1項に記載の低滑り度ウェーハの製造方法である。
【0015】
請求項5に記載の発明は、上記ガス発生膜がポリシリコン膜である請求項1〜請求項3のうちのいずれか1項に記載の低滑り度ウェーハの製造方法である。
【0016】
【作用】
この発明によれば、減圧加熱炉の真空チャンバ内に設置された静置ステージ上に、ガス発生膜側の面を載置面として半導体ウェーハを静置し、その後、所定の減圧熱処理を施す。この際、ガス発生膜は事前に脱ガス処理されているので、減圧加熱時に、このガス発生膜の露出面からはほとんどガスが発生しない。その結果、半導体ウェーハは静置ステージ上に密着した状態が保持される。よって、炉内加熱時の熱により半導体ウェーハが煽られても、このウェーハは横滑りを起こしにくい。
【0017】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。
図1は、この発明の一実施例に係る低滑り度ウェーハの製造方法を示すフローシートである。図2は、この発明の一実施例に係る低滑り度ウェーハの断面図である。
図1に示すように、この発明の一実施例にあっては、大略、スライス,面取り,ラッピング,エッチング,LTO膜(低温シリコン酸化膜)形成,脱ガス処理,研磨,洗浄の各工程を経て、低滑り度ウェーハが作製される。以下、各工程を詳細に説明する。
【0018】
CZ法により引き上げられたシリコンインゴットは、スライス工程(S101)で、厚さ860μm程度の8インチのシリコンウェーハにスライスされる。
次に、このスライスドウェーハは、面取り工程(S102)で、その周縁部が面取り用の砥石を用いて所定形状に面取りされる。この結果、シリコンウェーハの周縁部は、所定の丸みを帯びた形状(例えばMOS型の面取り形状)に成形される。
次に、この面取り加工が施されたシリコンウェーハはラッピング工程(S103)でラッピングされる。このラッピング工程では、シリコンウェーハを、互いに平行に保たれたラップ定盤の間に配置し、アルミナ砥粒と分散剤と水の混合物であるラップ液をこのラップ定盤とシリコンウェーハとの間に流し込む。そして、加圧下で回転・摺り合わせを行うことにより、このウェーハ両面を機械的にラップする。シリコンウェーハのラップ量は、ウェーハの表裏両面を合わせて40〜80μm程度である。
【0019】
次いで、このラップドウェーハをエッチングする(S104)。具体的には、フッ酸と硝酸とを混合した混酸液(常温〜50℃)中にシリコンウェーハを浸漬する。
そして、このエッチドウェーハを熱酸化処理炉に挿入して、420℃の低い温度で15〜60分間加熱することで、ウェーハ全面に厚さ約0.3〜1.0μmの低温シリコン酸化膜を形成する(S105)。
その後、この低温シリコン酸化膜で被覆されたシリコンウェーハを、所定温度で加熱して脱ガス処理を施す(S106)。この脱ガス処理は、この低温シリコン酸化膜付きのシリコンウェーハを減圧加熱炉に挿入し、その後、この炉内で、加熱温度450℃、加熱時間5分間で熱処理することにより行われる。
それから、この脱ガス処理されたシリコンウェーハの表面を研磨する(S107)。このときの研磨量は、ウェーハ表面の低温シリコン酸化膜と、エッチング時のウェーハ表面のうねりなどを除去可能な5〜15μmである。
その後、洗浄工程(S108)を行う。具体的にはRCA系の洗浄とする。
このような製造工程を経て、低温シリコン酸化膜Waが脱ガス処理されたシリコンウェーハ(低滑り度ウェーハ)Wが製造される(図2参照)。
【0020】
このようにシリコンウェーハWは、あらかじめ低温シリコン酸化膜Wa中のガス分が除去されているので、例えばデバイス作製時の、減圧CVD法でシリコンウェーハWの表面にエピタキシャル層を成長させる際に、低温シリコン酸化膜Waの面からはほとんどガス(水蒸気)が発生しない。その結果、低滑り度ウェーハWは、減圧CVD炉内の熱によって煽られても、この炉内に設置された真空チャンバ内の静置ステージ上で横滑りしにくくなる。
【0021】
【発明の効果】
この発明によれば、ウェーハ製造時に、あらかじめ半導体ウェーハを脱ガス処理してガス発生膜の脱ガス処理を行うようにしたので、ウェーハ製造後、所定の減圧加熱を行っても、ガス発生膜からほとんどガスが発生しない。その結果、この加熱処理時の熱によりウェーハが煽られても、半導体ウェーハは横滑りを起こしにくいという効果が得られる。
【図面の簡単な説明】
【図1】 この発明の一実施例に係る低滑り度ウェーハの製造方法を示すフローシートである。
【図2】 この発明の一実施例に係る低滑り度ウェーハの断面図である。
【図3】 従来手段に係る半導体ウェーハの製造方法を示すフローシートである。
【符号の説明】
W シリコンウェーハ(低滑り度ウェーハ)、
Wa 低温シリコン酸化膜(ガス発生膜)。
[0001]
BACKGROUND OF THE INVENTION
Method of manufacturing of the present invention is low slip degree wafers, details on standing in a vacuum heating furnace, a method for producing a low slip of the wafer difficult to skid even if a predetermined heat treatment.
[0002]
[Prior art]
During the device manufacturing process, there are various reduced-pressure heating processes for heating a silicon wafer placed in a vacuum chamber in a reduced pressure state. For example, it is a process of growing an epitaxial layer on the surface of a silicon wafer by a low pressure CVD method using a low pressure CVD furnace.
In addition, among the silicon wafers processed here, there is a silicon wafer in which the back surface of the wafer is covered with a low-temperature silicon oxide film (LTO film) or a polysilicon film.
[0003]
Next, a wafer manufacturing method according to the conventional means will be described with reference to the flow sheet of FIG. This manufacturing method is for a silicon wafer whose back surface is covered with a low-temperature silicon oxide film.
First, in the slicing step (S301), the silicon wafer is sliced from the ingot. Next, in the chamfering step (S302), the outer peripheral portion of the silicon wafer is chamfered. In the subsequent lapping step (S303), lapping is performed on both the front and back surfaces of the silicon wafer using a lapping machine. Further, in the next etching step (S304), the wrapped wafer is immersed in a predetermined etching solution (mixed acid or alkali) to remove distortion during lapping, distortion during chamfering, and the like.
[0004]
Thereafter, the silicon wafer at a temperature of 420 ° C. to CVD process, to form a low-temperature silicon oxide film on the wafer back surface (S305). Next, the silicon wafer is bonded to the carrier plate using wax, and the surface of the wafer is mirror-polished (S307). Then, after removing the wax and the like adhering to the back surface of the wafer, a final finish cleaning (S308) is performed. The mirror polishing may be performed without wax.
[0005]
[Problems to be solved by the invention]
However, as described above, when the wafer to be heated under reduced pressure is a silicon wafer with a low-temperature silicon oxide film, if the silicon wafer is left on the stationary stage in the vacuum chamber and then heat-treated, the stationary stage is The wafer may move naturally.
This phenomenon occurs when gas (water vapor) is generated from the back surface of the low-temperature silicon oxide film due to heat during reduced pressure heating. In other words, the generation of this gas creates a gap between the silicon wafer and the wafer stationary stage. As a result, the wafer becomes easy to move, and the heat generated in the furnace is added to the wafer, causing the wafer to slip. It will be done.
The cause of water vapor from the surface of the low temperature silicon oxide film is
SiH 4 + 2O 2 → SiO 2 + 2H 2 O
This is due to desorption of H 2 O taken into the film when the reaction occurs.
[0006]
Also in the case of a silicon wafer with a polysilicon film, gas is generated from the surface of the polysilicon film due to heat during heat treatment. In this case, hydrogen gas is used. For this reason, the silicon wafer is likely to slide sideways as well.
In this case, the cause of hydrogen generation is
SiH 4 → Si + 2H 2
This is due to the desorption of H 2 taken into the film when it reacts with.
[0007]
Therefore, the inventor forms a low-temperature silicon oxide film or a polysilicon film and then degasses (removes water vapor or hydrogen) by heating the silicon wafer at a predetermined temperature in advance. In this device process, etc., it was found that even if a silicon wafer was placed on a stationary stage in a reduced pressure heating furnace and heat treatment was performed, it was difficult to cause skidding, and the present invention was completed.
[0008]
OBJECT OF THE INVENTION
An object of the present invention is to provide a method for producing a low-slip wafer that hardly causes a side slip even if it is left in a reduced pressure heating furnace and subjected to a predetermined heat treatment after the wafer is produced .
[0009]
[Means for Solving the Problems]
According to the first aspect of the present invention, there is provided a step of forming a gas generating film in which gas is generated by heat at the time of heat treatment of the semiconductor wafer on the back surface of the semiconductor wafer; It is a method for producing a low-slipping wafer comprising a step of performing a degassing process of heating for more than a minute, and a step of polishing the degassed semiconductor wafer surface by 5 to 15 μm .
Examples of the semiconductor wafer include a silicon wafer and a gallium arsenide wafer.
The surface of the semiconductor wafer on which the gas generating film is formed is not limited. However, it is usually the back side of the wafer.
[0010]
The kind of gas generating film is not limited. For example, a low-temperature silicon oxide film, a polysilicon film, a TEOS film, and the like can be given.
The degassing process may be performed at any time after the gas generating film is formed on the semiconductor wafer. It may be before surface polishing, after surface polishing, or after device formation.
The temperature of the degassing process varies depending on the atmospheric pressure in the furnace. If it is less than 100 degreeC, degassing is inadequate and the gas taken in in the film | membrane cannot escape.
[0011]
A preferable time for the degassing treatment is 2 to 10 minutes. If it is less than 2 minutes, degassing is insufficient, and the gas taken into the film cannot be completely removed.
[0012]
The invention according to claim 2 is the method for producing a low slip wafer according to claim 1, wherein the heating temperature during the degassing process is set to 450 ° C. or higher when the degassing process is performed under reduced pressure .
Here, the reduced pressure refers to several / 1000 to several Torr. The preferable heating temperature at the time of this reduced pressure heating is 450-700 degreeC.
When the semiconductor wafer is left in the vacuum chamber and heated under reduced pressure, the type of the reduced pressure heating furnace is not limited.
[0013]
Invention of Claim 3 is a manufacturing method of the low-slipness wafer of Claim 1 which made the heating temperature at the time of a degassing process 700 degreeC or more, when the said degassing process is a normal pressure heating. .
A preferable heating temperature at the normal pressure heating is 700 to 1000 ° C.
[0014]
The invention described in claim 4 is the method for producing a low slip wafer according to any one of claims 1 to 3, wherein the gas generating film is a low temperature silicon oxide film .
[0015]
The invention according to claim 5 is the method for producing a low slip wafer according to any one of claims 1 to 3, wherein the gas generating film is a polysilicon film .
[0016]
[Action]
According to the present invention, a semiconductor wafer is placed on a stationary stage installed in a vacuum chamber of a reduced pressure heating furnace with the surface on the gas generating film side as a mounting surface, and then a predetermined reduced pressure heat treatment is performed. At this time, since the gas generating film has been degassed in advance, almost no gas is generated from the exposed surface of the gas generating film during heating under reduced pressure. As a result, the semiconductor wafer is kept in close contact with the stationary stage. Therefore, even if the semiconductor wafer is beaten by heat during heating in the furnace, the wafer is unlikely to slip.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a flow sheet showing a method for manufacturing a low slip wafer according to one embodiment of the present invention. FIG. 2 is a sectional view of a low slip wafer according to an embodiment of the present invention.
As shown in FIG. 1, in one embodiment of the present invention, the process is roughly performed through slicing, chamfering, lapping, etching, LTO film (low temperature silicon oxide film) formation, degassing treatment, polishing, and cleaning. A low-slip wafer is produced. Hereinafter, each process will be described in detail.
[0018]
The silicon ingot pulled up by the CZ method is sliced into an 8-inch silicon wafer having a thickness of about 860 μm in the slicing step (S101).
Next, in the chamfering step (S102), the peripheral edge of the sliced wafer is chamfered into a predetermined shape using a chamfering grindstone. As a result, the peripheral edge of the silicon wafer is formed into a predetermined rounded shape (for example, a MOS type chamfered shape).
Next, the chamfered silicon wafer is lapped in a lapping step (S103). In this lapping process, a silicon wafer is placed between lap surface plates kept parallel to each other, and a wrap liquid, which is a mixture of alumina abrasive grains, a dispersant and water, is placed between the lap surface plate and the silicon wafer. Pour. Then, both surfaces of the wafer are mechanically wrapped by rotating and sliding under pressure. The wrap amount of the silicon wafer is about 40 to 80 μm in total on both the front and back surfaces of the wafer.
[0019]
Next, this wrapped wafer is etched (S104). Specifically, the silicon wafer is immersed in a mixed acid solution (normal temperature to 50 ° C.) in which hydrofluoric acid and nitric acid are mixed.
Then, this etched wafer is inserted into a thermal oxidation furnace and heated at a low temperature of 420 ° C. for 15 to 60 minutes to form a low-temperature silicon oxide film having a thickness of about 0.3 to 1.0 μm on the entire surface of the wafer. Form (S105).
Thereafter, the silicon wafer covered with the low-temperature silicon oxide film is heated at a predetermined temperature to be degassed (S106). This degassing process is performed by inserting the silicon wafer with the low-temperature silicon oxide film into a reduced pressure heating furnace, and then heat-treating the furnace in the furnace at a heating temperature of 450 ° C. for a heating time of 5 minutes.
Then, the surface of the degassed silicon wafer is polished (S107). The amount of polishing at this time is 5 to 15 μm which can remove the low-temperature silicon oxide film on the wafer surface and the waviness on the wafer surface during etching.
Thereafter, a cleaning step (S108) is performed. Specifically, RCA cleaning is performed.
Through such a manufacturing process, a silicon wafer (low slipperiness wafer) W from which the low temperature silicon oxide film Wa has been degassed is manufactured (see FIG. 2).
[0020]
As described above, since the gas component in the low-temperature silicon oxide film Wa is previously removed from the silicon wafer W, for example, when an epitaxial layer is grown on the surface of the silicon wafer W by the low pressure CVD method at the time of device fabrication, the temperature is low. Little gas (water vapor) is generated from the surface of the silicon oxide film Wa. As a result, even if the low-slip wafer W is beaten by the heat in the low-pressure CVD furnace, it does not easily skid on the stationary stage in the vacuum chamber installed in the furnace.
[0021]
【The invention's effect】
According to the present invention, since the semiconductor wafer is degassed in advance during the wafer manufacture, the gas generating film is degassed. Almost no gas is generated. As a result, even if the wafer is rolled by the heat during the heat treatment, the semiconductor wafer is less likely to cause skidding.
[Brief description of the drawings]
FIG. 1 is a flow sheet showing a method for manufacturing a low slip wafer according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of a low slip wafer according to an embodiment of the present invention.
FIG. 3 is a flow sheet showing a method of manufacturing a semiconductor wafer according to conventional means.
[Explanation of symbols]
W Silicon wafer (low slip wafer),
Wa Low temperature silicon oxide film (gas generating film).

Claims (5)

半導体ウェーハの裏面に、ウェーハ熱処理時の熱によりガスが発生するガス発生膜を形成する工程と、
このガス発生膜の形成後、半導体ウェーハに100℃以上で2分間以上加熱する脱ガス処理を施す工程と、
この脱ガス処理された半導体ウェーハの表面を5〜15μmだけ研磨する工程とを備えた低滑り度ウェーハの製造方法。
Forming a gas generating film in which gas is generated by heat at the time of heat treatment of the wafer on the back surface of the semiconductor wafer;
After the formation of the gas generating film, a step of degassing the semiconductor wafer by heating at 100 ° C. or higher for 2 minutes or more ;
A method for producing a low-slipping wafer comprising a step of polishing the degassed semiconductor wafer surface by 5 to 15 μm .
上記脱ガス処理が減圧加熱による場合には、脱ガス処理時の加熱温度を450℃以上とした請求項1に記載の低滑り度ウェーハの製造方法。The method for producing a low-slipping wafer according to claim 1, wherein when the degassing process is performed under reduced pressure heating, the heating temperature during the degassing process is set to 450 ° C or higher. 上記脱ガス処理が常圧加熱による場合には、脱ガス処理時の加熱温度を700℃以上とした請求項1に記載の低滑り度ウェーハの製造方法。The method for producing a low-slipping wafer according to claim 1, wherein when the degassing process is performed under normal pressure heating, the heating temperature during the degassing process is set to 700 ° C or higher. 上記ガス発生膜が低温シリコン酸化膜である請求項1〜請求項3のうちのいずれか1項に記載の低滑り度ウェーハの製造方法。The method for producing a low slip wafer according to any one of claims 1 to 3 , wherein the gas generating film is a low-temperature silicon oxide film. 上記ガス発生膜がポリシリコン膜である請求項1〜請求項3のうちのいずれか1項に記載の低滑り度ウェーハの製造方法。Method for producing a low slip of a wafer according to any one of claims 1 to claim 3 sac Chi said gas generating film is polysilicon film.
JP2000198167A 2000-06-30 2000-06-30 Low slip wafer manufacturing method Expired - Fee Related JP3846678B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000198167A JP3846678B2 (en) 2000-06-30 2000-06-30 Low slip wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000198167A JP3846678B2 (en) 2000-06-30 2000-06-30 Low slip wafer manufacturing method

Publications (2)

Publication Number Publication Date
JP2002016059A JP2002016059A (en) 2002-01-18
JP3846678B2 true JP3846678B2 (en) 2006-11-15

Family

ID=18696366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000198167A Expired - Fee Related JP3846678B2 (en) 2000-06-30 2000-06-30 Low slip wafer manufacturing method

Country Status (1)

Country Link
JP (1) JP3846678B2 (en)

Also Published As

Publication number Publication date
JP2002016059A (en) 2002-01-18

Similar Documents

Publication Publication Date Title
JP5018066B2 (en) Method for manufacturing strained Si substrate
EP0961312A2 (en) SOI Substrate formed by bonding
US7582540B2 (en) Method for manufacturing SOI wafer
US6884725B2 (en) Methods of forming materials within openings, and methods of forming isolation regions
US7927972B2 (en) Method for producing bonded wafer
KR101066315B1 (en) Method of producing bonded wafer
JP3055471B2 (en) Method for manufacturing semiconductor substrate and apparatus for manufacturing the same
EP2187429B1 (en) Bonding wafer manufacturing method
JP4631347B2 (en) Partial SOI substrate and manufacturing method thereof
JP3496508B2 (en) Bonded silicon wafer and manufacturing method thereof
JP3846678B2 (en) Low slip wafer manufacturing method
JP3962972B2 (en) Manufacturing method of bonded substrates
JP2000077372A (en) Manufacture of semiconductor wafer for vapor-phase growth
JP3945130B2 (en) Manufacturing method of bonded dielectric isolation wafer
JPH09266212A (en) Silicon wafer
JP3646921B2 (en) Manufacturing method of bonded dielectric isolation wafer
TW533473B (en) Manufacturing method of shallow trench isolation
JPH10172976A (en) Manufacture of epitaxial wafer with eg layer
JP3601763B2 (en) Dielectric separation wafer and method of manufacturing the same
JP2002299290A (en) Manufacturing method for semiconductor wafer
JP3675642B2 (en) Method for manufacturing dielectric separated wafer
KR101032564B1 (en) Method for producing bonded wafer
JP3951568B2 (en) Manufacturing method of bonded dielectric isolation wafer
JP2004363182A (en) Laminated dielectric isolation wafer and its manufacturing method
JPH05235004A (en) Manufacture of semiconductor substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060817

R150 Certificate of patent or registration of utility model

Ref document number: 3846678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees