JP3496508B2 - Bonded silicon wafer and manufacturing method thereof - Google Patents

Bonded silicon wafer and manufacturing method thereof

Info

Publication number
JP3496508B2
JP3496508B2 JP06772098A JP6772098A JP3496508B2 JP 3496508 B2 JP3496508 B2 JP 3496508B2 JP 06772098 A JP06772098 A JP 06772098A JP 6772098 A JP6772098 A JP 6772098A JP 3496508 B2 JP3496508 B2 JP 3496508B2
Authority
JP
Japan
Prior art keywords
silicon wafer
bonded
wafer
active layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06772098A
Other languages
Japanese (ja)
Other versions
JPH11251277A (en
Inventor
徹 谷口
Original Assignee
三菱住友シリコン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱住友シリコン株式会社 filed Critical 三菱住友シリコン株式会社
Priority to JP06772098A priority Critical patent/JP3496508B2/en
Publication of JPH11251277A publication Critical patent/JPH11251277A/en
Application granted granted Critical
Publication of JP3496508B2 publication Critical patent/JP3496508B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、例えばシリコン
ウェーハ同士を張り合わせたSi/Si基板や間に絶縁
膜を介在させたSOI(Silicon on Ins
ulator)基板などの張り合わせシリコンウェーハ
およびその製造方法、特に張り合わせシリコンウェーハ
の外周部の面取り幅をウェーハ半径方向へ1mm以下と
することにより、ウェーハの有効面積の拡大などを図る
ことができる張り合わせシリコンウェーハおよび張り合
わせシリコンウェーハの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to, for example, a Si / Si substrate in which silicon wafers are bonded together or an SOI (Silicon on Ins) in which an insulating film is interposed.
Laminated silicon wafers such as substrates and a method for manufacturing the same, particularly a laminated silicon wafer that can increase the effective area of the wafer by setting the chamfer width of the outer peripheral portion of the laminated silicon wafer to 1 mm or less in the radial direction of the wafer. And a method for manufacturing a bonded silicon wafer.

【0002】[0002]

【従来の技術】一般に、張り合わせシリコンウェーハ
は、以下のようにして作製される。すなわち、活性層用
シリコンウェーハと支持基板用シリコンウェーハとを室
温で張り合わせた後、これを加熱炉の石英反応管内に装
入する。そして、反応管内に直接、高純度のOガス
や、不活性ガス(Nガスなど)を導入し、炉内温度1
100℃、加熱時間2時間の条件で、張り合わせシリコ
ンウェーハを加熱している(張り合わせ強化熱処理)。
その後、この張り合わせシリコンウェーハの支持基板用
シリコンウェーハの外周部を、ウェーハ半径方向へ3m
m程度の幅で面取りしている。以下、この理由を述べ
る。
2. Description of the Related Art Generally, a bonded silicon wafer is manufactured as follows. That is, after bonding the silicon wafer for active layer and the silicon wafer for supporting substrate at room temperature, this is put into a quartz reaction tube of a heating furnace. Then, a high-purity O 2 gas or an inert gas (N 2 gas or the like) is directly introduced into the reaction tube, and the furnace temperature 1
The bonded silicon wafer is heated under conditions of 100 ° C. and a heating time of 2 hours (bonding strengthening heat treatment).
After that, the outer peripheral portion of the silicon wafer for the supporting substrate of this bonded silicon wafer is moved 3 m in the radial direction of the wafer.
It is chamfered with a width of about m. The reason for this will be described below.

【0003】従来の張り合わせには、(1)支持基板用
シリコンウェーハと活性層用シリコンウェーハとをウェ
ーハの中心部から外周部へ向かって、その接着部分を広
げるようにして張り合わせる方法がある。また、(2)
支持基板用シリコンウェーハおよび活性層用シリコンウ
ェーハを、ウェーハの外周部の一部から始まってこれに
対向する他部へ向かって接着部分を拡大する張り合わせ
方法も知られている。この場合、(1)、(2)の方法
とも、通常のシリコンウェーハでは、例えば外周部に研
磨布による研磨ダレが生じていることが多いので、この
外周部分が不完全張り合わせ部となる。
As a conventional bonding method, there is a method of (1) bonding a silicon wafer for a supporting substrate and a silicon wafer for an active layer so as to widen their bonded portions from the central portion of the wafer toward the outer peripheral portion. Also, (2)
There is also known a bonding method in which a silicon wafer for a supporting substrate and a silicon wafer for an active layer are started from a part of the outer peripheral portion of the wafer and the bonded portion is expanded toward the other portion opposite to the outer peripheral portion. In this case, in both the methods (1) and (2), in a normal silicon wafer, for example, polishing sag is often generated on the outer peripheral portion by a polishing cloth, and thus the outer peripheral portion becomes an incompletely bonded portion.

【0004】そして、張り合わせシリコンウェーハで
は、この不完全張り合わせ部が他の部分よりも接合強度
が劣る。このため、この不完全張り合わせ部の存在が以
降のウェーハ作製工程およびユーザー側でのデバイス作
製工程における剥がれ(剥離)などを発生させる原因と
なる。よって、その製造工程中に張り合わせウェーハの
外周部を、あらかじめ面取りすることにより、不完全張
り合わせ部を除去している。この場合、ウェーハの不完
全張り合わせ部の幅が、通常、ウェーハ半径方向へ2m
m以下であるので、張り合わせウェーハの面取り幅は、
ウェーハ半径方向へ3mm程度に設定されている。
In the bonded silicon wafer, the bonding strength of this incompletely bonded portion is lower than that of the other portions. Therefore, the existence of this incompletely bonded portion causes peeling (peeling) in the subsequent wafer manufacturing process and the device manufacturing process on the user side. Therefore, the incompletely bonded portion is removed by chamfering the outer peripheral portion of the bonded wafer in advance during the manufacturing process. In this case, the width of the incompletely bonded portion of the wafer is usually 2 m in the radial direction of the wafer.
Since it is less than m, the chamfer width of the bonded wafer is
It is set to about 3 mm in the radial direction of the wafer.

【0005】[0005]

【発明が解決しようとする課題】ところで、この張り合
わせウェーハの面取り幅はできるだけ狭い方が活性層用
シリコンウェーハの有効面積が大きく、かつ、その面取
り作業の時間も短縮することができるなどして有利であ
る。そこで、本願発明者らは、例えば支持基板用シリコ
ンウェーハと活性層用シリコンウェーハとの張り合わせ
開始位置や、両ウェーハの張り合わせ方向を変更した
り、さらには両ウェーハをTTV(Total Thi
ckness Variation)が1μm以下の研
磨面を介して張り合わせるなどの実験を繰り返し行っ
た。このTTV調整によりウェーハの張り合わせを行う
場合には、活性層用シリコンウェーハのTTVを小さく
する際に、研削という工程が増えることからコスト高を
招いていた。しかしながら、これらの実験を繰り返して
も、依然として、面取り幅の短縮化の目処は立たなかっ
た。
By the way, it is advantageous that the chamfering width of the bonded wafer is as narrow as possible because the effective area of the active layer silicon wafer is large and the chamfering time can be shortened. Is. Therefore, the inventors of the present application change, for example, the bonding start position of the silicon wafer for the support substrate and the silicon wafer for the active layer, the bonding direction of the both wafers, and further, the both wafers are subjected to TTV (Total Thie).
Experiments such as laminating with a polished surface having a ckness variation of 1 μm or less were repeated. In the case where the wafers are bonded by this TTV adjustment, the cost increases because the process of grinding increases when the TTV of the active layer silicon wafer is reduced. However, even if these experiments were repeated, there was still no prospect of shortening the chamfer width.

【0006】また、シリコンウェーハとSiO膜で被
覆されたシリコンウェーハとを接合した張り合わせSO
Iウェーハや、このSiO被膜のシリコンウェーハ同
士を結合した張り合わせSOIウェーハの場合、反り
(ワープ)が発生する。SiとSiOとの熱膨張係数
が異なるためである。例えば熱酸化SiOはSiに比
べて熱膨張係数が約1桁小さい。この結果、張り合わせ
ウェーハにワープ規格を外れるワープ不良が発生し、そ
の不良品の発生頻度が高くなっていた。一方、加熱処理
により張り合わせ強度が強化された張り合わせシリコン
ウェーハでは、その後、活性層用シリコンウェーハの表
面が研削、研磨されて薄膜化される。そして、その後の
デバイス工程などではウェーハ表面についてHF洗浄が
施される。このHF洗浄で使用されるHF洗浄液によ
り、支持基板用シリコンウェーハを被覆するSiO
が浸食されるおそれがあった。
Further, a bonded SO in which a silicon wafer and a silicon wafer covered with a SiO 2 film are bonded together
In the case of an I wafer or a bonded SOI wafer in which silicon wafers of this SiO 2 coating are bonded together, warpage occurs. This is because Si and SiO 2 have different thermal expansion coefficients. For example, thermal oxide SiO 2 has a coefficient of thermal expansion smaller by about one digit than that of Si. As a result, a warp defect that deviates from the warp standard occurs on the bonded wafer, and the frequency of the defective product increases. On the other hand, in a bonded silicon wafer whose bonding strength is enhanced by heat treatment, the surface of the active layer silicon wafer is then ground and polished to be thinned. Then, in the subsequent device process and the like, the wafer surface is subjected to HF cleaning. The HF cleaning liquid used in this HF cleaning may erode the SiO 2 film that covers the silicon wafer for supporting substrate.

【0007】これらのことから、本願発明者らは着目点
を変更した。すなわち、加熱炉を用いた張り合わせ熱処
理工程後、張り合わせシリコンウェーハの表面をCVD
膜により被覆することにより、ウェーハ外周部の不完全
張り合わせ部の減少を図ることとした。その後、この指
針に基づいて、新たに鋭意研究を重ねた結果、不完全張
り合わせ部の幅を、従来のほぼ2mmから1mm以下へ
短縮することに成功した。また、このCVD膜での被覆
によりウェーハの反りも低減され、さらにSiO膜へ
の浸食も防げることを見出し、この発明を完成させた。
From these things, the inventors of the present application changed the point of interest. That is, after the bonding heat treatment process using a heating furnace, the surface of the bonded silicon wafer is subjected to CVD.
By covering with a film, the number of incompletely bonded portions on the outer peripheral portion of the wafer was reduced. After that, as a result of repeated new studies based on this guideline, the width of the incompletely bonded portion was successfully reduced from the conventional width of about 2 mm to 1 mm or less. Further, the inventors have found that the coating with the CVD film can reduce the warp of the wafer and can prevent the erosion of the SiO 2 film, and have completed the present invention.

【0008】[0008]

【発明の目的】この発明は、ウェーハ外周部に生じる不
完全張り合わせ部の幅を減少して、張り合わせ後のウェ
ーハの面取り幅を1mm以下に短縮することができる張
り合わせシリコンウェーハおよびその製法を提供するこ
とを、その目的としている。また、この発明は、活性層
用シリコンウェーハが酸化膜で被覆された張り合わせウ
ェーハでの反りを低減することができる張り合わせシリ
コンウェーハおよびその製造方法を提供することを、そ
の目的としている。また、支持基板用シリコンウェーハ
がSiO膜で被われた場合のSiO膜のHF洗浄液
による浸食も防止することができる張り合わせシリコン
ウェーハおよびその製造方法を提供することを、その目
的としている。さらに、この発明の目的は、活性層ウェ
ーハの有効面積を拡大することができる張り合わせシリ
コンウェーハとその製造方法とを提供することである。
An object of the present invention is to provide a bonded silicon wafer capable of reducing the width of the incompletely bonded portion formed on the outer peripheral portion of the wafer to reduce the chamfer width of the bonded wafer to 1 mm or less, and a method for manufacturing the same. That is the purpose. Another object of the present invention is to provide a bonded silicon wafer capable of reducing warpage in the bonded wafer in which the active layer silicon wafer is covered with an oxide film, and a method for manufacturing the bonded silicon wafer. The silicon wafer for support substrate to provide a silicon wafer and a manufacturing method thereof lamination can be eroded by HF cleaning solution of the SiO 2 film to prevent the case where covered by the SiO 2 film, and an object of the present invention. A further object of the present invention is to provide a bonded silicon wafer capable of enlarging the effective area of the active layer wafer and a manufacturing method thereof.

【0009】[0009]

【課題を解決するための手段】請求項1に記載の発明
は、活性層用シリコンウェーハと支持基板用シリコンウ
ェーハとを張り合わせ、この張り合わせシリコンウェー
ハの表面を厚さ0.5〜3.0μmのCVD膜により被
覆した後、少なくとも上記活性層用シリコンウェーハの
外周部に、ウェーハ半径方向の内方に向かって幅1mm
以下の面取りを施した張り合わせシリコンウェーハであ
る。
According to a first aspect of the present invention, a silicon wafer for active layer and a silicon wafer for supporting substrate are bonded to each other, and the surface of the bonded silicon wafer has a thickness of 0.5 to 3.0 μm. After coating with the CVD film , at least the outer peripheral portion of the silicon wafer for active layer has a width of 1 mm inward in the radial direction of the wafer.
It is a bonded silicon wafer having the following chamfer.

【0010】この張り合わせシリコンウェーハとして
は、例えばシリコンウェーハとシリコンウェーハとを張
り合わせたSi/Si基板,シリコンウェーハとSiO
膜で被覆したシリコンウェーハとを張り合わせたSi
/SiO基板,SiO膜で被覆したシリコンウェー
ハ同士を張り合わせたSiO/SiO基板,ポリシ
リコンで被覆したシリコンウェーハとSiO膜で被覆
したpolySi/SiO基板などが挙げられる。ま
た、活性層用シリコンウェーハと支持基板用シリコンウ
ェーハとの張り合わせは、例えば支持基板用シリコンウ
ェーハと活性層用シリコンウェーハとをウェーハの中心
部から外周部へ向かって張り合わせる方法でもよいし、
または、両ウェーハの外周部の一部から始まり、これに
対向する他部へ向かって接着部分を拡大する張り合わせ
方法でもよい。
Examples of the bonded silicon wafer include a Si / Si substrate in which a silicon wafer and a silicon wafer are bonded together, and a silicon wafer and SiO.
Si bonded with a silicon wafer coated with two films
/ SiO 2 substrate, SiO 2 / SiO 2 substrate by bonding silicon wafers to each other coated with SiO 2 film, such as polySi / SiO 2 substrate coated with a silicon wafer and SiO 2 films coated with poly-silicon. Further, the bonding of the active layer silicon wafer and the supporting substrate silicon wafer, for example, may be a method of bonding the supporting substrate silicon wafer and the active layer silicon wafer from the central portion of the wafer toward the outer peripheral portion,
Alternatively, a bonding method may be used in which a part of the outer peripheral portion of both wafers is started and the bonded portion is expanded toward the other portion facing this.

【0011】さらに、この張り合わせシリコンウェーハ
の表面をCVD膜により被覆する条件は、以下の通りで
ある。CVD膜としては例えばポリシリコン膜、窒化シ
リコン膜、酸化シリコン膜などを用いることができる。 (1)このCVD膜による被覆厚さは、0.5〜3.0
μm、特に1.5〜2.5μmが好ましい。0.5μm
未満では不完全張り合わせ部の幅を小さくすることがで
きない。また、3.0μmを超えると成膜時間が長くな
り、スループットが低くなる。 (2)CVD膜による被覆の範囲は、活性層用シリコン
ウェーハおよび支持基板用シリコンウェーハの間の空隙
部分を少なくとも埋めることができれば良い。すなわ
ち、張り合わせシリコンウェーハの表面全域を被覆して
もよいし、支持基板用シリコンウェーハの表面からこの
空隙部分を被ってしまう部分まで、または、活性層用シ
リコンウェーハの表面からこの空隙部分を被ってしまう
部分までを被覆するようにしてもよい。 (3)CVD膜による被覆方法としては、例えばポリシ
リコン膜の場合はモノシランガスを用いたCVD(Ch
emical Vapor Deposition)
を、CVD酸化膜の場合はモノシランガスにOガスを
併せて用いる。いずれも減圧CVD法が好ましい。な
お、これらの事項は、請求項4の張り合わせシリコンウ
ェーハの製造方法の場合でも同様である。
The conditions for coating the surface of this bonded silicon wafer with a CVD film are as follows. As the CVD film, for example, a polysilicon film, a silicon nitride film, a silicon oxide film or the like can be used. (1) The coating thickness of this CVD film is 0.5 to 3.0.
μm, particularly 1.5 to 2.5 μm is preferable. 0.5 μm
If it is less than 1, the width of the incompletely bonded portion cannot be reduced. On the other hand, if it exceeds 3.0 μm, the film formation time becomes long and the throughput becomes low. (2) The range of coating with the CVD film should be such that at least the gap between the active layer silicon wafer and the supporting substrate silicon wafer can be filled. That is, the entire surface of the bonded silicon wafer may be covered, or from the surface of the supporting substrate silicon wafer to the portion that covers the void portion, or by covering the void portion from the surface of the active layer silicon wafer. You may make it cover even the part to be covered. (3) As a coating method with a CVD film, for example, in the case of a polysilicon film, CVD (Ch
electrical vapor Deposition)
In the case of a CVD oxide film, O 2 gas is used together with monosilane gas. In each case, the low pressure CVD method is preferable. Note that these items are the same as in the case of the method for manufacturing a bonded silicon wafer according to claim 4.

【0012】請求項2に記載の発明は、上記張り合わせ
シリコンウェーハの面取りが、上記活性層用シリコンウ
ェーハだけでなく、上記支持基板用シリコンウェーハの
一部にまで達している請求項1に記載した張り合わせシ
リコンウェーハである。なお、支持基板用シリコンウェ
ーハの面取り深さは、任意でよい。このことは、請求項
5の張り合わせシリコンウェーハの製造方法の場合にも
該当する。
The invention according to claim 2 is that the chamfering of the bonded silicon wafer reaches not only the silicon wafer for active layer but also a part of the silicon wafer for supporting substrate. It is a bonded silicon wafer. The chamfering depth of the silicon wafer for support substrate may be arbitrary. This also applies to the method for manufacturing a bonded silicon wafer according to claim 5.

【0013】請求項3に記載の発明は、上記CVD膜は
ポリシリコン膜である請求項1または請求項2に記載の
張り合わせシリコンウェーハである。
The invention according to claim 3 is the bonded silicon wafer according to claim 1 or 2, wherein the CVD film is a polysilicon film.

【0014】請求項4に記載の発明は、活性層用シリコ
ンウェーハと支持基板用シリコンウェーハとを張り合わ
せる工程と、その後、この張り合わせシリコンウェーハ
厚さ0.5〜3.0μmのCVD膜により被覆する
程と、このCVD膜の被覆後、少なくとも上記活性層用
シリコンウェーハの外周部に、ウェーハ半径方向内方に
向かって1mm幅以下の面取りを施す張り合わせシリコ
ンウェーハの製造方法である。
According to a fourth aspect of the present invention, the step of bonding the active layer silicon wafer and the supporting substrate silicon wafer is performed, and then the bonded silicon wafer is formed by a CVD film having a thickness of 0.5 to 3.0 μm. and Engineering <br/> degree of coating, after coating of this CVD film, for at least the active layer
On the outer edge of the silicon wafer, inward in the radial direction of the wafer
This is a method for manufacturing a bonded silicon wafer in which chamfering of 1 mm width or less is performed .

【0015】ここでいう面取りは、研削などの機械的な
面取りだけでなく、エッチングによる化学的な面取りを
含む。
The chamfering here includes not only mechanical chamfering such as grinding but also chemical chamfering by etching.

【0016】請求項5に記載の発明は、上記張り合わせ
シリコンウェーハの面取りが、上記活性層用シリコンウ
ェーハだけでなく、上記支持基板用シリコンウェーハの
一部にまで達している請求項4に記載の張り合わせシリ
コンウェーハの製造方法である。
[0016] The invention according to claim 5, chamfering of the laminated silicon wafer, not only the silicon wafer for the active layer, according to claim 4, which reaches the portion of the silicon wafer for the support substrate It is a method of manufacturing a bonded silicon wafer.

【0017】請求項6に記載の発明は、上記CVD膜は
ポリシリコン膜である請求項4または請求項5に記載の
張り合わせシリコンウェーハの製造方法である。
The invention according to claim 6 is the method for producing a bonded silicon wafer according to claim 4 or 5, wherein the CVD film is a polysilicon film.

【0018】[0018]

【作用】請求項1〜請求項3に記載の張り合わせシリコ
ンウェーハおよび請求項4〜請求項6に記載の張り合わ
せシリコンウェーハの製造方法によれば、まず、室温で
活性層用シリコンウェーハ(鏡面ウェーハ)と支持基板
用シリコンウェーハ(鏡面ウェーハ)とを張り合わせ
る。鏡面同士を密着させて重ね合わせるものである。な
お、この後、張り合わせ強化熱処理が施される。
According to the bonded silicon wafer of claims 1 to 3 and the method of manufacturing the bonded silicon wafer of claims 4 to 6 , first, at room temperature, a silicon wafer for active layer (mirror surface wafer) And a silicon wafer for a support substrate (mirror surface wafer). The mirror surfaces are brought into close contact with each other and overlapped. After this, a laminating and strengthening heat treatment is performed.

【0019】そして、この張り合わせシリコンウェーハ
の表面をCVD膜により被覆する。このCVD膜での被
覆により、活性層用シリコンウェーハおよび支持基板用
シリコンウェーハの間の外周縁部での空隙部分が埋めら
れる。よって、不完全張り合わせ部の半径方向の幅が、
ウェーハ外周縁から半径方向内方へ200μm〜800
μmにまで減少する。したがって、後工程で、張り合わ
せシリコンウェーハの外周部を少なくとも幅1mm程度
で面取りすれば、この不完全張り合わせ部はほぼ完全に
除去される。その結果、活性層用シリコンウェーハの有
効面積を拡大することができる。しかも、面取り幅が小
さくなったため、その面取り加工時間も短縮される。
Then, the surface of this bonded silicon wafer is covered with a CVD film. The coating with the CVD film fills the voids at the outer peripheral edge between the active layer silicon wafer and the supporting substrate silicon wafer. Therefore, the width of the incompletely bonded part in the radial direction is
200 μm to 800 inward in the radial direction from the outer edge of the wafer
down to μm. Therefore, if the outer peripheral portion of the bonded silicon wafer is chamfered with a width of at least about 1 mm in the subsequent step, this incompletely bonded portion is almost completely removed. As a result, the effective area of the active layer silicon wafer can be increased. Moreover, since the chamfering width is reduced, the chamfering processing time is also shortened.

【0020】さらに、この面取り幅の短縮に伴い、面取
り後のテンプレート付のワックスレス研磨では研磨面が
ダレにくく、活性層用シリコンウェーハの研磨面の均一
性を保持することができる。これとともに、SiO
を有する支持基板用シリコンウェーハの場合には、支持
基板用シリコンウェーハの露呈する外周部表面(面取り
面)のSiO膜を損傷しにくくなる。しかも、活性層
用シリコンウェーハがSiO膜を有する場合の張り合
わせでは、CVD膜により支持基板用シリコンウェーハ
の表面(張り合わせウェーハ裏面)が被われているの
で、張り合わせウェーハの反りを低減することができ
る。とともに、例えばデバイス工程でのHF洗浄時にお
いて、支持基板用シリコンウェーハを被うSiO膜の
HF洗浄液による浸食も防止することができる。
Further, with the shortening of the chamfer width, the polished surface is less likely to sag in the waxless polishing with a template after chamfering, and the uniformity of the polished surface of the active layer silicon wafer can be maintained. Along with this, in the case of a silicon wafer for support substrate having a SiO 2 film is less likely to damage the SiO 2 film on the outer periphery portion surface which is exposed in the supporting silicon wafer substrate (chamfer). Moreover, in the case where the silicon wafer for active layer has a SiO 2 film, the front surface of the silicon wafer for supporting substrate (back surface of the bonded wafer) is covered with the CVD film, so that the warp of the bonded wafer can be reduced. . At the same time, for example, during the HF cleaning in the device process, it is possible to prevent the SiO 2 film covering the silicon wafer for the supporting substrate from being corroded by the HF cleaning liquid.

【0021】特に、請求項2および請求項5の張り合わ
せシリコンウェーハおよびその製造方法にあっては、張
り合わせシリコンウェーハの面取り時に、面取りが活性
層用シリコンウェーハの外周部だけに止まらず、支持基
板用シリコンウェーハの外周部の一部にまで達するの
で、ウェーハの面取り制御が行い易くなる。
Particularly, in the bonded silicon wafer and the manufacturing method thereof according to claims 2 and 5 , when chamfering the bonded silicon wafer, chamfering does not stop only on the outer peripheral portion of the silicon wafer for active layer, but for the supporting substrate. Since it reaches a part of the outer peripheral portion of the silicon wafer, the chamfering of the wafer can be easily controlled.

【0022】[0022]

【発明の実施の形態】以下に実施例を挙げてこの発明を
より具体的に説明する。 〈実施例1〜実施例2、比較例1〉 CZ法によるシリコン単結晶の引き上げ工程において、
所定の引き上げ速度で引き上げられたシリコン単結晶
を、ブロック切断、ウェーハ切断、面取り、機械的化学
的研磨などを施して、厚さ620μm、直径125mm
(5インチ)の活性層用シリコンウェーハ(鏡面研磨ウ
ェーハ)を用意する。そして、この活性層用シリコンウ
ェーハの表面を熱酸化により厚さ2μmの酸化膜で覆
う。また、活性層用シリコンウェーハと同じ製造方法に
より、同じ厚さ、同一口径の支持基板用シリコンウェー
ハ(鏡面研磨ウェーハ)を用意し、この支持基板用シリ
コンウェーハの表面に、ウェットO酸化により絶縁膜
である熱酸化膜(SiO)を、厚さ2μmだけ形成し
ておく。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described more specifically with reference to the following examples. <Examples 1 and 2, Comparative Example 1> In the step of pulling a silicon single crystal by the CZ method,
The silicon single crystal pulled at a predetermined pulling speed is subjected to block cutting, wafer cutting, chamfering, mechanical chemical polishing, etc., to obtain a thickness of 620 μm and a diameter of 125 mm.
A (5 inch) active layer silicon wafer (mirror-polished wafer) is prepared. Then, the surface of the silicon wafer for active layer is covered with an oxide film having a thickness of 2 μm by thermal oxidation. In addition, a silicon wafer for a support substrate (mirror-polished wafer) having the same thickness and the same diameter as that of the silicon wafer for an active layer is prepared, and the surface of the silicon wafer for a support substrate is insulated by wet O 2 oxidation. A thermal oxide film (SiO 2 ) which is a film is formed to a thickness of 2 μm.

【0023】次に、図1(a)に示すように、これらの
活性層用シリコンウェーハ1および支持基板用シリコン
ウェーハ2の鏡面(SiO面)同士をクリーンルーム
の室温下において重ね合わせる。重ね合わせる方向は中
心部を最初に周辺部をその後とする。この結果、張り合
わせシリコンウェーハが作製される。さらに、1100
℃,2時間などの条件で、この張り合わせウェーハに対
して張り合わせ熱処理を行う。その後、この張り合わせ
シリコンウェーハの表面に、減圧CVD法により厚さ
1.0〜2.5μmだけポリシリコンを被着し、ポリシ
リコン3の層を得る。なお、このCVDでのポリシリコ
ンの被着時の張り合わせウェーハの支持については、図
2に示すように、サセプタ4に支持側ウェーハ2の表面
全面を密着させる場合(a)と、そのウェーハ2の外周
部のみを接して支持させる場合(b)とがある。後者で
は、張り合わせシリコンウェーハ表裏面にCVD膜を被
着することができる。この際のポリシリコン膜3の膜厚
を、表1に示す。そして、この被覆後、ウェーハ外周部
間に生じた不完全張り合わせ部の幅を判定する。そのウ
ェーハ半径方向の幅による判定結果を、同じく表1に示
す。判定方法は、その後の研磨加工時のはがれ不良によ
る。または、超音波探傷法などによる。
Next, as shown in FIG. 1A, the mirror surfaces (SiO 2 surfaces) of the active layer silicon wafer 1 and the supporting substrate silicon wafer 2 are overlapped with each other at room temperature in a clean room. The direction of superimposition is first in the center and then in the periphery. As a result, a bonded silicon wafer is manufactured. Furthermore, 1100
This bonded wafer is subjected to bonding heat treatment under conditions such as ℃ and 2 hours. After that, polysilicon is deposited on the surface of this bonded silicon wafer by a low pressure CVD method so as to have a thickness of 1.0 to 2.5 μm to obtain a layer of polysilicon 3. As for the support of the bonded wafer at the time of depositing polysilicon by this CVD, as shown in FIG. 2, the case where the entire surface of the supporting-side wafer 2 is brought into close contact with the susceptor 4 (a) and the case where the wafer 2 is There is a case (b) in which only the outer peripheral portion is contacted and supported. In the latter case, a CVD film can be deposited on the front and back surfaces of the bonded silicon wafer. Table 1 shows the film thickness of the polysilicon film 3 at this time. Then, after this coating, the width of the incompletely bonded portion formed between the outer peripheral portions of the wafer is determined. Table 1 also shows the determination result based on the width in the radial direction of the wafer. The determination method depends on peeling failure during the subsequent polishing process. Alternatively, the ultrasonic flaw detection method or the like is used.

【0024】[0024]

【表1】 [Table 1]

【0025】この結果、実施例1,実施例2では、張り
合わせシリコンウェーハの表面をポリシリコン膜3で被
覆することにより、不完全張り合わせ部のウェーハ半径
方向の幅が200〜800μmとなり、よって張り合わ
せ後のウェーハの面取り幅を、ウェーハ半径方向へ1m
m以下とすることができた。これにより、ウェーハの有
効面積(有効エリアとして活用できる範囲)が、5イン
チウェーハで従来のそれに対して約6%増しと大きくな
った。また、面取り幅が狭いので面取り時間も短縮する
ことができた。さらに、平面視して活性層用シリコンウ
ェーハ1の外縁から露呈している支持基板用シリコンウ
ェーハ2の外周部の幅が狭くなって、活性層用シリコン
ウェーハ1の研磨ダレが小さくなり、活性層用シリコン
ウェーハ1の研磨面の均一性が向上した。
As a result, in Examples 1 and 2, by covering the surface of the bonded silicon wafer with the polysilicon film 3, the width of the incompletely bonded portion in the radial direction of the wafer becomes 200 to 800 μm. Chamfering width of the wafer is 1m in the radial direction of the wafer
It could be set to m or less. As a result, the effective area of the wafer (range that can be used as an effective area) is increased by about 6% for the 5-inch wafer compared to the conventional one. Further, the chamfering width is narrow, so that the chamfering time can be shortened. Further, the width of the outer peripheral portion of the supporting substrate silicon wafer 2 exposed from the outer edge of the active layer silicon wafer 1 in a plan view is narrowed, and the polishing sag of the active layer silicon wafer 1 is reduced, so that the active layer The uniformity of the polished surface of the silicon wafer for use 1 was improved.

【0026】そして、この実施例1,実施例2のよう
に、SiO膜を有する支持基板用シリコンウェーハ2
の場合には、活性層用シリコンウェーハ1の研磨時に、
この研磨布でのダレが小さくなることから、面取りによ
り露呈する外周部のSiO膜を損傷しにくくなった。
また、このようにポリシリコン膜3によって支持基板用
シリコンウェーハ2が被われているので、それまで、活
性層用ウェーハを酸化膜で覆った張り合わせ、酸化膜被
覆ウェーハ同士の張り合わせの各場合、SiとSiO
との熱膨張係数の差により、活性層用ウェーハ側が凸と
なる反りが生じていたが、これが、裏面側のポリシリコ
ン膜により緩和される。例えば1.0μmのポリシリコ
ン膜を被着した場合(実施例1)ではワープ値はポリコ
ート前の82μmからポリコート後は37μmに、2.
5μmの場合(実施例2)では78μmから9μmにま
で低減された。よって、この種の張り合わせウェーハの
反り(ワープ)を抑制することができるようになった。
反りは、ADEで検出した。
Then, as in Embodiments 1 and 2, the silicon wafer 2 for the supporting substrate having the SiO 2 film is used.
In the case of, when polishing the silicon wafer 1 for active layer,
Since the sag of the polishing cloth was reduced, the SiO 2 film on the outer peripheral portion exposed by chamfering was less likely to be damaged.
In addition, since the support substrate silicon wafer 2 is covered with the polysilicon film 3 in this manner, until then, in each case of bonding the active layer wafer covered with an oxide film and bonding the oxide film-coated wafers to each other, Si And SiO 2
Due to the difference in the coefficient of thermal expansion from the above, a warp in which the active layer wafer side was convex was generated, but this is alleviated by the polysilicon film on the back surface side. For example, when a 1.0 μm polysilicon film is deposited (Example 1), the warp value is changed from 82 μm before polycoating to 37 μm after polycoating.
In the case of 5 μm (Example 2), it was reduced from 78 μm to 9 μm. Therefore, it has become possible to suppress the warp of the bonded wafer of this type.
The warp was detected by ADE.

【0027】しかも、例えばデバイス工程でのHF洗浄
などSiOに対して浸食性を有する洗浄液での洗浄を
行う場合、ポリシリコン膜はそのSiO層(例えば張
り合わせウェーハでの裏面膜)への保護膜として機能す
る。なお、これらの反り評価、および、HF洗浄液によ
るSiO膜の浸食防止の評価も併せて表1に示す。浸
食防止の判定のため、酸化シリコン膜厚をナノメトリク
ス社の「ナノスペック」で検出し、初期膜厚が維持され
た場合を可とし、初期膜厚以下を不可とした。
Moreover, for example, when cleaning is performed with a cleaning liquid having corrosiveness to SiO 2 such as HF cleaning in the device process, the polysilicon film protects the SiO 2 layer (for example, the back surface film in a bonded wafer). Functions as a film. Table 1 also shows these warpage evaluations and the evaluation of erosion prevention of the SiO 2 film by the HF cleaning liquid. For the determination of erosion prevention, the film thickness of silicon oxide was detected by "Nanospec" of Nanometrics Co., Ltd., and the case where the initial film thickness was maintained was acceptable, and the film thickness below the initial film thickness was not acceptable.

【0028】これに対して、ポリシリコン膜3により張
り合わせシリコンウェーハの表面が被覆されていない比
較例1では、不完全張り合わせ部の幅がウェーハ半径方
向へ1mmを超えていた。この結果、ウェーハの有効面
積は比較的小さく、面取り加工時間も長くなった。そし
て、後工程のワックスレス研磨時に、この不完全張り合
わせ部の幅が大であることを原因とした活性層用シリコ
ンウェーハ1の外周部の肩落ち現象(研磨ダレ)が起
き、研磨の均一性が不良となった。また、支持基板用シ
リコンウェーハ2の露呈したSiO膜に研磨布の接触
による損傷があった。しかも、SiO膜付きの活性層
側を有するために、張り合わせウェーハのワープは大き
く、しかもウェーハのHF洗浄時におけるこの裏面Si
膜のHF洗浄液による浸食もあった。
On the other hand, in Comparative Example 1 in which the surface of the bonded silicon wafer was not covered with the polysilicon film 3, the width of the incompletely bonded portion exceeded 1 mm in the wafer radial direction. As a result, the effective area of the wafer was relatively small and the chamfering processing time was long. Then, during the waxless polishing in the subsequent process, a shoulder drop phenomenon (polishing sag) of the outer peripheral portion of the active layer silicon wafer 1 caused by the large width of the incompletely bonded portion occurs, and polishing uniformity is caused. Became bad. Further, the exposed SiO 2 film of the supporting substrate silicon wafer 2 was damaged by the contact with the polishing cloth. Moreover, since the active layer side having the SiO 2 film is provided, the warp of the bonded wafer is large, and the back surface Si during the HF cleaning of the wafer is
There was also erosion of the O 2 film by the HF cleaning solution.

【0029】なお、張り合わせ熱処理の後、活性層用シ
リコンウェーハ1の外周部にある不完全張り合わせ部
を、通常の面取り加工装置を用いて、幅1mm以下で面
取りする。なお、この面取りは、図1(b)に示すよう
に、活性層用シリコンウェーハ1と支持基板用シリコン
ウェーハ2のうち、面取りが必要な活性層用シリコンウ
ェーハ1の不完全張り合わせ部1aだけに止めてもよ
い。また、図3(a)に示すように、面取り深さを支持
基板用シリコンウェーハ2の外周部の一部まで切り込ん
でもよい。このようにすれば、面取り深さを活性層用シ
リコンウェーハ1に止める場合に比較して、その面取り
精度の制御が容易になるからである。さらに、図4
(a)に示すように、面取り深さが支持基板用ウェーハ
2の外周部の浅い部分まで達し、かつ活性層用ウェーハ
1の上面の面取り幅が不完全張り合わせ部1aの幅より
広い傾斜面取りとしてもよい。なお、この場合、活性層
用ウェーハの下面の面取り幅が1mm以下となる。
After the bonding heat treatment, the incompletely bonded portion on the outer peripheral portion of the active layer silicon wafer 1 is chamfered with a width of 1 mm or less using a normal chamfering machine. As shown in FIG. 1B, this chamfering is performed only on the incompletely bonded portion 1a of the active layer silicon wafer 1 of the active layer silicon wafer 1 and the supporting substrate silicon wafer 2 that needs chamfering. You may stop. Further, as shown in FIG. 3A, the chamfering depth may be cut into a part of the outer peripheral portion of the silicon wafer 2 for a supporting substrate. This is because it becomes easier to control the chamfering accuracy as compared with the case where the chamfering depth is stopped at the active layer silicon wafer 1. Furthermore, FIG.
As shown in (a), the chamfering depth reaches the shallow portion of the outer peripheral portion of the supporting substrate wafer 2, and the chamfering width of the upper surface of the active layer wafer 1 is wider than the width of the incompletely bonded portion 1a. Good. In this case, the chamfering width of the lower surface of the active layer wafer is 1 mm or less.

【0030】さらにまた、後工程として、活性層用シリ
コンウェーハ1の表面部分を所定厚さだけ、#600〜
#2000前後の砥粒からなる砥石(研削装置)により
研削する。次いで、研磨装置を用いて、研削により荒れ
た活性層用シリコンウェーハ1の表面を研磨剤供給下研
磨布により鏡面研磨し、研削ダメージを除去し、活性層
が所定厚さとなった張り合わせシリコンウェーハを製造
する(図1(c),図3(b),図4(b)参照)。な
お、CVD膜としては上記実施例に係るポリシリコンの
他にも、シリコン酸化膜、シリコン窒化膜などを用いる
ことができる。
Further, as a post-process, the surface portion of the silicon wafer 1 for active layer is formed to a predetermined thickness by # 600-.
Grinding with a grindstone (grinding device) made of abrasive grains of about # 2000. Then, using a polishing apparatus, the surface of the silicon wafer 1 for active layer that has been roughened by grinding is mirror-polished with a polishing cloth under the supply of an abrasive to remove grinding damage, and a bonded silicon wafer with an active layer having a predetermined thickness is obtained. It is manufactured (see FIG. 1 (c), FIG. 3 (b), and FIG. 4 (b)). As the CVD film, a silicon oxide film, a silicon nitride film, or the like can be used in addition to the polysilicon according to the above embodiment.

【0031】[0031]

【発明の効果】この発明に係る張り合わせシリコンウェ
ーハおよびその製造方法によれば、張り合わせ後の張り
合わせシリコンウェーハの表面をCVD膜により被覆す
るので、ウェーハ外周部での不完全張り合わせ部の範囲
を、従来より大幅に減少させることができる。これによ
り、活性層用シリコンウェーハの有効面積を拡大するこ
とができる。すなわち、従来に比較して面取り幅が小さ
いため、従来では削除していた部分または従来ではマー
ジンとしていたウェーハ縁部分をデバイス形成上の有効
エリアとして活用することができるものである。また、
その面取り加工時間を短縮することができる。さらに、
研磨時における活性層用シリコンウェーハの研磨の均一
性を図ることができる。そして、SiO膜を有する支
持基板用シリコンウェーハの場合では、活性層用シリコ
ンウェーハの研磨に先がけて、活性層用シリコンウェー
ハを面取りするため、支持基板用シリコンウェーハの露
呈した外周部表面のSiO膜を損傷しにくくなる。し
かも、活性層シリコンウェーハが酸化膜を有する張り合
わせウェーハでの反り(ワープ)も低減することができ
る。さらに、ウェーハのHF洗浄時において、支持基板
用シリコンウェーハの裏面を被うSiO膜が、HF洗
浄液により浸食されるのを防止することができる。
According to the bonded silicon wafer and the manufacturing method thereof according to the present invention, since the surface of the bonded silicon wafer after bonding is covered with the CVD film, the range of the incomplete bonded portion at the outer peripheral portion of the wafer can be reduced to the conventional range. It can be significantly reduced. As a result, the effective area of the active layer silicon wafer can be increased. That is, since the chamfering width is smaller than that of the conventional case, it is possible to utilize the part that has been deleted in the related art or the wafer edge part that has been used as a margin in the related art as an effective area for device formation. Also,
The chamfering processing time can be shortened. further,
The uniformity of polishing of the silicon wafer for active layer during polishing can be improved. In the case of a silicon wafer for a supporting substrate having a SiO 2 film, the silicon wafer for an active layer is chamfered before polishing the silicon wafer for an active layer, so that the SiO 2 on the exposed outer peripheral surface of the silicon wafer for a supporting substrate is chamfered. 2 It becomes difficult to damage the film. In addition, warp (warp) in a bonded wafer in which an active layer silicon wafer has an oxide film can be reduced. Furthermore, during the HF cleaning of the wafer, it is possible to prevent the SiO 2 film covering the back surface of the supporting substrate silicon wafer from being eroded by the HF cleaning liquid.

【0032】特に、請求項2および請求項5の張り合わ
せシリコンウェーハおよびその製造方法にあっては、張
り合わせ後のウェーハの面取りが、活性層用シリコンウ
ェーハの外周部だけでなく、支持基板用シリコンウェー
ハの外周部の一部にまで達しているので、張り合わせ後
のウェーハの面取り作業の制御が容易になる。
[0032] In particular, in the silicon wafer and a manufacturing method thereof so Zhang Ri fit <br/> of claims 2 and 5, the chamfering of the wafer after bonding is, only the outer peripheral portion of the silicon wafer for active layer Instead, since it reaches a part of the outer peripheral portion of the silicon wafer for a supporting substrate, it becomes easy to control the chamfering work of the wafers after the bonding.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は、この発明の一実施例に係る活性層用
シリコンウェーハと支持基板用シリコンウェーハとの張
り合わせ工程を示す説明図である。 (b)は、この発明の一実施例に係る活性層用シリコン
ウェーハの外周部の面取り工程を示す説明図である。 (c)は、この発明の一実施例に係る張り合わせシリコ
ンウェーハの拡大断面図である。
FIG. 1A is an explanatory view showing a step of laminating an active layer silicon wafer and a supporting substrate silicon wafer according to an embodiment of the present invention. (B) is an explanatory view showing a chamfering step of the outer peripheral portion of the silicon wafer for active layer according to an embodiment of the present invention. (C) is an enlarged sectional view of a bonded silicon wafer according to an embodiment of the present invention.

【図2】(a)は、この発明の一実施例に係るポリシリ
コン被覆工程を示す説明図である。 (b)は、他のポリシリコン被覆工程を示す説明図であ
る。
FIG. 2A is an explanatory diagram showing a polysilicon coating step according to an embodiment of the present invention. (B) is an explanatory view showing another polysilicon coating step.

【図3】(a)は、他の活性層用シリコンウェーハの外
周部の面取り工程を示す説明図である。 (b)は、他の活性層用シリコンウェーハの拡大断面図
である。
FIG. 3A is an explanatory diagram showing a chamfering step of the outer peripheral portion of another active layer silicon wafer. (B) is an enlarged sectional view of another active layer silicon wafer.

【図4】(a)は、さらに他の活性層用シリコンウェー
ハの外周部の面取り工程を示す説明図である。 (b)は、さらに他の活性層用シリコンウェーハの拡大
断面図である。
FIG. 4A is an explanatory view showing a chamfering step of the outer peripheral portion of still another active layer silicon wafer. (B) is an expanded sectional view of still another active layer silicon wafer.

【符号の説明】[Explanation of symbols]

1 活性層用シリコンウェーハ、 1a 不完全張り合わせ部、 2 支持基板用シリコンウェーハ、 3 ポリシリコン膜(CVD膜)。 1 Silicon wafer for active layer, 1a Incomplete bonded part, 2 Silicon wafer for supporting substrate, 3 Polysilicon film (CVD film).

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−109677(JP,A) 特開 平6−163341(JP,A) 特開 平8−306891(JP,A) 特開 平5−226305(JP,A) 特開 平3−83320(JP,A) 特開 平4−263425(JP,A) 特開 平5−62951(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 H01L 21/02 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-5-109677 (JP, A) JP-A-6-163341 (JP, A) JP-A-8-306891 (JP, A) JP-A-5- 226305 (JP, A) JP 3-83320 (JP, A) JP 4-263425 (JP, A) JP 5-62951 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/304 H01L 21/02

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 活性層用シリコンウェーハと支持基板用
シリコンウェーハとを張り合わせ、 この張り合わせシリコンウェーハの表面を厚さ0.5〜
3.0μmのCVD膜により被覆した後、 少なくとも上記活性層用シリコンウェーハの外周部に、
ウェーハ半径方向の内方に向かって幅1mm以下の面取
りを施した張り合わせシリコンウェーハ。
1. A silicon wafer for an active layer and a silicon wafer for a supporting substrate are bonded together, and the surface of the bonded silicon wafer has a thickness of 0.5 to
After coating with a 3.0 μm CVD film , at least on the outer peripheral portion of the active layer silicon wafer,
A bonded silicon wafer in which a width of 1 mm or less is chamfered inward in the radial direction of the wafer.
【請求項2】 上記張り合わせシリコンウェーハの面取
りが、上記活性層用シリコンウェーハだけでなく、上記
支持基板用シリコンウェーハの一部にまで達している請
求項1に記載した張り合わせシリコンウェーハ。
2. The bonded silicon wafer according to claim 1, wherein chamfering of the bonded silicon wafer reaches not only the silicon wafer for active layer but also a part of the silicon wafer for support substrate.
【請求項3】 上記CVD膜はポリシリコン膜である請
求項1または請求項2に記載の張り合わせシリコンウェ
ーハ。
3. The bonded silicon wafer according to claim 1, wherein the CVD film is a polysilicon film.
【請求項4】 活性層用シリコンウェーハと支持基板用
シリコンウェーハとを張り合わせる工程と、 その後、この張り合わせシリコンウェーハを厚さ0.5
〜3.0μmのCVD膜により被覆する工程と、 このCVD膜の被覆後、少なくとも上記活性層用シリコ
ンウェーハの外周部に、ウェーハ半径方向内方に向かっ
て1mm幅以下の面取りを施す張り合わせシリコンウェ
ーハの製造方法。
4. A step of bonding a silicon wafer for active layer and a silicon wafer for supporting substrate, and thereafter, bonding the bonded silicon wafer to a thickness of 0.5.
A step of coating by CVD film ~3.0Myuemu, after coating of this CVD film, silicon for at least the active layer
On the outer periphery of the wafer, facing inward in the radial direction of the wafer.
A method for manufacturing a bonded silicon wafer in which chamfering of 1 mm width or less is performed .
【請求項5】 上記張り合わせシリコンウェーハの面取
りが、上記活性層用シリコンウェーハだけでなく、上記
支持基板用シリコンウェーハの一部にまで達している
求項4に記載の張り合わせシリコンウェーハの製造方
法。
5. A contract wherein the chamfering of the bonded silicon wafer reaches not only the silicon wafer for active layer but also a part of the silicon wafer for supporting substrate.
The method for producing a bonded silicon wafer according to claim 4 .
【請求項6】 上記CVD膜はポリシリコン膜である
求項4または請求項5に記載の張り合わせシリコンウェ
ーハの製造方法。
Wherein said CVD film is a polysilicon film
The method for producing a bonded silicon wafer according to claim 4 or claim 5 .
JP06772098A 1998-03-02 1998-03-02 Bonded silicon wafer and manufacturing method thereof Expired - Fee Related JP3496508B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06772098A JP3496508B2 (en) 1998-03-02 1998-03-02 Bonded silicon wafer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06772098A JP3496508B2 (en) 1998-03-02 1998-03-02 Bonded silicon wafer and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11251277A JPH11251277A (en) 1999-09-17
JP3496508B2 true JP3496508B2 (en) 2004-02-16

Family

ID=13353088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06772098A Expired - Fee Related JP3496508B2 (en) 1998-03-02 1998-03-02 Bonded silicon wafer and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3496508B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4304879B2 (en) 2001-04-06 2009-07-29 信越半導体株式会社 Method for determining the implantation amount of hydrogen ions or rare gas ions
JP2003163335A (en) * 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd Method for producing laminated wafer
JP4675559B2 (en) * 2003-10-03 2011-04-27 株式会社ディスコ Laminated wafer processing method
FR2935536B1 (en) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator PROGRESSIVE DETOURING METHOD
FR2957190B1 (en) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator PROCESS FOR PRODUCING A MULTILAYER STRUCTURE WITH THERMOMECHANICAL EFFECT DETOURAGE
US8310031B2 (en) * 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
KR101512393B1 (en) 2010-12-27 2015-04-16 상하이 심구 테크놀로지 주식회사 Method for preparing semiconductor substrate with insulating buried layer by gettering process
JP5859742B2 (en) * 2011-04-28 2016-02-16 京セラ株式会社 Composite board
JP5976999B2 (en) * 2011-05-30 2016-08-24 京セラ株式会社 Composite board
JP5548173B2 (en) 2011-08-31 2014-07-16 株式会社東芝 Semiconductor substrate and manufacturing method thereof
JP5817441B2 (en) * 2011-11-02 2015-11-18 トヨタ自動車株式会社 SOI wafer
JP6025325B2 (en) * 2011-12-19 2016-11-16 株式会社東京精密 Wafer grinding method
CN112005344B (en) * 2018-04-27 2023-11-17 东京毅力科创株式会社 Substrate processing system and substrate processing method

Also Published As

Publication number Publication date
JPH11251277A (en) 1999-09-17

Similar Documents

Publication Publication Date Title
JP3635200B2 (en) Manufacturing method of SOI wafer
US7393759B2 (en) Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
JP2839801B2 (en) Wafer manufacturing method
JP3496508B2 (en) Bonded silicon wafer and manufacturing method thereof
EP0854500B1 (en) Method of manufacturing a bonded substrate
EP0666591A2 (en) Direct wafer bonded structure and method
JPH10223497A (en) Manufacture of laminated substrate
JP3352129B2 (en) Semiconductor substrate manufacturing method
JPH0917984A (en) Bonded soi substrate manufacturing method
JPH0745485A (en) Fabrication of bonded semiconductor substrate
JPH06275525A (en) Soi substrate and manufacture thereof
WO2000001009A1 (en) Dielectric separation wafer and production method thereof
JP3430499B2 (en) Semiconductor wafer and method of manufacturing the same
JP3945130B2 (en) Manufacturing method of bonded dielectric isolation wafer
JPH10242439A (en) Stuck silicon wafer and its manufacture
JP3962972B2 (en) Manufacturing method of bonded substrates
JPH1126336A (en) Laminated semiconductor substrate and its manufacturing method
JP3518083B2 (en) Substrate manufacturing method
JP3675642B2 (en) Method for manufacturing dielectric separated wafer
WO2002009165A1 (en) Work polishing method
JP3601764B2 (en) Manufacturing method of dielectric isolation wafer
KR20050032837A (en) A manufacturing method for epitaxial wafer
JP2000200741A (en) Laminated dielectric body separating wafer and manufacture thereof
JPH098126A (en) Method for manufacturing semiconductor substrate
JP3846678B2 (en) Low slip wafer manufacturing method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees