JP3843648B2 - アクティブマトリクス型電気光学パネル - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一対の基板間に液晶などの電気光学物質が封入されたアクティブマトリクス型電気光学パネルに関するものである。さらに詳しくは、当該電気光学パネルにおける画素の構成に関するものである。
【０００２】
【従来の技術】
一対の基板間に液晶などの電気光学物質が封入された電気光学パネルでは、図８に示すように、石英ガラスなどといった透明基板の表面に画素電極８、および後述する画素スイッチング用の薄膜トランジスタ（以下、ＴＦＴという。）を備える画素がマトリクス状に形成されたアクティブマトリクス基板（第１の基板）２と、アクティブマトリクス基板２に対向して配置され、ネオセラムなどの高耐熱性のガラス基板の表面に対向電極３２が形成された対向基板３（第２の基板）と、これらの基板間に封入、挟持されている液晶などの電気光学物質４９とから概略構成されている。アクティブマトリクス基板２と対向基板３とはギャップ材含有のシール材２００′によって所定の隙間を介して貼り合わされているとともに、この隙間内には、電気光学物質４９が封入された電気光学物質封入領域４７がシール材２００′によって区画形成されている。このようなギャップ材含有のシール材２００′としては、エポキシ樹脂系あるいはアクリル樹脂系の接着剤成分にガラスビーズなどがギャップ材として配合されたものが用いられている。また、アクティブマトリクス基板２と対向基板３との間には、これらの基板を貼り合わせる前にアクティブマトリクス基板２の側あるいは対向基板３に側に散布されたビーズ状あるいはファイバー状のスペーサ４８が介在し、これらのスペーサ４８はアクティブマトリクス基板２と対向基板３との隙間寸法を規定し制御している。
【０００３】
このように構成した電気光学パネル１′において、各画素に形成されているＴＦＴ（画素スイッチング用素子）は、図９および図１０に示すように構成されている。図９および図１０において、アクティブマトリクス基板２の基体たる透明基板２０の表面には絶縁性の下地保護膜２０１が形成され、この下地保護膜２０１の表面には島状のシリコン膜１２が形成されている。シリコン膜１２の表面にはゲート絶縁膜１３が形成され、このゲート絶縁膜１３の表面に走査線９１がゲート電極として通っている。シリコン膜１２のうち、走査線９１に対してゲート絶縁膜１３を介して対峙する領域がチャネル領域１５になっている。このチャネル領域１５に対して一方側にはソース領域１６が形成され、他方側にはドレイン領域１７が形成されている。このように構成された画素スイッチング用のＴＦＴ１０′の表面側には、第１層間絶縁膜１８および第２層間絶縁膜１９が形成され、第１層間絶縁膜１８の表面に形成されたデータ線９０は、第１層間絶縁膜１８に形成されたコンタクトホールを介してソース領域１６に電気的に接続している。また、画素電極８は、第１層間絶縁膜１８および第２層間絶縁膜１９に形成されたコンタクトホールを介してドレイン領域１７に電気的に接続している。
【０００４】
なお、図１０に示すように、画素電極８の表面には配向膜１４が形成されている。また、対向基板３の側において、その基体たる透明基板３０の表面には対向電極３２が形成され、その表面には配向膜３３が形成されている。
【０００５】
また、図示を省略するが、アクティブマトリクス基板２には、走査線９１を介して走査信号を出力する走査線駆動回路、およびデータ線９０を介してデータ信号を出力するデータ線駆動回路が形成されることがあり、このような走査線駆動回路およびデータ線駆動回路は、画素スイッチング用のＴＦＴ１０′と同様な構成を有する駆動回路用のＴＦＴによって構成される。
【０００６】
【発明が解決しようとする課題】
電気光学パネル１′では、アクティブマトリクス基板２などに使用する透明基板２０として安価なガラス基板を使用することが望まれている。また、透明基板２０としてプラスチックフィルムを使用することが望まれている。しかしながら、このような透明基板を使用するには、基板が熱変形や熱劣化しない温度条件下で画素スイッチング用あるいは駆動回路用のＴＦＴ１０′を形成しなければならないので、ＴＦＴのトランジスタ特性が低いなど、従来構造の電気光学パネル１では対応できない課題が多々ある。
【０００７】
そこで、本発明の課題は、画素電極および画素スイッチング用素子を備える画素を新規な構成とすることにより、スイッチング素子を形成する際に基板の耐熱性などの制約を受けることがない電気光学パネルを提供することにある。
【０００８】
さらに、画素の構成を改良することにより、電気光学物質を挟持する基板間の隙間寸法を高い精度で規定し制御して、表示品位を向上することのできる電気光学パネルを提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明では、第1の基板上に走査線とデータ線とによって区画された画素領域と、前記画素領域に配置された画素電極と、前記画素電極に対する画像信号の供給を制御する画素スイッチング素子と、を具備し、前記第１の基板に対向して配置された第２の基板と、前記第２の基板と前記第１の基板との間に挟持された電気光学物質とを有するアクティブマトリクス型電気光学パネルにおいて、前記スイッチング素子を構成するＭＩＳトランジスタのソース領域、ドレイン領域及びチャネル領域は1つの球状半導体の表面に配置されてなり、前記チャネル領域に対向してゲート領域が配置されてなり、前記第1の基板の前記画素領域内には、前記走査線から突出された走査線側端子部と、前記データ線から突出されたデータ線側端子部と、前記画素電極から突出された画素電極側端子部、とを具備し、前記球状半導体には、前記ゲート領域に接続されたゲート端子と、前記ソース領域に接続されたソース端子と、前記ドレイン領域に接続されたドレイン端子とが配置されてなり、前記画素領域内において前記第1の基板上に配置された、前記走査線側端子部、前記データ線側端子部、前記画素電極側端子部の上にそれぞれ重なるように前記ゲート端子、前記ソース端子、前記ドレイン端子が配置されてなることを特徴とする。
上記課題を解決するために、本発明では、画素電極および該画素電極に対する画像信号の供給を制御する画素スイッチング素子を備える画素がマトリクス状に配置された第１の基板と、前記第１の基板に対向して配置された第２の基板と、該第２の基板と前記第１の基板との間に挟持された電気光学物質とを有するアクティブマトリクス型電気光学パネルにおいて、前記画素スイッチング素子は、球状の半導体材料の表面に形成されているとともに、当該球状の半導体材料の表面に前記画素スイッチング素子が形成されてなる球状半導体が前記第１の基板の前記画素にそれぞれ実装されていることを特徴とする。
【００１０】
本発明に用いた球状半導体は、１９９８年７月１日発行の「日経マイクロデバイス」などにおいて株式会社ボール・セミコンダクタ社が開示した全く新しいタイプの半導体装置である。この球状半導体は、直径が１ｍｍ以下の粒状の多結晶半導体材料を単結晶化させた後、各種の半導体プロセスを用いて半導体素子を形成したものである。従って、球状半導体に画素スイッチング素子を形成した後、第１の基板上に実装することができるので、基板の耐熱性などの制約を受けることなく、高温プロセスなどといった最適な温度条件下でスイッチング素子を形成することができる。従って、トランジスタ特性の良好なスイッチング素子を形成することができる。また、スイッチング素子を形成する際に基板が高温に晒されることがないので、基板として、安価なガラス基板あるいはプラスチックフィルムを用いることができる。さらに、球状半導体は、ウエーハ状の半導体基板に比較して、面積／体積比が高い。従って、少ない半導体材料で広い表面積を確保できるので、各画素に実装しても、各画素における開口率（光が透過して表示に直接、寄与する面積の比率）は低下しない。
【００１１】
また、本発明は、上記構成において、前記第２の基板は、前記画素電極に対向する対向電極を備えてなる場合に適用することができ、さらには、前記電気光学物質として液晶を用いた液晶表示パネルに適用することもできる。この場合も上記と同様の効果を得ることができる。
【００１２】
本発明において、前記球状半導体については、前記第１の基板と前記第２の基板との間に介在して当該基板間の隙間寸法を規定するスペーサとして利用してもよい。球状半導体を第１の基板に実装した後、第１の基板に対して第２の基板を貼り合わせると、球状半導体は第１の基板と第２の基板との間に所定の隙間を確保する。ここで、球状半導体は各画素に実装したもので、基板上に散布したものではない。従って、球状半導体は基板上に均一に分布するので、第１の基板と第２の基板とに所定の隙間寸法を高い精度をもって確保する。それ故、第１の基板と第２の基板との間に封入された液晶などの電気光学物質の層厚が一定であるため、電気光学物質の配向を適正に制御できる。よって、本発明に係る電気光学パネルによれば、品位の高い表示を行うことができる。
【００１３】
本発明において、前記画素スイッチング素子は、たとえば、前記第１の基板上に形成された走査線、データ線および画素電極がゲート、ソースおよびドレインにそれぞれ接続するＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。本発明では、前記第１の基板上には、前記走査線を介して走査信号を出力する走査線駆動回路、および前記データ線を介してデータ信号を出力するデータ線駆動回路が形成される場合がある。この場合には、これらのデータ線駆動回路および走査線駆動回路についても、球状の半導体材料の表面にトランジスタ素子が形成されてなる球状半導体によって回路を構成してもよい。
【００１４】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００１５】
［球状半導体の構成］
本発明の実施の形態に係る電気光学パネルの装置構成を説明する前に、本形態で用いる球状半導体について説明する。
【００１６】
図１は、本発明で用いた球状半導体の説明図である。図２（Ａ）、（Ｂ）はいずれも、球状半導体を基板上に実装した状態を示す説明図である。
【００１７】
図１において、本形態で用いた球状半導体１１は、前記のとおり、球状の半導体材料（シリコン）の表面に半導体素子を形成したものである。これに用いる球状の半導体材料は、たとえば、直径が１ｍｍ位の粒状の多結晶半導体材料を、誘導結合型プラズマを用いて１０００℃〜１００００℃のアルゴン雰囲気中で溶融させ、単結晶化させることにより得ることができる。
【００１８】
このような球状の半導体材料の表面には、たとえば、図１に示すような露光方法を用いて、各種の能動素子や記憶素子などといった半導体素子（後述する画素スイッチング用のＭＩＳトランジスタ１０）を形成することができる。この露光方法では、マスクを通過した光を、球状の半導体材料の周りを囲むように配置したミラー３３１、３３２、３３３などによって球状の半導体材料に向けて反射することによって、球状の半導体材料の表面を一括露光する。また、エッチング工程や成膜工程では、パイプの中にエッチングガスや原料ガスを流すとともに、球状の半導体材料を流すことによって行われる。
【００１９】
このようにして球状の半導体材料に各種の半導体素子を形成した球状半導体１１は、たとえば、図２（Ａ）に示すように、基板の上に形成された配線パターン上に実装することができる。ここでは、１つの球状半導体１１が単独で基板上に実装された例、および２つの球状半導体１１がそれぞれ基板上に実装されているとともに、球状半導体１１同士が電気的に接続している例を示してある。また、図２（Ｂ）に示すように、複数の球状半導体１１を多段に積み上げてかなり複雑な回路を構成することもできる。
【００２０】
いずれの形態に実装する場合でも、球状半導体１１と基板との接続、および球状半導体１１同士の接続は、球状半導体１１に形成されている電極の表面、あるいは基板側の配線パターンの表面に形成した半田層などを用いることができる。また、半田に代えて導電性接着剤などを用いてもよい。
【００２１】
［電気光学パネルの全体構成］
図３は、本形態に係るアクティブマトリクス型の電気光学パネルを対向基板の側からみた平面図である。図４は、図３のＨ−Ｈ′線で切断したときの電気光学パネルの断面図である。
【００２２】
図３および図４に示すように、本形態の電気光学パネル１は、透明基板２０の表面に、透明な画素電極８および後述する画素スイッチング用のＭＩＳトランジスタを備える画素がマトリクス状に形成されたアクティブマトリクス基板２（第１の基板）と、同じく透明基板３０の表面に透明な対向電極３２が形成されてアクティブマトリクス基板２に対向して配置された対向基板３（第２の基板）と、これらの基板間に封入、挟持されている液晶などの電気光学物質４９とから概略構成されている。
【００２３】
アクティブマトリクス基板２と対向基板３とは、対向基板３の外周縁に沿って形成されたシール材２００によって所定の隙間を介して貼り合わされている。また、アクティブマトリクス基板２と対向基板３との間には、シール材２００によって電気光学物質封入領域４７が区画形成され、この電気光学物質封入領域４７内に液晶などの電気光学物質４９が封入されている。
【００２４】
本形態において、アクティブマトリクス基板２と対向基板３との間の隙間寸法（セル厚）は、後述するように、アクティブマトリクス基板２と対向基板３との間に介在する球状半導体１１によって確保されるとともに隙間寸法が規定されている。従って、本形態で用いるシール材２００には、従来と違って、ギャップ材が配合されている必要はない。勿論、ギャップ材含有のシール材２００を用いてもよい。また、本形態では、アクティブマトリクス基板２あるいは対向基板３に散布されたスペーサが使用されていない。
【００２５】
電気光学パネル１において、対向基板３はアクティブマトリクス基板２よりも小さく、アクティブマトリクス基板２の周辺部分は、対向基板３の外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板２の駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は、対向基板３から露出した状態にあり、入出力端子４５に対するフレキシブル配線基板９９の接続が可能である。ここで、シール材２００は部分的に途切れているので、この途切れ部分によって、電気光学物質注入口２４１が構成されている。このため、対向基板３とアクティブマトリクス基板２とを貼り合わせた後、シール材２００の内側領域を減圧状態にすれば、電気光学物質注入口２４１から電気光学物質４９を減圧注入でき、電気光学物質４９を封入した後、電気光学物質注入口２４１を封止剤２４２で塞げばよい。なお、対向基板３には、シール材２００の形成領域の内側において、画像表示領域７を見切りするための遮光膜５５が形成されている。また、対向基板３には、アクティブマトリクス基板２の各画素電極８の境界領域に対応する領域に遮光膜６が形成されている。
【００２６】
なお、本形態の電気光学パネル１には、カラーフィルタが形成されていないが、対向基板３において各画素電極８に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、カラー表示装置を構成することができる。また、対向基板３およびアクティブマトリクス基板２の光入射側の面あるいは光出射側には、使用する電気光学物質４９の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００２７】
このように構成した電気光学パネル１では、アクティブマトリクス基板２において走査信号やデータ信号を扱うとともに、対向電極３２にも所定の電位を印加する必要がある。そこで、電気光学パネル１では、アクティブマトリクス基板２の表面のうち、対向基板３の各コーナー部に対向する部分には、データ線などの形成プロセスを援用してアルミニウム膜（遮光性材料）からなる基板間導通用の第１の電極４６が形成されている。一方、対向基板３の各コーナー部には、対向電極３の形成プロセスを援用してＩＴＯ膜（光透過性材料）からなる基板間導通用の第２の電極４８が形成されている。さらに、これらの基板間導通用の第１の電極４６と第２の電極４８とは、エポキシ樹脂系やアクリル樹脂系の接着剤成分に銀粉や金めっきファイバーなどの導電粒子が配合された導通材５６によって電気的に導通している。それ故、電気光学パネル１では、アクティブマトリクス基板２および対向基板３のそれぞれにフレキシブル配線基板などを接続しなくても、アクティブマトリクス基板２のみにフレキシブル配線基板９９を接続するだけで、アクティブマトリクス基板２および対向基板３の双方に所定の信号を入力することができる。
【００２８】
［アクティブマトリクス基板の構成］
図５は、電気光学パネルの構成を模式的に示すブロック図である。図６（Ａ）、（Ｂ）はそれぞれ、この電気光学パネルにおける画素の一部を抜き出して示す平面図、およびこの画素上に実装された球状半導体の説明図である。図７は、この画素の断面を模式的に示す説明図である。
【００２９】
図５に示すように、電気光学パネル１の各画素には、アクティブマトリクス基板２上にデータ線９０および走査線９１に接続する画素スイッチング素子が形成され、アクティブマトリクス基板２と対向基板３との間には、画素スイッチング素子を介してデータ線９０から画像信号が入力される液晶セル９４が存在する。本形態では、後述するように、画素スイッチング素子として、図１および図２を参照して説明した球状半導体１１に形成されているＭＩＳトランジスタ１０が用いられている。
【００３０】
データ線９０に対しては、シフトレジスタ８４、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ線駆動回路６０が形成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査線駆動回路７０が形成されている。
【００３１】
本形態では、後述するように、データ線駆動回路６０および走査線駆動回路７０を構成するにあたっても、図１および図２を参照して説明した球状半導体１１に形成されているＭＩＳトランジスタ１０が用いられている。
【００３２】
このように構成したアクティブマトリクス基板２において、図６（Ａ）に一部の画素を抜き出して示すように、アクティブマトリクス基板２には透明な画素電極８がマトリクス状に形成されており、画素電極８の縦横の境界に沿って、データ線９０および走査線９１が形成されている。本形態において、データ線９０と走査線９１とによって区画された画素領域内には、データ線９０からデータ線側端子部９００が突出し、走査線９１からは走査線側端子部９１０が突出している。また、画素電極８からも画素電極側端子部８００が突出している。
【００３３】
このように形成した画素において、本形態では、データ線側端子部９００、走査線側端子部９１０および画素電極側端子部８００を利用して、図１および図２を参照して説明した球状半導体体１１が実装されている。すなわち、図６（Ｂ）に示すように、球状半導体１１では、シリコンからなる球状の半導体材料の表面に不純物が導入されたソース領域１６およびドレイン領域１７が形成され、その間がチャネル領域１５となっている。また、チャネル領域１５に対してゲート絶縁膜（図示せず。）を介して対峙する領域にはゲート電極１８が形成されている。さらに、ゲート電極１８、ソース領域１６およびドレイン領域１７に対しては、層間絶縁膜（図示せず。）に形成したコンタクトホールを介してゲート端子１８０、ソース端子１６０、ドレイン端子１７０が形成されている。ここで、ゲート端子１８０、ソース端子１６０、ドレイン端子１７０は、図６（Ａ）に示すように、球状半導体１１を配置したときに走査線側端子部９１０、データ線側端子部９００および画素電極側端子部８００にそれぞれが重なる領域に形成されている。従って、ゲート端子１８０、ソース端子１６０およびドレイン端子１７０の側、あるいは走査線側端子部９１０、データ線側端子部９００および画素電極側端子部８００の側に形成されている半田や導電性接着剤などの導電材１１０によって球状半導体１１を実装すると、図７に示すように、ゲート端子１８０（ゲート電極１８）は走査線側端子部９１０を介して走査線９１に電気的に接続し、ソース端子１６０（ソース領域１６）はデータ線側端子部９００を介してデータ線９０に電気的に接続し、ドレイン端子１７０（ドレイン領域１７）は画素電極側端子部８００を介して画素電極８に電気的に接続する。
【００３４】
なお、図７に示すように、アクティブマトリクス基板２の側では、球状半導体１１を実装した上からポリイミド膜などからなる配向膜１４が形成されている。対向基板３の側では、透明基板３０の表面に形成した対向電極３２の表面にポリイミド膜などからなる配向膜３３が形成されている。
【００３５】
このように構成した本形態の電気光学パネル１では、アクティブマトリクス基板２において、走査線９０を介してＭＩＳトランジスタ１０に供給した走査信号によってＭＩＳトランジスタ１０をスイッチングしながら、データ線９０および画素スイッチング用のＭＩＳトランジスタ１０を介して画素電極８に印加した画像信号によって、画素電極８と対向電極３２との間において電気光学物質４９の配向状態を画素毎に制御し、画像信号に対応した所定の画像を表示することができる。
【００３６】
［電気光学パネル１の製造方法］
このような構成の電気光学パネル１は、たとえば以下の方法で製造することができる。ここで、電気光学パネル１は、大型基板上にアクティブマトリクス基板２および対向基板３をそれぞれ形成した後、シール材２００によって貼り合わせ、しかる後に大型基板を貼り合わせたものを所定の位置で切断することによって、各電気光学パネル１に分割するが、以下の説明では、説明の簡略化のために、アクティブマトリクス基板２および対向基板３をそれぞれ形成した後、貼り合わせ、しかる後に液晶などの電気光学物質４９を基板間に注入する方法を説明する。
【００３７】
まず、図１を参照して説明した方法でＭＩＳトランジスタ１０および各端子を球状の半導体材料の表面に形成し、図６（Ｂ）を参照して説明した球状半導体１１を得る。
【００３８】
一方、図３、図４および図７に示すように、対向基板３の基体たる透明基板３０の表面に、フォトリソグラフィ技術などといった周知の半導体プロセスを用いて、対向電極３２、基板間導通用の第２の電極４８、遮光膜６、および配向膜３３を形成し、対向基板３を得る。しかる後に、対向基板３に対してラビング処理を施す。
【００３９】
また、図３、図４、図６（Ａ）および図７に示すように、アクティブマトリクス基板２の基体たる透明基板２０の表面に、フォトリソグラフィ技術などといった周知の半導体プロセスを用いて、走査線９１やデータ線９０などといった各種配線、および画素電極８を形成する。これらの走査線９１、データ線９０および画素電極８を形成する際には、基板間導通用の第１の電極４６、走査線側端子部９１０、データ線側端子部９００および画素電極側端子部８００も同時に形成する。
【００４０】
次に、走査線側端子部９１０、データ線側端子部９００および画素電極側端子部８００を利用して球状半導体１１を実装する。また、データ線駆動回路６０および走査線駆動回路７０に相当する領域にも、ＭＩＳトランジスタ１０を形成した球状半導体１１を、図２（Ａ）、（Ｂ）および図４に示すように実装し、データ線駆動回路６０および走査線駆動回路７０を球状半導体１１によって構成する。
【００４１】
次に、球状半導体１１および画素電極８の表面側にポリイミド樹脂などからなる配向膜１４を形成し、アクティブマトリクス基板２を得る。しかる後に、アクティブマトリクス基板２に対してラビング処理を施す。
【００４２】
次に、アクティブマトリクス基板２あるいは対向基板３の所定位置にシール材２００および導通材５６を塗布した後、アクティブマトリクス基板２と対向基板３とを貼り合わせる。その結果、アクティブマトリクス基板２と対向基板３とは、これらの基板間に介在する球状半導体１１によって隙間が制御され寸法規定された状態で対向するとともに、基板間の導通が図られる。
【００４３】
次に、シール材２００の途切れ部分である電気光学物質注入口２４１から電気光学物質封入領域４７に液晶などの電気光学物質４９を減圧注入し、電気光学物質４９を封入した後、電気光学物質注入口２４１を封止剤２４２で塞ぐ。その結果、電気光学パネル１が完成する。
【００４４】
［本形態の効果］
このように、本形態の電気光学パネル１では、球状半導体１１にＭＩＳトランジスタ１０（画素スイッチング用あるいは駆動回路用のスイッチング素子）を形成した後、球状半導体１１をアクティブマトリクス基板２上の画素や駆動回路形成領域に実装するので、基板の耐熱性などの制約を受けることなく、最適な温度条件下でＭＩＳトランジスタ１０を形成することができる。従って、トランジスタ特性の良好なＭＩＳトランジスタ１０を形成することができる。また、ＭＩＳトランジスタ１０を形成する際に基板が高温に晒されることがないので、アクティブマトリクス基板２には、安価なガラス基板あるいはプラスチックフィルムを用いることもできる。さらに、球状半導体１１は、ウエーハ状の半導体基板に比較して、面積／体積比が高い。従って、少ない半導体材料で広い表面積を確保できるので、各画素に実装しても、各画素における開口率（光が透過して表示に直接、寄与する面積の比率）は低下しない。
【００４５】
また、球状半導体１１については、アクティブマトリクス基板２と対向基板３との間に介在してこれらの基板間の隙間寸法を規定するスペーサとして機能する。従って、球状半導体１１をアクティブマトリクス基板２に実装した後、アクティブマトリクス基板２に対して対向基板３を貼り合わせると、球状半導体１１はアクティブマトリクス基板２と対向基板３との間に所定の隙間を確保する。ここで、球状半導体１１は各画素に実装したもので、基板上に散布したものではない。従って、球状半導体１１は基板上に均一に分布するので、アクティブマトリクス基板２と対向基板３との間に所定の隙間寸法を高精度に確保する。それ故、アクティブマトリクス基板２と対向基板３との間に封入された液晶などの電気光学物質４９のほぼ層厚が一定なので、品位の高い表示を行うことができる。
【００４６】
［その他の実施の形態］
以上、本発明の実施の形態を、電気光学物質として液晶を用いたアクティブマトリクス型電気光学パネルであるアクティブマトリクス型液晶表示パネルを用いて説明したが、その他のアクティブマトリクス型電気光学パネルに本発明を適用することもできる。例えば、発光ポリマーを用いたエレクトロルミネッセンス（ＥＬ）や、プラズマディスプレイ（ＰＤＰ）や、電界放出素子（ＦＥＤ）等において、本発明を適用することもできる。
【００４７】
【発明の効果】
以上のとおり、本発明に係る電気光学パネルでは、球状半導体に画素スイッチング素子を形成した後、第１の基板上に実装するので、基板の耐熱性などの制約を受けることなく、最適な温度条件下でスイッチング素子を形成することができる。従って、トランジスタ特性の良好なスイッチング素子を形成することができる。また、スイッチング素子を形成する際に基板が高温に晒されることがないので、基板として、安価なガラス基板あるいはプラスチックフィルムを用いることもできる。さらに、球状半導体は、ウエーハ状の半導体基板に比較して、面積／体積比が高い。従って、少ない半導体材料で広い表面積を確保できるので、各画素に実装しても、各画素における開口率（光が透過して表示に直接、寄与する面積の比率）は低下しない。さらにまた、球状半導体を第１の基板に実装した後、第１の基板に対して第２の基板を貼り合わせると、球状半導体は第１の基板と第２の基板との間に所定の隙間を確保する。ここで、球状半導体は各画素に実装したもので、基板上に散布したものではない。従って、球状半導体は基板上に均一に分布するので、第１の基板と第２の基板とに所定の隙間寸法を高い精度をもって確保する。それ故、第１の基板と第２の基板との間に封入された液晶などの電気光学物質の層厚が一定なので、品位の高い表示を行うことができる。
【図面の簡単な説明】
【図１】本発明で用いた球状半導体の説明図である。
【図２】（Ａ）、（Ｂ）はいずれも、球状半導体を基板上に実装した状態を示す説明図である。
【図３】本発明を適用した電気光学パネルを対向基板の側からみた平面図である。
【図４】図３のＨ−Ｈ′線で切断したときの電気光学パネルの断面図である。
【図５】図３に示す電気光学パネルの構成を模式的に示すブロック図である。
【図６】（Ａ）、（Ｂ）はそれぞれ、図３に示す電気光学パネルにおける画素の一部を抜き出して示す平面図、およびこの画素上に実装された球状半導体の説明図である。
【図７】図６（Ａ）に示すように球状半導体を実装した状態の断面を模式的に示す説明図である。
【図８】従来の電気光学パネルの断面図である。
【図９】図８に示す電気光学パネルにおける画素の一部を抜き出して示す平面図である。
【図１０】図９に示す画素の断面を模式的に示す説明図である。
【符号の説明】
１ 電気光学パネル
２ アクティブマトリクス基板（第１の基板）
３ 対向基板（第２の基板）
８ 画素電極
１０ 画素スイッチング用のＭＩＳトランジスタ
１１ 球状半導体
１５ チャネル領域
１６ ソース領域
１７ ドレイン領域
１８ ゲート電極
２０、３０ 透明基板
３２ 対向電極
４７ 電気光学物質挟持領域
４９ 電気光学物質
６０ データ線駆動回路
７０ 走査線駆動回路
９０ データ線
９１ 走査線
１６０ ソース端子
１７０ ドレイン端子
１８０ ゲート端子
２００ シール材
２４１ 電気光学物質注入口
８００ 画素電極側端子部
９００ データ線側端子部
９１０ 走査線側端子部
２４２ 封止剤

Claims (5)

1. 第1の基板上に走査線とデータ線とによって区画された画素領域と、前記画素領域に配置された画素電極と、前記画素電極に対する画像信号の供給を制御する画素スイッチング素子と、を具備し、
   前記第１の基板に対向して配置された第２の基板と、前記第２の基板と前記第１の基板との間に挟持された電気光学物質とを有するアクティブマトリクス型電気光学パネルにおいて、
   前記スイッチング素子を構成するＭＩＳトランジスタのソース領域、ドレイン領域及びチャネル領域は1つの球状半導体の表面に配置されてなり、前記チャネル領域に対向してゲート領域が配置されてなり、
   前記第1の基板の前記画素領域内には、前記走査線から突出された走査線側端子部と、 前記データ線から突出されたデータ線側端子部と、前記画素電極から突出された画素電極側端子部、とを具備し、
   前記球状半導体には、前記ゲート領域に接続されたゲート端子と、前記ソース領域に接続されたソース端子と、前記ドレイン領域に接続されたドレイン端子とが配置されてなり、
   前記画素領域内において前記第1の基板上に配置された、前記走査線側端子部、前記データ線側端子部、前記画素電極側端子部の上にそれぞれ重なるように前記ゲート端子、前記ソース端子、前記ドレイン端子が配置されてなることを特徴とするアクティブマトリクス型電気光学パネル。
2. 請求項１において、前記第２の基板は、前記画素電極に対向する対向電極を備えてなることを特徴とするアクティブマトリクス型電気光学パネル。
3. 請求項１乃至請求項２のいずれかにおいて、前記電気光学物質として液晶を用いたことを特徴とするアクティブマトリクス型電気光学パネル。
4. 請求項１乃至請求項３のいずれかにおいて、前記球状半導体は、前記第１の基板と前記第２の基板との間に介在して当該基板間の隙間寸法を規定していることを特徴とするアクティブマトリクス型電気光学パネル。
5. 請求項４において、前記第１の基板上には、前記走査線を介して走査信号を出力する走査線駆動回路、および前記データ線を介してデータ信号を出力するデータ線駆動回路が形成され、該データ線駆動回路および前記走査線駆動回路は、球状の半導体材料の表面にトランジスタ素子が形成されてなる球状半導体によって回路構成されていることを特徴とするアクティブマトリクス型電気光学パネル。

Images