JP3840969B2 - 多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブル - Google Patents
多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブル Download PDFInfo
- Publication number
- JP3840969B2 JP3840969B2 JP2001384802A JP2001384802A JP3840969B2 JP 3840969 B2 JP3840969 B2 JP 3840969B2 JP 2001384802 A JP2001384802 A JP 2001384802A JP 2001384802 A JP2001384802 A JP 2001384802A JP 3840969 B2 JP3840969 B2 JP 3840969B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pad
- delay time
- time difference
- core cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Conductors (AREA)
- Processing Of Terminals (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブルに関する。
【０００２】
【従来の技術】
一般的な多芯ケーブルの端末処理方法としては、圧接や圧着等のコネクタ接続、基板への半田接続等が挙げられる。これらの接続方法は、ノイズ対策としてシールドを施す等の付加機能を設けることはあっても、導体間の遅延時間差（Ｓｋｅｗ）については考慮されていない。このため導体間の遅延時間差は多芯ケーブルの性能にのみ左右される。
【０００３】
【発明が解決しようとする課題】
ところで、近年の通信機器や情報処理装置の高速伝送化に伴い、接続に用いられる多芯ケーブルについて、導体間の遅延時間差を極力小さくすることが要求されている。遅延時間差による誤動作や動作不安定等を防止するためである。
【０００４】
しかしながら、多芯ケーブルの製造条件の安定による小遅延時間差化にはある程度限界があり、さらなる小遅延時間差化に対応できないという問題があった。
【０００５】
そこで、本発明の目的は、上記課題を解決し、導体間の遅延時間差が極めて小さい多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブルを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明の多芯ケーブルの端末処理方法は、複数のケーブルをフラットに整列させ、両面を粘着テープで貼り合わせて多芯ケーブルを形成し、その多芯ケーブルの両端末の被覆を除去して導体を露出させ、多芯ケーブルの一方の端末の各導体をベタパッド付のプリント基板のベタパッドに一括接続し、各導体ごとに接続されたパッドが形成されるように、プリント基板のベタパッドを切断加工した後、各導体間の遅延時間差を測定し、多芯ケーブルの他方の端末の各導体をベタパッド付の他のプリント基板のベタパッドに一括接続し、測定結果に基づいて各導体間の遅延時間差がなくなるように他のプリント基板のベタパッドをトリミング及び切断加工を施して遅延時間差調整部とパッドとを各導体ごとに形成するものである。
【０００７】
本発明の多芯ケーブルの端末処理方法は、多芯ケーブルの両端末の被覆を除去して導体をそれぞれ露出させ、多芯ケーブルの一方の端末の各導体をベタパッド付のプリント基板のベタパッドに一括接続し、各導体ごとに接続されたパッドが形成されるように、プリント基板のベタパッドを切断加工した後、各導体間の遅延時間差を測定し、多芯ケーブルの他方の端末の各導体をベタパッド付の他のプリント基板のベタパッドに一括接続し、測定結果に基づいて各導体間の遅延時間差がなくなるように他のプリント基板のベタパッドをトリミング及び切断加工を施して遅延時間差調整部とパッドとを各導体ごとに形成するものである。
【０００８】
本発明の端末処理済み多芯ケーブルは、多芯ケーブルと、多芯ケーブルの両端末の各導体ごとに接続されたパッドを有する一対のプリント基板と、いずれか一方のプリント基板の各パッドと各導体との間に、各導体間の遅延時間差をなくすための遅延時間差調整部が設けられているものである。
【０００９】
本発明によれば、多芯ケーブルの導体とプリント基板のパッドとの間に各導体間の遅延時間差を調整するための遅延時間差調整部を設けるので、導体間の遅延時間差が極めて小さい多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブルの提供を実現することができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【００１１】
図１（ａ）〜（ｄ）は本発明の多芯ケーブルの端末処理方法の一実施の形態を示す工程図である。
【００１２】
複数（図では４本であるが限定されない。）のケーブル１を粘着テープ２に並列に貼り付け（整列フラット化）、ケーブル１を挟むように粘着テープ３を貼り付けて多芯ケーブル４を形成する。多芯ケーブル４の両端末の被覆を除去して各導体５をそれぞれ露出させる（図１（ａ））。
【００１３】
この多芯ケーブル４の一方（図では左側）の端末の各導体５をベタパッド付フレキシブルプリント基板（以下「ＦＰＣ」という。）６のベタパッド７に導体５の向きを揃えずに不整線の状態で半田８を用いて一括接続する（図１（ｂ））。
【００１４】
導体５が一括接続されたＦＰＣ６のベタパッド７を、図示しないレーザ若しくは切断金型を用いて導体５及び半田８ごと切断して不要個所（右下がり斜線部９）を除去することにより、直線状のパッド１０が形成され、半製品が得られる（図１（ｃ））。
【００１５】
この半製品について各導体５間の遅延時間差を測定する。測定後、端末処理されていない他方（図では右側）の端末の各導体５を他のＦＰＣ１１のベタパッド１２に導体５の向きを揃えずに不整線（図では整線となっている。）の状態で一括接続する。測定結果に基づいて各導体５間の遅延時間差がなくなるようにＦＰＣ１１のベタパッド１２をレーザ光照射によりトリミングして不要個所（右下がり斜線部１４）を除去して折線状若しくは曲線状の遅延時間差調整部１３と直線状のパッド１５とを各導体５ごとに形成することにより、遅延時間差が極めて小さい端末処理済み多芯ケーブルの完成品が得られる（図１（ｄ））。
【００１６】
なお、本実施の形態では複数のディスクリートケーブルを用いた場合で説明したが、本発明はこれに限定されず、複数対のツイストペアケーブルやフラットケーブルや同軸ケーブルに適用してもよい。また、端末処理済み多芯ケーブルの接続先はＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：プリント基板）やコネクタであってもよい。ベタパッドの切断加工は、レーザ加工機、切断用金型、研磨機等を用いてもよい。導体のベタパッドへの接続方法は、半田付けの他熱圧着、溶接等を用いてもよい。さらに、本実施の形態ではベタパッドに導体のピッチを揃えずに不整線の状態で一括接続したが、本発明はこれに限定されず、ピッチを揃えた整線の状態で一括接続してもよい。さらに、本実施の形態ではフレキシブルプリント基板を用いた場合で説明したが、本発明はこれに限定されるものではなく、通常のプリント基板や両面基板や多層基板を用いてもよい。
【００１７】
次に具体的な数値を挙げて説明するが、本発明はこれに限定されるものではない。
【００１８】
【実施例】
（実施例１）
導体（コア）５が４０ＡＷＧ（Ａｍｅｒｉｃａｎ Ｗｉｒｅ Ｇａｕｇｅ：外径約０．０９ｍｍ）の錫メッキ銅合金線、絶縁体が厚さ０．０８ｍｍ（外径０．２５ｍｍ）のＰＦＡ（四フッ化エチレンパーフロロプロピルビニルエーテル共重合体）からなるディスクリートケーブルワイヤ１を、ピッチＰ１＝０．５ｍｍでフラットに整列し、両側から粘着テープ２、３で挟むように貼り合わせて固定する。このテープ状の多芯ケーブル４を長さＬ１（例えば４００ｍｍ）に切断する。多芯ケーブル４の両端から各々長さＬ２＝２ｍｍの位置にＣＯ2レーザ光を照射してスリットを形成し、粘着テープ２、３とケーブル１の絶縁体とを一括して剥離し、導体５を露出させる（図１（ａ））。
【００１９】
次に露出した導体５を図示しない半田バスに浸漬し、導体５に予備半田を施す。多芯ケーブル４の一端の導体５を不整線のまま一括接続可能なベタパッド付ＦＰＣに一括半田付けを行う（図１（ｂ））。
【００２０】
レーザ光を照射して半田８をピッチＰ１＝０．５ｍｍ、幅Ｗ１＝０．３ｍｍ、パッド間隔Ｓ１＝０．２ｍｍになるように切断して半製品を形成する（図１（ｃ））。
【００２１】
半製品について遅延時間を測定する。測定後、端末処理されていない方の端末について、前述と同様にＦＰＣ１１に一括半田付けを行う。測定結果に基づいて、遅延時間の大きい導体５は遅延時間の小さい導体５より電気長が長くなり、かつパッド１５のピッチＰ２＝０．５ｍｍ、幅Ｗ２＝０．３ｍｍ、パッド間隔Ｓ２＝０．２ｍｍとなるように切断パターン（遅延時間差調整部）１３を決定し、レーザ光照射により切断する。このような切断パターンにより遅延時間を調整して、遅延時間差を小さくした端末処理済み多芯ケーブルの完成品が得られる。なお、遅延時間差調整部の形状は図では鋸波状、Ｕ字形状、Ｖ字形状となっているが、本発明はこれに限定されるものではなく、正弦波状、矩形波状のいずれであってもよい（図１（ｄ））。
【００２２】
（実施例２）
内部導体（以下「コア」という。）５が２８ＡＷＧ（外径約０．３８ｍｍ）の錫メッキ軟銅線で、絶縁体が厚さ０．１０ｍｍ（外径約０．５８ｍｍ）のＰＶＣ（ポリ塩化ビフェニール）からなる１０対シールドケーブルにおいて、ケーブルを加工長Ｌ１＝９００ｍｍに切断後、内部導体５のピッチが０．８ｍｍとなるようにフラットに整列し、両側から熱融着テープ２、３で挟むように貼り合わせて固定する。
【００２３】
固定後、両端末から長さＬ２＝５ｍｍの位置にてストリップ刃を入れストリップし、内部導体５を露出させる（図１（ａ））。
【００２４】
内部導体５を露出させた後、実施例１と同様に予備半田を行い、一方の端末の内部導体５にＦＰＣ６の一括半田接続を行う（図１（ｂ））。
【００２５】
レーザ光照射を行い、ピッチＰ１＝０．８ｍｍ、幅Ｗ１＝０．４ｍｍ、パッド間隔Ｓ１＝０．４ｍｍになるように切断して半製品を形成する（図１（ｃ））。
実施例１と同様に半製品の遅延時間を測定し、他方の端末の内部導体５に一括半田接続し、切断パターン１３を決定した後、切断作業を行うことにより端末処理済み多芯ケーブルの完成品が得られる（図１（ｄ））。
【００２６】
実施例１の効果を表１に示し、実施例２の効果を表２に示す。
【００２７】
【表１】
【００２８】
【表２】
【００２９】
両表より、遅延時間差を小さくすることができ、導体間の遅延時間差が極めて小さい端末処理済み多芯ケーブルが得られることが分かる。
【００３０】
【発明の効果】
以上要するに本発明によれば、導体間の遅延時間差が極めて小さい多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブルの提供を実現することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の多芯ケーブルの端末処理方法の一実施の形態を示す工程図である。
【符号の説明】
１ ケーブル
２、３ 粘着テープ（熱融着テープ）
４ 多芯ケーブル
５ 導体（コア、内部導体）
６、１１ ベタパッド付フレキシブルプリント基板（ＦＰＣ）
８ 半田
１０、１５ パッド
１３ 遅延時間差調整部（切断パターン）
【発明の属する技術分野】
本発明は、多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブルに関する。
【０００２】
【従来の技術】
一般的な多芯ケーブルの端末処理方法としては、圧接や圧着等のコネクタ接続、基板への半田接続等が挙げられる。これらの接続方法は、ノイズ対策としてシールドを施す等の付加機能を設けることはあっても、導体間の遅延時間差（Ｓｋｅｗ）については考慮されていない。このため導体間の遅延時間差は多芯ケーブルの性能にのみ左右される。
【０００３】
【発明が解決しようとする課題】
ところで、近年の通信機器や情報処理装置の高速伝送化に伴い、接続に用いられる多芯ケーブルについて、導体間の遅延時間差を極力小さくすることが要求されている。遅延時間差による誤動作や動作不安定等を防止するためである。
【０００４】
しかしながら、多芯ケーブルの製造条件の安定による小遅延時間差化にはある程度限界があり、さらなる小遅延時間差化に対応できないという問題があった。
【０００５】
そこで、本発明の目的は、上記課題を解決し、導体間の遅延時間差が極めて小さい多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブルを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明の多芯ケーブルの端末処理方法は、複数のケーブルをフラットに整列させ、両面を粘着テープで貼り合わせて多芯ケーブルを形成し、その多芯ケーブルの両端末の被覆を除去して導体を露出させ、多芯ケーブルの一方の端末の各導体をベタパッド付のプリント基板のベタパッドに一括接続し、各導体ごとに接続されたパッドが形成されるように、プリント基板のベタパッドを切断加工した後、各導体間の遅延時間差を測定し、多芯ケーブルの他方の端末の各導体をベタパッド付の他のプリント基板のベタパッドに一括接続し、測定結果に基づいて各導体間の遅延時間差がなくなるように他のプリント基板のベタパッドをトリミング及び切断加工を施して遅延時間差調整部とパッドとを各導体ごとに形成するものである。
【０００７】
本発明の多芯ケーブルの端末処理方法は、多芯ケーブルの両端末の被覆を除去して導体をそれぞれ露出させ、多芯ケーブルの一方の端末の各導体をベタパッド付のプリント基板のベタパッドに一括接続し、各導体ごとに接続されたパッドが形成されるように、プリント基板のベタパッドを切断加工した後、各導体間の遅延時間差を測定し、多芯ケーブルの他方の端末の各導体をベタパッド付の他のプリント基板のベタパッドに一括接続し、測定結果に基づいて各導体間の遅延時間差がなくなるように他のプリント基板のベタパッドをトリミング及び切断加工を施して遅延時間差調整部とパッドとを各導体ごとに形成するものである。
【０００８】
本発明の端末処理済み多芯ケーブルは、多芯ケーブルと、多芯ケーブルの両端末の各導体ごとに接続されたパッドを有する一対のプリント基板と、いずれか一方のプリント基板の各パッドと各導体との間に、各導体間の遅延時間差をなくすための遅延時間差調整部が設けられているものである。
【０００９】
本発明によれば、多芯ケーブルの導体とプリント基板のパッドとの間に各導体間の遅延時間差を調整するための遅延時間差調整部を設けるので、導体間の遅延時間差が極めて小さい多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブルの提供を実現することができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【００１１】
図１（ａ）〜（ｄ）は本発明の多芯ケーブルの端末処理方法の一実施の形態を示す工程図である。
【００１２】
複数（図では４本であるが限定されない。）のケーブル１を粘着テープ２に並列に貼り付け（整列フラット化）、ケーブル１を挟むように粘着テープ３を貼り付けて多芯ケーブル４を形成する。多芯ケーブル４の両端末の被覆を除去して各導体５をそれぞれ露出させる（図１（ａ））。
【００１３】
この多芯ケーブル４の一方（図では左側）の端末の各導体５をベタパッド付フレキシブルプリント基板（以下「ＦＰＣ」という。）６のベタパッド７に導体５の向きを揃えずに不整線の状態で半田８を用いて一括接続する（図１（ｂ））。
【００１４】
導体５が一括接続されたＦＰＣ６のベタパッド７を、図示しないレーザ若しくは切断金型を用いて導体５及び半田８ごと切断して不要個所（右下がり斜線部９）を除去することにより、直線状のパッド１０が形成され、半製品が得られる（図１（ｃ））。
【００１５】
この半製品について各導体５間の遅延時間差を測定する。測定後、端末処理されていない他方（図では右側）の端末の各導体５を他のＦＰＣ１１のベタパッド１２に導体５の向きを揃えずに不整線（図では整線となっている。）の状態で一括接続する。測定結果に基づいて各導体５間の遅延時間差がなくなるようにＦＰＣ１１のベタパッド１２をレーザ光照射によりトリミングして不要個所（右下がり斜線部１４）を除去して折線状若しくは曲線状の遅延時間差調整部１３と直線状のパッド１５とを各導体５ごとに形成することにより、遅延時間差が極めて小さい端末処理済み多芯ケーブルの完成品が得られる（図１（ｄ））。
【００１６】
なお、本実施の形態では複数のディスクリートケーブルを用いた場合で説明したが、本発明はこれに限定されず、複数対のツイストペアケーブルやフラットケーブルや同軸ケーブルに適用してもよい。また、端末処理済み多芯ケーブルの接続先はＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：プリント基板）やコネクタであってもよい。ベタパッドの切断加工は、レーザ加工機、切断用金型、研磨機等を用いてもよい。導体のベタパッドへの接続方法は、半田付けの他熱圧着、溶接等を用いてもよい。さらに、本実施の形態ではベタパッドに導体のピッチを揃えずに不整線の状態で一括接続したが、本発明はこれに限定されず、ピッチを揃えた整線の状態で一括接続してもよい。さらに、本実施の形態ではフレキシブルプリント基板を用いた場合で説明したが、本発明はこれに限定されるものではなく、通常のプリント基板や両面基板や多層基板を用いてもよい。
【００１７】
次に具体的な数値を挙げて説明するが、本発明はこれに限定されるものではない。
【００１８】
【実施例】
（実施例１）
導体（コア）５が４０ＡＷＧ（Ａｍｅｒｉｃａｎ Ｗｉｒｅ Ｇａｕｇｅ：外径約０．０９ｍｍ）の錫メッキ銅合金線、絶縁体が厚さ０．０８ｍｍ（外径０．２５ｍｍ）のＰＦＡ（四フッ化エチレンパーフロロプロピルビニルエーテル共重合体）からなるディスクリートケーブルワイヤ１を、ピッチＰ１＝０．５ｍｍでフラットに整列し、両側から粘着テープ２、３で挟むように貼り合わせて固定する。このテープ状の多芯ケーブル４を長さＬ１（例えば４００ｍｍ）に切断する。多芯ケーブル４の両端から各々長さＬ２＝２ｍｍの位置にＣＯ2レーザ光を照射してスリットを形成し、粘着テープ２、３とケーブル１の絶縁体とを一括して剥離し、導体５を露出させる（図１（ａ））。
【００１９】
次に露出した導体５を図示しない半田バスに浸漬し、導体５に予備半田を施す。多芯ケーブル４の一端の導体５を不整線のまま一括接続可能なベタパッド付ＦＰＣに一括半田付けを行う（図１（ｂ））。
【００２０】
レーザ光を照射して半田８をピッチＰ１＝０．５ｍｍ、幅Ｗ１＝０．３ｍｍ、パッド間隔Ｓ１＝０．２ｍｍになるように切断して半製品を形成する（図１（ｃ））。
【００２１】
半製品について遅延時間を測定する。測定後、端末処理されていない方の端末について、前述と同様にＦＰＣ１１に一括半田付けを行う。測定結果に基づいて、遅延時間の大きい導体５は遅延時間の小さい導体５より電気長が長くなり、かつパッド１５のピッチＰ２＝０．５ｍｍ、幅Ｗ２＝０．３ｍｍ、パッド間隔Ｓ２＝０．２ｍｍとなるように切断パターン（遅延時間差調整部）１３を決定し、レーザ光照射により切断する。このような切断パターンにより遅延時間を調整して、遅延時間差を小さくした端末処理済み多芯ケーブルの完成品が得られる。なお、遅延時間差調整部の形状は図では鋸波状、Ｕ字形状、Ｖ字形状となっているが、本発明はこれに限定されるものではなく、正弦波状、矩形波状のいずれであってもよい（図１（ｄ））。
【００２２】
（実施例２）
内部導体（以下「コア」という。）５が２８ＡＷＧ（外径約０．３８ｍｍ）の錫メッキ軟銅線で、絶縁体が厚さ０．１０ｍｍ（外径約０．５８ｍｍ）のＰＶＣ（ポリ塩化ビフェニール）からなる１０対シールドケーブルにおいて、ケーブルを加工長Ｌ１＝９００ｍｍに切断後、内部導体５のピッチが０．８ｍｍとなるようにフラットに整列し、両側から熱融着テープ２、３で挟むように貼り合わせて固定する。
【００２３】
固定後、両端末から長さＬ２＝５ｍｍの位置にてストリップ刃を入れストリップし、内部導体５を露出させる（図１（ａ））。
【００２４】
内部導体５を露出させた後、実施例１と同様に予備半田を行い、一方の端末の内部導体５にＦＰＣ６の一括半田接続を行う（図１（ｂ））。
【００２５】
レーザ光照射を行い、ピッチＰ１＝０．８ｍｍ、幅Ｗ１＝０．４ｍｍ、パッド間隔Ｓ１＝０．４ｍｍになるように切断して半製品を形成する（図１（ｃ））。
実施例１と同様に半製品の遅延時間を測定し、他方の端末の内部導体５に一括半田接続し、切断パターン１３を決定した後、切断作業を行うことにより端末処理済み多芯ケーブルの完成品が得られる（図１（ｄ））。
【００２６】
実施例１の効果を表１に示し、実施例２の効果を表２に示す。
【００２７】
【表１】
【表２】
両表より、遅延時間差を小さくすることができ、導体間の遅延時間差が極めて小さい端末処理済み多芯ケーブルが得られることが分かる。
【００３０】
【発明の効果】
以上要するに本発明によれば、導体間の遅延時間差が極めて小さい多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブルの提供を実現することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の多芯ケーブルの端末処理方法の一実施の形態を示す工程図である。
【符号の説明】
１ ケーブル
２、３ 粘着テープ（熱融着テープ）
４ 多芯ケーブル
５ 導体（コア、内部導体）
６、１１ ベタパッド付フレキシブルプリント基板（ＦＰＣ）
８ 半田
１０、１５ パッド
１３ 遅延時間差調整部（切断パターン）
Claims (2)
- 複数のケーブルをフラットに整列させ、両面を粘着テープで貼り合わせて多芯ケーブルを形成し、その多芯ケーブルの両端末の被覆を除去して導体を露出させ、該多芯ケーブルの一方の端末の各導体をベタパッド付のプリント基板のベタパッドに一括接続し、各導体ごとに接続されたパッドが形成されるように、上記プリント基板のベタパッドを切断加工した後、各導体間の遅延時間差を測定し、上記多芯ケーブルの他方の端末の各導体をベタパッド付の他のプリント基板のベタパッドに一括接続し、測定結果に基づいて各導体間の遅延時間差がなくなるように他のプリント基板のベタパッドをトリミング及び切断加工を施して遅延時間差調整部とパッドとを各導体ごとに形成することを特徴とする多芯ケーブルの端末処理方法。
- 多芯ケーブルの両端末の被覆を除去して導体をそれぞれ露出させ、該多芯ケーブルの一方の端末の各導体をベタパッド付のプリント基板のベタパッドに一括接続し、各導体ごとに接続されたパッドが形成されるように、上記プリント基板のベタパッドを切断加工した後、各導体間の遅延時間差を測定し、上記多芯ケーブルの他方の端末の各導体をベタパッド付の他のプリント基板のベタパッドに一括接続し、測定結果に基づいて各導体間の遅延時間差がなくなるように他のプリント基板のベタパッドをトリミング及び切断加工を施して遅延時間差調整部とパッドとを各導体ごとに形成することを特徴とする多芯ケーブルの端末処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384802A JP3840969B2 (ja) | 2001-12-18 | 2001-12-18 | 多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384802A JP3840969B2 (ja) | 2001-12-18 | 2001-12-18 | 多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003187644A JP2003187644A (ja) | 2003-07-04 |
| JP3840969B2 true JP3840969B2 (ja) | 2006-11-01 |
Family
ID=27594447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384802A Expired - Fee Related JP3840969B2 (ja) | 2001-12-18 | 2001-12-18 | 多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3840969B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106030729B (zh) * | 2014-02-21 | 2017-10-31 | 住友电气工业株式会社 | 布线构件及其制造方法 |
| KR102699453B1 (ko) * | 2019-03-07 | 2024-08-27 | 주식회사 아도반테스토 | 전기적 접속을 제공하는 방법 및 인쇄 회로 기판 |
-
2001
- 2001-12-18 JP JP2001384802A patent/JP3840969B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003187644A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7857657B2 (en) | Multicore cable connector having an alignment plate with a cable receiving portion on one side and a substrate receiving portion on the other side | |
| US7772496B2 (en) | Flat cable | |
| US8878062B2 (en) | Cable connection structure and cable connection method | |
| TWI375367B (en) | Connection structure of coaxial cable harness | |
| TWI383553B (zh) | 同軸電纜線束之連接構造及連接方法 | |
| US6148510A (en) | Method for producing terminal wire connection | |
| JP2017037800A (ja) | ケーブルハーネスおよびその製造方法 | |
| JP2009202158A (ja) | レーザ溶接方法 | |
| JP3840969B2 (ja) | 多芯ケーブルの端末処理方法及び端末処理済み多芯ケーブル | |
| JP2648552B2 (ja) | 金属配線の接続方法 | |
| JP2003086911A (ja) | 電線の端末接続部構造および接続方法 | |
| JPH0564479B2 (ja) | ||
| JP5568262B2 (ja) | 端末加工同軸ケーブル | |
| JP2006185741A (ja) | 端末加工同軸ケーブル及びその製造方法 | |
| US20240032994A1 (en) | Electric wire connection structure, electric wire connection method, medical device, and method of manufacturing medical device | |
| JP4144855B2 (ja) | 電線加工品およびその製造方法 | |
| KR102567788B1 (ko) | 플렉시블 플랫 케이블의 도체 도금 준비를 위한 연결구조체 및 연결방법 | |
| JP3885644B2 (ja) | 極細ケーブルの接続基板及び接続方法 | |
| JP2000228118A (ja) | 極細同軸フラットケーブル加工品及びその製造方法 | |
| JP7302627B2 (ja) | 電線接続構造、電線接続方法、医療器具、及び医療器具の製造方法 | |
| JP2000277226A (ja) | 極細同軸フラットケーブル加工品の製造方法 | |
| JPH11297133A (ja) | 電線加工品及びその製造方法 | |
| CN107534229B (zh) | 带连接器的多芯线缆及其制造方法 | |
| JPH04239794A (ja) | 回路基板の製造方法 | |
| JP4325136B2 (ja) | 多芯ケーブルの端末接続方法及びその端末接続部 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |