JP3840147B2 - 成膜装置、成膜方法およびそれを用いた電子放出素子、電子源、画像形成装置の製造方法 - Google Patents
成膜装置、成膜方法およびそれを用いた電子放出素子、電子源、画像形成装置の製造方法 Download PDFInfo
- Publication number
- JP3840147B2 JP3840147B2 JP2002180720A JP2002180720A JP3840147B2 JP 3840147 B2 JP3840147 B2 JP 3840147B2 JP 2002180720 A JP2002180720 A JP 2002180720A JP 2002180720 A JP2002180720 A JP 2002180720A JP 3840147 B2 JP3840147 B2 JP 3840147B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- filament
- film forming
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/26—Deposition of carbon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Cold Cathode And The Manufacture (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に膜を形成するための成膜装置、成膜方法および該成膜方法を用いた電子放出素子、電子源、画像形成装置の製造方法に関する。
【０００２】
【従来の技術】
従来、成膜装置としては、ＣＶＤ法やスパッタ法等を用いたものがある。また、タングステン等のワイヤーを加熱して成膜する、Ｃａｔ−ＣＶＤ装置や、ＨＦ−ＣＶＤ装置等もあり、低コスト化や大面積に成膜できる等の点で有利である。
【０００３】
従来のＣａｔ−ＣＶＤ装置は、例えば、Ｈｉｄｅｋｉ Ｍａｔｓｕｍｕｒａ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆ Ｏｐｅｎ Ｍｅｅｔｉｎｇ ｏｆＣａｔ−ＣＶＤ Ｐｒｏｊｅｃｔ，１９９９，ｐ１に記載されているように、原料ガスを触媒性フィラメントで分解し、基板に膜を堆積するものや、特開昭６０−２２１３９５号公報に開示されているように、基板にバイアスを印加し、加熱したフィラメントから発生する電子を基板に照射しながらダイヤモンドを生成する技術等が知られている。
【０００４】
【発明が解決しようとする課題】
従来のＣＶＤ法やスパッタ法の成膜装置においては、大面積な領域に成膜する場合、装置のコストや装置の規模が大きくなる問題があった。
【０００５】
また、Ｃａｔ−ＣＶＤ法やＨＦ−ＣＶＤ法等の成膜装置においては、成膜速度や膜質を向上させるために、例えば、特開昭６０−２２１３９５号公報には図１０に示すような装置構成により、電子を照射しながら成膜する手法が開示されている。尚、同図において、１００１は真空チャンバー、１００２は基板ホルダー、１００３はフィラメント、１００５は基板バイアス電源、１００７はフィラメント加熱電源、１００８はガス導入口、１００９は真空排気装置、１０１０は基板、１０１１は膜である。
【０００６】
しかしながら、上記のような装置構成では、基板とフィラメント間での電位形状によりフィラメントからの電子軌道が決定してしまい、図１１に示すようにフィラメント直下にのみ電子が照射され、成膜エリアが限定されてしまっていた。その結果、上記の成膜装置においては、大面積に亘って均一な膜を形成することは困難であった。
【０００７】
また、特開平４−１６５９３号公報に開示されている例では、膜の均一性を向上させるために、図１２に示すように、フィラメント１００３の電位を補正する端子１０１２を設ける装置構成が提案されているが、大面積な領域に亘って均一性良く成膜することは困難であった。
【０００８】
本発明は、上記のような問題点を解決するためになされたものであって、その主たる目的は、ＨＦ−ＣＶＤ型成膜装置において、フィラメントから発生した電子を基板に照射しながら、基板上に所望の膜を成膜する成膜装置において、効率的に電子を照射するとともに、大面積に亘って均一な膜を成膜し得る成膜装置および、成膜方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために成された本発明の構成は、以下の通りである。
【００１０】
即ち、本発明は、基板上に膜を形成するための成膜装置であって、内部を減圧状態に保持することのできるチャンバーと、前記チャンバー内に配置された、制御電極と、該制御電極と対向するように配置された、膜が形成される基板を保持する基板ホルダーと、前記基板ホルダーと前記制御電極との間に配置された、電子を放出するためのフィラメントと、前記制御電極に印加する電位を、前記フィラメントに印加される電位よりも低く設定する手段と、前記膜が形成される基板に印加する電位を、前記フィラメントに印加される電位よりも高く設定する手段とを有することを特徴とする成膜装置を提供する。
【００１１】
上記本発明の成膜装置は、更なる好ましい特徴として、
「前記制御電極は、平板状であること」、
「前記制御電極は、前記膜が形成される基板と実質的に平行に配置されること」、
「前記フィラメントには交流電圧が印加されること」、
「前記チャンバーの内壁の電位は、前記制御電極の電位よりも高く、前記基板の電位よりも低い電位に制御されること」、
を含む。
【００１２】
また本発明は、基板上に膜を形成するための成膜方法であって、制御電極と、該制御電極と対向して配置した、膜を形成するための基板との間に電子を放出するためのフィラメントを配置し、前記膜の原料となるガスを含む雰囲気中において、前記フィラメントを加熱すると共に、前記フィラメントに印加される電位よりも低い電位を前記制御電極に印加し、さらに、前記フィラメントに印加される電位よりも高い電位を前記膜が形成される基板に印加することを特徴とする成膜方法を提供する。
【００１３】
上記本発明の成膜方法は、更なる好ましい特徴として、
「前記膜の形成時における、前記基板に照射される電子の平均自由行程をＬｅ、前記フィラメントから前記基板までの距離をＤとした時に、ＬｅとＤの関係がＬｅ＞Ｄを満たすこと」、
「前記基板と前記フィラメントの間の電位を変化させながら成膜すること」、
「前記原料となるガスが炭化水素ガスであること」、
を含む。
【００１４】
また本発明は、基板上にカソード電極が形成され、該カソード電極上に電子放出膜を有する電子放出素子の製造方法において、前記電子放出膜を上記本発明の成膜方法で形成することを特徴とする電子放出素子の製造方法を提供する。
【００１５】
また本発明は、基板上に電子放出素子を多数配列してなる電子源の製造方法において、前記電子放出素子を上記本発明の電子放出素子の製造方法で製造することを特徴とする電子源の製造方法を提供する。
【００１６】
さらに本発明は、電子源と電子が照射されることで発光する発光部材とを有する画像形成装置の製造方法において、前記電子源を上記本発明の電子源の製造方法で製造することを特徴とする画像形成装置の製造方法を提供する。
【００１７】
【発明の実施の形態】
以下に、図面を参照して、本発明の好適な実施の形態を詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置等は、特に特定的な記載が無い限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１８】
図１は、本発明の最も基本的な成膜装置を示す模式図である。１は真空チャンバー、２は基板ホルダー、３はフィラメント、４は基板に対向して配置された制御電極、５は基板バイアス電源、６は制御電極電源、７はフィラメント加熱電源、８はガス導入口、９は真空排気装置、１０は基板、１１は膜、１２はチャンバー電位を制御する電源である。
【００１９】
本発明の成膜装置の成膜機構を説明すると、原料ガス雰囲気中において、基板１０とフィラメント３の間の電位が、基板側が正の電位になるように電圧を印加する。さらに、制御電極４とフィラメント３の間の電位が、制御電極側が負になるように電圧を印加する。この状態で、フィラメントを通電加熱すると、フィラメントから発生した熱電子が原料ガスを分解し基板上に膜が堆積される。
【００２０】
前述のように、従来のＨＦ−ＣＶＤ型成膜装置においては、基板とフィラメント間での電位形状によりフィラメントからの電子軌道が決定してしまい、フィラメント直下にのみ電子が照射され、成膜エリアが限定されてしまっていた。その結果、大面積に亘って均一な膜を形成することは困難であった。
【００２１】
一方、本発明の成膜装置では、図１に示したように、基板１０に対向して、フィラメント上部に制御電極４を設けることで、フィラメント３から発生した電子の軌道は、制御電極４でコントロールでき、図２に示すように、基板表面に均一に電子を照射でき、均一性の高い膜を得ることができる。
【００２２】
さらに、図３に示すように、フィラメント３の配置するエリアを広くし、基板１０と制御電極４の間の電位をコントロールすることで、大面積に均一な膜を得ることができる。
【００２３】
制御電極４に印加する電圧は、基板の大きさや、フィラメントの形状、電位等で異なり、それぞれ、装置の設計により最適な値を適宜選択することができる。
【００２４】
また、制御電極４は平板状であるのが好ましく、また、基板を覆うように該基板と実質的に平行に配置することが望ましく、成膜エリアや電位形状により、適宜最適なサイズを選択すればよい。
【００２５】
本発明の成膜装置では、成膜チャンバー１の内壁の電位は、電源１２により制御電極４の電位よりも高く、かつ、基板１０の電位よりも低い電位に設定するのが好ましく、一般的には、接地状態で成膜すれば良い。これにより、成膜装置内壁への電子やイオンの到達量を抑制でき、装置内壁に不要な堆積物が付着するのを防止することができる。
【００２６】
また、原料ガス雰囲気中で、基板に電子を照射し成膜すると、成膜過程において基板とフィラメント間に、正に帯電したイオンが発生する。発生したイオンは、基板とフィラメント間の電位の低いフィラメント周辺に集まり、電位を乱す原因となるが、本発明のように、制御電極を配置した装置構成にすることで、該イオンを高率良く除去することができ、成膜装置内の電位形状を正常に保つことができ、効率よく基板に電子を照射することができる。
【００２７】
本発明の成膜装置におけるフィラメント形状は、図１のように直線状でも良いし、図４に示すようにコイル状でも良い。フィラメント３の加熱には、電子軌道に大きく影響を与えないために、交流電圧を加えることが好ましい。
【００２８】
さらに、本発明の成膜方法では、基板に照射する電子のエネルギーによって、膜質を制御することができ、例えば原料ガスに炭化水素ガスを用いた場合、高エネルギーの電子を照射すると、カーボンの結晶性を向上させることができ、必要に応じて膜質を制御することができる。
【００２９】
基板に照射する電子のエネルギーで膜質をコントロールする場合、制御性を向上するためには、基板にはある一定の揃ったエネルギーの電子が照射されることが好ましい。即ち、フィラメントから発生した電子は、基板に照射されるまでにガス分子等に衝突しない条件が好ましい。
【００３０】
この時の条件を説明すると、図５に示すように、フィラメント３から発生した電子の平均自由行程をＬｅ、基板１０とフィラメント３の間の距離をＤとすると、Ｌｅ＞Ｄなる条件においては、加速された大多数の電子は、基板１０に到達するまでの間に、ほとんど散乱を受けずに基板１０に衝突することができる。原料ガス雰囲気中の電子の平均自由行程Ｌｅは、成膜ガス圧力をＰとすると、図６に示すように基本的にはＬｅ∝（１／Ｐ）で記述できる。加速された電子のエネルギーにより基板表面は高エネルギー状態になっており、そのエネルギーに依存して基板に堆積する膜質が変化する。
【００３１】
上記にような成膜条件下では、例えば、成膜中の基板バイアスを変化させることで、膜厚方向に膜質が変化するような膜構造を得ることができ、必要な抵抗値や特性に応じて最適な成膜条件を選択すれば良い。
【００３２】
本発明の成膜方法に用いる原料ガスとしては、例えば多結晶Ｓｉや非晶質Ｓｉ等の場合は、シラン等のＳｉ系ガスが用いられ、グラファイトやアモルファスカーボン等の炭素材料を堆積する場合は、ＣＨ4やＣ2Ｈ4等の一般的炭化水素ガスが挙げられ、必要に応じて、Ｈ2やＮ2等のガスを混合してもよい。
【００３３】
次に、本発明の成膜装置および成膜方法により炭素膜を成膜し、図７に示すような電子放出素子を製造することができる。
【００３４】
図７において、８１は基板、８２はカソード電極、８３は本発明の成膜方法で形成した炭素膜からなる電子放出膜、８４は絶縁層、８５はゲート電極である。カソード電極８２とゲート電極８５の間に電圧を印加すると、開口部８６から真空中に電子が放出される。
【００３５】
ゲート電極やカソード電極は、一般的金属材料から選択され、抵抗値や製造プロセスに応じて、最適な材料、厚さを設計すれば良い。
【００３６】
上述のような電子放出素子の複数個を基体上に配列し、例えば電子源、あるいは画像形成装置が構成できる。
【００３７】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続した単純マトリクス配置がある。
【００３８】
以下、本発明を適用可能な電子放出素子を複数配して得られる単純マトリクス配置の電子源について、図８を用いて説明する。図８において、９１は電子源基体、９２はＸ方向配線、９３はＹ方向配線、９４は図７に示したような電子放出素子である。
【００３９】
ｍ本のＸ方向配線９２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線９３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線９２と同様に形成される。これらｍ本のＸ方向配線９２とｎ本のＹ方向配線９３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００４０】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線９２を形成した基体９１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線９２とＹ方向配線９３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線９２とＹ方向配線９３は、それぞれ外部端子として引き出されている。
【００４１】
電子放出素子９４を構成する一対の素子電極（即ち、前述の電極８２，８５）は、ｍ本のＸ方向配線９２とｎ本のＹ方向配線９３と導電性金属等からなる結線によって電気的に接続されている。
【００４２】
Ｘ方向配線９２とＹ方向配線９３を構成する材料、結線を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【００４３】
Ｘ方向配線９２には、Ｘ方向に配列した電子放出素子９４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線９３には、Ｙ方向に配列した電子放出素子９４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００４４】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図９を用いて説明する。図９は、画像形成装置の表示パネルの一例を示す模式図である。
【００４５】
図９において、９１は電子放出素子を複数配した電子源基体、１０１は電子源基体９１を固定したリアプレート、１０６はガラス基体１０３の内面に画像形成部材である蛍光体としての蛍光膜１０４とメタルバック１０５等が形成されたフェースプレートである。１０２は支持枠であり、支持枠１０２には、リアプレート１０１、フェースプレート１０６がフリットガラス等を用いて接続されている。１０７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００℃の温度範囲で１０分以上焼成することで、封着して構成される。
【００４６】
外囲器１０７は、上述の如く、フェースプレート１０６、支持枠１０２、リアプレート１０１で構成される。リアプレート１０１は主に基体９１の強度を補強する目的で設けられるため、基体９１自体で十分な強度を持つ場合は別体のリアプレート１０１は不要とすることができる。即ち、基体９１に直接支持枠１０２を封着し、フェースプレート１０６、支持枠１０２及び基体９１で外囲器１０７を構成しても良い。一方、フェースプレート１０６、リアプレート１０１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器１０７を構成することもできる。
【００４７】
次に、封着工程を施した外囲器（パネル）を封止する真空封止工程について説明する。
【００４８】
真空封止工程は、外囲器（パネル）１０７を加熱して、８０〜２５０℃に保持しながら、イオンポンプ、ソープションポンプなどの排気装置によりの排気管（不図示）を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。外囲器１０７の封止後の圧力を維持するために、ゲッター処理を行なうこともできる。これは、外囲器１０７の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器１０７内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、外囲器１０７内の雰囲気を維持するものである。
【００４９】
以上の工程によって製造された単純マトリクス配置の電子源を用いて構成した画像形成装置は、各電子放出素子に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ、Ｄｏｙ１〜Ｄｏｙｎを介して電圧を印加することにより、電子放出が生ずる。また、高圧端子１１３を介してメタルバック１０５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜１０４に衝突し、発光が生じて画像が形成される。
【００５０】
本発明の成膜装置、成膜方法の適用例として電子放出素子、電子源、画像形成装置への応用を説明したが、本発明の成膜装置、成膜方法を用いることで、様々なデバイスへの応用が期待でき、大面積化、均一性の向上等の効果が実現できる。
【００５１】
【実施例】
以下、本発明の実施例を詳細に説明する。
【００５２】
［実施例１］
本実施例では、図１に示す装置を用いて基板上に炭素膜を成膜した例を説明する。
【００５３】
真空チャンバー１内に、０．５ｍｍ径のタングステンワイヤーからなるフィラメント３を張り、このタングステンワイヤーから１０ｍｍ離してＮｉの制御電極４を配置した。制御電極４には直流電源６を接続し、フィラメント３には交流電源７を接続した。
【００５４】
次に、基板１０として十分に洗浄した３０ｍｍ×３０ｍｍのＳｉを用いて、基板ホルダー２にセットし、基板にも直流電源５を接続した。尚、基板１０と、フィラメント３の距離は、５０ｍｍとした。チャンバー内壁は、接地状態とした。
【００５５】
次に、チャンバー１内を十分に真空排気した後に、原料ガスとしてＣＨ4とＮ2の混合ガスを導入し、５Ｐａになるように調節した。
【００５６】
次に、基板に２００Ｖの電圧を印加し、制御電極に−５０Ｖの電圧を印加した。この状態で、タングステンワイヤーに交流電圧を印加し、フィラメント３を通電加熱し、１８００℃になるように調節した。
【００５７】
この結果、基板には電子が照射され、３０ｍＡの電流が観測され、制御電極にはイオンが吸収され−１０ｍＡの電流が観測された。この状態で、３０分間保持し成膜を終了した。
【００５８】
この結果、Ｓｉ基板上に均一な炭素膜を堆積することができた。
【００５９】
［実施例２］
図３に示した成膜装置を用いた。本実施例の成膜装置の構成は、フィラメント３として０．３ｍｍ径で１０ｃｍの長さのタングステンフィラメントを１ｃｍの間隔で１０本張り巡らせた以外は、実施例１の成膜装置と同様である。
【００６０】
先ず、１０ｃｍ×１０ｃｍのガラス基板上にＴｉを１００ｎｍ堆積したものを基板１０とし、基板ホルダー２上にセットした。
【００６１】
次に、チャンバー１内を十分真空排気し、原料ガスとしてＣ2Ｈ4とＨ2の混合ガスを導入した。混合比は１：２とし、圧力が５Ｐａになるように調整した。
【００６２】
この状態で、基板には３００Ｖの電圧を印加し、制御電極には−５０Ｖの電圧を印加した後、フィラメントに交流電圧を印加し通電加熱を行なった。
【００６３】
上記の状態を３０分間保持し成膜を終了した。この結果、１０ｃｍ×１０ｃｍの領域に、均一に炭素膜を堆積できた。
【００６４】
［実施例３］
図４に示した成膜装置を用いた。本実施例の成膜装置の構成は、フィラメント３として０．５ｍｍ径のタングステンワイヤーを０．５ｍｍ径にコイル状に加工したものを用いた以外は、実施例１の成膜装置と同様である。
【００６５】
上記成膜装置を用いて実施例１と同様に基板上に炭素膜を成膜した結果、基板に衝突する電子量が増加し、実施例１に比べて成膜速度が向上した。
【００６６】
［実施例４］
実施例１と同じ装置を用いて基板上に炭素膜を成膜した。ただし、原料ガスにＣＨ4を用いて、成膜時の圧力を０．１Ｐａとした。
【００６７】
ＣＨ4、０．１Ｐａ中での電子の平均自由行程は、およそ５０ｃｍとなり、フィラメントから発生した電子のほとんどは、一度もガス分子と衝突せずに基板に到達できる成膜条件となる。
【００６８】
次に、基板としてＳｉを用いて、３５０Ｖの電圧を印加し、制御電極に−５０Ｖの電圧を印加した後、フィラメントを１８００℃まで通電加熱した。この状態で、１時間保持し成膜を終了した。
【００６９】
このようにして成膜した炭素膜をＴＥＭで観察したところ、部分的にグラファイト構造を持つ炭素膜が得られた。
【００７０】
［実施例５］
基板に印加する電圧を１５０Ｖとした以外は、実施例４と同様に炭素膜を成膜した。この結果、Ｓｉ基板上に非晶質の炭素膜を成膜できた。
【００７１】
［実施例６］
基板に印加する電圧を１５０Ｖから４００Ｖまで徐々に上昇させながら成膜を行なった以外は、実施例４と同様に炭素膜を成膜した。
【００７２】
この結果、Ｓｉ基板上の炭素膜は、基板界面から炭素膜表面に向かって、徐々に結晶構造を持つ炭素膜を形成できた。
【００７３】
このようにして成膜した炭素膜を、真空容器内に配置し、真空を介して正の電圧を印加していくと、５×１０5Ｖ／ｃｍの電界で電流の変動の少ない安定した電子放出を観測した。
【００７４】
［実施例７］
実施例４と同様の装置構成でＳｉ基板上に炭素膜を堆積した。ただし、本実施例では、基板に−１００Ｖ、制御電極に５０Ｖの電圧を印加し、基板にイオンを照射した後、基板に３５０Ｖ、制御電極に−５０Ｖの電圧を印加し、電子を照射して炭素膜を堆積した。
【００７５】
この結果、高抵抗の炭素層を介して、結晶性炭素膜を堆積できた。
【００７６】
［実施例８］
本実施例は、図７に示したような電子放出素子をマトリクス状に配置した電子源を用いて画像形成装置を作製した例である。
【００７７】
基板にはＳｉを用いて、カソード電極としてＴａを３００ｎｍ堆積したものを用意した。
【００７８】
このカソード電極を形成した基板上に、実施例２と同様の装置・方法により炭素膜を成膜して電子放出膜とした。
【００７９】
その後、絶縁層８４としてＳｉＯ2膜を１μｍ堆積し、ゲート電極８５としてＴａを１００ｎｍ堆積し、積層構造を形成した。次に、Ｔａゲートに１μｍの開口領域を形成した後、バッファードフッ酸にて絶縁層をエッチングし、電子放出膜８３を露出した。
【００８０】
以上のようにして、電子放出素子をマトリクス構造状に形成した。マトリクスは３００×２００の画素数もので、それぞれの画素には、１４４個の電子放出素子が形成されている。
【００８１】
マトリクス配線は、図８のように、Ｘ側をカソード電極８２に、Ｙ側をゲート電極８５に接続した。また、各素子の上部にはそれぞれ蛍光体を配置した。
【００８２】
蛍光体に１０ｋＶの電圧を印加し、入力信号として１８Ｖのパルス信号を入力すると、高精細な画像が形成できた。
【００８３】
【発明の効果】
以上説明したように、本発明の成膜装置および成膜方法を用いると、大面積に亘って均一性に優れた膜を実現することができる。
【００８４】
また、本発明の成膜方法を電子放出膜の成膜に適用することにより、大面積に亘って均一にその機能を発現し得る電子放出素子および電子源、更には高精細な画像形成装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の成膜装置を示す模式図である。
【図２】本発明の成膜装置の概念図である。
【図３】本発明の成膜装置を示す模式図である。
【図４】本発明の成膜装置を示す模式図である。
【図５】本発明の成膜装置の概念図である。
【図６】成膜ガス圧力と平均自由行程の関係を示す図である。
【図７】本発明に係る電子放出素子の構造を模式的に示す断面図である
【図８】本発明に係る単純マトリクス配置の電子源の構成図である。
【図９】本発明に係る画像形成装置を示す概略図である。
【図１０】従来の成膜装置を示す模式図である。
【図１１】従来の成膜装置の概念図である。
【図１２】従来の成膜装置を示す模式図である。
【符号の説明】
１ 成膜チャンバー
２ 基板ホルダー
３ フィラメント
４ 制御電極
５ 基板バイアス電源
６ 制御電極電源
７ フィラメント加熱電源
８ ガス導入口
９ 真空排気機構
１０，８１ 基板
１１ 膜
１２ チャンバー内壁制御電源
８２ カソード電極
８３ 電子放出膜
８４ 絶縁層
８５ ゲート電極
８６ 開口部（電子放出部）
９１ 電子源基板
９２ Ｘ方向配線
９３ Ｙ方向配線
９４ 電子放出素子
１０１ リアプレート
１０２ 支持枠
１０３ ガラス基体
１０４ 蛍光膜
１０５ メタルバック
１０６ フェースプレート
１０７ 外囲器
１１３ 高圧端子
１００１ 成膜チャンバー
１００２ 基板ホルダー
１００３ フィラメント
１００５ 基板バイアス電源
１００７ フィラメント加熱電源
１００８ ガス導入口
１００９ 真空排気機構
１０１０ 基板
１０１１ 膜
１０１２ フィラメント電位補正端子
１０１３ 補正端子電源
【発明の属する技術分野】
本発明は、基板上に膜を形成するための成膜装置、成膜方法および該成膜方法を用いた電子放出素子、電子源、画像形成装置の製造方法に関する。
【０００２】
【従来の技術】
従来、成膜装置としては、ＣＶＤ法やスパッタ法等を用いたものがある。また、タングステン等のワイヤーを加熱して成膜する、Ｃａｔ−ＣＶＤ装置や、ＨＦ−ＣＶＤ装置等もあり、低コスト化や大面積に成膜できる等の点で有利である。
【０００３】
従来のＣａｔ−ＣＶＤ装置は、例えば、Ｈｉｄｅｋｉ Ｍａｔｓｕｍｕｒａ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆ Ｏｐｅｎ Ｍｅｅｔｉｎｇ ｏｆＣａｔ−ＣＶＤ Ｐｒｏｊｅｃｔ，１９９９，ｐ１に記載されているように、原料ガスを触媒性フィラメントで分解し、基板に膜を堆積するものや、特開昭６０−２２１３９５号公報に開示されているように、基板にバイアスを印加し、加熱したフィラメントから発生する電子を基板に照射しながらダイヤモンドを生成する技術等が知られている。
【０００４】
【発明が解決しようとする課題】
従来のＣＶＤ法やスパッタ法の成膜装置においては、大面積な領域に成膜する場合、装置のコストや装置の規模が大きくなる問題があった。
【０００５】
また、Ｃａｔ−ＣＶＤ法やＨＦ−ＣＶＤ法等の成膜装置においては、成膜速度や膜質を向上させるために、例えば、特開昭６０−２２１３９５号公報には図１０に示すような装置構成により、電子を照射しながら成膜する手法が開示されている。尚、同図において、１００１は真空チャンバー、１００２は基板ホルダー、１００３はフィラメント、１００５は基板バイアス電源、１００７はフィラメント加熱電源、１００８はガス導入口、１００９は真空排気装置、１０１０は基板、１０１１は膜である。
【０００６】
しかしながら、上記のような装置構成では、基板とフィラメント間での電位形状によりフィラメントからの電子軌道が決定してしまい、図１１に示すようにフィラメント直下にのみ電子が照射され、成膜エリアが限定されてしまっていた。その結果、上記の成膜装置においては、大面積に亘って均一な膜を形成することは困難であった。
【０００７】
また、特開平４−１６５９３号公報に開示されている例では、膜の均一性を向上させるために、図１２に示すように、フィラメント１００３の電位を補正する端子１０１２を設ける装置構成が提案されているが、大面積な領域に亘って均一性良く成膜することは困難であった。
【０００８】
本発明は、上記のような問題点を解決するためになされたものであって、その主たる目的は、ＨＦ−ＣＶＤ型成膜装置において、フィラメントから発生した電子を基板に照射しながら、基板上に所望の膜を成膜する成膜装置において、効率的に電子を照射するとともに、大面積に亘って均一な膜を成膜し得る成膜装置および、成膜方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために成された本発明の構成は、以下の通りである。
【００１０】
即ち、本発明は、基板上に膜を形成するための成膜装置であって、内部を減圧状態に保持することのできるチャンバーと、前記チャンバー内に配置された、制御電極と、該制御電極と対向するように配置された、膜が形成される基板を保持する基板ホルダーと、前記基板ホルダーと前記制御電極との間に配置された、電子を放出するためのフィラメントと、前記制御電極に印加する電位を、前記フィラメントに印加される電位よりも低く設定する手段と、前記膜が形成される基板に印加する電位を、前記フィラメントに印加される電位よりも高く設定する手段とを有することを特徴とする成膜装置を提供する。
【００１１】
上記本発明の成膜装置は、更なる好ましい特徴として、
「前記制御電極は、平板状であること」、
「前記制御電極は、前記膜が形成される基板と実質的に平行に配置されること」、
「前記フィラメントには交流電圧が印加されること」、
「前記チャンバーの内壁の電位は、前記制御電極の電位よりも高く、前記基板の電位よりも低い電位に制御されること」、
を含む。
【００１２】
また本発明は、基板上に膜を形成するための成膜方法であって、制御電極と、該制御電極と対向して配置した、膜を形成するための基板との間に電子を放出するためのフィラメントを配置し、前記膜の原料となるガスを含む雰囲気中において、前記フィラメントを加熱すると共に、前記フィラメントに印加される電位よりも低い電位を前記制御電極に印加し、さらに、前記フィラメントに印加される電位よりも高い電位を前記膜が形成される基板に印加することを特徴とする成膜方法を提供する。
【００１３】
上記本発明の成膜方法は、更なる好ましい特徴として、
「前記膜の形成時における、前記基板に照射される電子の平均自由行程をＬｅ、前記フィラメントから前記基板までの距離をＤとした時に、ＬｅとＤの関係がＬｅ＞Ｄを満たすこと」、
「前記基板と前記フィラメントの間の電位を変化させながら成膜すること」、
「前記原料となるガスが炭化水素ガスであること」、
を含む。
【００１４】
また本発明は、基板上にカソード電極が形成され、該カソード電極上に電子放出膜を有する電子放出素子の製造方法において、前記電子放出膜を上記本発明の成膜方法で形成することを特徴とする電子放出素子の製造方法を提供する。
【００１５】
また本発明は、基板上に電子放出素子を多数配列してなる電子源の製造方法において、前記電子放出素子を上記本発明の電子放出素子の製造方法で製造することを特徴とする電子源の製造方法を提供する。
【００１６】
さらに本発明は、電子源と電子が照射されることで発光する発光部材とを有する画像形成装置の製造方法において、前記電子源を上記本発明の電子源の製造方法で製造することを特徴とする画像形成装置の製造方法を提供する。
【００１７】
【発明の実施の形態】
以下に、図面を参照して、本発明の好適な実施の形態を詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置等は、特に特定的な記載が無い限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１８】
図１は、本発明の最も基本的な成膜装置を示す模式図である。１は真空チャンバー、２は基板ホルダー、３はフィラメント、４は基板に対向して配置された制御電極、５は基板バイアス電源、６は制御電極電源、７はフィラメント加熱電源、８はガス導入口、９は真空排気装置、１０は基板、１１は膜、１２はチャンバー電位を制御する電源である。
【００１９】
本発明の成膜装置の成膜機構を説明すると、原料ガス雰囲気中において、基板１０とフィラメント３の間の電位が、基板側が正の電位になるように電圧を印加する。さらに、制御電極４とフィラメント３の間の電位が、制御電極側が負になるように電圧を印加する。この状態で、フィラメントを通電加熱すると、フィラメントから発生した熱電子が原料ガスを分解し基板上に膜が堆積される。
【００２０】
前述のように、従来のＨＦ−ＣＶＤ型成膜装置においては、基板とフィラメント間での電位形状によりフィラメントからの電子軌道が決定してしまい、フィラメント直下にのみ電子が照射され、成膜エリアが限定されてしまっていた。その結果、大面積に亘って均一な膜を形成することは困難であった。
【００２１】
一方、本発明の成膜装置では、図１に示したように、基板１０に対向して、フィラメント上部に制御電極４を設けることで、フィラメント３から発生した電子の軌道は、制御電極４でコントロールでき、図２に示すように、基板表面に均一に電子を照射でき、均一性の高い膜を得ることができる。
【００２２】
さらに、図３に示すように、フィラメント３の配置するエリアを広くし、基板１０と制御電極４の間の電位をコントロールすることで、大面積に均一な膜を得ることができる。
【００２３】
制御電極４に印加する電圧は、基板の大きさや、フィラメントの形状、電位等で異なり、それぞれ、装置の設計により最適な値を適宜選択することができる。
【００２４】
また、制御電極４は平板状であるのが好ましく、また、基板を覆うように該基板と実質的に平行に配置することが望ましく、成膜エリアや電位形状により、適宜最適なサイズを選択すればよい。
【００２５】
本発明の成膜装置では、成膜チャンバー１の内壁の電位は、電源１２により制御電極４の電位よりも高く、かつ、基板１０の電位よりも低い電位に設定するのが好ましく、一般的には、接地状態で成膜すれば良い。これにより、成膜装置内壁への電子やイオンの到達量を抑制でき、装置内壁に不要な堆積物が付着するのを防止することができる。
【００２６】
また、原料ガス雰囲気中で、基板に電子を照射し成膜すると、成膜過程において基板とフィラメント間に、正に帯電したイオンが発生する。発生したイオンは、基板とフィラメント間の電位の低いフィラメント周辺に集まり、電位を乱す原因となるが、本発明のように、制御電極を配置した装置構成にすることで、該イオンを高率良く除去することができ、成膜装置内の電位形状を正常に保つことができ、効率よく基板に電子を照射することができる。
【００２７】
本発明の成膜装置におけるフィラメント形状は、図１のように直線状でも良いし、図４に示すようにコイル状でも良い。フィラメント３の加熱には、電子軌道に大きく影響を与えないために、交流電圧を加えることが好ましい。
【００２８】
さらに、本発明の成膜方法では、基板に照射する電子のエネルギーによって、膜質を制御することができ、例えば原料ガスに炭化水素ガスを用いた場合、高エネルギーの電子を照射すると、カーボンの結晶性を向上させることができ、必要に応じて膜質を制御することができる。
【００２９】
基板に照射する電子のエネルギーで膜質をコントロールする場合、制御性を向上するためには、基板にはある一定の揃ったエネルギーの電子が照射されることが好ましい。即ち、フィラメントから発生した電子は、基板に照射されるまでにガス分子等に衝突しない条件が好ましい。
【００３０】
この時の条件を説明すると、図５に示すように、フィラメント３から発生した電子の平均自由行程をＬｅ、基板１０とフィラメント３の間の距離をＤとすると、Ｌｅ＞Ｄなる条件においては、加速された大多数の電子は、基板１０に到達するまでの間に、ほとんど散乱を受けずに基板１０に衝突することができる。原料ガス雰囲気中の電子の平均自由行程Ｌｅは、成膜ガス圧力をＰとすると、図６に示すように基本的にはＬｅ∝（１／Ｐ）で記述できる。加速された電子のエネルギーにより基板表面は高エネルギー状態になっており、そのエネルギーに依存して基板に堆積する膜質が変化する。
【００３１】
上記にような成膜条件下では、例えば、成膜中の基板バイアスを変化させることで、膜厚方向に膜質が変化するような膜構造を得ることができ、必要な抵抗値や特性に応じて最適な成膜条件を選択すれば良い。
【００３２】
本発明の成膜方法に用いる原料ガスとしては、例えば多結晶Ｓｉや非晶質Ｓｉ等の場合は、シラン等のＳｉ系ガスが用いられ、グラファイトやアモルファスカーボン等の炭素材料を堆積する場合は、ＣＨ4やＣ2Ｈ4等の一般的炭化水素ガスが挙げられ、必要に応じて、Ｈ2やＮ2等のガスを混合してもよい。
【００３３】
次に、本発明の成膜装置および成膜方法により炭素膜を成膜し、図７に示すような電子放出素子を製造することができる。
【００３４】
図７において、８１は基板、８２はカソード電極、８３は本発明の成膜方法で形成した炭素膜からなる電子放出膜、８４は絶縁層、８５はゲート電極である。カソード電極８２とゲート電極８５の間に電圧を印加すると、開口部８６から真空中に電子が放出される。
【００３５】
ゲート電極やカソード電極は、一般的金属材料から選択され、抵抗値や製造プロセスに応じて、最適な材料、厚さを設計すれば良い。
【００３６】
上述のような電子放出素子の複数個を基体上に配列し、例えば電子源、あるいは画像形成装置が構成できる。
【００３７】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続した単純マトリクス配置がある。
【００３８】
以下、本発明を適用可能な電子放出素子を複数配して得られる単純マトリクス配置の電子源について、図８を用いて説明する。図８において、９１は電子源基体、９２はＸ方向配線、９３はＹ方向配線、９４は図７に示したような電子放出素子である。
【００３９】
ｍ本のＸ方向配線９２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線９３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線９２と同様に形成される。これらｍ本のＸ方向配線９２とｎ本のＹ方向配線９３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００４０】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線９２を形成した基体９１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線９２とＹ方向配線９３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線９２とＹ方向配線９３は、それぞれ外部端子として引き出されている。
【００４１】
電子放出素子９４を構成する一対の素子電極（即ち、前述の電極８２，８５）は、ｍ本のＸ方向配線９２とｎ本のＹ方向配線９３と導電性金属等からなる結線によって電気的に接続されている。
【００４２】
Ｘ方向配線９２とＹ方向配線９３を構成する材料、結線を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【００４３】
Ｘ方向配線９２には、Ｘ方向に配列した電子放出素子９４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線９３には、Ｙ方向に配列した電子放出素子９４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００４４】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図９を用いて説明する。図９は、画像形成装置の表示パネルの一例を示す模式図である。
【００４５】
図９において、９１は電子放出素子を複数配した電子源基体、１０１は電子源基体９１を固定したリアプレート、１０６はガラス基体１０３の内面に画像形成部材である蛍光体としての蛍光膜１０４とメタルバック１０５等が形成されたフェースプレートである。１０２は支持枠であり、支持枠１０２には、リアプレート１０１、フェースプレート１０６がフリットガラス等を用いて接続されている。１０７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００℃の温度範囲で１０分以上焼成することで、封着して構成される。
【００４６】
外囲器１０７は、上述の如く、フェースプレート１０６、支持枠１０２、リアプレート１０１で構成される。リアプレート１０１は主に基体９１の強度を補強する目的で設けられるため、基体９１自体で十分な強度を持つ場合は別体のリアプレート１０１は不要とすることができる。即ち、基体９１に直接支持枠１０２を封着し、フェースプレート１０６、支持枠１０２及び基体９１で外囲器１０７を構成しても良い。一方、フェースプレート１０６、リアプレート１０１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器１０７を構成することもできる。
【００４７】
次に、封着工程を施した外囲器（パネル）を封止する真空封止工程について説明する。
【００４８】
真空封止工程は、外囲器（パネル）１０７を加熱して、８０〜２５０℃に保持しながら、イオンポンプ、ソープションポンプなどの排気装置によりの排気管（不図示）を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。外囲器１０７の封止後の圧力を維持するために、ゲッター処理を行なうこともできる。これは、外囲器１０７の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器１０７内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、外囲器１０７内の雰囲気を維持するものである。
【００４９】
以上の工程によって製造された単純マトリクス配置の電子源を用いて構成した画像形成装置は、各電子放出素子に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ、Ｄｏｙ１〜Ｄｏｙｎを介して電圧を印加することにより、電子放出が生ずる。また、高圧端子１１３を介してメタルバック１０５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜１０４に衝突し、発光が生じて画像が形成される。
【００５０】
本発明の成膜装置、成膜方法の適用例として電子放出素子、電子源、画像形成装置への応用を説明したが、本発明の成膜装置、成膜方法を用いることで、様々なデバイスへの応用が期待でき、大面積化、均一性の向上等の効果が実現できる。
【００５１】
【実施例】
以下、本発明の実施例を詳細に説明する。
【００５２】
［実施例１］
本実施例では、図１に示す装置を用いて基板上に炭素膜を成膜した例を説明する。
【００５３】
真空チャンバー１内に、０．５ｍｍ径のタングステンワイヤーからなるフィラメント３を張り、このタングステンワイヤーから１０ｍｍ離してＮｉの制御電極４を配置した。制御電極４には直流電源６を接続し、フィラメント３には交流電源７を接続した。
【００５４】
次に、基板１０として十分に洗浄した３０ｍｍ×３０ｍｍのＳｉを用いて、基板ホルダー２にセットし、基板にも直流電源５を接続した。尚、基板１０と、フィラメント３の距離は、５０ｍｍとした。チャンバー内壁は、接地状態とした。
【００５５】
次に、チャンバー１内を十分に真空排気した後に、原料ガスとしてＣＨ4とＮ2の混合ガスを導入し、５Ｐａになるように調節した。
【００５６】
次に、基板に２００Ｖの電圧を印加し、制御電極に−５０Ｖの電圧を印加した。この状態で、タングステンワイヤーに交流電圧を印加し、フィラメント３を通電加熱し、１８００℃になるように調節した。
【００５７】
この結果、基板には電子が照射され、３０ｍＡの電流が観測され、制御電極にはイオンが吸収され−１０ｍＡの電流が観測された。この状態で、３０分間保持し成膜を終了した。
【００５８】
この結果、Ｓｉ基板上に均一な炭素膜を堆積することができた。
【００５９】
［実施例２］
図３に示した成膜装置を用いた。本実施例の成膜装置の構成は、フィラメント３として０．３ｍｍ径で１０ｃｍの長さのタングステンフィラメントを１ｃｍの間隔で１０本張り巡らせた以外は、実施例１の成膜装置と同様である。
【００６０】
先ず、１０ｃｍ×１０ｃｍのガラス基板上にＴｉを１００ｎｍ堆積したものを基板１０とし、基板ホルダー２上にセットした。
【００６１】
次に、チャンバー１内を十分真空排気し、原料ガスとしてＣ2Ｈ4とＨ2の混合ガスを導入した。混合比は１：２とし、圧力が５Ｐａになるように調整した。
【００６２】
この状態で、基板には３００Ｖの電圧を印加し、制御電極には−５０Ｖの電圧を印加した後、フィラメントに交流電圧を印加し通電加熱を行なった。
【００６３】
上記の状態を３０分間保持し成膜を終了した。この結果、１０ｃｍ×１０ｃｍの領域に、均一に炭素膜を堆積できた。
【００６４】
［実施例３］
図４に示した成膜装置を用いた。本実施例の成膜装置の構成は、フィラメント３として０．５ｍｍ径のタングステンワイヤーを０．５ｍｍ径にコイル状に加工したものを用いた以外は、実施例１の成膜装置と同様である。
【００６５】
上記成膜装置を用いて実施例１と同様に基板上に炭素膜を成膜した結果、基板に衝突する電子量が増加し、実施例１に比べて成膜速度が向上した。
【００６６】
［実施例４］
実施例１と同じ装置を用いて基板上に炭素膜を成膜した。ただし、原料ガスにＣＨ4を用いて、成膜時の圧力を０．１Ｐａとした。
【００６７】
ＣＨ4、０．１Ｐａ中での電子の平均自由行程は、およそ５０ｃｍとなり、フィラメントから発生した電子のほとんどは、一度もガス分子と衝突せずに基板に到達できる成膜条件となる。
【００６８】
次に、基板としてＳｉを用いて、３５０Ｖの電圧を印加し、制御電極に−５０Ｖの電圧を印加した後、フィラメントを１８００℃まで通電加熱した。この状態で、１時間保持し成膜を終了した。
【００６９】
このようにして成膜した炭素膜をＴＥＭで観察したところ、部分的にグラファイト構造を持つ炭素膜が得られた。
【００７０】
［実施例５］
基板に印加する電圧を１５０Ｖとした以外は、実施例４と同様に炭素膜を成膜した。この結果、Ｓｉ基板上に非晶質の炭素膜を成膜できた。
【００７１】
［実施例６］
基板に印加する電圧を１５０Ｖから４００Ｖまで徐々に上昇させながら成膜を行なった以外は、実施例４と同様に炭素膜を成膜した。
【００７２】
この結果、Ｓｉ基板上の炭素膜は、基板界面から炭素膜表面に向かって、徐々に結晶構造を持つ炭素膜を形成できた。
【００７３】
このようにして成膜した炭素膜を、真空容器内に配置し、真空を介して正の電圧を印加していくと、５×１０5Ｖ／ｃｍの電界で電流の変動の少ない安定した電子放出を観測した。
【００７４】
［実施例７］
実施例４と同様の装置構成でＳｉ基板上に炭素膜を堆積した。ただし、本実施例では、基板に−１００Ｖ、制御電極に５０Ｖの電圧を印加し、基板にイオンを照射した後、基板に３５０Ｖ、制御電極に−５０Ｖの電圧を印加し、電子を照射して炭素膜を堆積した。
【００７５】
この結果、高抵抗の炭素層を介して、結晶性炭素膜を堆積できた。
【００７６】
［実施例８］
本実施例は、図７に示したような電子放出素子をマトリクス状に配置した電子源を用いて画像形成装置を作製した例である。
【００７７】
基板にはＳｉを用いて、カソード電極としてＴａを３００ｎｍ堆積したものを用意した。
【００７８】
このカソード電極を形成した基板上に、実施例２と同様の装置・方法により炭素膜を成膜して電子放出膜とした。
【００７９】
その後、絶縁層８４としてＳｉＯ2膜を１μｍ堆積し、ゲート電極８５としてＴａを１００ｎｍ堆積し、積層構造を形成した。次に、Ｔａゲートに１μｍの開口領域を形成した後、バッファードフッ酸にて絶縁層をエッチングし、電子放出膜８３を露出した。
【００８０】
以上のようにして、電子放出素子をマトリクス構造状に形成した。マトリクスは３００×２００の画素数もので、それぞれの画素には、１４４個の電子放出素子が形成されている。
【００８１】
マトリクス配線は、図８のように、Ｘ側をカソード電極８２に、Ｙ側をゲート電極８５に接続した。また、各素子の上部にはそれぞれ蛍光体を配置した。
【００８２】
蛍光体に１０ｋＶの電圧を印加し、入力信号として１８Ｖのパルス信号を入力すると、高精細な画像が形成できた。
【００８３】
【発明の効果】
以上説明したように、本発明の成膜装置および成膜方法を用いると、大面積に亘って均一性に優れた膜を実現することができる。
【００８４】
また、本発明の成膜方法を電子放出膜の成膜に適用することにより、大面積に亘って均一にその機能を発現し得る電子放出素子および電子源、更には高精細な画像形成装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の成膜装置を示す模式図である。
【図２】本発明の成膜装置の概念図である。
【図３】本発明の成膜装置を示す模式図である。
【図４】本発明の成膜装置を示す模式図である。
【図５】本発明の成膜装置の概念図である。
【図６】成膜ガス圧力と平均自由行程の関係を示す図である。
【図７】本発明に係る電子放出素子の構造を模式的に示す断面図である
【図８】本発明に係る単純マトリクス配置の電子源の構成図である。
【図９】本発明に係る画像形成装置を示す概略図である。
【図１０】従来の成膜装置を示す模式図である。
【図１１】従来の成膜装置の概念図である。
【図１２】従来の成膜装置を示す模式図である。
【符号の説明】
１ 成膜チャンバー
２ 基板ホルダー
３ フィラメント
４ 制御電極
５ 基板バイアス電源
６ 制御電極電源
７ フィラメント加熱電源
８ ガス導入口
９ 真空排気機構
１０，８１ 基板
１１ 膜
１２ チャンバー内壁制御電源
８２ カソード電極
８３ 電子放出膜
８４ 絶縁層
８５ ゲート電極
８６ 開口部（電子放出部）
９１ 電子源基板
９２ Ｘ方向配線
９３ Ｙ方向配線
９４ 電子放出素子
１０１ リアプレート
１０２ 支持枠
１０３ ガラス基体
１０４ 蛍光膜
１０５ メタルバック
１０６ フェースプレート
１０７ 外囲器
１１３ 高圧端子
１００１ 成膜チャンバー
１００２ 基板ホルダー
１００３ フィラメント
１００５ 基板バイアス電源
１００７ フィラメント加熱電源
１００８ ガス導入口
１００９ 真空排気機構
１０１０ 基板
１０１１ 膜
１０１２ フィラメント電位補正端子
１０１３ 補正端子電源
Claims (12)
- 基板上に膜を形成するための成膜装置であって、
内部を減圧状態に保持することのできるチャンバーと、
前記チャンバー内に配置された、制御電極と、該制御電極と対向するように配置された、膜が形成される基板を保持する基板ホルダーと、
前記基板ホルダーと前記制御電極との間に配置された、電子を放出するためのフィラメントと、
前記制御電極に印加する電位を、前記フィラメントに印加される電位よりも低く設定する手段と、
前記膜が形成される基板に印加する電位を、前記フィラメントに印加される電位よりも高く設定する手段とを有する、ことを特徴とする成膜装置。 - 前記制御電極は、平板状であることを特徴とする請求項１に記載の成膜装置。
- 前記制御電極は、前記膜が形成される基板と実質的に平行に配置されることを特徴とする請求項１又は２に記載の成膜装置。
- 前記フィラメントには交流電圧が印加されることを特徴とする請求項１乃至３のいずれか一項に記載の成膜装置。
- 前記チャンバーの内壁の電位は、前記制御電極の電位よりも高く、前記基板の電位よりも低い電位に制御されることを特徴とする請求項１乃至４のいずれか一項に記載の成膜装置。
- 基板上に膜を形成するための成膜方法であって、
制御電極と、該制御電極と対向して配置した、膜を形成するための基板との間に電子を放出するためのフィラメントを配置し、
前記膜の原料となるガスを含む雰囲気中において、前記フィラメントを加熱すると共に、前記フィラメントに印加される電位よりも低い電位を前記制御電極に印加し、さらに、前記フィラメントに印加される電位よりも高い電位を前記膜が形成される基板に印加する、ことを特徴とする成膜方法。 - 前記膜の形成時における、前記基板に照射される電子の平均自由行程をＬｅ、前記フィラメントから前記基板までの距離をＤとした時に、ＬｅとＤの関係がＬｅ＞Ｄを満たすことを特徴とする請求項６に記載の成膜方法。
- 前記基板と前記フィラメントの間の電位を変化させながら成膜することを特徴とする請求項６又は７に記載の成膜方法。
- 前記原料となるガスが炭化水素ガスであることを特徴とする請求項６乃至８のいずれか一項に記載の成膜方法。
- 基板上にカソード電極が形成され、該カソード電極上に電子放出膜を有する電子放出素子の製造方法において、前記電子放出膜を請求項６乃至９のいずれか一項に記載の成膜方法で形成することを特徴とする電子放出素子の製造方法。
- 基板上に電子放出素子を多数配列してなる電子源の製造方法において、前記電子放出素子を請求項１０に記載の方法で製造することを特徴とする電子源の製造方法。
- 電子源と電子が照射されることで発光する発光部材とを有する画像形成装置の製造方法において、前記電子源を請求項１１に記載の方法で製造することを特徴とする画像形成装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180720A JP3840147B2 (ja) | 2002-06-21 | 2002-06-21 | 成膜装置、成膜方法およびそれを用いた電子放出素子、電子源、画像形成装置の製造方法 |
| US10/430,216 US7112353B2 (en) | 2002-06-21 | 2003-05-07 | Film deposition apparatus and film deposition method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180720A JP3840147B2 (ja) | 2002-06-21 | 2002-06-21 | 成膜装置、成膜方法およびそれを用いた電子放出素子、電子源、画像形成装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004027244A JP2004027244A (ja) | 2004-01-29 |
| JP3840147B2 true JP3840147B2 (ja) | 2006-11-01 |
Family
ID=29728266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002180720A Expired - Fee Related JP3840147B2 (ja) | 2002-06-21 | 2002-06-21 | 成膜装置、成膜方法およびそれを用いた電子放出素子、電子源、画像形成装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7112353B2 (ja) |
| JP (1) | JP3840147B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060185595A1 (en) * | 2005-02-23 | 2006-08-24 | Coll Bernard F | Apparatus and process for carbon nanotube growth |
| JP5297048B2 (ja) * | 2008-01-28 | 2013-09-25 | 三菱重工業株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| DE102009023467B4 (de) * | 2009-06-02 | 2011-05-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Beschichtungsanlage und -verfahren |
| CN102011101B (zh) * | 2009-09-04 | 2013-06-05 | 清华大学 | 金刚石薄膜的生长装置 |
| KR20110045937A (ko) * | 2009-10-28 | 2011-05-04 | 원광대학교산학협력단 | 탄소나노튜브 실을 이용한 엑스레이 발생 장치 |
| CN102011102B (zh) * | 2010-12-22 | 2012-12-05 | 郑州大学 | 高界面强度类金刚石薄膜材料的常温沉积设备及其方法 |
| CN102435596A (zh) * | 2011-09-08 | 2012-05-02 | 中国科学院研究生院 | 热丝化学气相沉积过程中光发射谱的测试方法及其装置 |
| JP5689051B2 (ja) * | 2011-11-25 | 2015-03-25 | 株式会社神戸製鋼所 | イオンボンバードメント装置 |
| US20180308661A1 (en) * | 2017-04-24 | 2018-10-25 | Applied Materials, Inc. | Plasma reactor with electrode filaments |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3502902A1 (de) * | 1984-01-31 | 1985-08-08 | Futaba Denshi Kogyo K.K., Mobara, Chiba | Ionenstrahl-aufdampfvorrichtung |
| JPS60221395A (ja) | 1984-04-19 | 1985-11-06 | Yoshio Imai | ダイヤモンド薄膜の製造方法 |
| JP2837700B2 (ja) * | 1989-08-23 | 1998-12-16 | ティーディーケイ株式会社 | ダイヤモンド様薄膜を形成する方法 |
| JPH0416593A (ja) | 1990-05-09 | 1992-01-21 | Kawasaki Steel Corp | ダイヤモンドの気相合成方法及び装置 |
| US5982095A (en) * | 1995-09-19 | 1999-11-09 | Lucent Technologies Inc. | Plasma displays having electrodes of low-electron affinity materials |
| US6161499A (en) * | 1997-07-07 | 2000-12-19 | Cvd Diamond Corporation | Apparatus and method for nucleation and deposition of diamond using hot-filament DC plasma |
| US6551471B1 (en) * | 1999-11-30 | 2003-04-22 | Canon Kabushiki Kaisha | Ionization film-forming method and apparatus |
-
2002
- 2002-06-21 JP JP2002180720A patent/JP3840147B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-07 US US10/430,216 patent/US7112353B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030233981A1 (en) | 2003-12-25 |
| JP2004027244A (ja) | 2004-01-29 |
| US7112353B2 (en) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3222357B2 (ja) | 画像形成装置及びその製造方法 | |
| US6379211B2 (en) | Method for manufacturing electron emission element, electron source, and image forming apparatus | |
| JP3382500B2 (ja) | 電子放出素子の製造方法及び電子源の製造方法並びに該電子源を用いた画像形成装置の製造方法 | |
| KR20020018590A (ko) | 전자방출소자, 전자원, 화상형성장치, 그리고,전자방출소자 및 전자방출장치의 제조방법 | |
| JP3323853B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
| JP3840147B2 (ja) | 成膜装置、成膜方法およびそれを用いた電子放出素子、電子源、画像形成装置の製造方法 | |
| EP1009011B1 (en) | Electron-emitting device, electron source, and image-forming apparatus | |
| JP3372835B2 (ja) | 電子源及び画像形成装置の製造方法 | |
| JP3544135B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
| JPH09245649A (ja) | 平板型表示パネルの製造方法、平板型表示パネル及び平板型画像形成装置 | |
| JP3652160B2 (ja) | 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法 | |
| JP3402891B2 (ja) | 電子源および表示パネル | |
| JP3423524B2 (ja) | 電子放出素子の製造方法 | |
| JP3294487B2 (ja) | 電子放出素子の製造方法、並びにそれを用いた電子源、表示パネルおよび画像形成装置の製造方法 | |
| JP2000021305A (ja) | 画像表示装置の製造方法 | |
| JP3428806B2 (ja) | 電子放出素子、電子源基板、および画像形成装置の製造方法 | |
| JP2004027243A (ja) | 成膜装置、成膜方法およびそれを用いた電子放出素子、電子源、画像形成装置の製造方法 | |
| JPH07296748A (ja) | 画像表示装置およびその製造方法 | |
| JP3943864B2 (ja) | 電子源基板及びその製造方法並びに電子源基板を用いた画像形成装置 | |
| JP3423527B2 (ja) | 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法 | |
| JP2000311577A (ja) | 冷陰極電子源および画像形成装置 | |
| JPH09115433A (ja) | 電子放出素子、電子源、表示素子及び画像形成装置の製造方法 | |
| JPH0982247A (ja) | 線状熱電子源・冷陰極電子源利用型残留分子脱離促進装置及び該促進装置を具備する画像表示装置 | |
| JP2003109490A (ja) | 電子放出素子、その製造方法、電子源及び画像形成装置 | |
| JPH09330649A (ja) | 電子放出素子、電子源、及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |