JP3834980B2 - 水平偏向装置、自動周波数制御装置および映像信号受信装置 - Google Patents
水平偏向装置、自動周波数制御装置および映像信号受信装置 Download PDFInfo
- Publication number
- JP3834980B2 JP3834980B2 JP00330498A JP330498A JP3834980B2 JP 3834980 B2 JP3834980 B2 JP 3834980B2 JP 00330498 A JP00330498 A JP 00330498A JP 330498 A JP330498 A JP 330498A JP 3834980 B2 JP3834980 B2 JP 3834980B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- frequency
- circuit
- horizontal deflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、水平偏向装置、自動周波数制御（ＡＦＣ：Automatic Frequency Control)装置および映像信号受信装置に関する。
【０００２】
【従来の技術】
先ず、一般的なカラーテレビ受信機の構成について説明する。
図１４は、一般的なカラーテレビ受信機の構成図である。
図１４に示すように、カラーテレビ受信機は、アンテナ２、選局部３、映像受信部４、音声受信部５、スピーカ６、同期偏向部７、色信号再生部８およびカラー受像管９を有する。
このようなカラーテレビ受信機では、選局部３において、アンテナ２で受信されたテレビ信号の中から希望する受信チャンネルの信号が取り出され、この信号から中間周波信号Ｓ３が生成される。
【０００３】
中間周波信号Ｓ３は、映像受信部４において、増幅されると共に、音声中間周波信号Ｓ４ａと映像中間周波信号Ｓ４ｂとに分離され、音声周波信号Ｓ４ａは音声受信部５に出力される。そして、音声受信部５において、音声周波信号Ｓ４ａが検波され、テレビ音声信号が取り出され、このテレビ音声信号に応じた音声がスピーカ６から出力される。
一方、映像受信部４において、映像中間周波信号Ｓ４ｂが検波され、複合映像信号Ｓ４ｃが取り出される。複合映像信号Ｓ４ｃは、増幅された後に、複合映像信号Ｓ４ｄとして、同期偏向部７および色信号再生部８に出力される。また、複合映像信号Ｓ４ｃは、トラップ回路や遅延回路を経て、輝度信号Ｓ４ｅとして色信号再生部８に出力される。
【０００４】
色信号再生部８では、複合映像信号Ｓ４ｄおよび輝度信号Ｓ４ｅから、色信号を取り出し、Ｒ（赤），Ｇ（緑），Ｂ（青）の３原色信号を生成し、カラー受像管９に出力する。
【０００５】
また、同期偏向部７は、図１５に示すように、同期回路７ａ、垂直偏向回路７ｂおよび水平偏向回路７ｃを有する。同期回路７ａにおいて、複合映像信号Ｓ４ｄから垂直同期信号Ｓ７ａ１および水平同期信号Ｓ７ａ２が取り出され、これらが、それぞれ垂直偏向回路７ｂおよび水平偏向回路７ｃに出力される。
そして、垂直偏向回路７ｂにおいて、垂直偏向信号Ｓ７ａが生成され、この垂直偏向信号Ｓ７ａが垂直偏向コイル９ｂに出力される。これにより、カラー受像管９において、垂直偏向コイル９ｂからの磁界によって、カソードから出射された電子ビームが、蛍光面に達する前に、垂直方向に偏向される。
また、水平偏向回路７ｃにおいて、水平偏向信号Ｓ７ｂが生成され、この水平偏向信号Ｓ７ｂが水平偏向コイル９ａに出力される。これにより、カラー受像管９において、水平偏向コイル９ａからの磁界によって、カソードから出射された電子ビームが蛍光面に達する前に水平方向に偏向される。
【０００６】
ところで、例えば３１ｋ〜６０ｋＨｚなどの所定の範囲の周波数の同期信号を持つテレビ信号を受信および表示可能なマルチスキャン機能を持つカラーテレビ受信機がある。
このようなマルチスキャン機能を持つカラーテレビ受信機の同期偏向部は、受信したテレビ信号に含まれる同期信号の周波数を検出し、その検出結果に基づいて内部の電子回路を制御する必要がある。従って、マルチスキャン機能を持つカラーテレビ受信機と、マルチスキャン機能を持たないカラーテレビ受信機とでは、同期偏向部の水平偏向回路および垂直偏向回路の構成は異なる。
【０００７】
図１６は、従来のマルチスキャン機能を持つカラーテレビ受信機の水平偏向回路７ｃの構成図である。
図１６に示すように、水平偏向回路７ｃは、コンピュータ１０、ＡＦＣ回路１１および偏向系回路１２を有する。
コンピュータ１０は、入力した水平同期信号Ｓ７ａ２の周波数を検出し、この検出した周波数を示す独立した制御信号Ｓ１０ａおよび１０ｂを、それぞれ偏向系回路１２およびＡＦＣ回路１１に出力する。コンピュータ１０では、制御信号Ｓ１０ａと制御信号Ｓ１０ｂとを同期させて出力している。
ここで、制御信号Ｓ１０ａは、後述するような偏向系回路１２の回路構成の特徴から、各ビットがそれぞれ偏向系回路１２に内蔵されている対応する１個のスイッチのオン／オフを制御するようになっている。すなわち、制御信号Ｓ１０ａは、偏向系回路１２においてデコードは行われない。
これに対して、制御信号Ｓ１０ｂは、ＡＦＣ回路１１の他に画面の明暗、色合いおよび画像の輪郭調整を行う制御回路など複数の回路が接続されたシリアルバスを介して、ＡＦＣ回路１１に出力される。そのため、制御信号Ｓ１０ｂは、水平同期信号Ｓ７ａ２の周波数の他に、当該制御信号Ｓ１０ｂの出力先の回路を特定するデータなどを含んでいる。制御信号Ｓ１０ｂは、ＡＦＣ回路１１においてデコードされた後に使用される。
【０００８】
図１７は、ＡＦＣ回路１１の構成図である。
図１７に示すように、ＡＦＣ回路１１は、レジスタ２１、電流源２２、発振回路２３および配線群２４を有する。
レジスタ２１は、例えば、８ビットのレジスタであり、コンピュータ１０から周波数を示す８ビットの制御信号１０ｂを入力し、この制御信号Ｓ１０ｂの各ビットのデータｆ0 〜ｆ7 を記憶する。レジスタ２１は、この記憶した制御信号Ｓ１０ｂを８ビットの配線群２４を介して制御信号Ｓ２１として、電流源２２に出力する。ここで、配線群２４は、レジスタ２１の各ビットとスイッチ２６ａ〜２６ｈとをそれぞれ接続している。
【０００９】
電流源２２は、定電流源２５ａ〜２５ｈおよびスイッチ２６ａ〜２６ｈを有する。
定電流源２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇ，２５ｈは、それぞれ定電流Ｉ，２Ｉ，４Ｉ，８Ｉ，１６Ｉ，３２Ｉ，６４Ｉ，１２８Ｉを出力する。
スイッチ２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈは、一端が発振回路２３に接続され、他端がそれぞれ定電流源２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇ，２５ｈに接続されている。
スイッチ２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈは、例えば、それぞれ制御信号１０ｂに含まれるそれぞれ１ビットのデータｆ0 ，ｆ1 ，ｆ2 ，ｆ3 ，ｆ4 ，ｆ5 ，ｆ6 ，ｆ7 がハイレベル、すなわち「１」のときにオンになり、ローレベル、すなわち「０」のときにオフになる。
電流源２２は、スイッチ２６ａ〜２６ｈのうちオンになっているスイッチに対応する定電流源２５ａ〜２５ｈから出力される定電流の総和に相当する電流ｉを、発振回路２３に出力する。
電流源２２では、定電流２Ｉ，４Ｉ，８Ｉ，１６Ｉ，３２Ｉ，６４Ｉ，１２８Ｉは、基準定電流Ｉの２のべき乗になっていることから、コンピュータ１０は、水平同期パルス信号Ｓ１１の周波数に比例したデジタル値を示す制御信号Ｓ１０ｂを生成すればよい。
【００１０】
発振回路２３は、電流源２２からの電流ｉによって、内蔵する電圧制御発振回路（ＶＣＯ）から出力される発振信号の周波数を制御し、この発振信号を水平同期信号Ｓ７ａにロックさせてタイミング信号を生成する。そして、発振回路２３は、偏向系回路１２からのフライバックパルス信号に相当する比較信号Ｓ１２と、タイミング信号とを用いて水平同期パルス信号Ｓ１１を生成する。
【００１１】
図１８は、偏向系回路１２の構成図である。
図１８に示すように、偏向系回路１２は、図１９（Ａ）に示す水平同期パルス信号Ｓ１１に応じた水平偏向信号（フライバックパルス）Ｓ７ａをトランジスタＴｒ2 のコクレタに発生し、この図１９（Ｂ）に示す水平偏向信号Ｓ７ａをカラー受像管９の水平偏向コイル９ａに出力する。このとき、制御信号Ｓ１０ａに応じたコントローラ３３の制御によって、コイルＬ3 の端部３４の電位が制御され、水平同期パルス信号Ｓ１１の周波数に係わらず水平偏向信号Ｓ７ａのピーク電圧が一定に保たれる。
【００１２】
具体的には、コントローラ３３によって、制御信号Ｓ１０ａが示す周波数が高い場合にはコイルＬ3 の端部３４に高い電位を印加し、制御信号Ｓ１０ａが示す周波数が低い場合にはコイルＬ3 の端部３４に低い電位を印加する。すなわち、受信したテレビ信号の周波数の変動に応じて、トランジスタＴｒ2 のコレクタに生じる水平偏向信号Ｓ７ａのピーク電圧が変動する。従って、水平偏向信号Ｓ７ａのピーク電圧の変動を補正するようにコイルＬ3 の端部３４に印加する電位を変動し、水平偏向信号Ｓ７ａのピーク電圧を一定に保持する。
偏向系回路１２は、図１８に示すように、比較的に容量の大きなコンデンサＣ、コイルＬ1 ，Ｌ2 ，Ｌ3 およびワット数の抵抗Ｒなどの大きな部品で構成されており、通常、制御信号Ｓ１０ａのデコードは行わない。
【００１３】
また、異なる複数の固定した周波数の同期信号を持つ映像信号を受信および表示できるポイントスキャン機能を持つカラーテレビ受信機がある。
このようなポイントスキャン機能を持つカラーテレビ受像機のＡＦＣ回路は、例えば、図２０に示すように、予め決められた８個の固定の周波数に対応する水平同期パルス信号Ｓ１１を得るための定電流Ｉ0 〜Ｉ7 をそれぞれ出力する定電流源１２５ａ〜１２５ｆを持ち、８ビットのうち１ビットのみがハイレベルとなる制御信号Ｓ２１を生成する。そして、制御信号Ｓ２１に基づいて、スイッチ１２６ａ〜１２６ｈのうち、制御信号Ｓ２１のハイレベルのビットに対応する１個のスイッチのみをオンにして、定電流源１２４ａ〜１２５ｆの何れか１個の定電流源からの電流ｉを発振回路２３に出力する。
【００１４】
すなわち、定電流Ｉ0 〜Ｉ7 は、それぞれ単数で、相互に異なる固定した周波数の水平同期信号Ｓ７ａに対応する水平同期パルス信号Ｓ１１を発振回路２３において生成するために用いられる。具体的には、例えば、水平同期信号Ｓ７ａが３１ｋＨｚのときに、発振回路２３において定電流Ｉ1 を用いて水平同期パルス信号Ｓ１１が生成され、水平同期信号Ｓ７ａが３３ｋＨｚのときに、発振回路２３において定電流Ｉ2 を用いて水平同期パルス信号Ｓ１１が生成され、水平同期信号Ｓ７ａが３７ｋＨｚのときに、発振回路２３において定電流Ｉ3 を用いて水平同期パルス信号Ｓ１１が生成される。
図２０に示すＡＦＣ回路を用いた場合には、定電流Ｉ0 〜Ｉ7 のうち定電流Ｉ7 が最大の定電流であるときに、発振回路２３および偏向系回路１２は、電流ｉが定電流ｉ7 以下であるという前提で設計されている。
【００１５】
このようなポイントスキャン機能を図１６および図１７１示す水平偏向回路７ｃで実現するには、予め決められた固定の周波数に対応する水平同期パルス信号Ｓ１１を得るために、図２０に示す定電流源１２５ａ〜１２５ｈから出力される定電流に相当する電流ｉを図１７の電流源２２で生成する必要がある。従って、例えば図２０に示す定電流源１２５ａから出力される定電流に相当する電流ｉを得るために、コンピュータ１０において、図１７に示すスイッチ２６ａ〜２６ｈのオン／オフ状態を計算して８ビットの制御信号Ｓ１０ｂを生成する。
【００１６】
【発明が解決しようとする課題】
しかしながら、前述した従来のマルチスキャン機能を備えたカラーテレビ受信機では、図１６に示すように、コンピュータ１０から制御信号Ｓ１０ａおよび１０ｂが、それぞれ個別に偏向系回路１２およびＡＦＣ回路１１に出力されるため、放電などで、コンピュータ１０が暴走した場合、制御信号１０ａと制御信号Ｓ１０ｂとの同期が外れることがある。
このような場合に、図１８に示すコントローラ３３によるコイルＬ3 の端部３４の電圧制御と、トランジスタＴｒ1 のベースに印加される水平同期パルス信号Ｓ１１とのタイミングがずれ、トランジスタＴｒ2 のコレクタ・ベース間の電圧が、設計時に考慮した以上に高くなり、トランジスタＴｒ2 が破壊されることがある。
【００１７】
従来の水平偏向回路７ｃでは、このようにコンピュータ１０が暴走したときでも、トランジスタＴｒ2 などの内部の電子回路が破壊されないように、種々のプロテクト回路が設けられている。例えば、水平同期パルス信号Ｓ１１とコイルＬ3 の端部３４の電位とを常に監視して両者の関係が正常に保たれているか否かを判断し、両者の関係に異常が生じた場合に、トランジスタＴｒ2 のベースおよびコイルＬ3 の端部３４に強制的に所定の電位を印加するプロテクト回路が設けられている。
【００１８】
このようなプロテクト回路を水平偏向回路７ｃに組み込むためには、水平偏向回路７ｃの設計段階で、コンピュータ１０が暴走した場合に回路上のどの箇所が破壊される恐れがあるかを事前に把握する必要がある。しかしながら、コンピュータ１０が暴走した場合に破壊される回路上の箇所を知ることは容易ではなく、設計作業が煩雑になるという問題がある。また、設計段階で、当該破壊される全ての箇所を把握できない可能性もあり、回路の信頼性に欠けるという問題もある。例えば、プロテクト回路を組み込むことで、プロテクト回路を組み込まなかった場合には破壊されない箇所が破壊される可能性もある。
また、プロテクト回路を組み込むことで、水平偏向回路７ｃの回路構成が複雑化および大規模化してしまうという問題がある。
【００１９】
また、前述したように、ポイントスキャン機能を、図１６に示す水平偏向回路７ｃで実現するには、受信するテレビ信号の同期信号が持つ周波数が固定であるにも係わらず、コンピュータ１０において、図１７に示すスイッチ２６ａ〜２７ｈのオン／オフ状態を計算する必要があり、処理が煩雑であるという問題がある。
さらに、ポイントスキャン機能で動作しているときに、コンピュータ１０における制御信号Ｓ１０ａの計算に誤りが生じた場合に、ポイントスキャンの周波数としてはあり得ない周波数の水平同期パルス信号Ｓ１１が生成されてしまう恐れがあり、その結果、偏向系回路１２に損傷を与えてしまうことがあるという問題がある。
すなわち、ポイントスキャン動作では、前述したように、コンピュータ１０において生成される制御信号Ｓ１０ｂは、８ビットのうち１ビットのみがハイレベルになるが、コンピュータ１０が誤動作して８ビットのうち２以上のビットがハイレベルになった場合には、電流ｉの電流値が設計範囲を越してしまい、発振回路２３や後段の偏向系回路１２が破壊されることがある。
【００２０】
本発明は上述した従来技術の問題点に鑑みてなされ、簡単かつ小規模な回路構成で、放電などによる回路の破損を防止できる水平偏向装置、自動周波数制御装置および映像信号受信装置を提供することを目的とする。
また、本発明は、マルチスキャン動作およびポイントスキャン動作を選択して実行できる水平偏向装置、自動周波数制御装置および映像信号受信装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の第１の観点の水平偏向装置は、映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給される水平偏向信号を生成する水平偏向回路であって、前記水平同期信号の周波数を検出し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号を生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を生成する演算手段と、前記演算手段が生成した制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、前記演算手段が生成した前記制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段とを有する。
ここで、前記自動周波数制御手段の電流生成回路は、マルチスキャンモードのときに、前記制御信号に基づいて電流を生成し、ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号に基づいて電流を生成する。
【００２２】
本発明の第１の観点の水平偏向装置では、マルチスキャンモードのときに、演算手段において、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号が生成され、当該生成された制御信号が自動周波数制御手段の電流発生回路および水平偏向信号生成手段に出力される。
当該電流発生回路では、入力した制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され、当該生成された水平同期パルス信号が水平偏向信号生成手段に出力される。
そして、水平偏向信号生成手段において、前記演算手段から出力された制御信号と前記生成された水平同期パルス信号とに基づいて、水平偏向信号が生成される。
すなわち、前記自動周波数制御手段および水平偏向信号生成手段の双方が、前記演算手段が生成した同じ制御信号を用いる。
従って、例えば、前記演算手段が暴走した場合でも、前記自動周波数制御手段および水平偏向信号生成手段との間の同期は保たれる。
【００２３】
また、本発明の第１の観点の水平偏向装置では、ポイントスキャンモードのときに、演算手段において、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号が生成され、当該生成された制御信号が自動周波数制御手段の電流発生回路および水平偏向信号生成手段に出力される。
当該電流発生回路では、入力した制御信号が、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換され、当該変換された制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され、当該生成された水平同期パルス信号が水平偏向信号生成手段に出力される。
そして、水平偏向信号生成手段において、前記演算手段から出力された制御信号と前記生成された水平同期パルス信号とに基づいて、水平偏向信号が生成される。
【００２４】
また、本発明の第２の観点の水平偏向装置は、映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給される水平偏向信号を生成する水平偏向回路であって、前記水平同期信号の周波数を検出し、当該検出された周波数を示す第１の制御信号を生成し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号をさらに生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした第２の制御信号をさらに生成する演算手段と、前記演算手段で生成された前記第２の制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、前記演算手段で生成された前記第１の制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段とを有する。
ここで、前記自動周波数制御手段の電流生成回路は、マルチスキャンモードのときに、前記第２の制御信号に基づいて電流を生成し、ポイントスキャンモードのときに、前記第２の制御信号を、当該第２の制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号に変換し、当該変換した第２の制御信号に基づいて電流を生成する。
【００２５】
本発明の第２の観点の水平偏向装置では、マルチスキャンモードおよびポイントスキャンモードの双方において、前記水平同期信号の周波数が検出され、当該検出された周波数を示す第１の制御信号が生成され、当該第１の制御信号が水平偏向信号生成手段に出力される。
また、マルチスキャンモードのときに、演算手段において、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号が生成され、当該生成された第２の制御信号が自動周波数制御手段の電流発生回路に出力される。
当該電流発生回路では、入力した第２の制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され、当該生成された水平同期パルス信号が水平偏向信号生成手段に出力される。
そして、水平偏向信号生成手段において、前記演算手段からの前記第２の制御信号と前記生成された水平同期パルス信号とに基づいて、水平偏向信号が生成される。
【００２６】
また、本発明の第２の観点の水平偏向装置では、ポイントスキャンモードのときに、演算手段において、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした第２の制御信号が生成され、当該生成された第２の制御信号が自動周波数制御手段に出力される。
当該電流発生回路では、入力した第２の制御信号が、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号に変換され、当該変換された第２の制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され、当該生成された水平同期パルス信号が水平偏向信号生成手段に出力される。
そして、水平偏向信号生成手段において、前記演算手段が生成した第１の制御信号および前記水平同期パルス信号に基づいて、水平偏向信号が生成される。
【００２７】
また、本発明の自動周波数制御装置は、映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給する水平偏向信号を生成するために用いられる水平同期パルス信号を生成する自動周波数制御装置であって、検出された前記水平同期信号の周波数を示す複数のビットからなり、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットが第１のレベルおよび第２のレベルの何れか一方になり、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を入力して記憶する記憶回路と、マルチスキャンモードのときに、前記制御信号をそのまま出力し、ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号を出力する変換回路と、前記変換回路から出力された制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて、水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する。
【００２８】
本発明の自動周波数制御装置では、マルチスキャンモードのときに、検出された前記水平同期信号の周波数を示す複数のビットからなり、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットが第１のレベルおよび第２のレベルの何れか一方になる制御信号が、記憶回路に入力および記憶される。
そして、前記記憶回路に記憶された前記制御信号が前記変換回路に出力され、前記変換回路からそのまま電流生成回路に出力される。
そして、電流生成回路において、入力した前記制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され。
【００２９】
本発明の自動周波数制御装置では、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号、記憶回路に入力および記憶される。
そして、前記記憶回路に記憶された前記制御信号が前記変換回路に出力され、前記変換回路において、入力された前記制御信号が、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換され、当該変換した制御信号が電流生成回路に出力される。
そして、電流生成回路において、入力した前記制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され。
【００３０】
また、本発明の第１の観点の映像信号受信装置は、受信した映像信号から水平同期信号を抽出し、水平偏向装置において前記水平同期信号から水平偏向信号を生成し、当該水平偏向信号に応じて水平偏向コイルから磁界を発生させて、カソードから出射された電子ビームを偏向して蛍光面に指向する映像信号受信装置であって、前記水平偏向装置は、前記水平同期信号の周波数を検出し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号を生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を生成する演算手段と、前記演算手段が生成した制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、前記演算手段が生成した前記制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段とを有する。
ここで、前記自動周波数制御手段の電流生成回路は、マルチスキャンモードのときに、前記制御信号に基づいて電流を生成し、ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号に基づいて電流を生成する。
【００３１】
本発明の第１の観点の映像信号受信装置では、受信した映像信号から水平同期信号が抽出され、水平偏向装置において前記水平同期信号から水平偏向信号が生成される。そして、当該水平偏向信号に応じて水平偏向コイルから磁界が発生し、当該磁界によって、カソードから出射された電子ビームが偏向して蛍光面に指向される。このとき、水平偏向装置において、前述した第１の観点の水平偏向装置における動作と同じ動作が行われる。
【００３２】
また、本発明の第２の観点の映像信号受信装置は、受信した映像信号から水平同期信号を抽出し、水平偏向装置において前記水平同期信号から水平偏向信号を生成し、当該水平偏向信号に応じて水平偏向コイルから磁界を発生させて、カソードから出射された電子ビームを偏向して蛍光面に指向する映像信号受信装置であって、前記水平偏向装置は、前記水平同期信号の周波数を検出し、当該検出された周波数を示す第１の制御信号を生成し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号をさらに生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした第２の制御信号をさらに生成する演算手段と、前記演算手段で生成された前記第２の制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、前記演算手段で生成された前記第１の制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段とを有する。
ここで、前記自動周波数制御手段の電流生成回路は、マルチスキャンモードのときに、前記第２の制御信号に基づいて電流を生成し、ポイントスキャンモードのときに、前記第２の制御信号を、当該第２の制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号に変換し、当該変換した第２の制御信号に基づいて電流を生成する。
【００３３】
本発明の第２の観点の映像信号受信装置では、受信した映像信号から水平同期信号が抽出され、水平偏向装置において前記水平同期信号から水平偏向信号が生成される。そいて、当該水平偏向信号に応じて水平偏向コイルから磁界が発生し、当該磁界によって、カソードから出射された電子ビームが偏向して蛍光面に指向される。このとき、水平偏向装置において、前述した第２の観点の水平偏向装置における動作と同じ動作が行われる。
【００３４】
【発明の実施の形態】
以下、本発明の実施形態に係わるカラーテレビ受像機について説明する。
本実施形態のカラーテレビ受像機および同期偏向部は、それぞれ前述した図１４および図１５に示す構成を有する。但し、本実施形態のカラーテレビ受像機は、マルチスキャン機能およびポイントスキャン機能の双方の機能を備え、水平偏向回路に特徴を有する。
以下、本実施形態の水平偏向回路の構成を説明する。
【００３５】
第１実施形態
図１は、本実施形態の水平偏向回路５７ｃの構成図である。
図１に示すように、水平偏向回路５７ｃは、例えば、水平偏向信号生成回路としての偏向系回路１１２、コンピュータ５０およびＡＦＣ回路５１を有する。
ここで、偏向系回路１１２は、制御信号Ｓ５１を、コンピュータ５０からではなく、ＡＦＣ回路５１から入力する。
コンピュータ５０は、入力した水平同期信号Ｓ７ａの周波数を検出し、当該検出した周波数に基づいて８ビットの制御信号Ｓ１０ｂを生成し、この制御信号Ｓ１０ｂをＡＦＣ回路５１に出力する。
コンピュータ５０は、マルチスキャン動作およびポイントスキャン動作の何れの場合にも、検出した水平同期信号Ｓ７ａの周波数に対応する周波数を、２５７（＝２8 ）段階の周波数の中から選択する。そして、コンピュータ５０は、当該選択した周波数を示す８ビットの制御信号Ｓ１０ｂを計算して生成し、この制御信号Ｓ１０ｂをＡＦＣ回路５１に出力する。
すなわち、コンピュータ５０では、ポイントスキャン動作のときに、予め定められたポイントスキャンの周波数に対応する電流を図２に示す電流源２２で生成するために必要なスイッチ２６ａ〜２６ｈのオン／オフの組み合わせを計算し、当該計算結果に応じた制御信号Ｓ１０ｂを生成する。
【００３６】
ＡＦＣ回路５１
ＡＦＣ回路５１は、コンピュータ５０から入力した制御信号Ｓ１０ｂ、水平同期信号Ｓ７ａ２および偏向系回路１１２からの比較信号Ｓ１２に基づいて、水平同期パルス信号Ｓ１１を生成する。
ＡＦＣ回路５１では、水平同期信号Ｓ７ａの周波数が高く、雑音の影響による同期の乱れが起こり易いことから、この雑音の影響を軽減するために、偏向系回路１１２からの比較信号Ｓ１２を利用して水平同期パルス信号Ｓ１１の周波数の安定度を向上させている。
また、ＡＦＣ回路５１は、コンピュータ５０から入力した制御信号Ｓ１０ｂを、制御信号Ｓ５１として偏向系回路１１２に出力する。
【００３７】
図２は、図１に示すＡＦＣ回路５１の構成図である。
図２に示すように、ＡＦＣ回路５１は、レジスタ２１、電流源２２、発振回路２３および配線群５４を有する。ここで、レジスタ２１、電流源２２および発振回路２３は、図１７を用いて説明したものを同じである。
【００３８】
ＡＦＣ回路５１では、レジスタ２１からの配線群５４が、電流源２２および偏向系回路１１２に接続され、レジスタ２１に記憶されている制御信号Ｓ１０ｂが配線群５４を介して制御信号Ｓ５１として、電流源２２および偏向系回路１１２に出力されていることを特徴とする。
具体的には、レジスタ２１の０〜７ビット目の記憶領域の出力端子が、配線群５４のそれぞれ配線５４0 〜５４7 を介して、電流源２２のスイッチ２６ａ〜２６ｈにそれぞれ接続されている。また、レジスタ２１の０〜７ビット目の記憶領域の出力端子が、配線群５４のそれぞれ配線５４0 〜５４7 を介して、偏向系回路１１２に接続されている。
レジスタ２１は、例えば、所定の内部クロック信号Ｓ３２０をトリガーとして、記憶している制御信号を制御信号Ｓ５１として配線群５４に出力すると共に、制御信号Ｓ１０ｂを順次に記憶する。
【００３９】
発振回路２３について詳細に説明する。
図３は発振回路２３の構成図、図４は発振回路２３内の各信号のタイミングチャートである。
図３に示すように、発振回路２３は、モジュール４０および４１を有する。
モジュール４０は、位相比較器４１、カウンタ４２および電圧制御発振器４３によってループを形成している。
モジュール４０では、位相比較器４１において、図４（Ａ）に示す水平同期信号Ｓ７ａとカウンタ４２からのカウント信号Ｓ４３ａとが位相比較され、その位相比較信号Ｓ４１が電圧制御発振器４３に出力される。そして、電圧制御発振器４３において、図２に示す電流源２２からの電流ｉと位相比較信号Ｓ４１とに基づいて、Ｎ（Ｎは整数）倍に分周された図４（Ｂ）に示す発振信号Ｓ４３が生成される。この発振信号Ｓ４３は、カウンタ４２において、１／Ｎ倍に分周されてカウント信号Ｓ４２ａとして位相比較器４１に出力される。そして、電圧制御発振器４３が水平同期信号Ｓ７ａにロックすると、カウンタ４２において、水平同期信号Ｓ７ａにロックさせるカウント信号Ｓ４２ａ、図４（Ｃ）に示すタイミング信号Ｓ４２ｂおよび図４（Ｅ）に示すスロープ信号Ｓ４２ｃが生成される。
【００４０】
モジュール４１は、位相調整器４５、位相比較器４６およびフィルタ４７を有する。位相比較器４１および位相比較器４６は、図１に示す偏向系回路１１２を含んだループを形成している。
位相比較器４１では、位相比較器４６において、カウンタ４２からのタイミング信号Ｓ４２ｂと、偏向系回路１１２からの比較信号Ｓ１２との位相が比較され、図４（Ｅ）に示す位相比較信号Ｓ４７が生成される。ここで、比較信号Ｓ１２は、図５に示す水平偏向コイル９ａの所定箇所に発生する信号に相当するフライバックパルス信号であり、映像信号のセンターが画面のどの位置にあるかを示している。
また、位相調整器４５において、図４（Ｅ）および（Ｆ）に示すように、カウンタ４２からのスロープ信号Ｓ４２ｃを位相比較信号Ｓ４７でスライスして水平同期パルス信号Ｓ１１が生成される。ここで、比較信号Ｓ１２の位相は水平同期パルス信号Ｓ１１の立ち上がりで決まるため、位相調整器４５による水平同期パルス信号Ｓ１１の位相の制御によって、比較信号Ｓ１２の位相が制御される。
【００４１】
図５は、偏向系回路１１２の構成図である。
図５に示すように、偏向系回路１１２は、水平ドライブ回路３０および水平出力回路３１を有する。
なお、図５において、図１８と同じ符号を示した構成要素は、図１８に示すものと同じである。
すなわち、偏向系回路１１２では、コントローラ１３３のみが図１８に示すコントローラ３３と異なる。
水平ドライブ回路３０は、図２に示す発振回路２３と水平出力回路３１との間に位置し、水平出力回路３１のトランジスタＴｒ2 に、発振周波数に影響を与えないように、十分なベース電流を流す機能を有する。
水平ドライブ回路３０は、例えば、エミッタ接地のトランジスタＴｒ1 を有し、トランジスタＴｒ1 のベースに、発振回路２５からの図１９（Ａ）に示す水平同期パルス信号Ｓ１１が印加される。トランジスタＴｒ1 のコレクタは、水平出力回路３１のトランス３２に接続されている。具体的には、トランジスタＴｒ1 のコレクタは、トランス３２の１次コイルＬ1 の一端に接続されており、１次コイルＬ1 の他端には抵抗Ｒを介して所定の電位が印加されている。また、トランス３２の２次コイルＬ2 の一端は接地されており、他端はトランジスタＴｒ2 のベースに接続されている。
【００４２】
水平ドライブ回路３０では、水平同期パルス信号Ｓ１１に応じて、トランジスタＴｒ1 がオンになると、抵抗Ｒおよび１次コイルＬ1 に電流が流れ、トランス３２に起電力が発生し、トランジスタＴｒ2 がオンになる。一方、トランジスタＴｒ1 がオフになると、トランス３２に逆起電力が発生し、トランジスタＴｒ2 がオフになる。
【００４３】
水平出力回路３１は、トランス３２、トランジスタＴｒ2 、ダンパーダイオードＤ、コンデンサＣ、コイルＬ3 およびコントローラ１３３を有する。
水平出力回路３１は、トランジスタＴｒ2 のスイッチング動作を利用して、ダンパーダイオードＤおよび共振用のコンデンサＣによって、図１９（Ｂ）に示す水平偏向信号（フライバックパルス信号）Ｓ７ａを生成し、これを水平偏向コイル９ａに印加する。
【００４４】
コントローラ１３３は、コンピュータ１０からの制御信号Ｓ５１を入力してデコードし、当該デコード結果に基づいて、コイルＬ3 の端部３４の電位Ｂをコントロールする。
具体的には、コントローラ１３３は、制御信号Ｓ５１が示す周波数が高くなると、コイルＬ3 の端部３４に印加する電位を低くし、制御信号Ｓ１０ａが示す周波数が低くなると、コイルＬ3 の端部３４に印加する電位を低くする。これにより、図１９（Ｂ）に示す水平偏向信号Ｓ７ａに含まれるパルスのピーク電圧Ｖが一定に保たれる。すなわち、受信したテレビ信号の周波数の変動に応じて、トランジスタＴｒ2 のコレクタに生じる水平偏向信号Ｓ７ａのピーク電圧Ｖが変動する。従って、水平偏向信号Ｓ７ａのピーク電圧Ｖの変動を補正するようにコイルＬ3 の端部３４に印加する電位を変動し、水平偏向信号Ｓ７ａのピーク電圧Ｖを一定に保持する。
また、水平偏向コイル９ａの所定の位置に生じる比較信号Ｓ１２は、図１に示すＡＦＣ回路５１に出力される。
【００４５】
以下、水平偏向回路５７ｃの動作について説明する。
図１に示す水平偏向回路５７ｃでは、例えば、放電などの影響で、コンピュータ５０が暴走した場合に、当該暴走に応じた制御信号Ｓ１０ｂがＡＦＣ回路５１に出力される。
この制御信号Ｓ１０ｂは、図２に示すレジスタ２１に記憶された後に、配線群５４を介して、制御信号Ｓ５１として、電流源２２および偏向系回路１１２に出力される。
電流源２２では、制御信号Ｓ５１に基づいて、スイッチ２６ａ〜２６ｈのオン／オフが制御され、当該オン／オフ状態に応じた電流ｉが発振回路２３に出力される。
そして、発振回路２３において、電流ｉ、水平同期信号Ｓ７ａ２および比較信号Ｓ１２に基づいて水平同期パルス信号Ｓ１１が生成され、この水平同期パルス信号Ｓ１１が図５に示すトランジスタＴｒ2 のベースに印加される。
【００４６】
一方、偏向系回路１１２のコントローラ１３３において、制御信号Ｓ５１のデコード結果に基づいて、コイルＬ3 の端部３４の電位Ｂが制御される。
このとき、図２に示すＡＦＣ回路５１における水平同期パルス信号１１の生成と、図５に示すコントローラ１３３によるコイルＬ3 の端部３４に印加する電位Ｂの制御は共に、制御信号Ｓ５１に基づいて行われることから、図５に示すトランジスタＴｒ2 のコレクタ／エミッタ間の電圧は設計された範囲に収まり、定格を越えることはない。
そのため、コンピュータ１０が暴走した場合でも、トランジスタＴｒ2 が破壊されることはない。
【００４７】
以上説明したように、水平偏向回路５７ｃによれば、コンピュータ１０が暴走したときに、偏向系回路１１２が破壊されることはない。また、水平偏向回路５７ｃによれは、特別なプロテクト回路を設けていないため、回路を簡単かつ小規模にできる。
また、水平偏向回路５７ｃによれば、コンピュータ５０は、ＡＦＣ回路５１にのみ制御信号Ｓ１０ｂを出力し、偏向系回路１１２の制御を行わないため、コンピュータ５０に用いられるソフトウェアを簡単にできる。
また、水平偏向回路５７ｃによれば、図２に示すように、マルチスキャン動作用の電流源２２を用いてポイントスキャン動作を行うため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
【００４８】
また、上述した水平偏向回路５７ｃによれば、図２に示す電流源２２は、マルチスキャン動作でも使用されることから、発振回路２３および図１に示す偏向系回路１１２は、図２に示すスイッチ２６ａ〜２６ｈの全てがオンになったときの電流ｉによっても破壊されるないように設計されている。そのため、ポイントスキャン動作において、コンピュータ５０における制御信号Ｓ１０ｂの生成に誤りが生じ、制御信号Ｓ１０ｂの複数のビットがハイレベルになった場合でも、発振回路２３および図１に示す偏向系回路１１２が破壊されることはない。
【００４９】
さらに、水平偏向回路５７ｃによれば、マルチスキャン動作時に、８ビットの制御信号Ｓ５１によって２５６段階の周波数を表現し、偏向系回路１１２のコントローラ１３３において、制御信号Ｓ５１をデコードして周波数を認識していることから、コンピュータ１０とＡＦＣ回路５１との間、および、ＡＦＣ回路５１と偏向系回路１１２との間に、制御信号Ｓ５１の伝送用として８本の配線を設ければよい。
すなわち、図１６に示す水平偏向回路７ｃでは、偏向系回路１２において制御信号Ｓ１０ａのデコードを行わないことから、コンピュータ１０と偏向系回路１２との間に、２５６（＝２8 ）本の配線を設ける必要があるが、これに比べて、水平偏向回路５７ｃでは、制御信号の伝送用の配線を大幅に削減できる。
【００５０】
第２実施形態
前述したように、第１実施形態の水平偏向回路５７ｃでは、ポイントスキャン動作のときに、図１に示すコンピュータ５０において、ＡＦＣ回路５１の電流源２２が予め決められた固定の周波数に対応する電流を出力するように、８ビットの制御信号Ｓ１０ｂを計算して生成した。
これに対して、本実施形態の水平偏向回路は、ポイントスキャン動作時に、コンピュータにおいて、８ビットのそれぞれのビットが予め決められた周波数を示し、検出された周波数に対応する１ビットのみがハイレベルとなった制御信号を生成する。そして、ＡＦＣ回路において、この制御信号をハードウェアによってデコードして電流源を制御する。
【００５１】
図６は、本実施形態の水平偏向回路６７の構成図である。
図６に示すように、水平偏向回路６７は、例えば、水平偏向信号生成手段としての偏向系回路１１２、演算手段としてのコンピュータ６８および自動周波数制御手段としてのＡＦＣ回路６１を有する。
ここで、偏向系回路１１２は、前述した図１に示す水平偏向回路５７ｃの偏向系回路１１２と同じである。
但し、ＡＦＣ回路６１およびコンピュータ６８は、図１および図２に示すＡＦＣ回路５１およびコンピュータ５０とは異なる。
【００５２】
コンピュータ６８は、マルチスキャン動作時に、水平同期信号Ｓ７ａの周波数を検出し、２５７（＝２8 ）段階の周波数のうち、当該検出された周波数に対応する一の周波数を示す８ビットの制御信号Ｓ６８を計算し、この制御信号Ｓ６８をＡＦＣ回路６１に出力する。制御信号Ｓ６８は、ＡＦＣ回路６１において、マルチスキャン動作のときは、そのまま電流源２２の制御に用いられる。
また、コンピュータ６８は、ポイントスキャン動作のときに、水平同期信号Ｓ７ａの固定の周波数を検出し、８ビットのうち、当該検出した固定の周波数を示す１ビットのみをハイレベルにした制御信号Ｓ６８を生成し、この制御信号Ｓ６８をＡＦＣ回路６１に出力する。
【００５３】
ＡＦＣ回路６１は、コンピュータ６８から入力した制御信号Ｓ６８を、制御信号Ｓ６１として偏向系回路１１２に出力する。
また、ＡＦＣ回路６１は、制御信号Ｓ６８、Ｍ(Multi-Scan)／Ｐ(Point-Scan)切換信号Ｓ７２および比較信号Ｓ１２から水平同期パルス信号Ｓ６９を生成し、この水平同期パルス信号Ｓ６９を偏向系回路１１２に出力する。
【００５４】
図７は、図６に示すＡＦＣ回路６１の構成図である。
図７に示すように、ＡＦＣ回路６１は、レジスタ２１、電流源２２、発振回路２３、デコーダ６２および配線群６４を有する。
レジスタ２１、電流源２２および発振回路２３は、図１７を用いて前述したものと同じである。
ここで、デコーダ６２および電流源２２によって本発明の電流生成回路が構成される。
また、発振回路２３によって、本発明の発振信号生成回路および水平同期パルス生成回路が構成される。
配線群６４は、配線６４0 〜６４7 からなり、レジスタ２１の０〜７ビット目の記憶領域の出力端子が、それぞれ配線６４0 〜６４7 を介して、デコーダ６２に接続されている。また、レジスタ２１の０〜７ビット目の記憶領域の出力端子が、それぞれ配線６４0 〜６４7 を介して、偏向系回路１１２に接続されている。
【００５５】
以下、デコーダ６２について説明する。
デコーダ６２は、例えば、ユーザによる入力手段の操作に応じて生成されたＭ／Ｐ切換信号Ｓ７２に基づいて、レジスタ２１からの８ビットの制御信号Ｓ６１に応じた８ビットの制御信号Ｓ６２を生成し、この制御信号Ｓ６２を電流源２２に出力する。
【００５６】
図８は、図７に示すデコーダ６２の論理回路図である。
図８に示すように、デコーダ６２は、ＮＯＴ回路７０、入力端子７１0 〜７１7 、ＮＯＲ回路７２0 〜７２7 、ＮＯＲ回路７３0 〜７３7 、ＮＯＲ回路７４0 〜７４7 、出力端子７５0 〜７５7 、デコード用配線群８０および切換信号入力端子８１を有する。
デコード用配線群８０は、デコード用配線８０0 〜８０7 で構成される。
【００５７】
デコーダ６２では、切換信号入力端子８１は、ＮＯＴ回路７０の入力端子と、ＮＯＲ回路７３0 〜７３7 の入力端子と接続されている。切換信号入力端子８１には、図示しない操作手段からＭ／Ｐ切換信号Ｓ７２が印加される。
また、ＮＯＴ回路７０の出力端子は、ＮＯＲ回路７２0 〜７２7 の一方の入力端子に接続されている。
入力端子７１0 〜７１7 は、それぞれ図７に示す配線６４0 〜６４7 に接続されている。また、入力端子７１0 〜７１7 は、それぞれＮＯＲ回路７２0 〜７２7 の他方の入力端子に接続されている。
【００５８】
デコード用配線８０0 は、入力端子７１7 、ＮＯＲ回路７３0 の入力端子、ＮＯＲ回路７３2 の入力端子、ＮＯＲ回路７３3 の入力端子、ＮＯＲ回路７３4 の入力端子、ＮＯＲ回路７３5 の入力端子、ＮＯＲ回路７３6 の入力端子およびＮＯＲ回路７３7 の入力端子に接続されている。
デコード用配線８０1 は、入力端子７１6 、ＮＯＲ回路７３2 の入力端子、ＮＯＲ回路７３4 およびＮＯＲ回路７３7 の入力端子に接続されている。
デコード用配線８０2 は、入力端子７１5 、ＮＯＲ回路７３0 の入力端子、ＮＯＲ回路７３3 の入力端子、ＮＯＲ回路７３4 およびＮＯＲ回路７３5 に接続されている。
【００５９】
デコード用配線８０3 は、入力端子７１4 、ＮＯＲ回路７３0 の入力端子、ＮＯＲ回路７３1 の入力端子、ＮＯＲ回路７３4 の入力端子およびＮＯＲ回路７３5 の入力端子に接続されている。
デコード用配線８０4 は、入力端子７１3 およびＮＯＲ回路７３3 の入力端子に接続されている。
デコード用配線８０5 は、入力端子７１2 およびＮＯＲ回路７３2 に接続されている。
デコード用配線８０6 は、入力端子７１1 、ＮＯＲ回路７３3 の入力端子、ＮＯＲ回路７３4 の入力端子およびＮＯＲ回路７３7 の入力端子に接続されている。
デコード用配線８０7 は、入力端子７１0 に接続されている。
【００６０】
ＮＯＲ回路７３0 〜７３7 の出力端子は、それぞれＮＯＲ回路７４0 〜７４7 の一方の入力端子に接続れている。
また、ＮＯＲ回路７２0 〜７２7 の出力端子は、ＮＯＲ回路７４0 〜７４7 の他方の入力端子に接続されている。
ＮＯＲ回路７４0 〜７４7 の出力端子は、それぞれ出力端子７５0 〜７５7 に接続されている。
【００６１】
以下、デコーダ６２の動作について説明する。
デコーダ６２は、Ｍ／Ｐ切換信号Ｓ７２に応じて、マルチスキャン動作およびポイントスキャン動作の何れか一方を行う。
具体的には、デコーダ６２は、Ｍ／Ｐ切換信号Ｓ７２がハイレベル「１」のときにマルチスキャン動作を行い、Ｍ／Ｐ切換信号Ｓ７２がローレベル「０」のときにポイントスキャン動作を行う。
マルチスキャン動作
マルチスキャン動作を行う場合には、Ｍ／Ｐ切換信号Ｓ７２がハイレベルになる。
Ｍ／Ｐ切換信号Ｓ７２がハイレベルになると、図８に示すＮＯＲ回路７３0 〜７３7 における切換信号入力端子８１に接続された入力端子がハイレベルになり、データｆ0 〜ｆ7 のレベルとは無関係に、ＮＯＲ回路７３0 〜７３7 の出力端子はローレベルになる。
そのため、Ｍ／Ｐ切換信号Ｓ７２がハイレベルのときには、図８に示す論理回路は、図９に示す論理回路と等価になる。
以下、図９を参照しながら、デコーダ６２のマルチスキャン動作について説明する。
図９に示す論理回路では、ＮＯＲ回路７２0 〜７２7 におけるＮＯＴ回路７０の出力端子と接続されている入力端子がローレベルであるため、データｆ0 〜ｆ7 がハイレベルのときに、それぞれＮＯＲ回路７２0 〜７２7 の出力端子はローレベルになり、データｆ0 〜ｆ7 がローレベルのときに、それぞれＮＯＲ回路７２0 〜７２7 の出力端子はハイレベルになる。
【００６２】
また、ＮＯＲ回路７４0 〜７４7 の一方の入力端子はローレベルであることから、ＮＯＲ回路７２0 〜７２7 の出力端子がハイレベルのときにそれぞれＮＯＲ回路７４0 〜７４7 の出力端子はローレベルになり、ＮＯＲ回路７２0 〜７２7 の出力端子がローレベルのときにそれぞれＮＯＲ回路７４0 〜７４7 の出力端子はハイレベルになる。
そのため、図９に示すデコーダ６２では、データｆ0 〜ｆ7 とデータｇ0 〜ｇ7 とは、それぞれレベルが同じになる。すなわち、図９に示すデコーダ６２は、入力端子７１0 〜７１7 から入力した制御信号Ｓ６１を、そのまま制御信号Ｓ６２として電流源２２に出力する。
【００６３】
ポイントスキャン動作
ポイントスキャン動作を行う場合には、Ｍ／Ｐ切換信号Ｓ７２がローレベルになる。
Ｍ／Ｐ切換信号Ｓ７２がローレベルになると、図８に示すＮＯＲ回路７２0 〜７２7 のＮＯＴ回路７０に接続された入力端子がハイレベルになり、ＮＯＲ回路７２0 〜７２7 の出力端子がローレベルになる。その結果、ＮＯＲ回路７４0 〜７４7 におけるそれぞれＮＯＲ回路７２0 〜７２7 の出力端子に接続された入力端子はローレベルになる。
そのため、Ｍ／Ｐ切換信号Ｓ７２がローレベルのときには、図８に示す論理回路は、図１０に示す論理回路と等価になる。
【００６４】
以下、図１０を参照しながら、デコーダ６２のポイントスキャン動作について説明する。
ポイントスキャンのときには、図６に示すコンピュータ６８からＡＦＣ回路６１に、８ビットのうち１ビットのみがハイレベルの制御信号Ｓ６８がＡＦＣ回路６１に出力される。
そして、制御信号Ｓ６８と同じ８ビットの制御信号Ｓ６１を構成する各々１ビットのデータｆ0 〜ｆ7 が、それぞれ図１０に示す入力端子７１0 〜７１7 に出力される。
【００６５】
ＮＯＲ回路７３0 は、データｆ4 ，ｆ5 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５0 から出力されるデータｇ0 がローレベルになる。
ＮＯＲ回路７３1 は、データｆ4 がローレベルのときに出力端子がハイレベルとなり、出力端子７５1 から出力されるデータｇ0 がローレベルになる。
ＮＯＲ回路７３2 は、データｆ2 ，ｆ6 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５2 から出力されるデータｇ1 がローレベルになる。
【００６６】
ＮＯＲ回路７３3 は、データｆ1 ，ｆ3 ，ｆ5 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５3 から出力されるデータｇ3 がローレベルになる。
ＮＯＲ回路７３4 は、データｆ1 ，ｆ4 ，ｆ5 ，ｆ6 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５4 から出力されるデータｇ4 がローレベルになる。
【００６７】
ＮＯＲ回路７３5 は、データｆ4 ，ｆ5 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５5 から出力されるデータｇ5 がローレベルになる。
ＮＯＲ回路７３6 は、データｆ7 がローレベルのときに出力端子がハイレベルとなり、出力端子７５6 から出力されるデータｇ6 がローレベルになる。
ＮＯＲ回路７３7 は、データｆ1 ，ｆ6 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５7 から出力されるデータｇ7 がローレベルになる。
【００６８】
ここで、制御信号Ｓ６１のデータｆ0 〜ｆ7 と、制御信号Ｓ６２のデータｇ0 〜ｇ7 とは、図１１（Ａ）〜（Ｈ）に示すような関係がある。
具体的には、図１１（Ａ）に示すように、制御信号Ｓ６１のデータｆ0 のみがハイレベルのとき、および、全てのデータｆ0 〜ｆ7 がローレベルのときには、制御信号Ｓ６２のデータｇ0 〜ｇ7 は全てローレベルになる。
これにより、図７に示すスイッチ２６ａ〜２６ｈは全てオフになり、電流源２２から発振回路２３に、電流ｉは流れない。
【００６９】
また、図１１（Ｂ）に示すように、制御信号Ｓ６１のデータｆ1 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ3 ，ｇ4 ，ｇ7 がハイレベルになる。
これにより、図７に示すスイッチ２６ｄ，２６ｅ，２６ｈがオンになり、電流源２２から発振回路２３に、電流値が１５２Ｉ（＝８Ｉ＋１６Ｉ＋１２８Ｉ）の電流ｉが出力される。
また、図１１（Ｃ）に示すように、制御信号Ｓ６１のデータｆ2 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ2 のみがハイレベルになる。
これにより、図７に示すスイッチ２６ｃのみがオンになり、電流源２２から発振回路２３に、電流値が４Ｉの電流ｉが出力される。
【００７０】
また、図１１（Ｄ）に示すように、制御信号Ｓ６１のデータｆ3 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ3 のみハイレベルになる。
これにより、図７に示すスイッチ２６ｄのみがオンになり、電流源２２から発振回路２３に、電流値が８Ｉの電流ｉが出力される。
また、図１１（Ｅ）に示すように、制御信号Ｓ６１のデータｆ4 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ0 ，ｇ1 ，ｇ4 ，ｇ5 がハイレベルになる。
これにより、図７に示すスイッチ２６ａ，２６ｂ，２６ｅ，２６ｆがオンになり、電流源２２から発振回路２３に、電流値が５１Ｉ（＝Ｉ＋２Ｉ＋１６Ｉ＋３２Ｉ）の電流ｉが出力される。
【００７１】
また、図１１（Ｆ）に示すように、制御信号Ｓ６１のデータｆ5 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ0 ，ｇ3 ，ｇ4 ，ｇ5 がハイレベルになる。
これにより、図７に示すスイッチ２６ａ，２６ｄ，２６ｅ，２６ｆのみがオンになり、電流源２２から発振回路２３に、電流値が５７Ｉ（Ｉ＋８Ｉ＋１６Ｉ＋３２Ｉ）の電流ｉが出力される。
また、図１１（Ｇ）に示すように、制御信号Ｓ６１のデータｆ6 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ3 ，ｇ4 ，ｇ7 がハイレベルになる。
これにより、図７に示すスイッチ２６ｄ，２６ｅ，２６ｈがオンになり、電流源２２から発振回路２３に、電流値が１５２Ｉ（＝８Ｉ＋１６Ｉ＋１２８Ｉ）の電流ｉが出力される。
【００７２】
また、図１１（Ｈ）に示すように、制御信号Ｓ６１のデータｆ7 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ0 ，ｇ2 ，ｇ3 ，ｇ4 ，ｇ5 ，ｇ6 ，ｇ7 がハイレベルになる。
これにより、図７に示すスイッチ２６ａ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈがオンになり、電流源２２から発振回路２３に、電流値が２５３Ｉ（＝Ｉ＋４Ｉ＋８Ｉ＋１６Ｉ＋３２Ｉ＋６４Ｉ＋１２８Ｉ）の電流ｉが出力される。
【００７３】
このように、デコーダ６２では、ポイントスキャン動作時に、図１１に示すように、通常のポイントスキャン動作で用いられる１ビットのみをハイレベルにしたデータｆ0 〜ｆ7 からなる８ビットの制御信号Ｓ６１が、当該ポイントスキャンの周波数を生成するための電流あるいは当該ポイントスキャンの周波数と略同一の周波数を生成するための電流を電流源２２において発生するために必要なデータｇ0 〜ｇ7 からなる８ビットの制御信号Ｓ６１にデコードされる。
【００７４】
次に、水平偏向回路６７の全体の動作について説明する。
マルチスキャン動作
マルチスキャン動作では、図６に示すＭ／Ｐ切換信号Ｓ７２がハイレベルに設定される。
また、図６に示すコンピュータ６８において、水平同期信号Ｓ７ａの周波数が検出され、２５７（＝２8 ）段階の周波数のうち、当該検出された周波数に対応する１個の周波数を示す８ビットの制御信号Ｓ６８が計算され、この制御信号Ｓ６８がＡＦＣ回路６１に出力される。
この制御信号Ｓ６８は、図７に示すレジスタ２１に記憶された後に、制御信号Ｓ６１として、図５および図６に示す偏向系回路１１２のコントローラ１３３と、図７に示すデコーダ６２とに出力される。
【００７５】
そして、図５に示すコントローラ１３３によって、コイルＬ3 の端部３４の電位が制御される。
また、図７、図８および図９に示すデコーダ６２において、制御信号Ｓ６１が、そのまま制御信号Ｓ６２として電流源２２に出力され、当該制御信号Ｓ６２によるスイッチ２６ａ〜２６ｈのオン／オフ状態に応じた電流ｉが発振回路２３に出力される。そして、発振回路２３において、電流ｉ、水平同期信号Ｓ７ａおよび比較信号Ｓ１２に応じた発振周波数を持つ水平同期パルス信号Ｓ６９が生成され、この水平同期パルス信号Ｓ６９が図５に示すトランジスタＴｒ1 のベースに印加される。
これにより、偏向系回路１１２において、水平同期パルス信号Ｓ６９およびコイルＬ3 の端部３４の電位に応じた水平偏向信号Ｓ７ａが生成され、この水平偏向信号Ｓ７ａがカラー受像管９の水平偏向コイル９ａに出力される。
【００７６】
ポイントスキャン動作
ポイントスキャン動作では、図６に示すＭ／Ｐ切換信号Ｓ７２がローレベルに設定される。
また、図６に示すコンピュータ６８において、水平同期信号Ｓ７ａの周波数が検出され、８ビットのうち、当該検出した固定の周波数を示す１ビットのみをハイレベルにした制御信号Ｓ６８が生成され、この制御信号Ｓ６８がＡＦＣ回路６１に出力される。すなわち、コンピュータ６８では、ポイントスキャン動作において、一般的なポイントスキャン動作で行われるように、予め決められた相互に異なる固定の周波数をそぞれ示す複数のビットのうち、要求される周波数に対応する単数のビットのみをハイレベルにした制御信号Ｓ６８が生成される。
この制御信号Ｓ６８は、図７に示すレジスタ２１に記憶された後に、制御信号Ｓ６１として、図５および図６に示す偏向系回路１１２のコントローラ１３３と、図７に示すデコーダ６２とに出力される。
そして、図５に示すコントローラ１３３によって、コイルＬ3 の端部３４の電位が制御される。
【００７７】
また、図７、図８および図１０に示すデコーダ６２において、図１１（Ａ）〜（Ｈ）に示すパターンでデコードされ、デコード結果である制御信号Ｓ６１が、電流源２２に出力され、当該制御信号Ｓ６２によるスイッチ２６ａ〜２６ｈのオン／オフ状態に応じた電流ｉが発振回路２３に出力される。そして、発振回路２３において、電流ｉ、水平同期信号Ｓ７ａおよび比較信号Ｓ１２に応じた発振周波数を持つ水平同期パルス信号Ｓ６９が生成され、この水平同期パルス信号Ｓ６９が図５に示すトランジスタＴｒ1 のベースに印加される。
これにより、偏向系回路１１２において、水平同期パルス信号Ｓ６９およびコイルＬ3 の端部３４の電位に応じた水平偏向信号Ｓ７ａが生成され、この水平偏向信号Ｓ７ａがカラー受像管９の水平偏向コイル９ａに出力される。
【００７８】
上述した水平偏向回路６７の動作において、マルチスキャン動作およびポイントスキャン動作の何れの場合でも、図５に示すコントローラ１３３によるコイルＬ3 の端部３４の電位の制御と、ＡＦＣ回路６１によるトランジスタＴｒ1 のベースに印加する水平同期パルス信号Ｓ６９の生成とは共に、制御信号Ｓ６８に基づいて行われる。そのため、例えば、コンピュータ６８が暴走しても、図５に示すトランジスタＴｒ2 のコレクタ／エミッタ間の電圧は設計された範囲に収まり、定格を越えることはない。その結果、コンピュータ６８が暴走した場合でも、トランジスタＴｒ2 が破壊されることはない。
【００７９】
以上説明したように、水平偏向回路６７によれば、ポイントスキャン動作時に、コンピュータ６８において、一般的なポイントスキャン動作で行われるように、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、要求される周波数に対応する単数のビットのみをハイレベルにした制御信号Ｓ６８が生成される。そのため、コンピュータ６８において、制御信号Ｓ６８を生成するための処理を簡単にでき、ソフトウェアの開発が容易になる。すなわち、水平同期回路６７によれば、前述した図１に示すコンピュータ５０のように、ポイントスキャン動作のときに、予め定められたポイントスキャンの周波数に対応する電流を図２に示す電流源２２で生成するために必要なスイッチ２６ａ〜２６ｈのオン／オフの組み合わせを計算する必要がない。
【００８０】
また、水平偏向回路６７によれば、図７に示すように、マルチスキャン動作用の電流源２２を用いてポイントスキャン動作を行うため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
【００８１】
また、上述した水平偏向回路６７によれば、図７に示す電流源２２は、マルチスキャン動作でも使用されることから、発振回路２３および図６に示す偏向系回路１１２は、図７に示すスイッチ２６ａ〜２６ｈの全てがオンになったときの電流ｉによっても破壊されることがないように設計される。そのため、ポイントスキャン動作において、コンピュータ６８における制御信号Ｓ６８の生成に誤りが生じ、制御信号Ｓ６８の複数のビットがハイレベルになった場合でも、発振回路２３および図６に示す偏向系回路１１２が破壊されることはない。
【００８２】
また、水平偏向回路６７によれば、図６に示す偏向系回路１１２の制御と図７に示す電流源２２の制御とが共に、制御信号Ｓ６１に基づいて行われることから、コンピュータ１０が暴走したときでも、図５に示すコントローラ１３３によるコイルＬ3 の端部３４の電位制御と、図７に示す発振回路２３の水平同期パルス信号Ｓ６９との同期を保持できる。その結果、図５に示す偏向系回路１１２のトランジスタＴｒ2 のベース／コレクタ間に定格以上の電圧が印加されることを防止でき、偏向系回路１１２を適切に保護できる。また、水平偏向回路６７によれは、特別なプロテクト回路を設けていないため、回路を簡単かつ小規模にできる。
【００８３】
また、水平偏向回路６７によれば、コンピュータ６８は、ＡＦＣ回路６１にのみ制御信号Ｓ６８を出力し、偏向系回路１１２の制御を行わないため、コンピュータ６８における処理をさらに簡単にできる。
【００８４】
また、水平偏向回路６７によれば、マルチスキャン動作時に、８ビットの制御信号Ｓ６１によって２５６段階の周波数を表現し、偏向系回路１１２のコントローラ１３３において、制御信号Ｓ６１をデコードして周波数を認識していることから、ＡＦＣ回路６１と偏向系回路１１２との間に、制御信号Ｓ６１の伝送用として８本の配線を設ければよく、２５６本の配線を設ける場合に比べて配線数を大幅に削減できる。
【００８５】
第３実施形態
上述した第２実施形態の図７に示すデコーダ６２は、前述した図１６に示すような、コンピュータ１０から、制御信号Ｓ１０ａを偏向系回路１２に出力し、制御信号Ｓ１０ｂをＡＦＣ回路に出力するような水平偏向回路のＡＦＣ回路にも用いることができる。
図１２は図７に示すデコーダ６２を用いたＡＦＣ回路９０を持つ水平偏向装置９７の構成図、図１３は図１２に示すＡＦＣ回路９０の構成図である。
図１２において、図１６と同じ符号を付した構成要素は、図１６の説明において前述したものと同じである。また、図１３において、図７と同じ符号を付した構成要素は、図７の説明において前述したものと同じである。
【００８６】
図１２および図１３に示すように、ＡＦＣ回路９０は、偏向系回路１２に出力される第１の制御信号としての制御信号Ｓ１０ａとは別の第２の制御信号としての制御信号Ｓ１０ｂを、コンピュータ１０から入力し、この入力した制御信号Ｓ１０ｂをレジスタ２１に記憶する。
レジスタ２１の８ビットの各記憶領域の出力端子は、デコーダ６２にのみ接続されている。
デコーダ６２は、Ｍ／Ｐ切換信号Ｓ７２に基づいて、マルチスキャンモードのときに、レジスタ２１からの制御信号Ｓ６１をそのまま制御信号Ｓ６２として電流源２２に出力する。また、デコーダ６２は、ポイントスキャンモードのときに、レジスタ２１からの制御信号Ｓ６１を変換して、制御信号Ｓ６２として電流源２２に出力する。
デコーダ６２は、図８に示す構成をしており、その動作も図９および図１０を用いて前述した動作と同じである。
【００８７】
また、水平偏向回路９７によれば、図７に示すように、マルチスキャン動作用の電流源２２を用いてポイントスキャン動作を行うため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
また、上述した水平偏向回路９７によれば、図７に示す電流源２２は、マルチスキャン動作でも使用されることから、発振回路２３および図１２に示す偏向系回路１２は、図７に示すスイッチ２６ａ〜２６ｈの全てがオンになったときの電流ｉによっても破壊されることがないように設計されている。そのため、ポイントスキャン動作において、コンピュータ１０における制御信号Ｓ１０ｂの生成に誤りが生じ、制御信号Ｓ１０ｂの複数のビットがハイレベルになった場合でも、発振回路２３および図１２に示す偏向系回路１２が破壊されることはない。
【００８８】
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、コンピュータ５０，６８が出力する制御信号Ｓ１０ｂ，Ｓ６８として８ビットのものを例示したが、制御信号Ｓ１０ｂ，Ｓ６８のビット数は特に限定されず、例えば、２ビット、４ビット、１６ビットあるいは３２ビットなどでもよい。
【００８９】
また、上述した実施形態では、図２および図７に示すように、電流源２２として、基準定電流値Ｉに対して、２のべき乗の電流値の定電流を出力する複数の定電流源を有するものを例示した、これらの定電流源の電流値は、受信する映像信号の水平同期信号Ｓ７ａ２に周波数に応じて異なるものを用いることができる。
【００９０】
また、図２および図７に示す発振回路２３の構成は、図３に示すものには限定されない。
また、図１および図６に示す偏向系回路１１２の構成は、図５に示すものには限定されない。
【００９１】
また、図８に示すデコーダ６２は、デコード用配線８０0 〜８０7 と、ＮＯＲ回路７３0 〜７３7 の入力端子との接続形態を変更することで、ポイントスキャン動作における任意の周波数に対応するように変更できる。
なお、デコーダ６２は、マルチスキャン動作およびポイントスキャン動作において受信する映像信号の水平同期信号Ｓ７ａの周波数に応じて、デコード用配線８０0 〜８０7 とＮＯＲ回路７３0 〜７３7 の入力端子との接続形態を変更することで、広範囲の周波数の水平同期信号Ｓ７ａに対応できる。
さらに、図８に示すデコーダ６２は、ＮＯＲ回路を用いて構成したが、例えばＮＡＮＤ回路や、ＯＲ回路およびＮＯＴ回路を用いて構成してもよい。
【００９２】
【発明の効果】
以上説明したように、本発明の水平偏向装置によれば、マルチスキャン動作とポイントスキャン動作とを選択して行うことができる。
また、本発明の水平偏向装置によれば、ポイントスキャンモードで、演算手段において、一般的なポイントスキャン動作で行われるように、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、要求される周波数に対応する単数のビットのみをハイレベルにした制御信号が生成される。そのため、演算手段において、制御信号を生成するための処理を簡単にでき、ソフトウェアの開発が容易になる。すなわち、本発明の水平偏向装置によれば、従来のように、ポイントスキャン動作のときに、例えば、予め定められたポイントスキャンの周波数に対応する電流を電流源で生成するために必要なスイッチの接続状態および非接続状態の組み合わせを計算する必要がない。
【００９３】
また、本発明の水平偏向装置によれば、ポイントスキャンモードにおいて生成された制御信号を、マルチスキャンモードにおける場合と同様の制御信号に変換するため、ポイントスキャンモードとマルチスキャンモードとで共通の電流源を使用することができる。そのため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
【００９４】
また、本発明の水平偏向装置によれば、演算手段において生成した制御信号を、電流生成回路と水平偏向信号生成手段とで共用することで、例えば、演算手段暴走した場合でも、電流生成回路における電流生成と、水平偏向信号生成手段における水平偏向信号の生成とを同期させることができ、特別なプロテクト回路を設けなくても、簡単かつ小規模な構成で、回路素子などの構成要素を保護できる。
【００９５】
また、本発明の自動周波数制御装置によれば、マルチスキャン動作とポイントスキャン動作とに対応した水平同期パルス信号を選択して生成できる。
また、本発明の自動周波数制御装置によれば、ポイントスキャンモードにおいて生成された制御信号を、マルチスキャンモードにおける場合と同様の制御信号に変換するため、ポイントスキャンモードとマルチスキャンモードとで共通の電流源を使用することができる。そのため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
【００９６】
また、本発明の映像信号受信装置によれば、前述した水平偏向装置の効果を得ることができる結果、簡単かつ小規模な構成で、マルチスキャン動作およびポイントスキャン動作を高い信頼性で実現できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態の水平偏向回路の構成図である。
【図２】図２は、図１に示すＡＦＣ回路の構成図である。
【図３】図３は、図２に示す発振回路の構成図である。
【図４】図４は、図３に示す発振回路内の各信号のタイミングチャートである。
【図５】図５は、図１に示す偏向系回路の構成図である。
【図６】図６は、本発明の第２実施形態の水平偏向回路の構成図である。
【図７】図７は、図６に示すＡＦＣ回路の構成図である。
【図８】図８は、図７に示すデコーダの論理回路図である。
【図９】図９は、図８に示すデコーダのマルチスキャン動作時の等価回路である。
【図１０】図１０は、図８に示すデコーダのポイントスキャン動作時の等価回路である。
【図１１】図１１は、図８に示すデコーダのポイントスキャン動作時における、制御信号Ｓ６１と制御信号Ｓ６２との対応を示す図である。
【図１２】図１２は、本発明の第３実施形態の水平偏向装置の構成図である。
【図１３】図１３は、図１２に示すＡＦＣ回路の構成図である。
【図１４】図１４は、一般的なカラーテレビ受信機の構成図である。
【図１５】図１５は、図１４に示す同期偏向部の構成図である。
【図１６】図１６は、図１５に示す従来の水平偏向回路の構成図である。
【図１７】図１７は、図１６に示すＡＦＣ回路の構成図である。
【図１８】図１８は、図１７に示す発振回路の構成図である。
【図１９】図１９は、図１８に示す発振回路の水平同期パルス信号および水平偏向信号の波形図である。
【図２０】図２０は、ポイントスキャン動作を行う水平偏向回路のＡＦＣ回路の構成図である。
【符号の説明】
９…カラー受像管、９ａ…水平偏向コイル、１１２…偏向系回路、２１…レジスタ、２２…電流源、２３…発振回路、３３…コントローラ、５０，６８…コンピュータ、５１，６１…ＡＦＣ回路、６２…デコーダ
【発明が属する技術分野】
本発明は、水平偏向装置、自動周波数制御（ＡＦＣ：Automatic Frequency Control)装置および映像信号受信装置に関する。
【０００２】
【従来の技術】
先ず、一般的なカラーテレビ受信機の構成について説明する。
図１４は、一般的なカラーテレビ受信機の構成図である。
図１４に示すように、カラーテレビ受信機は、アンテナ２、選局部３、映像受信部４、音声受信部５、スピーカ６、同期偏向部７、色信号再生部８およびカラー受像管９を有する。
このようなカラーテレビ受信機では、選局部３において、アンテナ２で受信されたテレビ信号の中から希望する受信チャンネルの信号が取り出され、この信号から中間周波信号Ｓ３が生成される。
【０００３】
中間周波信号Ｓ３は、映像受信部４において、増幅されると共に、音声中間周波信号Ｓ４ａと映像中間周波信号Ｓ４ｂとに分離され、音声周波信号Ｓ４ａは音声受信部５に出力される。そして、音声受信部５において、音声周波信号Ｓ４ａが検波され、テレビ音声信号が取り出され、このテレビ音声信号に応じた音声がスピーカ６から出力される。
一方、映像受信部４において、映像中間周波信号Ｓ４ｂが検波され、複合映像信号Ｓ４ｃが取り出される。複合映像信号Ｓ４ｃは、増幅された後に、複合映像信号Ｓ４ｄとして、同期偏向部７および色信号再生部８に出力される。また、複合映像信号Ｓ４ｃは、トラップ回路や遅延回路を経て、輝度信号Ｓ４ｅとして色信号再生部８に出力される。
【０００４】
色信号再生部８では、複合映像信号Ｓ４ｄおよび輝度信号Ｓ４ｅから、色信号を取り出し、Ｒ（赤），Ｇ（緑），Ｂ（青）の３原色信号を生成し、カラー受像管９に出力する。
【０００５】
また、同期偏向部７は、図１５に示すように、同期回路７ａ、垂直偏向回路７ｂおよび水平偏向回路７ｃを有する。同期回路７ａにおいて、複合映像信号Ｓ４ｄから垂直同期信号Ｓ７ａ１および水平同期信号Ｓ７ａ２が取り出され、これらが、それぞれ垂直偏向回路７ｂおよび水平偏向回路７ｃに出力される。
そして、垂直偏向回路７ｂにおいて、垂直偏向信号Ｓ７ａが生成され、この垂直偏向信号Ｓ７ａが垂直偏向コイル９ｂに出力される。これにより、カラー受像管９において、垂直偏向コイル９ｂからの磁界によって、カソードから出射された電子ビームが、蛍光面に達する前に、垂直方向に偏向される。
また、水平偏向回路７ｃにおいて、水平偏向信号Ｓ７ｂが生成され、この水平偏向信号Ｓ７ｂが水平偏向コイル９ａに出力される。これにより、カラー受像管９において、水平偏向コイル９ａからの磁界によって、カソードから出射された電子ビームが蛍光面に達する前に水平方向に偏向される。
【０００６】
ところで、例えば３１ｋ〜６０ｋＨｚなどの所定の範囲の周波数の同期信号を持つテレビ信号を受信および表示可能なマルチスキャン機能を持つカラーテレビ受信機がある。
このようなマルチスキャン機能を持つカラーテレビ受信機の同期偏向部は、受信したテレビ信号に含まれる同期信号の周波数を検出し、その検出結果に基づいて内部の電子回路を制御する必要がある。従って、マルチスキャン機能を持つカラーテレビ受信機と、マルチスキャン機能を持たないカラーテレビ受信機とでは、同期偏向部の水平偏向回路および垂直偏向回路の構成は異なる。
【０００７】
図１６は、従来のマルチスキャン機能を持つカラーテレビ受信機の水平偏向回路７ｃの構成図である。
図１６に示すように、水平偏向回路７ｃは、コンピュータ１０、ＡＦＣ回路１１および偏向系回路１２を有する。
コンピュータ１０は、入力した水平同期信号Ｓ７ａ２の周波数を検出し、この検出した周波数を示す独立した制御信号Ｓ１０ａおよび１０ｂを、それぞれ偏向系回路１２およびＡＦＣ回路１１に出力する。コンピュータ１０では、制御信号Ｓ１０ａと制御信号Ｓ１０ｂとを同期させて出力している。
ここで、制御信号Ｓ１０ａは、後述するような偏向系回路１２の回路構成の特徴から、各ビットがそれぞれ偏向系回路１２に内蔵されている対応する１個のスイッチのオン／オフを制御するようになっている。すなわち、制御信号Ｓ１０ａは、偏向系回路１２においてデコードは行われない。
これに対して、制御信号Ｓ１０ｂは、ＡＦＣ回路１１の他に画面の明暗、色合いおよび画像の輪郭調整を行う制御回路など複数の回路が接続されたシリアルバスを介して、ＡＦＣ回路１１に出力される。そのため、制御信号Ｓ１０ｂは、水平同期信号Ｓ７ａ２の周波数の他に、当該制御信号Ｓ１０ｂの出力先の回路を特定するデータなどを含んでいる。制御信号Ｓ１０ｂは、ＡＦＣ回路１１においてデコードされた後に使用される。
【０００８】
図１７は、ＡＦＣ回路１１の構成図である。
図１７に示すように、ＡＦＣ回路１１は、レジスタ２１、電流源２２、発振回路２３および配線群２４を有する。
レジスタ２１は、例えば、８ビットのレジスタであり、コンピュータ１０から周波数を示す８ビットの制御信号１０ｂを入力し、この制御信号Ｓ１０ｂの各ビットのデータｆ0 〜ｆ7 を記憶する。レジスタ２１は、この記憶した制御信号Ｓ１０ｂを８ビットの配線群２４を介して制御信号Ｓ２１として、電流源２２に出力する。ここで、配線群２４は、レジスタ２１の各ビットとスイッチ２６ａ〜２６ｈとをそれぞれ接続している。
【０００９】
電流源２２は、定電流源２５ａ〜２５ｈおよびスイッチ２６ａ〜２６ｈを有する。
定電流源２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇ，２５ｈは、それぞれ定電流Ｉ，２Ｉ，４Ｉ，８Ｉ，１６Ｉ，３２Ｉ，６４Ｉ，１２８Ｉを出力する。
スイッチ２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈは、一端が発振回路２３に接続され、他端がそれぞれ定電流源２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇ，２５ｈに接続されている。
スイッチ２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈは、例えば、それぞれ制御信号１０ｂに含まれるそれぞれ１ビットのデータｆ0 ，ｆ1 ，ｆ2 ，ｆ3 ，ｆ4 ，ｆ5 ，ｆ6 ，ｆ7 がハイレベル、すなわち「１」のときにオンになり、ローレベル、すなわち「０」のときにオフになる。
電流源２２は、スイッチ２６ａ〜２６ｈのうちオンになっているスイッチに対応する定電流源２５ａ〜２５ｈから出力される定電流の総和に相当する電流ｉを、発振回路２３に出力する。
電流源２２では、定電流２Ｉ，４Ｉ，８Ｉ，１６Ｉ，３２Ｉ，６４Ｉ，１２８Ｉは、基準定電流Ｉの２のべき乗になっていることから、コンピュータ１０は、水平同期パルス信号Ｓ１１の周波数に比例したデジタル値を示す制御信号Ｓ１０ｂを生成すればよい。
【００１０】
発振回路２３は、電流源２２からの電流ｉによって、内蔵する電圧制御発振回路（ＶＣＯ）から出力される発振信号の周波数を制御し、この発振信号を水平同期信号Ｓ７ａにロックさせてタイミング信号を生成する。そして、発振回路２３は、偏向系回路１２からのフライバックパルス信号に相当する比較信号Ｓ１２と、タイミング信号とを用いて水平同期パルス信号Ｓ１１を生成する。
【００１１】
図１８は、偏向系回路１２の構成図である。
図１８に示すように、偏向系回路１２は、図１９（Ａ）に示す水平同期パルス信号Ｓ１１に応じた水平偏向信号（フライバックパルス）Ｓ７ａをトランジスタＴｒ2 のコクレタに発生し、この図１９（Ｂ）に示す水平偏向信号Ｓ７ａをカラー受像管９の水平偏向コイル９ａに出力する。このとき、制御信号Ｓ１０ａに応じたコントローラ３３の制御によって、コイルＬ3 の端部３４の電位が制御され、水平同期パルス信号Ｓ１１の周波数に係わらず水平偏向信号Ｓ７ａのピーク電圧が一定に保たれる。
【００１２】
具体的には、コントローラ３３によって、制御信号Ｓ１０ａが示す周波数が高い場合にはコイルＬ3 の端部３４に高い電位を印加し、制御信号Ｓ１０ａが示す周波数が低い場合にはコイルＬ3 の端部３４に低い電位を印加する。すなわち、受信したテレビ信号の周波数の変動に応じて、トランジスタＴｒ2 のコレクタに生じる水平偏向信号Ｓ７ａのピーク電圧が変動する。従って、水平偏向信号Ｓ７ａのピーク電圧の変動を補正するようにコイルＬ3 の端部３４に印加する電位を変動し、水平偏向信号Ｓ７ａのピーク電圧を一定に保持する。
偏向系回路１２は、図１８に示すように、比較的に容量の大きなコンデンサＣ、コイルＬ1 ，Ｌ2 ，Ｌ3 およびワット数の抵抗Ｒなどの大きな部品で構成されており、通常、制御信号Ｓ１０ａのデコードは行わない。
【００１３】
また、異なる複数の固定した周波数の同期信号を持つ映像信号を受信および表示できるポイントスキャン機能を持つカラーテレビ受信機がある。
このようなポイントスキャン機能を持つカラーテレビ受像機のＡＦＣ回路は、例えば、図２０に示すように、予め決められた８個の固定の周波数に対応する水平同期パルス信号Ｓ１１を得るための定電流Ｉ0 〜Ｉ7 をそれぞれ出力する定電流源１２５ａ〜１２５ｆを持ち、８ビットのうち１ビットのみがハイレベルとなる制御信号Ｓ２１を生成する。そして、制御信号Ｓ２１に基づいて、スイッチ１２６ａ〜１２６ｈのうち、制御信号Ｓ２１のハイレベルのビットに対応する１個のスイッチのみをオンにして、定電流源１２４ａ〜１２５ｆの何れか１個の定電流源からの電流ｉを発振回路２３に出力する。
【００１４】
すなわち、定電流Ｉ0 〜Ｉ7 は、それぞれ単数で、相互に異なる固定した周波数の水平同期信号Ｓ７ａに対応する水平同期パルス信号Ｓ１１を発振回路２３において生成するために用いられる。具体的には、例えば、水平同期信号Ｓ７ａが３１ｋＨｚのときに、発振回路２３において定電流Ｉ1 を用いて水平同期パルス信号Ｓ１１が生成され、水平同期信号Ｓ７ａが３３ｋＨｚのときに、発振回路２３において定電流Ｉ2 を用いて水平同期パルス信号Ｓ１１が生成され、水平同期信号Ｓ７ａが３７ｋＨｚのときに、発振回路２３において定電流Ｉ3 を用いて水平同期パルス信号Ｓ１１が生成される。
図２０に示すＡＦＣ回路を用いた場合には、定電流Ｉ0 〜Ｉ7 のうち定電流Ｉ7 が最大の定電流であるときに、発振回路２３および偏向系回路１２は、電流ｉが定電流ｉ7 以下であるという前提で設計されている。
【００１５】
このようなポイントスキャン機能を図１６および図１７１示す水平偏向回路７ｃで実現するには、予め決められた固定の周波数に対応する水平同期パルス信号Ｓ１１を得るために、図２０に示す定電流源１２５ａ〜１２５ｈから出力される定電流に相当する電流ｉを図１７の電流源２２で生成する必要がある。従って、例えば図２０に示す定電流源１２５ａから出力される定電流に相当する電流ｉを得るために、コンピュータ１０において、図１７に示すスイッチ２６ａ〜２６ｈのオン／オフ状態を計算して８ビットの制御信号Ｓ１０ｂを生成する。
【００１６】
【発明が解決しようとする課題】
しかしながら、前述した従来のマルチスキャン機能を備えたカラーテレビ受信機では、図１６に示すように、コンピュータ１０から制御信号Ｓ１０ａおよび１０ｂが、それぞれ個別に偏向系回路１２およびＡＦＣ回路１１に出力されるため、放電などで、コンピュータ１０が暴走した場合、制御信号１０ａと制御信号Ｓ１０ｂとの同期が外れることがある。
このような場合に、図１８に示すコントローラ３３によるコイルＬ3 の端部３４の電圧制御と、トランジスタＴｒ1 のベースに印加される水平同期パルス信号Ｓ１１とのタイミングがずれ、トランジスタＴｒ2 のコレクタ・ベース間の電圧が、設計時に考慮した以上に高くなり、トランジスタＴｒ2 が破壊されることがある。
【００１７】
従来の水平偏向回路７ｃでは、このようにコンピュータ１０が暴走したときでも、トランジスタＴｒ2 などの内部の電子回路が破壊されないように、種々のプロテクト回路が設けられている。例えば、水平同期パルス信号Ｓ１１とコイルＬ3 の端部３４の電位とを常に監視して両者の関係が正常に保たれているか否かを判断し、両者の関係に異常が生じた場合に、トランジスタＴｒ2 のベースおよびコイルＬ3 の端部３４に強制的に所定の電位を印加するプロテクト回路が設けられている。
【００１８】
このようなプロテクト回路を水平偏向回路７ｃに組み込むためには、水平偏向回路７ｃの設計段階で、コンピュータ１０が暴走した場合に回路上のどの箇所が破壊される恐れがあるかを事前に把握する必要がある。しかしながら、コンピュータ１０が暴走した場合に破壊される回路上の箇所を知ることは容易ではなく、設計作業が煩雑になるという問題がある。また、設計段階で、当該破壊される全ての箇所を把握できない可能性もあり、回路の信頼性に欠けるという問題もある。例えば、プロテクト回路を組み込むことで、プロテクト回路を組み込まなかった場合には破壊されない箇所が破壊される可能性もある。
また、プロテクト回路を組み込むことで、水平偏向回路７ｃの回路構成が複雑化および大規模化してしまうという問題がある。
【００１９】
また、前述したように、ポイントスキャン機能を、図１６に示す水平偏向回路７ｃで実現するには、受信するテレビ信号の同期信号が持つ周波数が固定であるにも係わらず、コンピュータ１０において、図１７に示すスイッチ２６ａ〜２７ｈのオン／オフ状態を計算する必要があり、処理が煩雑であるという問題がある。
さらに、ポイントスキャン機能で動作しているときに、コンピュータ１０における制御信号Ｓ１０ａの計算に誤りが生じた場合に、ポイントスキャンの周波数としてはあり得ない周波数の水平同期パルス信号Ｓ１１が生成されてしまう恐れがあり、その結果、偏向系回路１２に損傷を与えてしまうことがあるという問題がある。
すなわち、ポイントスキャン動作では、前述したように、コンピュータ１０において生成される制御信号Ｓ１０ｂは、８ビットのうち１ビットのみがハイレベルになるが、コンピュータ１０が誤動作して８ビットのうち２以上のビットがハイレベルになった場合には、電流ｉの電流値が設計範囲を越してしまい、発振回路２３や後段の偏向系回路１２が破壊されることがある。
【００２０】
本発明は上述した従来技術の問題点に鑑みてなされ、簡単かつ小規模な回路構成で、放電などによる回路の破損を防止できる水平偏向装置、自動周波数制御装置および映像信号受信装置を提供することを目的とする。
また、本発明は、マルチスキャン動作およびポイントスキャン動作を選択して実行できる水平偏向装置、自動周波数制御装置および映像信号受信装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の第１の観点の水平偏向装置は、映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給される水平偏向信号を生成する水平偏向回路であって、前記水平同期信号の周波数を検出し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号を生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を生成する演算手段と、前記演算手段が生成した制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、前記演算手段が生成した前記制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段とを有する。
ここで、前記自動周波数制御手段の電流生成回路は、マルチスキャンモードのときに、前記制御信号に基づいて電流を生成し、ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号に基づいて電流を生成する。
【００２２】
本発明の第１の観点の水平偏向装置では、マルチスキャンモードのときに、演算手段において、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号が生成され、当該生成された制御信号が自動周波数制御手段の電流発生回路および水平偏向信号生成手段に出力される。
当該電流発生回路では、入力した制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され、当該生成された水平同期パルス信号が水平偏向信号生成手段に出力される。
そして、水平偏向信号生成手段において、前記演算手段から出力された制御信号と前記生成された水平同期パルス信号とに基づいて、水平偏向信号が生成される。
すなわち、前記自動周波数制御手段および水平偏向信号生成手段の双方が、前記演算手段が生成した同じ制御信号を用いる。
従って、例えば、前記演算手段が暴走した場合でも、前記自動周波数制御手段および水平偏向信号生成手段との間の同期は保たれる。
【００２３】
また、本発明の第１の観点の水平偏向装置では、ポイントスキャンモードのときに、演算手段において、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号が生成され、当該生成された制御信号が自動周波数制御手段の電流発生回路および水平偏向信号生成手段に出力される。
当該電流発生回路では、入力した制御信号が、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換され、当該変換された制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され、当該生成された水平同期パルス信号が水平偏向信号生成手段に出力される。
そして、水平偏向信号生成手段において、前記演算手段から出力された制御信号と前記生成された水平同期パルス信号とに基づいて、水平偏向信号が生成される。
【００２４】
また、本発明の第２の観点の水平偏向装置は、映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給される水平偏向信号を生成する水平偏向回路であって、前記水平同期信号の周波数を検出し、当該検出された周波数を示す第１の制御信号を生成し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号をさらに生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした第２の制御信号をさらに生成する演算手段と、前記演算手段で生成された前記第２の制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、前記演算手段で生成された前記第１の制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段とを有する。
ここで、前記自動周波数制御手段の電流生成回路は、マルチスキャンモードのときに、前記第２の制御信号に基づいて電流を生成し、ポイントスキャンモードのときに、前記第２の制御信号を、当該第２の制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号に変換し、当該変換した第２の制御信号に基づいて電流を生成する。
【００２５】
本発明の第２の観点の水平偏向装置では、マルチスキャンモードおよびポイントスキャンモードの双方において、前記水平同期信号の周波数が検出され、当該検出された周波数を示す第１の制御信号が生成され、当該第１の制御信号が水平偏向信号生成手段に出力される。
また、マルチスキャンモードのときに、演算手段において、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号が生成され、当該生成された第２の制御信号が自動周波数制御手段の電流発生回路に出力される。
当該電流発生回路では、入力した第２の制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され、当該生成された水平同期パルス信号が水平偏向信号生成手段に出力される。
そして、水平偏向信号生成手段において、前記演算手段からの前記第２の制御信号と前記生成された水平同期パルス信号とに基づいて、水平偏向信号が生成される。
【００２６】
また、本発明の第２の観点の水平偏向装置では、ポイントスキャンモードのときに、演算手段において、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした第２の制御信号が生成され、当該生成された第２の制御信号が自動周波数制御手段に出力される。
当該電流発生回路では、入力した第２の制御信号が、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号に変換され、当該変換された第２の制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され、当該生成された水平同期パルス信号が水平偏向信号生成手段に出力される。
そして、水平偏向信号生成手段において、前記演算手段が生成した第１の制御信号および前記水平同期パルス信号に基づいて、水平偏向信号が生成される。
【００２７】
また、本発明の自動周波数制御装置は、映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給する水平偏向信号を生成するために用いられる水平同期パルス信号を生成する自動周波数制御装置であって、検出された前記水平同期信号の周波数を示す複数のビットからなり、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットが第１のレベルおよび第２のレベルの何れか一方になり、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を入力して記憶する記憶回路と、マルチスキャンモードのときに、前記制御信号をそのまま出力し、ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号を出力する変換回路と、前記変換回路から出力された制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて、水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する。
【００２８】
本発明の自動周波数制御装置では、マルチスキャンモードのときに、検出された前記水平同期信号の周波数を示す複数のビットからなり、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットが第１のレベルおよび第２のレベルの何れか一方になる制御信号が、記憶回路に入力および記憶される。
そして、前記記憶回路に記憶された前記制御信号が前記変換回路に出力され、前記変換回路からそのまま電流生成回路に出力される。
そして、電流生成回路において、入力した前記制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され。
【００２９】
本発明の自動周波数制御装置では、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号、記憶回路に入力および記憶される。
そして、前記記憶回路に記憶された前記制御信号が前記変換回路に出力され、前記変換回路において、入力された前記制御信号が、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換され、当該変換した制御信号が電流生成回路に出力される。
そして、電流生成回路において、入力した前記制御信号に基づいて選択された単数または複数の定電流源からの定電流の総和に相当する電流が生成され、当該生成された電流が発振信号生成回路に出力される。
発振信号生成回路では、入力した電流に応じた発振周波数を持つ発振信号が生成され、当該発振信号が水平同期パルス信号生成回路に出力される。
水平同期パルス信号生成回路では、前記生成された発振信号と前記水平同期信号とに基づいて、水平同期パルス信号が生成され。
【００３０】
また、本発明の第１の観点の映像信号受信装置は、受信した映像信号から水平同期信号を抽出し、水平偏向装置において前記水平同期信号から水平偏向信号を生成し、当該水平偏向信号に応じて水平偏向コイルから磁界を発生させて、カソードから出射された電子ビームを偏向して蛍光面に指向する映像信号受信装置であって、前記水平偏向装置は、前記水平同期信号の周波数を検出し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号を生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を生成する演算手段と、前記演算手段が生成した制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、前記演算手段が生成した前記制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段とを有する。
ここで、前記自動周波数制御手段の電流生成回路は、マルチスキャンモードのときに、前記制御信号に基づいて電流を生成し、ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号に基づいて電流を生成する。
【００３１】
本発明の第１の観点の映像信号受信装置では、受信した映像信号から水平同期信号が抽出され、水平偏向装置において前記水平同期信号から水平偏向信号が生成される。そして、当該水平偏向信号に応じて水平偏向コイルから磁界が発生し、当該磁界によって、カソードから出射された電子ビームが偏向して蛍光面に指向される。このとき、水平偏向装置において、前述した第１の観点の水平偏向装置における動作と同じ動作が行われる。
【００３２】
また、本発明の第２の観点の映像信号受信装置は、受信した映像信号から水平同期信号を抽出し、水平偏向装置において前記水平同期信号から水平偏向信号を生成し、当該水平偏向信号に応じて水平偏向コイルから磁界を発生させて、カソードから出射された電子ビームを偏向して蛍光面に指向する映像信号受信装置であって、前記水平偏向装置は、前記水平同期信号の周波数を検出し、当該検出された周波数を示す第１の制御信号を生成し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号をさらに生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした第２の制御信号をさらに生成する演算手段と、前記演算手段で生成された前記第２の制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、前記演算手段で生成された前記第１の制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段とを有する。
ここで、前記自動周波数制御手段の電流生成回路は、マルチスキャンモードのときに、前記第２の制御信号に基づいて電流を生成し、ポイントスキャンモードのときに、前記第２の制御信号を、当該第２の制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号に変換し、当該変換した第２の制御信号に基づいて電流を生成する。
【００３３】
本発明の第２の観点の映像信号受信装置では、受信した映像信号から水平同期信号が抽出され、水平偏向装置において前記水平同期信号から水平偏向信号が生成される。そいて、当該水平偏向信号に応じて水平偏向コイルから磁界が発生し、当該磁界によって、カソードから出射された電子ビームが偏向して蛍光面に指向される。このとき、水平偏向装置において、前述した第２の観点の水平偏向装置における動作と同じ動作が行われる。
【００３４】
【発明の実施の形態】
以下、本発明の実施形態に係わるカラーテレビ受像機について説明する。
本実施形態のカラーテレビ受像機および同期偏向部は、それぞれ前述した図１４および図１５に示す構成を有する。但し、本実施形態のカラーテレビ受像機は、マルチスキャン機能およびポイントスキャン機能の双方の機能を備え、水平偏向回路に特徴を有する。
以下、本実施形態の水平偏向回路の構成を説明する。
【００３５】
第１実施形態
図１は、本実施形態の水平偏向回路５７ｃの構成図である。
図１に示すように、水平偏向回路５７ｃは、例えば、水平偏向信号生成回路としての偏向系回路１１２、コンピュータ５０およびＡＦＣ回路５１を有する。
ここで、偏向系回路１１２は、制御信号Ｓ５１を、コンピュータ５０からではなく、ＡＦＣ回路５１から入力する。
コンピュータ５０は、入力した水平同期信号Ｓ７ａの周波数を検出し、当該検出した周波数に基づいて８ビットの制御信号Ｓ１０ｂを生成し、この制御信号Ｓ１０ｂをＡＦＣ回路５１に出力する。
コンピュータ５０は、マルチスキャン動作およびポイントスキャン動作の何れの場合にも、検出した水平同期信号Ｓ７ａの周波数に対応する周波数を、２５７（＝２8 ）段階の周波数の中から選択する。そして、コンピュータ５０は、当該選択した周波数を示す８ビットの制御信号Ｓ１０ｂを計算して生成し、この制御信号Ｓ１０ｂをＡＦＣ回路５１に出力する。
すなわち、コンピュータ５０では、ポイントスキャン動作のときに、予め定められたポイントスキャンの周波数に対応する電流を図２に示す電流源２２で生成するために必要なスイッチ２６ａ〜２６ｈのオン／オフの組み合わせを計算し、当該計算結果に応じた制御信号Ｓ１０ｂを生成する。
【００３６】
ＡＦＣ回路５１
ＡＦＣ回路５１は、コンピュータ５０から入力した制御信号Ｓ１０ｂ、水平同期信号Ｓ７ａ２および偏向系回路１１２からの比較信号Ｓ１２に基づいて、水平同期パルス信号Ｓ１１を生成する。
ＡＦＣ回路５１では、水平同期信号Ｓ７ａの周波数が高く、雑音の影響による同期の乱れが起こり易いことから、この雑音の影響を軽減するために、偏向系回路１１２からの比較信号Ｓ１２を利用して水平同期パルス信号Ｓ１１の周波数の安定度を向上させている。
また、ＡＦＣ回路５１は、コンピュータ５０から入力した制御信号Ｓ１０ｂを、制御信号Ｓ５１として偏向系回路１１２に出力する。
【００３７】
図２は、図１に示すＡＦＣ回路５１の構成図である。
図２に示すように、ＡＦＣ回路５１は、レジスタ２１、電流源２２、発振回路２３および配線群５４を有する。ここで、レジスタ２１、電流源２２および発振回路２３は、図１７を用いて説明したものを同じである。
【００３８】
ＡＦＣ回路５１では、レジスタ２１からの配線群５４が、電流源２２および偏向系回路１１２に接続され、レジスタ２１に記憶されている制御信号Ｓ１０ｂが配線群５４を介して制御信号Ｓ５１として、電流源２２および偏向系回路１１２に出力されていることを特徴とする。
具体的には、レジスタ２１の０〜７ビット目の記憶領域の出力端子が、配線群５４のそれぞれ配線５４0 〜５４7 を介して、電流源２２のスイッチ２６ａ〜２６ｈにそれぞれ接続されている。また、レジスタ２１の０〜７ビット目の記憶領域の出力端子が、配線群５４のそれぞれ配線５４0 〜５４7 を介して、偏向系回路１１２に接続されている。
レジスタ２１は、例えば、所定の内部クロック信号Ｓ３２０をトリガーとして、記憶している制御信号を制御信号Ｓ５１として配線群５４に出力すると共に、制御信号Ｓ１０ｂを順次に記憶する。
【００３９】
発振回路２３について詳細に説明する。
図３は発振回路２３の構成図、図４は発振回路２３内の各信号のタイミングチャートである。
図３に示すように、発振回路２３は、モジュール４０および４１を有する。
モジュール４０は、位相比較器４１、カウンタ４２および電圧制御発振器４３によってループを形成している。
モジュール４０では、位相比較器４１において、図４（Ａ）に示す水平同期信号Ｓ７ａとカウンタ４２からのカウント信号Ｓ４３ａとが位相比較され、その位相比較信号Ｓ４１が電圧制御発振器４３に出力される。そして、電圧制御発振器４３において、図２に示す電流源２２からの電流ｉと位相比較信号Ｓ４１とに基づいて、Ｎ（Ｎは整数）倍に分周された図４（Ｂ）に示す発振信号Ｓ４３が生成される。この発振信号Ｓ４３は、カウンタ４２において、１／Ｎ倍に分周されてカウント信号Ｓ４２ａとして位相比較器４１に出力される。そして、電圧制御発振器４３が水平同期信号Ｓ７ａにロックすると、カウンタ４２において、水平同期信号Ｓ７ａにロックさせるカウント信号Ｓ４２ａ、図４（Ｃ）に示すタイミング信号Ｓ４２ｂおよび図４（Ｅ）に示すスロープ信号Ｓ４２ｃが生成される。
【００４０】
モジュール４１は、位相調整器４５、位相比較器４６およびフィルタ４７を有する。位相比較器４１および位相比較器４６は、図１に示す偏向系回路１１２を含んだループを形成している。
位相比較器４１では、位相比較器４６において、カウンタ４２からのタイミング信号Ｓ４２ｂと、偏向系回路１１２からの比較信号Ｓ１２との位相が比較され、図４（Ｅ）に示す位相比較信号Ｓ４７が生成される。ここで、比較信号Ｓ１２は、図５に示す水平偏向コイル９ａの所定箇所に発生する信号に相当するフライバックパルス信号であり、映像信号のセンターが画面のどの位置にあるかを示している。
また、位相調整器４５において、図４（Ｅ）および（Ｆ）に示すように、カウンタ４２からのスロープ信号Ｓ４２ｃを位相比較信号Ｓ４７でスライスして水平同期パルス信号Ｓ１１が生成される。ここで、比較信号Ｓ１２の位相は水平同期パルス信号Ｓ１１の立ち上がりで決まるため、位相調整器４５による水平同期パルス信号Ｓ１１の位相の制御によって、比較信号Ｓ１２の位相が制御される。
【００４１】
図５は、偏向系回路１１２の構成図である。
図５に示すように、偏向系回路１１２は、水平ドライブ回路３０および水平出力回路３１を有する。
なお、図５において、図１８と同じ符号を示した構成要素は、図１８に示すものと同じである。
すなわち、偏向系回路１１２では、コントローラ１３３のみが図１８に示すコントローラ３３と異なる。
水平ドライブ回路３０は、図２に示す発振回路２３と水平出力回路３１との間に位置し、水平出力回路３１のトランジスタＴｒ2 に、発振周波数に影響を与えないように、十分なベース電流を流す機能を有する。
水平ドライブ回路３０は、例えば、エミッタ接地のトランジスタＴｒ1 を有し、トランジスタＴｒ1 のベースに、発振回路２５からの図１９（Ａ）に示す水平同期パルス信号Ｓ１１が印加される。トランジスタＴｒ1 のコレクタは、水平出力回路３１のトランス３２に接続されている。具体的には、トランジスタＴｒ1 のコレクタは、トランス３２の１次コイルＬ1 の一端に接続されており、１次コイルＬ1 の他端には抵抗Ｒを介して所定の電位が印加されている。また、トランス３２の２次コイルＬ2 の一端は接地されており、他端はトランジスタＴｒ2 のベースに接続されている。
【００４２】
水平ドライブ回路３０では、水平同期パルス信号Ｓ１１に応じて、トランジスタＴｒ1 がオンになると、抵抗Ｒおよび１次コイルＬ1 に電流が流れ、トランス３２に起電力が発生し、トランジスタＴｒ2 がオンになる。一方、トランジスタＴｒ1 がオフになると、トランス３２に逆起電力が発生し、トランジスタＴｒ2 がオフになる。
【００４３】
水平出力回路３１は、トランス３２、トランジスタＴｒ2 、ダンパーダイオードＤ、コンデンサＣ、コイルＬ3 およびコントローラ１３３を有する。
水平出力回路３１は、トランジスタＴｒ2 のスイッチング動作を利用して、ダンパーダイオードＤおよび共振用のコンデンサＣによって、図１９（Ｂ）に示す水平偏向信号（フライバックパルス信号）Ｓ７ａを生成し、これを水平偏向コイル９ａに印加する。
【００４４】
コントローラ１３３は、コンピュータ１０からの制御信号Ｓ５１を入力してデコードし、当該デコード結果に基づいて、コイルＬ3 の端部３４の電位Ｂをコントロールする。
具体的には、コントローラ１３３は、制御信号Ｓ５１が示す周波数が高くなると、コイルＬ3 の端部３４に印加する電位を低くし、制御信号Ｓ１０ａが示す周波数が低くなると、コイルＬ3 の端部３４に印加する電位を低くする。これにより、図１９（Ｂ）に示す水平偏向信号Ｓ７ａに含まれるパルスのピーク電圧Ｖが一定に保たれる。すなわち、受信したテレビ信号の周波数の変動に応じて、トランジスタＴｒ2 のコレクタに生じる水平偏向信号Ｓ７ａのピーク電圧Ｖが変動する。従って、水平偏向信号Ｓ７ａのピーク電圧Ｖの変動を補正するようにコイルＬ3 の端部３４に印加する電位を変動し、水平偏向信号Ｓ７ａのピーク電圧Ｖを一定に保持する。
また、水平偏向コイル９ａの所定の位置に生じる比較信号Ｓ１２は、図１に示すＡＦＣ回路５１に出力される。
【００４５】
以下、水平偏向回路５７ｃの動作について説明する。
図１に示す水平偏向回路５７ｃでは、例えば、放電などの影響で、コンピュータ５０が暴走した場合に、当該暴走に応じた制御信号Ｓ１０ｂがＡＦＣ回路５１に出力される。
この制御信号Ｓ１０ｂは、図２に示すレジスタ２１に記憶された後に、配線群５４を介して、制御信号Ｓ５１として、電流源２２および偏向系回路１１２に出力される。
電流源２２では、制御信号Ｓ５１に基づいて、スイッチ２６ａ〜２６ｈのオン／オフが制御され、当該オン／オフ状態に応じた電流ｉが発振回路２３に出力される。
そして、発振回路２３において、電流ｉ、水平同期信号Ｓ７ａ２および比較信号Ｓ１２に基づいて水平同期パルス信号Ｓ１１が生成され、この水平同期パルス信号Ｓ１１が図５に示すトランジスタＴｒ2 のベースに印加される。
【００４６】
一方、偏向系回路１１２のコントローラ１３３において、制御信号Ｓ５１のデコード結果に基づいて、コイルＬ3 の端部３４の電位Ｂが制御される。
このとき、図２に示すＡＦＣ回路５１における水平同期パルス信号１１の生成と、図５に示すコントローラ１３３によるコイルＬ3 の端部３４に印加する電位Ｂの制御は共に、制御信号Ｓ５１に基づいて行われることから、図５に示すトランジスタＴｒ2 のコレクタ／エミッタ間の電圧は設計された範囲に収まり、定格を越えることはない。
そのため、コンピュータ１０が暴走した場合でも、トランジスタＴｒ2 が破壊されることはない。
【００４７】
以上説明したように、水平偏向回路５７ｃによれば、コンピュータ１０が暴走したときに、偏向系回路１１２が破壊されることはない。また、水平偏向回路５７ｃによれは、特別なプロテクト回路を設けていないため、回路を簡単かつ小規模にできる。
また、水平偏向回路５７ｃによれば、コンピュータ５０は、ＡＦＣ回路５１にのみ制御信号Ｓ１０ｂを出力し、偏向系回路１１２の制御を行わないため、コンピュータ５０に用いられるソフトウェアを簡単にできる。
また、水平偏向回路５７ｃによれば、図２に示すように、マルチスキャン動作用の電流源２２を用いてポイントスキャン動作を行うため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
【００４８】
また、上述した水平偏向回路５７ｃによれば、図２に示す電流源２２は、マルチスキャン動作でも使用されることから、発振回路２３および図１に示す偏向系回路１１２は、図２に示すスイッチ２６ａ〜２６ｈの全てがオンになったときの電流ｉによっても破壊されるないように設計されている。そのため、ポイントスキャン動作において、コンピュータ５０における制御信号Ｓ１０ｂの生成に誤りが生じ、制御信号Ｓ１０ｂの複数のビットがハイレベルになった場合でも、発振回路２３および図１に示す偏向系回路１１２が破壊されることはない。
【００４９】
さらに、水平偏向回路５７ｃによれば、マルチスキャン動作時に、８ビットの制御信号Ｓ５１によって２５６段階の周波数を表現し、偏向系回路１１２のコントローラ１３３において、制御信号Ｓ５１をデコードして周波数を認識していることから、コンピュータ１０とＡＦＣ回路５１との間、および、ＡＦＣ回路５１と偏向系回路１１２との間に、制御信号Ｓ５１の伝送用として８本の配線を設ければよい。
すなわち、図１６に示す水平偏向回路７ｃでは、偏向系回路１２において制御信号Ｓ１０ａのデコードを行わないことから、コンピュータ１０と偏向系回路１２との間に、２５６（＝２8 ）本の配線を設ける必要があるが、これに比べて、水平偏向回路５７ｃでは、制御信号の伝送用の配線を大幅に削減できる。
【００５０】
第２実施形態
前述したように、第１実施形態の水平偏向回路５７ｃでは、ポイントスキャン動作のときに、図１に示すコンピュータ５０において、ＡＦＣ回路５１の電流源２２が予め決められた固定の周波数に対応する電流を出力するように、８ビットの制御信号Ｓ１０ｂを計算して生成した。
これに対して、本実施形態の水平偏向回路は、ポイントスキャン動作時に、コンピュータにおいて、８ビットのそれぞれのビットが予め決められた周波数を示し、検出された周波数に対応する１ビットのみがハイレベルとなった制御信号を生成する。そして、ＡＦＣ回路において、この制御信号をハードウェアによってデコードして電流源を制御する。
【００５１】
図６は、本実施形態の水平偏向回路６７の構成図である。
図６に示すように、水平偏向回路６７は、例えば、水平偏向信号生成手段としての偏向系回路１１２、演算手段としてのコンピュータ６８および自動周波数制御手段としてのＡＦＣ回路６１を有する。
ここで、偏向系回路１１２は、前述した図１に示す水平偏向回路５７ｃの偏向系回路１１２と同じである。
但し、ＡＦＣ回路６１およびコンピュータ６８は、図１および図２に示すＡＦＣ回路５１およびコンピュータ５０とは異なる。
【００５２】
コンピュータ６８は、マルチスキャン動作時に、水平同期信号Ｓ７ａの周波数を検出し、２５７（＝２8 ）段階の周波数のうち、当該検出された周波数に対応する一の周波数を示す８ビットの制御信号Ｓ６８を計算し、この制御信号Ｓ６８をＡＦＣ回路６１に出力する。制御信号Ｓ６８は、ＡＦＣ回路６１において、マルチスキャン動作のときは、そのまま電流源２２の制御に用いられる。
また、コンピュータ６８は、ポイントスキャン動作のときに、水平同期信号Ｓ７ａの固定の周波数を検出し、８ビットのうち、当該検出した固定の周波数を示す１ビットのみをハイレベルにした制御信号Ｓ６８を生成し、この制御信号Ｓ６８をＡＦＣ回路６１に出力する。
【００５３】
ＡＦＣ回路６１は、コンピュータ６８から入力した制御信号Ｓ６８を、制御信号Ｓ６１として偏向系回路１１２に出力する。
また、ＡＦＣ回路６１は、制御信号Ｓ６８、Ｍ(Multi-Scan)／Ｐ(Point-Scan)切換信号Ｓ７２および比較信号Ｓ１２から水平同期パルス信号Ｓ６９を生成し、この水平同期パルス信号Ｓ６９を偏向系回路１１２に出力する。
【００５４】
図７は、図６に示すＡＦＣ回路６１の構成図である。
図７に示すように、ＡＦＣ回路６１は、レジスタ２１、電流源２２、発振回路２３、デコーダ６２および配線群６４を有する。
レジスタ２１、電流源２２および発振回路２３は、図１７を用いて前述したものと同じである。
ここで、デコーダ６２および電流源２２によって本発明の電流生成回路が構成される。
また、発振回路２３によって、本発明の発振信号生成回路および水平同期パルス生成回路が構成される。
配線群６４は、配線６４0 〜６４7 からなり、レジスタ２１の０〜７ビット目の記憶領域の出力端子が、それぞれ配線６４0 〜６４7 を介して、デコーダ６２に接続されている。また、レジスタ２１の０〜７ビット目の記憶領域の出力端子が、それぞれ配線６４0 〜６４7 を介して、偏向系回路１１２に接続されている。
【００５５】
以下、デコーダ６２について説明する。
デコーダ６２は、例えば、ユーザによる入力手段の操作に応じて生成されたＭ／Ｐ切換信号Ｓ７２に基づいて、レジスタ２１からの８ビットの制御信号Ｓ６１に応じた８ビットの制御信号Ｓ６２を生成し、この制御信号Ｓ６２を電流源２２に出力する。
【００５６】
図８は、図７に示すデコーダ６２の論理回路図である。
図８に示すように、デコーダ６２は、ＮＯＴ回路７０、入力端子７１0 〜７１7 、ＮＯＲ回路７２0 〜７２7 、ＮＯＲ回路７３0 〜７３7 、ＮＯＲ回路７４0 〜７４7 、出力端子７５0 〜７５7 、デコード用配線群８０および切換信号入力端子８１を有する。
デコード用配線群８０は、デコード用配線８０0 〜８０7 で構成される。
【００５７】
デコーダ６２では、切換信号入力端子８１は、ＮＯＴ回路７０の入力端子と、ＮＯＲ回路７３0 〜７３7 の入力端子と接続されている。切換信号入力端子８１には、図示しない操作手段からＭ／Ｐ切換信号Ｓ７２が印加される。
また、ＮＯＴ回路７０の出力端子は、ＮＯＲ回路７２0 〜７２7 の一方の入力端子に接続されている。
入力端子７１0 〜７１7 は、それぞれ図７に示す配線６４0 〜６４7 に接続されている。また、入力端子７１0 〜７１7 は、それぞれＮＯＲ回路７２0 〜７２7 の他方の入力端子に接続されている。
【００５８】
デコード用配線８０0 は、入力端子７１7 、ＮＯＲ回路７３0 の入力端子、ＮＯＲ回路７３2 の入力端子、ＮＯＲ回路７３3 の入力端子、ＮＯＲ回路７３4 の入力端子、ＮＯＲ回路７３5 の入力端子、ＮＯＲ回路７３6 の入力端子およびＮＯＲ回路７３7 の入力端子に接続されている。
デコード用配線８０1 は、入力端子７１6 、ＮＯＲ回路７３2 の入力端子、ＮＯＲ回路７３4 およびＮＯＲ回路７３7 の入力端子に接続されている。
デコード用配線８０2 は、入力端子７１5 、ＮＯＲ回路７３0 の入力端子、ＮＯＲ回路７３3 の入力端子、ＮＯＲ回路７３4 およびＮＯＲ回路７３5 に接続されている。
【００５９】
デコード用配線８０3 は、入力端子７１4 、ＮＯＲ回路７３0 の入力端子、ＮＯＲ回路７３1 の入力端子、ＮＯＲ回路７３4 の入力端子およびＮＯＲ回路７３5 の入力端子に接続されている。
デコード用配線８０4 は、入力端子７１3 およびＮＯＲ回路７３3 の入力端子に接続されている。
デコード用配線８０5 は、入力端子７１2 およびＮＯＲ回路７３2 に接続されている。
デコード用配線８０6 は、入力端子７１1 、ＮＯＲ回路７３3 の入力端子、ＮＯＲ回路７３4 の入力端子およびＮＯＲ回路７３7 の入力端子に接続されている。
デコード用配線８０7 は、入力端子７１0 に接続されている。
【００６０】
ＮＯＲ回路７３0 〜７３7 の出力端子は、それぞれＮＯＲ回路７４0 〜７４7 の一方の入力端子に接続れている。
また、ＮＯＲ回路７２0 〜７２7 の出力端子は、ＮＯＲ回路７４0 〜７４7 の他方の入力端子に接続されている。
ＮＯＲ回路７４0 〜７４7 の出力端子は、それぞれ出力端子７５0 〜７５7 に接続されている。
【００６１】
以下、デコーダ６２の動作について説明する。
デコーダ６２は、Ｍ／Ｐ切換信号Ｓ７２に応じて、マルチスキャン動作およびポイントスキャン動作の何れか一方を行う。
具体的には、デコーダ６２は、Ｍ／Ｐ切換信号Ｓ７２がハイレベル「１」のときにマルチスキャン動作を行い、Ｍ／Ｐ切換信号Ｓ７２がローレベル「０」のときにポイントスキャン動作を行う。
マルチスキャン動作
マルチスキャン動作を行う場合には、Ｍ／Ｐ切換信号Ｓ７２がハイレベルになる。
Ｍ／Ｐ切換信号Ｓ７２がハイレベルになると、図８に示すＮＯＲ回路７３0 〜７３7 における切換信号入力端子８１に接続された入力端子がハイレベルになり、データｆ0 〜ｆ7 のレベルとは無関係に、ＮＯＲ回路７３0 〜７３7 の出力端子はローレベルになる。
そのため、Ｍ／Ｐ切換信号Ｓ７２がハイレベルのときには、図８に示す論理回路は、図９に示す論理回路と等価になる。
以下、図９を参照しながら、デコーダ６２のマルチスキャン動作について説明する。
図９に示す論理回路では、ＮＯＲ回路７２0 〜７２7 におけるＮＯＴ回路７０の出力端子と接続されている入力端子がローレベルであるため、データｆ0 〜ｆ7 がハイレベルのときに、それぞれＮＯＲ回路７２0 〜７２7 の出力端子はローレベルになり、データｆ0 〜ｆ7 がローレベルのときに、それぞれＮＯＲ回路７２0 〜７２7 の出力端子はハイレベルになる。
【００６２】
また、ＮＯＲ回路７４0 〜７４7 の一方の入力端子はローレベルであることから、ＮＯＲ回路７２0 〜７２7 の出力端子がハイレベルのときにそれぞれＮＯＲ回路７４0 〜７４7 の出力端子はローレベルになり、ＮＯＲ回路７２0 〜７２7 の出力端子がローレベルのときにそれぞれＮＯＲ回路７４0 〜７４7 の出力端子はハイレベルになる。
そのため、図９に示すデコーダ６２では、データｆ0 〜ｆ7 とデータｇ0 〜ｇ7 とは、それぞれレベルが同じになる。すなわち、図９に示すデコーダ６２は、入力端子７１0 〜７１7 から入力した制御信号Ｓ６１を、そのまま制御信号Ｓ６２として電流源２２に出力する。
【００６３】
ポイントスキャン動作
ポイントスキャン動作を行う場合には、Ｍ／Ｐ切換信号Ｓ７２がローレベルになる。
Ｍ／Ｐ切換信号Ｓ７２がローレベルになると、図８に示すＮＯＲ回路７２0 〜７２7 のＮＯＴ回路７０に接続された入力端子がハイレベルになり、ＮＯＲ回路７２0 〜７２7 の出力端子がローレベルになる。その結果、ＮＯＲ回路７４0 〜７４7 におけるそれぞれＮＯＲ回路７２0 〜７２7 の出力端子に接続された入力端子はローレベルになる。
そのため、Ｍ／Ｐ切換信号Ｓ７２がローレベルのときには、図８に示す論理回路は、図１０に示す論理回路と等価になる。
【００６４】
以下、図１０を参照しながら、デコーダ６２のポイントスキャン動作について説明する。
ポイントスキャンのときには、図６に示すコンピュータ６８からＡＦＣ回路６１に、８ビットのうち１ビットのみがハイレベルの制御信号Ｓ６８がＡＦＣ回路６１に出力される。
そして、制御信号Ｓ６８と同じ８ビットの制御信号Ｓ６１を構成する各々１ビットのデータｆ0 〜ｆ7 が、それぞれ図１０に示す入力端子７１0 〜７１7 に出力される。
【００６５】
ＮＯＲ回路７３0 は、データｆ4 ，ｆ5 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５0 から出力されるデータｇ0 がローレベルになる。
ＮＯＲ回路７３1 は、データｆ4 がローレベルのときに出力端子がハイレベルとなり、出力端子７５1 から出力されるデータｇ0 がローレベルになる。
ＮＯＲ回路７３2 は、データｆ2 ，ｆ6 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５2 から出力されるデータｇ1 がローレベルになる。
【００６６】
ＮＯＲ回路７３3 は、データｆ1 ，ｆ3 ，ｆ5 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５3 から出力されるデータｇ3 がローレベルになる。
ＮＯＲ回路７３4 は、データｆ1 ，ｆ4 ，ｆ5 ，ｆ6 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５4 から出力されるデータｇ4 がローレベルになる。
【００６７】
ＮＯＲ回路７３5 は、データｆ4 ，ｆ5 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５5 から出力されるデータｇ5 がローレベルになる。
ＮＯＲ回路７３6 は、データｆ7 がローレベルのときに出力端子がハイレベルとなり、出力端子７５6 から出力されるデータｇ6 がローレベルになる。
ＮＯＲ回路７３7 は、データｆ1 ，ｆ6 ，ｆ7 の全てがローレベルのときに出力端子がハイレベルとなり、出力端子７５7 から出力されるデータｇ7 がローレベルになる。
【００６８】
ここで、制御信号Ｓ６１のデータｆ0 〜ｆ7 と、制御信号Ｓ６２のデータｇ0 〜ｇ7 とは、図１１（Ａ）〜（Ｈ）に示すような関係がある。
具体的には、図１１（Ａ）に示すように、制御信号Ｓ６１のデータｆ0 のみがハイレベルのとき、および、全てのデータｆ0 〜ｆ7 がローレベルのときには、制御信号Ｓ６２のデータｇ0 〜ｇ7 は全てローレベルになる。
これにより、図７に示すスイッチ２６ａ〜２６ｈは全てオフになり、電流源２２から発振回路２３に、電流ｉは流れない。
【００６９】
また、図１１（Ｂ）に示すように、制御信号Ｓ６１のデータｆ1 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ3 ，ｇ4 ，ｇ7 がハイレベルになる。
これにより、図７に示すスイッチ２６ｄ，２６ｅ，２６ｈがオンになり、電流源２２から発振回路２３に、電流値が１５２Ｉ（＝８Ｉ＋１６Ｉ＋１２８Ｉ）の電流ｉが出力される。
また、図１１（Ｃ）に示すように、制御信号Ｓ６１のデータｆ2 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ2 のみがハイレベルになる。
これにより、図７に示すスイッチ２６ｃのみがオンになり、電流源２２から発振回路２３に、電流値が４Ｉの電流ｉが出力される。
【００７０】
また、図１１（Ｄ）に示すように、制御信号Ｓ６１のデータｆ3 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ3 のみハイレベルになる。
これにより、図７に示すスイッチ２６ｄのみがオンになり、電流源２２から発振回路２３に、電流値が８Ｉの電流ｉが出力される。
また、図１１（Ｅ）に示すように、制御信号Ｓ６１のデータｆ4 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ0 ，ｇ1 ，ｇ4 ，ｇ5 がハイレベルになる。
これにより、図７に示すスイッチ２６ａ，２６ｂ，２６ｅ，２６ｆがオンになり、電流源２２から発振回路２３に、電流値が５１Ｉ（＝Ｉ＋２Ｉ＋１６Ｉ＋３２Ｉ）の電流ｉが出力される。
【００７１】
また、図１１（Ｆ）に示すように、制御信号Ｓ６１のデータｆ5 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ0 ，ｇ3 ，ｇ4 ，ｇ5 がハイレベルになる。
これにより、図７に示すスイッチ２６ａ，２６ｄ，２６ｅ，２６ｆのみがオンになり、電流源２２から発振回路２３に、電流値が５７Ｉ（Ｉ＋８Ｉ＋１６Ｉ＋３２Ｉ）の電流ｉが出力される。
また、図１１（Ｇ）に示すように、制御信号Ｓ６１のデータｆ6 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ3 ，ｇ4 ，ｇ7 がハイレベルになる。
これにより、図７に示すスイッチ２６ｄ，２６ｅ，２６ｈがオンになり、電流源２２から発振回路２３に、電流値が１５２Ｉ（＝８Ｉ＋１６Ｉ＋１２８Ｉ）の電流ｉが出力される。
【００７２】
また、図１１（Ｈ）に示すように、制御信号Ｓ６１のデータｆ7 のみがハイレベルのときには、制御信号Ｓ６２のデータｇ0 ，ｇ2 ，ｇ3 ，ｇ4 ，ｇ5 ，ｇ6 ，ｇ7 がハイレベルになる。
これにより、図７に示すスイッチ２６ａ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈがオンになり、電流源２２から発振回路２３に、電流値が２５３Ｉ（＝Ｉ＋４Ｉ＋８Ｉ＋１６Ｉ＋３２Ｉ＋６４Ｉ＋１２８Ｉ）の電流ｉが出力される。
【００７３】
このように、デコーダ６２では、ポイントスキャン動作時に、図１１に示すように、通常のポイントスキャン動作で用いられる１ビットのみをハイレベルにしたデータｆ0 〜ｆ7 からなる８ビットの制御信号Ｓ６１が、当該ポイントスキャンの周波数を生成するための電流あるいは当該ポイントスキャンの周波数と略同一の周波数を生成するための電流を電流源２２において発生するために必要なデータｇ0 〜ｇ7 からなる８ビットの制御信号Ｓ６１にデコードされる。
【００７４】
次に、水平偏向回路６７の全体の動作について説明する。
マルチスキャン動作
マルチスキャン動作では、図６に示すＭ／Ｐ切換信号Ｓ７２がハイレベルに設定される。
また、図６に示すコンピュータ６８において、水平同期信号Ｓ７ａの周波数が検出され、２５７（＝２8 ）段階の周波数のうち、当該検出された周波数に対応する１個の周波数を示す８ビットの制御信号Ｓ６８が計算され、この制御信号Ｓ６８がＡＦＣ回路６１に出力される。
この制御信号Ｓ６８は、図７に示すレジスタ２１に記憶された後に、制御信号Ｓ６１として、図５および図６に示す偏向系回路１１２のコントローラ１３３と、図７に示すデコーダ６２とに出力される。
【００７５】
そして、図５に示すコントローラ１３３によって、コイルＬ3 の端部３４の電位が制御される。
また、図７、図８および図９に示すデコーダ６２において、制御信号Ｓ６１が、そのまま制御信号Ｓ６２として電流源２２に出力され、当該制御信号Ｓ６２によるスイッチ２６ａ〜２６ｈのオン／オフ状態に応じた電流ｉが発振回路２３に出力される。そして、発振回路２３において、電流ｉ、水平同期信号Ｓ７ａおよび比較信号Ｓ１２に応じた発振周波数を持つ水平同期パルス信号Ｓ６９が生成され、この水平同期パルス信号Ｓ６９が図５に示すトランジスタＴｒ1 のベースに印加される。
これにより、偏向系回路１１２において、水平同期パルス信号Ｓ６９およびコイルＬ3 の端部３４の電位に応じた水平偏向信号Ｓ７ａが生成され、この水平偏向信号Ｓ７ａがカラー受像管９の水平偏向コイル９ａに出力される。
【００７６】
ポイントスキャン動作
ポイントスキャン動作では、図６に示すＭ／Ｐ切換信号Ｓ７２がローレベルに設定される。
また、図６に示すコンピュータ６８において、水平同期信号Ｓ７ａの周波数が検出され、８ビットのうち、当該検出した固定の周波数を示す１ビットのみをハイレベルにした制御信号Ｓ６８が生成され、この制御信号Ｓ６８がＡＦＣ回路６１に出力される。すなわち、コンピュータ６８では、ポイントスキャン動作において、一般的なポイントスキャン動作で行われるように、予め決められた相互に異なる固定の周波数をそぞれ示す複数のビットのうち、要求される周波数に対応する単数のビットのみをハイレベルにした制御信号Ｓ６８が生成される。
この制御信号Ｓ６８は、図７に示すレジスタ２１に記憶された後に、制御信号Ｓ６１として、図５および図６に示す偏向系回路１１２のコントローラ１３３と、図７に示すデコーダ６２とに出力される。
そして、図５に示すコントローラ１３３によって、コイルＬ3 の端部３４の電位が制御される。
【００７７】
また、図７、図８および図１０に示すデコーダ６２において、図１１（Ａ）〜（Ｈ）に示すパターンでデコードされ、デコード結果である制御信号Ｓ６１が、電流源２２に出力され、当該制御信号Ｓ６２によるスイッチ２６ａ〜２６ｈのオン／オフ状態に応じた電流ｉが発振回路２３に出力される。そして、発振回路２３において、電流ｉ、水平同期信号Ｓ７ａおよび比較信号Ｓ１２に応じた発振周波数を持つ水平同期パルス信号Ｓ６９が生成され、この水平同期パルス信号Ｓ６９が図５に示すトランジスタＴｒ1 のベースに印加される。
これにより、偏向系回路１１２において、水平同期パルス信号Ｓ６９およびコイルＬ3 の端部３４の電位に応じた水平偏向信号Ｓ７ａが生成され、この水平偏向信号Ｓ７ａがカラー受像管９の水平偏向コイル９ａに出力される。
【００７８】
上述した水平偏向回路６７の動作において、マルチスキャン動作およびポイントスキャン動作の何れの場合でも、図５に示すコントローラ１３３によるコイルＬ3 の端部３４の電位の制御と、ＡＦＣ回路６１によるトランジスタＴｒ1 のベースに印加する水平同期パルス信号Ｓ６９の生成とは共に、制御信号Ｓ６８に基づいて行われる。そのため、例えば、コンピュータ６８が暴走しても、図５に示すトランジスタＴｒ2 のコレクタ／エミッタ間の電圧は設計された範囲に収まり、定格を越えることはない。その結果、コンピュータ６８が暴走した場合でも、トランジスタＴｒ2 が破壊されることはない。
【００７９】
以上説明したように、水平偏向回路６７によれば、ポイントスキャン動作時に、コンピュータ６８において、一般的なポイントスキャン動作で行われるように、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、要求される周波数に対応する単数のビットのみをハイレベルにした制御信号Ｓ６８が生成される。そのため、コンピュータ６８において、制御信号Ｓ６８を生成するための処理を簡単にでき、ソフトウェアの開発が容易になる。すなわち、水平同期回路６７によれば、前述した図１に示すコンピュータ５０のように、ポイントスキャン動作のときに、予め定められたポイントスキャンの周波数に対応する電流を図２に示す電流源２２で生成するために必要なスイッチ２６ａ〜２６ｈのオン／オフの組み合わせを計算する必要がない。
【００８０】
また、水平偏向回路６７によれば、図７に示すように、マルチスキャン動作用の電流源２２を用いてポイントスキャン動作を行うため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
【００８１】
また、上述した水平偏向回路６７によれば、図７に示す電流源２２は、マルチスキャン動作でも使用されることから、発振回路２３および図６に示す偏向系回路１１２は、図７に示すスイッチ２６ａ〜２６ｈの全てがオンになったときの電流ｉによっても破壊されることがないように設計される。そのため、ポイントスキャン動作において、コンピュータ６８における制御信号Ｓ６８の生成に誤りが生じ、制御信号Ｓ６８の複数のビットがハイレベルになった場合でも、発振回路２３および図６に示す偏向系回路１１２が破壊されることはない。
【００８２】
また、水平偏向回路６７によれば、図６に示す偏向系回路１１２の制御と図７に示す電流源２２の制御とが共に、制御信号Ｓ６１に基づいて行われることから、コンピュータ１０が暴走したときでも、図５に示すコントローラ１３３によるコイルＬ3 の端部３４の電位制御と、図７に示す発振回路２３の水平同期パルス信号Ｓ６９との同期を保持できる。その結果、図５に示す偏向系回路１１２のトランジスタＴｒ2 のベース／コレクタ間に定格以上の電圧が印加されることを防止でき、偏向系回路１１２を適切に保護できる。また、水平偏向回路６７によれは、特別なプロテクト回路を設けていないため、回路を簡単かつ小規模にできる。
【００８３】
また、水平偏向回路６７によれば、コンピュータ６８は、ＡＦＣ回路６１にのみ制御信号Ｓ６８を出力し、偏向系回路１１２の制御を行わないため、コンピュータ６８における処理をさらに簡単にできる。
【００８４】
また、水平偏向回路６７によれば、マルチスキャン動作時に、８ビットの制御信号Ｓ６１によって２５６段階の周波数を表現し、偏向系回路１１２のコントローラ１３３において、制御信号Ｓ６１をデコードして周波数を認識していることから、ＡＦＣ回路６１と偏向系回路１１２との間に、制御信号Ｓ６１の伝送用として８本の配線を設ければよく、２５６本の配線を設ける場合に比べて配線数を大幅に削減できる。
【００８５】
第３実施形態
上述した第２実施形態の図７に示すデコーダ６２は、前述した図１６に示すような、コンピュータ１０から、制御信号Ｓ１０ａを偏向系回路１２に出力し、制御信号Ｓ１０ｂをＡＦＣ回路に出力するような水平偏向回路のＡＦＣ回路にも用いることができる。
図１２は図７に示すデコーダ６２を用いたＡＦＣ回路９０を持つ水平偏向装置９７の構成図、図１３は図１２に示すＡＦＣ回路９０の構成図である。
図１２において、図１６と同じ符号を付した構成要素は、図１６の説明において前述したものと同じである。また、図１３において、図７と同じ符号を付した構成要素は、図７の説明において前述したものと同じである。
【００８６】
図１２および図１３に示すように、ＡＦＣ回路９０は、偏向系回路１２に出力される第１の制御信号としての制御信号Ｓ１０ａとは別の第２の制御信号としての制御信号Ｓ１０ｂを、コンピュータ１０から入力し、この入力した制御信号Ｓ１０ｂをレジスタ２１に記憶する。
レジスタ２１の８ビットの各記憶領域の出力端子は、デコーダ６２にのみ接続されている。
デコーダ６２は、Ｍ／Ｐ切換信号Ｓ７２に基づいて、マルチスキャンモードのときに、レジスタ２１からの制御信号Ｓ６１をそのまま制御信号Ｓ６２として電流源２２に出力する。また、デコーダ６２は、ポイントスキャンモードのときに、レジスタ２１からの制御信号Ｓ６１を変換して、制御信号Ｓ６２として電流源２２に出力する。
デコーダ６２は、図８に示す構成をしており、その動作も図９および図１０を用いて前述した動作と同じである。
【００８７】
また、水平偏向回路９７によれば、図７に示すように、マルチスキャン動作用の電流源２２を用いてポイントスキャン動作を行うため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
また、上述した水平偏向回路９７によれば、図７に示す電流源２２は、マルチスキャン動作でも使用されることから、発振回路２３および図１２に示す偏向系回路１２は、図７に示すスイッチ２６ａ〜２６ｈの全てがオンになったときの電流ｉによっても破壊されることがないように設計されている。そのため、ポイントスキャン動作において、コンピュータ１０における制御信号Ｓ１０ｂの生成に誤りが生じ、制御信号Ｓ１０ｂの複数のビットがハイレベルになった場合でも、発振回路２３および図１２に示す偏向系回路１２が破壊されることはない。
【００８８】
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、コンピュータ５０，６８が出力する制御信号Ｓ１０ｂ，Ｓ６８として８ビットのものを例示したが、制御信号Ｓ１０ｂ，Ｓ６８のビット数は特に限定されず、例えば、２ビット、４ビット、１６ビットあるいは３２ビットなどでもよい。
【００８９】
また、上述した実施形態では、図２および図７に示すように、電流源２２として、基準定電流値Ｉに対して、２のべき乗の電流値の定電流を出力する複数の定電流源を有するものを例示した、これらの定電流源の電流値は、受信する映像信号の水平同期信号Ｓ７ａ２に周波数に応じて異なるものを用いることができる。
【００９０】
また、図２および図７に示す発振回路２３の構成は、図３に示すものには限定されない。
また、図１および図６に示す偏向系回路１１２の構成は、図５に示すものには限定されない。
【００９１】
また、図８に示すデコーダ６２は、デコード用配線８０0 〜８０7 と、ＮＯＲ回路７３0 〜７３7 の入力端子との接続形態を変更することで、ポイントスキャン動作における任意の周波数に対応するように変更できる。
なお、デコーダ６２は、マルチスキャン動作およびポイントスキャン動作において受信する映像信号の水平同期信号Ｓ７ａの周波数に応じて、デコード用配線８０0 〜８０7 とＮＯＲ回路７３0 〜７３7 の入力端子との接続形態を変更することで、広範囲の周波数の水平同期信号Ｓ７ａに対応できる。
さらに、図８に示すデコーダ６２は、ＮＯＲ回路を用いて構成したが、例えばＮＡＮＤ回路や、ＯＲ回路およびＮＯＴ回路を用いて構成してもよい。
【００９２】
【発明の効果】
以上説明したように、本発明の水平偏向装置によれば、マルチスキャン動作とポイントスキャン動作とを選択して行うことができる。
また、本発明の水平偏向装置によれば、ポイントスキャンモードで、演算手段において、一般的なポイントスキャン動作で行われるように、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、要求される周波数に対応する単数のビットのみをハイレベルにした制御信号が生成される。そのため、演算手段において、制御信号を生成するための処理を簡単にでき、ソフトウェアの開発が容易になる。すなわち、本発明の水平偏向装置によれば、従来のように、ポイントスキャン動作のときに、例えば、予め定められたポイントスキャンの周波数に対応する電流を電流源で生成するために必要なスイッチの接続状態および非接続状態の組み合わせを計算する必要がない。
【００９３】
また、本発明の水平偏向装置によれば、ポイントスキャンモードにおいて生成された制御信号を、マルチスキャンモードにおける場合と同様の制御信号に変換するため、ポイントスキャンモードとマルチスキャンモードとで共通の電流源を使用することができる。そのため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
【００９４】
また、本発明の水平偏向装置によれば、演算手段において生成した制御信号を、電流生成回路と水平偏向信号生成手段とで共用することで、例えば、演算手段暴走した場合でも、電流生成回路における電流生成と、水平偏向信号生成手段における水平偏向信号の生成とを同期させることができ、特別なプロテクト回路を設けなくても、簡単かつ小規模な構成で、回路素子などの構成要素を保護できる。
【００９５】
また、本発明の自動周波数制御装置によれば、マルチスキャン動作とポイントスキャン動作とに対応した水平同期パルス信号を選択して生成できる。
また、本発明の自動周波数制御装置によれば、ポイントスキャンモードにおいて生成された制御信号を、マルチスキャンモードにおける場合と同様の制御信号に変換するため、ポイントスキャンモードとマルチスキャンモードとで共通の電流源を使用することができる。そのため、マルチスキャン用とポイントスキャン用とで別個に電流源を設けた場合に比べて、回路を簡単かつ小規模にできる。
【００９６】
また、本発明の映像信号受信装置によれば、前述した水平偏向装置の効果を得ることができる結果、簡単かつ小規模な構成で、マルチスキャン動作およびポイントスキャン動作を高い信頼性で実現できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態の水平偏向回路の構成図である。
【図２】図２は、図１に示すＡＦＣ回路の構成図である。
【図３】図３は、図２に示す発振回路の構成図である。
【図４】図４は、図３に示す発振回路内の各信号のタイミングチャートである。
【図５】図５は、図１に示す偏向系回路の構成図である。
【図６】図６は、本発明の第２実施形態の水平偏向回路の構成図である。
【図７】図７は、図６に示すＡＦＣ回路の構成図である。
【図８】図８は、図７に示すデコーダの論理回路図である。
【図９】図９は、図８に示すデコーダのマルチスキャン動作時の等価回路である。
【図１０】図１０は、図８に示すデコーダのポイントスキャン動作時の等価回路である。
【図１１】図１１は、図８に示すデコーダのポイントスキャン動作時における、制御信号Ｓ６１と制御信号Ｓ６２との対応を示す図である。
【図１２】図１２は、本発明の第３実施形態の水平偏向装置の構成図である。
【図１３】図１３は、図１２に示すＡＦＣ回路の構成図である。
【図１４】図１４は、一般的なカラーテレビ受信機の構成図である。
【図１５】図１５は、図１４に示す同期偏向部の構成図である。
【図１６】図１６は、図１５に示す従来の水平偏向回路の構成図である。
【図１７】図１７は、図１６に示すＡＦＣ回路の構成図である。
【図１８】図１８は、図１７に示す発振回路の構成図である。
【図１９】図１９は、図１８に示す発振回路の水平同期パルス信号および水平偏向信号の波形図である。
【図２０】図２０は、ポイントスキャン動作を行う水平偏向回路のＡＦＣ回路の構成図である。
【符号の説明】
９…カラー受像管、９ａ…水平偏向コイル、１１２…偏向系回路、２１…レジスタ、２２…電流源、２３…発振回路、３３…コントローラ、５０，６８…コンピュータ、５１，６１…ＡＦＣ回路、６２…デコーダ
Claims (21)
- 映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給される水平偏向信号を生成する水平偏向回路において、
前記水平同期信号の周波数を検出し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号を生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を生成する演算手段と、
前記演算手段が生成した制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、
前記演算手段が生成した前記制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段と
を有し、
前記自動周波数制御手段の電流生成回路は、
マルチスキャンモードのときに、前記制御信号に基づいて電流を生成し、
ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号に基づいて電流を生成する
水平偏向装置。 - 前記自動周波数制御手段は、前記演算手段が生成した前記制御信号を入力して記憶する記憶回路を有し、
当該記憶回路に記憶した制御信号を前記水平偏向信号生成手段に出力する
請求項１に記載の水平偏向装置。 - 前記自動周波数制御手段の電流生成回路は、
前記制御信号のビット数に対応する数の複数の定電流源と、
前記複数の定電流源のそれぞれに対応して設けられ、前記制御信号の対応するビットが第１のレベルのときに接続状態になり、第２のレベルのときに非接続状態になる複数のスイッチと
を有し、
前記複数のスイッチのうち接続状態のスイッチから、当該接続状態のスイッチに対応して設けられた前記定電流源が出力する定電流の総和に相当する電流を生成する
を有する請求項１に記載の水平偏向装置。 - 前記自動周波数制御手段の電流生成回路の前記複数の定電流源は、それぞれ基準定電流の相互に異なる２のべき乗倍の定電流を出力する
請求項１に記載の水平偏向装置。 - 前記自動周波数制御手段の電流生成回路は、
前記マルチスキャンモードと前記ポイントスキャンモードとの間の切り換えを示すモード切換信号を入力し、
当該モード切換信号に基づいて、前記制御信号を変換するか否かを決定する
請求項１に記載の水平偏向装置。 - 前記水平同期パルス信号生成回路は、
前記発振信号生成回路で生成された発振信号と、前記水平同期信号と、前記水平偏向信号生成手段が生成した前記水平偏向信号に応じた比較信号とに基づいて、前記水平同期パルス信号を生成する
請求項１に記載の水平偏向装置。 - 前記自動周波数制御手段は、
前記制御信号に基づいて生成された電流に応じた発振周波数の発振信号を、前記水平同期信号にロックさせる第１のモジュールと、
前記ロックされた状態での前記発振信号の位相と前記比較信号の位相との比較結果に基づいて前記発振信号の位相を調整して前記水平同期パルス信号を生成する第２のモジュールと
を有する請求項６に記載の水平偏向装置。 - 前記水平偏向信号生成手段は、前記制御信号をデコードし、当該デコード結果に基づいて、前記水平偏向信号のピーク電圧が一定になるように、前記水平偏向信号が発生する部分に印加する電位を制御する制御回路
を有する請求項１に記載の水平偏向装置。 - 前記水平偏向信号生成手段は、
ベースに前記水平同期パルス信号が印加されたエミッタ接地の第１のトランジスタと、
コレクタに前記水平偏向信号が発生するエミッタ接地の第２のトランジスタと、
前記第１のトランジスタのコレクタに接続された１次コイルと、前記第２のトランジスタのベースに接続された２次コイルとを備えたトランスと
を有し、
前記制御回路は、前記制御信号に基づいて、前記水平偏向信号のピーク電圧が一定になるように、前記第２のトランジスタのコレクタに印加する電位を制御する
請求項８に記載の水平偏向装置。 - 映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給される水平偏向信号を生成する水平偏向回路において、
前記水平同期信号の周波数を検出し、当該検出された周波数を示す第１の制御信号を生成し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号をさらに生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした第２の制御信号をさらに生成する演算手段と、
前記演算手段で生成された前記第２の制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、
前記演算手段で生成された前記第１の制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段と
を有し、
前記自動周波数制御手段の電流生成回路は、
マルチスキャンモードのときに、前記第２の制御信号に基づいて電流を生成し、
ポイントスキャンモードのときに、前記第２の制御信号を、当該第２の制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号に変換し、当該変換した第２の制御信号に基づいて電流を生成する
水平偏向装置。 - 前記自動周波数制御手段の電流生成回路は、
前記第２の制御信号のビット数に対応する数の複数の定電流源と、
前記複数の定電流源のそれぞれに対応して設けられ、前記第２の制御信号の対応するビットが第１のレベルのときに接続状態になり、第２のレベルのときに非接続状態になる複数のスイッチと
を有し、
前記複数のスイッチのうち接続状態のスイッチから、当該接続状態のスイッチに対応して設けられた前記定電流源が出力する定電流の総和に相当する電流を生成する
を有する請求項１０に記載の水平偏向装置。 - 前記自動周波数制御手段の電流生成回路の前記複数の定電流源は、それぞれ基準定電流の相互に異なる２のべき乗倍の定電流を出力する
請求項１０に記載の水平偏向装置。 - 前記自動周波数制御手段の電流生成回路は、
前記マルチスキャンモードと前記ポイントスキャンモードとの間の切り換えを示すモード切換信号を入力し、
当該モード切換信号に基づいて、前記制御信号を変換するか否かを決定する
請求項１０に記載の水平偏向装置。 - 映像信号から抽出された水平同期信号に基づいて、電子ビームを水平方向に偏向する磁界を発生する水平偏向コイルに供給する水平偏向信号を生成するために用いられる水平同期パルス信号を生成する自動周波数制御装置において、
検出された前記水平同期信号の周波数を示す複数のビットからなり、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットが第１のレベルおよび第２のレベルの何れか一方になり、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を入力して記憶する記憶回路と、
マルチスキャンモードのときに、前記制御信号をそのまま出力し、ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号を出力する変換回路と、
前記変換回路から出力された制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、
当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、
前記発振信号と前記水平同期信号とに基づいて、水平同期パルス信号を生成する水平同期パルス信号生成回路と
を有する自動周波数制御装置。 - 前記記憶回路は、前記記憶した制御信号を、当該制御信号と前記水平同期パルス信号とに基づいて水平偏向信号を生成する水平偏向信号生成装置に出力する
請求項１４に記載の自動周波数制御装置。 - 前記電流生成回路は、
前記制御信号のビット数に対応する数の複数の定電流源と、
前記複数の定電流源のそれぞれに対応して設けられ、前記制御信号の対応するビットが第１のレベルのときに接続状態になり、第２のレベルのときに非接続状態になる複数のスイッチと
を有し、
前記複数のスイッチのうち接続状態のスイッチから、当該接続状態のスイッチに対応して設けられた前記定電流源が出力する定電流の総和に相当する電流を生成する
を有する請求項１４に記載の自動周波数制御装置。 - 前記電流生成回路の前記複数の定電流源は、それぞれ基準定電流の相互に異なる２のべき乗倍の定電流を出力する
請求項１４に記載の自動周波数制御装置。 - 前記水平同期パルス信号生成回路は、
前記発振信号生成回路で生成された発振信号と、前記水平同期信号と、前記水平偏向信号に応じた比較信号とに基づいて、前記水平同期パルス信号を生成する
請求項１４に記載の自動周波数制御装置。 - 受信した映像信号から水平同期信号を抽出し、水平偏向装置において前記水平同期信号から水平偏向信号を生成し、当該水平偏向信号に応じて水平偏向コイルから磁界を発生させて、カソードから出射された電子ビームを偏向して蛍光面に指向する映像信号受信装置において、
前記水平偏向装置は、
前記水平同期信号の周波数を検出し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号を生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした制御信号を生成する演算手段と、
前記演算手段が生成した制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、
前記演算手段が生成した前記制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段と
を有し、
前記自動周波数制御手段の電流生成回路は、
マルチスキャンモードのときに、前記制御信号に基づいて電流を生成し、
ポイントスキャンモードのときに、前記制御信号を、当該制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる制御信号に変換し、当該変換した制御信号に基づいて電流を生成する
映像信号受信装置。 - 前記水平偏向装置の前記自動周波数制御手段は、前記演算手段が生成した前記制御信号を入力して記憶する記憶回路を有し、
当該記憶回路に記憶した制御信号を前記水平偏向信号生成手段に出力する
請求項１９に記載の映像信号受信装置。 - 受信した映像信号から水平同期信号を抽出し、水平偏向装置において前記水平同期信号から水平偏向信号を生成し、当該水平偏向信号に応じて水平偏向コイルから磁界を発生させて、カソードから出射された電子ビームを偏向して蛍光面に指向する映像信号受信装置において、
前記水平偏向装置は、
前記水平同期信号の周波数を検出し、当該検出された周波数を示す第１の制御信号を生成し、マルチスキャンモードのときに、予め決められた周波数の範囲内で前記検出した周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号をさらに生成し、ポイントスキャンモードのときに、予め決められた相互に異なる固定の周波数をそれぞれ示す複数のビットのうち、前記検出した周波数に対応する単数のビットを第１のレベルにした第２の制御信号をさらに生成する演算手段と、
前記演算手段で生成された前記第２の制御信号に基づいて選択された単数または複数の定電流源が出力する定電流の総和に相当する電流を生成する電流生成回路と、当該生成された電流に応じた発振周波数を持つ発振信号を生成する発振信号生成回路と、前記発振信号と前記水平同期信号とに基づいて水平同期パルス信号を生成する水平同期パルス信号生成回路とを有する自動周波数制御手段と、
前記演算手段で生成された前記第１の制御信号と前記水平同期パルス信号とに基づいて、水平偏向信号を生成する水平偏向信号生成手段と
を有し、
前記自動周波数制御手段の電流生成回路は、
マルチスキャンモードのときに、前記第２の制御信号に基づいて電流を生成し、
ポイントスキャンモードのときに、前記第２の制御信号を、当該第２の制御信号が示すポイントスキャンモードで用いられる周波数と同一または略同一の周波数を示す、前記マルチスキャンモードで用いられる前記予め決められた周波数の範囲内で周波数を示すように各ビットを第１のレベルおよび第２のレベルの何れか一方にした複数のビットからなる第２の制御信号に変換し、当該変換した第２の制御信号に基づいて電流を生成する
映像信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00330498A JP3834980B2 (ja) | 1998-01-09 | 1998-01-09 | 水平偏向装置、自動周波数制御装置および映像信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00330498A JP3834980B2 (ja) | 1998-01-09 | 1998-01-09 | 水平偏向装置、自動周波数制御装置および映像信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11202822A JPH11202822A (ja) | 1999-07-30 |
| JP3834980B2 true JP3834980B2 (ja) | 2006-10-18 |
Family
ID=11553629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00330498A Expired - Fee Related JP3834980B2 (ja) | 1998-01-09 | 1998-01-09 | 水平偏向装置、自動周波数制御装置および映像信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3834980B2 (ja) |
-
1998
- 1998-01-09 JP JP00330498A patent/JP3834980B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11202822A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3462354B2 (ja) | 信号処理システム | |
| US6795043B2 (en) | Clock generation circuit having PLL circuit | |
| US6002449A (en) | Integrated television processor | |
| JP3834980B2 (ja) | 水平偏向装置、自動周波数制御装置および映像信号受信装置 | |
| JPH0779360A (ja) | 水平偏向システム | |
| JPH11205627A (ja) | 水平偏向装置、自動周波数制御装置および映像信号受信装置 | |
| CN1218557C (zh) | 一种工作在多个频率下的水平偏转信号发生器 | |
| JPH11202823A (ja) | 水平偏向装置、自動周波数制御装置および映像信号受信装置 | |
| JPS59185479A (ja) | 表示装置 | |
| JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| JPH11205626A (ja) | 水平偏向装置、自動周波数制御装置および映像信号受信装置 | |
| JPH11202824A (ja) | 水平偏向装置、自動周波数制御装置および映像信号受信装置 | |
| JPH11331635A (ja) | 水平偏向装置、自動周波数制御装置および映像信号受信装置 | |
| US6424103B2 (en) | Deflection-distortion correcting circuit | |
| US7432982B2 (en) | OSD insert circuit | |
| US4797771A (en) | Television fault detection and protection apparatus | |
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| JP2588584B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JP3632836B2 (ja) | テレビジョン装置における同期信号の作成方法 | |
| JPH0217782A (ja) | ディジタルコンバーゼンス補正装置 | |
| JPH06121345A (ja) | パターンジェネレータ | |
| JPH0720809A (ja) | ディジタルコンバーゼンス補正装置とそれを用いた画像表示装置 | |
| JPH1013759A (ja) | テレビジョン受信機 | |
| JP2002158975A (ja) | スライス回路 | |
| JPH0687584B2 (ja) | 表示装置用の接地装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060717 |
|
| LAPS | Cancellation because of no payment of annual fees |