JP3832736B2 - 低周波数用高分解能型a/d変換器 - Google Patents
低周波数用高分解能型a/d変換器 Download PDFInfo
- Publication number
- JP3832736B2 JP3832736B2 JP2002058163A JP2002058163A JP3832736B2 JP 3832736 B2 JP3832736 B2 JP 3832736B2 JP 2002058163 A JP2002058163 A JP 2002058163A JP 2002058163 A JP2002058163 A JP 2002058163A JP 3832736 B2 JP3832736 B2 JP 3832736B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- low
- modulator
- pass filter
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の属する技術分野】
本発明は、アナログ信号を入力してΣ−δ変調器を用いデジタル信号に変換して出力する低周波数用高分解能型A/D変換器に関する。
【0002】
【従来の技術】
図4は従来のΣ−δ型A/D変換器の構成例を示す図であり、10はΣ−δ型A/D変換器、11はΣ−δ変調器、12はデシメーションフィルタを示す。従来、計測用のA/D変換器としては、逐次比較型のものが用いられてきた。しかし、このA/D変換器では、18ビットの分解能が限度となるため、最近では、図4に示すようなΣ−δ変調器11を用い、その出力をデシメーションフィルタ12を用いて離散化するΣ−δ型A/D変換器10へ移行している。
【0003】
このΣ−δ型A/D変換器10は、図4に示すようにΣ−δ変調器11とデシメーションフィルタ12の線形結合から構成され、それぞれのゲインH1、H2から、入力Aに対し、出力D=H1・H2・A=H・Aの形で作用する。このため、出力Dは、H(=H1・H2)の性能のみで決定される。
【0004】
【発明が解決しようとする課題】
計測用のA/D変換器は、例えば地震や振動計測に用いられるが、その場合、その周波数範囲は、DCから精々数kHz程度までである。しかしながら、例えば地震計の場合、地球潮汐から強震動まで計測を行うとなると、少なくとも180dBのダイナミックレンズが要求される。これに対応するには、30ビットの分解能を有するA/D変換器を必要とする。
【0005】
しかしながら、図4に示す従来のΣ−δ型A/D変換器において、分解能を上げるためには、Σ−δ変調器11の次数を上げるか、或いはデジタルデシメーションフィルタ12の精度を上げるかであるが、いずれにしても現状では24ビットの分解能が限度となっている。
【0006】
【課題を解決するための手段】
本発明は、上記課題を解決するものであって、雑音を低減して高分解能化を可能にするものである。
【0007】
そのために本発明は、アナログ信号を入力してΣ−δ変調器を用いデジタル信号に変換して出力する低周波数用高分解能型A/D変換器であって、前記Σ−δ変調器に高利得低域通過フィルタを介してアナログ信号を入力すると共に、該高利得低域通過フィルタの入力側に前記Σ−δ変調器の出力を負帰還する1ビットD/A変換器と低域通過フィルタにより構成した負帰還回路を備えたことを特徴とs、前記低域通過フィルタは、直列に挿入される抵抗と該抵抗の出力側に並列に接続されるコンデンサにより構成したことを特徴とするものである。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。図1は本発明に係る低周波数用高分解能型A/D変換器の実施の形態を示す図、図2は図1に示す高分解能化回路の詳細ブロック図である。図中、1はΣ−δ変調器の高分解能化回路、2は加算回路、3は高利得低域通過フィルタ、4は1次のΣ−δ変調器、5は低域通過フィルタ、6は1ビットD/A変換器、7はデシメーションフィルタを示す。
【0009】
図1において、Σ−δ変調器の高分解能化回路1は、1次のΣ−δ変調器4の部分に加算回路2、高利得低域通過フィルタ3、1ビットD/A変換器6、帰還回路用の低域通過フィルタ5を付加して構成したものであり、負帰還回路技術により高分解能化している。この構成によれば、高利得低域通過フィルタ3、1次のΣ−δ変調器4、1ビットD/A変換器6、低域通過フィルタ5、デシメーションフィルタ7のゲインをそれぞれ図示のG、H1、1/H1、F、H2とすると、入力Aに対し、出力Dは、
D={G/(1+F・G)}・H1・H2・A
となる。ここで、G>>1とすると、
D=(1/F)H1・H2・A
さらに、F=1とすると、
D=H1・H2・A
となり、これは、図4に示した従来のA/D変換器と同じになる。
【0010】
図1に示すΣ−δ変調器の高分解能化回路1は、詳細ブロック図にすると図2に示すような構成となる。図2において、1ビットD/A変換器6は、スイッチSwitch2と規準電圧Constantからなる構成とすることができ、スイッチングにより1次のΣ−δ変調器4の出力を+10Vと−10Vの信号列に変換して出力する。
【0011】
低域通過フィルタ5は、帰還回路用のフィルタで、例えば直流利得が0.1のRCフィルタであり、高利得低域通過フィルタ3は、コーナ周波数が2つあるフィルタで直流利得が400、高周波数域の利得が0.4である。高利得低域通過フィルタ3は、加算回路2を通してeが入力となり、その高利得低域通過フィルタ3の出力が1次のΣ−δ変調器4への入力となる。
【0012】
このように1次のΣ−δ変調器4への入力は、従来のA/D変換器のようにAではなく、Geとなる。負帰還回路の特徴で、eは殆ど零に近い微小な値となるので、Gを数百としても、H1の許容入力範囲(例えば1μV〜10V)に収めることが可能である。
【0013】
したがって、例えば本来の1次のΣ−δ変調器4への入力範囲1μV〜10Vである場合に、0.1nV〜1Vの実入力Aに対し、1次のΣ−δ変調器4への入力を0.1mV〜10Vの範囲に収めることが可能となる。これにより、例えば1次のΣ−δ変調器4が単体では24ビットの分解能しか持ち得ない場合でも、実効32ビットの分解能を持つA/D変換器とすることを可能となる。
【0014】
すなわち、入力Aが1Vのとき、1次のΣ−δ変調器4への入力を10Vに調整したとすると、入力Aが0.1nVのとき、1次のΣ−δ変調器4への入力を0.1mVにすることが高利得低域通過フィルタ3におけるGの調整から可能となる。これは、1次のΣ−δ変調器4の許容範囲である。このとき、32ビットのA/D変換器となる。しかしながら、図4に示した従来のA/D変換器では、入力Aをそのまま計測するため、1μV〜10Vが計測範囲となり、24ビットが限界となる。
【0015】
図3はRC回路を用いた他の実施の形態を示す図であり、Rは抵抗、Cはコンデンサを示す。上記実施の形態では、1次のΣ−δ変調器4の出力を負帰還する回路を、1ビットD/A変換器6、低域通過フィルタ5により構成したが、これらは、図3に示すように帰還路に直列に挿入される抵抗Rと該抵抗Rの出力側に並列に接続されるコンデンサCからなるRC回路で構成することができる。
【0016】
上記のように本発明に係る低周波数用高分解能型A/D変換器は、1次のΣ−δ変調器に高利得低域通過フィルタを介してアナログ信号を入力すると共に、該高利得低域通過フィルタの入力側に1次のΣ−δ変調器の出力を負帰還する回路を備えるものであり、具体的には、例えば1ビットD/A変換器と低域通過フィルタ、抵抗RとコンデンサCにより構成し、1次のΣ−δ変調器4の出力をアナログ的に入力側へ負帰還させる、つまり、負帰還形式のA/D変換器を構成している。
【0017】
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば計測可能周波数域は、帰還路の低域通過フィルタの遮断周波数までであるが、これを越える周波数域では、負帰還の影響で帰還路の低域通過フィルタが逆影響を及ぼし雑音を増加させてしまう。これを解決しようとする場合には、後続のデシメーションフィルタ7だけでは不十分であり、補償用の有理式型のアナログ低域通過フィルタを1次のΣ−δ変調器4の入力側に組み込むようにしてもよい。
【0018】
【発明の効果】
以上の説明から明らかなように、本発明によれば、アナログ信号を入力してΣ−δ変調器を用いデジタル信号に変換して出力する低周波数用高分解能型A/D変換器であって、Σ−δ変調器に高利得低域通過フィルタを介してアナログ信号を入力すると共に、該高利得低域通過フィルタの入力側にΣ−δ変調器の出力を負帰還する1ビットD/A変換器と低域通過フィルタにより構成した負帰還回路を備えたを備えたので、負帰還により雑音の極めて小さなA/D変換器となり、高分解能化が可能になる。また、低域通過フィルタは、直列に挿入される抵抗と該抵抗の出力側に並列に接続されるコンデンサにより構成することにより、簡単な回路構成により雑音の極めて小さい、高分解能化が可能なA/D変換器を提供することができる。
【図面の簡単な説明】
【図1】 本発明に係る低周波数用高分解能型A/D変換器の実施の形態を示す図である。
【図2】 図1に示す高分解能化回路の詳細ブロック図である。
【図3】 低域通過フィルタの回路構成例を示す図である。
【図4】 従来のΣ−δ型A/D変換器の構成例を示す図である。
【符号の説明】
1…Σ−δ変調器の高分解能化回路、2…加算回路、3…高利得低域通過フィルタ、4…1次のΣ−δ変調器、6…1ビットD/A変換器、5…低域通過フィルタ、7…デシメーションフィルタ
Claims (2)
- アナログ信号を入力してΣ−δ変調器を用いデジタル信号に変換して出力する低周波数用高分解能型A/D変換器であって、前記Σ−δ変調器に高利得低域通過フィルタを介してアナログ信号を入力すると共に、該高利得低域通過フィルタの入力側に前記Σ−δ変調器の出力を負帰還する1ビットD/A変換器と低域通過フィルタにより構成した負帰還回路を備えたことを特徴とする低周波数用高分解能型A/D変換器。
- 前記低域通過フィルタは、直列に挿入される抵抗と該抵抗の出力側に並列に接続されるコンデンサにより構成したことを特徴とする請求項1記載の低周波数用高分解能型A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002058163A JP3832736B2 (ja) | 2002-03-05 | 2002-03-05 | 低周波数用高分解能型a/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002058163A JP3832736B2 (ja) | 2002-03-05 | 2002-03-05 | 低周波数用高分解能型a/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258637A JP2003258637A (ja) | 2003-09-12 |
JP3832736B2 true JP3832736B2 (ja) | 2006-10-11 |
Family
ID=28668194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002058163A Expired - Fee Related JP3832736B2 (ja) | 2002-03-05 | 2002-03-05 | 低周波数用高分解能型a/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3832736B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE534193T1 (de) * | 2008-07-01 | 2011-12-15 | Ericsson Telefon Ab L M | Delta-sigma analog-zu-digital-wandler, funkempfänger, kommunikationsvorrichtung, verfahren und computerprogramm |
-
2002
- 2002-03-05 JP JP2002058163A patent/JP3832736B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003258637A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10070223B2 (en) | Signal processing for MEMS capacitive transducers | |
US7365669B1 (en) | Low-delay signal processing based on highly oversampled digital processing | |
JP6342071B2 (ja) | 高精度可撓性加速度計 | |
US7548054B2 (en) | Integration methods for energy metering systems using a Rogowski coil | |
US8219331B2 (en) | Electronic device and method for evaluating a variable capacitance | |
US6411242B1 (en) | Oversampling analog-to-digital converter with improved DC offset performance | |
CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
US6111529A (en) | Accurate gain calibration of analog to digital converters | |
CN111342840B (zh) | 精密的电流到数字转换器 | |
US9787320B1 (en) | Methods and apparatus for an analog-to-digital converter | |
EP1102405B1 (en) | Transducer interface arrangement inluding a sigma-delta modulator with offset correction and with gain setting | |
US20110260788A1 (en) | Amplifier device and sensor module | |
JP2019120600A (ja) | 加速度センサ | |
EP1158663B1 (en) | Digital switching amplifier | |
JP3433655B2 (ja) | 波形整形装置およびσδ型d/a変換装置 | |
US20080136666A1 (en) | Method and Apparatus for Reading Out an Analog Sensor Output Signal | |
US20010020850A1 (en) | Capacitance measurement circuit with digital output | |
JP5162796B2 (ja) | デジタルマイクロホン | |
US10404270B2 (en) | Semiconductor device and operating method thereof | |
JP3832736B2 (ja) | 低周波数用高分解能型a/d変換器 | |
JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
JP6106469B2 (ja) | Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 | |
JPH0534855B2 (ja) | ||
US6429719B1 (en) | Signal processing circuit for charge generation type detection device | |
EP0680151A1 (en) | Analog-to-digital conversion device for low frequency low amplitude differential signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060713 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |