JP3830546B2

JP3830546B2 - 信号処理装置の省電力化

Info

Publication number: JP3830546B2
Application number: JP22672194A
Authority: JP
Inventors: 正忠和智; 卓也中田; 哲二市来
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1994-09-21
Filing date: 1994-09-21
Publication date: 2006-10-04
Anticipated expiration: 2021-10-04
Also published as: JPH0895562A

Description

【０００１】
【産業上の利用分野】
本発明は、信号処理装置の省電力化に関する。
【０００２】
【従来の技術】
以下、信号処理装置として電子楽器を例にとって説明する。
近年の電子楽器は、種々の効果付与等の多様な機能を有する。それらの機能はＤＳＰ（デジタルシグナルプロセッサ）を利用して処理されていることが多い。ＤＳＰは、通常大容量のメモリを必要とするため、ＳＲＡＭよりもコストの低いＤＲＡＭが用いられることが多い。
【０００３】
一方、電子楽器の小型化が進み、電池駆動による携帯型電子楽器が製品化されている。電池は限られた容量しか持たないので、電池駆動式電子楽器は、１回の電池交換または充電によって動作できる時間に限界がある。全体の消費電力が小さいほど動作時間を長くすることができる。
【０００４】
電子楽器内のＤＳＰは、楽音信号に効果を付与する処理等を行う際にのみ用いられ、これらの信号処理以外の処理や演奏情報（例えば、ＭＩＤＩデータ）を電子楽器内のパネル等を用いて入力する際等には用いられない。そのときには、ＤＳＰ用のＤＲＡＭも使用されない。
【０００５】
しかし、ＤＲＡＭは、データ保持のために常にリフレッシュを行う必要がある。このＤＲＡＭの消費電力が大きいために、ＤＳＰを用いた電子楽器の消費電力は大きくなってしまう。
【０００６】
【発明が解決しようとする課題】
電子楽器内に設けられたＤＳＰは、常に演算処理を行っているわけではない。例えば、無発音状態の時や演奏情報を操作者が打ち込んでいる時には、ＤＳＰは演算処理を行っていない。このように、ＤＳＰが処理を行っていない時間は、電子楽器のパワーオン期間の内かなりの部分を占めると言える。しかし、そのようなときでも、ＤＳＰの演算処理用に設けられているＤＲＡＭは、リフレッシュを繰り返し、データを保持しようとするため、消費電力は大きい。
【０００７】
本発明の目的は、電子楽器等の信号処理装置の省電力化を実現することである。
【０００８】
【課題を解決するための手段】
本発明の一観点によれば、信号処理装置は、中央演算処理手段と、前記中央演算処理手段により制御される音信号処理手段であって、通常消費電力の状態と低消費電力の状態に切り換え制御可能な記憶手段と、通常消費電力状態において該記憶手段を用いて、入力音信号に対して所定の音信号処理を行い、出力音信号を供給する演算手段とを備えた音信号処理手段とを有し、前記中央演算処理手段は、所定の条件に基づいて、音信号処理を行うモードと音信号処理を行わないモードとのいずれか一方のモードを指定するとともに、音信号処理を行わないモードを指定した時は、まず、前記演算手段に対して、前記出力音信号をフェードアウトさせるとともに前記入力音信号をゼロにさせるよう制御を行った後、前記記憶手段を低消費電力の状態にし、音信号処理を行うモードを指定した時は、前記記憶手段を通常消費電力の状態に設定した後、前記演算手段に対して、前記記憶手段をクリアさせ、前記出力音信号をフェードインさせるとともに前記入力音信号をフェードインさせる制御を行う。
【０００９】
【作用】
信号処理手段は、通常消費電力の状態と低消費電力の状態を有し、モード指示手段の指示に応じて信号処理手段を通常消費電力の状態と低消費電力の状態との間を切り換えることができる。
【００１０】
【実施例】
図２は、本発明の実施例による電子楽器全体の構成を示す。
鍵盤５は、演奏を行うための複数の鍵を有し、押鍵や離鍵等の操作を行うことにより、発音指示情報、音高情報、タッチ情報等を出力する。パネル６は、パネルスイッチとパネル表示器を有する。パネルスイッチは、音量調整、音色選択、種々の効果付与、変調等を指示するためのスイッチであり、パネル表示器はパネルスイッチの状態等を表示するための表示器である。
【００１１】
ＲＯＭ９は、演算プログラムを記憶している。ＣＰＵ７は、この演算プログラムに従って、ＲＡＭ８に備えられたレジスタやバッファメモリ等のワーキングメモリを用いて各種演算処理を行う。
【００１２】
ＣＰＵ７は、ＣＰＵバス１１を介して、音源１、ＤＳＰ２、パネル６、ＲＡＭ８、ＲＯＭ９、ＭＩＤＩインターフェース１０の制御を行う。
ＣＰＵ７は、鍵盤５やパネル６の操作に応じて、楽音パラメータおよび効果パラメータ等を生成する。楽音パラメータは、音源１に供給され、効果パラメータ等はＤＳＰ２に供給される。楽音パラメータは、イベント種類、キーコード、キータッチ等を含み、効果パラメータは残響、エコー等の効果を付与するための定数、係数等のパラメータを含む。
【００１３】
音源１は、ＣＰＵ７から供給された楽音パラメータに基づき、発音するために必要な楽音信号を形成する。ＤＳＰ２は、音源１にて形成された楽音信号に対して、例えばＣＰＵ７から供給される効果パラメータ等に応じた効果を付与する。その際、ＤＳＰ２は、ＤＲＡＭ３を用いて演算を行う。ＤＳＰ２において効果を付与された楽音信号は、サウンドシステム４にて発音される。
【００１４】
ＭＩＤＩインターフェース１０は、外部のＭＩＤＩ機器から楽音パラメータまたは効果パラメータを受け付けるためのインターフェースである。ＭＩＤＩインターフェース１０を介した楽音パラメータ等は、音源１等に供給される。
【００１５】
この電子楽器は、シーケンサ機能をも有する。操作者は、パネル６上のシーケンサプログラムモードスイッチを押した後に、パネル６または鍵盤５を用いて演奏データを入力したり編集したりすることができる。シーケンサプログラムモードスイッチを押すことにより、シーケンサプログラムモードに入るので、ＣＰＵ７はスタンバイ信号を生成し、ＤＳＰ２に供給する。ＤＳＰ２は、スタンバイ信号を受けると、ＤＲＡＭをスタンバイモードにして、消費電力を低下させる。シーケンサプログラムモードでは、発音のための処理が行われることがないので、ＤＳＰ２が動作しなくても支障はない。
【００１６】
シーケンサプログラムモードにて編集された演奏データは、パネル６上のプレイモードスイッチを押すことにより、サウンドシステム４から発音させることができる。発音処理が開始されると、ＤＳＰ２が必要になるので、スタンバイ信号は解除され、ＤＲＡＭは通常の消費電力の状態に戻る。
【００１７】
また、パネル６には、省電力スイッチ６ａが設けられており、手動で省電力モードのオン／オフを指示することができる。
図１は、スタンバイ信号が供給されるＤＳＰ２とＤＲＡＭ３の詳細な構成を示す。ＤＳＰ２とＤＲＡＭ３には、電源部１５から電力が供給される。電源１５には、電池等を用いることもできる。
【００１８】
図２に示すＣＰＵ７は、ＣＰＵバス１１を介して、ＤＳＰ２内のマイクロプログラムレジスタ２１、係数レジスタ２３、アドレスレジスタ２７に各データを供給する。また図２に示す音源１は、楽音信号をＤＳＰ２内のデータレジスタ２２に供給する。
【００１９】
アドレスレジスタ２７は、信号処理を行うために必要なＤＲＡＭ３内のアドレスを格納する。アドレス発生部２８は、アドレスレジスタ２７に格納されているアドレスを基にＤＲＡＭ３内のアドレスを生成する。例えば、アドレスレジスタ２７に供給されるアドレスは論理アドレスであり、アドレス発生部２８が発生するアドレスは絶対アドレスである。
【００２０】
ＤＲＡＭインターフェース２９は、ＤＲＡＭ３にアドレス発生部２８にて生成されたアドレスをＲＡＳ（ローアドレスストローブ）とＣＡＳ（カラムアドレスストローブ）と共に供給する。ＤＲＡＭ３は、ＲＡＳの立ち下がりでローアドレスをラッチし、ＣＡＳの立ち下がりでカラムアドレスをラッチして、ローアドレスとカラムアドレスを指定する。
【００２１】
ＤＲＡＭ３は、マイクロプログラムにより指示されるリード／ライト（Ｒ／−Ｗ）信号に応じて、指定されるアドレスにデータを書き込んだり、読み出したりする。例えば、ＤＲＡＭ３は、セレクタ２６を介して、供給される演算部２４の出力データを書き込む。ＤＲＡＭ３から読み出されたデータは、セレクタ２６、バス２５を介して、データレジスタ２２または演算部２４に供給される。
【００２２】
データレジスタ２２に格納された楽音信号は、演算部２４において、係数レジスタ２３に格納されている係数等を基に演算処理される。演算されたデータは、バス２５に供給され、出力される。出力された楽音信号は、図２に示すサウンドシステム４において発音される。
【００２３】
ＣＰＵバス１１からスタンバイ信号がＤＳＰ２に供給されると、ＤＲＡＭインターフェース２９はＲＡＳとＣＡＳをハイレベル（“Ｈ”）に固定する。ＤＲＡＭ３は、供給されるＲＡＳとＣＡＳが同時に“Ｈ”の状態にあるときにのみスタンバイモードとなる。スタンバイモードでは、ＤＲＡＭ３内のデータのリフレッシュは行われない。ノーマルモードでは、ローアドレスとカラムアドレスを時分割で指定するために、ＲＡＳとＣＡＳが同時に“Ｈ”で供給されることはない。消費電力は、ある実在するＤＲＡＭを例にとるとノーマルモードでは、例えば約４４０ｍＷＭＡＸであるのに対して、スタンバイモードでは約５．５ｍＷＭＡＸであるので、かなり省電力化することが可能である。ただし、リフレッシュが行われないため、ＤＲＡＭ３内のデータは破壊される。
【００２４】
スタンバイモードを解除する際には、まずクリア信号がＣＰＵバス１１からＤＳＰ２内のアドレス発生部２８とセレクタ２６に供給される。アドレス発生部２８は、ＤＲＡＭ３をクリアするために、先頭アドレスから最終アドレスまでのアドレスを順次生成する。セレクタ２６は、データ“０”をＤＲＡＭ３に供給し続ける。ＤＲＡＭ３は、ライト（Ｗ）信号が供給されることにより、全メモリアドレスに０が書き込まれる。
【００２５】
スタンバイモードでは、記憶されているデータは不定になるために、スタンバイモードを終了する際には、クリア信号によりＤＲＡＭを０に初期化する必要がある。ＤＲＡＭをクリアするには、例えば特願平６−６２６に記載された方法によっても実現することができる。ＤＲＡＭ３がクリアされた後は、スタンバイ信号が解除され、ＲＡＳとＣＡＳは“Ｈ”固定から解放される。
【００２６】
次は、以上の処理についてフローチャートを参照しながら順に説明する。
図３は、ＣＰＵが行うメインルーチンの処理を示すフローチャートである。
ステップＳＡ１では、レジスタ類の初期化等の初期設定を行う。ステップＳＡ２では、パネル処理を行う。パネル処理は、パネル上に備えられた省電力スイッチやシーケンサプログラムモードスイッチ等に対応する処理を行う。省電力スイッチがオンのときは、ＤＳＰ用のＤＲＡＭを省電力化するための処理を行う。詳細は、後にフローチャートを参照しながら説明する。
【００２７】
ステップＳＡ３では、イベント検出処理を行う。イベント検出処理は、鍵盤またはＭＩＤＩインターフェースにより生じた発音指示等のイベントに応じて、ＤＲＡＭをオンオフし省電力化するための処理を行う。詳細は、後に説明する。
【００２８】
ステップＳＡ４では、音源処理を行う。音源処理は、鍵盤またはパネルの操作状態に応じて、発音に必要な楽音パラメータの生成を行い、音源に供給して楽音信号を発生させる。
【００２９】
ステップＳＡ５では、スキャン処理を実行する。スキャン処理は、ＤＳＰの出力レベルまたは入力レベルに応じて、ＤＲＡＭを省電力化するための処理を行う。詳細は、後に説明する。
【００３０】
ステップＳＡ６では、その他の処理を行う。例えば、鍵盤またはパネルの操作状態に応じてＤＳＰに効果パラメータ等を供給したり、ＭＩＤＩインターフェースの制御等を行う。その後、ステップＳＡ２に戻り、処理を繰り返す。
【００３１】
図４は、図３のステップＳＡ２に示すパネル処理の詳細を示すフローチャートである。
ステップＳＢ１では、省電力スイッチがオンか否かを調べる。省電力スイッチは、パネル上に設けられており、操作者が手動によりＤＲＡＭを省電力化することができる。これは、電池等を電源として用いる場合に有効である。例えば、電池が残り少ないときなど電池を節約したいときに効果的である。
【００３２】
省電力スイッチがオンであるときには、ステップＳＢ２へ進み、待機化処理を行う。その後、ステップＳＢ３へ進む。待機化処理では、スタンバイ信号をＤＳＰに出力し、ＤＲＡＭに供給するＣＡＳとＲＡＳを“Ｈ”に固定し、スタンバイモードにすることにより、省電力化する。詳細は、後にフローチャートを参照しながら説明する。
【００３３】
省電力スイッチがオンでないときには、待機化処理を行わずに、直接ステップＳＢ３へ進む。
ステップＳＢ３では、省電力スイッチがオフになったか否かを調べる。省電力スイッチがオフになったのであれば、操作者が省電力モードの解除を指示していることを示すので、ステップＳＢ４へ進み、復帰処理を行う。その後、処理は終了する。復帰処理は、スタンバイ信号を解除することにより、ＤＲＡＭをノーマルモードに戻す。ＤＲＡＭをノーマルモードに戻すことにより、発音させるための処理等を行うことが可能になる。
【００３４】
省電力スイッチがオフでないときには、復帰処理を行わずに処理を終了する。次は、シーケンサプログラムモードスイッチ等がパネルに設けられている場合のパネル処理を示す。
【００３５】
図５は、シーケンサプログラムモードスイッチとプレイモードスイッチについてのパネル処理の詳細を示すフローチャートである。
ステップＳＣ１では、シーケンサプログラムモードスイッチがオンであるか否かを調べる。シーケンサプログラムモードスイッチは、パネル上に設けられており、操作者が演奏データを打ち込んだり、編集するためのモードに移行するためのスイッチである。
【００３６】
シーケンサプログラムモードスイッチがオンであるときには、プログラムモードであるためにＤＳＰを使用することがないので、ステップＳＣ２へ進み、待機化処理を行う。待機化処理は、ＤＲＡＭを省電力化する。
【００３７】
その後、ステップＳＣ３では、エディット画面を表示し、シーケンサプログラムモードに入る。シーケンサプログラムモードでは、演奏データの入力または編集のための処理を行う。その後、ステップＳＣ４へ進む。
【００３８】
また、ステップＳＣ１においてシーケンサプログラムモードスイッチがオンでないときには、待機化処理を行わずに、ステップＳＣ４へ進む。
ステップＳＣ４では、プレイモードスイッチがオンであるか否かを調べる。プレイモードスイッチは、前述のシーケンサプログラムモードにおいて入力された演奏データの再生を指示するためのスイッチである。
【００３９】
プレイモードスイッチがオンであるときには、演奏データ再生により発音のための処理等が必要になり、ＤＳＰを使用することになるので、ステップＳＣ５へ進み、復帰処理を行う。復帰処理は、ＤＳＰを使用可能にするためにＤＲＡＭをノーマルモードにする。
【００４０】
その後、ステップＳＣ６では、プレイモード画面を表示し、プレイモードに入る。プレイモードでは、演奏データの再生に必要な処理または画面表示を行う。その後、ステップＳＣ７へ進む。
【００４１】
また、ステップＳＣ４においてプレイモードスイッチがオンでないときには、復帰処理を行わずにステップＳＣ７へ進む。
ステップＳＣ７では、その他のパネル処理を行う。例えば、音量調整、音色選択または種々の効果付与等のためのスイッチ処理等を行う。その後、処理は終了する。
【００４２】
図６は、図３のステップＳＡ３に示すイベント検出処理の詳細を示すフローチャートである。
ステップＳＤ１では、発音指示イベントがあるか否かを調べる。発音指示イベントがあれば、ステップＳＤ２へ進み、時間計測カウンタをクリアする。時間計測カウンタをクリアし、クロック信号をカウントすることにより、発音指示イベントがあってからの時間を計測することが可能である。時間計測カウンタは、クリアされた後所定時間間隔でカウントが行われる。次に、時間計測を行うためのタイマ割り込み処理を示す。
【００４３】
図７は、タイマ割り込み処理を示すフローチャートである。以下の割り込み処理は、タイマにより所定時間毎に発生する割り込み信号に応じて行われる。
ステップＳＥ１では、時間計測カウンタをインクリメントする。その後、割り込み前の処理に戻る。時間計測カウンタは、所定時間間隔でインクリメントされることになる。
【００４４】
図６のステップＳＤ２において、時間計測カウンタがクリアされた後、ステップＳＤ３では発音処理が行われる。発音処理は、発生した発音指示イベントに応じて、指示されるキーコードの発音を行うために必要な処理を行う。その後、ステップＳＤ６へ進む。
【００４５】
ステップＳＤ１において発音指示イベントがないときには、ステップＳＤ４へ進み、時間計測カウンタが所定時間であるか否かを調べる。時間計測カウンタが所定時間であれば、前回発生した発音指示イベントがあってから新たなイベントが発生せずに所定時間が経過したことを示すので、しばらく発音処理は行わないであろうと推測し、ステップＳＤ５へ進む。ステップＳＤ５では、待機化処理により、ＤＲＡＭを省電力化する。その後、ステップＳＤ６へ進む。
【００４６】
ステップＳＤ４において時間計測カウンタが所定時間でなければ、発音指示イベントがあってから未だ所定時間が経過していないので、待機化処理を行わずにステップＳＤ６へ進む。
【００４７】
ステップＳＤ６では、ＭＩＤＩイベントがあるか否かを調べる。ただし、コードＦＥｈとＦ８ｈは、ここでのＭＩＤＩイベントには含まないものとする。ここで、ｈは１６進表示であることを示す。一般的に、ＭＩＤＩイベントが発生すれば、何等かの発音処理を行うための指示である場合が多いので、そのときにはＤＳＰを使用する可能性が高い。ただし、ＭＩＤＩイベントの中でも、コードＦＥｈはダミーメッセージを示し、コードＦ８ｈはＭＩＤＩクロックを示す。コードＦＥｈとＦ８ｈは、ＤＳＰの使用とは無関係であるので、ここでいうＭＩＤＩイベントではないものとする。
【００４８】
ＭＩＤＩイベントがあるときには、ＤＳＰを使用する可能性が高いので、ステップＳＤ７へ進み、復帰処理を行う。復帰処理により、ＤＲＡＭはノーマルモードとなり、ＤＳＰを使用することが可能となる。その後、ステップＳＤ８へ進む。
【００４９】
ＭＩＤＩイベントがないときには、ＤＳＰは使用されないので、復帰処理を行わずにステップＳＤ８へ進む。
ステップＳＤ８では、その他のイベント処理を行う。例えば、発音の終了を指示するイベントに応じて消音処理等を行う。その後、処理は終了する。
【００５０】
次は、図３のステップＳＡ５に示すスキャン処理の説明を行う。スキャン処理は、ＤＳＰの出力または入力のレベル検出を行う。
図８は、ＤＳＰの出力または入力のレベル検出を行う回路構成を示すブロック図である。ＣＰＵ７は、ＣＰＵバス１１を介して、ＤＳＰ２の出力または入力レベルを検出する。
【００５１】
ＤＳＰ２は、種々の処理を行う信号処理ブロック４１を有する。ＤＳＰ２に供給される入力信号は、ＤＳＰ２内の信号処理ブロック４１内で種々の処理がなされて出力される。レベル検出器４２は、信号処理ブロック４１の出力信号のレベルを検出する。出力レベルが一定期間ほぼ０であるときには、ＤＳＰが使用されていないと判断して、待機化処理を行う。
【００５２】
待機化処理は、ＣＰＵ７が乗算器４４の係数を制御して、ＤＳＰ２の出力をフェードアウトする。そして、乗算器４３の係数を制御して、ＤＳＰへの入力を０にする。その後、ＣＰＵ７は、スタンバイ信号をＤＳＰ２に供給し、ＤＲＡＭをスタンバイモードにする。
【００５３】
待機化処理を行った後に、レベル検出器４２が所定のレベル以上の出力を検出すると、ＤＳＰの使用開始であると判断して、復帰処理を行う。復帰処理は、スタンバイ信号を解除して、ＤＲＡＭをノーマルモードにする。その後、乗算器４４の係数を制御してＤＳＰの出力をフェードインする。そして、乗算器４３の係数を制御してＤＳＰの入力をフェードインする。
【００５４】
なお、レベル検出器４２により信号処理ブロック４１の出力レベルを検出する代わりに、レベル検出器４２’により、信号処理ブロック４１の入力レベルを検出し、その後の処理を行うようにしてもよい。
【００５５】
以上の処理をフローチャートを用いて順に説明する。
図９は、レベル検出により、図３のステップＳＡ５のスキャン処理を行うフローチャートである。
【００５６】
ステップＳＦ１では、ＤＳＰの出力レベルまたは入力レベルの絶対値が所定値以下であるか否かを調べる。出力レベルは、正値とは限らないので、絶対値を比較する必要がある。
【００５７】
出力（入力）レベルの絶対値が所定値以下でなければ、現在ＤＳＰが使用されていることを示すので、ステップＳＦ５へ進み、カウンタＣＮＴを０にリセットする。カウンタＣＮＴは、ＤＳＰの出力（入力）の絶対値が所定値以下になってからの時間をカウントするためのカウンタである。
【００５８】
ステップＳＦ６では、待機中か否かを調べる。既に待機化処理が行われ、待機中であればＤＳＰを使用可能にするため、ステップＳＦ７へ進み、復帰処理を行う。復帰処理は、ＤＲＡＭをノーマルモードにすると共に、乗算器の係数を制御することにより、ＤＳＰの入力と出力をフェードインする。その後、処理は終了する。
【００５９】
待機中でなければ、ＤＲＡＭは既にノーマルモードであるので、復帰処理を行わずに処理は終了する。
ステップＳＦ１において出力（入力）レベルの絶対値が所定値以下であれば、ＤＳＰが使用されていないと考えられるので、ステップＳＦ２へ進み、カウンタＣＮＴをインクリメントする。出力レベルの絶対値が所定値以下である状態が続けば、カウンタＣＮＴは増加し続ける。
【００６０】
ステップＳＦ３では、カウンタＣＮＴが所定時間Ｔに達したか否かを調べる。所定時間Ｔに達していれば、ＤＳＰの出力レベルの絶対値が所定値以下である状態が所定時間Ｔ続いたことを示すので、ＤＳＰは使用されないと判断してステップＳＦ４へ進む。ステップＳＦ４では、待機化処理によりＤＳＰの出力と入力を絞り、ＤＲＡＭをスタンバイモードにする。その後、処理は終了する。
【００６１】
ステップＳＦ３においてカウンタＣＮＴが所定時間Ｔに達していなければ、ＤＳＰが使用されてから間もないので、待機化処理を行わずに、処理を終了する。
次は、以上説明した待機化処理と復帰処理の説明を行う。
【００６２】
図１０は、待機化処理の詳細を示すフローチャートである。ステップＳＧ１では、乗算器の係数を制御することにより、ＤＳＰの出力をフェードアウトする。ステップＳＧ２では、乗算器の係数を制御して、ＤＳＰの入力を０にする。ステップＳＧ３では、スタンバイ信号を供給することにより、ＤＲＡＭに供給されるＣＡＳとＲＡＳを“Ｈ”に固定し、スタンバイモードにする。その後、処理は終了する。
【００６３】
図１１は、復帰処理の詳細を示すフローチャートである。ステップＳＨ１では、スタンバイ信号を解除することにより、ＤＲＡＭに供給されるＣＡＳとＲＡＳの“Ｈ”状態を解除する。ステップＳＨ２では、クリア信号をＤＳＰに供給することにより、ＤＲＡＭの使用領域を全て０にクリアする。ステップＳＨ３では、乗算器を制御することにより、ＤＳＰの出力をフェードインする。ステップＳＨ４では、乗算器を制御して、ＤＳＰの入力をフェードインする。その後、処理は終了する。
【００６４】
復帰処理は、ＤＲＡＭのクリアとＤＳＰの入出力をフェードインすること等の処理によりある程度時間がかかる。この時間はＤＲＡＭのクリアすべきメモリサイズやクロスフェードのエンベロープによって左右されるが、例えば２５ｍｓｅｃの時間が必要だったとしても、シーケンサのプレイモードにより演奏データを再生する際には、その程度の時間の遅れは問題にならない。例えば、シーケンサのスタートコード（ＦＡｈ）やＧＭＭｏｄｅＯｎコード等は、その後、発音指示を示すキーオンが供給される可能性が高いので、復帰処理をさせるトリガとすることができる。しかも、そのすぐ後にキーオンが供給される訳ではないので、復帰するには十分の時間がある。ここで、ＧＭＭｏｄｅＯｎとは、ＧＭスタンダードの規格に対応するモードを示すコードである。
【００６５】
以上は、ＤＲＡＭを省電力化する方法を述べた。ＤＲＡＭを省電力化する際には、ＤＳＰが使用されないことを前提としている。また、発音処理等も行われないので、音源も使用されない。次は、ＤＲＡＭの他にＤＳＰと音源について省電力化を行う方法を示す。
【００６６】
図１２は、音源とＤＳＰを省電力化するための回路構成を示すブロック図である。
音源１は、音源１内のセレクタ５２を介して供給されるクロック信号に同期して、ＣＰＵ７から供給される楽音パラメータ等に対して各種処理を行う。ＤＳＰ２は、ＤＳＰ２内のセレクタ５３を介して供給されるクロック信号に同期して、音源１から供給される楽音信号等に対して各種処理を行う。クロック信号は、タイマ５１からＣＰＵバス１１を介して供給される。
【００６７】
ＣＰＵ７は、ＣＰＵバス１１を介して、スタンバイ信号を供給することにより、音源１とＤＳＰ２を省電力化することができる。音源１にスタンバイ信号が供給されると、音源１内のセレクタ５２は、“Ｈ”を選択供給して、クロック信号を無効にする。クロック信号を無効にすると、内部の演算部またはシフトレジスタの動作を止めることができ、省電力化することができる。同様に、ＤＳＰ２にスタンバイ信号が供給されると、ＤＳＰ２内のセレクタ５３は、“Ｈ”を選択供給して、クロック信号を無効にする。したがって、クロック信号に従って動作するＤＳＰ２は、省電力化される。
【００６８】
ＤＲＡＭ３は、前述の通り、スタンバイ信号が供給されるとＤＳＰ２から供給されるＲＡＳとＣＡＳを“Ｈ”にすることにより、スタンバイモードになる。
なお、音源１とＤＳＰ２にも、ＤＲＡＭ３と同様なスタンバイモード機能を備えている場合には、前述のようなスタンバイモード機能を用いた省電力化を行えばよい。
【００６９】
以上のように、音源やＤＳＰのように常に動作していることを必要としない回路を有する信号処理装置においては、動作を必要とするか否かを判断し、必要としない期間については省電力化することにより、低消費電力化または発熱抑制を行うことができる。
【００７０】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００７１】
【発明の効果】
以上説明したように、本発明によれば、モード指示手段の指示に応じて信号処理手段を通常消費電力の状態と低消費電力の状態のいずれかに切り換えることができるので、信号処理手段の省電力化および発熱抑制を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例によるＤＳＰとＤＲＡＭの詳細な構成を示すブロック図である。
【図２】本実施例による電子楽器全体の構成を示すブロック図である。
【図３】ＣＰＵが行うメインルーチンの処理を示すフローチャートである。
【図４】図３のステップＳＡ２に示すパネル処理の詳細を示すフローチャートである。
【図５】シーケンサプログラムモードスイッチとプレイモードスイッチについてのパネル処理の詳細を示すフローチャートである。
【図６】図３のステップＳＡ３に示すイベント検出処理の詳細を示すフローチャートである。
【図７】タイマ割り込み処理を示すフローチャートである。
【図８】ＤＳＰの出力または入力のレベル検出を行う回路構成を示すブロック図である。
【図９】図３のステップＳＡ５のスキャン処理を行うフローチャートである。
【図１０】待機化処理の詳細を示すフローチャートである。
【図１１】復帰処理の詳細を示すフローチャートである。
【図１２】音源とＤＳＰを省電力化するための回路構成を示すブロック図である。
【符号の説明】
１音源、２ＤＳＰ、３ＤＲＡＭ、４サウンドシステム、５鍵盤、６パネル、７ＣＰＵ、８ＲＡＭ、９ＲＯＭ、１０ＭＩＤＩインターフェース、１１ＣＰＵバス、１５電源部、２１マイクロプログラムレジスタ、２２データレジスタ、２３係数レジスタ、２４演算部、２５バス、２６セレクタ、２７アドレスレジスタ、２８アドレス発生部、２９ＤＲＡＭインターフェース、４１信号処理ブロック、４２，４２’レベル検出器、４３，４４乗算器、５１タイマ、５２，５３セレクタ

Claims

中央演算処理手段と、
前記中央演算処理手段により制御される音信号処理手段であって、通常消費電力の状態と低消費電力の状態に切り換え制御可能な記憶手段と、通常消費電力状態において該記憶手段を用いて、入力音信号に対して所定の音信号処理を行い、出力音信号を供給する演算手段とを備えた音信号処理手段とを有し、
前記中央演算処理手段は、所定の条件に基づいて、音信号処理を行うモードと音信号処理を行わないモードとのいずれか一方のモードを指定するとともに、音信号処理を行わないモードを指定した時は、まず、前記演算手段に対して、前記出力音信号をフェードアウトさせるとともに前記入力音信号をゼロにさせるよう制御を行った後、前記記憶手段を低消費電力の状態にし、音信号処理を行うモードを指定した時は、前記記憶手段を通常消費電力の状態に設定した後、前記演算手段に対して、前記記憶手段をクリアさせ、前記出力音信号をフェードインさせるとともに前記入力音信号をフェードインさせる制御を行う信号処理装置。
前記音信号処理手段は、さらに、前記入力音信号又は前記出力音信号のレベルを検出する検出手段を有し、
前記中央演算処理手段は、前記検出手段により検出される音信号のレベルに応じて前記いずれか一方のモードを指定する請求項１記載の信号処理装置。
さらに、スイッチ手段を有し、
前記中央処理手段は、前記スイッチ手段の操作に応じて、前記いずれか一方のモードを指定する請求項１記載の信号処理装置。
さらに、鍵盤又はＭＩＤＩインターフェースと前記中央演算処理手段とからの制御に応じて楽音信号の発音を行い、該楽音信号を前記入力音信号として供給する音源手段を有し、
前記中央演算処理手段は、前記鍵盤又はＭＩＤＩインターフェースにより前回発生した発音指示イベントが発生してから新たな発音指示イベントが発生せずに所定時間が経過したことを検出した時は、前記音信号処理を行わないモードを指定し、ＤＳＰの使用とは無関係なＭＩＤＩイベントを除くＭＩＤＩイベントが発生した時は、前記音信号処理を行うモードを指定する請求項１記載の信号処理装置。