JP3827457B2 - Supply voltage switching circuit - Google Patents

Supply voltage switching circuit Download PDF

Info

Publication number
JP3827457B2
JP3827457B2 JP29029998A JP29029998A JP3827457B2 JP 3827457 B2 JP3827457 B2 JP 3827457B2 JP 29029998 A JP29029998 A JP 29029998A JP 29029998 A JP29029998 A JP 29029998A JP 3827457 B2 JP3827457 B2 JP 3827457B2
Authority
JP
Japan
Prior art keywords
input terminal
transistor
channel mosfet
input
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29029998A
Other languages
Japanese (ja)
Other versions
JP2000124780A (en
Inventor
俊次 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP29029998A priority Critical patent/JP3827457B2/en
Priority to PCT/JP1999/004826 priority patent/WO2000022731A1/en
Publication of JP2000124780A publication Critical patent/JP2000124780A/en
Application granted granted Critical
Publication of JP3827457B2 publication Critical patent/JP3827457B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Electronic Switches (AREA)

Description

【０００１】
【発明の属する技術分野】
大きさの違う２種類の電圧が入力されるとともに、前記２種類の電圧のうち一方の電圧を出力電圧として選択するような供給電圧切換え回路、及び該供給電圧切換え回路によって供給される電圧を利用して動作時及び非動作時の供給電圧を切り換える電子機器に関する。
【従来の技術】
【０００２】
従来、携帯型電話機等の電子機器では、該電子機器に電力供給する２次電池ができる限り長い期間電力供給できるように、電子機器の非動作時に、例えば携帯型電話機においてその表示板であるＬＣＤ上に表示する文字やアイコンと呼ばれる記号等のうち使用者が情報として必要なアイコンのみを表示するなどして、前記電子機器に供給される電力を低下させて必要最小限の機能のみを動作させるような省電力モードが設けられている。
【０００３】
このように、通常動作をさせるときに供給される電力と省電力モード時に供給される電力とを切り換えるために、図３の回路図で示したような供給電圧切換え回路が使用される。尚、これ以降、該供給電圧切換え回路をセレクタ回路と呼ぶ。
【０００４】
セレクタ回路５は、電圧ＶDD1，ＶDD2が入力される入力端子１，２と、ＳＥＬＥＣＴ信号（以下、ＳＥＬ信号と呼ぶ。）が入力される入力端子３と、入力端子１とソース及びバックゲートが接続したＰチャネルＭＯＳＦＥＴトランジスタＴｒ21と、入力端子２とソースが接続するとともに入力端子１とバックゲートが接続したＰチャネルＭＯＳＦＥＴトランジスタＴｒ22と、入力端子３と接続するとともに他端がトランジスタＴｒ21のゲートと接続したインバータＩｎ21と、このインバータＩｎ21と接続するとともに他端がトランジスタＴｒ22のゲートと接続したインバータＩｎ22と、トランジスタＴｒ21のドレインとトランジスタＴｒ22のドレインが接続した接続部に設けられた出力端子４とから構成されている。又、電圧ＶDD1，ＶDD2は、通常ＶDD1＞ＶDD2の関係にある。
【０００５】
このようなセレクタ回路５に、ＨｉｇｈのＳＥＬ信号が入力端子３に入力されたとき、インバータＩｎ21によってＬｏｗに反転した信号がトランジスタＴｒ21のゲート及びインバータＩｎ22に入力されるとともに、前記Ｌｏｗに反転した信号をインバータＩｎ22によって更にＨｉｇｈに反転した信号がトランジスタＴｒ22のゲートに入力される。よって、トランジスタＴｒ21が動作するとともにトランジスタＴｒ22が停止状態となり、出力端子４は入力端子１と短絡した状態となるのでＶDD1の電圧が出力される。
【０００６】
入力端子３にＬｏｗのＳＥＬ信号が入力された場合は、トランジスタＴｒ21，Ｔｒ22のそれぞれのゲートに、Ｈｉｇｈ，Ｌｏｗの信号が入力されるため、入力端子３にＨｉｇｈのＳＥＬ信号が入力された時とは逆にトランジスタＴｒ22が動作するとともにトランジスタＴｒ21が停止状態となる。よって、出力端子４は入力端子２と短絡した状態となるのでＶDD2の電圧が出力される。このように、入力端子３に入力されるＳＥＬ信号を切り換えることによって、出力端子４から出力される電圧の値を切り換えることができる。
【０００７】
【発明が解決しようとする課題】
セレクタ回路５の入力端子３にＬｏｗのＳＥＬ信号を入力したときのトランジスタＴｒ21は、図４（ａ）に示すＰチャネルＭＯＳＦＥＴトランジスタのように、ソース及びバックゲートに電圧ＶDD1がかかるとともに、ドレインに電圧ＶDD2がかかった状態になる。このとき、ドレインからバックゲートへの経路Ｘ１がＰＮ接合ダイオードとして働いて、入力端子１から出力端子４の方向に流れる電流を防ぐので、入力端子１及び入力端子２において、ＶDD1＞ＶDD2の関係を保つことができる。
【０００８】
【課題を解決するための手段】
請求項１に記載の供給電圧切換え回路は、電圧が供給される第１の入力端子と、第１の入力端子に供給される電圧よりも低い電圧が供給される第２の入力端子と、前記第１の入力端子に供給される電圧と前記第２の入力端子に供給される電圧を選択するための選択信号が入力される第３の入力端子とを有する供給電圧切換え回路において、第１の入力端子にソースが接続された第１のＰチャネルＭＯＳＦＥＴトランジスタと、第２の入力端子にソースが接続された第２のＰチャネルＭＯＳＦＥＴトランジスタと、第１の入力端子にアノード側が接続され、第１のＰチャネルＭＯＳＦＥＴトランジスタのバックゲートにカソード側が接続された第１のダイオードと、第２の入力端子にアノード側が接続され、第１のダイオードのカソード側と第２のＰチャネルＭＯＳＦＥＴトランジスタのバックゲートにカソード側が接続された第２のダイオードと、第３の入力端子に入力される前記選択信号によって、前記第１のＰチャネルＭＯＳＦＥＴトランジスタと前記第２のＰチャネルＭＯＳＦＥＴトランジスタのうち一方のみを動作させるように、前記トランジスタのゲートにゲート電圧を与えるゲート電圧供給手段と、前記第１のＰチャネルＭＯＳＦＥＴトランジスタのドレインと前記第２のＰチャネルＭＯＳＦＥＴトランジスタのドレインに接続された出力端子と、を有することを特徴とする
【０００９】
しかしながら、入力端子１，２に接続するセレクタ回路の前段に接続された回路の故障などにより、入力端子１，２に入力される電圧ＶDD1，ＶDD2の関係が、ＶDD1＜ＶDD2となったとき、ＳＥＬ信号がＬｏｗの時は経路Ｘ１に形成されたダイオードによってトランジスタＴｒ21内を出力端子４から入力端子１の方向に、また、ＳＥＬ信号に関係なく経路Ｘ２に形成されたダイオードによってトランジスタＴｒ22内を入力端子２から入力端子１の方向に、過電流が流れるので、セレクタ回路５の動作が不安定になったり、或いは、該セレクタ回路５が破壊されて動作しなくなる恐れがある。
【００１０】
上記のような問題を鑑みて、本発明では、前記入力端子１にかかる電圧が前記入力端子２にかかる電圧よりも低くなったときに、前記セレクタ回路内に設けられたトランジスタに過電流が流れないようなセレクタ回路である供給電圧切換え回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１に記載の供給電圧切換え回路は、電圧が供給される第１の入力端子と、第１の入力端子に供給される電圧よりも低い電圧が供給される第２の入力端子と、前記第１の入力端子に供給される電圧と前記第２の入力端子に供給される電圧を選択するための選択信号が入力される第３の入力端子とを有する供給電圧切換え回路において、第１の入力端子にソースが接続された第１のＰチャネルＭＯＳＦＥＴトランジスタと、第２の入力端子にソースが接続された第２のＰチャネルＭＯＳＦＥＴトランジスタと、第１の入力端子にアノード側が接続されるとともに第１のＰチャネルＭＯＳＦＥＴトランジスタのバックゲートにカソード側が接続された第１のダイオードと、第２の入力端子にアノード側が接続されるとともに第１のダイオードのカソード側と第２のＰチャネルＭＯＳＦＥＴトランジスタのバックゲートにカソード側が接続された第２のダイオードと、第３の入力端子に入力される前記選択信号によって、前記第１のＰチャネルＭＯＳＦＥＴトランジスタと前記第２のＰチャネルＭＯＳＦＥＴトランジスタのうち一方のみを動作させるように、前記トランジスタのゲートにゲート電圧を与えるゲート電圧供給手段と、前記第１のＰチャネルＭＯＳＦＥＴトランジスタのドレインと前記第２のＰチャネルＭＯＳＦＥＴトランジスタのドレインに接続された出力端子と、を有することを特徴とする。
【００１２】
請求項２に記載の半導体集積回路装置は、請求項１に記載の供給電圧切換え回路と、該供給電圧切換え回路の出力電圧を利用する回路とを有することを特徴とする。
【００１３】
請求項３に記載の電子機器は、請求項２に記載の半導体集積回路装置を搭載することを特徴とする。
【００１４】
【発明の実施の形態】
本発明の実施形態を、図面を参照にして説明する。図１は、本実施形態に用いた供給電圧切換え回路であるセレクタ回路の回路図である。図２は、該セレクタ回路内に構成されるＰチャネルＭＯＳＦＥＴトランジスタの断面図及び該トランジスタとの関係を示した回路図である。
【００１５】
セレクタ回路５は、電圧ＶDD1，ＶDD2が入力される入力端子１，２と、ＳＥＬ信号が入力される入力端子３と、入力端子１とソースが接続したＰチャネルＭＯＳＦＥＴトランジスタＴｒ11と、入力端子２とソースが接続したＰチャネルＭＯＳＦＥＴトランジスタＴｒ12と、トランジスタＴｒ11のソースとバックゲート間に接続されたダイオードＤ１と、トランジスタＴｒ12のソースとバックゲート間に接続されたダイオードＤ２と、入力端子３と接続するとともに他端がトランジスタＴｒ11のゲートと接続したインバータＩｎ11と、このインバータＩｎ11と接続するとともに他端がトランジスタＴｒ12のゲートと接続したインバータＩｎ12と、トランジスタＴｒ11のドレインとトランジスタＴｒ12のドレインが接続した接続点に設けられた出力端子４とから構成されている。
【００１６】
ダイオードＤ１，Ｄ２のカソード側同士がお互いに接続するとともに、ダイオードＤ１は入力端子１からダイオードＤ２に電流が流れるように接続され、また、ダイオードＤ２は入力端子２からダイオードＤ１に電流が流れるように接続される。又、電圧ＶDD1，ＶDD2は、通常ＶDD1＞ＶDD2の関係にある。
【００１７】
また、前記トランジスタＴｒ12では、図２（ｂ）のようにソースとバックゲートを結ぶ経路Ｙ２がＰＮ接合ダイオードとして働いて、入力端子１から入力端子２の方向に電流が流れることを防ぐことができる。
【００１８】
このようなセレクタ回路５の入力端子３に、ＨｉｇｈのＳＥＬ信号が入力されたとき、インバータＩｎ11，Ｉｎ12では従来使用されているセレクタ回路５内に備えられたインバータＩｎ21，Ｉｎ22と同様の動作が行われるので、トランジスタＴｒ11が動作するとともに、トランジスタＴｒ12が停止状態になる。そのため、出力端子４は入力端子１と短絡した状態になるのでＶDD1が出力される。
【００１９】
このとき、電圧ＶDD1，ＶDD2がＶDD1＜ＶDD2のような関係になったとき、図２（ｂ）の経路Ｙ２及びダイオードＤ２を通ってトランジスタＴｒ12のソースからバックゲートの方向に電流が流れようとするが、入力端子１とトランジスタＴｒ12のバックゲートの間に接続されているダイオードＤ１により入力端子１とトランジスタＴｒ12のバックゲートの間が解放状態にあるので、トランジスタＴｒ12のソースからバックゲートの方向に電流が流れることはない。
【００２０】
逆に、前記入力端子３にＬｏｗのＳＥＬ信号が入力されたときも、インバータＩｎ11，Ｉｎ12において従来使用されているセレクタ回路５内に備えられたインバータＩｎ21，Ｉｎ22と同様の動作が行われ、トランジスタＴｒ12が動作するとともに、トランジスタＴｒ11が停止状態になる。そのため、出力端子４は入力端子２と短絡した状態になるのでＶDD2が出力される。
【００２１】
また、電圧ＶDD1，ＶDD2がＶDD1＜ＶDD2のような関係になったとき、図２（ａ）のように、Ｙ１のような経路にＰＮ接合型ダイオードが形成されるとともに、トランジスタＴｒ11のソースとバックゲートの間にダイオードＤ１が接続されているので、トランジスタＴｒ11のバックゲートからソースの方向へ流れる電流が流れる電流が防がれる。
【００２２】
上記のようなセレクタ回路５は、該セレクタ回路５の出力端子４から出力される電圧を利用して動作を行うような回路とともに、半導体集積回路装置内に形成される。このような半導体集積回路装置は、非動作時に表示板であるＬＣＤに供給する電力を減少させるような携帯型電話機等の電子機器に組み込まれる。以下に、内部に前記半導体集積回路装置を備えた携帯型電話機について説明する。
【００２３】
該携帯型電話機は、該携帯型電話機に電力供給を行っている２次電池の電力供給期間を長くするために、電源が入った状態で、キー操作もなく、かつ相手先からの電話の受信もないときに、該携帯型電話機に備えられた表示板であるＬＣＤに供給する電力を通常動作で使用する電力よりも減少させるような省電力モードを備えている。
【００２４】
このような携帯型電話機は、その使用者が相手と通話したり、またはキー操作を行うとき、前記半導体集積回路装置内のセレクタ回路５にＨｉｇｈのＳＥＬ信号が入力されて該セレクタ回路５がＶDD1の電圧を出力するので、このＶDD1の電圧が利用されて前記ＬＣＤは、全面に文字やアイコンを表示することができる。使用者が相手との通話を終了したり、キー操作を終えると、前記半導体集積回路装置内に備わったタイマ回路により一定時間が経た後に、前記セレクタ回路５にＬｏｗのＳＥＬ信号が入力される。このようにＬｏｗのＳＥＬ信号がセレクタ回路５に入力されるので、セレクタ回路５からＶDD2の電圧が出力され、前記ＬＣＤはその表示できる領域が減少し、必要最小限の情報となるアイコンのみを表示するようになる。
【００２５】
【発明の効果】
請求項１に記載の供給電圧切換え回路によれば、該供給電圧切換え回路内に備えた２つのＰチャネルＭＯＳＦＥＴトランジスタのソース・バックゲート間に、そのカソード側がバックゲートに接続するようにダイオードを接続するとともに、これらのダイオードのカソード側同士を接続したので、前記ＰチャネルＭＯＳＦＥＴトランジスタのソース・バックゲート間に形成されるＰＮ接合ダイオードに過電流が流れ込むことがなくなり、該ＰチャネルＭＯＳＦＥＴトランジスタの動作が不安定になったり、破壊される恐れがなくなる。
【図面の簡単な説明】
【図１】本発明で使用される供給電圧切換え回路の回路図。
【図２】本発明で使用される供給電圧切換え回路内のトランジスタの断面図。
【図３】従来使用されている供給電圧切換え回路の回路図。
【図４】従来使用されている供給電圧切換え回路内のトランジスタの断面図。
【符号の説明】
１〜３ 入力端子
４ 出力端子
５ セレクタ回路
Ｄ１，Ｄ２ ダイオード
Ｔｒ11，Ｔｒ12 ＰチャネルＭＯＳＦＥＴトランジスタ
Ｔｒ21，Ｔｒ22 ＰチャネルＭＯＳＦＥＴトランジスタ
Ｉｎ11，Ｉｎ12 インバータ
Ｉｎ21，Ｉｎ22 インバータ[0001]
BACKGROUND OF THE INVENTION
Two types of voltages having different magnitudes are inputted, a supply voltage switching circuit for selecting one of the two types of voltages as an output voltage, and a voltage supplied by the supply voltage switching circuit are used. The present invention relates to an electronic device that switches a supply voltage during operation and non-operation.
[Prior art]
[0002]
2. Description of the Related Art Conventionally, in an electronic device such as a mobile phone, when the electronic device is not in operation, for example, an LCD that is a display board in the mobile phone so that a secondary battery that supplies power to the electronic device can supply power for as long as possible. Only the necessary functions are operated by reducing the power supplied to the electronic device, such as by displaying only the icons that are necessary as information among the characters and icons that are displayed above, etc. Such a power saving mode is provided.
[0003]
In this way, a supply voltage switching circuit as shown in the circuit diagram of FIG. 3 is used in order to switch between the power supplied during normal operation and the power supplied in the power saving mode. Hereinafter, the supply voltage switching circuit is referred to as a selector circuit.
[0004]
The selector circuit 5 includes input terminals 1 and 2 to which voltages V DD1 and V DD2 are input, an input terminal 3 to which a SELECT signal (hereinafter referred to as a SEL signal) is input, an input terminal 1, a source and a back gate. Is connected to the P-channel MOSFET transistor Tr 21 , the input terminal 2 is connected to the source, the P-channel MOSFET transistor Tr 22 is connected to the back gate, and the input terminal 3 is connected to the other end of the transistor Tr 21. an inverter an in 21 connected to the gate of the inverter an in 22 the other end is connected to the gate of the transistor Tr 22 as well as connected to the inverter an in 21, the connection portion in which the drain and the drain of the transistor Tr 22 of the transistor Tr 21 is connected And an output terminal 4 provided in the circuit. The voltages V DD1 and V DD2 are normally in a relationship of V DD1 > V DD2 .
[0005]
When a high SEL signal is input to the selector circuit 5 to the input terminal 3, a signal inverted to Low by the inverter In 21 is input to the gate of the transistor Tr 21 and the inverter In 22 and also to the Low. A signal obtained by further inverting the inverted signal to High by the inverter In 22 is input to the gate of the transistor Tr 22 . Therefore, the transistor Tr 21 operates and the transistor Tr 22 is stopped, and the output terminal 4 is short-circuited with the input terminal 1, so that the voltage V DD1 is output.
[0006]
If the Low SEL signal to the input terminal 3 is input to each of gates of the transistors Tr 21, Tr 22, High, since the Low signal is input, the SEL signal of High is input to the input terminal 3 Contrary to the time, the transistor Tr 22 operates and the transistor Tr 21 is stopped. Therefore, since the output terminal 4 is short-circuited with the input terminal 2, the voltage V DD2 is output. Thus, by switching the SEL signal input to the input terminal 3, the value of the voltage output from the output terminal 4 can be switched.
[0007]
[Problems to be solved by the invention]
The transistor Tr 21 when a low SEL signal is input to the input terminal 3 of the selector circuit 5 is applied with the voltage V DD1 at the source and back gate, as well as the drain, like the P-channel MOSFET transistor shown in FIG. Voltage V DD2 is applied. At this time, the path X1 from the drain to the back gate works as a PN junction diode to prevent a current flowing in the direction from the input terminal 1 to the output terminal 4, so that V DD1 > V DD2 at the input terminal 1 and the input terminal 2 You can keep the relationship.
[0008]
[Means for Solving the Problems]
The supply voltage switching circuit according to claim 1, wherein a first input terminal to which a voltage is supplied, a second input terminal to which a voltage lower than a voltage supplied to the first input terminal is supplied, In a supply voltage switching circuit having a voltage supplied to a first input terminal and a third input terminal to which a selection signal for selecting a voltage supplied to the second input terminal is input, A first P-channel MOSFET transistor having a source connected to the input terminal; a second P-channel MOSFET transistor having a source connected to the second input terminal; and an anode connected to the first input terminal ; a first diode cathode is connected to the back gate of the first P-channel MOSFET transistor, the anode side is connected to the second input terminal, and a cathode of the first diode first A second diode having a cathode connected to the back gate of the P-channel MOSFET transistor, and the selection signal input to a third input terminal, whereby the first P-channel MOSFET transistor and the second P-channel MOSFET are A gate voltage supply means for applying a gate voltage to the gate of the transistor and a drain of the first P-channel MOSFET transistor and a drain of the second P-channel MOSFET transistor are connected to operate only one of the transistors. And an output terminal.
However, the relationship between the voltages V DD1 and V DD2 input to the input terminals 1 and 2 becomes V DD1 <V DD2 due to a failure of the circuit connected to the preceding stage of the selector circuit connected to the input terminals 1 and 2. When the SEL signal is low, the diode formed in the path X1 causes the transistor Tr 21 to move in the direction from the output terminal 4 to the input terminal 1, and the diode formed in the path X2 regardless of the SEL signal. Since an overcurrent flows in the direction from the input terminal 2 to the input terminal 1 in the Tr 22 , there is a possibility that the operation of the selector circuit 5 becomes unstable or the selector circuit 5 is destroyed and does not operate.
[0010]
In view of the above problems, in the present invention, when the voltage applied to the input terminal 1 becomes lower than the voltage applied to the input terminal 2, an overcurrent flows through the transistor provided in the selector circuit. An object of the present invention is to provide a supply voltage switching circuit which is a selector circuit.
[0011]
[Means for Solving the Problems]
The supply voltage switching circuit according to claim 1, wherein a first input terminal to which a voltage is supplied, a second input terminal to which a voltage lower than a voltage supplied to the first input terminal is supplied, In a supply voltage switching circuit having a voltage supplied to a first input terminal and a third input terminal to which a selection signal for selecting a voltage supplied to the second input terminal is input, A first P-channel MOSFET transistor having a source connected to the input terminal, a second P-channel MOSFET transistor having a source connected to the second input terminal, an anode side connected to the first input terminal, and a second A first diode whose cathode side is connected to the back gate of one P-channel MOSFET transistor, and a first diode whose anode side is connected to the second input terminal; The second P-channel MOSFET transistor and the second P-channel MOSFET transistor are connected to the back side of the cathode side and the back gate of the second P-channel MOSFET transistor by the selection signal input to the third input terminal. Gate voltage supply means for applying a gate voltage to the gate of the transistor so as to operate only one of the two P-channel MOSFET transistors, the drain of the first P-channel MOSFET transistor, and the second P-channel MOSFET transistor And an output terminal connected to the drain of each other.
[0012]
According to a second aspect of the present invention, there is provided a semiconductor integrated circuit device including the supply voltage switching circuit according to the first aspect and a circuit that uses an output voltage of the supply voltage switching circuit.
[0013]
According to a third aspect of the present invention, there is provided an electronic apparatus including the semiconductor integrated circuit device according to the second aspect.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a selector circuit which is a supply voltage switching circuit used in this embodiment. FIG. 2 is a cross-sectional view of a P-channel MOSFET transistor configured in the selector circuit and a circuit diagram showing a relationship with the transistor.
[0015]
The selector circuit 5 includes input terminals 1 and 2 to which voltages V DD1 and V DD2 are input, an input terminal 3 to which a SEL signal is input, a P-channel MOSFET transistor Tr 11 in which the input terminal 1 and the source are connected, and an input A P-channel MOSFET transistor Tr 12 whose terminal 2 and source are connected, a diode D 1 connected between the source and back gate of the transistor Tr 11 , a diode D 2 connected between the source and back gate of the transistor Tr 12 , and an input An inverter In 11 connected to the terminal 3 and connected at the other end to the gate of the transistor Tr 11 , an inverter In 12 connected to the inverter In 11 and connected at the other end to the gate of the transistor Tr 12 , and a transistor Tr 11 out the drains of the transistor Tr 12 is provided to a connection point connecting And a terminal 4.
[0016]
The cathode sides of the diodes D1 and D2 are connected to each other, the diode D1 is connected so that a current flows from the input terminal 1 to the diode D2, and the diode D2 so that a current flows from the input terminal 2 to the diode D1. Connected. The voltages V DD1 and V DD2 are normally in a relationship of V DD1 > V DD2 .
[0017]
Further, in the transistor Tr 12 , as shown in FIG. 2B, the path Y 2 connecting the source and the back gate works as a PN junction diode to prevent current from flowing from the input terminal 1 to the input terminal 2. it can.
[0018]
When a high SEL signal is input to the input terminal 3 of the selector circuit 5, the inverters In 11 and In 12 are the same as the inverters In 21 and In 22 provided in the conventionally used selector circuit 5. Thus, the transistor Tr 11 operates and the transistor Tr 12 is stopped. Therefore, since the output terminal 4 is short-circuited with the input terminal 1, V DD1 is output.
[0019]
At this time, when the voltages V DD1 and V DD2 have a relationship of V DD1 <V DD2 , the current flows from the source of the transistor Tr 12 to the back gate through the path Y2 and the diode D2 in FIG. there will be attempts to flow, so between the back gate of the input terminal 1 and the transistor Tr 12 by the input terminal 1 and the transistor Tr 12 of the back diode is connected between the gate D1 is in the released state, the transistor Tr 12 No current flows from the source to the back gate.
[0020]
On the contrary, when a Low SEL signal is input to the input terminal 3, the same operation as that of the inverters In 21 and In 22 provided in the selector circuit 5 conventionally used in the inverters In 11 and In 12 is performed. done, the transistor Tr 12 is operated, the transistor Tr 11 is in a stopped state. As a result, the output terminal 4 is short-circuited with the input terminal 2, so that V DD2 is output.
[0021]
When the voltages V DD1 and V DD2 have a relationship of V DD1 <V DD2 , a PN junction diode is formed in the path Y1 as shown in FIG. 2A, and the transistor Tr Since the diode D1 is connected between the source of 11 and the back gate, the current flowing from the back gate to the source of the transistor Tr 11 is prevented.
[0022]
The selector circuit 5 as described above is formed in the semiconductor integrated circuit device together with a circuit that operates using the voltage output from the output terminal 4 of the selector circuit 5. Such a semiconductor integrated circuit device is incorporated in an electronic device such as a portable telephone that reduces power supplied to the LCD, which is a display board, when not operating. Hereinafter, a portable telephone having the semiconductor integrated circuit device therein will be described.
[0023]
In order to lengthen the power supply period of the secondary battery that supplies power to the mobile phone, the mobile phone is turned on, has no key operation, and receives a call from the other party. If not, a power saving mode is provided in which the power supplied to the LCD, which is a display board provided in the mobile phone, is reduced from the power used in normal operation.
[0024]
In such a portable telephone, when the user talks with the other party or performs a key operation, a high SEL signal is input to the selector circuit 5 in the semiconductor integrated circuit device, and the selector circuit 5 Since the voltage of DD1 is output, the LCD can display characters and icons on the entire surface by using the voltage of V DD1 . When the user ends the call with the other party or finishes the key operation, a low SEL signal is input to the selector circuit 5 after a predetermined time has passed by the timer circuit provided in the semiconductor integrated circuit device. Since the Low SEL signal is input to the selector circuit 5 in this way, the voltage of V DD2 is output from the selector circuit 5, and the LCD can reduce the displayable area, and only the icon that is the minimum necessary information is displayed. It will be displayed.
[0025]
【The invention's effect】
According to the supply voltage switching circuit of claim 1, the diode is connected between the source and back gate of the two P-channel MOSFET transistors provided in the supply voltage switching circuit so that the cathode side is connected to the back gate. In addition, since the cathode sides of these diodes are connected to each other, no overcurrent flows into the PN junction diode formed between the source and back gate of the P-channel MOSFET transistor, and the operation of the P-channel MOSFET transistor is prevented. There is no risk of instability or destruction.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a supply voltage switching circuit used in the present invention.
FIG. 2 is a cross-sectional view of a transistor in a supply voltage switching circuit used in the present invention.
FIG. 3 is a circuit diagram of a conventionally used supply voltage switching circuit.
FIG. 4 is a cross-sectional view of a transistor in a supply voltage switching circuit used conventionally.
[Explanation of symbols]
1-3 input terminal 4 output terminal 5 the selector circuit D1, D2 diode Tr 11, Tr 12 P-channel MOSFET transistor Tr 21, Tr 22 P-channel MOSFET transistors In 11, In 12 inverter In 21, In 22 inverter

Claims (3)

電圧が供給される第１の入力端子と、第１の入力端子に供給される電圧よりも低い電圧が供給される第２の入力端子と、前記第１の入力端子に供給される電圧と前記第２の入力端子に供給される電圧を選択するための選択信号が入力される第３の入力端子とを有する供給電圧切換え回路において、
第１の入力端子にソースが接続された第１のＰチャネルＭＯＳＦＥＴトランジスタと、
第２の入力端子にソースが接続された第２のＰチャネルＭＯＳＦＥＴトランジスタと、
第１の入力端子にアノード側が接続され、第１のＰチャネルＭＯＳＦＥＴトランジスタのバックゲートにカソード側が接続された第１のダイオードと、
第２の入力端子にアノード側が接続され、第１のダイオードのカソード側と第２のＰチャネルＭＯＳＦＥＴトランジスタのバックゲートにカソード側が接続された第２のダイオードと、
第３の入力端子に入力される前記選択信号によって、前記第１のＰチャネルＭＯＳＦＥＴトランジスタと前記第２のＰチャネルＭＯＳＦＥＴトランジスタのうち一方のみを動作させるように、前記トランジスタのゲートにゲート電圧を与えるゲート電圧供給手段と、
前記第１のＰチャネルＭＯＳＦＥＴトランジスタのドレインと前記第２のＰチャネルＭＯＳＦＥＴトランジスタのドレインに接続された出力端子と、
を有することを特徴とする供給電圧切換え回路。A first input terminal to which a voltage is supplied; a second input terminal to which a voltage lower than a voltage supplied to the first input terminal is supplied; a voltage supplied to the first input terminal; A supply voltage switching circuit having a third input terminal to which a selection signal for selecting a voltage supplied to the second input terminal is input;
A first P-channel MOSFET transistor having a source connected to the first input terminal;
A second P-channel MOSFET transistor having a source connected to the second input terminal;
The anode side is connected to a first input terminal, a first diode cathode is connected to the back gate of the first P-channel MOSFET transistor,
The anode side is connected to the second input terminal, a second diode whose cathode side is connected to the back gate of the cathode-side and a second P-channel MOSFET transistor of the first diode,
A gate voltage is applied to the gate of the transistor so that only one of the first P-channel MOSFET transistor and the second P-channel MOSFET transistor is operated by the selection signal input to the third input terminal. Gate voltage supply means;
An output terminal connected to a drain of the first P-channel MOSFET transistor and a drain of the second P-channel MOSFET transistor;
A supply voltage switching circuit comprising: 請求項１に記載の供給電圧切換え回路と、該供給電圧切換え回路の出力電圧を利用する回路とを有することを特徴とする半導体集積回路装置。  2. A semiconductor integrated circuit device comprising: a supply voltage switching circuit according to claim 1; and a circuit using an output voltage of the supply voltage switching circuit. 請求項２に記載の半導体集積回路装置を搭載することを特徴とする電子機器。  An electronic apparatus comprising the semiconductor integrated circuit device according to claim 2.
JP29029998A 1998-10-13 1998-10-13 Supply voltage switching circuit Expired - Lifetime JP3827457B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29029998A JP3827457B2 (en) 1998-10-13 1998-10-13 Supply voltage switching circuit
PCT/JP1999/004826 WO2000022731A1 (en) 1998-10-13 1999-09-06 Circuit for switching supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29029998A JP3827457B2 (en) 1998-10-13 1998-10-13 Supply voltage switching circuit

Publications (2)

Publication Number Publication Date
JP2000124780A JP2000124780A (en) 2000-04-28
JP3827457B2 true JP3827457B2 (en) 2006-09-27

Family

ID=17754338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29029998A Expired - Lifetime JP3827457B2 (en) 1998-10-13 1998-10-13 Supply voltage switching circuit

Country Status (2)

Country Link
JP (1) JP3827457B2 (en)
WO (1) WO2000022731A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552304B2 (en) * 2000-09-29 2010-09-29 ミツミ電機株式会社 Voltage switching circuit
US7884501B2 (en) 2006-03-02 2011-02-08 Zentrum Mikroelektronik Dresden Ag Method for automatic operating voltage detection
US7759823B2 (en) 2006-08-11 2010-07-20 Panasonic Corporation Switching device
JP5194412B2 (en) 2006-09-19 2013-05-08 株式会社リコー Back gate voltage generation circuit, four-terminal back gate switching FET, charge / discharge protection circuit using the FET, battery pack incorporating the charge / discharge protection circuit, and electronic device using the battery pack
JP4869868B2 (en) * 2006-10-23 2012-02-08 パナソニック株式会社 Amplifier
TWI459188B (en) * 2012-03-09 2014-11-01 Phison Electronics Corp Memory card with smart card function and power control method and power control circuit thereof
US10756550B2 (en) * 2015-08-20 2020-08-25 Itm Semiconductor Co., Ltd. Battery protection circuit module and battery pack comprising same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63176015A (en) * 1987-01-16 1988-07-20 Mitsubishi Electric Corp Integrated circuit
JPH01114117A (en) * 1987-10-27 1989-05-02 Mitsubishi Electric Corp Cmos output buffer circuit
JPH05315933A (en) * 1992-05-13 1993-11-26 Mitsubishi Electric Corp Output circuit

Also Published As

Publication number Publication date
WO2000022731A1 (en) 2000-04-20
JP2000124780A (en) 2000-04-28

Similar Documents

Publication Publication Date Title
JP2001211640A (en) Electronic device, semiconductor integrated circuit, and information processing system
KR960030231A (en) Voltage driving circuit of semiconductor memory device
KR20000057070A (en) Semiconductor device with back gate voltage controllers for analog switches
JP3827457B2 (en) Supply voltage switching circuit
KR100232661B1 (en) Analog switching circuit
US20020005557A1 (en) Semiconductor integrated circuit
US6759701B2 (en) Transistor circuit
JP2002335626A (en) Reverse current protection circuit
US5675263A (en) Hot-clock adiabatic gate using multiple clock signals with different phases
KR100918343B1 (en) Diode circuit
US20050174159A1 (en) Apparatus for voltage level shifting
JP4499251B2 (en) Portable electronic device having power supply circuit and backup battery
JP2005045873A (en) Power supply
JPH09261013A (en) D flip-flop circuit
US5815029A (en) Semiconductor circuit and semiconductor circuit device
JP2001177387A (en) Load driver
JPH10257671A (en) Electronic circuit device
US20060166707A1 (en) Control apparatus for an end key and a portable terminal employing the same
JPH11243330A (en) Input circuit
JP3864526B2 (en) Semiconductor device and electronic equipment
US20060038277A1 (en) Semiconductor device and electronic apparatus using the same
JP3413445B2 (en) Input buffer circuit
JPH10200050A (en) Semiconductor integrated device
US6522512B1 (en) Anti-latch-up circuit
US6731156B1 (en) High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4