JP2000124780A - Supply voltage changeover circuit - Google Patents

Supply voltage changeover circuit

Info

Publication number
JP2000124780A
JP2000124780A JP10290299A JP29029998A JP2000124780A JP 2000124780 A JP2000124780 A JP 2000124780A JP 10290299 A JP10290299 A JP 10290299A JP 29029998 A JP29029998 A JP 29029998A JP 2000124780 A JP2000124780 A JP 2000124780A
Authority
JP
Japan
Prior art keywords
input terminal
transistor
voltage
gate
channel mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10290299A
Other languages
Japanese (ja)
Other versions
JP3827457B2 (en
Inventor
Shunji Kawaguchi
俊次 川口
Original Assignee
Rohm Co Ltd
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, ローム株式会社 filed Critical Rohm Co Ltd
Priority to JP29029998A priority Critical patent/JP3827457B2/en
Publication of JP2000124780A publication Critical patent/JP2000124780A/en
Application granted granted Critical
Publication of JP3827457B2 publication Critical patent/JP3827457B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Abstract

PROBLEM TO BE SOLVED: To prevent the flow-in of an overcurrent by a PN junction diode formed between the source and back gate of a P channel MOSFET transistor when, in the relation of an inputted voltage, the relation of size, high or low, of the inputted voltage becomes the opposite state of a normally inputted state. SOLUTION: In this supply voltage changeover circuit, by respectively connecting diodes D1 and D2 between the source and back gate of the P channel MOSFET transistors Tr11 and Tr12 so as to connect the cathode side of the diodes to the back gate, when a voltage VDD1 inputted to an input terminal 1 becomes the voltage lower than the voltage VDD2 to the input terminal 2, the overcurrent is prevented from flowing to the transistors Tr11 and Tr12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】大きさの違う2種類の電圧が
入力されるとともに、前記2種類の電圧のうち一方の電
圧を出力電圧として選択するような供給電圧切換え回
路、及び該供給電圧切換え回路によって供給される電圧
を利用して動作時及び非動作時の供給電圧を切り換える
電子機器に関する。
TECHNICAL FIELD The present invention relates to a supply voltage switching circuit which receives two kinds of voltages having different magnitudes and selects one of the two kinds of voltages as an output voltage, and the supply voltage switching circuit. The present invention relates to an electronic device that switches between a supply voltage during operation and a non-operation time using a voltage supplied by the electronic device.
【従来の技術】[Prior art]
【0002】従来、携帯型電話機等の電子機器では、該
電子機器に電力供給する2次電池ができる限り長い期間
電力供給できるように、電子機器の非動作時に、例えば
携帯型電話機においてその表示板であるLCD上に表示
する文字やアイコンと呼ばれる記号等のうち使用者が情
報として必要なアイコンのみを表示するなどして、前記
電子機器に供給される電力を低下させて必要最小限の機
能のみを動作させるような省電力モードが設けられてい
る。
2. Description of the Related Art Conventionally, in an electronic device such as a portable telephone, when the electronic device is not operated, for example, a display panel of the portable telephone is operated so that a secondary battery for supplying power to the electronic device can supply power as long as possible. By reducing the power supplied to the electronic device by displaying only icons necessary for information by the user among characters and symbols called icons, etc. displayed on the LCD, only necessary minimum functions are provided. Is provided.
【0003】このように、通常動作をさせるときに供給
される電力と省電力モード時に供給される電力とを切り
換えるために、図3の回路図で示したような供給電圧切
換え回路が使用される。尚、これ以降、該供給電圧切換
え回路をセレクタ回路と呼ぶ。
As described above, a supply voltage switching circuit as shown in the circuit diagram of FIG. 3 is used to switch between the power supplied during the normal operation and the power supplied during the power saving mode. . Hereinafter, the supply voltage switching circuit is referred to as a selector circuit.
【0004】セレクタ回路5は、電圧VDD1,VDD2が入
力される入力端子1,2と、SELECT信号(以下、
SEL信号と呼ぶ。)が入力される入力端子3と、入力
端子1とソース及びバックゲートが接続したPチャネル
MOSFETトランジスタTr21と、入力端子2とソー
スが接続するとともに入力端子1とバックゲートが接続
したPチャネルMOSFETトランジスタTr22と、入
力端子3と接続するとともに他端がトランジスタTr21
のゲートと接続したインバータIn21と、このインバー
タIn21と接続するとともに他端がトランジスタTr22
のゲートと接続したインバータIn22と、トランジスタ
Tr21のドレインとトランジスタTr22のドレインが
接続した接続部に設けられた出力端子4とから構成され
ている。又、電圧VDD1,VDD2は、通常VDD1>V
DD2の関係にある。
The selector circuit 5 has input terminals 1 and 2 to which the voltages V DD1 and V DD2 are inputted, and a SELECT signal (hereinafter, referred to as a SELECT signal).
Called the SEL signal. ) And the input terminal 3 is input, P-channel MOSFET and the P-channel MOSFET transistor Tr 21 to the input terminal 1 and a source and a back gate connected, the input terminal 1 and the back gate with input terminal 2 and the source is connected to the connection a transistor Tr 22, the other end as well as connected to the input terminal 3 the transistor Tr 21
In 21 connected to the gate of the inverter Tr 21 and the other end connected to the inverter In 21 and the other end of the transistor Tr 22
An inverter an In 22 connected to the gate of, and an output terminal 4 which is provided in the connection portion where the drain and the drain of the transistor Tr 22 of the transistor Tr 21 is connected. In addition, the voltages V DD1 and V DD2 are usually V DD1 > V
DD2 relationship.
【0005】このようなセレクタ回路5に、Highの
SEL信号が入力端子3に入力されたとき、インバータ
In21によってLowに反転した信号がトランジスタT
21のゲート及びインバータIn22に入力されるととも
に、前記Lowに反転した信号をインバータIn22によ
って更にHighに反転した信号がトランジスタTr22
のゲートに入力される。よって、トランジスタTr21
動作するとともにトランジスタTr22が停止状態とな
り、出力端子4は入力端子1と短絡した状態となるので
DD1の電圧が出力される。
When a High SEL signal is input to the input terminal 3 of such a selector circuit 5, a signal inverted to Low by the inverter In 21 is applied to the transistor T.
is input to the gate and the inverter an In 22 of r 21, further signals inverted to High by the inverter an In 22 the inverted signal to the Low level transistor Tr 22
Input to the gate. Thus, the transistor Tr 22 with transistor Tr 21 is operated becomes the stopped state, the output terminal 4 the voltage V DD1 so in a state of being short-circuited to the input terminal 1 is outputted.
【0006】入力端子3にLowのSEL信号が入力さ
れた場合は、トランジスタTr21,Tr22のそれぞれの
ゲートに、High,Lowの信号が入力されるため、
入力端子3にHighのSEL信号が入力された時とは
逆にトランジスタTr22が動作するとともにトランジス
タTr21が停止状態となる。よって、出力端子4は入力
端子2と短絡した状態となるのでVDD2の電圧が出力さ
れる。このように、入力端子3に入力されるSEL信号
を切り換えることによって、出力端子4から出力される
電圧の値を切り換えることができる。
When a Low SEL signal is input to the input terminal 3, a High or Low signal is input to each gate of the transistors Tr 21 and Tr 22 .
Transistor Tr 21 with the opposite transistor Tr 22 is operated is stopped and when the SEL signal of High is input to the input terminal 3. Therefore, the output terminal 4 is short-circuited with the input terminal 2, and the voltage of V DD2 is output. As described above, by switching the SEL signal input to the input terminal 3, the value of the voltage output from the output terminal 4 can be switched.
【0007】[0007]
【発明が解決しようとする課題】セレクタ回路5の入力
端子3にLowのSEL信号を入力したときのトランジ
スタTr21は、図4(a)に示すPチャネルMOSFE
Tトランジスタのように、ソース及びバックゲートに電
圧VDD1がかかるとともに、ドレインに電圧VDD2がかか
った状態になる。このとき、ドレインからバックゲート
への経路X1がPN接合ダイオードとして働いて、入力
端子1から出力端子4の方向に流れる電流を防ぐので、
入力端子1及び入力端子2において、VDD1>VDD2の関
係を保つことができる。
Transistor Tr 21 when inputting SEL signal Low to the input terminal 3 of the selector circuit 5 [SUMMARY OF THE INVENTION] is, P-channel MOSFE shown in FIG. 4 (a)
As in the case of a T transistor, a voltage V DD1 is applied to the source and the back gate, and a voltage V DD2 is applied to the drain. At this time, the path X1 from the drain to the back gate acts as a PN junction diode to prevent a current flowing from the input terminal 1 to the output terminal 4, so that
In the input terminal 1 and the input terminal 2, the relationship of V DD1 > V DD2 can be maintained.
【0008】また、トランジスタTr22は、図4(b)
に示すPチャネルMOSFETトランジスタのように、
常にバックゲートに電圧VDD1がかかるとともに、ソー
スに電圧VDD2がかかった状態になる。このとき、ソー
スからバックゲートへの経路X2がPN接合ダイオード
として働いて、入力端子1から入力端子2の方向に流れ
る電流を防ぐので、VDD1>VDD2の関係を保つことがで
きる。
Further, the transistor Tr 22 is formed as shown in FIG.
Like the P-channel MOSFET transistor shown in
The voltage V DD1 is always applied to the back gate, and the voltage V DD2 is applied to the source. At this time, since the path X2 from the source to the back gate functions as a PN junction diode to prevent a current flowing from the input terminal 1 to the input terminal 2, the relationship of V DD1 > V DD2 can be maintained.
【0009】しかしながら、入力端子1,2に接続する
セレクタ回路の前段に接続された回路の故障などによ
り、入力端子1,2に入力される電圧VDD1,VDD2の関
係が、VDD1<VDD2となったとき、SEL信号がLow
の時は経路X1に形成されたダイオードによってトラン
ジスタTr21内を出力端子4から入力端子1の方向に、
また、SEL信号に関係なく経路X2に形成されたダイ
オードによってトランジスタTr22内を入力端子2から
入力端子1の方向に、過電流が流れるので、セレクタ回
路5の動作が不安定になったり、或いは、該セレクタ回
路5が破壊されて動作しなくなる恐れがある。
However, the relationship between the voltages V DD1 and V DD2 input to the input terminals 1 and 2 is V DD1 <V due to a failure of a circuit connected to a stage preceding the selector circuit connected to the input terminals 1 and 2. When it becomes DD2 , the SEL signal is Low.
Depending diode formed on the path X1 in the direction of the input terminal 1 through the transistor Tr 21 from the output terminal 4 when,
Furthermore, the diode formed regardless path X2 to the SEL signal in the direction of the input terminal 1 through the transistor Tr 22 through the input terminal 2, since overcurrent flows, or the operation of the selector circuit 5 becomes unstable, or In addition, there is a possibility that the selector circuit 5 will be broken and will not operate.
【0010】上記のような問題を鑑みて、本発明では、
前記入力端子1にかかる電圧が前記入力端子2にかかる
電圧よりも低くなったときに、前記セレクタ回路内に設
けられたトランジスタに過電流が流れないようなセレク
タ回路である供給電圧切換え回路を提供することを目的
とする。
In view of the above problems, the present invention provides:
Provided is a supply voltage switching circuit that is a selector circuit that prevents an overcurrent from flowing through a transistor provided in the selector circuit when a voltage applied to the input terminal 1 becomes lower than a voltage applied to the input terminal 2. The purpose is to do.
【0011】[0011]
【課題を解決するための手段】請求項1に記載の供給電
圧切換え回路は、電圧が供給される第1の入力端子と、
第1の入力端子に供給される電圧よりも低い電圧が供給
される第2の入力端子と、前記第1の入力端子に供給さ
れる電圧と前記第2の入力端子に供給される電圧を選択
するための選択信号が入力される第3の入力端子とを有
する供給電圧切換え回路において、第1の入力端子にソ
ースが接続された第1のPチャネルMOSFETトラン
ジスタと、第2の入力端子にソースが接続された第2の
PチャネルMOSFETトランジスタと、第1の入力端
子にアノード側が接続されるとともに第1のPチャネル
MOSFETトランジスタのバックゲートにカソード側
が接続された第1のダイオードと、第2の入力端子にア
ノード側が接続されるとともに第1のダイオードのカソ
ード側と第2のPチャネルMOSFETトランジスタの
バックゲートにカソード側が接続された第2のダイオー
ドと、第3の入力端子に入力される前記選択信号によっ
て、前記第1のPチャネルMOSFETトランジスタと
前記第2のPチャネルMOSFETトランジスタのうち
一方のみを動作させるように、前記トランジスタのゲー
トにゲート電圧を与えるゲート電圧供給手段と、前記第
1のPチャネルMOSFETトランジスタのドレインと
前記第2のPチャネルMOSFETトランジスタのドレ
インに接続された出力端子と、を有することを特徴とす
る。
According to a first aspect of the present invention, there is provided a supply voltage switching circuit comprising: a first input terminal to which a voltage is supplied;
A second input terminal to which a voltage lower than the voltage supplied to the first input terminal is supplied, and a voltage supplied to the first input terminal and a voltage supplied to the second input terminal are selected. A supply voltage switching circuit having a third input terminal to which a selection signal for inputting a signal is input, a first P-channel MOSFET transistor having a source connected to the first input terminal, and a source connected to the second input terminal. A first P-channel MOSFET transistor connected to the first input terminal on the anode side and a cathode connected to the back gate of the first P-channel MOSFET transistor; The anode side is connected to the input terminal and the cathode side of the first diode and the back gate of the second P-channel MOSFET transistor are connected. A second diode connected to a node side and the selection signal input to a third input terminal operate only one of the first P-channel MOSFET transistor and the second P-channel MOSFET transistor. And a gate voltage supply means for applying a gate voltage to the gate of the transistor, and an output terminal connected to the drain of the first P-channel MOSFET transistor and the drain of the second P-channel MOSFET transistor. It is characterized by.
【0012】請求項2に記載の半導体集積回路装置は、
請求項1に記載の供給電圧切換え回路と、該供給電圧切
換え回路の出力電圧を利用する回路とを有することを特
徴とする。
According to a second aspect of the present invention, there is provided a semiconductor integrated circuit device.
A supply voltage switching circuit according to claim 1 and a circuit using an output voltage of the supply voltage switching circuit.
【0013】請求項3に記載の電子機器は、請求項2に
記載の半導体集積回路装置を搭載することを特徴とす
る。
According to a third aspect of the invention, there is provided an electronic apparatus including the semiconductor integrated circuit device according to the second aspect.
【0014】[0014]
【発明の実施の形態】本発明の実施形態を、図面を参照
にして説明する。図1は、本実施形態に用いた供給電圧
切換え回路であるセレクタ回路の回路図である。図2
は、該セレクタ回路内に構成されるPチャネルMOSF
ETトランジスタの断面図及び該トランジスタとの関係
を示した回路図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a selector circuit which is a supply voltage switching circuit used in the present embodiment. FIG.
Is a P-channel MOSF formed in the selector circuit.
FIG. 2 is a cross-sectional view of an ET transistor and a circuit diagram illustrating a relationship with the transistor.
【0015】セレクタ回路5は、電圧VDD1,VDD2が入
力される入力端子1,2と、SEL信号が入力される入
力端子3と、入力端子1とソースが接続したPチャネル
MOSFETトランジスタTr11と、入力端子2とソー
スが接続したPチャネルMOSFETトランジスタTr
12と、トランジスタTr11のソースとバックゲート間に
接続されたダイオードD1と、トランジスタTr12のソ
ースとバックゲート間に接続されたダイオードD2と、
入力端子3と接続するとともに他端がトランジスタTr
11のゲートと接続したインバータIn11と、このインバ
ータIn11と接続するとともに他端がトランジスタTr
12のゲートと接続したインバータIn12と、トランジス
タTr11のドレインとトランジスタTr12のドレインが
接続した接続点に設けられた出力端子4とから構成され
ている。
The selector circuit 5 includes input terminals 1 and 2 to which voltages V DD1 and V DD2 are input, an input terminal 3 to which a SEL signal is input, and a P-channel MOSFET transistor Tr 11 whose input terminal 1 is connected to the source. And a P-channel MOSFET transistor Tr whose input terminal 2 is connected to the source
12, a source and a back gate connected to a diode D1 of the transistor Tr 11, a diode D2 connected between the source of the transistor Tr 12 and the back gate,
The other end is connected to the input terminal 3 and the transistor Tr
An inverter an In 11 connected to the gate 11, the other end with connecting to the inverter an In 11 the transistor Tr
An inverter an In 12 connected to the gate 12, and an output terminal 4 which is provided to a connection point of drains of the transistor Tr 12 of the transistor Tr 11 is connected.
【0016】ダイオードD1,D2のカソード側同士が
お互いに接続するとともに、ダイオードD1は入力端子
1からダイオードD2に電流が流れるように接続され、
また、ダイオードD2は入力端子2からダイオードD1
に電流が流れるように接続される。又、電圧VDD1,V
DD2は、通常VDD1>VDD2の関係にある。
The cathodes of the diodes D1 and D2 are connected to each other, and the diode D1 is connected so that current flows from the input terminal 1 to the diode D2.
The diode D2 is connected from the input terminal 2 to the diode D1.
Are connected so that a current flows. Also, the voltages V DD1 , V
DD2 usually has a relationship of V DD1 > V DD2 .
【0017】また、前記トランジスタTr12では、図2
(b)のようにソースとバックゲートを結ぶ経路Y2が
PN接合ダイオードとして働いて、入力端子1から入力
端子2の方向に電流が流れることを防ぐことができる。
Further, in the transistor Tr 12, FIG. 2
As shown in (b), the path Y2 connecting the source and the back gate functions as a PN junction diode, so that a current can be prevented from flowing from the input terminal 1 to the input terminal 2.
【0018】このようなセレクタ回路5の入力端子3
に、HighのSEL信号が入力されたとき、インバー
タIn11,In12では従来使用されているセレクタ回路
5内に備えられたインバータIn21,In22と同様の動
作が行われるので、トランジスタTr11が動作するとと
もに、トランジスタTr12が停止状態になる。そのた
め、出力端子4は入力端子1と短絡した状態になるので
DD1が出力される。
The input terminal 3 of such a selector circuit 5
, When the SEL signal of High is input, the same operation as the inverter an In 11, an In 12 inverter an In 21 of the provided in the selector circuit 5 which is conventionally used, an In 22 takes place, the transistor Tr 11 There as well as operation, the transistor Tr 12 is stopped. As a result, the output terminal 4 is short-circuited with the input terminal 1, and V DD1 is output.
【0019】このとき、電圧VDD1,VDD2がVDD1<V
DD2のような関係になったとき、図2(b)の経路Y2
及びダイオードD2を通ってトランジスタTr12のソー
スからバックゲートの方向に電流が流れようとするが、
入力端子1とトランジスタTr12のバックゲートの間に
接続されているダイオードD1により入力端子1とトラ
ンジスタTr12のバックゲートの間が解放状態にあるの
で、トランジスタTr12のソースからバックゲートの方
向に電流が流れることはない。
At this time, when the voltages V DD1 and V DD2 are V DD1 <V
When the relationship becomes like DD2 , the route Y2 in FIG.
And although through diode D2 from the source of the transistor Tr 12 going current to flow in the direction of the back gate,
Since between the back gate of the input terminal 1 and transistor Tr input terminal 1 by a back diode is connected between the gate D1 of 12 and the transistor Tr 12 is in the released state, the direction of the back gate from the source of the transistor Tr 12 No current flows.
【0020】逆に、前記入力端子3にLowのSEL信
号が入力されたときも、インバータIn11,In12にお
いて従来使用されているセレクタ回路5内に備えられた
インバータIn21,In22と同様の動作が行われ、トラ
ンジスタTr12が動作するとともに、トランジスタTr
11が停止状態になる。そのため、出力端子4は入力端子
2と短絡した状態になるのでVDD2が出力される。
Conversely, when the Low SEL signal is input to the input terminal 3, the same as the inverters In 21 and In 22 provided in the selector circuit 5 conventionally used in the inverters In 11 and In 12 . operation is performed in, the transistor Tr 12 is operated, the transistor Tr
11 is stopped. Therefore, the output terminal 4 is short-circuited with the input terminal 2, and V DD2 is output.
【0021】また、電圧VDD1,VDD2がVDD1<VDD2
ような関係になったとき、図2(a)のように、Y1の
ような経路にPN接合型ダイオードが形成されるととも
に、トランジスタTr11のソースとバックゲートの間に
ダイオードD1が接続されているので、トランジスタT
11のバックゲートからソースの方向へ流れる電流が流
れる電流が防がれる。
When the voltages V DD1 and V DD2 satisfy the relationship of V DD1 <V DD2 , as shown in FIG. 2A, a PN junction type diode is formed in a path such as Y1. since the diode D1 between the source and the back gate of the transistor Tr 11 is connected, the transistor T
The current that flows from the back gate of r 11 in the direction of the source is prevented.
【0022】上記のようなセレクタ回路5は、該セレク
タ回路5の出力端子4から出力される電圧を利用して動
作を行うような回路とともに、半導体集積回路装置内に
形成される。このような半導体集積回路装置は、非動作
時に表示板であるLCDに供給する電力を減少させるよ
うな携帯型電話機等の電子機器に組み込まれる。以下
に、内部に前記半導体集積回路装置を備えた携帯型電話
機について説明する。
The selector circuit 5 as described above is formed in a semiconductor integrated circuit device together with a circuit that operates using a voltage output from the output terminal 4 of the selector circuit 5. Such a semiconductor integrated circuit device is incorporated in an electronic device such as a portable telephone which reduces power supplied to an LCD which is a display panel when not operating. Hereinafter, a portable telephone having the semiconductor integrated circuit device therein will be described.
【0023】該携帯型電話機は、該携帯型電話機に電力
供給を行っている2次電池の電力供給期間を長くするた
めに、電源が入った状態で、キー操作もなく、かつ相手
先からの電話の受信もないときに、該携帯型電話機に備
えられた表示板であるLCDに供給する電力を通常動作
で使用する電力よりも減少させるような省電力モードを
備えている。
In order to prolong the power supply period of the secondary battery which supplies power to the portable telephone, the portable telephone is powered on, has no key operation, and has no key operation. A power saving mode is provided in which the power supplied to the LCD, which is a display panel provided in the portable telephone, is reduced from the power used in normal operation when no telephone is received.
【0024】このような携帯型電話機は、その使用者が
相手と通話したり、またはキー操作を行うとき、前記半
導体集積回路装置内のセレクタ回路5にHighのSE
L信号が入力されて該セレクタ回路5がVDD1の電圧を
出力するので、このVDD1の電圧が利用されて前記LC
Dは、全面に文字やアイコンを表示することができる。
使用者が相手との通話を終了したり、キー操作を終える
と、前記半導体集積回路装置内に備わったタイマ回路に
より一定時間が経た後に、前記セレクタ回路5にLow
のSEL信号が入力される。このようにLowのSEL
信号がセレクタ回路5に入力されるので、セレクタ回路
5からVDD2の電圧が出力され、前記LCDはその表示
できる領域が減少し、必要最小限の情報となるアイコン
のみを表示するようになる。
In such a portable telephone, when the user talks with the other party or performs a key operation, the selector circuit 5 in the semiconductor integrated circuit device has a high SE.
Since the L signal is input and the selector circuit 5 outputs the voltage of V DD1 , the voltage of V DD1 is used to
D can display characters and icons on the entire surface.
When the user ends the call with the other party or completes the key operation, after a certain period of time has passed by the timer circuit provided in the semiconductor integrated circuit device, the selector circuit 5 becomes Low.
Is input. In this way, SEL of Low
Since the signal is input to the selector circuit 5, the voltage of V DD2 is output from the selector circuit 5, and the displayable area of the LCD is reduced, and only the icons which are the minimum necessary information are displayed.
【0025】[0025]
【発明の効果】請求項1に記載の供給電圧切換え回路に
よれば、該供給電圧切換え回路内に備えた2つのPチャ
ネルMOSFETトランジスタのソース・バックゲート
間に、そのカソード側がバックゲートに接続するように
ダイオードを接続するとともに、これらのダイオードの
カソード側同士を接続したので、前記PチャネルMOS
FETトランジスタのソース・バックゲート間に形成さ
れるPN接合ダイオードに過電流が流れ込むことがなく
なり、該PチャネルMOSFETトランジスタの動作が
不安定になったり、破壊される恐れがなくなる。
According to the supply voltage switching circuit of the present invention, the cathode side is connected to the back gate between the source and back gate of the two P-channel MOSFET transistors provided in the supply voltage switching circuit. As described above, and the cathodes of these diodes are connected to each other.
The overcurrent does not flow into the PN junction diode formed between the source and the back gate of the FET transistor, and the operation of the P-channel MOSFET transistor becomes unstable or is not broken.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明で使用される供給電圧切換え回路の回路
図。
FIG. 1 is a circuit diagram of a supply voltage switching circuit used in the present invention.
【図2】本発明で使用される供給電圧切換え回路内のト
ランジスタの断面図。
FIG. 2 is a cross-sectional view of a transistor in a supply voltage switching circuit used in the present invention.
【図3】従来使用されている供給電圧切換え回路の回路
図。
FIG. 3 is a circuit diagram of a conventionally used supply voltage switching circuit.
【図4】従来使用されている供給電圧切換え回路内のト
ランジスタの断面図。
FIG. 4 is a cross-sectional view of a transistor in a conventionally used supply voltage switching circuit.
【符号の説明】[Explanation of symbols]
1〜3 入力端子 4 出力端子 5 セレクタ回路 D1,D2 ダイオード Tr11,Tr12 PチャネルMOSFETトランジス
タ Tr21,Tr22 PチャネルMOSFETトランジス
タ In11,In12 インバータ In21,In22 インバータ
1-3 input terminal 4 output terminal 5 the selector circuit D1, D2 diode Tr 11, Tr 12 P-channel MOSFET transistor Tr 21, Tr 22 P-channel MOSFET transistors In 11, In 12 inverter In 21, In 22 inverter

Claims (3)

    【特許請求の範囲】[Claims]
  1. 【請求項1】 電圧が供給される第1の入力端子と、第
    1の入力端子に供給される電圧よりも低い電圧が供給さ
    れる第2の入力端子と、前記第1の入力端子に供給され
    る電圧と前記第2の入力端子に供給される電圧を選択す
    るための選択信号が入力される第3の入力端子とを有す
    る供給電圧切換え回路において、 第1の入力端子にソースが接続された第1のPチャネル
    MOSFETトランジスタと、 第2の入力端子にソースが接続された第2のPチャネル
    MOSFETトランジスタと、 第1の入力端子にアノード側が接続されるとともに第1
    のPチャネルMOSFETトランジスタのバックゲート
    にカソード側が接続された第1のダイオードと、 第2の入力端子にアノード側が接続されるとともに第1
    のダイオードのカソード側と第2のPチャネルMOSF
    ETトランジスタのバックゲートにカソード側が接続さ
    れた第2のダイオードと、 第3の入力端子に入力される前記選択信号によって、前
    記第1のPチャネルMOSFETトランジスタと前記第
    2のPチャネルMOSFETトランジスタのうち一方の
    みを動作させるように、前記トランジスタのゲートにゲ
    ート電圧を与えるゲート電圧供給手段と、 前記第1のPチャネルMOSFETトランジスタのドレ
    インと前記第2のPチャネルMOSFETトランジスタ
    のドレインに接続された出力端子と、 を有することを特徴とする供給電圧切換え回路。
    A first input terminal to which a voltage is supplied, a second input terminal to which a voltage lower than a voltage supplied to the first input terminal is supplied, and a first input terminal to which the voltage is supplied. And a third input terminal to which a selection signal for selecting a voltage to be supplied to the second input terminal is inputted. A source is connected to the first input terminal. A first P-channel MOSFET transistor, a second P-channel MOSFET transistor having a source connected to the second input terminal, an anode connected to the first input terminal, and a first
    A first diode whose cathode side is connected to the back gate of the P-channel MOSFET transistor, and an anode side which is connected to the second input terminal and
    Of the diode and the second P-channel MOSF
    A second diode having a cathode connected to a back gate of the ET transistor, and the selection signal input to a third input terminal, the first P-channel MOSFET transistor and the second P-channel MOSFET transistor Gate voltage supply means for applying a gate voltage to the gate of the transistor so as to operate only one of the transistors; and an output terminal connected to the drain of the first P-channel MOSFET transistor and the drain of the second P-channel MOSFET transistor And a supply voltage switching circuit.
  2. 【請求項2】 請求項1に記載の供給電圧切換え回路
    と、該供給電圧切換え回路の出力電圧を利用する回路と
    を有することを特徴とする半導体集積回路装置。
    2. A semiconductor integrated circuit device comprising: the supply voltage switching circuit according to claim 1; and a circuit that uses an output voltage of the supply voltage switching circuit.
  3. 【請求項3】 請求項2に記載の半導体集積回路装置を
    搭載することを特徴とする電子機器。
    3. An electronic apparatus comprising the semiconductor integrated circuit device according to claim 2.
JP29029998A 1998-10-13 1998-10-13 Supply voltage switching circuit Expired - Lifetime JP3827457B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29029998A JP3827457B2 (en) 1998-10-13 1998-10-13 Supply voltage switching circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29029998A JP3827457B2 (en) 1998-10-13 1998-10-13 Supply voltage switching circuit
PCT/JP1999/004826 WO2000022731A1 (en) 1998-10-13 1999-09-06 Circuit for switching supply voltage

Publications (2)

Publication Number Publication Date
JP2000124780A true JP2000124780A (en) 2000-04-28
JP3827457B2 JP3827457B2 (en) 2006-09-27

Family

ID=17754338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29029998A Expired - Lifetime JP3827457B2 (en) 1998-10-13 1998-10-13 Supply voltage switching circuit

Country Status (2)

Country Link
JP (1) JP3827457B2 (en)
WO (1) WO2000022731A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111464A (en) * 2000-09-29 2002-04-12 Mitsumi Electric Co Ltd Voltage switching circuit
WO2007099163A1 (en) * 2006-03-02 2007-09-07 Zentrum Mikroelektronik Dresden Ag Method for automatic operating voltage detection
WO2008035523A1 (en) * 2006-09-19 2008-03-27 Ricoh Company, Ltd. Back-gate voltage generator circuit, four-terminal back gate switching fet, and charge and discharge protection circuit using same
JP2008109211A (en) * 2006-10-23 2008-05-08 Matsushita Electric Ind Co Ltd Amplification apparatus
US7759823B2 (en) 2006-08-11 2010-07-20 Panasonic Corporation Switching device
US20130238910A1 (en) * 2012-03-09 2013-09-12 Phison Electronics Corp. Memory card with smart card function and power control method and power control circuit thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107925255B (en) * 2015-08-20 2021-05-25 Itm半导体有限公司 Battery protection circuit module and battery pack including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63176015A (en) * 1987-01-16 1988-07-20 Mitsubishi Electric Corp Integrated circuit
JPH01114117A (en) * 1987-10-27 1989-05-02 Mitsubishi Electric Corp Cmos output buffer circuit
JPH05315933A (en) * 1992-05-13 1993-11-26 Mitsubishi Electric Corp Output circuit

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111464A (en) * 2000-09-29 2002-04-12 Mitsumi Electric Co Ltd Voltage switching circuit
JP4552304B2 (en) * 2000-09-29 2010-09-29 ミツミ電機株式会社 Voltage switching circuit
WO2007099163A1 (en) * 2006-03-02 2007-09-07 Zentrum Mikroelektronik Dresden Ag Method for automatic operating voltage detection
US7884501B2 (en) 2006-03-02 2011-02-08 Zentrum Mikroelektronik Dresden Ag Method for automatic operating voltage detection
JP2009528810A (en) * 2006-03-02 2009-08-06 ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト How to automatically detect operating voltage
US7759823B2 (en) 2006-08-11 2010-07-20 Panasonic Corporation Switching device
US7710076B2 (en) 2006-09-19 2010-05-04 Ricoh Company, Ltd. Back-gate voltage generator circuit, four-terminal back gate switching FET, and charge and discharge protection circuit using same
JP2008079354A (en) * 2006-09-19 2008-04-03 Ricoh Co Ltd Back gate voltage generation circuit, four-terminal back gate switching fet, charging/discharging protection circuit using the fet, battery pack assembled with the charging/discharging protection circuit, and electronic apparatus using the battery pack
WO2008035523A1 (en) * 2006-09-19 2008-03-27 Ricoh Company, Ltd. Back-gate voltage generator circuit, four-terminal back gate switching fet, and charge and discharge protection circuit using same
JP2008109211A (en) * 2006-10-23 2008-05-08 Matsushita Electric Ind Co Ltd Amplification apparatus
US20130238910A1 (en) * 2012-03-09 2013-09-12 Phison Electronics Corp. Memory card with smart card function and power control method and power control circuit thereof
TWI459188B (en) * 2012-03-09 2014-11-01 Phison Electronics Corp Memory card with smart card function and power control method and power control circuit thereof
US9128709B2 (en) * 2012-03-09 2015-09-08 Phison Electronics Corp. Dividing a power input and directly providing divided power to an output terminal in a power control circuit

Also Published As

Publication number Publication date
WO2000022731A1 (en) 2000-04-20
JP3827457B2 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
US4473758A (en) Substrate bias control circuit and method
JP3635466B2 (en) Level shift circuit
US20020140466A1 (en) Output circuit of semiconductor circuit wtih power consumption reduced
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
US6960953B2 (en) Semiconductor circuit device
JPH1084274A (en) Semiconductor logic circuit and circuit layout structure
US6806757B2 (en) Level shift circuit
KR100444117B1 (en) Semiconductor integrated circuit, logic operation circuit and flip-flop
KR100918343B1 (en) Diode circuit
US5892387A (en) Analog switching circuit device and semiconductor integrated circuit device
JP2000124780A (en) Supply voltage changeover circuit
US6091277A (en) Input buffer circuit for semiconductor IC circuit
JP2005045873A (en) Power supply
US20050174159A1 (en) Apparatus for voltage level shifting
JPH09130996A (en) Power source switching equipment
US5815029A (en) Semiconductor circuit and semiconductor circuit device
JPH06318055A (en) Level shift circuit and high voltage driving circuit using it
US7495269B2 (en) Semiconductor device and electronic apparatus using the same
US5892302A (en) Power switching circuit
JP3607044B2 (en) Voltage switching circuit
JP2004521519A (en) Low voltage threshold dynamic bias
JP2001153925A (en) Input buffer circuit
KR20090004998A (en) Method of forming a signal level translator and structure therefor
JP3425926B2 (en) Output circuit
KR950006740B1 (en) Clock supply circuit for logic circuit of other source supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4