JP3826737B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3826737B2 JP3826737B2 JP2001186150A JP2001186150A JP3826737B2 JP 3826737 B2 JP3826737 B2 JP 3826737B2 JP 2001186150 A JP2001186150 A JP 2001186150A JP 2001186150 A JP2001186150 A JP 2001186150A JP 3826737 B2 JP3826737 B2 JP 3826737B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- reinforcing member
- semiconductor
- manufacturing
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の電極形成面の裏面に接着材により補強部材を接合して成る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置を使用する電子機器の小型化・薄型化に伴って、半導体素子を組み込んだ半導体装置の縮小が要求されている。この要求を満足する半導体装置としてＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれる新しい構造の半導体装置が開発されている。このＣＳＰは、外部回路と接続するための再配線層やバンプなどをウェハの状態で一括形成することにより、縮小化と同時に製造コストを下げる効果が期待されている。
【０００３】
【発明が解決しようとする課題】
本出願人は、新しいＣＳＰ型の半導体装置として、先に特願２０００−３５５４９２記載のものを提案した。この半導体装置は、半導体素子の裏面に低応力樹脂を介して補強部材を接合する極めて簡単な構造である。近年は、半導体素子（半導体ウェハ）の薄型化が進んでおり、本出願人が提案した半導体装置にもこの薄型の半導体ウェハに対応した製造方法が求められている。特に、外部回路と接続する端子としての金属バンプが予め形成された半導体ウェハに補強部材を装着する際は、金属バンプや半導体ウェハを破損しない工夫が必要である。
【０００４】
そこで本発明は、製造工程における加工歩留まりを向上させることができる半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面の裏面に伸縮する材質の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面に金属バンプを形成するバンプ形成工程と、バンプ形成後の前記半導体ウェハの電極形成面の裏面に伸縮する材質の樹脂接着材を介して補強部材を熱圧着により接合する補強部材接合工程とを含み、この補強部材接合工程において、前記電極形成面側を耐熱シートを介して押圧面に押圧した状態で、かつ金属バンプの融点または固相線温度よりも低い温度で熱圧着する。
【０００６】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、前記耐熱シートの厚みは、前記金属バンプの高さよりも厚い。
【０００９】
本発明によれば、電極形成面に金属バンプを形成した後の半導体ウェハの裏面に伸縮する材質の樹脂接着材を介して補強部材を熱圧着により接合する補強部材接合工程において、電極形成面側を耐熱シートを介して押圧面に押圧した状態でかつ金属バンプの融点または固相線温度よりも低い温度で熱圧着することにより、補強部材接合時の荷重で金属バンプに過大な変形や集中荷重が作用することがなく、加工歩留まりを向上させることができる。
【００１０】
【発明の実施の形態】
次の本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の半導体装置の製造方法を示すフロー図、図２、図３、図４は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図５は本発明の一実施の形態の半導体装置の実装方法の説明図である。
【００１１】
まず、半導体装置の製造方法について、図１のフロー図に沿って図２〜図４を参照しながら説明する。図２（ａ）において、１は複数の半導体素子が形成された半導体ウェハである。半導体ウェハ１の上面は、外部接続用の電極が形成された電極形成面となっている。
【００１２】
図１のフロー図において、まず半導体ウェハ１を機械研磨により薄化する（ＳＴ１）。図２（ｂ）に示すように、半導体ウェハ１の電極形成面には保護シート２が貼着され、保護シート２によって補強された状態で電極形成面の裏面の薄化加工が機械研磨によって行われる。これにより、半導体ウェハ１は約２００μｍ〜５０μｍの厚さまで薄化される。
【００１３】
次いで、プラズマエッチング処理によるストレス層除去が行われる（ＳＴ２）。ここでは図２（ｃ）に示すように、保護シート２で補強され機械研磨された半導体ウェハ１’は、プラズマ処理装置３の処理室４内に設けられた載置部５上に載置される。そして処理室４内でプラズマを発生させることにより、前工程の機械研磨において研磨加工面に生じたマイクロクラックを含むストレス層をプラズマエッチングにより除去する。これにより、薄化された半導体ウェハ１の強度が向上する。この後図２（ｄ）に示すように、半導体ウェハ１から保護シート２が剥離される（ＳＴ３）。
【００１４】
次いで、半導体ウェハ１の電極形成面に金属バンプが形成される（ＳＴ４）。半導体ウェハ１はボール搭載装置に送られ、図３（ａ）に示すように搭載ヘッド８によって半田ボール９を半導体ウェハ１の電極形成面に搭載する。そしてこの後半導体ウェハ１はリフロー工程に送られ、ここで加熱されることにより半田ボール９が溶融し、図３（ｂ）に示すように半導体ウェハ１の電極形成面に半田バンプ９’が形成される。なお金属バンプの形成方法としては、ボール搭載工法以外に、ワイヤバンプ工法やメッキバンプ工法でもよく、金属バンプの素材も半田以外の金、銅等の導電性金属を使うこともできる。
【００１５】
この後、半導体ウェハ１への補強部材の接合が行われる。まず図３（ｃ）に示す補強部材１１を半導体ウェハ１に位置あわせする。補強部材１１は樹脂やセラミックあるいは金属などの材質を板状に形成したものであり、半導体ウェハ１との接合面には予め接着材１２が塗布される。接着材１２は低弾性係数の樹脂接着材であり、エラストマーなど接合状態における弾性係数が小さく、小さな外力で容易に伸縮する材質が用いられる。
【００１６】
ここで補強部材１１は、各半導体素子毎に切り分けられて半導体装置を形成した状態で、半導体装置のハンドリング用の保持部として機能すると共に、半導体素子を外力や衝撃から保護する補強部材としての役割をも有するものである。このため補強部材１１は、半導体素子の曲げ剛性よりも大きな曲げ剛性を有する充分な厚さとなっている。
【００１７】
次に熱圧着が行われる（ＳＴ６）。図４（ａ）に示すように、半導体ウェハ１に位置合わせされた補強部材１１を圧着ヘッド１４に保持させ、半導体ウェハ１のバンプ形成面を耐熱シート１６が装着された熱圧着ステージ１５の押圧面に対して所定の荷重で押圧する。耐熱シート１６は、耐熱性のエラストマーなど低弾性で耐熱性を有する材料より成り、その厚さ寸法ｔは、半田バンプ９’の高さよりも厚く設定されている。したがって、バンプ形成面を耐熱シート１６を介して押圧面に押圧した状態において、半田バンプ９’が熱圧着ステージ１５の上面に直接押しつけられることがない。この押圧に際しては、半田バンプ９’や半導体ウェハ１の半田バンプ９’直下の局所部分に荷重が集中するが、耐熱シート１６を使用することにより、集中荷重を分散して低減し、半導体ウェハ１の破損を防止する。なお耐熱シートとしては、半田バンプ９’や半導体ウェハ１へのダメージを防止することができるものであれば、その厚さは半田バンプ９’の高さよりも薄くてもよい。
【００１８】
また圧着ヘッド１４及び熱圧着ステージ１５は温度制御が可能な加熱手段を備えており、熱圧着過程においては半田バンプ９’の温度は半田バンプ９’を構成する半田の融点または固相線温度よりも低い温度に保たれる。したがって、熱圧着過程においては、半田バンプ９’が直接熱圧着ステージ１５の押圧面に押しつけられることによる変形や、融点または固相線温度以上に加熱されることによる溶融変形を生じることなく、半田バンプ９’へのダメージのない良好な熱圧着を行うことができる。
【００１９】
次いで、熱圧着後の半導体ウェハ１はダイシング工程に送られ個片の半導体装置に分割される（ＳＴ７）。ここでは、図４（ｃ）に示すように補強部材１１と半導体ウェハ１とを異なるダイシング幅で切り分ける２段ダイシングが行われる。すなわち半導体ウェハ１はダイシング幅ｂ１で切り分けられて個片の半導体素子１ａに分割され、補強部材１１はｂ１よりも狭いダイシング幅ｂ２で切り分けられて個片の補強部材１１ａとなる。
【００２０】
これにより、個片の半導体装置１７が完成する。この半導体装置１７は、外部接続用の電極である半田バンプ９’が形成された半導体素子１ａと、この半導体素子１ａの電極形成面の裏面に接着材１２により接合された補強部材１１ａとを備えた構成となっている。そして補強部材１１ａのサイズＢ２は半導体素子１ａのサイズＢ１よりも大きく、その外周端は半導体素子１ａの外周端よりも外側に突出して、半導体装置１７を側方からハンドリングする際にも半導体素子１ａが保護されるような形状となっている。
【００２１】
この半導体装置１７の製造過程において、半導体ウェハ１に半田バンプ９’を形成した状態で補強部材１１を接合することにより、半導体ウェハ１が樹脂層で拘束された状態でバンプ形成を行う場合に発生する破損を防止することができ、加工歩留まりを向上させることができる。
【００２２】
この半導体装置１７の実装について図４を参照して説明する。図５（ａ）に示すように、半導体装置１７は補強部材１１ａの上面を実装ヘッド１８によって吸着して保持され、実装ヘッド１８を移動させることにより、基板１９の上方に位置する。そして半導体装置１７の半田バンプ９’を基板１９の電極１９ａに位置合わせした状態で実装ヘッド１８を下降させ、図５（ｂ）に示すように半導体素子１ａの半田バンプ９’を電極１９ａに上に着地させる。
【００２３】
その後基板１９を加熱することにより、半田バンプ９’を電極１９ａに半田接合する。すなわち、半導体装置１７を基板１９へ搭載する際のハンドリングにおいて、実装ヘッド１８によって、補強部材１１ａを保持する。なお半田バンプ９’の電極１９ａとの接合に、導電性樹脂接着材による接合方法を用いてもよい。
【００２４】
この半導体装置１７を基板１９に実装して成る実装構造は、半導体装置１７の電極である半田バンプ９’を基板１９の電極１９ａに接合することにより半導体装置１７が基板１９に固定される形態となっている。図５（ｃ）に示すように、実装後に基板１９に何らかの外力により、撓み変形が発生した場合には、半導体素子１ａは薄くて撓みやすいくしかも接着材１２は低弾性係数の変形しやすい材質を用いていることから、基板１９の撓み変形に対して半導体素子１ａと接着材１２の接着層のみが追従して変形する。
【００２５】
これにより、実装後にアンダーフィル樹脂を充填するなどの補強処理を必要とすることなく接合部の応力が緩和され、単に半導体素子１ａと補強部材１１ａとを接着材１２により接合するという簡易な形態のパッケージ構造で、実装後の信頼性の確保が実現される。
【００２６】
【発明の効果】
本発明によれば、電極形成面に金属バンプを形成した後の半導体ウェハの裏面に伸縮する材質の樹脂接着材を介して補強部材を熱圧着により接合する補強部材接合工程において、電極形成面側を耐熱シートを介して押圧面に押圧した状態でかつ金属バンプの融点または固相線温度よりも低い温度で熱圧着することにより、補強部材接合時の加工歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置の製造方法を示すフロー図
【図２】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図３】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図４】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図５】本発明の一実施の形態の半導体装置の実装方法の説明図
【符号の説明】
１ 半導体ウェハ
２ 保護シート
９ 半田ボール
９’ 半田バンプ
１１ 補強部材
１２ 接着材
１６ 耐熱シート
１７ 半導体装置
【発明の属する技術分野】
本発明は、半導体素子の電極形成面の裏面に接着材により補強部材を接合して成る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置を使用する電子機器の小型化・薄型化に伴って、半導体素子を組み込んだ半導体装置の縮小が要求されている。この要求を満足する半導体装置としてＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれる新しい構造の半導体装置が開発されている。このＣＳＰは、外部回路と接続するための再配線層やバンプなどをウェハの状態で一括形成することにより、縮小化と同時に製造コストを下げる効果が期待されている。
【０００３】
【発明が解決しようとする課題】
本出願人は、新しいＣＳＰ型の半導体装置として、先に特願２０００−３５５４９２記載のものを提案した。この半導体装置は、半導体素子の裏面に低応力樹脂を介して補強部材を接合する極めて簡単な構造である。近年は、半導体素子（半導体ウェハ）の薄型化が進んでおり、本出願人が提案した半導体装置にもこの薄型の半導体ウェハに対応した製造方法が求められている。特に、外部回路と接続する端子としての金属バンプが予め形成された半導体ウェハに補強部材を装着する際は、金属バンプや半導体ウェハを破損しない工夫が必要である。
【０００４】
そこで本発明は、製造工程における加工歩留まりを向上させることができる半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面の裏面に伸縮する材質の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面に金属バンプを形成するバンプ形成工程と、バンプ形成後の前記半導体ウェハの電極形成面の裏面に伸縮する材質の樹脂接着材を介して補強部材を熱圧着により接合する補強部材接合工程とを含み、この補強部材接合工程において、前記電極形成面側を耐熱シートを介して押圧面に押圧した状態で、かつ金属バンプの融点または固相線温度よりも低い温度で熱圧着する。
【０００６】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、前記耐熱シートの厚みは、前記金属バンプの高さよりも厚い。
【０００９】
本発明によれば、電極形成面に金属バンプを形成した後の半導体ウェハの裏面に伸縮する材質の樹脂接着材を介して補強部材を熱圧着により接合する補強部材接合工程において、電極形成面側を耐熱シートを介して押圧面に押圧した状態でかつ金属バンプの融点または固相線温度よりも低い温度で熱圧着することにより、補強部材接合時の荷重で金属バンプに過大な変形や集中荷重が作用することがなく、加工歩留まりを向上させることができる。
【００１０】
【発明の実施の形態】
次の本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の半導体装置の製造方法を示すフロー図、図２、図３、図４は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図５は本発明の一実施の形態の半導体装置の実装方法の説明図である。
【００１１】
まず、半導体装置の製造方法について、図１のフロー図に沿って図２〜図４を参照しながら説明する。図２（ａ）において、１は複数の半導体素子が形成された半導体ウェハである。半導体ウェハ１の上面は、外部接続用の電極が形成された電極形成面となっている。
【００１２】
図１のフロー図において、まず半導体ウェハ１を機械研磨により薄化する（ＳＴ１）。図２（ｂ）に示すように、半導体ウェハ１の電極形成面には保護シート２が貼着され、保護シート２によって補強された状態で電極形成面の裏面の薄化加工が機械研磨によって行われる。これにより、半導体ウェハ１は約２００μｍ〜５０μｍの厚さまで薄化される。
【００１３】
次いで、プラズマエッチング処理によるストレス層除去が行われる（ＳＴ２）。ここでは図２（ｃ）に示すように、保護シート２で補強され機械研磨された半導体ウェハ１’は、プラズマ処理装置３の処理室４内に設けられた載置部５上に載置される。そして処理室４内でプラズマを発生させることにより、前工程の機械研磨において研磨加工面に生じたマイクロクラックを含むストレス層をプラズマエッチングにより除去する。これにより、薄化された半導体ウェハ１の強度が向上する。この後図２（ｄ）に示すように、半導体ウェハ１から保護シート２が剥離される（ＳＴ３）。
【００１４】
次いで、半導体ウェハ１の電極形成面に金属バンプが形成される（ＳＴ４）。半導体ウェハ１はボール搭載装置に送られ、図３（ａ）に示すように搭載ヘッド８によって半田ボール９を半導体ウェハ１の電極形成面に搭載する。そしてこの後半導体ウェハ１はリフロー工程に送られ、ここで加熱されることにより半田ボール９が溶融し、図３（ｂ）に示すように半導体ウェハ１の電極形成面に半田バンプ９’が形成される。なお金属バンプの形成方法としては、ボール搭載工法以外に、ワイヤバンプ工法やメッキバンプ工法でもよく、金属バンプの素材も半田以外の金、銅等の導電性金属を使うこともできる。
【００１５】
この後、半導体ウェハ１への補強部材の接合が行われる。まず図３（ｃ）に示す補強部材１１を半導体ウェハ１に位置あわせする。補強部材１１は樹脂やセラミックあるいは金属などの材質を板状に形成したものであり、半導体ウェハ１との接合面には予め接着材１２が塗布される。接着材１２は低弾性係数の樹脂接着材であり、エラストマーなど接合状態における弾性係数が小さく、小さな外力で容易に伸縮する材質が用いられる。
【００１６】
ここで補強部材１１は、各半導体素子毎に切り分けられて半導体装置を形成した状態で、半導体装置のハンドリング用の保持部として機能すると共に、半導体素子を外力や衝撃から保護する補強部材としての役割をも有するものである。このため補強部材１１は、半導体素子の曲げ剛性よりも大きな曲げ剛性を有する充分な厚さとなっている。
【００１７】
次に熱圧着が行われる（ＳＴ６）。図４（ａ）に示すように、半導体ウェハ１に位置合わせされた補強部材１１を圧着ヘッド１４に保持させ、半導体ウェハ１のバンプ形成面を耐熱シート１６が装着された熱圧着ステージ１５の押圧面に対して所定の荷重で押圧する。耐熱シート１６は、耐熱性のエラストマーなど低弾性で耐熱性を有する材料より成り、その厚さ寸法ｔは、半田バンプ９’の高さよりも厚く設定されている。したがって、バンプ形成面を耐熱シート１６を介して押圧面に押圧した状態において、半田バンプ９’が熱圧着ステージ１５の上面に直接押しつけられることがない。この押圧に際しては、半田バンプ９’や半導体ウェハ１の半田バンプ９’直下の局所部分に荷重が集中するが、耐熱シート１６を使用することにより、集中荷重を分散して低減し、半導体ウェハ１の破損を防止する。なお耐熱シートとしては、半田バンプ９’や半導体ウェハ１へのダメージを防止することができるものであれば、その厚さは半田バンプ９’の高さよりも薄くてもよい。
【００１８】
また圧着ヘッド１４及び熱圧着ステージ１５は温度制御が可能な加熱手段を備えており、熱圧着過程においては半田バンプ９’の温度は半田バンプ９’を構成する半田の融点または固相線温度よりも低い温度に保たれる。したがって、熱圧着過程においては、半田バンプ９’が直接熱圧着ステージ１５の押圧面に押しつけられることによる変形や、融点または固相線温度以上に加熱されることによる溶融変形を生じることなく、半田バンプ９’へのダメージのない良好な熱圧着を行うことができる。
【００１９】
次いで、熱圧着後の半導体ウェハ１はダイシング工程に送られ個片の半導体装置に分割される（ＳＴ７）。ここでは、図４（ｃ）に示すように補強部材１１と半導体ウェハ１とを異なるダイシング幅で切り分ける２段ダイシングが行われる。すなわち半導体ウェハ１はダイシング幅ｂ１で切り分けられて個片の半導体素子１ａに分割され、補強部材１１はｂ１よりも狭いダイシング幅ｂ２で切り分けられて個片の補強部材１１ａとなる。
【００２０】
これにより、個片の半導体装置１７が完成する。この半導体装置１７は、外部接続用の電極である半田バンプ９’が形成された半導体素子１ａと、この半導体素子１ａの電極形成面の裏面に接着材１２により接合された補強部材１１ａとを備えた構成となっている。そして補強部材１１ａのサイズＢ２は半導体素子１ａのサイズＢ１よりも大きく、その外周端は半導体素子１ａの外周端よりも外側に突出して、半導体装置１７を側方からハンドリングする際にも半導体素子１ａが保護されるような形状となっている。
【００２１】
この半導体装置１７の製造過程において、半導体ウェハ１に半田バンプ９’を形成した状態で補強部材１１を接合することにより、半導体ウェハ１が樹脂層で拘束された状態でバンプ形成を行う場合に発生する破損を防止することができ、加工歩留まりを向上させることができる。
【００２２】
この半導体装置１７の実装について図４を参照して説明する。図５（ａ）に示すように、半導体装置１７は補強部材１１ａの上面を実装ヘッド１８によって吸着して保持され、実装ヘッド１８を移動させることにより、基板１９の上方に位置する。そして半導体装置１７の半田バンプ９’を基板１９の電極１９ａに位置合わせした状態で実装ヘッド１８を下降させ、図５（ｂ）に示すように半導体素子１ａの半田バンプ９’を電極１９ａに上に着地させる。
【００２３】
その後基板１９を加熱することにより、半田バンプ９’を電極１９ａに半田接合する。すなわち、半導体装置１７を基板１９へ搭載する際のハンドリングにおいて、実装ヘッド１８によって、補強部材１１ａを保持する。なお半田バンプ９’の電極１９ａとの接合に、導電性樹脂接着材による接合方法を用いてもよい。
【００２４】
この半導体装置１７を基板１９に実装して成る実装構造は、半導体装置１７の電極である半田バンプ９’を基板１９の電極１９ａに接合することにより半導体装置１７が基板１９に固定される形態となっている。図５（ｃ）に示すように、実装後に基板１９に何らかの外力により、撓み変形が発生した場合には、半導体素子１ａは薄くて撓みやすいくしかも接着材１２は低弾性係数の変形しやすい材質を用いていることから、基板１９の撓み変形に対して半導体素子１ａと接着材１２の接着層のみが追従して変形する。
【００２５】
これにより、実装後にアンダーフィル樹脂を充填するなどの補強処理を必要とすることなく接合部の応力が緩和され、単に半導体素子１ａと補強部材１１ａとを接着材１２により接合するという簡易な形態のパッケージ構造で、実装後の信頼性の確保が実現される。
【００２６】
【発明の効果】
本発明によれば、電極形成面に金属バンプを形成した後の半導体ウェハの裏面に伸縮する材質の樹脂接着材を介して補強部材を熱圧着により接合する補強部材接合工程において、電極形成面側を耐熱シートを介して押圧面に押圧した状態でかつ金属バンプの融点または固相線温度よりも低い温度で熱圧着することにより、補強部材接合時の加工歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置の製造方法を示すフロー図
【図２】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図３】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図４】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図５】本発明の一実施の形態の半導体装置の実装方法の説明図
【符号の説明】
１ 半導体ウェハ
２ 保護シート
９ 半田ボール
９’ 半田バンプ
１１ 補強部材
１２ 接着材
１６ 耐熱シート
１７ 半導体装置
Claims (2)
- 半導体素子の外部接続用の電極が形成された電極形成面の裏面に伸縮する材質の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面に金属バンプを形成するバンプ形成工程と、バンプ形成後の前記半導体ウェハの電極形成面の裏面に伸縮する材質の樹脂接着材を介して補強部材を熱圧着により接合する補強部材接合工程とを含み、この補強部材接合工程において、前記電極形成面側を耐熱シートを介して押圧面に押圧した状態で、かつ金属バンプの融点または固相線温度よりも低い温度で熱圧着することを特徴とする半導体装置の製造方法。
- 前記耐熱シートの厚みは、前記金属バンプの高さよりも厚いことを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001186150A JP3826737B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001186150A JP3826737B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007907A JP2003007907A (ja) | 2003-01-10 |
| JP3826737B2 true JP3826737B2 (ja) | 2006-09-27 |
Family
ID=19025620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001186150A Expired - Fee Related JP3826737B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826737B2 (ja) |
-
2001
- 2001-06-20 JP JP2001186150A patent/JP3826737B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007907A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101592044B1 (ko) | 열 기계 플립 칩 다이 본딩 | |
| JP5624649B2 (ja) | 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法 | |
| US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
| JP5333337B2 (ja) | 半導体装置の製造方法 | |
| TW520561B (en) | Polymer collar for solder bumps | |
| JP3649169B2 (ja) | 半導体装置 | |
| JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
| TWI261330B (en) | Contact structure on chip and package thereof | |
| JP2005531137A (ja) | 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法 | |
| TW200834860A (en) | Stress-improved flip-chip semiconductor device having half-etched leadframe | |
| KR20070019798A (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
| JP2008135719A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| JP3727587B2 (ja) | 半導体装置の実装方法 | |
| TWI497657B (zh) | 打線結構及其製作方法 | |
| US8012869B2 (en) | Bonded structure and bonding method | |
| JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
| TW445597B (en) | Manufacturing of semiconductor devices | |
| JP3832353B2 (ja) | 半導体装置の製造方法 | |
| JP3826737B2 (ja) | 半導体装置の製造方法 | |
| JP2011187635A (ja) | 半導体装置およびその製造方法 | |
| JP5812123B2 (ja) | 電子機器の製造方法 | |
| JP5187341B2 (ja) | 半導体装置の製造方法 | |
| JP3646677B2 (ja) | 表示パネル | |
| JP3826811B2 (ja) | 半導体装置の製造方法 | |
| TWI356461B (en) | Wafer-level package and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |