JP3824083B2

JP3824083B2 - ビデオ画像処理回路

Info

Publication number: JP3824083B2
Application number: JP2003072845A
Authority: JP
Inventors: 俊行前川
Original assignee: Digital Electronics Corp
Current assignee: Schneider Electric Japan Holdings Ltd
Priority date: 2003-03-17
Filing date: 2003-03-17
Publication date: 2006-09-20
Anticipated expiration: 2023-03-17
Also published as: JP2004279854A

Description

【０００１】
【発明の属する技術分野】
この発明は、ビデオ機器から取り出されアナログビデオ信号をデジタル化してビデオメモリに格納するビデオ画像処理回路であって、特に特にビデオメモリに格納するのに先立って画像データに所定のデータ処理を施すものに関する。
【０００２】
【従来の技術】
従来この種のビデオ画像処理回路にあっては、デジタル化された画像データを更に拡大あるいは縮小等の所定のデータ処理を施したあと、その処理後のデータの全体をビデオメモリに格納するものが一般的であった（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１０−２６９３７７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、ビデオメモリはディスプレイにおける表示のため、格納データを読み出すことが主たる役割として設計されており、データの書き込みに対する考慮は少ない。更に、ＣＰＵや他のビデオアクセレータからのアクセスも避けられない状態において、動画像データの書き込みがなされると、ビデオメモリに対するアクセス性能は極端に低下し、動画像のコマ落ち等の不都合が発生する恐れが高い。
【０００５】
かかる不都合に対して本発明者は考察を行った結果、入力された画像データの全てをビデオメモリに格納するのではなく、予め表示枠を設定して限定した範囲内のデータのみを選択的にビデオメモリに格納することにより、書き込むべきデータ量を必要最小限に抑制し、動画像の表示時の様な頻繁なアクセスを必要とする場合にあっても、表示品質の低下を未然に防止できるビデオ画像処理回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明にかかるビデオ画像処理回路は、図１に例示する如く、ビデオレコーダの様なビデオ機器１０から入力されたアナログビデオ信号Ｓａをデジタルビデオ信号Ｓｄに変換するとともに、そのデジタルビデオ信号Ｓｄ中の画像データＤｇに所定のデータ処理をしながらビデオメモリ１４に格納するものである。
【０００７】
更に、画像データの変形処理を施す画像変形手段１７と、その画像変形手段１７で変形された画像データに対してマスキング処理を施し、使用すべき画像データを特定するマスキング手段１８と、そのマスキング手段１８で特定された画像データをビデオメモリ１４に書き込むＤＲＡＭコントローラの様なデータ書込手段とを備えている。
【０００８】
画像変形手段１７は、画像データＤｇで表示される画像の拡大または縮小の少なくとも何れか一方を可能とするものであり、マスキング手段１８は、表示枠２７で包囲された所定座標範囲内の画像に対応する画像データＤｇ’を取り出し可能とするものである。
【０００９】
そして、画像変形手段１７における変形動作とマスキング手段１８におけるマスク動作は、画像データＤｇ中におけるビデオメモリ１４に書き込むべきデータＤｇ’を順次に特定していくことにより行われる。
【００１０】
またアナログビデオ信号Ｓａが図２の様なインターレス形式のものであり、デジタルビデオ信号Ｓｄが奇数フィールドと偶数フィールドの走査位置に対応した画像データＤｇが交互に送られるものである場合、マスキング手段１８には図５の様に、水平方向の走査位置に対応するピクセルが有効か否かを判定する水平方向判定部２９と、各走査ラインが有効か否かを判定する垂直方向判定部３５とを備える。そして、その垂直方向判定部３５では、判定する走査ライン位置を偶数フィールドと奇数フィールドとで１ラインずらせながら判定していく。
【００１１】
【発明の実施の形態】
以下本発明を、図１に例示する如く、ビデオレコーダやビデオカメラの様なアナログ式のビデオ機器１０から出力されるアナログビデオ信号Ｓａをデジタル変換してディスプレイ１１上に動画像１２を表示しながら、その一場面を静止画として保存可能とするビデオ画像キャプチャ回路１３に実施した一例に基づいて詳細に説明する。しかしながら、アナログビデオ信号Ｓａをデジタル化してビデオメモリ１４に格納しながら、ディスプレイ１１上に動画像１２を表示可能とするものであれば適宜変更して実施できる。
【００１２】
ここでビデオ機器１０から出力されるアナログビデオ信号ＳａはＮＴＳＣ方式であって、図２に示す如く、走査線の総数は５２５本であるが奇数ライン群Ｌ_１・Ｌ_３・・・と偶数ライン群Ｌ_２・Ｌ_４・・・による水平走査を１回毎に繰り返すことにより、奇数と偶数のフィールドで１つのフレームを構成し、それを１秒間に３０フレーム表示するインターレス方式のものである。
【００１３】
更に、アナログビデオ信号Ｓａはビデオデコーダの様なＡ／Ｄ変換部１５に入力され、デジタルビデオ信号Ｓｄに変換される。このデジタルビデオ信号Ｓｄは、図３（ｃ）に示す如く、１つのフィールドの切れ目を示す垂直同期信号Ｓ_２と、奇数フィールドか偶数フィールドかを示すフィールド位置信号Ｓ_１とを備えることにより、１フレーム分のデータの区切りが示される。
【００１４】
更に、２つの垂直同期信号Ｓ_２・Ｓ_２間では１回分の水平走査の開始および終了時期に対応して水平同期信号Ｓ_３を出力するとともに、図３（ｂ）の様に２つの水平同期信号Ｓ_３・Ｓ_３間において、１ライン分のＹＵＶデータＤｙが出力される。
【００１５】
ここでＹＵＶデータＤｙは、輝度信号Ｙと２種類の色差信号ＣＲ・ＣＢとから構成されるが、色差信号は図３（ａ）の様に１ピクセル毎に一方が省略される４：２：２フォーマットのものが使用されている。したがって、このフォーマットのデータから画像を再現するためには、次の画像データ作成手段１６において、１ピクセル毎に間引かれた色差信号ＣＢまたはＣＲを補完する様な所定のデータ処理を必要とする。
【００１６】
本発明にあっては更に、画像データ作成手段１６において上記した走査位置に対応した一連の画像データＤｇを作成するが、その画像データＤｇを予め想定した最高品質の画像データ、すなわち最大量のデータとする。その一方、画像データ作成手段１６から出力される画像データＤｇの全体をそのままビデオメモリ１４に格納するのではなく、また画像データＤｇを直接的にデータ処理するのでもなく、下記する画像変形手段１７あるいはマスキング手段１８において表示に不要なデータの間引き位置を順次に特定して行くことにより、データ書込み手順の統一化を図って回路構成の簡易化を実現しながら、ビデオメモリ１４に記憶すべきデータ量の減少を図っている。
【００１７】
ここで画像変形手段１７は、図４に例示する如く、原画像１９における水平方向の変形手段２１と、垂直方向の変形手段２５とを個別に備える。例えば、水平方向における最大の倍率を２倍に設定した場合にあっては、画像データ作成手段１６から出力される各ピクセルのデータを２つずつ繰り返すことにより、横方向を２倍に拡大した基準画像１９ａに対応した画像データＤｇが作成される。
【００１８】
そこで、水平方向変形手段２１に対して制御部２２から原画像１９を横方向に２倍に拡大する指示を受けた場合にあっては、各水平方向のラインにおける画像データＤｇの全てのデータを有効にすることを指示する有効ピクセル信号Ｓｐを出力することにより対応される。同様に、原画像１９を横方向に拡大しない場合は、画像データＤｇにおける各データを１つおきに有効なピクセルとして指定し、２分の１に縮小する場合は４つおきに有効なピクセルを指定する有効ピクセル信号Ｓｐを出力することにより対応される。それ以外の倍率にあって、画像データＤｇ中のどのピクセルを有効にするかの決定方法は従来のアルゴリズムを使用して行われるので、ここでは詳細な説明は省略する。
【００１９】
そこで水平方向変形手段２１は、図４に例示する如く、各走査ラインの開始位置を示す水平同期信号Ｓ_３と、画像データＤｇの各ピクセルに同期して出力されるクロック信号Ｓ_４をカウントすることにより判定される走査位置のピクセル番号と、制御部２２から入力される拡大あるいは縮小倍率を示す数値Ｈｎとを利用して第１の水平方向判定部２３で上記間引き動作を行うことにより、拡大縮小に関係なく同一の回路構成およびアルゴリズムを利用して水平方向の拡大縮小動作が行われる。
【００２０】
以上の様に水平方向に拡大する場合にあっては、画像データ作成手段１６において１ピクセル分のデータを記憶可能とするだけで対応できるが、垂直方向についても同様に拡大処理する場合にあっては、画像データ作成手段１６に１ライン分のデータを記憶するメモリを必要とする。
【００２１】
そこで本実施例にあっては、垂直方向に対する事前の拡大処理は行わずに、必要に応じて縮小処理のみを行ってビデオメモリ１４に格納した後、原画像１９の縦方向の拡大表示が必要な場合にあっては、ビデオメモリ１４から読み出したデータを別途用意した垂直方向拡大手段２４を用いて各ラインの重複表示を行うことにより対応している。しかしながら、垂直方向についても画像変形手段１７において拡大処理させて良いことは勿論である。
【００２２】
一方、垂直方向の縮小表示に関しては、図３に示す１つのフィールドにおける開始位置を示す垂直同期信号Ｓ_２と、各水平ラインの開始位置を示す水平同期信号Ｓ_３と、奇数フィールドか偶数フィールドかを示すフィールド位置信号Ｓ_１と、垂直方向の縮小倍率を示す数値Ｖｎとを垂直方向変形手段２５に対する入力データとする。
【００２３】
ところで、アナログビデオ信号Ｓａはインターレスであり、画像データ作成手段１６から出力される画像データＤｇも、奇数行の水平ライン群Ｌ_１・Ｌ_３・・・からなる奇数フィールドと、偶数行の水平ライン群Ｌ_２・Ｌ_４・・・からなる偶数フィールドとを合成することにより、１つのフレームが構成される。
【００２４】
そこで原画像１９を垂直方向に縮小する場合にあっては、第１の垂直方向判定部２０において、有効とするラインが１つのフィールド中で偏らないようにするばかりか、１つのフレームとして合成した場合にあっても、フレーム全体に均一に間引きラインが分散するように判定する構成とすることが好ましい。なお、縮小率の違いに対応して画像データＤｇ中におけるどのラインを実際に有効にするかは、従来のアルゴリズムを利用して決定できる。
【００２５】
次にマスキング手段１８は、画像変形手段１７で拡大縮小した変形画像１９ｂの全体をディスプレイ１１に表示するのではなく、その一部のみを限定して表示可能とするものである。本実施例にあっては、画像変形手段１７から出力される変形画像１９ｂを基準とし、その変形画像１９ｂ中における表示の開始ライン位置Ｌｓｎと表示ライン数Ｌｗｎ、開始ピクセル位置Ｐｓｎと表示ピクセル数Ｐｗｎとを図２の如く個別に指定することにより表示枠２７を規定し、その表示枠２７内に入った画像データＤｇについてのみ書込み要求信号ＳｗをＤＲＡＭコントローラ２８に送ることにより、矩形状の範囲内の画像に対する画像データＤｇ’が限定してビデオメモリ１４に書き込まれ、ディスプレイ１１に動画像１２として表示可能とするのである。
【００２６】
より具体的には、図５および図６に例示する如く、第２の水平方向判定部２９における第１レジスタ３０には開始ピクセル位置Ｐｓが、第２レジスタ３１には表示ピクセル数Ｐｗが水平同期信号Ｓ_３の入力と連動してＣＰＵ３２により入力される。ここで第１レジスタ３０はダウンカウンタであって、有効ピクセル信号Ｓｐが１つ入力される毎に１つずつカウント値を減算して行き、カウント値がゼロになると表示枠２７内に入ったものと判定され、第１フリップフロップ３３をセットする。すると、第１フリップフロップ３３の出力Ｑは「１」となり、ＡＮＤ回路３４に有効ピクセル信号Ｓｐと共に入力される結果、有効ピクセル信号Ｓｐが第２レジスタ３１に入力される。
【００２７】
ここで第２レジスタ３１もダウンカウンタであり、その後は第１レジスタ３０に代わって第２レジスタ３１がカウント動作を開始する。そして、第２レジスタ３１にセットされた数値Ｐｗがゼロになると表示枠２７の外に出たことが判定されて第１フリップフロップ３３をリセットする結果、ＡＮＤ回路２６の入力が「０」となり、画像データ書き込み手段として備えたＤＲＡＭコントローラ２８に対する書込み要求信号Ｓｗを強制的に停止する。
【００２８】
垂直方向のマスキング処理に関しても基本的には同様であって、図５における第２の垂直方向判定部３５における第３レジスタ３６には開始ライン位置Ｌｓが、第４レジスタ３７には表示ライン数Ｌｗが垂直同期信号Ｓ_２の入力と連動してＣＰＵ３２により入力される。ここで第３レジスタ３６はダウンカウンタであって、有効ライン信号Ｓｌが１つ入力される毎に１つずつカウント値を減算して行き、カウント値がゼロになると表示枠２７内に入ったものと判定され、第２フリップフロップ３３ａをセットする。すると、第２フリップフロップ３３ａの出力は「１」となり、ＡＮＤ回路３８に有効ライン信号Ｓｌと共に入力される結果、有効ライン信号Ｓｌが第４レジスタ３７に入力される。
【００２９】
ここで第４レジスタ３７もダウンカウンタであり、その後は第３レジスタ３６に代わって第４レジスタ３７がカウント動作を開始する。そして、第４レジスタ３７にセットされた数値Ｌｗが「０」になると枠外に出たことが判定されて第２フリップフロップ３３ａをリセットする結果、ＡＮＤ回路２６の入力が「０」となり、ＤＲＡＭコントローラ２８に対する書込み要求信号Ｓｗを強制的に停止するのである。
【００３０】
ところで、上記した図２に示す開始ライン位置Ｌｓｎと表示ライン数Ｌｗｎは１フレームに換算した値、即ちディスプレイ１１上におけるライン数であるのに対し、ビデオメモリ１４に書き込まれる画像データＤｇは、奇数ライン群Ｌ_１・Ｌ_３・・・と偶数ライン群Ｌ_２・Ｌ_４・・・とが交互に出力されるインターレス方式に対応したものである。
【００３１】
そこで本実施例にあっては、図６の如く、開始ライン位置Ｌｓｎと表示ライン数Ｌｗｎを各々第１演算部５１と第２演算部５２とによって共に２分の１にするとともに、偶数フィールドにあっては更に１ライン下にずらせるた値を上記したＬｓ・Ｌｗとすることにより、フレームとフィールド間の違いを吸収するようにしている。
【００３２】
上記の様にして書き込み要求信号Ｓｗが出された画像データＤｇは、ＤＲＡＭコントローラ２８の制御により図７の様にビデオメモリ１４に書き込まれる。ここで、ビデオメモリ１４上に書き込まれる画像データの書き込み開始アドレスＡ_１１は、ＣＰＵ３２から図４に示すアドレスデータ発生部５０の第１レジスタ３９に格納される値を変更することにより、任意に設定される。
【００３３】
更に、ビデオメモリ１４に書き込まれるべき画像データＤｇ’は１フレーム分であるが、送られてくる画像データＤｇはフィールド単位である。そこでＤＲＡＭコントローラ２８に送られる書き込み用のアドレスデータＤａも、アドレスデータ発生部５０のアドレス演算部４０において開始アドレスＡ_１１から２ライン分ずつ増加させるとともに、偶数フィールドにあっては開始アドレスそれ自体を１ライン分増加させてＡ_１２とし、その値を第２レジスタ５３に格納することにより、ビデオメモリ１４上に１フレーム分の動画像データ記憶領域４１が構成される。
【００３４】
このビデオメモリ１４上の動画像データ記憶領域４１に書き込まれた１フレーム分の画像データＤｇ’を所定のタイミングで読み出し、必要に応じて垂直方向に拡大処理したあとディスプレイ１１に表示することにより、ビデオ機器１０から送られる原画像１９を拡大縮小するとともに、不要部分が表示枠２７によりマスキングされた動画像１２が表示されるのである。
【００３５】
本発明にあっては上記構成に加えて、図１に示す指示手段４７による手動操作あるいは他の回路から送られる任意タイミングの制御信号と連動して、１フレーム分の静止画像をビデオメモリ１４上に取り込み可能とする。この場合、上記の様にしてディスプレイ１１に表示中の動画像１２に対応するデータをそのまま１フレーム分、静止画像として取り込むことも可能である。
【００３６】
しかしながら、本実施例にあっては、表示中の動画像１２と静止画像とで異なった拡大率あるいは表示枠内の画像を取り込み可能とするため、図４および図６に示す如く、拡大あるいは縮小率を決める値Ｈｎ・ＶｎとＨｃ・Ｖｃ、表示枠２７を決める値Ｐｓｎ・Ｐｗｎ・Ｌｓｎ・ＬｗｎとＰｓｃ・Ｐｗｃ・Ｌｓｃ・Ｌｗｃおよびビデオメモリ１４上における画像データの格納領域における開始アドレスＡ_１１とＡ_２１を格納するためのレジスタ群を動画像用と静止画像用とに区別して設け、キャプチャ時期制御部４２から出力される切換信号Ｓｓによりスイッチ群４３・４３・・・を一斉に切り換え、フレームの切れ目に対応して両レジスタ群を択一的に切り換える。
【００３７】
キャプチャ時期制御部４２は、図４の如く２つのフリップフロップ４４・４５と、１つのＡＮＤ回路４６とから構成され、両方のフリップフロップ４４・４５はフレーム端信号Ｓｆで常時はリセットされ、各スイッチ４３・４３・・・には「０」の切換信号Ｓｓが送られてレジスタ群は動画像用が使用可能となる。
【００３８】
かかる状態で、フレームの途中に指示部４７に対する指示に対応し、静止画像の取り込みを指示するキャプチャ信号Ｓｃがフリップフロップ４４のセット端子に印加されると、そのフリップフロップ４４は直ちにセットされてＡＮＤ回路４６の一方の入力端に「１」信号が入力される。更に、フレームの切れ目になるとＡＮＤ回路４６の他端にもフレーム端信号Ｓｆにより「１」信号が印加される結果、フリップフロップ４５もセットされてスイッチ群４３・４３・・・は静止画側に切り替わる。
【００３９】
このとき、ビデオメモリ１４の書き込みアドレスＤａが静止画像データ記憶領域４８の先頭アドレスＡ_２１に変更される結果、図７の如く動画像データ記憶領域４１に代えて静止画像データ記憶領域４８に画像データＤｇ’が記憶されて行く。このスイッチ４３の切り換え状態は、次のフレームの切れ目でリセットされるため、１フレーム分の画像データＤｇ’のみが静止画像データとして取り込まれるのである。
【００４０】
なお、ディスプレイ１１上に表示する動画像１２の拡大率や表示枠２７の設定は、ディスプレイ１１の画面上においてその変更状態を視認しながら設定変更可能としたり、メニュー形式の指示部４７を備えて具体的な数値を設定するなど、適宜変更して実施できる。また、図４の如く描画手段４９を更に備え、基準画像１９ａにオーバーラップさせた状態で静止画を表示させることもできる。
【００４１】
また上記実施例では、マスキング手段１８において原画像１９における所定座標範囲内の画像を表示枠２７を用いて限定的に取り込むようにしたが、マスクする内容は座標範囲に限らず、カラー動画像における特定色をマスクしたり、三次元動画像における奥行き情報をマスクするなど、マスクする内容は適宜変更して実施できる。
【００４２】
また、マスキング処理する前に原画像を拡大縮小処理を施したが、その様な処理の一部または全部を省略し、あるいは他のデータ処理動作を付加することも同様に可能である。
【００４３】
【発明の効果】
本発明は上記のごとく、入力された画像データＤｇの全てをビデオメモリ１４に格納するのではなく、予め表示枠２７を設定して限定した範囲内のデータＤｇ’のみを選択的にビデオメモリ１４に格納することにより、書き込むべきデータ量を必要最小限に抑制し、動画像１２の表示時の様な頻繁なアクセスを必要とする場合にあっても、表示品質の低下を未然に防止できる。
【００４４】
また、画像データＤｇをビデオメモリ１４に先立ってデータ処理する際、画像データそれ自体を処理するのではなく、画像データＤｇ中における書き込むべきデータ位置をデータ処理していくことにより、回路構成とデータ処理アルゴリズムが簡略化され、容易に構成できる。
【図面の簡単な説明】
【図１】本発明をビデオ画像キャプチャ回路に実施した一例を示す説明図であって、回路構成を概略的に示すブロック図と画像の変更過程とを対比して示す。
【図２】画像データと表示枠との関係を示す説明図である。
【図３】デジタルビデオ信号の詳細を示す波形図である。
【図４】画像変形手段の一例を示すブロック図である。
【図５】マスキング手段の一例を示すブロック図である。
【図６】マスキングに対するパラメータの受け渡し状態を示すブロック図である。
【図７】ビデオメモリにおける画像データの格納状況を示す説明図である。
【符号の説明】
１０ビデオ機器
１１ディスプレイ
１２動画像
１３ビデオ画像キャプチャ回路
１４ビデオメモリ
１５Ａ／Ｄ変換部
１６画像データ作成手段
１７画像変形手段
１８マスキング手段
１９原画像
１９ａ基準画像
１９ｂ変形画像
２０第１の垂直方向判定部
２１水平方向変形手段
２２制御部
２３第１の水平方向判定部
２４垂直方向拡大手段
２５垂直方向変形手段
２７表示枠
２８ＤＲＡＭコントローラ
２９第２の水平方向判定部
３２ＣＰＵ
３５第２の垂直方向判定部
４０アドレス演算部
４１動画像データ記憶領域
４２キャプチャ時期制御部
４３スイッチ
４７指示手段
４８静止画像データ保存領域
４９描画手段
５０アドレスデータ発生部

Claims

入力されたアナログビデオ信号をデジタルビデオ信号に変換するとともに、該デジタルビデオ信号中の画像データに所定のデータ処理をしながらビデオメモリに格納するビデオ画像処理回路において、
前記画像データに対し、表示される画像の拡大または縮小の少なくとも何れか一方を可能とするデータ処理を施す画像変形手段と、
該画像変形手段で変形された画像データに対してマスキング処理を施し、所定座標範囲内の画像に対応する画像データを取り出し可能とするマスキング手段と、
該マスキング手段で特定された画像データをビデオメモリに書き込むデータ書込手段と、を備える一方、
前記アナログビデオ信号はインターレス形式であり、前記デジタルビデオ信号は奇数フィールドと偶数フィールドの走査位置に対応した画像データが交互に送られるものであって、更に、
前記マスキング手段には、
水平方向の走査位置に対応するピクセルが有効か否かを判定する水平方向判定部と、
各走査ラインが有効か否かを判定する垂直方向判定部とを備え、
該垂直方向判定部では、偶数フィールドと奇数フィールドとで１ラインづつ、判定する走査ライン位置をずらせながら判定していくことを特徴とするビデオ画像処理回路。