JP3816157B2 - InP/InGaAsモノリシック集積デマルチプレクスフォトレシーバ及びその製造方法 - Google Patents

InP/InGaAsモノリシック集積デマルチプレクスフォトレシーバ及びその製造方法 Download PDF

Info

Publication number
JP3816157B2
JP3816157B2 JP21292696A JP21292696A JP3816157B2 JP 3816157 B2 JP3816157 B2 JP 3816157B2 JP 21292696 A JP21292696 A JP 21292696A JP 21292696 A JP21292696 A JP 21292696A JP 3816157 B2 JP3816157 B2 JP 3816157B2
Authority
JP
Japan
Prior art keywords
layer
doped
ingaas
ingaasp
photoreceiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21292696A
Other languages
English (en)
Other versions
JPH09121041A (ja
Inventor
エス.チャンドラセクハー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH09121041A publication Critical patent/JPH09121041A/ja
Application granted granted Critical
Publication of JP3816157B2 publication Critical patent/JP3816157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Optical Communication System (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体デバイスに関し、詳細には、集積エレクトロニクスフォトニクス・デバイスを有する半導体デバイスに関する。
【0002】
【従来の技術】
光波通信の急速な発達に伴い、低コストで高性能のフォトレシーバが、様々なシステムの適用例で必要とされている。石英ファイバは、長波長範囲(1.3〜1.6ミクロン)では比較的減衰が少なく、このスペクトル帯で動作する集積フォトレシーバによって、高い利益が生み出された。
【0003】
【発明が解決しようとする課題】
光電検出器とヘテロ接合バイポーラトランジスタ(ヘテロジャンクションバイポーラトランジスタ)を集積するモノリシックフォトレシーバは、米国特許第5、063、426号で開示される。この組み合わせは、材料の互換性を維持しつつ、フォトニクスとエレクトロニクスを個別に最適化出来るが、波長分割マルチプレクス通信システムで、検出と増幅に先立って、多重化されたチャネルを弁別するために使われるデマルチプレクサを集積することが出来ない。デマルチプレクスと検出機能を集積することは、自動光整合、必要な部品数の削減、信頼性の向上とコストの削減を含む、多数の利点を提供する。従って、光電検出器、ヘテロ接合バイポーラトランジスタ、デマルチプレクサを集積するフォトレシーバを提供することが望ましい。
【0004】
【課題を解決するための手段】
本発明は、半絶縁InP基板の上に形成された、モノリシック集積デマルチプレクスフォトレシーバに関する。周波数ルーティングデバイスが基板上に形成され、第1の複数のInP/InGaAs半導体層を含む。少なくとも1つのp−i−nフォトダイオードも基板上に形成され、第2の複数のInP/InGaAs半導体層を含む。さらに、少なくとも1つの単体のヘテロ構造バイポーラトランジスタが基板上に形成され、第3の複数のInP/InGaAs半導体層を含む。第1、第2、第3の複数の層の各々のうち少なくとも1つの層は、実質上お互いに同一である。一つの実施例では、この層は、周波数ルーティングデバイスの導波路コアや、p−i−nフォトダイオード、シングルへテロ接合バイポーラトランジスタ両方のn−コンタクト層の役目をする共通のnInP/InGaAs層である。共通のnInGaAsP層は、周波数ルーティングデバイスの下部クラッド層の役目をするnInP層の上に堆積される。
【0005】
【発明の実施の形態】
本発明に従って、周波数ルーティングデバイス、p−i−nフォトダイオード、ヘテロ構造バイポーラトランジスタ(HBT)を含む、モノリシック集積デマルチプレクスフォトレシーバが、InP/InGaAs材料システムにおいて実現される。図1に示すように、周波数ルーティングデバイス10は、フリースペース領域98の入力サークル95に接続される複数の入力導波路2i、i=1、2、...、Nを含む。光回折格子32はフリースペース領域98の出力サークル97から延び、光回折格子32に接続される。光回折格子32は、伝播する光信号に既定の量のパス長さの相違を提供する、複数の等しくない長さの導波路からなる。光回折格子32は、別のフリースペース領域46の入力サークル33に接続される。フリースペース領域46の出力サークル35は、複数の出力導波路4k 、k=1、2、...、Nに接続される。周波数ルーティングデバイスは、各波長を異なった出力導波路に導くことによって、入力導波路のいずれかに現れる波長マルチプレクス信号をスペクトルによって弁別する。このルーティングデバイスに関する追加的な詳細は、例えば、米国特許第5、002、350号および第5、136、671号に見られる。
【0006】
周波数ルーティングデバイス10の出力導波路に現れる光の波長は、各出力導波路に隣合って位置するフォトレシーバ100によって検出され増幅される。すなわち、周波数ルーティングデバイス10の各出力導波路は、個別のフォトレシーバ100に関連する。各フォトレシーバ100はp−i−nフォトダイオード12と増幅器14を含む。増幅器14は1つかそれ以上のHBTからなる。
【0007】
本発明では、周波数ルーティングデバイス、p−i−nフォトダイオード、HBTは、半絶縁InP基板の上に成長したInP/InGaAs材料システムから選択された半導体層を有する。金属有機気相エピタキシー(MOVPE)、選択的湿式化学的エッチング、反応性イオンエッチング、接触メタライゼーションを含む標準的な製造技術が、本発明の原理に従ってデバイスを製造するために使われる。こうした製造技術は、本技術に普通に熟練した者には良く知られているので、ここでは詳細に議論しない。
【0008】
図2は、本発明の原理によるモノリシックデマルチプレクスフォトレシーバの断面図を図式的に示す。数字は、関連するp−i−nフォトダイオード12とHBT18と並んで、周波数ルーティングデバイスを構成する単独の導波路11の1つを示す。例示される実施例は、FeでドーピングしたInP基板16の上で成長する。周波数ルーティングデバイスの上の層は、下部クラッド層1(nInP)、導波路コア層2(nInGaAsP)、ストップエッチ層3(InP)、ストリップローディング層4(InGaAsP)、上部クラッド層5(nInP)からなる。例示される周波数ルーティングデバイスは、埋め込みリブ導波路構造を組み込んでいるが、他のタイプの導波路構造も代わりに使えることが、本技術に普通に熟練した者によって認識される。
【0009】
p−i−nフォトダイオード12は、アブソーバ層6(n−InGaAs)、p−コンタクト層7(pInGaAs)からなる。アブソーバ層6は、p−i−nフォトダイオード12のn−コンタクト層の役目をする導波路コア層2の上に位置する。HBT18は、コレクタとベースが同じ材料から形成され、それらの間にホモ接合が形成される、シングルへテロ接合バイポーラトランジスタ(SHBT)である。SHBT18は、コレクタ層6、ベース層7、エミッタ層8(nInP)、エミッタコンタクト層9(nInGaAs)からなる。p−i−nフォトダイオード12の場合と同じように、導波路コア層2はSHBTのサブコレクタの役目をする。
【0010】
図2に示すデマルチプレクスフォトレシーバは、わずか3つのエピタキシャル成長ステップで製造された。第1ステップでは、下部クラッド層1、導波路コア層2、ストップエッチ層3、ストリップローディング層4がエピタキシャルとして基板16上に成長した。その後湿式化学的エッチングが、ストリップローディング層4にリブを形成するために行われた。第2のエピタキシャル成長ステップでは、上部クラッド層5が成長してリブを埋め、埋め込みリブ導波路構造を完成させた。次いで、SiOマスクが、周波数ルーティングデバイスを構成する基板の完成された導波路部分の上に堆積され、ストリップローディング層4と上部クラッド層5が、基板の残りの部分からエッチングで除去された。SiOマスクはそのままにして、p−i−nフォトダイオード12とSHBT18が、第3エピタキシャル成長ステップで、コレクタ6、ベース層7、エミッタ層8、エミッタコンタクト層9を成長させることによって製造された。その後湿式エッチングが行われ、p−i−nフォトダイオード12とSHBT18両方のメサ構造を実現する。
【0011】
例えばFeからなる、電気的に絶縁された領域10が、ルーティングデバイスとp−i−nフォトダイオード12の間に植え込まれた。領域10はp−i−nフォトダイオード12をお互いに電気的に絶縁する。電気的に絶縁された領域10がなかった場合、フォトダイオードは周波数ルーティングデバイスの導波路を経由してお互いに通信出来た。植え込み処理が行われ、周波数ルーティングデバイスの導波路の散乱ロスの過度の増大なしに、高度に抵抗性の領域が生じた。植え込みの後、デバイスは300℃で10分間アニールされた。AuGe/AuやAuといった従来の金属接点が、オーミック接点22、24、26、28、30を提供するためにメサの平面に蒸着された。出来上がったデマルチプレクスフォトレシーバの不活性化が、デバイス全体にポリイミドを堆積することによって達成された。
【0012】
上記で詳細に述べたように、本発明は、各デバイスの少なくとも1つの層が他のデバイスでも使われるように、お互いに互換性のあるデバイス構造を注意深く選択することによって、有利には周波数ルーティングデバイス、p−i−nフォトダイオード、HBTを集積する。特に、選択された特定のHBTはSHBTであり、コレクタ、ベース層によって形成されたヘテロ接合がp−i−nフォトダイオードのアブソーバ、p−コンタクト層の役目も果たす。その結果、SHBTとp−i−nフォトダイオードの両方は、同じ一連のエピタキシャル堆積の間に形成される。さらに、(より普通に使われる非ドーピング材料ではなく)nでドーピングした材料から形成されるコア層を有する周波数ルーティングデバイスを利用することによって、コア層はp−i−nフォトダイオード、SHBT両方のサブコレクタ層の役目も果たす。導波路の光学的特性は、非ドーピング材料ではなくnでドーピングされた材料を使っても実質上影響されない。
【0013】
図3は、本発明で使われる、増幅器回路の1例を示す。回路は、各々が図2に示す構造を有する5つのSHBT30、32、34、36、38と、バイアスとフィードバックのための4つの抵抗31、33、35、37からなる、トランスインピーダンス構成を有する。増幅器回路に関する追加的な詳細は米国特許第5、063、426号にみられる。本技術に普通に熟練した者は、本発明が、図3に示す特定の増幅器の実施例に制限されないことを認識するだろう。むしろ、回路の使用目的である特定の適用例に基づいて、何らかの適当な回路が選択される。
【図面の簡単な説明】
【図1】本発明によるモノリシック集積デマルチプレクスフォトレシーバの略図を示す。
【図2】図1に示すデマルチプレクスフォトレシーバの断面図を図式的に示す。
【図3】本発明で使われる例示される増幅器回路を示す。

Claims (11)

  1. 半絶縁InP基板(16)とその上に配置された導電的にドープされたInGaAsP層(2)を含むモノリシック集積デマルチプレクスフォトレシーバ(10)であって、
    前記導電的にドープされたInGaAsP層(2)上に形成され、光信号を伝播する複数の導波路を含み、InP,InGaAs及びInGaAsPの群より選択される第1の複数の半導体層を含むデバイス(11)、
    前記導電的にドープされたInGaAsP層(2)上に形成され、InP,InGaAs及びInGaAsPから選択される第2の複数の半導体層を含む少なくとも一つのp−i−nフォトダイオード(12)であって、前記少なくとも一つのp−i−nフォトダイオード(12)の前記第2の複数の半導体層は、前記第2の前記導電的にドープされたInGaAsP層(2)上に位置するドープされたInGaAs層を含み、前記少なくとも一つのp−i−nフォトダイオード(12)の前記ドープされたInGaAs層は、前記少なくとも一つのp−i−nフォトダイオード(12)にアブソーバ層を形成し、
    前記導電的にドープされたInGaAsP層(2)上に形成され、InP,InGaAs及びInGaAsPから選択された第3の複数の半導体層を含む少なくとも一つのシングルヘテロ接合バイポーラトランジスタ(18)であって、少なくとも一つのシングルヘテロ接合バイポーラトランジスタ(18)に位置する前記第3の複数の半導体層のうちの一つは、前記導電的にドープされたInGaAsP層(2)上に位置するドープされたInGaAs層を含み、少なくとも一つのシングルヘテロ接合バイポーラトランジスタ(18)の前記ドープされたInGaAs層は、少なくとも一つのシングルヘテロ接合バイポーラトランジスタ(18)にコレクタ層を形成する
    ことを特徴とするモノリシック集積デマルチプレクスフォトレシーバ(10)。
  2. 請求項1記載のフォトレシーバにおいて、更に、前記ドープされたInGaAs層がn−型ドープInGaAs層であり、更に、p−型ドープInGaAs層(7)が前記n−型ドープInGaAs層上に位置付けられ、前記p−i−nフォトダイオード(12)及び前記ヘテロ接合バイポーラトランジスタ(18)の双方に共通することを特徴とする請求項1記載のフォトレシーバ。
  3. 前記InGaAs層(7)が、前ヘテロ接合バイポーラトランジスタ(18)のベース層として機能することを特徴とする請求項2記載のフォトレシーバ。
  4. 前記ヘテロ接合バイポーラトランジスタ(18)が、前記ドープされたInGaAsベース層(7)上に位置するドープされたInP層(8)を含むことを特徴とする請求項3記載のフォトレシーバ。
  5. 請求項1記載のフォトレシーバにおいて、更に、前記導電的にドープされたInGaAsP層(2)が前記デバイス(11)の導波路コアとして、及び前記p−i−nフォトダイオード(12)と前記シングルヘテロ接合バイポーラトランジスタ(18)のn−ドープコンタクト層として機能することを特徴とする請求項1記載のフォトレシーバ。
  6. 請求項1記載のフォトレシーバにおいて、更に、電気的絶縁領域が、前記デバイス(11)と前記p−i−nフォトダイオードの間の前記導電的にドープされたInGaAsP層(2)に配置されることを特徴とする請求項1記載のフォトレシーバ。
  7. 請求項6記載のフォトレシーバにおいて、更に、前記デバイス(11)が、前記導電的にドープされたInGaAsP層(2)上に位置されるInP層(3)を含むことを特徴とする請求項6記載のフォトレシーバ。
  8. 請求項6記載のフォトレシーバにおいて、更に、前記導電的にドープされたInGaAsP層(2)が、nドープInGaAsP層であり、前記デバイス(11)の下部クラッド層として機能するInP層(1)上に配置されることを特徴とする請求項6記載のフォトレシーバ。
  9. 請求項8記載のフォトレシーバにおいて、更に、電気的絶縁領域が、前記デバイス(11)と前記p−i−nフォトダイオードの間のnドープInGaAsP層に配置されることを特徴とする請求項8記載のフォトレシーバ。
  10. 請求項9記載のフォトレシーバにおいて、更に、電気的絶縁領域が、nドープInGaAsP層に植え込まれたFeを含むことを特徴とする請求項9記載のフォトレシーバ。
  11. 半絶縁InP基板(16)とその上に配置された導電的にドープされたInGaAsP層(2)を含むモノリシック集積デマルチプレクスフォトレシーバ(10)を製造するための方法であって、
    前記導電的にドープされたInGaAsP層(2)上に形成され光信号を伝播する複数の導波路を含み、InP,InGaAs及びInGaAsPより選択される第1の複数の半導体層を含むデバイス(11)を提供する工程、
    前記導電的にドープされたInGaAsP層(2)上に形成され、InP,InGaAs及びInGaAsPから選択される第2の複数の半導体層を含む少なくとも一つのp−i−nフォトダイオード(12)を形成する工程であって、前記少なくとも一つのp−i−nフォトダイオード(12)の前記第2の複数の半導体層は、前記第2の前記導電的にドープされたInGaAsP層(2)上に位置するドープされたInGaAs層を含み、前記少なくとも一つのp−i−nフォトダイオード(12)の前記ドープされたInGaAs層は、前記少なくとも一つのp−i−nフォトダイオード(12)にアブソーバ層を形成し、
    前記導電的にドープされたInGaAsP層(2)上に、InP,InGaAs及びInGaAsPから選択された第3の複数の半導体層を含む少なくとも一つのシングルヘテロ接合バイポーラトランジスタ(18)を形成する工程であって、少なくとも一つのシングルヘテロ接合バイポーラトランジスタ(18)に位置する前記第3の複数の半導体層のうちの一つは、前記導電的にドープされたInGaAsP層(2)上に位置するドープされたInGaAs層を含み、少なくとも一つのシングルヘテロ接合バイポーラトランジスタ(18)の前記ドープされたInGaAs層は、少なくとも一つのシングルヘテロ接合バイポーラトランジスタ(18)にコレクタ層を形成する
    ことを特徴とするモノリシック集積デマルチプレクスフォトレシーバ(10)を製造する方法。
JP21292696A 1995-08-14 1996-08-13 InP/InGaAsモノリシック集積デマルチプレクスフォトレシーバ及びその製造方法 Expired - Fee Related JP3816157B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/514,707 US5689122A (en) 1995-08-14 1995-08-14 InP/InGaAs monolithic integrated demultiplexer, photodetector, and heterojunction bipolar transistor
US08/514707 1995-08-14

Publications (2)

Publication Number Publication Date
JPH09121041A JPH09121041A (ja) 1997-05-06
JP3816157B2 true JP3816157B2 (ja) 2006-08-30

Family

ID=24048365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21292696A Expired - Fee Related JP3816157B2 (ja) 1995-08-14 1996-08-13 InP/InGaAsモノリシック集積デマルチプレクスフォトレシーバ及びその製造方法

Country Status (5)

Country Link
US (1) US5689122A (ja)
EP (1) EP0758799B1 (ja)
JP (1) JP3816157B2 (ja)
CA (1) CA2181846C (ja)
DE (1) DE69637437T2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH1873H (en) * 1995-12-01 2000-10-03 The United States Of America As Represented By The Secretary Of The Army Single-chip, multi-functional optoelectronic device and method for fabricating same
US6198853B1 (en) * 1997-10-31 2001-03-06 Oki Electric Industry Co., Ltd. Semiconductor optical functional element
GB2334396B (en) * 1998-04-02 2000-02-02 Bookham Technology Ltd Connecting a plurality of circuit boards
US6228673B1 (en) * 1999-05-13 2001-05-08 Hughes Electronics Corporation Method of fabricating a surface coupled InGaAs photodetector
US7692212B1 (en) * 2004-12-07 2010-04-06 Hrl Laboratories, Llc Transistor with InGaAsP collector region and integrated opto-electronic devices employing same
US6586718B2 (en) 2000-05-25 2003-07-01 Matsushita Electric Industrial Co., Ltd. Photodetector and method for fabricating the same
US7009210B2 (en) * 2000-10-06 2006-03-07 Alphion Corporation Method and apparatus for bit-rate and format insensitive performance monitoring of lightwave signals
JP2002174801A (ja) * 2000-12-07 2002-06-21 Oki Electric Ind Co Ltd 半導体光機能装置
US6525348B1 (en) * 2001-07-17 2003-02-25 David C. Scott Two terminal edge illuminated epilayer waveguide phototransistor
US7283694B2 (en) * 2001-10-09 2007-10-16 Infinera Corporation Transmitter photonic integrated circuits (TxPIC) and optical transport networks employing TxPICs
US7072557B2 (en) * 2001-12-21 2006-07-04 Infinera Corporation InP-based photonic integrated circuits with Al-containing waveguide cores and InP-based array waveguide gratings (AWGs) and avalanche photodiodes (APDs) and other optical components containing an InAlGaAs waveguide core
KR100469642B1 (ko) * 2002-05-31 2005-02-02 한국전자통신연구원 특정 파장의 빛을 선택적으로 검출하는 광수신기 및 그제조 방법
US6727530B1 (en) * 2003-03-04 2004-04-27 Xindium Technologies, Inc. Integrated photodetector and heterojunction bipolar transistors
US6987306B2 (en) * 2003-07-17 2006-01-17 Epitaxial Technologies Monolithic photoreceiver technology for free space optical networks
US7035517B2 (en) * 2003-11-10 2006-04-25 Boris Gilman Integrated demultiplexer/photoreceiver for optical networks and method of controlling transparency of optical signal transmission layer
US7339726B2 (en) * 2004-12-09 2008-03-04 Epitaxial Technologies Modulating retroreflector array using vertical cavity optical amplifiers
KR100948596B1 (ko) * 2007-12-10 2010-03-23 한국전자통신연구원 레이저 레이다 영상 신호용 출력제어 회로 집적 광 검출기어레이 집적 소자 및 그의 제조 방법
CN101330058B (zh) * 2008-07-31 2010-06-02 中国电子科技集团公司第十三研究所 波导光探测器和异质结双极性晶体管的单片集成方法
JP5628681B2 (ja) 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 バイポーラトランジスタ
US8395237B2 (en) * 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
US8482078B2 (en) 2011-05-10 2013-07-09 International Business Machines Corporation Integrated circuit diode
WO2013066325A1 (en) * 2011-11-02 2013-05-10 Intel Corporation Waveguide avalanche photodetectors
WO2015048304A2 (en) 2013-09-25 2015-04-02 Princeton Infrared Technologies, Inc. LOW NOISE InGaAs PHOTODIODE ARRAY
RU2641620C1 (ru) * 2016-09-20 2018-01-18 Общество с ограниченной ответственностью "ДЕтектор Фотонный Аналоговый" Лавинный фотодетектор
US10666353B1 (en) 2018-11-20 2020-05-26 Juniper Networks, Inc. Normal incidence photodetector with self-test functionality
CN114788018A (zh) * 2019-12-19 2022-07-22 电光-Ic股份有限公司 包括单片集成的光电二极管和跨阻放大器的光接收器
CN114664959B (zh) * 2022-03-15 2023-10-10 北京工业大学 一种基于光子晶体的多通道探测器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682815B2 (ja) * 1986-09-29 1994-10-19 松下電器産業株式会社 光集積回路
US5002350A (en) * 1990-02-26 1991-03-26 At&T Bell Laboratories Optical multiplexer/demultiplexer
US5063426A (en) * 1990-07-30 1991-11-05 At&T Bell Laboratories InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor
US5136671A (en) * 1991-08-21 1992-08-04 At&T Bell Laboratories Optical switch, multiplexer, and demultiplexer
JP3292894B2 (ja) * 1993-05-12 2002-06-17 日本電信電話株式会社 集積化受光回路

Also Published As

Publication number Publication date
US5689122A (en) 1997-11-18
DE69637437T2 (de) 2009-03-05
EP0758799A3 (en) 1998-08-19
JPH09121041A (ja) 1997-05-06
EP0758799B1 (en) 2008-02-20
EP0758799A2 (en) 1997-02-19
CA2181846C (en) 1999-03-30
CA2181846A1 (en) 1997-02-15
DE69637437D1 (de) 2008-04-03

Similar Documents

Publication Publication Date Title
JP3816157B2 (ja) InP/InGaAsモノリシック集積デマルチプレクスフォトレシーバ及びその製造方法
US5889296A (en) Semiconductor optical device and an optical processing system that uses such a semiconductor optical system
US5063426A (en) InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor
US6229189B1 (en) Multi-function optoelectronic device structure
US20030165314A1 (en) InP-based photonic integrated circuits with Al-containing waveguide cores and InP-based array waveguide gratings (AWGs) and avalanche photodiodes (APDs) and other optical components containing an InAlGaAs waveguide core
Chandrasekhar et al. Monolithic eight-wavelength demultiplexed receiver for dense WDM applications
US4297720A (en) Multi-photodiodes
US6437891B1 (en) Integrated dual-wavelength transceiver
Akahori et al. 10-Gb/s high-speed monolithically integrated photoreceiver using InGaAs pin PD and planar doped InAlAs/InGaAs HEMTs
KR100469642B1 (ko) 특정 파장의 빛을 선택적으로 검출하는 광수신기 및 그제조 방법
US5610095A (en) Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same
Chang et al. A novel electronically switched four-channel receiver using InAlAs-InGaAs MSM-HEMT technology for wavelength-division-multiplexing
US20020004255A1 (en) Method of fabricating electro-absorption modulator integrated laser
Chandrasekhar Optoelectronic system integration using InP-based HBTs for lightwave communications
US20040202402A1 (en) Integrated optoelectronics devices
JPH09121043A (ja) 集積回路光回路網ユニット
EP4310925A1 (en) A wavelength division multiplexing receiver
JPH0344989A (ja) 集積型光半導体装置
KR100440253B1 (ko) 광수신기 및 그 제조 방법
KR19990021365A (ko) 광전자 집적 회로의 제조방법
JP2663842B2 (ja) 半導体受光素子
JP2646978B2 (ja) 半導体受光素子
Syao et al. 16-channel monolithically integrated InP-based pin/HBT photoreceiver array with 11-GHz channel bandwidth and low cross talk
JPH05226634A (ja) 集積型光検出器及びそれを備えたコヒーレント光通信システム
Bauer et al. MONOLITHIC DUAL-PIN-FET COMBINATION FOR COHERENT OPTICAL BALANCED RECEIVERS

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040817

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees