JP3815363B2 - 光デバイスの製造方法 - Google Patents
光デバイスの製造方法 Download PDFInfo
- Publication number
- JP3815363B2 JP3815363B2 JP2002107211A JP2002107211A JP3815363B2 JP 3815363 B2 JP3815363 B2 JP 3815363B2 JP 2002107211 A JP2002107211 A JP 2002107211A JP 2002107211 A JP2002107211 A JP 2002107211A JP 3815363 B2 JP3815363 B2 JP 3815363B2
- Authority
- JP
- Japan
- Prior art keywords
- mirror
- layer
- optical device
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
Description
【発明の属する技術分野】
本発明は、光通信システム等に使用される光デバイスの製造方法に関し、特に、光スイッチ等に使用されミラーを使用して空間的に光信号を反射する光デバイスの製造方法に関する。
【0002】
【従来の技術】
通信トラヒックの増大に伴い、光ファイバを伝送路とする光通信システムの普及がますます加速してきている。これに伴い、基幹系のOXC(オプティカル・クロス・コネクト)及びメッシュ型ネットワークにおけるOADM(オプティカル・アド・ドロップ・モジュール)等、ノードシステムの付加価値が高まり、これらのシステムの中心をなす光デバイスへの期待も大きくなってきている。
【0003】
とりわけ、光スイッチは、光信号を電気信号に変換することなく、そのままの形で高速にスイッチングすることができるため、システムコストを大幅に低減することができるというメリットを持ち、ノード技術の核となるデバイスとして位置づけられている。
【0004】
このような光デバイスとして、従来、US.Patent 6,300,619に開示されたものがある。図17はこの従来の光デバイスを示す。円板状のミラー17と、その周囲のフレーム91と、ミラー固定部20とは、ポリシリコンを堆積することにより形成されており、これらのミラー17、フレーム91及びミラー固定部20は、夫々バネ30、32を介して連結されている。ミラー固定部20は、梁19、26を介してベースとなるシリコン基板13に連結されている。
【0005】
これにより、梁19、26を熱変形で反らせることにより、ミラー17、フレーム91、バネ30、32、及びミラー固定部20からなるミラー構造体を、シリコン基板13上から、Z軸方向(紙面に垂直の方向)に浮かび上がらせることができる。
【0006】
このミラー17の下方におけるシリコン基板13上に、電極パッド(図示せず)を形成しておき、ミラー17と電極パッドとの間に電圧を印加し、生じる静電力により、このミラー17を回転駆動させる。ミラー17はバネ30、32の2軸(X軸、Y軸)を中心に駆動し、ミラー17に照射された光信号を任意の方向に反射させることで、空間的に光路スイッチングを行う。
【0007】
このように構成された光スイッチでは、ミラー17をポリシリコンの堆積により形成するため、ミラー面の平滑度(ラフネス)を向上させることが困難である。また、ポリシリコン自体が内部応力を持つため、ミラー17に反りを生じやすく、平坦度(フラットネス)を確保することが難しい。このため、反射した光信号が散乱し、いわいる光スイッチにおける挿入光信号の強度損失(以降、挿入損失と記述する)が発生してしまう。
【0008】
また、このような反りを低減するため、ミラーの大口径化は難しい。ミラー面積が小さくなると、挿入した光信号がミラー面に入りきらず、いわゆる”けられ”を生じ、これも挿入損失を大きくする原因になる。
【0009】
光通信では、光信号の強度が劣化すると、増幅させるための設備を追加する必要がある。このため、光スイッチ及びその他のデバイスを通過する際の挿入損失が大きいと、それだけ、システムコストが増大する。つまり、光通信用のデバイスでは、挿入損失の低減が、極めて重要な性能指標となる。
【0010】
よって、図17に示す従来の光スイッチは、挿入損失の低減という観点から致命的な問題を含んでいると考えられる。
【0011】
このような、ポリシリコンの堆積によるミラー形成方法に対して、その問題点を克服した従来技術として、International Conferrence of Optical MEMS 2001において発表された「Single Crystalline Mirror Actuated Electrostatically by Terraced Electrodes With High-Aspect Ratio Torsion Spring」 by Renshi Sawada @NTT Telecommunications Energy Laboratoriesがあげられる。
【0012】
この光スイッチでは、前述の光スイッチと同様に、電極とミラーとを所定のクリアランスを設けて配置し、静電力でミラーを回転駆動する。しかし、この光スイッチは、ミラーにポリシリコンを使用せず、単結晶シリコンを使用している。単結晶シリコンは、容易に厚いミラーを形成することができ、かつ、研磨により極めて平滑なミラー面を形成することが可能である。そのため、大口径で、平滑及び平坦なミラーを形成することができ、光信号の低損失化を実現できる。
【0013】
図18(a)はこの従来の光スイッチの製造途中のデバイス構造を示す断面図、図18(b)は同じくその平面図、図19は得られた光スイッチを示す断面図である。この従来技術においては、SOI(Silicon On Insulator)基板のデバイス層101にミラー102が形成されている。即ち、デバイス層101に、円板状のミラー102及びジグザグ状のバネ103の形状をパターニングし、裏打ち材106をエッチングしてミラー102及びバネ103に整合する部分を除去することによって、ミラー構造体107が形成されている。次いで、このミラー構造体107を、電極108が形成された電極基板104上に、この電極108の両側に設けられた支柱105を介して接合することにより、光スイッチが完成する。
【0014】
この場合に、この種の光スイッチにおいては、バネ103をいかにやわらかく形成できるかが、大きな課題となる。なぜならば、バネ103がやわらかいことによって、ミラー102を大きい角度で回転駆動することができ、即ち、反射光の飛ぶ範囲を広げることができる。結果的に、スイッチの大規模化(入力ポート数と出力ポート数の増大)を可能にするからである。
【0015】
また、その際に静電力に必要な電圧も低く抑えられるため、システムの低電圧化を実現できる。
【0016】
更に、ある一定の角度にミラー102を位置決めし、固定しておくためには、姿勢制御技術が必要になるが、この制御においても、バネがやわらかく、弱い静電力で駆動できることは、精度及び安定性の観点から極めてメリットが大きい。
【0017】
【発明が解決しようとする課題】
しかしながら、前記発表による光スイッチでは、ミラー102とバネ103はデバイス層101の厚さに依存して共通である。前述のようにミラーは平坦で反りがないことが望ましい。このためには、デバイス層101は可及的に厚いほうが有利である。しかし、それに伴い、バネ103の厚さも厚くなってしまうため、バネ103をやわらかくするという他方の課題に対しては限界があり、不十分な構造となっている。
【0018】
このように、従来技術においては、ミラーの平坦化には限界があり、このため、ミラーの低挿入損失化が困難である。この理由は、ミラーをポリシリコンの堆積で形成するためであり、ポリシリコンで形成されたミラー面では、平滑度(ラフネス)を向上させることが難しい。また、ポリシリコン自体が内部応力を持つため、ミラーに反りが生じやすく、平坦度(フラットネス)を確保することが難しい。このため、反射した光信号が散乱し、挿入損失を増大させてしまう。
【0019】
また、このような反りを低減するために、ミラーを大口径化することは困難である。ミラー径が小さくなると、挿入した光信号がミラー面に入りきらず、いわゆる”けられ”が生じ、これも挿入損失を大きくする原因になる。
【0020】
従来の光デバイスにおける二つ目の課題は、ポート数の大規模化、低電圧駆動、更にはミラー駆動の高精度化が困難なことである。これは、駆動ミラーを支持するバネの剛性を小さくできないためである。従来の光デバイスにおいては、ミラー面での損失を小さくするため、ミラーとして単結晶シリコンを使用した場合でも、ミラーとバネがSOI基板のデバイス層の厚さにより決まり、従って同一である。前述のように、ミラーは平坦で反りがない方が好ましく、このため、デバイス層は可及的に厚くしたいが、それに伴い、バネが厚くなり、バネをやわらかくすることができない。このため、ミラーを大きい角度で回転駆動することができず、スイッチの大規模化ができない。また、その際に静電力に必要な電圧も大きくする必要があり、システムの低電圧化が困難である。更に、ある一定の角度にミラーを位置決めし、固定しておくためには、姿勢制御技術が必要になるが、この制御においても、バネの剛性が高いため、精度及び安定性の観点から不利となる。
【0021】
このように、従来の光デバイスでは、低挿入損失と、ポート数の大規模化を両立することができなかった。
【0022】
本発明はかかる問題点に鑑みてなされたものであって、ミラーの平坦性及び平滑性を十分確保し、かつ、バネ剛性も小さくすることにより、低挿入損失及びポート数の大規模化、低電圧駆動、更にはミラー駆動の高精度化を実現することができる光デバイスの製造方法を提供することを目的とする。
【0028】
【課題を解決するための手段】
本発明に係る光デバイスの製造方法は、電極基板上に複数個の電極パッド及びこの電極パッドに接続された電極配線を形成すると共に支柱を設ける工程と、エッチングストッパ層が中間層として形成されたミラー基板の表面にミラーの輪郭となる部位及びアンカーとなる領域にイオン注入して前記エッチングストッパ層まで達する不純物領域を形成する工程と、全面にイオン注入して前記エッチングストッパ層まで到達しない薄い不純物層を形成する工程と、前記不純物層を前記不純物層よりも深くエッチングすることにより前記ミラーに接続された複数個のバネと前記アンカーをパターニングする工程と、前記ミラー基板と前記電極基板とを前記支柱と前記アンカーとを接合することにより張り合わせる工程と、前記ミラー基板を前記エッチングストッパ層、前記不純物層及び前記不純物領域をマスクとして湿式エッチングして前記ミラー基板を選択的に除去した後前記エッチングストッパ層を除去して前記可動ミラーが前記バネにより支持されて空中に浮遊する構造を得る工程と、を有し、前記可動ミラーの厚さをtm、前記バネの厚さをtsとしたとき、tm>tsであることを特徴とする。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。図1は本発明の実施例に係る光スイッチを示す平面図、図2は同じくその断面図である。本発明の光デバイスは、ミラー1と電極パッド2が空間を挟んで対向し、両者間で発生する静電力でミラーを駆動させる構造をとっている。
【0030】
電極基板3は絶縁膜5により被覆されており、この電極基板3上に、複数個の電極パッド2と、この電極パッド2に接続された複数個の電極配線4とが形成されている。電極配線4は駆動回路(図示せず)に接続されており、この駆動回路により電極配線4を介して電極パッド3に駆動電流が供給される。電極パッド2は、扇形をなし、円周上の4等配の位置に、相互間に適長間隔をおいて配列されている。なお、この電極パッド2は4個に限らない。
【0031】
そして、電極基板3上に、2個の支柱6が設けられており、この支柱6の上に、夫々アンカー7が積層されている。この2個のアンカー7には、バネ8aを介してフレーム9が連結されており、従って、フレーム9は、バネ8aを介してアンカー7により支持されている。また、フレーム9の中央部はくりぬかれた形状を有し、このフレーム9の中央部に、円板状のミラー1が配置されている。このミラー1はフレーム9にバネ8bを介して支持されている。
【0032】
本実施例においては、バネ8a及びバネ8bの厚さtsは、ミラー1の厚さtmよりも小さい(tm>ts)。よって、バネ8a、8bは厚さがtmである場合よりも剛性が低く、軟らかいものであり、一方、ミラー1は厚さがtsである場合よりも剛性が高く、平坦性が優れているものである。これにより、反りの無い剛性の高いミラー1と、小さな静電力で容易に駆動可能な剛性の低いバネ8a、8bを両立させている。
【0033】
次に、図3乃至図11を参照して、本実施例の光スイッチの製造方法について説明し、その構造を更に詳細に説明する。なお、各図において(a)は平面図、図(b)は断面図である。先ず、図3に示すように、シリコン基板からなる電極基板3の表層に絶縁膜5を形成する。絶縁膜5としては、酸化膜及び窒化膜等がある。
【0034】
次に、図4に示すように、この絶縁膜5の上に所定形状の電極パッド2及びこの電極パッド2に接続された電極配線4を形成する。電極パッド2は、金及びタンタル等の金属層、又はポリシリコン層等をパターニングすることにより形成することができる。但し、電極パッド2の構成材料としては、後工程で、ダメージを受けない材料を選択することが必要である。なお、電極配線4は駆動回路(図示せず)に接続される。
【0035】
次に、図5に示すように、電極基板3上の電極パッド2を挟む位置に、1対の支柱6を形成する。支柱6の形成方法としては、例えば、図11(a)乃至(c)に示すものがある。先ず、図11(a)に示すように、電極基板3に、数μm程度の高さの台座301を設け、図11(b)に示すように、この台座301上に、ガラス基板601を貼り合わせ、図11(c)に示すように、ガラス基板601のみを台座301の境界で、ダイシングにより切断し、台座301に接合されていない部分のガラス基板601を除去する。これにより、支柱6を設けることができる。
【0036】
支柱6としては、このガラス基板以外に、例えば、ポリイミド等の樹脂等を使用することもできる。また、電極基板3を直接深く支柱の高さ分だけエッチングすることにより、支柱6を形成し、電極基板3と支柱6を同一のシリコン基板から形成することも可能である。以上の工程で、電極基板3側の層構成が完成する。
【0037】
一方、ミラー基板側は、中間にエッチングストッパ層を有する多層基板を使用して形成することができる。本実施例では、図6に示すように、シリコン層からなる裏打ち層13上に、酸化シリコン膜からなるインシュレータ層12が形成され、このインシュレータ層12上にシリコン層からなるデバイス層10が形成されたSOI(シリコン・オン・インシュレータ)基板を使用する。このSOI基板の仕様は、例えば、シリコンデバイス層10の厚さが20μm、酸化シリコン膜からなるインシュレータ層12の厚さが0.5μm、シリコン裏打ち層13の厚さが525μmである。
【0038】
なお、SOI基板以外には、シリコン層とシリコン層との積層体、又はシリコン層/ガラス基板/シリコン層を静電接合によって多層化したもの等、後述するエッチング工程でエッチングストッパ層となり得る中間層を有する多層基板であれば、これを使用することができる。
【0039】
次に、ミラー基板の作成方法について説明する。先ず、図6に示すように、SOI基板のデバイス層10に、ボロンを所定のパターンで注入し、拡散させて、ボロン層11a及びボロン層11bを形成する。ボロン層11aはミラー1を形成する領域を縁取るようにリング状に配置される。また、ボロン層11bは、アンカー7を形成する矩形の領域に配置される。
【0040】
この場合に、図6(a)に示すように、ボロン層11a、11bは、いずれも、デバイス層10の全厚にわたって、デバイス層10を貫通するように注入される。即ち、打ち込まれるボロンは、デバイス層10の表面から入り、SOI基板の中間層であるインシュレータ層12まで到達するようにする。こうすることにより、後工程の犠牲層エッチング工程にて、ミラー1の厚さtmを、デバイス層10の厚さと同じにすることができる。つまり、デバイス層10の厚さが十分厚い種類のSOI基板を使用することによって、ミラー1の厚さも厚くすることができ、結果として、反りが無く、剛性が高いミラー1を得ることができる。本実施例では、上述したように、デバイス層10の厚さを20μmとしたので、ミラー層1の厚さtmも20μmとなっている。
【0041】
次に、図7に示すように、新たに、全面にボロン層11cを形成する。このボロン層11cは、後に、バネ8a、8b及びフレーム9を形成するための層となる。ボロン層11cの厚さは、バネの厚さtsにも相当するため、デバイス層10の厚さに対して十分薄いものとする。前述したように、バネ8a、8bの剛性を低く抑える必要があるため、ボロン層11cを薄くすることにより、バネ厚を薄くし、剛性を低く抑えることができる。このボロン層11cの厚さは、例えば、2μmである。
【0042】
なお、本発明における効果を得るために、望ましいtmとtsの関係は、tmが8μm以上、tsが5μm以下である。この関係においては、ミラー1の平坦性を確保することができると共に、バネ8a、8bの低剛性化を両立させることができる。
【0043】
また、ボロン層11cは、ミラー1の領域にも打ち込む。この目的は、ミラー1の表面に打ち込まれたボロン層11cを、後工程の犠牲層エッチングにより、ミラー1を浮かび上がらせるときのエッチストッパ面とするためである。
【0044】
更に、ボロン層11cがデバイス層10に対して十分薄くしておく理由として、ミラー面の鏡面を確保することも挙げられる。ボロンが打ち込まれた領域の表層は、シリコンに異物が注入されることにより、その鏡面性を失う。このため、ボロンを打ち込んだ領域をミラー面にすることはできない。しかし、ボロン層11cは、後にミラー1の裏面になるため、ミラー1の鏡面性を確保する上で問題にならない。しかし、ボロン層11cを、デバイス層10の全厚にわたって形成してしまうと、ミラー1の鏡面となる表面にもボロンが到達してしまい、ミラー面の鏡面性を損なうことになってしまう。このため、ボロン層11cは、デバイス層10の厚さより十分薄くしておく必要がある。また、これが、本発明において、残したいミラー1の形に対し、その縁にだけ、デバイス層10の全厚にわたってボロン層11a、11bを形成していた理由でもある。
【0045】
続けて、図8に示すように、バネ8a、8bとフレーム9の周囲をドライエッチングによりエッチングして除去し、ミラー1,ばね8a、8b、フレーム9の形状を確定する。ここで、ドライエッチングの深さはボロン層11cの深さより深くしておくことで、バネ8a、8bとフレーム9を完全に分離させることができる。このようにして、ミラー基板が完成する。
【0046】
次に、この電極基板とミラー基板とを、図9に示すように、支柱6とボロン層11cとを接合することにより、張り合わせる。接合方法としては、静電接合、接着剤による接合、及びハンダ接合等、種々の方法を適用することができる。
【0047】
例えば、静電接合により、電極基板とミラー基板とを張り合わせる場合、支柱6としてガラスを使用したときは、電極基板とミラー基板との間に、800V程度の電圧を印加し、全体を400℃程度の温度に加熱することにより、ガラス支柱6とミラー基板のボロン層11cとの界面に、SiO2(酸化膜)が形成され、接合が完了する。
【0048】
最後に、図10に示すように、EPW(エチレンジアミン・ピロカテコール・水溶液)により、シリコン裏打ち層13をウェットエッチングし、続けて、フッ酸により酸化膜であるインシュレータ層12を除去して、ミラー1、バネ8a、8b、フレーム9を空間に浮かび上がらせる。図10において、符号100が、光デバイスとして使用するミラー面になる。
【0049】
EPWはシリコンをエッチングするが、ボロン拡散した領域はエッチングしないので、この領域は選択的にエッチングされずに残る。また、酸化膜がある領域も、その膜がマスクとなってエッチングされない。このため、EPWによるエッチングにより、SOI基板の裏打ち層13は、酸化膜であるインシュレータ層12をエッチングストッパ層としてこのインシュレータ層12に至るまでのその全ての部分がエッチングされる。デバイス層10についても、ボロン拡散されていない領域はエッチングされる。但し、ミラー1の内部の領域は、表層に形成されたボロン層11cと、側壁として形成したボロン層11aと、インシュレータ層12とによって、全方位をEPWから隔離されるため、エッチングされずに残る。
【0050】
ここで、繰り返し説明するが、このようなプロセスを行うことで、ミラー面100の鏡面性を維持しつつ、厚く剛性が高いミラー、つまり反りがないミラーを形成することができる。また、同時に、バネ8a、8bの厚さを薄くし、剛性が低いバネを得ることもできる。
【0051】
それは、ミラー1の形成方法として、ボロン層11aのように、ミラー1の輪郭にだけミラー全厚にわたって深くボロンを拡散し、ミラー面100を粗くすることなく、厚いミラー1を形成しているからである。
【0052】
また、バネ8a、8bについても、ミラー1の輪郭を決めるための深いボロン拡散とは別に、ボロン層11cという、別の浅いボロン拡散工程で、その厚さが決定されるため、厚いミラー1と薄いバネ8a、8bを両立させることができる。
【0053】
このようにして、図1及び図2に示す本実施例の光デバイスを製造することができる。次に、図12を参照して、この光デバイスの動作について説明する。複数個の電極パッド2のうち、特定の電極パッド2に選択的に電圧を印加することによって、電極パッド2とミラー1との間に静電気力を発生させる。この静電気力によって、ミラー1における電圧を印加された電極パッド2に近い領域が電極基板3側に引き寄せられ、ミラー1が図12に示すように傾く。このとき、バネ8bには、ねじれが生じている。
【0054】
本発明の実施例では、一例として、バネ8a、8bの厚さが2μm、ミラー1と電極パッド2とのクリアランス(支柱6の高さ)が100μmである。また、一例として、ミラーの直径が600μmである。このとき、ミラー1と1個の電極パッド2との間に100Vの電圧を印加すると、θ=約10°の傾きを得ることができる。図12(b)は、図12(a)の右側の電極パッド2に電圧を印加した場合のものである。
【0055】
同様に、図12(a)の下側の電極パッド2に電圧を印加すると、図12(b)に示したミラー1の傾きとは直交する方向にミラー1を傾かせることができる。また、隣接する1対の電極パッド2に同時に電圧を印加することにより、ミラー1を2軸駆動させ、その電極パッド2に印加する電圧の値を個別に設定することにより、ミラー1を任意の方向に傾斜させることができる。
【0056】
このようにして、電極パッド2に対する電圧を制御することにより、ミラー1への入射光Lを、任意の方向に反射させることができる。
【0057】
図13は、このように、可動ミラー1を有する光デバイスを、光スイッチとして使用した場合のモジュール全体の構成を示す。光ファイバの束であるファイバーアレー21の出射端から光信号が出射される。この光信号は、ファイバーアレー21に対向して配置されたミラーアレー22に照射される。このミラーアレー22は、上述の図1及び図2に示す可動ミラー1が、アレー状に多数配置されて構成されている。そして、ミラーアレー22に入射した光は、所定の方向に反射し、次段のミラーアレー23に入射し、更にこのミラーアレー23にて所定の方向に反射してファイバーアレー24に集められる。ミラーアレー22,23に配設された複数個の可動ミラーは、前述のようにして、個別に反射方向を制御することができ、従って、ファイバーアレー21から出射された光をファイバーアレー24の任意の光ファイバに入射させることができる。これにより、ファイバーアレー21に入ってきた信号光を、目的のファイバーアレー24に送りだし、スイッチングを完了する。
【0058】
次に、本発明の他の実施例について、図14を参照して説明する。前述の第1実施例では、SOI基板として、デバイス層の厚さが20μmのものを採用し、ミラーの厚さを20μmとした。しかし、ミラーの平坦度を更に一層高めるためには、更にミラーを厚くしたいという要求も生じる。そこで、デバイス層が20μm以上のSOI基板を使用することも考えられる。しかし、そのためには、その厚さ分だけミラーの輪郭となる部位にボロンを打ち込まなければならない。しかし、ボロンが拡散する深さは、一般的にボロン拡散時間の平方根に比例する。このため、デバイス層が厚くなればなるほど、即ちボロンを打ち込まなければならない領域が深くなればなるほど、拡散時間が長くなってしまう。また、現実的に、20μm以上の深さにボロンを拡散させることは、工程の安定性等も考慮すると現実的ではない。
【0059】
そこで、本発明の第2実施例においては、図14(a)に示すように、先ず、ミラー1aの輪郭となる部位に溝15(リング状に延びる溝)を形成する。例えば、デバイス層10aの厚さが30μmであれば、20μm程度の深さの溝15を形成する。次いで、図14(b)に示すように、この溝15の部分にボロンを打ち込み、ボロン層11dを形成する。この場合に、溝15の深さが20μmであるから、溝15の底と、インシュレータ層12aとの間の距離は、10μmとなり、ミラー1aの輪郭に打ち込むべきボロン層11dの深さはこの10μmですむことになる。
【0060】
この溝15を形成することにより、ミラー1aの厚さをより一層厚肉化することができ、ミラー1の平坦度を更に一層向上させることができる。
【0061】
また、図1及び図2に示す実施例では、ミラー1の厚さ方向の中心に対して、バネ8a、8bの取り付け位置がミラー1の裏面側にずれ、ミラー1に対してばね8a、8bがミラー1の厚さ方向に所謂オフセットしている。即ち、図1及び図2に示す実施例においては、バネ8a、8bの裏面(電極側)がミラー1の裏面(電極側)に一致している。
【0062】
しかし、ミラーを図12に示すように駆動し、その姿勢を制御する場合、このオフセットを最適化する必要が生じる。そこで、本第3実施例においては、第1実施例の図7に示すイオン注入工程の前工程として、図15に示すように、バネを形成する領域71を深さOsだけ掘り込んでおく。このOs量を調整することにより、前記オフセットを任意の量に調節することができる。
【0063】
これにより、図16に示すように、厚さがtmのミラー1cに対し、厚さがtsのミラー8c(tm>ts)を、ミラー1cの厚さ方向の中間に接続させることができる。つまり、ミラー1cを支持するバネ8cの位置を、ミラー1cの厚さ方向の任意の位置に設定することができる。
【0064】
なお、図7に示すイオン注入工程において、バネの所望の厚さ以上の深さにイオン注入し、その後に、バネを形成する領域71を所定の深さで堀り込んで、バネの厚さを薄くして所望の厚さにすると共に、バネの位置を調整するようにすることもできる。
【0065】
【発明の効果】
以上詳述したように本発明によれば、ミラー面の鏡面性を維持しつつ、厚さが厚く剛性が高いミラー、つまり反りがないミラーを形成することができると共に、このミラーを支持するバネの厚さを剛性が低い薄いものにすることができる。このため、反射した光信号が散乱することなく、挿入損失が極めて低い光デバイスを得ることができる。
【0066】
また、ミラーの厚さを大きくすることができるため、反りを生じさせずに大口径化することが容易である。このため、挿入した光信号がミラー面に入りきらない、いわゆる”けられ”を生じることがなく、低挿入損失な光デバイスを実現することができる。
【0067】
また、上述のようなミラーの高剛性化と同時に、バネ厚を薄くし、剛性が低いバネを確保することもできる。このため、ミラーを大きい角度で回転駆動することが可能となり、大規模光デバイスを実現できる。また、その際に静電気力に必要な電圧も小さくすることができ、システムの低電圧化を実現することができる。更に、ある一定の角度にミラーを位置決めし、固定しておくためには、姿勢制御技術が必要になるが、この制御においても、バネの剛性が低いため、精度及び安定性を向上させることができる。
【0068】
このように、本発明の光デバイスでは、低挿入損失で、かつ大規模であるという相反する要求を満足することができ、本発明の光デバイスでは、ミラーの平坦性・平滑性を十分確保し、かつ、バネ剛性も小さくすることで、低挿入損失、大規模、更には低電圧駆動及び高精度を実現する光デバイスを得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る光スイッチを示す平面図である。
【図2】同じくその断面図である。
【図3】本発明の第1実施例に係る光スイッチの製造方法を示す図であって、(a)、(b)は夫々平面図、断面図である。
【図4】同じく本発明の第1実施例に係る光スイッチの製造方法を示す図(図3の次の工程)であって、(a)、(b)は夫々平面図、断面図である。
【図5】同じく本発明の第1実施例に係る光スイッチの製造方法を示す図(図4の次の工程)であって、(a)、(b)は夫々平面図、断面図である。
【図6】同じく本発明の第1実施例に係る光スイッチの製造方法を示す図(図5の次の工程)であって、(a)、(b)は夫々平面図、断面図である。
【図7】同じく本発明の第1実施例に係る光スイッチの製造方法を示す図(図6の次の工程)であって、(a)、(b)は夫々平面図、断面図である。
【図8】同じく本発明の第1実施例に係る光スイッチの製造方法を示す図(図7の次の工程)であって、(a)、(b)は夫々平面図、断面図である。
【図9】同じく本発明の第1実施例に係る光スイッチの製造方法を示す図(図8の次の工程)であって、(a)、(b)は夫々平面図、断面図である。
【図10】同じく本発明の第1実施例に係る光スイッチの製造方法を示す図(図9の次の工程)であって、(a)、(b)は夫々平面図、断面図である。
【図11】(a)乃至(c)は本実施例の支柱の形成方法を工程順に示す断面図である。
【図12】(a)、(b)は夫々本実施例の動作を示す平面図及び断面図である。
【図13】本実施例の光スイッチの適用例を示す図である。
【図14】(a)、(b)は本発明の第2実施例に係る光スイッチの製造方法を工程順に示す断面図である。
【図15】(a)、(b)は、夫々本発明の第3実施例に係る光スイッチの製造方法を示す平面図及び断面図である。
【図16】本発明の第3実施例に係る光スイッチを示す断面図である。
【図17】従来の光スイッチを示す平面図である。
【図18】(a)、(b)は、従来の他の光スイッチを示す断面図、平面図である。
【図19】同じくその断面図である。
【符号の説明】
1,1a、1c:ミラー
2:電極パッド
3:電極基板
4:電極配線
6:支柱
7:アンカー
8a、8b、8c:バネ
9:フレーム
Claims (12)
- 電極基板上に複数個の電極パッド及びこの電極パッドに接続された電極配線を形成すると共に支柱を設ける工程と、エッチングストッパ層が中間層として形成されたミラー基板の表面にミラーの輪郭となる部位及びアンカーとなる領域にイオン注入して前記エッチングストッパ層まで達する不純物領域を形成する工程と、全面にイオン注入して前記エッチングストッパ層まで到達しない薄い不純物層を形成する工程と、前記不純物層を前記不純物層よりも深くエッチングすることにより前記ミラーに接続された複数個のバネと前記アンカーをパターニングする工程と、前記ミラー基板と前記電極基板とを前記支柱と前記アンカーとを接合することにより張り合わせる工程と、前記ミラー基板を前記エッチングストッパ層、前記不純物層及び前記不純物領域をマスクとして湿式エッチングして前記ミラー基板を選択的に除去した後前記エッチングストッパ層を除去して前記可動ミラーが前記バネにより支持されて空中に浮遊する構造を得る工程と、を有し、前記可動ミラーの厚さをtm、前記バネの厚さをtsとしたとき、tm>tsであることを特徴とする光デバイスの製造方法。
- 前記不純物領域を形成する工程は、前記ミラーの輪郭となる部位に溝を形成した後、イオン注入することを特徴とする請求項1に記載の光デバイスの製造方法。
- 前記不純物層を形成する工程は、前記バネを形成すべき領域を堀り込んでこの領域を薄くした後、イオン注入することを特徴とする請求項1に記載の光デバイスの製造方法。
- 前記電極基板は、シリコン基板の表面に絶縁膜を形成したものであることを特徴とする請求項1に記載の光デバイスの製造方法。
- 前記ミラー基板は、SOI(シリコン・オン・インシュレータ)基板であり、前記エッチングストッパ層はシリコン酸化膜であることを特徴とする請求項1に記載の光デバイスの製造方法。
- 前記不純物層及び前記不純物領域は、ボロンをイオン注入した後拡散させることにより形成することを特徴とする請求項5に記載の光デバイスの製造方法。
- 前記バネと前記アンカーとをパターニングする工程は、前記アンカーと、前記可動ミラーの周辺に配置されたフレームと、前記アンカーと前記フレームとを接続するバネと、前記フレームと前記可動ミラーとを接続するバネとをパターニングすることを特徴とする請求項1に記載の光デバイスの製造方法。
- 前記電極基板は前記支柱を形成すべき領域に高い段差が形成されており、前記電極基板に支柱形成材料を張り合わせた後、前記段差の輪郭で前記支柱形成材料を切断することにより、前記支柱を設けることを特徴とする請求項1に記載の光デバイスの製造方法。
- 前記バネの厚さtsは、前記不純物層の深さで規定することを特徴とする請求項1に記載の光デバイスの製造方法。
- 前記可動ミラーの厚さtmは、前記不純物領域の深さで規定することを特徴とする請求項1に記載の光デバイスの製造方法。
- 前記可動ミラーの厚さtmは、前記不純物領域の深さと前記溝の深さの和で規定することを特徴とする請求項2に記載の光デバイスの製造方法。
- 前記不純物層及び前記不純物領域の形成は、ボロンのイオン注入及び拡散によりおこなうことを特徴とする請求項1に記載の光デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002107211A JP3815363B2 (ja) | 2002-04-09 | 2002-04-09 | 光デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002107211A JP3815363B2 (ja) | 2002-04-09 | 2002-04-09 | 光デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003302586A JP2003302586A (ja) | 2003-10-24 |
JP3815363B2 true JP3815363B2 (ja) | 2006-08-30 |
Family
ID=29391276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002107211A Expired - Fee Related JP3815363B2 (ja) | 2002-04-09 | 2002-04-09 | 光デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3815363B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7381630B2 (en) * | 2001-01-02 | 2008-06-03 | The Charles Stark Draper Laboratory, Inc. | Method for integrating MEMS device and interposer |
JP4639812B2 (ja) | 2005-01-19 | 2011-02-23 | 株式会社デンソー | スキャニング装置 |
JP2007298624A (ja) * | 2006-04-28 | 2007-11-15 | Sumitomo Precision Prod Co Ltd | Memsデバイス |
JP5834431B2 (ja) * | 2011-03-16 | 2015-12-24 | セイコーエプソン株式会社 | アクチュエーター、アクチュエーターの製造方法、光スキャナーおよび画像形成装置 |
-
2002
- 2002-04-09 JP JP2002107211A patent/JP3815363B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003302586A (ja) | 2003-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3484543B2 (ja) | 光結合部材の製造方法及び光装置 | |
KR100486716B1 (ko) | 2-d 액튜에이터 및 그 제조방법 | |
CN111538154B (zh) | 静电驱动mems微镜阵列及其制备方法 | |
US7203393B2 (en) | MEMS micro mirrors driven by electrodes fabricated on another substrate | |
TW200307145A (en) | Micro mirror unit including mirror substrate and wiring substrate spaced by conductive spacer | |
JP3639978B2 (ja) | 光スイッチ | |
JP3815363B2 (ja) | 光デバイスの製造方法 | |
JP2000304956A (ja) | 光導波路装置の製造方法および光導波路装置 | |
US6912081B2 (en) | Optical micro-electromechanical systems (MEMS) devices and methods of making same | |
US20020164111A1 (en) | MEMS assemblies having moving members and methods of manufacturing the same | |
US6509998B2 (en) | Tunable multi-channel optical attenuator (TMCOA) | |
JPH07151940A (ja) | 光結合構造とその製造方法 | |
KR100718141B1 (ko) | 임베드된 정렬 마크를 이용한 양면 식각 방법 | |
JP3577693B2 (ja) | 微小可動デバイスおよびその製造方法 | |
CN114408854A (zh) | 一种二维微机械双向扭转镜阵列及其制作方法 | |
JP5293676B2 (ja) | マイクロミラー素子 | |
US6809848B2 (en) | MEMS device | |
JP3418863B2 (ja) | 光スイッチの製造方法 | |
US6773942B2 (en) | Method for making optical switch array | |
CN1559019A (zh) | 光开关 | |
JP3871118B2 (ja) | マイクロデバイスの製造方法 | |
US7041528B2 (en) | Method for forming a micro-mechanical component in a semiconductor wafer, and a semiconductor wafer comprising a micro-mechanical component formed therein | |
JP4396299B2 (ja) | ミラーシステム及び光スイッチ | |
JP3716241B2 (ja) | Mems素子及びこれを用いた光減衰器、光スイッチ及び光スキャナ | |
CN104310301B (zh) | 一种集成微垫片的mems可调光衰减器芯片及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050422 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050516 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |