JP3814557B2 - 半導体電力変換装置 - Google Patents
半導体電力変換装置 Download PDFInfo
- Publication number
- JP3814557B2 JP3814557B2 JP2002119440A JP2002119440A JP3814557B2 JP 3814557 B2 JP3814557 B2 JP 3814557B2 JP 2002119440 A JP2002119440 A JP 2002119440A JP 2002119440 A JP2002119440 A JP 2002119440A JP 3814557 B2 JP3814557 B2 JP 3814557B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- basic unit
- terminal
- parallel
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明はIGBT・IGCT等の多数の自己消弧形半導体スイッチ素子を組み込み、直流・多相交流間の一方から他方へ電力を変換する半導体電力変換装置に関する。特にその自己消弧形半導体スイッチ素子を多並列(複並列と同義)に接続するタイプの大容量化方式に係る。
【0002】
【従来の技術】
図10はIGBTを自己消弧形半導体スイッチ素子10とする従来のPWM制御形の電力変換装置である。1は2レベル3相形の変換主回路、2は直流電源である。9U・9V・9WはU・V・W相の主回路、11は直流電源2に直結した1個の大容量平滑コンデンサである。各相主回路9U・9V・9Wは多並列形たとえば2並列形の素子構成である。ちなみに、U相主回路は2並列接続された正側のIGBT10UP1・10UP2および2並列接続された負側のIGBT10UN1・10UN2を含む。V相主回路9V・W相主回路9Wの構成も同様である。
IGBT10単体の電流容量は1000Aクラスが現況最大であり、電力変換装置のさらなる大容量化のためには、図10のようにそれを多並列に接続する必要がある。しかし、多並列を組むIGBT10相互のオン電圧・ゲート感度電圧にバラツキがあり、ターンオン・ターンオフ特性等がアンバランスとなる。このため各IGBT10の電流バランス(ターンオン・ターンオフ過渡時の電流バランスおよびオン状態時の電流バランス)が崩れ、特定IGBT10に均等負担の限度を越えた過大電流が流れ、ひどい場合は破壊する。
【0003】
その難点を改善する次の(1)(2)(3)の方策が知られている。(1)多数のIGBTの中からほぼ同等特性の各IGBT10を選別して使用する。(2)「安川電機技報」第51巻(1995年No4)第285〜286頁目に記載されているように、IGBT多並列を行わない各変換器を、リアクトルを介して多並列に接続し、各変換器電流がバランスするように各変換器のPWMゲート信号を個別に制御する。(3)特開平5−83954号公報に記載されているように、3並列の自己消弧形半導体スイッチ素子と3並列の平滑コンデンサとを併置し、各自己消弧形半導体スイッチ素子をすぐそばの平滑コンデンサに対して配線する。
上記(1)の選別方式の場合は、IGBTを選別をしてもオン電圧で0.3V(約10%)程度であり、ゲート感度電圧で0.3V(約5%)程度であり、その両者をうまく揃えることは非常に困難である。このため、各IGBTの電流容量を有効に活用した経済的な多並列形大容量装置の実現は困難である。上記(2)の変換器多重接続方式の場合は、変換器レベルで多重化するための前記リアクトルの負担が重い。また、各変換器相互の電流バランスを制御し、かつ各変換器単独でも動作する特性を付与する必要があるため、制御回路上の負担が重い。上記(3)の多並列コンデンサ方式の場合は、各自己消弧形半導体スイッチ素子・平滑コンデンサ間の配線が均等になり、また該配線に付随する配線浮遊インピーダンスを小さくできるという利点があるが、各平滑コンデンサが直に並列に接続され、各平滑コンデンサの充電電圧が連動する仕組みであるために、各自己消弧形半導体スイッチ素子相互の電流バランスを確保し難い。
尚、他の従来例として特開平4−125072号がある。これは、多並列素子方式を扱っておらず、特に関連はない。
【0004】
【発明が解決しようとする課題】
大容量の自己消弧形半導体スイッチ素子の多並列化においては、素子特性上のバラツキによる各素子電流のアンバランスを考慮し、素子容量をかなり割り引いた損な低レベルで利用しなければならない。その難点を緩和する努力もなされているが、前記のごとくなお不十分であり、さらなる改良工夫が望まれる。
本発明の目的は自己消弧形半導体スイッチ素子の電流容量を有効に利用した素子多並列化を、軽い経済的負担で実現することである。
【0005】
【課題を解決するための手段】
本発明は、直列に接続した正側および負側の各自己消弧形半導体スイッチ素子を含む多数の変換モジュールを備え、前記各変換モジュールの両端を直流端子に配線し、前記各変換モジュールの接続中点を各相の交流端子に配線し、直流・多相交流間の一方から他方へ電力を変換する半導体電力変換装置を前提とする。3レベル形の変換装置である場合の正側自己消弧形半導体スイッチ素子および負側自己消弧形半導体スイッチ素子はそれぞれ複数となる。
【0006】
本発明においては、1並列もしくは多並列の変換モジュールの両端に平滑コンデンサを接続したユニットを基本ユニットとする。基本ユニット中の変換モジュールの個数は1並列の場合は1であり、多並列の場合は2以上である。以上のような基本ユニットを各相毎に多並列接続する。この場合の多並列は1並列を含まず、2並列を含む。どの相も少なくとも2並列の基本ユニットを含む。多相交流が3相であり、その各相が2並列の基本ユニットを持ち、各基本ユニットが2並列の変換モジュールを持つのであれば、変換モジュールの総数は3×2×2=12の12個となる。基本ユニットの総数は3×2の6個となる。平滑コンデンサの総数(3レベル形変換装置の場合は直列一対の平滑コンデンサ回路の回路数)も基本ユニットと同数の6個となる。
【0007】
本発明においては、各基本ユニットの配線態様を次のように定める。すなわち、各基本ユニットと直流端子との間に該基本ユニットに固有の大きな配線浮遊インピーダンスが介在し、該基本ユニット内の平滑コンデンサと変換モジュールとの間に小さな配線浮遊インピーダンスが介在するように定める。配線に付随する配線浮遊インピーダンスの大きさは配線の長さに比例する。本発明における各基本ユニット・直流端子間の配線は長く、基本ユニット内の平滑コンデンサ・変換モジュール間の配線は短い。各平滑コンデンサの接続位置に注目すると、それを直流端子側寄りの位置には接続するのではなく、変換モジュール側寄りの位置に接続する。各基本ユニットはそこから直流端子に向かって延びる固有の配線を持ち、それに付随する固有の配線浮遊インピーダンスを持つ。その配線浮遊インピーダンスは隣の基本ユニットと共用のものであってはならない。
【0008】
ある基本ユニットに属する平滑コンデンサと、該基本ユニットと多並列を組む別の基本ユニットに属する平滑コンデンサとの関係について考える。この一対の平滑コンデンサは動作上は同類のものである。しかし、配線上は疎遠な関係となる。両平滑コンデンサ間には各基本ユニットに固有な大きな配線浮遊インピーダンスが介在する。一方の平滑コンデンサの充電電圧に変動があっても、他方の平滑コンデンサの充電電圧はそれに追随しない。これは両平滑コンデンサ間の電荷融通を制限する仕組みであって、多並列を組む各基本ユニット相互間の電流バランスの確保に寄与する。
直流端子から交流端子に至るすべての配線に配線浮遊インピーダンスが付随する。変換モジュールはその配線の途中に介在する。そしてこの変換モジュールの近くに平滑コンデンサが配置され、その両者で基本ユニットを構成する。本発明における配線浮遊インピーダンスの配分は次のようなものである。直流端子と平滑コンデンサないしは基本ユニットとの間の配線浮遊インピーダンスは大きく、基本ユニット内の平滑コンデンサ・変換モジュール間の配線浮遊インピーダンスは小さく、変換モジュールと交流端子との間の配線浮遊インピーダンスは大きい。これらの各配線浮遊インピーダンスはそこに形成される基本ユニットに固有のものである。各基本ユニットは交流端子に至るに固有の配線を持ち、それに付随する固有の配線浮遊インピーダンスを持つ。その配線浮遊インピーダンスは他の基本ユニットのそれと共用のものであってはならない。各基本ユニットに固有の交流端子側に形成される配線浮遊インピーダンスは、特にターンオフ時における基本ユニット相互間の電流バランスの確保に寄与する。
【0009】
各自己消弧形半導体スイッチ素子はたとえばPWM制御されるが、そのためのゲート信号発生部と自己消弧形半導体スイッチ素子との間に挿入されるゲート抵抗は自己消弧形半導体スイッチ素子寄りの位置に配置する。これはゲート抵抗を基本ユニット内に置いてノイズの影響を受け難くするためである。また、各基本ユニット内において各自己消弧形半導体スイッチ素子が多並列接続される場合は、その各自己消弧形半導体スイッチ素子相互のゲート端子間にゲート抵抗よりも抵抗値の小さなゲート感度補正抵抗を接続する。これにより、スイッチング過渡時の電流アンバランスを補正する。
【0010】
【発明の実施の形態】
本発明の実施形態を図1〜4を使って説明する。図1は本発明に係る半導体電力変換装置のブロック図である。図中の1は自己消弧形半導体スイッチ素子としてIGBTを使った2レベル形の3相の変換主回路、2は直流電源、3は三相交流負荷となる三相誘導電動機である。2PT・2NTは直流端子、3UT・3VT・3WTは各相の交流端子である。4はPWMベクトル演算制御部、5は速度検出器、6は電流検出器である。7U・7V・7WはU相・V相・W相の各主回路であり、これら全体で変換主回路1を構成する。図1における主回路7U・7V・7Wの図形はシンボル化されたものであり、その内部の具体的回路構成は後に例示する図3のようなものである。101はPWMゲート信号発生部、102は三相交流電流制御およびd軸・q軸電流制御演算部、103は磁束制御および速度制御演算部、104はすべり周波数演算部、105は一次周波数演算部、106は速度制御指令部である。
【0011】
図2(a)〜(c)は図1の2レベル形3相の電力変換主回路1のスイッチング動作ないしはインバータ動作等示す動作概念図である。図2(a)に示すように、IGBTのオンオフデユテイを正弦波で適宜に変調すると、直流から多相交流への電力変換がなされ、可変電圧・可変周波数の交流出力が得られる。IGBTを主体とする主回路7U・7V・7Wの基本動作は、図2(b)のような回路切替えであり、それに応じて直流電源電圧Eについての+E/2または−E/2の2レベルの電圧が出力する。出力電圧(eu)は図2(c)のようなPWM波形となるが、そこに正弦波状の基本波成分を含む。
【0012】
図1に戻り、PWMベクトル演算制御部4について説明する。演算部103は励磁電流指令となるd軸電流指令値Id*を演算(磁束制御演算)し、かつトルク電流指令となるq軸電流指令値Iq*を演算(速度制御演算)する。これらの演算は速度検出値ωrと速度制御指令値ωr*とが等しくなるようになされる。演算部102は電流検出器6からの電流検出値を参照して、d軸およびq軸の電流が指令値Id*およびIq*と等しくなり、かつ3相交流電流が正弦波となるような正弦波変調指令を演算し、それをPWMゲート信号発生器101に与える。演算部104は前記指令値Id*およびIq*を参照してすべりfを演算する。演算部105は速度検出値ωrとすべリfを加算して一次周波数指令値ω1*を求める。演算部102はこの一次周波数指令値ω1*を対応する3相交流変換のベクトル演算に使用する。信号発生部101は演算部102からの正弦波変調指令信号に従ったパルス幅変調(PWM)用のゲートパルスを発生する。
【0013】
図3は図1におけるU相主回路7Uの実施形態を示す。他のV相主回路7V、W相主回路7Wの構成もU相主回路7Uと同様であるため、ここではU相主回路7Uを例にとり、詳しく説明する。本明細書における上位の部品符号たとえば10は10に添字を付加した各部品符号10UP1・10UN2等の総称である。添字のUはU相を意味し、PあるいはNは極性を意味し、1または2等は部品番号を意味する。中位の部品符号たとえば10UPは10UP1・10UP2等の総称である。自己消弧形半導体スイッチ素子10の主体はIGBTである。自己消弧形半導体スイッチ素子10は逆並列に接続されるフリーホイールダイオードを包含する逆導通特性のスイッチ素子である。U相主回路7Uは都合4個のスイッチ素子10U(10UP1・10UN1・10UP2・10UN2)を含む。各スイッチ素子10Uは直列に接続された正側スイッチ10UPおよび負側スイッチ素子10UNを含む変換モジュールを形成する。変換モジュール(10UP・10UN)における正側スイッチ素子10UPは直流電源2の正側直流端子2PTに対応し、負側スイッチ素子10UNは負側直流端子2NTに対応し、それらの接続中点(10UP・10UN間)はU相の交流端子3UTに対応する。交流端子3UTは正側スイッチ素子10UPがオンの場合は正極性となり、負側スイッチ素子10UNがオンの場合は負極性となり、交互に極性を変える。
【0014】
図3に示すように、1並列の変換モジュール(10UP1・10UN1)の両端に平滑用コンデンサ11U1を接続したユニットを作り、それを基本ユニット7U1とする。同様に、1並列の別の変換モジュール(10UP2・10UN2)の両端に別の平滑用コンデンサ11U2を接続したユニットを作り、それを別の基本ユニット7U2とする。基本ユニット7U1と基本ユニット7U2とを並列に接続し、U相主回路7Uとする。本明細書における1並列の用語は並列要素が1個であることを意味する。ちなみに4並列・3並列・2並列の順列のその次にくるのが1並列である。
【0015】
図3では1並列の変換モジュール(10UP・10UN)の両端に平滑コンデンサ11Uを接続したユニットを基本ユニットとする。その代わりに、多並列の変換モジュールの両端に平滑コンデンサを接続したユニットを基本ユニットとしてもよい。この点については図5を用いて改めて説明する。本明細書における多並列の用語は1並列を含まず、2並列を含む。図3では基本ユニットを2並列(7U1・7U2)に接続し、U相主回路7Uを構成する。この点は例示的であり、要は基本ユニットを多並列に接続する形態のU相主回路7Uであればよい。以上の説明から分かるように、本発明においては1並列・多並列のいずれかの変換モジュールの両端に平滑コンデンサを接続したユニットを基本ユニットとし、基本ユニットを各相毎に多並列に接続する。
【0016】
図3におけるU相主回路7Uに属する平滑コンデンサ11U1・11U2の数等について説明する。平滑コンデンサ11U1・11U2の数は基本ユニット7U1・7U2の数に等しく、図3のそれは2個である。3相の各相分を通算すると、2×3=6の6個となる。平滑コンデンサ11は直流電源2にまとめて1個接続(直結)するのではなく、変換主回路1における各基本ユニット単位に等分に分散して配置する。その一つ一つの平滑コンデンサ11U1・11U2等は相対的に低容量(図3のそれはまとめて1個の場合の平滑コンデンサの容量に比して、たとえば1/6倍の容量)であって、その充電電圧は変化し易く、またたとえば平滑コンデンサ11U1電圧は高く11U2電圧は低い(その逆もある)というような個別の変化を生じ得る。なお、直流電源2に直結される適当容量の図外の平滑コンデンサを残しておき、残りの分の容量を6分割し、それらを基本ユニット7U1・7U2等に付属する平滑コンデンサ11U1・11U2等としても良い。
【0017】
図3における12UP・12UNはPWMゲート信号発生部101(101UPはU相正側スイッチ10UP用ゲート信号発生部、101UNはU相負側スイッチ10UN用ゲート信号発生部)からのゲート信号に応答して各スイッチ10UP・10UNのゲート電流を決めるゲート抵抗であり、ノイズの影響を防止するために該当基本ユニット7U1・7U2内の各スイッチ10UP・10UN側寄りにに配置する。
【0018】
図3における各基本ユニット7U1・7U2の配線態様について説明する。直流端子2PT・2NTから交流端子3UTに至るすべての配線に配線の長さに比例する配線浮遊インピーダンスが付随する。各変換モジュール(10UP・10UN)はそうした配線の途中に介在する。各変換モジュール(10UP・10UN)の近くにそれぞれの平滑コンデンサ11Uが配置され、その両者でそれぞれの基本ユニット7U1・7U2を構成する。本発明における配線浮遊インピーダンスの配分は次のようなものである。直流端子2PT・2NTと平滑コンデンサ11Uないしは基本ユニット7U1・7U2との間の配線浮遊インピーダンス13Uは大きく、基本ユニット7U1・7U2内の平滑コンデンサ11U・変換モジュール(10UP・10UN)間の配線浮遊インピーダンス14Uは小さく、変換モジュール(10UP・10UN)と交流端子3UTとの間の配線浮遊インピーダンス15Uは大きい。
【0019】
これらの各配線浮遊インピーダンス13U・14U・15Uはそこに形成される基本ユニット7U1・7U2に固有のものである。各基本ユニット7U1・7U2は直流端子2PT・2NTおよび交流端子3UTに至るに固有の配線を持ち、それに付随する固有の配線浮遊インピーダンス13U・14U・15Uを持つ。それらの配線浮遊インピーダンス13U・14U・15Uは他の基本ユニットのそれと共用のものであってはならない。ちなみに、配線浮遊インピーダンス13UP1は基本ユニット7U1に固有のものであり、別の基本ユニット7U2の配線浮遊インピーダンスとしては作用しない。配線浮遊インピーダンス13Uの出力端を平滑コンデンサ11U・スイッチ素子10Uのいずれに接続しても構わないが、図3では前者の平滑コンデンサ11U側に接続する。その方がスイッチ素子10Uのターンオフ時に、配線浮遊インピーダンス13Uに蓄積されている電磁エネルギを平滑コンデンサ11Uへ吸収するという動作がよりスムーズに進行し、スイッチ素子10Uの電流遮断能力上の負担が軽くなるためである。
【0020】
以上の各配線浮遊インピーダンス13U・14U・15U相互間の等号関係および不等号関係は次のようなものとなる。
13UP1≒13UP2 13UN1≒13UN2
13UP1≒13UN1 13UP2≒13UN2
14UP1≒14UP2 14UN1≒14UN2
14UP1≒14UN1 14UP2≒14UN2
15U1 ≒ 15U2
13UP1>14UP1 13UP2>14UP2
13UN1>14UN1 13UN2>14UN2
15U1 >14UP1 15U1 >14UN1
15U2 >14UP2 15U2 >14UN2
以上の各配線浮遊インピーダンスは、自配線の自己インダクタンスおよび他配線との関係で現れる相互インダクタンスを含む。また13Uは2mH程度、14Uは50〜100nH程度、15Uは??mH程度である。これらの数値はそのインダクタンス成分のみを表す実用上の例示である。
【0021】
図4にスイッチ素子10UP1・10UP2に流れるオン・オフ時を含めた電流等のチャートを示す。図4(A)はスイッチ素子10UP1・10UP2に供給されるUPゲート信号である。U相正極側用のUPゲート信号は同じでも、それを受けるスイッチ素子(IGBT)10UP1・10UP2のゲート感度電圧VG1・VG2にバラツキ(ここではVG1<VG2とする)があると、スイッチ素子10UP1・10UP2のオン・オフタイミングに図4(B)・(C)のような不一致を生ずる。一方のスイッチ素子10UP1電流は、図4(D)のようになり、t1で上昇を始め、t4で減少を始める。もう一方のスイッチ素子10UP2電流は、図4(E)のようになり、t2で上昇を始め、t3で減少を始める。時間の経過はt1<t2<t3<t4である。
【0022】
図4のターンオン時の動作について説明する。早いタイミングt1で基本ユニット7U1に属するスイッチ素子10UP1電流がまず立ち上がる。この電流は基本ユニット7U1に属する平滑コンデンサ11U1から小さな配線浮遊インピーダンス14UP1を介してスイッチ素子10UP1に供給される放電電流であるので、その11U1電圧が図4(F)のように一時的に低下し、電圧凹部F1を形成する。この影響でスイッチ10UP1電流の上昇率は低下する。一方、平滑コンデンサ11U1電圧が低下すると、直流電源2電圧との差分が大きな配線浮遊インピーダンス13UP1に印加するようになり、直流電源2より配線浮遊インピーダンス13UP1を介して電流が供給され始める。その影響で平滑コンデンサ11U1電圧上の電圧凹部F1は解消する。一方、この間に別の基本ユニット7U2に属するスイッチ素子ッ10UP2がオンとなるタイミングt2を迎える。基本ユニット7U2の動作経過も基本ユニット7U1のそれとほぼ同様であり、基本ユニット7U2に属する平滑コンデンサ11U2電圧上に図4(G)に示す電圧凹部G1を形成する。
【0023】
図4における電圧凹部F1・電圧凹部G1について考える。平滑コンデンサ11U1と平滑コンデンサ11U2との間には大きな配線浮遊インピーダンス13UP1・13UP2が介在する。このため、11U1電圧と11U2電圧とは連動しない非連動形の仕組みになっている。前者に電圧凹部F1が生じてもそれは後者には反映しない。遅いタイミングt2でターンオンするスイッチ素子10UP2には平滑コンデンサ11U2電圧が印加するが、11U2電圧上に仮に電圧凹部F1と連動する同様タイミングの電圧凹部があると、それは10UP2電流の立上がりを鈍らせるような作用する。このように遅いタイミングt2で発現する10UP2電流の立上がりを鈍らせると、10UP1電流・10UP2電流のオン時の乖離は拡大する。本発明の前記非連動形の仕組みはこの乖離を緩和し、10UP1電流・10UP2電流をバランスさせるように作用する。
【0024】
図4の定常時の動作について説明する。ターンオン後における定常時の10UP1電流のレベルはI12であり、10UP1電流のレベルはI22である。スイッチ素子10UP1・10UP2のオン電圧の差分は定常電流I12・I22のアンバランス要因となるが、これらの電流は配線浮遊インピーダンス13UP1・14UP1・15U1または13UP2・14UP2・15U2を介して供給されるため、これらの配線浮遊インピーダンスの特に抵抗成分を均等させるように配線することにより、定常時電流I12・I22をほぼバランスさせることができる。ここで、11U1電圧と11U2電圧とを連動させない非連動形の仕組みについて再び考える。仮に、平滑コンデンサ11U1・11U2が完全並列の関係にあるのであれば、配線浮遊インピーダンス13UP1・13UP2は添字の1または2で区別する固有の属性を失うため、定常電流I12・I22配分とは無関係となる。したがって、配線浮遊インピーダンス13UP1・13UP2を電流アンバランスの緩和に有用できなくなる。
【0025】
図4のターンオフ時の動作について説明する。一方のスイッチ素子10UP2は早いタイミングt3でターンオフを開始し、そこから10UP2電流の減少が始まる。もう一方のスイッチ素子10UP1は遅いタイミングt4でターンオフを開始し、そこから10UP1電流の減少が始まる。ここで、t3〜t4期間における10UP2電流の減少分(ロ)がまだオン状態にある10UP1電流の増加分(ハ)に転化しないかどうかが問題となる。U相の交流端子3UTに流れ込む出力電流は10UP1と10UP2の和であり、それは急には変わらない。図4(D)の増加分(ハ)は減少分(ロ)に見合うように便宜的に書き足したものであるが、このような電流足し増しの可能性があると、10UP1電流ないしは10UP2電流を、足し増し分を予め見込んだ低い定格レベルに設定する必要が生じ、大容量化の妨げとなる。ところが、本発明の場合は基本ユニット7U2に固有の大きな配線浮遊インピーダンス15U2の作用で、T10UP1電流の急増が抑制される。t3〜t4期間には配線浮遊インピーダンス15U2、特にそのインダクタンス成分の影響で、その両端に10UP2電流の減少を妨げる極性の電圧が誘起する。この極性の配線浮遊インピーダンス15U2電圧は変換モジュール(10UP2・10UN2)の接続中点の電位を下げるように作用し、変換モジュール(10UP1・10UN1)の接続中点の電位を上げるように作用する。前者の作用はスイッチ素子10UN2(フライホイールダイオードが付属する逆導通特性の素子)に逆導通電流を形成させる作用であり、後者の作用はスイッチ素子10UP1の電流増加を抑制する作用である。このため、10UP2電流の減少分(ロ)のほとんどはスイッチ素子10UN2の逆導通電流に転化し、10UP1電流に足される(ハ)のような増加分はほとんどなくなる。
【0026】
図4のターンオフ時の動作について補足して説明する。スイッチ素子10UPのターンオフ時にはそれと直列の関係にある配線浮遊インピーダンス13UP・14UP(特にそれらのインダクタンス成分)に蓄積されている電磁エネルギがどこかに吸収される。大きな配線浮遊インピーダンス13UPに蓄積されている大きな電磁エネルギは平滑コンデンサ11Uへ吸収される。小さな配線浮遊インピーダンス14UPに蓄積されている小さな電磁エネルギはスイッチ素子10UPないしはそれに付加される図外のスナバ回路に吸収される。後者はスイッチ素子10UPの電流遮断能力上の負担となる。前記のごとく、電流バランスの是正に配線浮遊インピーダンス13UP・14UPの両方が関与する。しかし、電流遮断能力上の負担となるのはそのうちの後者の分だけであり、前者に蓄積されている大きな電磁エネルギを吸収する負担は免除される。
【0027】
図4の電圧凸部F2・G2について説明する。スイッチ素子10UP2がt3でターンオフを開始すると、大きな配線浮遊インピーダンス13UP2に蓄積されている大きな電磁エネルギが平滑コンデンサ11U2に流れ込み、11U2電圧に電圧凸部G2を形成する。本発明は11U2電圧上の電圧凸部G2の影響が別の平滑用コンデンサ11U1側の11U1電圧に反映しない非連動形の仕組みとなっている。仮に、11U1電圧上に電圧凸部G2に対応する電圧凸部が形成されると、始点をt3とする該電圧凸部の影響で、まだオン状態にあるスイッチ素子10UP1の10UP1電流が増加するという弊害を招く。本発明による非連動形の仕組みはかかる増加を抑制して電流をバランスさせるように作用する。電圧凸部F2はスイッチ素子10UP1のターンオフにともなって平滑コンデンサ11U1の11U1電圧上に形成される局部上昇であり、その始点はt4となる。
【0028】
図5を利用して本発明の他の実施形態について説明する。この図5に前記図1〜3中の部品符号をなるべくそのまま転用し、重複する説明の一部を適宜に割愛する。この点は後の図6以下の説明においてもほぼ同様である。図5の回路においては同様な構成の一対の基本ユニット20U1・20U2を用い、それらを2並列接続したものをU相主回路7Uとする。以下、基本ユニット20U1を例にとって説明する。基本ユニット20U1は変換モジュール(10UP1・10UN1)と変換モジュール(10UP2・10UN2)とを多並列(2並列)に接続し、それらの両端に平滑コンデンサ11U1を接続したものである。前記図3では1並列の変換モジュール(10UP・10UN)に対して平滑コンデンサ11Uを接続したが、図5はその1並列の点を多並列に変更したものである。図5における多並列は2並列であるが、その点をさらに改めてたとえば3並列とすることも可能である。
【0029】
図5の抵抗21U(21UP1・21UN1・21UP2・21UN2)について説明する。ここでは、21UP1を例にとって説明するが、残りの21UN1・21UP2・21UN2も同様である。抵抗21UP1はゲート感度補正抵抗である。ゲート感度補正抵抗21UP1の役割は多並列を組むスイッチ素子10UP1・10UP2間のゲート感度電圧上のバラツキの補正である。ゲート感度補正抵抗21UP1はスイッチ素子10UP1・10UP2のゲート端子相互間に接続される。ゲート抵抗12UP1・12UP2との関連ではその出力側に接続される。ゲート感度補正抵抗21UP1はゲート抵抗12UP1・12UP2よりも抵抗値が小さい抵抗である。以下の説明においては、スイッチ素子10UP1のゲート感度電圧がスイッチ素子10UP2のそれよりも高いものとする。スイッチ素子10UP1はゲート感度電圧が高いため先にターンオフを開始する。これにともない、スイッチ素子10UP1のゲート端子電圧が低下する。この影響は抵抗値の低いゲート感度補正抵抗21UP1を介して繋がるスイッチ素子10UP2のゲート端子へも及び、該ゲート端子電圧も低下する。このため、ゲート感度電圧が低いスイッチ素子10UP2もそのゲート感度電圧以下のレベルとなり、速やかにターンオフを開始する。以上の結果、ターンオフタイミング上のアンバランスが緩和され、そのアンバランスに起因する電流偏りも僅少となる。同一基本ユニット20U1内で2並列の関係をとるスイッチ素子10UP1・10UP2相互のオン電圧バラツキについては、配線浮遊インピーダンス13UP等によるアンバランス緩和の作用は効かないが、前記のようにしてゲート感度電圧上のバラツキは補正できる。このため、オン電圧特性だけを揃えるスイッチ素子選別でこと足りるので、実施が容易となる。
【0030】
図5回路の特長は基本ユニット20U内部でも多並列化を図り、それを基本ユニット20U相互間の多並列化に合算することである。このため、より大規模な多並列化に好適である。図5はスイッチ素子10UP1・10UP2を含む2並列変換モジュールの構造であるが、それにもう一個を足して3並列変換モジュール形の構造とすることも可能である。その場合はゲート感度補正抵抗21UP1同様のものを都合3個用意し、それらを3個のゲート端子相互間にスター形にあるいはデルタ形に結線する。
【0031】
図6は同様な基本ユニット7U1・7U2・7U3を3並列に接続する3並列基本ユニット構造としたものでる。各基本ユニット7U1・7U2・7U3のそれぞれに平滑コンデンサ11U1・11U2・11U3が付属し、それら全体でU相主回路7Uを形成する。3相全体の平滑コンデンサ11の数は3×3となり、9個となる。各基本ユニット7U1・7U2・7U3内部の変換モジュール(10UP・10YN)は1並列構成である。前記図3は2並列形の基本ユニット7U1・7U2構造である。図6はそれにもう1個の基本ユニット7U3を足し増した3並列構造とすることにより、大容量化の規模拡大を図ったものである。
【0032】
図7〜図9を用いて本発明を3レベル形の半導体電力変換装置に適用する実施形態について説明する。8は自己消弧形半導体スイッチ素子10としてIGBTを用いた3レベル形の中性点クランプ形の変換主回路であり、U相・V相・W相の各主回路8U・8V・8Wを含む。各主回路8U・8V・8Wは中性点クランプ形の変換モジュールを主体とするが、図7のそれはシンボル的表示であり、実際の内部構成は図9のようなものである。2Pは正側直流電源、2Nは負側直流電源、3は負荷となる三相誘導電動機である。
【0033】
図8(a)〜(c)は各主回路8U・8V・8Wのスイッチング動作ないしはインバータ動作等を概念的に表示する説明図である。たとえば主回路8Uに属する各スイッチ素子(IGBT)P・PC・NC・Nを図8(a)の黒点(オン)および白点(オフ)で示すパターン推移にて制御する。図8(b)に示すように、PおよびPCがオン状態であると出力はP側電位(+600V)となり、PCおよびNCがオン状態であるとC側電位(0V)となり、NCおよびNがオン状態であるとN側電位(−600V)となる。かくして3レベル形の出力電圧が形成されるが、前記オン期間の時間幅を変調基本波に応じて制御(PWM制御)すると、図8(c)のような近似正弦波状のPWM形線間電圧波形となる。
【0034】
図9は図7におけるU相主回路8Uの実施形態を示す。他のV相主回路8V・W相主回路8Wの構成もU相主回路8Uと同様であるため、ここではU相主回路8Uを例にとり、詳しく説明する。U相主回路8Uは直列に接続した正側の複数の自己消弧形半導体スイッチ素子10UP・10UPCおよび負側の複数の自己消弧形半導体スイッチ10UNC・10UNを含む。その正側の接続中点(10UP・10UPC間)と負側の接続中点(10UNC・10UN間)とを直列に接続する複数のクランプ用ダイオード31UP・31UNを含む。以上の各素子10UP・10UPC・10UNC・10UN・31UP・31UNで中性点クランプ形の変換モジュールを構成する。変換モジュールの両端を直流端子2PT・2NTに配線し、各クランプ用ダイオード31UP・31UNの接続中点を中性点端子(11UP・11UN間)に配線し、変換モジュール全体の接続中点(10UPC・10UNC間)を各相の交流端子3UTに配線する。各クランプ用ダイオード31UP・31UNの接続中点は適宜の箇所に接続されるが、本明細書においてはその接続対象箇所を中性点端子と定義する。以上のような1並列・多並列(図9では1並列)のいずれかの変換モジュールを含み、その両端に直列に接続された複数の平滑コンデンサ11UP・11UNを含み、各平滑コンデンサ11UP・11UNの接続中点を変換モジュールの前記中性点端子とするユニットを基本ユニットとする。8U1は基本ユニットであり、8U2も基本ユニットである。かかる基本ユニット8U1・8U2を多並列(図9では2並列)に接続する。その多並列回路にてU相主回路8Uを構成する。各基本ユニット8U1・8U2には直列一対の平滑コンデンサ11UP・11UNが付属するが、その接続中点を前記定義の中性点端子として利用する。
【0035】
図9の各基本ユニット8U1・8U2の配線態様は次のようなものである。直流端子2PT・2NTから交流端子3UTに至るすべての配線に配線の長さに比例する配線浮遊インピーダンスが付随する。各変換モジュールはそうした配線の途中に介在する。各変換モジュールの近くにそれぞれの平滑コンデンサ11UP・11UNが配置され、その両者でそれぞれの基本ユニット8U1・8U2を構成する。したがって、配線浮遊インピーダンスの配分は次のようなものとなる。直流端子2PT・2NTと平滑コンデンサ平滑コンデンサ11UP・11UNとの間の配線浮遊インピーダンス13Uは大きく、基本ユニット8U1・8U2内の平滑コンデンサ11UP・11UNと変換モジュールとの間の配線浮遊インピーダンス14Uは小さく、変換モジュールと交流端子3UTとの間の配線浮遊インピーダンス15Uは大きい。これらの各配線浮遊インピーダンス13U・14U・15Uはそこに形成される基本ユニット8U1・8U2に固有のものである。各基本ユニット8U1・8U2は直流端子2PT・2NTおよび交流端子3UTに至るに固有の配線を持ち、それに付随する固有の配線浮遊インピーダンス13U・14U・15Uを持つ。それらの配線浮遊インピーダンス13U・14U・15Uは他の基本ユニットのそれと共用のものであってはならない。
【0036】
図9の2CTは直流電源2P・2U間に形成される中点端子である。中点端子と前記定義の中性点端子との間に各基本ユニット8U1・8U2に固有の配線が施される。その配線にも配線浮遊インピーダンス32Uが付随する。配線浮遊インピーダンス32Uの役割は配線浮遊インピーダンス13Uのそれと同じである。図9では直列一対の直流電源2P・2Nを用いるが、それに代えて単一形の直流電源とすることも可能であり、その場合は配線浮遊インピーダンス32Uの箇所の配線を省略する。本発明を以上のような3レベル形に適用した場合は、歪みの少ない正弦波出力波形が得られるという3レベル形の利点を持った大容量装置が得られる。本発明は2レベル形はもとより3レベル形にも適用可能であり、2レベル形で指摘した各実施形態ないしは各説明事項は3レベル形にも当てはまる。たとえば、図7〜・図9の3レベル形電力変換装置の各基本ユニット8U1・8U2等は1並列変換モジュール形であるが、それを図5のような多並列変換モジュール形に変更することが可能である。
【0037】
以上の各実施形態においては自己消弧形半導体スイッチ素子をIGBTとしたが、それに代えてトランジスタ・GTO・SIT・IGCT等ととする半導体電力変換装置であっても同効である。また、図1のような直流電源2出力を多相交流電力に変えて多相交流負荷3へ与える直流・交流変換形の実施形態について説明したが、その逆変換に相当する交流・直流変換形装置とすることも可能である。
【0038】
【発明の効果】
本発明は1並列または多並列の変換モジュールの両端に平滑コンデンサを接続したユニットを基本ユニットとし、このような基本ユニットを各相毎に多並列に接続したものである。また、各基本ユニット内に小さな配線浮遊インピーダンスが介在し、各基本ユニットと直流端子との間にそれぞれの基本ユニットに固有の大きな配線浮遊インピーダンスが介在するように配線したものである。
これによれば各平滑コンデンサの充電電圧が独立して変化しその変化の影響が他の平滑コンデンサに及ばないという非連動形の仕組みとなるために、多並列化を組む各変換モジュールの電流がバランスし、変換モジュールないしはその自己消弧形半導体スイッチ素子の電流容量を有効に活かした多並列形大容量変換装置が実現する。
また、多並列を組む個々の基本ユニットに固有の配線浮遊インピーダンスを直流端子等との間に形成してそれを有用する方式としたので、経済的に有利な多並列形装置が得られる。
【図面の簡単な説明】
【図1】 本発明にかかる2レベル形半導体電力変換装置の全体ブロック図である。
【図2】2レベルPWM電力変換の説明図である。
【図3】図1のU相主回路を示す詳細回路図である。
【図4】図1の回路の動作を示す波形図である。
【図5】U相主回路の他の実施の形態を示す詳細回路図である。
【図6】U相主回路の別の実施形態を示す詳細回路図である。
【図7】本発明にかかる3レベル形半導体電力変換装置の全体ブロック図である。
【図8】3レベルPWM電力変換の説明図である。
【図9】図7のU相主回路を示す詳細回路図である。
【図10】従来の半導体電力変換装置を示す全体ブロック図である。
【符号の説明】
1 変換主回路
2 直流電源
2PT・2NT 直流端子
3 三相誘導電動機
3UT・3VT・3WT 交流端子
4 制御装置
5 速度検出器
7U・7V・7W 各相主回路
7U1・7U2・7U3 基本ユニット
8U1・8U2 基本ユニット
10 自己消弧形半導体スイッチ素子
11 平滑コンデンサ
12 ゲート抵抗
13・14・15 配線浮遊インピーダンス
21 ゲート感度補正抵抗
31 クランプ用ダイオード
101 ゲート信号発生部
Claims (9)
- 直列に接続した正側および負側の各自己消弧形半導体スイッチ素子を含む多数の変換モジュールを備え、前記各変換モジュールの両端を直流端子に配線し、前記各変換モジュールの接続中点を各相の交流端子に配線し、直流・多相交流間の一方から他方へ電力を変換する半導体電力変換装置において、
1並列・複並列のいずれかの前記変換モジュールの両端に平滑コンデンサを接続したユニットを基本ユニットとし、前記基本ユニットを各相毎に複並列に接続し、
前記各相毎の複並列に接続された各基本ユニットの配線態様を、該基本ユニットと前記直流端子との間に該基本ユニットに固有の大きな配線浮遊インピーダンスが介在し、該基本ユニット内の平滑コンデンサと変換モジュールとの間に小さな配線浮遊インピーダンスが介在するように定めたことを特徴とする半導体電力変換装置。 - 直列に接続した正側の複数の自己消弧形半導体スイッチ素子および負側の複数の自己消弧形半導体スイッチを含み、その正側の接続中点と負側の接続中点とを直列に接続する複数のクランプ用ダイオードを含む中性点クランプ形の複数の変換モジュール備え、
前記各変換モジュールの両端を直流端子に配線し、前記各クランプ用ダイオードの接続中点を中性点端子に配線し、前記各変換モジュール全体の接続中点を各相の交流端子に配線し、直流・複相交流間の一方から他方へ電力を変換する中性点クランプ形の半導体電力変換装置において、
1並列・複並列のいずれかの前記変換モジュールを含み、その両端に直列に接続された複数の平滑コンデンサを含み、該各平滑コンデンサの接続中点を該変換モジュールの中性点端子とするユニットを基本ユニットとし、前記基本ユニットを各相毎に複並列に接続し、
前記各相毎の複並列に接続された各基本ユニットの配線態様を、該基本ユニットと前記直流端子との間に該基本ユニットに固有の大きな配線浮遊インピーダンスが介在し、該基本ユニット内の平滑コンデンサと変換モジュールとの間に小さな配線浮遊インピーダンスが介在するように定めたことを特徴とする半導体電力変換装置。 - 請求項1または2において、各自己消弧形半導体スイッチ素子をPWM制御する半導体電力変換装置。
- 請求項1または2において、直流端子を直流電源端子とし、直流から多相交流へ電力を変換し、各相の交流端子間に多相交流負荷を接続した半導体電力変換装置。
- 請求項1または2において、各基本ユニットの配線態様を、該基本ユニット内の平滑コンデンサ・変換モジュールのうちの前者側寄りの位置に直流端子からの配線を接続した半導体電力変換装置。
- 請求項1または2において、各基本ユニットの配線態様を、該基本ユニット内の平滑コンデンサと変換モジュールとの間に小さな配線浮遊インピーダンスが介在し、該変換モジュールと交流端子との間に該基本ユニットに固有の大きな配線浮遊インピーダンスが介在するように定めた半導体電力変換装置。
- 請求項1または2において、各自己消弧形半導体スイッチ素子のゲート端子とそれを制御するゲート信号発生部とを結ぶ信号配線における該ゲート端子寄りの位置に、該ゲート端子に固有のゲート抵抗を挿置した半導体電力変換装置。
- 請求項7において、各基本ユニット内において複並列の関係にある各自己消弧形半導体スイッチ素子のゲート端子相互間にゲート抵抗よりも抵抗値の小さなゲート感度補正抵抗を接続した半導体電力変換装置。
- 請求項1又は2において、上記単位ユニットは、2レベル又は3レベル方式で駆動されるものとした半導体電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002119440A JP3814557B2 (ja) | 1996-10-16 | 2002-04-22 | 半導体電力変換装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-273826 | 1996-10-16 | ||
JP27382696 | 1996-10-16 | ||
JP2002119440A JP3814557B2 (ja) | 1996-10-16 | 2002-04-22 | 半導体電力変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15819197A Division JP3323106B2 (ja) | 1996-10-16 | 1997-06-16 | 半導体電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002374679A JP2002374679A (ja) | 2002-12-26 |
JP3814557B2 true JP3814557B2 (ja) | 2006-08-30 |
Family
ID=26550789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002119440A Expired - Fee Related JP3814557B2 (ja) | 1996-10-16 | 2002-04-22 | 半導体電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3814557B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7567447B2 (en) * | 2006-01-04 | 2009-07-28 | General Electric Company | Electrical switching device having current balanced transistors |
CN108832830B (zh) * | 2017-10-31 | 2021-10-26 | 伊顿智能动力有限公司 | 一种功率并联的均流电路 |
-
2002
- 2002-04-22 JP JP2002119440A patent/JP3814557B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002374679A (ja) | 2002-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Welchko et al. | A three-level MOSFET inverter for low-power drives | |
EP0571755B1 (en) | Power converter for converting DC voltage into AC phase voltage having three levels of positive, zero and negative voltage | |
US7310254B2 (en) | AC-to-AC (frequency) converter with three switches per leg | |
JP4029709B2 (ja) | 電力変換装置 | |
JP5528327B2 (ja) | 電力分路を制御するための装置と方法、同回路を有するハイブリッド車両 | |
US20040032755A1 (en) | Method in connection with converter bridges | |
JP2014533487A (ja) | Hブリッジに基づく電力変換器 | |
JPH0336964A (ja) | 多重インバータ装置 | |
JP3323106B2 (ja) | 半導体電力変換装置 | |
US4549258A (en) | Inverter device using gate turn-off thyristors | |
Laumen et al. | Optimized space vector modulation for DC-link balancing in three-level neutral-point-clamped inverters for electric drives | |
WO2020058171A1 (en) | Multi-level inverter | |
JP3994243B2 (ja) | 電力変換装置とそのpwmパルス発生方法 | |
JP3814557B2 (ja) | 半導体電力変換装置 | |
Salari et al. | A novel 49-level asymmetrical modular multilevel inverter: analysis, comparison and validation | |
JP2020178394A (ja) | コンバータ回路、電力変換システム及びモータ駆動装置 | |
Pires et al. | Cascaded multilevel structure with three-phase and single-phase H-bridges for open-end winding induction motor drive | |
JP2004120968A (ja) | 電力変換装置 | |
Kanaujia et al. | A Reduced Switch Count Hybrid Fifteen-level Inverter for an Open-End Winding Induction Motor (OEWIM) Drive | |
JP3909685B2 (ja) | マルチレベルpwmインバータ制御装置 | |
JPH04334977A (ja) | 電力変換装置 | |
JPH05308778A (ja) | 電気自動車駆動用インバータ | |
JP4448294B2 (ja) | 電力変換装置 | |
JP4277360B2 (ja) | 3レベルインバータの制御装置 | |
JP2000050643A (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |