JP3811738B2 - 表示装置 - Google Patents

Description

本発明は、アナログ映像信号を入力しデジタル表示信号に変換するインターフェース装置及びデジタル表示信号を最適のデジタル表示信号に変換する変換回路に関し、特に、アナログ映像信号に応じて階調の分解能が減少するのを防止すると共に、アナログ映像信号に応じた適正な輝度を再現することができるインターフェース装置を有する表示装置、及び供給される表示信号に応じて階調の分解能が減少するのを防止する変換回路を有する表示装置に関する。

コンピュータの表示装置や家庭用のテレビ受像機の薄型・軽量化の要求により、大画面で高い輝度表示を実現するプラズマディスプレイや、中・小型の液晶ディスプレイ等のフラットディスプレイが提供されている。これらのフラットディスプレイは、通常アナログ映像信号を入力し、インターフェース装置によりデジタル表示信号に変換し、そのデジタル表示信号に従って表示パネルを駆動する。

これらのフラットディスプレイのデジタル表示信号は、インターフェース装置内のアナログ・デジタル変換回路によりアナログ映像信号を量子化（アナログ・デジタル変換）することにより生成される。そして、従来のインターフェース装置では、アナログ映像信号の最大規格値がＡ／Ｄ変換回路のダイナミックレンジに固定的に対応付けされている。

図１５は、従来のプラズマディスプレイにおける、アナログ映像信号と変換されたデジタル表示信号との関係を示す図である。図１５には、ランプ波形を有するアナログ映像信号Ｖinと、それに対してインターフェース装置でＡ／Ｄ変換されたデジタル表示信号Ｄ０〜Ｄ７とが示される。また、図１５には、外部から調整される輝度調整信号ＢＣＡと輝度制御信号に対応する発光周波数Ｆsusも示される。ここでは、輝度調整信号ＢＣＡも発光周波数Ｆsusも共に最大値に固定されている。

図１５に示される例は、フレームＫでは、アナログ映像信号Ｖinの最大振幅レベルはＡ／Ｄ変換器のダイナミックレンジＶrefと同等（約１００％）であるのに対して、フレームK+1ではアナログ映像信号Ｖinの最大振幅レベルがダイナミックレンジＶrefの約５０％程度、フレームK+2ではアナログ映像信号Ｖinの最大振幅レベルがダイナミックレンジＶrefの約２５％程度である。

その場合、フレームＫの場合は、アナログ映像信号Ｖinが８ビットのデジタル表示信号Ｄ０〜Ｄ７による階調数全てに割り当てられ、最大の輝度の階調数（２５６階調）が利用される。それに対して、フレームK+1の場合は、アナログ映像信号Ｖinが７ビットのデジタル表示信号による階調数（１２８階調）にしか割り当てられず、更に、フレームK+2では、アナログ映像信号Ｖinが６ビットのデジタル表示信号による階調数（６４階調）しか割り当てられない。

プラズマ表示装置の輝度値の連続調整を可能にすることが提案されている（例えば、特許文献１、２）。また、液晶表示装置の階調のダイナミックレンジを有効に利用することが提案されている（例えば、特許文献３、４）。
特開平３−１０２９８５号公報 特開平８−２８６６３６号公報 特開昭６２−１８８４７７号公報 実開平６−６０８８４号のCD-ROM

上記の通り、従来のインターフェース装置では、アナログ映像信号に対して画一的に最大規格値をダイナミックレンジＶrefに対応付けていたため、変換されるデジタル表示信号は、そのまま輝度を表示することはできる。しかしながら、フレームK+2のようにアナログ映像信号Ｖinが低い輝度領域しかない比較的暗い映像の場合は、階調の分解能が低くなるという課題を有する。暗い映像に対して不十分な階調の分解能しか与えられないと、暗い映像の中のなだらかな輝度（明るさ）の変化を表現することができず、映像のディテールな表現力を失ってしまう。

また、表示装置は、コンピュータなどの外部機器からデジタル表示信号を直接供給され、それに従って画像を表示する場合もある。その場合、上記と同様に比較的暗い映像の場合は、供給表示信号はその階調のフルレンジを全て利用していない場合があり、その場合は、暗い映像に対して不十分な階調の分解能（階調の解像度）しか与えることができない。

そこで、本発明の目的は、暗い映像に対しても十分な階調の分解能を持つデジタル表示信号を生成することができるインターフェース装置を有する表示装置を提供することにある。

更に、本発明の別の目的は、種々のアナログ映像信号に対して、適正な輝度で十分な階調の分解能を有するデジタル表示信号を生成することができる表示装置のインターフェース装置を提供することにある。

更に、本発明の別の目的は、暗い映像に対しても十分な階調の分解能を持つ表示信号に変換することができ、適正な輝度を維持することができる表示装置を提供することにある。

上記の目的を達成するために、本発明のインターフェース装置は、アナログ映像信号のピーク値に応じてＡ／Ｄ変換回路のダイナミックレンジを設定して、輝度の階調の分解能が低減するのを防止する。更に、表示される映像の輝度値を決める輝度制御信号を、アナログ映像信号のピーク値に応じて設定する。その結果、本発明のインターフェース装置は、アナログ映像信号のレベルが比較的小さい暗い映像であっても、その暗さに応じた輝度（明るさ）であって、十分な階調の分解能を有する映像を表示する表示信号を生成することができる。

本発明のインターフェース装置は、種々のアナログ映像信号に対して、より最適な階調の分解能が割り当てられ、最適な輝度を有する表示が可能になるように、上記のアナログ映像信号のピーク値に加えて、アナログ映像信号の平均値も考慮する。具体的には、上記のピーク値に応じて設定されるダイナミックレンジを、平均値に応じて引き下げて設定する。また、表示される映像の輝度を決める輝度制御信号も、上記のピーク値に応じて設定されるとともに、平均値に応じて引き下げて設定される。

上記の目的を達成するために、本発明の一つの側面は、アナログ映像信号から変換されたデジタル表示信号に従って輝度の階調表示を行うと共に、輝度制御信号に応じて前記アナログ映像信号に応じた輝度の表示を行う表示装置において、前記アナログ映像信号を前記デジタル表示信号に変換するＡ／Ｄ変換回路を含み、前記アナログ映像信号の所定の期間内における最大レベルに応じて、前記Ａ／Ｄ変換回路のダイナミックレンジと前記輝度制御信号とを設定するインターフェース装置を有することを特徴とする。

上記の目的を達成するために、本発明は、アナログ映像信号から変換されたデジタル表示信号に従って輝度の階調表示を行うと共に、輝度制御信号に応じて前記アナログ映像信号に応じた輝度の表示を行うプラズマ表示装置において、前記アナログ映像信号を前記デジタル表示信号に変換するＡ／Ｄ変換回路を含み、前記アナログ映像信号の所定の期間内における最大レベルがより低い場合に、前記Ａ／Ｄ変換回路のダイナミックレンジをより低く設定し、前記輝度制御信号をより少ない維持放電回数に対応する信号に設定するインターフェース装置を有することを特徴とする。

更に、本発明の別の側面は、供給される表示信号に従って輝度の階調が制御され、輝度制御信号に従って輝度が制御されて表示を行う表示装置において、前記供給される表示信号が有する輝度の最大階調レベルが第１の階調レベルの時は、前記供給表示信号の低階調レベルから第１の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第１の変換特性で、前記供給表示信号を変換表示信号に変換すると共に、前記輝度制御信号を第１の最大輝度を表示するように制御し、前記最大階調レベルが前記第１の階調レベルより低い第２の階調レベルの時は、前記供給表示信号の低階調レベルから第２の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第２の変換特性で、前記供給表示信号を変換表示信号に変換すると共に、前記輝度制御信号を第１の最大輝度より低い第２の最大輝度を表示するように制御することを特徴とする。

上記の発明によれば、供給されるアナログ表示信号またはデジタル表示信号の最大階調レベルを検出して、供給表示信号の実質的に有効な階調レンジを、変換後の階調のフルレンジに割り当てて変換表示信号を生成するので、供給表示信号の映像に最適な階調の分解能（階調の解像度）を与えることができる。

以上、本発明によれば、アナログ映像信号からデジタル表示信号に変換する場合、アナログ映像信号に応じてＡ／Ｄ変換器のダイナミックレンジを変更設定するので、階調の分解能をできるだけ高く保ってデジタル表示信号に変換することができ、映像の輝度（明るさ）をアナログ映像信号に合わせてダイナミックに変更設定することで映像信号に対応した適正な輝度で表示することができる。

また、本発明によれば、供給される表示信号で特定される映像に最適な階調の分解能を有する表示信号に変換され、その変換表示信号に従って表示されるので、最適な階調の分解能（階調の解像度）を有する映像を表示することができる。

以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。本発明は、プラズマ表示装置や液晶表示装置等の表示装置に関するが、以下の実施の形態例では、プラズマ表示装置を例にして説明する。

［第１の実施の形態例］
図１は、本実施の形態例におけるプラズマ表示装置の構成図である。ここに示された表示装置１００は、表示パネル４を有する表示ユニット８とインターフェース装置９とで構成される。インターフェース装置９は、アナログ映像信号を含むコンポジット信号Ｖinを供給され、デジタルのＲＧＢ表示信号ＲＤ、ＧＤ、ＢＤ、輝度制御信号BCONT、垂直同期信号Ｖsync、及びドットクロックＣＬＫを生成し、表示ユニット８に供給する。デジタル表示信号は、それぞれ８ビットのデジタル信号である。表示ユニットでは、垂直同期信号ＶsyncとドットクロックＤＣＬＫに同期して、デジタル表示信号ＲＤ、ＧＤ、ＢＤに示された映像を表示パネル４に表示する。その場合、表示ユニット８では、輝度制御信号BCONTに従ってプラズマ表示パネルの輝度（明るさ）を決める発光周波数Ｆsusが生成される。

インターフェース装置９は、アナログ映像信号を含むコンポジット信号Ｖinを入力し、アナログ映像信号Ｒ、Ｇ、Ｂと、垂直同期信号Ｖsync及び水平同期信号Ｈsyncとに分離するビデオ信号デコーダ１５を有する。アナログ映像信号Ｒ、Ｒ、Ｇは、Ａ／Ｄ変換器であるデータコンバータ１４によって、それぞれ８ビットのデジタル表示信号ＲＤ、ＧＤ、ＢＤに変換される。このアナログ・デジタル変換は、ダイナミックレンジＶrefに従って行われる。

アナログ映像信号を含むコンポジット信号Ｖinは、インターフェース装置９内のダイナミックレンジＶref及び輝度制御信号BCONT生成部１０にも供給される。この生成部１０には、１フレームの期間を示す垂直同期信号Ｖsyncがビデオ信号デコーダ１５から供給され、更に、外部から輝度調整信号ＢＣＡも供給される。生成部１０は、これらの供給される信号に従って、最適なダイナミックレンジＶrefを生成してデータコンバータ１４に供給し、また、最適な輝度制御信号BCONTを生成して表示ユニット８内の発光周波数コントローラ２に供給する。ダイナミックレンジＶrefは、Ａ／Ｄ変換のダイナミックレンジを示す電圧信号であり、後述するアルゴリズムによりアナログ映像信号に応じて可変設定される。また、輝度制御信号BCONTは、プラズマ表示パネルの維持放電回数を決める信号であり、後述するアルゴリズムによりアナログ映像信号に応じてダイナミックレンジＶrefと共に可変設定される。また、輝度制御信号BCONTは、外部から与えられる外部輝度調整信号ＢＣＡによっても可変設定される。

インターフェース装置９内のＰＬＬ回路１６は、水平同期信号Ｈsyncをビデオ信号デコーダから供給され、その同期信号に同期し水平表示ラインのドット数に対応する周波数のドットクロックＣＬＫを生成する。

プラズマ表示パネル４は、例えば３電極Ｘ，Ｙ，Ａを利用したＡＣ型の平面放電タイプであり、Ｘドライバ５によりＸ電極が駆動され、Ｙドライバ６によりＹ電極が駆動され、アドレスドライバ７によりアドレス電極（Ａ電極）が駆動される。駆動コントローラ３は、垂直同期信号Ｖsync、ドットクロックＣＬＫ、及び発光周波数Ｆsusを供給され、所定の駆動シーケンスに従って、各ドライバの駆動タイミング及び駆動電圧を制御する。表示データコントローラ１は、デジタル表示信号ＲＤ、ＧＤ、ＢＤを入力して、アドレス電極を駆動するためのアドレスデータを生成し、アドレスドライバ７に供給する。即ち、表示データコントローラ１は、多階調化データ処理やデータ配列変換処理等を行って、各ドット（画素）毎の表示データを複数のサブフレーム毎にアドレス電極を駆動するための表示データに変換する。

プラズマ表示パネルの駆動シーケンスは、例えば米国特許５，８１８，４１９号等により詳述されるが、その概略は以下の通りである。プラズマ表示パネルの場合、１フレームが、輝度についてそれぞれ重み付けされた複数のサブフレームで構成され、その複数のサブフレームで点灯（放電）するか否かにより、輝度の階調表示を行う。各サブフレームは、後述するとおり、共通Ｘ電極により全面消去を行うリセット期間と、Ｙ電極を走査しながらアドレス電極をアドレスデータに従って駆動して、所望のセルを点灯させて壁電荷を蓄積するアドレス期間と、アドレス期間に点灯されたセルに対して、上記重み付けされた回数の維持放電をＸ電極とＹ電極間に交流電圧を印加することで行う維持放電期間とを有する。この維持放電期間での放電回数が少なければ輝度は低く、多ければ輝度は高くなる。そして、この放電回数は、発光周波数Ｆsusによって決められる。

図２は、本実施の形態例のプラズマディスプレイにおける、アナログ映像信号と変換されたデジタル表示信号との関係を示す図である。図２は、図１５で従来例として説明したのと同じランプ波形のアナログ映像信号Ｖinが３つのフレームK,K+1,K+2で与えられた場合の、変換後のデジタル表示信号Ｄ０〜Ｄ７を示す。この場合も、簡単のために外部輝度調整信号ＢＣＡは、最大値固定とする。

図２に示される通り、フレームＫにおいて、アナログ映像信号Vinは低い振幅から最大の振幅までの信号を有し、その場合のダイナミックレンジＶrefは、最大のピーク値に対応した最大値に設定される。その結果、８ビットのデジタル表示信号Ｄ０〜Ｄ７により、輝度の階調が最大の分解能（２５６階調）を有する。また、それに対応して、発光周波数Ｆsusも、例えば３０kHzの最大周波数に設定される。従って、表示される画像は、アナログ映像信号Ｖinによって示された輝度値に対応した明るさになる。尚、発光周波数Ｆsusは、前述の通り輝度制御信号BCONTに従って発光周波数コントローラ２によって生成される。

尚、デジタル表示信号のうち下位の３ビットＤ２，Ｄ１，Ｄ０は、それぞれ変化するが、その変化が細かすぎて表示が困難であるので、図２中では破線で省略している。

次に、フレームＫ＋１において、アナログ映像信号Ｖinは低い振幅から最大規格値の約５０％である中程度の振幅までの信号を有し、その場合のダイナミックレンジＶrefは、フレームＫの場合の約５０％に設定される。その結果、アナログ映像信号Ｖinの最大ピーク値は低くなったが、８ビットのデジタル表示信号Ｄ０〜Ｄ７による２５６階調の分解能が維持される。従って、表示される画像は、詳細な輝度の変化を最大限の分解能で表示される。また、ダイナミックレンジＶrefを約半分にしたことに伴い、発光周波数Ｆsusは、フレームＫの場合の約半分、１５kHzに設定される。その結果、表示される画像は、アナログ映像信号Ｖinによって示された輝度値に対応した明るさになる。

フレームＫ＋２において、アナログ映像信号Ｖinは低い振幅から最大規格値の約２５％である低い振幅までの信号を有し、その場合のダイナミックレンジＶrefは、フレームＫの場合の約２５％に設定される。その結果、アナログ映像信号Ｖinの最大ピーク値は非常に低くなったが、８ビットのデジタル表示信号Ｄ０〜Ｄ７による２５６階調の分解能が維持される。従って、表示される画像は、詳細な輝度の変化を最大限の分解能で表示される。また、ダイナミックレンジＶrefを約１／４にしたことに伴い、発光周波数Ｆsusは、フレームＫの場合の約１／４、７．５kHzに設定される。その結果、この場合も、表示される画像は、アナログ映像信号Ｖinによって示された輝度値に対応した明るさになる。即ち、暗い映像ではあるが、輝度の変化は最大限の分解能で表現される。

図３は、発光周波数Ｆsusとサブフレームの維持放電回数との関係を示した図である。図３には、１フレームが輝度について重み付けされた８つのサブフレームＳＦ０〜ＳＦ７で構成される場合について示される。尚、発光周波数と１フレーム内の維持放電回数の合計との関係は、Ｆsus＝（１フレーム内の維持放電回数の合計）×（フレーム周波数）
で表される。

各サブフレームは、前述の通り、パネル全面消去を行うリセット期間Ｒ、セルに対して選択的に放電を行わせるアドレス期間Ａ、及びアドレス期間で点灯したセルに対して所定回数の維持放電を行う維持放電期間Ｓとを有する。そして、維持放電期間Ｓにおける維持放電回数によって、各サブフレームによる輝度値が決定する。即ち、維持放電回数が多いほど、サブフレームでの輝度値が高くなる（明るくなる）。図３に示した例では、サブフレームＳＦ０は、維持放電回数が最も少なく、サブフレームＳＦ７の維持放電回数が最も多く、８つのサブフレームＳＦ０〜７の維持放電回数の比率は、ＳＦ０：ＳＦ１：ＳＦ２：．．．：ＳＦ７＝１：２：４：．．．：１２８に設定される。従って、これらのサブフレームの組み合わせにより、２５６階調の輝度を表示することができる。

図３に示される通り、今仮に、輝度制御信号BCONTによって、発光周波数Ｆsusが最小限に設定されているとすると、駆動コントローラ３は、各サブフレームの維持放電回数を、１，２，４，８，１６．．．１２８回に制御する。また、発光周波数Ｆsusが中程度に設定されるとすると、駆動コントローラ３は、各サブフレームの維持放電回数を、例えば１０，２０，４０，８０，１６０．．．１２８０回に制御する。更に、発光周波数Ｆsusが最大限に設定されるとすると、駆動コントローラ３は、各サブフレームの維持放電回数を、例えば１００，２００，４００，８００，１６００．．．１２８００回に制御する。

以上のように各サブフレームの維持放電回数を制御することにより、サブフレームによる輝度の重み付けの割合を維持しつつ、輝度の絶対値を変更設定することができる。従って、インターフェース装置９内の発生部１０により生成される輝度制御信号BCONTによって、発光周波数Ｆsusを変更設定することで、表示される輝度を変更することができる。

図２に戻って、アナログ映像信号ＶinとダイナミックレンジＶref及び発光周波数Ｆsusとの関係を説明すると、次の通りである。即ち、本実施の形態例では、アナログ映像信号Ｖinのピーク値がより低い場合は、Ａ／Ｄ変換回路１４のダイナミックレンジＶrefをより低く設定して、輝度の階調の分解能が低減するのを防止する。更に、アナログ映像信号Ｖinのピーク値がより低い場合は、表示される映像の輝度値を決める発光周波数Ｆsusをより低く設定する。その結果、フレームK+2の様にアナログ映像信号Ｖinのレベルが比較的小さい暗い映像であっても、その暗さに応じた輝度（明るさ）であって、十分な階調の分解能を有する映像を表示することができる。

但し、より詳細に映像信号の種類を検討すると、アナログ映像信号の平均値によって、ダイナミックレンジＶrefと発光周波数Ｆsusの設定を微調整することが好ましい。

図４は、アナログ映像信号とダイナミックレンジ及び最大輝度の関係を示す図である。図４には、６種類のアナログ映像信号の例とそれに対応するヒストグラムとが示される。図中左側に示されるアナログ映像信号は、１フレームにおける波形が示される。また、図中右側に示されるヒストグラムは、横軸に明るさ（輝度）が、縦軸に画素数が示される。図中、ＶRはアナログ映像信号の最大規格電圧を示し、ＶPKはアナログ映像信号のピーク値を、ＶAVはアナログ映像信号の平均値を示す。また、ＶBCは、最大規格電圧ＶRに対応する輝度表示をするときの輝度制御信号BCONTの電圧である。

図４（１）のアナログ映像信号は、全体的に明るい映像に対する信号であり、ヒストグラムでみると、ほとんど高い輝度（明るさ）の信号からなる。この場合は、アナログ映像信号のピーク値ＶPKと平均値ＶAVとは、共に大きくほぼ同等或いは非常に近い値になる。従って、ダイナミックレンジＶrefはピーク値ＶPK（＝ＶR）と同じで、輝度制御信号BCONTの電圧値もピーク値ＶPK（＝ＶR）に対応する電圧ＶBCと同じが好ましい。

図４（２）のアナログ映像信号は、明るい部分と暗い部分を有する映像に対する信号であり、ヒストグラムでみると、高い輝度（明るさ）の信号から低い輝度の信号までを含む。この場合は、アナログ映像信号のピーク値ＶPKは最大規格電圧ＶRレベルにあり、平均値ＶAVは、中程度になる。従って、ダイナミックレンジＶrefは、ピーク値ＶPK（＝ＶR）と同じで、輝度制御信号BCONTの電圧値もピーク値ＶPK（＝ＶR）に対応する電圧ＶBCと同じが好ましい。但し、最も高い輝度の画素数が（１）の場合よりも少ないので、例えばダイナミックレンジＶrefをピーク値ＶPK（＝ＶR）より低くし、輝度制御信号BCONTの電圧値もピーク値ＶPK（＝ＶR）に対応する電圧ＶBCより低くても良い。

図４（３）のアナログ映像信号は、全体的に暗い映像の中に、部分的に非常に明るい映像が存在する場合の信号であり、ヒストグラムでみると、ほとんど中程度より低い輝度の信号とそれから大きく外れた高い輝度の信号とからなる。この場合は、アナログ映像信号のピーク値ＶPKは最大規格電圧ＶRとほぼ同じように大きいのに対して、平均値ＶAVは非常に低い値になる。従って、ダイナミックレンジＶrefは、ピーク値ＶPK（＝ＶR）の半分よりも僅かに高い程度で、輝度制御信号BCONTの電圧値もピーク値ＶPK（＝ＶR）に対応する電圧ＶBCの半分程度より僅かに高い程度が好ましい。

図４（４）のアナログ映像信号は、全体的が中間の明るさをもつ映像に対する信号であり、ヒストグラムでみるとほとんど中程度の輝度の信号からなる。この場合は、アナログ映像信号のピーク値ＶPK及び平均値ＶAVは共に、最大規格電圧ＶRの半分程度である。従って、ダイナミックレンジＶrefはピーク値ＶPK程度で、輝度制御信号BCONTの電圧値もピーク値ＶPKに対応する電圧程度が好ましい。

図４（５）のアナログ映像信号は、全体的に暗い映像の中に、部分的に少し明るい映像が存在する場合の信号であり、ヒストグラムでみると、ほとんど低い輝度の信号とそれから大きく外れた中程度の輝度の信号とからなる。この場合は、アナログ映像信号のピーク値ＶPKは最大規格電圧ＶRのほぼ半分程度であるのに対して、平均値ＶAVは非常に低い値になる。従って、ダイナミックレンジＶrefは、ピーク値ＶPKと平均値ＶAVの中間値程度で、輝度制御信号BCONTの電圧値もピーク値ＶPKと平均値ＶAVの中間値程度に対応する電圧が好ましい。

図４（６）のアナログ映像信号は、全体的に暗い映像の場合の信号であり、ヒストグラムでみると、ほとんど低い輝度の信号からなる。この場合は、アナログ映像信号のピーク値ＶPK及び平均値ＶAVは同程度であり、最大規格電圧ＶRよりかなり低い電圧である。従って、ダイナミックレンジＶrefはピーク値ＶPK程度で、輝度制御信号BCONTの電圧値もピーク値ＶPKに対応する電圧程度が好ましい。

以上の６種類の映像信号からいえることは、アナログ映像信号のピーク値ＶPKと平均値ＶAVが近い場合（（１）、（４）、（６））は、全体的に同じ明るさの映像であり、ピーク値ＶPKと平均値ＶAVが異なる場合（（３）、（５））は、平均的な明るさは平均値ＶAVに依存するが、明るさの分布はピーク値ＶPKに依存する状態といえる。そこで、本実施の形態例では、ピーク値と平均値の中間値に対応させてダイナミックレンジＶrefと輝度制御信号とを設定する。即ち、上記のピーク値に応じて設定したのに対して、更に、平均値に応じて設定値を下げるようにする。

図５は、図４の６種類の映像信号に対するダイナミックレンジと輝度制御信号との関係を示す図表である。上記の通り、より好ましい階調の制御方法では、アナログ映像信号のピーク値に応じてダイナミックレンジと輝度制御信号を制御し、更に、平均値に応じてそれらをより低いレベルにシフトさせることである。従って、インターフェース装置内で構成される画一的な回路により上記の輝度制御がされたダイナミックレンジVrefと輝度制御信号BCONTを生成するためには、一例として、ピーク値ＶPKと平均値ＶAVの中間値（＝（ＶPK＋ＶAV）／２）に応じて、ダイナミックレンジと輝度制御信号を設定することが好ましい。

図５の図表には、かかる方法で設定されたダイナミックレンジＶPKと輝度制御信号BCONTの電圧値が示される。映像信号（１）の場合は、ダイナミックレンジＶrefは、中間値（ＶPK＋ＶAV）／２＝ＶPK＝ＶRに、輝度制御信号BCONTは、上記中間値を最大規格電圧ＶRに対応するその最大電圧ＶBCと最大規格電圧VRとの比率を乗算した値（＝ＶBC×（（ＶPK＋ＶAV）／２）／ＶR＝ＶBC）に設定される。

同様に、映像信号（２）の場合は、ダイナミックレンジＶrefは３VR／４に、輝度制御信号BCONTは３ＶBC／４にそれぞれ設定される。また、映像信号（３）の場合は、ダイナミックレンジＶrefは４VR／７に、輝度制御信号BCONTは４ＶBC／７にそれぞれ設定される。更に、映像信号（４）の場合は、ダイナミックレンジＶrefはVR／２に、輝度制御信号BCONTはＶBC／２にそれぞれ設定される。そして、映像信号（５）の場合は、ダイナミックレンジＶrefはVR／３に、輝度制御信号BCONTはＶBC／３にそれぞれ設定される。最後に、映像信号（６）の場合は、ダイナミックレンジＶrefはVR／４に、輝度制御信号BCONTはＶBC／４にそれぞれ設定される。

図６は、本実施の形態例におけるダイナミックレンジと輝度制御信号生成部の構成を示す図である。図６に示した生成部１０は、アナログ映像信号Ｖinを供給され、所定の期間内におけるアナログ映像信号の電圧のピーク値ＶPKと平均値ＶAVとを検出する信号レベル検出回路１１を有する。この信号レベル検出回路１１は、本実施の形態例によれば、１フレーム期間におけるアナログ映像信号のピーク値と平均値を求めるために、垂直同期信号Ｖsyncをリセット信号ＲＳＴとして利用する。

上記の検出されたピーク値ＶPKと平均値ＶAVは、ダイナミック階調コントローラ１２とダイナミック輝度コントローラ１３とに供給される。ダイナミック輝度コントローラ１３には、外部から供給される外部輝度調整信号ＢＣＡも供給される。ダイナミック階調コントローラ１２は、ピーク値と平均値とに従って、上記したアルゴリズムでデータコンバータ（Ａ／Ｄ変換器）１４のダイナミックレンジＶrefを動的に生成し、データコンバータ１４に供給する。また、ダイナミック輝度コントローラ１３は、ピーク値と平均値とに従って、上記したアルゴリズムで輝度制御信号BCONTを生成する。更に、ダイナミック輝度コントローラ１３は、外部輝度調整信号ＢＣＡに連動して、その輝度制御信号BCONTを調整する。

図７は、本実施の形態例における信号レベル検出回路の詳細回路図である。図７に示された信号レベル検出回路１１は、第１、第２及び第３のサンプリングホールド回路１１１，１１３，１１７を有する。更に、信号レベル検出回路１１は、サンプリング信号Ｓ１、Ｓ２，Ｓ３を生成する第１、第２のサンプリング信号生成回路１１４，１１５と、２つの入力信号を比較して大きい方の信号を出力するコンパレータ回路１１２と、アナログ映像信号Ｖinの一定周期内の平均値を検出するローパスフィルタ回路（積分回路）１１６とを有する。

第１のサンプリング信号生成回路１１４は、ブランキング信号BLANKに従って決められるブランキング期間以外の有効映像信号期間において、ドットクロックDCLKに同期したサンプリング信号Ｓ１を生成して、第１のサンプルホールド回路１１１に供給する。サンプルホールド回路１１１は、そのサンプリング信号Ｓ１に応答して、アナログ映像信号Ｖinの電圧レベルをサンプルホールドする。コンパレータ回路１１２は、垂直同期信号Ｖsyncに同期して生成されるリセット信号RSTによってリセットされ、１フレーム期間の間、最も高い電圧レベルを出力する。第２のサンプルホールド回路１１３は、垂直同期信号Ｖsyncに同期して生成されるサンプリング信号Ｓ２に応答して、コンパレータ回路１１２の出力をホールドする。従って、第２のサンプルホールド回路１１３は、１フレーム期間内で最も高いアナログ映像信号のレベルをピーク値ＶPKとして出力することができる。

積分回路であるローパスフィルタ回路１１６は、アナログ映像信号Ｖinの１フレーム期間内の平均的な電圧レベルを検出し、その検出された電圧レベルが、第３のサンプリングホールド回路１１７によってホールドされる。従って、第３のサンプリングホールド回路１１７は、アナログ映像信号の１フレーム期間内の電圧平均値ＶAVを出力する。

図８は、本実施の形態例におけるダイナミック階調コントローラ１２とダイナミック輝度コントローラ１３の回路図である。図５に示したように、ピーク値ＶPKと平均値ＶAVとからダイナミックレンジＶrefと輝度制御信号BCONTとを求めるために、それぞれのコントローラ１２，１３は、抵抗とオペレーションアンプの組み合わせ回路を有する。

ダイナミック階調コントローラ１２は、オペアンプ１２１と入力抵抗１２２，１２３及びフィードバック抵抗１２４で構成される。かかる構成にすることにより、オペアンプ１２１のゲインＧは、図示される通り、G=1（バッファ）
（但し、Ｒ１＝Ｒ２，Ｒ３（Ｒ６）≪Ｒ１（Ｒ２）（Ｒ３，Ｒ６は無くとも良い。））となり、それぞれの入力抵抗にピーク値ＶPKと平均値ＶAVとが印加されるので、オペアンプの出力Ｖrefは、Ｖref＝（ＶPK＋ＶAV）／２になる。

ダイナミック輝度コントローラ１３は、オペアンプ１３１、１３２及びバッファ回路１３３とを有する。オペアンプ１３１と抵抗１３４，１３５，１３６は、ダイナミック階調コントローラ１２と同じ回路構成であり、そのゲイン、及び出力Ｖo１も、上記と同じで、Ｖo１＝（ＶPK＋ＶAV）／２になる。

一方、第２のオペアンプ１３２は、入力抵抗１３７とフィードバック抵抗１３８を設けることにより、ゲインＧは、図示される通り、Ｇ＝（Ｒ４＋Ｒ５／Ｒ４）＝（ＶBC／ＶR）
（但し、Ｒ５＝（ＶＢＣ／ＶＲ−１）×Ｒ４，ＶBC≧ＶＲ）となるように抵抗値を設定され、従って、出力Ｖｏ２は、Ｖo２＝Ｇ×Ｖo１＝（ＶBC×（ＶPK＋ＶAV）／２）／ＶR＝ＶBC×Ｖref／ＶRとなる。

即ち、第２のオペアンプ１３２は、オペアンプ１３１により算出された（ＶPK＋ＶAV）／２なる電圧を、表示装置の発光周波数の制御に用いる輝度制御信号BCONTの入力レンジに合わせて比率（ＶBC／ＶR）で変換する機能を有する。即ち、ダイナミックレンジＶrefが最大の時の値ＶRに対応する輝度制御信号BCONTの電圧値をＶBC（最大値）とする場合に、ダイナミックレンジＶrefの設定に連動させて輝度制御信号BCONTを求める回路である。

以上のコントローラ回路を利用することにより、インターフェース装置では、アナログ映像信号のピーク値ＶPKと平均値ＶAVとに従って、画一的にダイナミックレンジＶrefと輝度制御信号BCONTを生成することができる。このダイナミックレンジＶrefに従って、Ａ／Ｄ変換回路のダイナミックレンジを設定することにより、常に最大の分解能で階調を表現することができる。また、輝度制御信号BCONTに従ってプラズマ表示パネルの発光周波数Ｆsusを設定することで、アナログ映像信号に対応した輝度で表示することができる。

［第２の実施の形態例］
図９は、第２の実施の形態例におけるプラズマ表示装置の構成図である。図１と対応する部分には同じ引用番号を与えている。プラズマ表示装置１００は、表示ユニット８とインターフェース装置９とで構成される。インターフェース装置９は、図１の場合と同様に、コンポジット信号であるアナログ映像信号Ｖinをアナログの赤、緑、青の信号ＲＡ，ＧＡ，ＢＡ及び垂直同期信号Ｖsync、水平同期信号Ｈsyncに変換し、それらアナログ表示信号ＲＡ，ＧＡ，ＢＡをデジタル表示信号ＲＤ，ＧＤ，ＢＤに変換する。また、水平同期信号ＨsyncからドットクロックDCLKがＰＬＬ１６により生成される。インターフェース９により生成されたデジタル表示信号RD,GD,BD、垂直同期信号Ｖsync及びドットクロックDCLKが表示ユニット８に供給される。これらデジタル表示信号等は、外部から直接表示ユニット８に供給される場合もある。

第２の実施の形態例では、表示ユニット８内に、表示画面に応じた輝度の階調の解像度と表示輝度を制御する輝度制御信号を制御する機能が設けられる。階調制御回路２０は、供給されるデジタル表示信号RD,GD,BDに従って、表示画面の輝度の最大階調レベルを検出し、表示信号変換回路の変換テーブルを選択する選択信号DSELを生成する。この選択信号DSELは、輝度制御信号としての機能も有し、表示信号変換回路２４に供給されると共に発光周波数コントローラ２にも供給される。

表示信号変換回路２４は、それぞれ１０ビットのデジタル表示信号RD,GD,BDを、選択信号DSELに従う変換テーブルにより、１０ビットの変換デジタル表示信号CRD,CGD,CBDに変換する。変換された表示信号は、表示データコントローラ１に供給され、データ信号としてアドレスドライバ７に供給される。また、選択信号DSELに従って、発光周波数コントローラ２は、維持放電の発光周波数Ｆsusを設定する。

階調制御回路２０は、図１におけるダイナミックレンジ及び輝度制御信号生成部１０と同様の機能を有する。但し、階調制御回路２０には、供給されたデジタル表示信号RD,GD,BDが有する輝度の最大階調レベルを、ヒストグラムにより検出し、選択信号DSELを生成する。そして、表示信号変換回路２４にて、供給デジタル表示信号の０から検出した最大階調レベルまでの階調のレンジが、変換後の階調のフルレンジに対応するように、供給デジタル表示信号RD,GD,BDを変換デジタル表示信号CRD,CGD,CBDに変換する。その結果、検出された最大階調レベルがより低い場合は、低い輝度領域での階調の解像度がより高くなるようにデジタル表示信号が変換される。かかる変換に伴い、実質的に変換デジタル表示信号のダイナミックレンジは、狭くなる。

従って、ダイナミックレンジが実質的に狭くなったことで、最大階調に対応する実際の輝度を下げる必要があるので、輝度制御信号としての機能も有する選択信号DSELにより、発光周波数Ｆsusはより低く設定される。

図１０は、階調制御回路２０におけるデジタル表示信号の分布状態を示すヒストグラムの図である。横軸は、１０ビットのデジタル表示信号Ｄ９：０の階調値を示し、縦軸は画素数を示す。このヒストグラムは、例えば垂直同期信号Ｖsyncにより区切られた１つのフレームまたは数フレーム期間における階調値に対する画素数を示す。

分布Ａの例は、階調値５１２から１０２４の高い階調レベルで基準値Ｄrefよりも高い画素数を有する。即ち、分布Ａは、より明るい画素が多く存在する画面であり、例えば、図４に示した１）、２）、３）の例に対応する。分布Ｂは、階調値２５６から５１２の次に高い階調レベルで基準値Ｄrefよりも高い画素数を有するが、階調値５１２から１０２４の最も高い階調レベルでは、基準値より少ない画素数しか存在しない。従って、分布Ｂは、やや明るい画素が多く存在するが画面であるが、分布Ａよりは明るい画素の数が少ない。そして、例えば、図４に示した４）、５）の例に対応する。最後に、分布Ｃは、階調値２５６より高い画素数は、基準値Ｄrefを超えない例であり、暗い画像である。即ち、図４の６）の例に対応する。

上記の分布Ａ，Ｂ，Ｃにおいて、分布Ａが輝度の最大階調レベルが最も高い例であり、分布Ｂがその次の最大階調レベルが高く、分布Ｃは最大階調レベルが最も低い例である。これらの分布の区別は、図１０から明らかな通り、デジタル表示信号の最上位ビットＤ９と次の上位ビットＤ８の画素数をカウントすることにより、可能になる。即ち、最上位ビットＤ９の画素数が基準値Ｄrefを超えていたら分布Ａと判断することができる。また、デジタル表示信号の次の上位ビットＤ８の画素数が基準値Drefを超えるが、最上位ビットＤ９の画素数が基準値を超えない場合に、分布Ｂと判断することができる。最上位ビットＤ９及びその次の上位ビットＤ８の画素数が共に基準値を超えなければ、分布Ｃの最も暗い画面と判断することができる。

図１１は、階調制御回路と表示信号変換回路の構成を示す図である。階調制御回路２０は、デジタル表示信号の最上位ビットRD9,GD9,BD9をドットクロックDCLKに同期してカウントするカウント回路３０と、次の上位ビットRD8,GD8,BD8をカウントするカウント回路３４とを有する。これらのカウント回路は、所定数のフレーム期間において累積したカウント値を、毎フレーム毎に垂直同期信号Ｖsyncに同期して出力する。

階調制御回路２０は、更に、カウント値と基準値Drefとを比較する比較回路３２，３６を有する。比較回路３２は、最上位ビットの数が基準値Drefを超える場合は、選択信号DSEL1をＨレベルにする。また、比較回路３６は、次の上位ビットの数が基準値Drefを超える場合は、第２の選択信号DSEL2をＨレベルにする。この２ビットの選択信号DSEL1,2は、表示信号変換回路２４の選択回路２４Ｓに供給される。

表示信号変換回路２４は、例えば、１０ビットの供給デジタル表示信号RD9:0を、１０ビットの変換デジタル表示信号CRD9:0に変換する。そして、図１１の例では、３種類の変換テーブルによる変換回路２４Ａ，Ｂ，Ｃが設けられ、これらの変換回路２４Ａ，Ｂ，Ｃが、選択信号DSELにより選択される。図１１には、変換回路は、赤のデジタル表示信号についての変換回路のみが示される。選択信号DSELは、図１０に示した最も明るい画面の分布Ａと、次に明るい画面の分布Ｂと、最も暗い画面の分布Ｃとを判別する信号である。

尚、図１１には、赤のデジタル表示信号に対する変換回路のみを示しているが、実際には、緑と青に対するデジタル表示信号GD,BDの変換回路も設けられる。

図１２は、ヒストグラムの分布と選択信号の関係を示す図表とその変換テーブルの例を示す図である。ヒストグラムの分布がＡの場合は、選択信号DSELの１ビット目DSEL1がＨレベルになる。その時は、１０ビットの供給デジタル表示信号RD9:0が１０ビットの変換デジタル表示信号CRD9:0に変換される。その変換特性（変換テーブル）は、図１２Ｂに示される変換テーブルの特性図に示される通り、供給デジタル表示信号RDの０〜１０２４階調レンジを、変換デジタル表示信号CRDの０〜１０２４階調レンジに変換する特性を有する。図１２Ｂに示された特性Ａは、必ずしも直線である必要はなく、例えばガンマ特性を考慮して低い階調領域でより解像度が高くなる特性曲線にしても良い。

ヒストグラムの分布がＢの場合は、選択信号DSELの２ビット目の信号DSEL2がＨレベルになる。この時は、供給デジタル表示信号の下位９ビットRD8:0が１０ビットの変換デジタル表示信号CRD9:0に変換される。即ち、図１２Ｂに示した変換テーブルＢが変換特性の例である。この変換特性によれば、供給デジタル表示信号RDの０〜５１２階調レンジを、変換デジタル表示信号CRDの０〜１０２４階調レンジに変換する。最上位ビットＲＤ９が１になる画素数が少ないので、階調５１２以上の階調は、全て最大階調レベルに割り当てられる。従って、変換されたデジタル表示信号によれば、低い階調領域で、より階調の解像度が高くなる。

ヒストグラムの分布がＣの場合は、選択信号DSELの両ビット信号DSEL1,2がＬレベルになる。この時は、供給デジタル表示信号の下位８ビットRD7:0が１０ビットの変換デジタル表示信号CRD9:0に変換される。即ち、図１２Ｂに示した変換テーブルＣが変換特性の例である。この変換特性によれば、供給デジタル表示信号RDの０〜２５６階調レンジを、変換デジタル表示信号CRDの０〜１０２４階調レンジに変換する。最上位ビットＲＤ９及び次の上位ビットＲＤ８が１になる画素数が少ないので、階調２５６以上の階調は、全て最大階調レベルに割り当てられる。従って、変換されたデジタル表示信号によれば、低い階調領域で、更に階調の解像度が高くなる。

図１２Ｂに示した変換テーブルによれば、変換テーブルＡの場合は、供給デジタル表示信号RDの最大階調１０２４がそのまま変換後のデジタル表示信号CRDの最大階調１０２４に対応する。しかし、変換テーブルＢの場合は、供給デジタル表示信号RDの階調５１２が、変換デジタル表示信号CRDの最大階調１０２４に対応する。また、変換テーブルＣの場合は、供給デジタル表示信号RDの階調２５６が、変換デジタル表示信号CRDの最大階調１０２４に対応する。

従って、変換テーブルＢ、Ｃの場合は、実際に表示すべき輝度の最大階調レベルが、２倍または４倍になっている。従って、第１の実施の形態例の場合と同様に、デジタル表示信号の変換に伴い、実際の表示すべき輝度に調整するために、発光周波数Ｆsusを調整する必要がある。

図１３は、発光周波数コントローラの動作を説明する図である。分布Ａの場合は、発光周波数Ｆsusは、発光周波数コントローラ２により、最大周波数に制御される。また、分布Ｂの場合は、最大周波数の１／２に制御される。そして、分布Ｃの場合は、最大周波数の１／４に制御される。但し、発光周波数コントローラには、上記の分布を示す選択信号DSELに加えて、外部から供給される外部輝度調整信号BCAが供給される。この外部輝度調整信号BCAにより発光周波数の上限値が制御される。従って、外部輝度調整信号BCAにより制御された発光周波数の上限値を超えない範囲で、輝度制御信号の機能を有する選択信号DSELに応じた発光周波数が選択される。

また、発光周波数コントローラ２は、Ｘドライバ５，Ｙドライバ６及びアドレスドライバ７の各駆動ドライバから、消費電流情報をフィードバックされ、表示ユニット８の消費電力が定格で定めた一定値を超えないように、発光周波数を制御する。従って、発光周波数コントローラ２は、上記外部輝度調整信号BCAと消費電流情報とにより制約される発光周波数の上限値を超えない範囲で、選択信号DSELに応じた発光周波数Ｆsusを選択する。

図１４は、別のヒストグラムの分布と選択信号の関係を示す図表とその変換テーブルの例を示す図である。図１４の例は、図１１の表示信号変換回路２４の変換後のデジタル表示信号CRDが８ビットの例である。即ち、１０ビットの供給デジタル表示信号RD9:0が、８ビットの変換デジタル表示信号CRD7:0に変換される例である。

ヒストグラムの分布Ａ，Ｂ，Ｃに対応する選択信号DSELの組み合わせは、図１２の場合と同じである。但し変換テーブルが異なる。分布Ａを検出する選択信号DSEL＝Ｈ、Ｘ（ＸはＨまたはＬのいずれか）の場合は、変換回路では、供給デジタル表示信号RD9:0のうち、上位の８ビットの信号RD9:2が、８ビットの変換デジタル表示信号CRD7:0に対応づけられる。即ち、図１４Ｂに示される通り、供給デジタル表示信号RDの０〜１０２４階調レンジが、８ビットの変換デジタル表示信号CRDの０〜２５６階調レンジ（フルレンジ）に対応付けられる。但し、階調の解像度は、悪くなっている。

分布Ｂを検出する選択信号DSEL＝Ｌ、Ｈの場合は、供給デジタル表示信号RD9:0のうち、１ビット下位側にシフトした信号RD8:1が、８ビットの変換デジタル表示信号CRD7:0に対応付けられる。即ち、図１４Ｂに示される通り、供給デジタル表示信号RDの０〜５１２階調レンジが、８ビットの変換デジタル表示信号CRDの０〜２５６階調レンジに対応付けられる。

更に、分布Ｃを検出する選択信号DSEL＝Ｌ、Ｌの場合は、供給デジタル表示信号RD9:0のうち、２ビット下位側にシフトした信号RD7:0が、８ビットの変換デジタル表示信号CRD7:0に対応付けられる。即ち、図１４Ｂに示される通り、供給デジタル表示信号RDの０〜２５６階調レンジが、８ビットの変換デジタル表示信号CRDの０〜２５６階調レンジに対応付けられる。

図１４Ｂから明らかな通り、変換テーブルＡに比較して、変換テーブルＢ、Ｃは、低い階調領域では、階調の解像度がより高くなっている。従って、暗い映像に対しても、十分な階調の解像度を与えることができる。

図１４の例の場合も、発光周波数の制御は、上記の通りである。変換テーブルＡに対応する発光周波数Ｆsus比較して、Ｂの場合の発光周波数は１／２、Ｃの場合の発光周波数は１／４に制御される。

図１４に示した変換回路の場合は、表示信号変換回路にマルチプレクサを利用することもできる。即ち、分布Ａの場合は、１０ビットの供給デジタル表示信号RD9:0のうち、上位の８ビットの信号RD9:2を選択する。また、分布Ｂの場合は、１０ビットの供給デジタル表示信号RD9:0のうち、信号RD9:2より一つシフトした８ビットの信号RD8:1を選択する。そして、分布Ｃの場合は、１０ビットの供給デジタル表示信号RD9:0のうち、信号RD9:2より更に２つシフトした８ビットの信号RD7:0を選択する。

以上説明した第２の実施の形態例は、供給されるデジタル表示信号RDに従って輝度の階調が制御され、輝度制御信号DSELに従って輝度が制御されて表示を行う表示装置において、表示信号変換回路は、複数フレーム期間等の所定の期間内における供給デジタル表示信号RDによる輝度の最大階調レベルが、５１２〜１０２４の範囲の第１の階調レベルの時は、供給デジタル表示信号の０から第１の階調レベル１０２４までの階調レンジが、変換デジタル表示信号CRDのフルレンジに対応するように、供給デジタル表示信号を変換する。また、輝度の最大階調レベルが、第１の階調レベル（５１２〜１０２４）より低い第２の階調レベル（２５６〜５１２）の時は、供給デジタル表示信号の０から第２の階調レベル５１２までの階調レンジが、変換デジタル表示信号のフルレンジに対応するように、供給デジタル表示信号RDを変換する。図１２Ｂや図１４Ｂに示される通り、変換特性ＡとＢとを比較すると、変換特性Ｂのほうが、低い輝度領域における階調の解像度は高くなっている。

更に、第２の実施の形態例では、階調制御回路２０と発光周波数コントローラとからなる輝度制御回路は、最大階調レベルが第１の階調レベル（５１２〜１０２４）の時は、表示を第１の輝度にするよう前記輝度制御信号DSELを制御し、最大階調レベルが第２の階調レベル（２５６〜５１２）の時は、表示を第１の輝度より低い第２の輝度（発光周波数を１／２倍）にするよう輝度制御信号DSELを制御する。

そして、表示信号変換回路２４は、図１２の例では、最大階調レベルが第１のレベル（512〜1024）の時は、１０ビット（Ｎビット）の供給デジタル表示信号を１０ビット（Ｍビット）の変換デジタル表示信号に変換し、第２のレベル（256〜512）の時は、下位９ビット（Ｎ−１）の供給デジタル表示信号を１０ビット（Ｍビット）の変換デジタル表示信号に変換する。

また、表示信号変換回路２４は、図１４の例では、最大階調レベルが第１の階調レベル（512〜1024）の時は、１０ビット（Ｎビット）の供給デジタル表示信号の上位８ビット（Ｌビット）RD9:2を変換デジタル表示信号とし、第２の階調レベル（256〜512）の時は、１ビットだけ下位の８ビット（Ｌビット）の供給デジタル表示信号RD8:1を変換デジタル表示信号とする。

上記した第１及び第２の実施の形態例をまとめると、より上位概念としては、供給される表示信号に従って輝度の階調が制御され、輝度制御信号に従って輝度が制御されて表示を行う表示装置において、供給表示信号が有する輝度の最大階調レベルが第１の階調レベルの時は、前記供給表示信号の０から第１の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第１の変換特性で、供給表示信号を変換表示信号に変換すると共に、輝度制御信号を第１の最大輝度を表示するように制御し、供給表示信号が有する輝度の最大階調レベルが前記第１の階調レベルより低い第２の階調レベルの時は、供給表示信号の０から第２の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第２の変換特性で、供給表示信号を変換表示信号に変換すると共に、輝度制御信号を第１の最大輝度より低い第２の最大輝度を表示するように制御することを特徴とする。

以上、実施の形態例ではプラズマ表示装置を例にして説明したが、本発明はそれに限定されず、液晶表示装置等の表示装置に適用することができる。

本実施の形態例におけるプラズマ表示装置の構成図である。 本実施の形態例のプラズマディスプレイにおける、アナログ映像信号と変換されたデジタル表示信号との関係を示す図である。 発光周波数Ｆsusとサブフレームの維持放電回数との関係を示した図である。 アナログ映像信号とダイナミックレンジ及び最大輝度の関係を示す図である。 ６種類の映像信号に対するダイナミックレンジと輝度制御信号との関係を示す図表である。 本実施の形態例におけるダイナミックレンジと輝度制御信号生成部の構成を示す図である。 本実施の形態例における信号レベル検出回路の詳細回路図である。 本実施の形態例におけるダイナミック階調コントローラ１２とダイナミック輝度コントローラ１３の回路図である。 第２の実施の形態例におけるプラズマ表示装置の構成図である。 階調制御回路２０におけるデジタル表示信号の分布状態を示すヒストグラムの図である。 階調制御回路と表示信号変換回路の構成を示す図である。 ヒストグラムの分布と選択信号の関係を示す図表とその変換テーブルの例を示す図である。 発光周波数コントローラの動作を説明する図である。 別のヒストグラムの分布と選択信号の関係を示す図表とその変換テーブルの例を示す図である。 従来のプラズマディスプレイにおける、アナログ映像信号と変換されたデジタル表示信号との関係を示す図である。

符号の説明

１００ 表示装置
４ 表示パネル
９ インターフェース装置
１０ ダイナミックレンジ、輝度制御信号生成部
１４ データコンバータ、Ａ／Ｄ変換回路
１５ ビデオ信号デコーダ
Ｖin アナログ映像信号、コンポジット信号、ビデオ信号
Ｖref ダイナミックレンジ
BCONT 輝度制御信号
ＢＣＡ 外部輝度調整信号
ＲＤ、ＧＤ、ＢＤ デジタル表示信号
Ｆsus 発光周波数
２０ 階調制御回路
２４ 表示信号変換回路
DSEL 選択信号、輝度制御信号

Claims (7)

1. 所定の維持放電回数が割り当てられた複数のサブフレームを有し、供給されるデジタル表示信号に従って前記複数のサブフレームを組み合わせて階調が制御され、前記維持放電回数を制御する輝度制御信号に従って輝度が制御されて表示を行う表示装置において、
   所定の期間内における前記供給デジタル表示信号が有する輝度の最大階調レベルが第１の階調レベルの時は、前記供給デジタル表示信号の低階調レベルから第１の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第１の変換特性で、前記供給デジタル表示信号を変換デジタル表示信号に変換すると共に、前記輝度制御信号を第１の最大輝度を表示するように制御し、
   前記最大階調レベルが前記第１の階調レベルより低い第２の階調レベルの時は、前記供給デジタル表示信号の低階調レベルから第２の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第２の変換特性で、前記供給デジタル表示信号を変換デジタル表示信号に変換すると共に、前記輝度制御信号を第１の最大輝度より低い第２の最大輝度を表示するように制御することを特徴とする表示装置。
2. 請求項１において、
   前記最大階調レベルが前記第１の階調レベルか第２の階調レベルかの判定が、前記供給デジタル表示信号の所定の上位ビットを有する画素数が基準画素数以上か否かにより行われることを特徴とする表示装置。
3. 請求項１において、
   前記第１、第２の階調レベルに加えて、更に低い第３の階調レベルが判定され、当該判定が、前記供給デジタル表示信号の最上位ビット及び第２上位ビットを有する画素数が基準画素数以上か否かにより行われることを特徴とする表示装置。
4. 請求項１において、
   前記表示信号変換回路は、前記第１の階調レベルの時は、Ｎビットの供給デジタル表示信号をＭ（ＭはＮと同じでも可）ビットの変換デジタル表示信号に変換し、前記第２の階調レベルの時は、下位のＮ−１ビットの供給デジタル表示信号を前記Ｍビットの変換デジタル表示信号に変換することを特徴とする表示装置。
5. 請求項１において、
   前記表示信号変換回路は、前記第１の階調レベルの時は、Ｎビットの供給デジタル表示信号の上位Ｌ（Ｌ＜Ｎ）ビットを変換デジタル表示信号とし、前記第２の階調レベルの時は、前記上位Ｌビットより下位のＬビットの供給デジタル表示信号を変換デジタル表示信号とすることを特徴とする表示装置。
6. 所定の維持放電回数が割り当てられた複数のサブフレームを有し、供給されるデジタル表示信号に従って前記複数のサブフレームを組み合わせて階調が制御され、前記維持放電回数を制御する輝度制御信号に従って輝度が制御されて表示を行う表示装置の制御方法において、
   所定の期間内における前記供給デジタル表示信号が有する輝度の最大階調レベルが第１の階調レベルの時は、前記供給デジタル表示信号の低階調レベルから第１の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第１の変換特性で、前記供給デジタル表示信号を変換デジタル表示信号に変換すると共に、前記輝度制御信号を第１の最大輝度を表示するように制御し、
   前記最大階調レベルが前記第１の階調レベルより低い第２の階調レベルの時は、前記供給デジタル表示信号の低階調レベルから第２の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第２の変換特性で、前記供給デジタル表示信号を変換デジタル表示信号に変換すると共に、前記輝度制御信号を第１の最大輝度より低い第２の最大輝度を表示するように制御することを特徴とする表示装置の制御方法。
7. 所定の維持放電回数が割り当てられた複数のサブフレームを有し、供給される表示信号に従って前記複数のサブフレームを組み合わせて階調が制御され、前記維持放電回数を制御する輝度制御信号に従って輝度が制御されて表示を行う表示装置において、
   前記供給される表示信号が有する輝度の最大階調レベルが第１の階調レベルの時は、前記供給表示信号の低階調レベルから第１の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第１の変換特性で、前記供給表示信号を変換表示信号に変換すると共に、前記輝度制御信号を第１の最大輝度を表示するように制御し、
   前記最大階調レベルが前記第１の階調レベルより低い第２の階調レベルの時は、前記供給表示信号の低階調レベルから第２の階調レベルまでの階調レンジを、変換後の階調のフルレンジに割り当てる第２の変換特性で、前記供給表示信号を変換表示信号に変換すると共に、前記輝度制御信号を第１の最大輝度より低い第２の最大輝度を表示するように制御することを特徴とする表示装置。

Images