JP3809302B2 - フィルタ装置および無線受信装置 - Google Patents
フィルタ装置および無線受信装置 Download PDFInfo
- Publication number
- JP3809302B2 JP3809302B2 JP18341799A JP18341799A JP3809302B2 JP 3809302 B2 JP3809302 B2 JP 3809302B2 JP 18341799 A JP18341799 A JP 18341799A JP 18341799 A JP18341799 A JP 18341799A JP 3809302 B2 JP3809302 B2 JP 3809302B2
- Authority
- JP
- Japan
- Prior art keywords
- filter circuit
- circuit
- analog
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、携帯用無線通信機器に用いられる無線受信装置に係り、特にフィルタ回路のパラメータを制御するようにした無線受信装置に関する。
【０００２】
【従来の技術】
近年、携帯電話，ＰＨＳ（Personal Handyphone System），通信機能を備えた電子手帳のように、ユーザが日常携帯して使用する無線通信機器が著しく普及してきており、特に無線電話機の需要が高まってきている。無線電話機の電源は一般に電池を用いている場合が多く、電池は充電可能なリチウムイオン電池やニッケル・水素電池等の二次電池や、市中において容易に入手可能なマンガン電池やアルカリ電池等の乾電池が多く利用されている。
【０００３】
これらの電池としては、１回の充電で長時間の使用が可能な二次電池や１度の交換で長時間使用できる乾電池等が要求されており、そのためには電池性能の向上と共に、無線通信機器内の回路で消費される電流の低減化を目指した無線端末の開発・設計が積極的に進められている。これらの携帯型無線機器においては、機器が小型のものほど電池が最も容積を占める構成要素となっている。最近の傾向としては、機器の小型化・軽量化が望まれているために、電池の収納スペースも限られたものとなってきており、電池のサイズが制限されることにより電池の電力エネルギー容量も制約されるため、限られたサイズでもできる限り無線通信機器を長時間動作させることができるものが要求されている。
【０００４】
また、近年では無線電話網として様々なシステムの通信サービスが開設されているため、多様化する通信システムサービスの使用形態に応じて受信周波数や通信方式、変調方式も種々提案されており、携帯無線端末が世代を重ねていく毎に通信サービスの数は増加してきている。利用者の中には複数の通信サービスに加入する場合もあり、１台の端末で複数のサービスを利用できる携帯性を損なわないマルチモードの端末も供給され始めている。このマルチモード端末は加入しているサービスが運用している受信周波数や通信方式・変調方式などに応じた無線システムを実装しており、利用するサービスに応じてそのサービス専用の無線システムを選択する仕組みになっている。
【０００５】
しかしながら、現時点では未だにそれぞれのサービス毎に通信システムをハードウェアにより構築しており、これが実装容積率の増加や製造コストの上昇といった問題を発生させている。また、ユーザが契約している通信サービスの変更等にも対応できないという問題がある。そこで最近では、無線機で共有できる部分は同じ回路を利用し、通信方式や変復調方式に依存する検波などについてはハードウェアを変更することなしに再構築可能なＤＳＰ（Digital Signal Processor）によるシステムで行なうようなマルチモード端末の開発が進められている。
【０００６】
無線機のアンテナからＡ／Ｄ変換器まで、またはＤ／Ａ変換器からアンテナまでのアナログ回路のハードウェア的な基本構成はどの通信サービスでも同一である。受信部について図を用いて説明すると、図２２のようにアンテナ１０１から受信された信号は、一度ＬＮＡ（Low Noise Amplifier ―低雑音増幅器―）１０２で増幅され、干渉波抑圧用のフィルタ１０３を介して直後の周波数変換器１０４で中間周波数帯域に周波数変換する。周波数変換された受信信号から、復調の妨げとなる干渉波を抑圧するフィルタ１０７により所望波を選択増幅する・フィルタで選択増幅された所望波は直接Ａ／Ｄ変換器１０８にかけられてデジタル信号に変換されるか、または図２３のようにＡ／Ｄ変換器の処理速度が追い付けるようなべ一スバンドに周波数変換するために第２の周波数変換器１１４で周波数変換される。
【０００７】
図２４のようにアンテナからの受信信号を直接べ一スバンドに周波数変換する方法も可能である。通信方式(変調方式)に依存する検波はＡ／Ｄ変換器でデジタル信号に変換された後でデジタル処理にて行なわれる。
【０００８】
通信サービスを切り替えるということは、受信周波数や受信する信号の帯域や変調の方式を切り替えること、つまり周波数変換器に入力するローカル発振器の発振周波数、受信信号の周波数帯域幅、隣接(干渉波)信号抑圧比にたいする要求など、回路の具体的な動作パラメータを変えることを意味し、原理的に回路ブロックの構成が変わることはない。
【０００９】
以上述べた背景をもとに、従来技術の問題点について説明する。上記に説明した複数の通信サービスに対応可能な回路の共有部分の構成要素(LNA、周波数変換器、フィルタ、Ａ／ＤＤ／Ａ変換器)は、対応可能とする複数のサービスの中で 、最も厳しい仕様に基づいて設計が行なわれるのが普通である。しかし、厳しい仕様に対応できる回路は消費電流が増加する傾向にある。例えば信号の歪特性を改善する、ダイナミックレンジを稼ぐために線形動作範囲を広げる、広帯域化する、といった設計は結果的に回路の消費電流の増加に結びついている。したがって仕様の緩い通信サービスを受信している間も、最も厳しい仕様に基づいた回路を動作させることになるため、必要以上の消費電流で動作させることになる。
【００１０】
また、携帯無線機は使用形態も様々で、想定されうる厳しい条件においても良好に通信できるような性能を維持しなくてはならない。たとえば受信レベルの非常に低いところでは、受信部の受信感度を最大にし、Ｓ／Ｎ（信号／雑音レベル比)の高い回路を動作させなくてはならない。あるいは、回線が混雑していて非 常に大きな隣接信号が飛び交うなかで微弱な所望のチャネルの信号を受信しなくてはならないような場合、受信感度を上げると同時に、隣接信号によって歪みの干渉を受けないようにするために周波数変換器やフィルタ等の線形動作範囲を大きく取り、Ａ／Ｄ変換器が干渉波によって飽和しないようにフィルタの遷移特性を急峻にして、即ちフィルタの次数を上げて干渉波抑圧量を高く取る必要がある。フィルタの次数を増やすと言うことは、フィルタの回路の素子数を増やすことを意味し、回路が集積化されている今日では、トランジスタやアンプを用いたアクティブフィルタを用いるので、フィルタに用いるトランジスタを動作させるための消費電流が増加することに結びつく。
【００１１】
一般に、携帯無線機は考え得る受信状態が最悪のケースでも動作できるような仕様で設計する。これは、結果的に回路の消費電流を多く費やして動作させることにつながる。しかし、ここでいう考え得る最悪のケースという状態は、携帯無線機の総合使用時間にたいして僅かな場合が多い。普段も最悪のケースを想定した仕様の回路を動作させているため、殆どの時間は必要以上の消費電流を消費していることになる。携帯無線機の長時間動作化と、複数の通信サービスを１台でいかなる受信の状況でも利用できる利便性との間には、回路の消費電流という点でお互いに相反する問題点を抱えている。
【００１２】
【発明が解決しようとする課題】
以上のように、従来の無線受信装置は、複数の通信サービスを利用できる携帯無線機の動作中は最も仕様の厳しい条件で動作、すなわち常時大きな消費電流を流す必要があり、電池の消耗が極めて早い。そのため、仕様の緩い通信サービスを利用する際、このサービスを専用に受信する携帯無線機に比べて、１回の充電ないしは電池の装填で使用できる時間が短くなるという問題があった。
【００１３】
また、受信状態が良好な環境で使用する場合においても、回路は常に受信状態が最悪のケースを想定した動作をしているため、常に大きな消費電流で動作し、これもまた１回の充電ないしは電池の装填で使用できる時間が短くなるという問題があった。
【００１４】
本発明は上記の問題を解決するためになされたものであり、使用環境に応じて端末の消費電力を極力抑え、電池の使用可能時間を延長できる無線受信装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
以上説明した問題点を解決するために、本発明の第１の基本構成としてのフィルタ装置は、少なくともアナログ回路を含んで構成されたアナログフィルタ回路と、前記アナログフィルタ回路の出力信号をアナログ信号からデジタル信号へと変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器のデジタル出力からフィルタ帯域信号を濾波するデジタルフィルタ回路と、前記デジタルフィルタ回路の入力信号レベルまたは出力信号レベルをそれぞれ検出する信号レベル検出手段と、前記信号レベル検出手段により検出された前記入力信号レベルが大きいときには線形入力範囲を大きくして前記アナログフィルタ回路に入力された干渉波を抑圧することによりこのアナログフィルタ回路の少なくとも線形入力範囲を制御すると共に、前記デジタルフィルタ回路のタップ数、ビット数、次数のうちの少なくとも１つを切り換えることにより該デジタルフィルタ回路の消費電流を低減するように制御する制御回路と、を備えることを特徴とする。
【００１６】
上記第１の基本構成に係るフィルタ装置において、前記制御回路は、少なくとも１つのしきい値を用いて前記信号レベル検出手段により検出された前記入力信号レベルの大小を判別すると共に、この判別結果に応じて前記アナログフィルタ回路のカットオフ周波数、次数、雑音特性、線形入力範囲のうちの少なくとも１つを制御するようにしても良い。
【００１７】
上記段落［００１６］に記載のフィルタ装置において、前記制御回路は、前記アナログフィルタ回路で用いるトランスコンダクタンス、このアナログフィルタ回路の容量値およびトランスコンダクタンス、このアナログフィルタ回路の容量値および抵抗値、のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の雑音特性を制御するようにしても良い。
【００１８】
上記段落［００１６］に記載のフィルタ装置において、前記制御回路は、前記アナログフィルタ回路を構成するトランスコンダクタ内部のバイアス電流値の大きさ、このアナログフィルタ回路の動作点、線形入力範囲を決定する抵抗値、のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の線形入力範囲を制御するようにしても良い。
【００１９】
上記段落［００１６］に記載のフィルタ装置において、前記制御回路は、前記デジタルフィルタ回路の縦続段数やタップ数を切り替えることにより、前記デジタルフィルタ回路の次数を制御するようにしても良い。
【００２０】
上記段落［００１５］ないし［００１９］に記載のフィルタ装置において、前記アナログフィルタ回路、前記Ａ／Ｄ変換器、前記デジタルフィルタ回路、前記信号レベル検出手段、前記制御回路は、同一の半導体チップ上に集積化されているようにしても良い。
【００２１】
本発明の第２の基本構成に係る無線受信装置は、受信した信号を入力としてアナログ信号を出力するアナログフィルタ回路と、前記アナログフィルタ回路より出力される前記アナログ出力をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器より出力される前記デジタル信号から所望波を濾波するデジタルフィタ回路と、前記デジタルフィルタ回路より出力される信号から逆拡散を行なうマッチドフィルタと、前記アナログフィルタ回路に入力される信号レベルが大きいときには線形入力範囲を大きくして前記アナログフィルタ回路に入力された干渉波を抑圧することによりこのアナログフィルタ回路の少なくとも線形入力範囲を制御すると共に、前記デジタルフィルタ回路のタップ数、ビット数、次数のうちの少なくとも１つを切り換えることにより該デジタルフィルタ回路の消費電流を低減するように制御する制御回路とされる信号レベルが大きいときには線形入力範囲を大きくして前記アナログフィルタ回路に入力された干渉波を抑圧することによりこのアナログフィルタ回路の少なくとも線形入力範囲を制御すると共に、前記デジタルフィルタ回路のタップ数、ビット数、次数のうちの少なくとも１つを切り換えることにより該デジタルフィルタ回路の消費電流を低減するように制御する制御回路と、を備えることを特徴とする。
【００２２】
上記第２の基本構成に係る無線受信装置において、前記制御回路は、少なくとも１つのしきい値を設定して信号レベルの大小を判別すると共に、この判別結果に応じて前記デジタルフィルタ回路のタップ数、ビット数、サンプリングレートの少なくとも１つを制御するようにしても良い。
【００２３】
上記段落［００２２］の構成に係る無線受信装置において、前記制御回路は、前記アナログフィルタ回路を構成するトランスコンダクタンス内部のバイアス電流の大きさ、前記アナログフィルタ回路の動作点、線形入力範囲を決定する抵抗値のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の線形入力範囲を制御するようにしても良い。
【００２４】
上記段落［００２２］の構成に係る無線受信装置において、前記制御回路は、前記アナログフィルタ回路の縦続段数や前記デジタルフィルタ回路のタップ数の切り替えによりこれらアナログおよびデジタルフィルタ回路のそれぞれの次数を制御するようにしても良い。
【００２５】
上記段落［００２２］の構成に係る無線受信装置において、前記制御回路は、前記アナログフィルタ回路で用いられるトランスコンダクタンス、前記アナログフィルタ回路を構成する容量値および抵抗値、のうちの少なくとも一方を制御することにより、前記アナログフィルタ回路の雑音特性を制御するようにしても良い。
【００２６】
上記段落［００２１］ないし［００２５］の構成に係る無線受信装置において、前記アナログフィルタ回路、前記Ａ／Ｄ変換器、前記デジタルフィルタ回路、前記制御回路は、同一の半導体チップ上に集積化されていても良い。
【００３１】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明に係る無線受信装置の好適な実施形態について説明する。まず、図１ないし図１２を用いて、本発明の第１実施形態に係る無線受信装置について説明する。
【００３２】
図１は第１実施形態に係る無線受信装置の基本構成を示すブロック図である。同図において、アンテナで受信した無線周波数の信号または一度周波数変換された中間周波数域の信号は、信号入力２から入り周波数変換器１で中間周波数域またはべ一スバンド帯域に周波数変換される。このとき周波数変換器１の出力信号１２には、受信しようとする所望波と同時に、周波数的に隣接する干渉波も同時に混入してくる。周波数変換器１の出力信号１２の信号は干渉波を抑圧するフィルタ回路３ａに入力すると共に、フィルタ回路３ａの入出力の信号のレベルを比較する信号レベル検出手段４ａにも入力する。
【００３３】
また、信号レベル検出手段４ａはフィルタ回路３ａの出力端子７の信号レベルまたはフィルタ回路３ａの中間出力信号６のレベルをフィルタ回路３ａの入力信号１２の信号レベルと比較する。信号レベル検出手段４ａの比較結果は制御回路４ｂに入力され、制御回路４ｂはフィルタ回路３を制御する信号５を生成する。制御回路４が比較を行なうのは、フィルタ回路３ａの入力より所望波および干渉波も含む信号レベルと、フィルタ出力よりフィルタ帯域内に含まれる信号レベルで、これら２者のレベルの割合の関係からフィルタの信号振幅入力範囲を越えていないか等を測定する。
【００３４】
信号のレベルが大きい場合は、制御回路４ｂがフィルタに対して線形入力範囲を大きくするように制御信号を介してフィルタ回路３ａを制御する。線形入力範囲を制御することにより、フィルタ回路３ａが過大な干渉波などによって歪み、所望波と相互変調を起こして受信に支障が出るのを防止する。一般にアクティブフィルタでフィルタ回路３ａを実現する場合、フィルタ回路３ａの線形入力範囲を増加させるとフィルタ回路３ａで消費する電源電流を増加させることになるのが普通である。このことについての詳細は線形入力範囲の制御方法と併せて具体例を示して後述する。したがって干渉波のレベルが小さい間は、フィルタ回路３ａの線形入力範囲を大きくする必要はないので、フィルタ回路３ａで消費する電流を絞ることができる。
【００３５】
また、フィルタ回路３ａの入出力のレベルを比較して、干渉波の抑圧量を測定し、抑圧量が不足する場合、制御信号を介してフィルタ回路３ａの次数を切り替えるようにして干渉波の抑圧量を増加させてもよい。フィルタの次数を増やすということは、フィルタ回路の素子数を増やすことであるから、アクティブフィルタでフィルタ回路３ａを実現する場合は電源電流を消費するトランジスタの数を増やすことになり、消費電流を増加させることにつながる。したがって、干渉波のレベルが小さい時は、フィルタ回路３ａの次数を下げて消費電流を抑えることができる。
【００３６】
図２は、フィルタ回路の次数を切り替える具体例を示すブロック図である。フィルタ回路３ａは、複数のフィルタブロック８１が縦続接続された構成を取っている。フィルタバンク８２は例えば２次の低域通過フィルタといった、低次のフィルタ回路が構成されたブロックである。これを例えばオペアンプによるＲＣ帰還型のアクティブフィルタにより構成しておく。
【００３７】
もちろん、図３に示したトランスコンダクタを用いたフィルタで実現してもよい。オペアンプやトランスコンダクタの電源はスイッチ８４を介して電源線８７より供給されるようにしている。信号線はフィルタバンク８２の入出力以外にフィルタバンクをバイパスする線８８が接続されており、スイッチ８３により入力信号の経路を切り替えるようにしている。受信する通信サービスに応じて、または必要な干渉波抑圧量に応じて縦続するフィルタブロック８１の数を切り替えて、必要な次数を確保する。次数を減らして用いないフィルタブロックは、信号線はバイパス線８８を通すように切り替え、電源スイッチ８４を開放してフィルタバンクの動作を停止させておく。
【００３８】
図４および図６は、本発明の無線受信装置を構成するフィルタ回路で用いるトランスコンダクタ回路の一例を示す図である。これらのトランスコンダクタを用いてフィルタを構成した例を図３に示す。ここでは、べ一スバンドで用いるような低域通過フィルタ(ＬＰＦ)の実現例であるが、帯域通過フィルタも同様に実現可能である。トランスコンダクタとコンデンサの組合せで、フィルタを構成し、カットオフ周波数ないしは共振周波数は、トランスコンダクタの相互コンダクタンスの逆数と容量値の積で決まる。フィルタを集積化する場合、構成を簡素にできることから、容量を固定値としトランスコンダクタの相互コンダクタンスを調整してカットオフ周波数や共振周波数を調節する構成が主流である。相互コンダクタンスは、トランスコンダクタのトランジスタを動作させるバイアス電圧や電流の設定により決まる。
【００３９】
トランスコンダクタの線形入力範囲もバイアス電圧や電流で制御できる。図４の例について説明する。まず、この回路の動作原理を説明する。入力トランジスタ２４のゲートになる入力端子２８，２９から差動信号を電圧入力すると、入力電圧に比例した出力電流が出力端子２５から出力される。増幅器２２とトランジスタ３０の構成で、入力トランジスタ２４のドレイン端３１，３２の電圧を一定に保つ働きをする。増幅器２２のフィードバックの働きにより、制御端子２３に加えられる電圧に等しい電圧に設定される。制御端子２３に加える電圧を入力トランジスタ２４が線形領域で動作するような電圧を加えることにより、入カトランジスタ２４のドレイン電流は、ゲートに加えられる電圧(すなわち入力端子２ ８,２９に加える電圧)に比例して流れる。出力端子２５は入力トランジスタ２４の電流をそのまま引き継いだ電流を出力するため、入力端子２８，２９に加える電圧に比例した出力電流を取り出すことができる。
【００４０】
入力トランジスタに流れるドレイン電流Ｉd は、入力トランジスタ２４が線形領域で動作している間は、下式（１）で表される。
【００４１】
【数１】
信号を歪ませずに動作できる入力トランジスタ２４のゲート電圧(すなわちコ モン動作点電圧)の範囲について、図５を用いて説明する。図５は、図４のトラ ンスコンダクタの入力動作可能範囲を示すレベルダイアグラムである。入力端子２８または２９に印加されるコモン電圧Ｖinを縦軸に置き、Ｖinをゼロから掃引する場合を考える。ここで、制御端子２３に加える電圧（すなわちトランジスタ２４のＶds）はトランジスタ２４が線形領域で動作する範囲内の値で一定とする。
Ｖinがゼロから式（１）でＩd が正となる電圧
【００４２】
【数２】
までの間ではトランジスタ２４は動作しない。さらに、Ｖinを上げていった場合式（１）の関係からわかるように、Ｉd は原理的に１次の割合で上限無く増加していく。しかし、図３のフィルタ回路のようにトランスコンダクタの入出力を帰還して接続する使い方では、トランスコンダクタの出力電圧範囲によっても制限を受ける。出力端子２５は、カレントミラー２６のトランジスタを介して電源端子２１に接続されているため、電源電圧Ｖccからカレントミラートランジスタのドレインーソース間電圧Ｖdsp を差し引いた電圧が上限となる。
【００４３】
次に、図４の回路の線形入力範囲と消費電流の関係について説明する。図５において、コモン電圧が十分大きいＶc1の場合、図のようにトランスコンダクタが線形動作できる範囲の中央に動作点が来るため、大きな振幅の電圧でも、線形に動作することができる。しかしながら、コモン電圧がしきい値電圧ぎりぎりの動作点（Ｖc2）では、下側が入力トランジスタのしきい値電圧以下にさしかかるので大振幅動作ができない。しかし、入力トランジスタ２４に流す定常のドレイン電流はコモン電圧Ｖinの大きさに比例して増加するので、Ｖin＝Ｖc2で充分線形に動作できる信号振幅のレベルであれば、常にＶin＝Ｖc1の動作点で動作させるよりＶin＝Ｖc2で動作させた方が、定常のドレイン電流を節約ができることになる。
【００４４】
次に、図６の例について線形入力範囲などの制御について説明する。増幅器４１の反転入力４７から電圧の信号入力を加え、トランジスタ４２のべ一スに印加する。増幅器４１の非反転入力はトランジスタ４２のコレクタ接続点５２,５３ に接続する。これにより帰還がかかり、接続点５２,５３の電圧は各々入力端子 ４６,４７に等しくなるように動作する。入力端子４６,４７に差動の電圧を印加すると、増幅器４１の帰還作用により、抵抗４５の両端に同じ差動の電圧が加わる。すると抵抗４５にはオームの法則に従う電流が流れて、トランジスタ４２のコレクタ電流に差異が生じる。トランジスタ４２のコレクタ電流とへ一ス・エミッタ間電圧には下式（２）に示す関係があり、
【００４５】
【数３】
この特性に従ってトランジスタ４２のべ一スの端子５４，５５には結果的に入力信号を対数圧縮した出力電圧が発生する。対数圧縮された信号電圧は後段に接続される差動対トランジスタ４６のべ一スに加えられ、ここで電圧から電流への指数変換が行なわれる。トランジスタ４６での変換動作は、対数圧縮を行なうトランジスタ４２と逆変換を行なうため、電流出力端子４８からは、入力電圧に対して線形な電流出力を取り出すことができる。
【００４６】
この回路の線形入力範囲は、抵抗４５に流れる電流が入力信号電圧にたいしてどこまで忠実に線形変換されるかによって決まる。電源電圧が十分大きく確保できていれば、抵抗４５に流れ得る電流は電流源４３に流れる電流Ｉ1 以上流れることはあり得ない。したがって、このトランスコンダクタの線形入力範囲Ｖlinearは、式（３）の関係により決まることになる。
Ｖlinear＝ＲEEＩ1 （３）
ＲEE：抵抗４５の抵抗値、Ｉ1 ：電流源４３の電流
【００４７】
また、トランスコンダクタンスＧm は、下式（４）で表される。
【００４８】
【数４】
線形入力範囲を大きくするためには抵抗４５の値REEを大きくするか、電流Ｉ1を増やすかになる。抵抗４５の値を大きくすることは、集積回路に実装するこ とを考えると抵抗の占有面積増加の問題が生じる上、抵抗４５で発生する熱雑音も大きくなり、トランスコンダクタの雑音特性を劣化させるため電流Ｉ1 を増やすのが一般的である。
【００４９】
このトランスコンダクタを設計する場合は、まず必要とする線形入力範囲から抵抗４５の値REEとトランジスタ４２に流す電流Ｉ1 が決まる。抵抗値は値が大 きい方が電流Ｉ1 を節約できるので有利だが、雑音特性の仕様や集積する際のサイズの限界により上限が決まる。一般にＬＳＩに集積される場合、抵抗値として数kΩ〜数十kΩが現実的である。次にトランスコンダクタで必要とするＧｍからトランジスタ４６に流す電流Ｉ2 を決定する。
【００５０】
トランスコンダクタをフィルタで用いる場合、フィルタの時定数を決定するＧｍの制御が必要になる。図６の回路であれば、電流Ｉ1 かＩ2 、あるいはＲEEを制御すれば良いが、Ｉ2 のみでＧｍを制御することにより容易に、しかも線形入力範囲とは独立に制御することが可能となる。図７は、トランスコンダクタのＧｍや線形入力範囲の制御を行なうためにバイアス電流の切り替えを行なう具体的な実施例を示す。例えば図６のトランスコンダクタで、フィルタ回路の制御信号を受けて切り替える具体施例の説明である。
【００５１】
図７（ａ）は、一定の電流比に定められた（例えばＩ，Ｉ／２，Ｉ／４…）電流源５７を並列に並べておき、必要なバイアス電流値になるようにこれらの電流源をスイッチ５８により並列に接続して行く方法である。スイッチで切り替える代わりに予め全て並列に接続した電流源の動作を止めたり活かしたりする方法を用いても良い。図７（ｂ）は、バイアス電流源４３，４４の電流切り替えをトランジスタのカレントミラーを用いて具体的に実現した例である。バイアス供給源接続端子６２に基準となる定電流源を接続し、電流源端子６３に電流源として接続して用いる。
【００５２】
この図では、バイポーラートランジスタを用いた例を示したが、ＭＯＳトランジスタでも同様に組むことができる。バイポーラトランジスタならば、エミッタサイズもしくは並列に接続する単体トランジスタの数を、ＭＯＳトランジスタならば、並列に接続する単体トランジスタの数を変える以外にゲートサイズが一定の比で定められたトランジスタの並列接続の組合せを切り替えるようにすればよい。これにより、デバイスの相対誤差の範囲で正確な電流比を切り替えることができ、確度の高いバイアス電流の制御が行なえる。
【００５３】
図８（ａ）は、トランスコンダクタの線形入力範囲の制御を行なうために電圧電流変換の抵抗の値を制御する具体例を示す。例えば図６の回路の抵抗４５の値を切り替えて線形入力範囲を制御する場合に有効な実施例である。スイッチ５８にはＣＭＯＳトランジスタを用いたアナログスイッチを用いるのが現実的で、集積化に適した手法である。図８（ｂ）は、抵抗４５の値を切り替える代わりに抵抗４５に並列にバイパスの電流源を接続し、抵抗４５に流す電流の最大値を変えてトランスコンダクタ４０の線形入力範囲の制御を行なう具体例を示す。
【００５４】
図９は、図３に示すようなフィルタ回路３ａに用いているトランスコンダクタ７４のトランスコンダクタンスＧｍの切り替え方の一実施例を示す。トランスコンダクタのGｍは、前にも説明したようにバイアス電流を変えることにより可変 である。しかしバイアス電流によるＧｍの制御は制御範囲が広く取れず、当無線機のように信号の帯域（つまりカットオフ周波数などの時定数）が１桁以上切り替わるような場合には不向きな手法である。決まった比率のＧｍで動作するトランスコンダクタ７４を並列に並べておき、必要なＧｍ値になるように並列接続するトランスコンダクタ７４の数や組合せを切り替える方式である。切り替える方式は連続的なGｍの切り替えはできないが、２倍〜１桁のレベルまでという具合 いに切り替える幅を大きく取ることが可能である。切り離されたトランスコンダクタ７４は消費電力を抑えるために電源を落とすようにするのが望ましい。
【００５５】
フィルタの雑音特性(Ｓ／Ｎ)と、フィルタの消費電流との関係、およびフィルタのＳ／Ｎの制御方法の具体例について簡単に説明する。図３に示すような低域通過フィルタ回路で発生するの雑音電圧〈Ｖn 2〉は、フィルタを構成する容量の総和Ｃtot と下式（５）のような関係がある。
【００５６】
【数５】
式５の関係からわかるように、低雑音が要求されるフィルタでは、容量をできる限り大きい値を用いることが望ましい。低雑音な（Ｓ／Ｎの高い）フィルタを実現するには、容量を大きくする必要がある。時定数を一定として考えた場合、容量を大きくする場合Ｇｍも増やさなくてはならない。トランスコンダクタの消費電流はＧｍに比例して増えるため、Ｓ／Ｎの高いフィルタが必要な時には消費電流の大きな動作をせざるを得ない。Ｓ／Ｎが必要とされない場合は、容量を落として同時にＧｍを落とせば必要以上の消費電流を抑えることができる。
【００５７】
この例では、低域通過フィルタについて説明したが、帯域通過フィルタについても同様のことが言える。容量値や抵抗を変えると、尖頭度（Ｑ値）が変わり、共振周波数付近での信号の損失量の変化からＳ／Ｎが変わる。Ｑ値を維持しつつ損失を抑えるためにトランスコンダクタの利得を稼いだりするため、Ｓ／Ｎを高く取ろうとすると消費電流は増加する。
【００５８】
消費電流を抑える具体的な手法として、図９のようにトランスコンダクタや容量を並列に並べておいてスイッチで切り替える方法が実現し易い方法である。また、Ｓ／Ｎの制御手法としてＧｍを並列接続していく手法は、消費電流の削減に寄与するだけでなく、以下に説明するように１つのトランスコンダクタでＧｍを制御する手法より雑音特性が改善される。図１０は、トランスコンダクタ単体で発生する雑音を、等価雑音電圧源として加えたモデルの説明図である。トランスコンダクタ７４の入力に図のように等価雑音電圧源７８が加わる。トランスコンダクタ７４出力に発生する雑音電流はトランスコンダクタ１つ当り
【００５９】
【数６】
だけ発生する。トランスコンダクタのＧｍが倍になった場合、雑音電流もそのまま２倍になる。しかし、同じＧｍ値のトランスコンダクタ２個並列に並べた場合、お互いのトランスコンダクタが発生する雑音電圧には相関が無いため、出力雑音電流は
【００６０】
【数７】
になる。雑音電圧の平均が等しい場合
【００６１】
【数８】
となる。すなわち同じＧｍのトランスコンダクタを２個を並列に接続した方が、出力雑音電流の大きさは
【００６２】
【数９】
倍だけ小さくなる。同様に同じＧｍをｎ個並列に接続すると、１個のトランスコンダクタのＧｍをｎ倍(ただしｎは整数)するよりも
【００６３】
【数１０】
倍だけ雑音電流を小さくすることができる。
【００６４】
以上トランスコンダクタを用いたＧｍ−Ｃィルタの例について説明したが、オペアンプを用いたＲＣ帰還型アクティブフィルタについても同様のことが言える。フィルタのＳ／Ｎを稼ぐためにはフィルタの時定数を決める容量を増やす必要があるという原則は同じである。その代わり時定数を決める抵抗値を下げなくてはならない。容量値を上げて抵抗値を下げると、フィルタの入出カインピーダンスが下がり、その分周波数変換器の出力はフィルタをドライブする能力が必要になる。またオペアンプも低くなったインピーダンスをドライブできる強力な出力段を用意する必要がある。
【００６５】
オペアンプの出力段は、エミッタ(ソース)フォロアを用いた構成や、プッシュプル回路などが主流であり、ドライブ能力を上げるには(つまり大振幅時も歪ま ない程度に)出力段のトランジスタに流すバイアス電流を大きくする。同じ信号 レベルを取り扱う場合、Ｓ／Ｎを高く取ったフィルタ回路の素子に流す電流は増加するから消費電流は増やさざるを得ない。しかし、Ｓ／Ｎを必要としない場合は、Ｇｍ−Ｃフィルタと同様に容量を落として、同時に時定数の関係を崩さないよう抵抗値２７を上げられるようにしておけば、必要とするオペアンプの出力段のドライブ能力を抑えられる。実現方法としては、複数の容量や抵抗を予め並べておいて必要に応じて切り替える方法が実現しやすい方法である。オペアンプの出力段のバイアスコントロールや抵抗の切り替えは、例えば図７や図８の方法がそのまま適用できる。
【００６６】
図１１は、比較回路４の第１の具体例を示す回路図である。ただし、ここで示す比較回路は、図１に示す第１実施形態においてアナログフィルタ３ａの入出力の信号レベルを比較測定するものに限る。図１１の例では、信号入力は一つであり、フィルタの入力または出力のいずれかの信号を入力する。線形入力範囲の目安となる信号の入力レベルは、信号のピーク値を観測すれば良いので、入力された信号電圧のピーク値をピークホールド回路１２１でサンプリングし、このピーク出力を幾つか並列に接続された比較器１２２に入力する。比較器１２２は、予め設定したしきい値に応じた基準電圧とそれぞれ比較して、基準電圧との大小関係を評価する。
【００６７】
各々の比較器出力はラッチ回路１２３を介して振幅レベルに対応したハイかローのいずれかの値を制御出力１２６として出力する。制御出力信号は、直接フィルタのパラメータ(抵抗値や容量値、トランスコンダクタの接続やバイアス電流 など)の切り替え信号として用いても良いし、制御出力信号を入力とするＤ／Ａ コンバータでアナログ値に変換して用いても良い。扱う信号がスロットで分割されている場合、割り当てられたスロット期間が終了する度に制御信号やピークホールド回路をリセットし、自スロット期間外の間に再度計測・制御を行なうため、経時的な条件の変動に対しても対応可能である。
【００６８】
図１２は、比較回路４の第２の具体例を示す回路図である。この具体例も第１の具体例と同様に、図１で示すアナログフィルタ３ａに対して有効な手法である。こちらでは信号入力は２つあり、フィルタ回路の入出力それぞれをピークホールドする。ピークホールドした信号は引き算器１２７で差分をとる。引き算器１２７の出力では、フィルタにおける隣接チャネル信号の抑圧量の変化が検出される。引き算器１２７の出力は、予め設定されたしきい値に対応する基準電圧と電圧比較する複数の比較器１２２に入力する。比較器の各出力は、ハイかローのいずれかの値がラッチ１２３を介して制御出力１２６に出力される。
【００６９】
図１２の具体例を用いた動作について説明する。例えば、フィルタを予め線形入力範囲を最小に設定して信号を入力する。隣接した干渉波が大きい時、フィルタ回路は歪み、相互変調を起こして帯域内に歪成分が混入してくる。干渉波と相互変調が起こさなければ、フィルタ回路３ａの出力では干渉波はフィルタにより抑圧され、所望波のレベルは、フィルタの帯域内利得０ｄＢ換算で変化しないはずである。したがって、フィルタ回路３ａの入出力でのトータルの信号レベルの関係は、相互変調がなければ入力レベルの方が出力レベルよりも大きくなるはずである（入力レベル＞出力レベル）。
【００７０】
逆に干渉波のレベルが線形入力範囲を越えるほど大きい場合、帯域内には相互変調歪が混入するため、フィルタの入出力レベルの関係は、入力レベルよりも出力レベルが大きくなることになる（入力レベル＜出力レベル）。引き算器１２７の出力は両者のレベルの大小関係に応じて極性が変わり、相互変調歪の大きさにより差分信号の大きさが変わる。相互変調歪が発生する場合は、フィルタ回路の線形入力範囲が小さすぎることを意味しているので、フィルタ回路の線形入力範囲を広げて、相互変調歪が無くなるように、つまり引き算器１２７の出力がゼロになるように制御がかかるようにしておけば良い。
【００７１】
以上説明した図１１と図１２に示した２つの具体例を併用してもよい。図１１で、受信信号の対雑音レベル比が分かるので、フィルタのＳ／Ｎ制御の指標として利用する。図１２により干渉波のレベルが判別できるため、これによりフィルタ回路の線形入力範囲の制御を行なえば良い。
【００７２】
以上説明した具体例は、入力する信号をアナログで受け取る場合になるが、これら以外にも、実現可能な検出回路が考えられる。図１３〜図１６の具体例では、デジタルフィルタ３ｂの入出力での信号レベルは、デジタル信号として符号化されているので、デジタルブロック１１０内部でデジタル演算処理により実現可能である。検出回路を、ソフトウエアで構築してマイクロプロセッサで処理を行なうことも可能である。その場合、利用する通信サービスの形態に応じてプログラムを変更し、そのシステムに適した検出回路を構築することで、無駄の少ない柔軟な端末が構成できる。
【００７３】
図１３は、本発明の無線受信装置の第２実施形態を示すブロック図である。フィルタ回路３ａの出力をＡ／Ｄ変換器８でデジタル信号に変換し検波した出力から、所望波に含まれるデータの誤り率を検出手段１６で検出する。データの誤り率は、所望波の波形の歪み方に依存して変わるため、フィルタ回路３ａの歪み特性がデータ誤り率に依存することになる。フィルタの消費電流を抑えるためには、フィルタの次数や線形入力範囲をできる限り小さくしておいた方がよいが、所望波の受信誤り率の劣化による制限を受ける。
【００７４】
そこで、制御回路９で検波出力のデータ誤り率あるいはデータ誤り率に対応するパラメータを計測し、この結果をもとにフィルタ回路３ａの線形入力を制御して、データ誤り率が許容範囲となるような制御を行なう。これにより、如何なる状況でも所定のデータ誤り率を確保する目的で常にフィルタ回路３ａの線形入力範囲のマージンを大きく取って動作させる必要が無いので、消費電流の節減に有効となる。また、線形入力範囲の幅を制御するだけでなく、フィルタ回路のコモン動作点が線形動作領域の中心に、または、受信信号が最も低歪みで受信できるところに、回路の動作点を制御する方法も、コモン動作点が変動しても信号振幅が線形動作範囲に収まるよう筆湯以上に線形入力範囲を広げなくてよいため、低消費電流化に有効である。
【００７５】
図１４は、本発明の無線受信装置の第３実施形態を示すブロック図である。アナログ構成のフィルタ回路３ａのほかに、符号間干渉を防止するロールオフフィルタをＡ／Ｄ変換器８のあとに接続するデジタルフィルタ３bにより構成する場 合がある。これによりロールオフフィルタをアナログで実現するよりも、回路の占有面積を小さくできたり消費電流を節約できる場合もある。この場合、デジタルフィルタの入出力での信号レベルを測定し、信号のレベルに応じて、フィルタ回路３ａの線形入力範囲の制御を行なうようにしても良い。
【００７６】
またはフィルタ回路３ａのコモン動作点が線形動作領域の中心に、または受信信号が最も低歪に受信できるところに回路の動作点を制御する方法も有効である。制御信号は、デジタル出力をそのままフィルタ回路３ａの制御信号(例えばス イッチ切り替え信号)としてもちいてもよいし、比較器出力をデジタルーアナロ グ変換器でアナログ信号にして用いてもよい。デジタルフィルタ３bの入出力で 干渉波のレベルを測定することは、デジタル処理により行なうため、検出部の外来ノイズや外乱による検出誤差に強い構成を実現できる。
【００７７】
制御回路４の出力である制御信号５をアナログフィルタ３ａの制御に用いる例について説明したが、デジタルフィルタ３ｂへの制御信号５ｂを別に設けてデジタルフィルタの次数またはタップ数の切り替えを行なうことで、低い次数やタップ数で十分な場合にデジタルフィルタで消費する消費電流を節約することが可能である。また、干渉波のレベルに応じてＡ／Ｄ変換器８のビット数を切り替えることもあるが、これに応じてデジタルフィルタ３ｂのビット数を切り替えることで、デジタルフィルタでの消費電流を低減することも可能である。
【００７８】
また、図１５は、信号がスペクトラム拡散されていて複数のチャネルの信号が多重化されているような場合に適した実施例である。デジタルフィルタ出力１３の信号は、フィルタ帯域内の信号で複数のチャネルの信号が多重化された状態である。これからマッチドフィルタ１５により受信したいチャネルの信号を選択して受信する。マッチドフィルタの出力は、受信したい信号の振幅が取り出せるため、この信号を元に制御回路４にてフィルタ回路３のパラメータの制御を行なえば良い。なお、図１５に示された無線受信装置において、アナログフィルタ３ａ、Ａ／Ｄ変換器８、デジタルフィルタ３ｂ、制御回路は、同一の半導体チップ上に集積化されていても良い。
【００７９】
図１６は、本発明の無線受信装置の第５実施形態を示すブロック図である。検波出力信号７より検出回路１６で誤り率(または誤り率に対応するパラメータ)の測定を行ない、データ誤り率が許容範囲内におさまるような制御をアナログフィルタ３ａの他にデジタルフィルタ３bの制御を行なっても良い。アナログフィル タ３ａの制御は、次数、線形入力範囲、コモン動作点について行ない、デジタルフィルタ３bについては、ビット数や次数、タップ数の制御を行なう。ここで、 検出回路１６での受信誤り率(以下ＢＥＲ)の検出方法に付いて説明する。移動体端末では、通常、自局に割り当てられたタイムスロットの内の既知信号部分を用いて、受信誤り率を測定することができる。
【００８０】
図１７は、この手法を説明する為のフレーム構成の一例を示す図である。この例では、フレームはＳ１からＳ４までの４個のスロットで構成されており、スロット中は、例えばプリアンブル（ＰＲ）、ユニークワード（ＵＷ）、情報部分（Ｉ）、誤り検出符号(ＣＲＣ)等から構成されている。ここで、予め端末で既知な部分、例えばＵＷ部分を用いて、１スロットもしくは、複数のスロットでＢＥＲを観測して、ＢＥＲが閾値以上になったか否かを判定する。図１８の例では、スロットＳ１を受信することを想定しており、２２０１に示す自スロットのＵＷ区間に観測したＢＥＲの平均値を基準として、回路に対するパラメータ制御を行なえば良い。
【００８１】
この手法では、図１８に示すように誤り率検出を行なう時間区間が、スロット中の限られた部分であるため、精度良くＢＥＲ検出をするには、長時間に渡って複数スロットの平均を取る必要がある。これを防ぐため、既知信号を使用せずにＢＥＲを推定する手法として、次のような手法を用いても良い。すなわち、ＢＥＲ推定の為に、Ａ／Ｄ変換器８の後段で、サンプリングされた基底帯域信号のアイパターンの開き具合を検波回路１１で観測する。そして、アイの開き具合、振幅等に閾値を設定し、この閾値を下回った場合にＢＥＲ劣化が生じているものと判断して、回路に対するパラメータ制御を行なえば良い。
【００８２】
この手法では、図１９の２３０１に示すように、自スロット全部の時間を使用してＢＥＲ推定が行なえる為、短時間に精度良く、制御の要否を判定できる。この場合、アイの検出は、ディジタル後の方が容易だが、原理的には、勿論Ａ／Ｄ変換器８前段のアナログ段で検出しても良い。つまり図１に示す第１実施形態にも適用可能な手法である。また、ＢＥＲ推定の為に、ＲＳＳＩ(受信電界強度)を測定し、検出したＲＳＳＩが閾値よりも小さくなった場合には、ＢＥＲ劣化が発生していると見傲しても良い。この手法でも、図１９の２３０１に示すように、自スロット全部の時間を使用してＢＥＲ推定が行なうことができる。ＲＳＳＩ検出は、アナログ部でもディジタル部でもどちらでも検出できる。
【００８３】
図２０は、本発明の無線受信装置にかかわる第６実施形態を示す遷移図である。ＢＥＲ推定の為に、ＣＲＣ（Cyclic Redundancy Code：誤り検出符号）を用いても良い。ＣＲＣエラーが規定スロット回数以上生じた場合には、ＢＥＲ品質が劣化していると見傲すことができる。また、ＣＲＣ検出とＲＳＳＩ検出の両方を用いて、ＢＥＲ推定を行なっても良い。ＣＲＣエラーが発生した場合に、ＲＳＳＩ検出値が閾値以上であれば、ＣＲＣエラーの原因は歪に起因するものと判断できる。この場合には、フィルタ回路の線形入力範囲を広げるなどのパラメータ制御を行なえば良い。また、ＣＲＣエラーが発生した場合に、ＲＳＳＩ検出値が閾値以下であれば、ＣＲＣエラーの原因は熱雑音に起因するものと判断できる。
【００８４】
この場合には、回路のＳ／Ｎを改善するために、例えば図２０の抵抗４５の値を下げたり、バイアス電流の値を上げる等のパラメータ制御を行なえば良い。また、回路の利得を上げるようなパラメータ設定を行なうこともできる。また、ＢＥＲ推定の為に、フェージングが生じているか否かを検出し、フェージングが発生していると判断した場合には、ＢＥＲ劣化と見なすようにしても良い。例えば、ダイバーシチ機能を備えている無線機の場合には、フェージングが生じるとダイバーシチが頻繁に行われる。この頻度が閾値以上になった場合には、ＢＥＲ劣化と見傲して、回路に対するパラメータ制御を行なえば良い。尚、以上の手法で検出もしくは推定したＢＥＲが所定の時間区間で良好な値を保持している場合には、回路のＳ／Ｎ、歪が必要以上に設定されているものと見傲し、無線機の特性が最低限保たれる範囲で、例えば消費電力を下げるようにパラメータを制御することもできる。
【００８５】
図２１は、本発明の無線受信装置に関わる発明の第７実施形態を説明する動作遷移図を示す。所望波と干渉波のレベルの関係とフィルタ回路の動作モードの関係を示す表である。フィルタ回路の入出力で検出する所望波と干渉波の受信レベルの判定にそれぞれ少くとも１つ以上のしきい値２０１を設け、例えば図２１の例のようにレベル判定のしきい値２０１が所望波と干渉波で１つずつの場合は、４通りのモード２０２の組合せができる。これらのモード２０２に最適な動作条件を設定して、受信状態の良好な時のフィルタ回路の仕様を緩和して消費電流を節約する。
【００８６】
モード２０２切り替えのためのしきい値２０１は、必要な制御の細かさに応じて２つ以上設けて切り替えを行なっても良い。図２１で入力レンジの大小はフィルタ回路の線形入力範囲に相当し、線形入力範囲を広げるとフィルタ回路の消費電流が増える。Ｓ／Ｎは、トランスコンダクタを構成する入力段のトランジスタのバイアス電流に依存する。特にＭＯＳトランジスタを用いた場合ＭＯＳトランジスタのドレイン電流の平方根に反比例するので、バイアス電流を多く流した方がＳ／Ｎが改善される。バイポーラトランジスタによる構成、例えば図６の例では、電圧電流変換の抵抗４５が主要な雑音源であり、抵抗４５の値を小さくする方が望ましい。一方、一定の線形入力範囲を維持しつつ抵抗４５の値を下げることは入力トランジスタ４２のバイアス電流を増やすことを意味し、消費電流の増加につながる。
【００８７】
【発明の効果】
以上詳細に説明したように、本発明に係る無線受信装置によれば、複数の通信サービスを受信できる携帯型無線受信機において、受信するサービスに最小限必要な消費電力で回路を動作させることができる。また、受信状態の悪い場合を想定した動作を常にさせておく必要がなくなるため、受信状態の良好な間は回路の消費電流を抑えることができる。この結果、端末の電源となる電池の無駄な消耗を抑えることができ、電池の１回の充電によりまたは１回の交換により端末を使用できる時間の延長を大幅に図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるフィルタ装置のブロック図。
【図２】フィルタ回路の次数を切り替える実現例を示す回路図。
【図３】トランスコンダクタを用いたフィルタの実現例を示す回路図。
【図４】本発明の無線受信装置で用いるフィルタのトランスコンダクタの回路図。
【図５】トランスコンダクタの線形動作電圧範囲の説明図。
【図６】本発明のフィルタ装置および無線受信装置で用いるフィルタのトランスコンダクタの回路図。
【図７】電流源切り替え回路の実現例を示す回路図。
【図８】抵抗切り替え回路、線形入力範囲切り替えの実現例を示す回路図。
【図９】トランスコンダクタンスの切り替えの実現例を示す回路図。
【図１０】トランスコンダクタから発生する雑音電圧の説明図。
【図１１】比較回路の第１の具体例を示す回路図。
【図１２】比較回路の第２の具体例を示す回路図。
【図１３】本発明の第２実施形態に係る無線受信装置の構成を示すブロック図。
【図１４】本発明の第３実施形態に係る無線受信装置の構成を示すブロック図。
【図１５】本発明の第４実施形態に係る無線受信装置の構成を示すブロック図。
【図１６】本発明の第５実施形態に係る無線受信装置の構成を示すブロック図。
【図１７】誤り率測定の一例を説明するためのフレームおよびスロット構成図。
【図１８】誤り率測定の一例を説明するためのフレーム構成図。
【図１９】誤り率測定の一例を説明するためのフレーム構成図。
【図２０】本発明の第６実施形態に係る無線受信装置の動作を示す動作遷移図。
【図２１】本発明の第７実施形態に係る無線受信装置の動作を示す動作遷移図。
【図２２】携帯型無線受信装置を説明するブロック図。
【図２３】携帯型無線受信装置を説明するブロック図。
【図２４】携帯型無線受信装置を説明するブロック図。
【符号の説明】
１ 周波数変換器
２ 信号入力
３ フィルタ回路
３ａ アナログフィルタ回路
３b デジタルフィルタ回路
４ａ 信号レベル検出手段
４ｂ，９ 制御回路
５，５ｂ 制御信号
６ フィルタの中間出力
７ フィルタ出力端子
８ Ａ／Ｄ変換器
１１ 検波器
１２ 周波数変換器出力またはフィルタ入力端子
１３ ディジタルフィルタ出力端子
１５ マッチドフィルタ
１６ 検出回路
２０ トランスコンダクタ回路
【産業上の利用分野】
本発明は、携帯用無線通信機器に用いられる無線受信装置に係り、特にフィルタ回路のパラメータを制御するようにした無線受信装置に関する。
【０００２】
【従来の技術】
近年、携帯電話，ＰＨＳ（Personal Handyphone System），通信機能を備えた電子手帳のように、ユーザが日常携帯して使用する無線通信機器が著しく普及してきており、特に無線電話機の需要が高まってきている。無線電話機の電源は一般に電池を用いている場合が多く、電池は充電可能なリチウムイオン電池やニッケル・水素電池等の二次電池や、市中において容易に入手可能なマンガン電池やアルカリ電池等の乾電池が多く利用されている。
【０００３】
これらの電池としては、１回の充電で長時間の使用が可能な二次電池や１度の交換で長時間使用できる乾電池等が要求されており、そのためには電池性能の向上と共に、無線通信機器内の回路で消費される電流の低減化を目指した無線端末の開発・設計が積極的に進められている。これらの携帯型無線機器においては、機器が小型のものほど電池が最も容積を占める構成要素となっている。最近の傾向としては、機器の小型化・軽量化が望まれているために、電池の収納スペースも限られたものとなってきており、電池のサイズが制限されることにより電池の電力エネルギー容量も制約されるため、限られたサイズでもできる限り無線通信機器を長時間動作させることができるものが要求されている。
【０００４】
また、近年では無線電話網として様々なシステムの通信サービスが開設されているため、多様化する通信システムサービスの使用形態に応じて受信周波数や通信方式、変調方式も種々提案されており、携帯無線端末が世代を重ねていく毎に通信サービスの数は増加してきている。利用者の中には複数の通信サービスに加入する場合もあり、１台の端末で複数のサービスを利用できる携帯性を損なわないマルチモードの端末も供給され始めている。このマルチモード端末は加入しているサービスが運用している受信周波数や通信方式・変調方式などに応じた無線システムを実装しており、利用するサービスに応じてそのサービス専用の無線システムを選択する仕組みになっている。
【０００５】
しかしながら、現時点では未だにそれぞれのサービス毎に通信システムをハードウェアにより構築しており、これが実装容積率の増加や製造コストの上昇といった問題を発生させている。また、ユーザが契約している通信サービスの変更等にも対応できないという問題がある。そこで最近では、無線機で共有できる部分は同じ回路を利用し、通信方式や変復調方式に依存する検波などについてはハードウェアを変更することなしに再構築可能なＤＳＰ（Digital Signal Processor）によるシステムで行なうようなマルチモード端末の開発が進められている。
【０００６】
無線機のアンテナからＡ／Ｄ変換器まで、またはＤ／Ａ変換器からアンテナまでのアナログ回路のハードウェア的な基本構成はどの通信サービスでも同一である。受信部について図を用いて説明すると、図２２のようにアンテナ１０１から受信された信号は、一度ＬＮＡ（Low Noise Amplifier ―低雑音増幅器―）１０２で増幅され、干渉波抑圧用のフィルタ１０３を介して直後の周波数変換器１０４で中間周波数帯域に周波数変換する。周波数変換された受信信号から、復調の妨げとなる干渉波を抑圧するフィルタ１０７により所望波を選択増幅する・フィルタで選択増幅された所望波は直接Ａ／Ｄ変換器１０８にかけられてデジタル信号に変換されるか、または図２３のようにＡ／Ｄ変換器の処理速度が追い付けるようなべ一スバンドに周波数変換するために第２の周波数変換器１１４で周波数変換される。
【０００７】
図２４のようにアンテナからの受信信号を直接べ一スバンドに周波数変換する方法も可能である。通信方式(変調方式)に依存する検波はＡ／Ｄ変換器でデジタル信号に変換された後でデジタル処理にて行なわれる。
【０００８】
通信サービスを切り替えるということは、受信周波数や受信する信号の帯域や変調の方式を切り替えること、つまり周波数変換器に入力するローカル発振器の発振周波数、受信信号の周波数帯域幅、隣接(干渉波)信号抑圧比にたいする要求など、回路の具体的な動作パラメータを変えることを意味し、原理的に回路ブロックの構成が変わることはない。
【０００９】
以上述べた背景をもとに、従来技術の問題点について説明する。上記に説明した複数の通信サービスに対応可能な回路の共有部分の構成要素(LNA、周波数変換器、フィルタ、Ａ／ＤＤ／Ａ変換器)は、対応可能とする複数のサービスの中で 、最も厳しい仕様に基づいて設計が行なわれるのが普通である。しかし、厳しい仕様に対応できる回路は消費電流が増加する傾向にある。例えば信号の歪特性を改善する、ダイナミックレンジを稼ぐために線形動作範囲を広げる、広帯域化する、といった設計は結果的に回路の消費電流の増加に結びついている。したがって仕様の緩い通信サービスを受信している間も、最も厳しい仕様に基づいた回路を動作させることになるため、必要以上の消費電流で動作させることになる。
【００１０】
また、携帯無線機は使用形態も様々で、想定されうる厳しい条件においても良好に通信できるような性能を維持しなくてはならない。たとえば受信レベルの非常に低いところでは、受信部の受信感度を最大にし、Ｓ／Ｎ（信号／雑音レベル比)の高い回路を動作させなくてはならない。あるいは、回線が混雑していて非 常に大きな隣接信号が飛び交うなかで微弱な所望のチャネルの信号を受信しなくてはならないような場合、受信感度を上げると同時に、隣接信号によって歪みの干渉を受けないようにするために周波数変換器やフィルタ等の線形動作範囲を大きく取り、Ａ／Ｄ変換器が干渉波によって飽和しないようにフィルタの遷移特性を急峻にして、即ちフィルタの次数を上げて干渉波抑圧量を高く取る必要がある。フィルタの次数を増やすと言うことは、フィルタの回路の素子数を増やすことを意味し、回路が集積化されている今日では、トランジスタやアンプを用いたアクティブフィルタを用いるので、フィルタに用いるトランジスタを動作させるための消費電流が増加することに結びつく。
【００１１】
一般に、携帯無線機は考え得る受信状態が最悪のケースでも動作できるような仕様で設計する。これは、結果的に回路の消費電流を多く費やして動作させることにつながる。しかし、ここでいう考え得る最悪のケースという状態は、携帯無線機の総合使用時間にたいして僅かな場合が多い。普段も最悪のケースを想定した仕様の回路を動作させているため、殆どの時間は必要以上の消費電流を消費していることになる。携帯無線機の長時間動作化と、複数の通信サービスを１台でいかなる受信の状況でも利用できる利便性との間には、回路の消費電流という点でお互いに相反する問題点を抱えている。
【００１２】
【発明が解決しようとする課題】
以上のように、従来の無線受信装置は、複数の通信サービスを利用できる携帯無線機の動作中は最も仕様の厳しい条件で動作、すなわち常時大きな消費電流を流す必要があり、電池の消耗が極めて早い。そのため、仕様の緩い通信サービスを利用する際、このサービスを専用に受信する携帯無線機に比べて、１回の充電ないしは電池の装填で使用できる時間が短くなるという問題があった。
【００１３】
また、受信状態が良好な環境で使用する場合においても、回路は常に受信状態が最悪のケースを想定した動作をしているため、常に大きな消費電流で動作し、これもまた１回の充電ないしは電池の装填で使用できる時間が短くなるという問題があった。
【００１４】
本発明は上記の問題を解決するためになされたものであり、使用環境に応じて端末の消費電力を極力抑え、電池の使用可能時間を延長できる無線受信装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
以上説明した問題点を解決するために、本発明の第１の基本構成としてのフィルタ装置は、少なくともアナログ回路を含んで構成されたアナログフィルタ回路と、前記アナログフィルタ回路の出力信号をアナログ信号からデジタル信号へと変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器のデジタル出力からフィルタ帯域信号を濾波するデジタルフィルタ回路と、前記デジタルフィルタ回路の入力信号レベルまたは出力信号レベルをそれぞれ検出する信号レベル検出手段と、前記信号レベル検出手段により検出された前記入力信号レベルが大きいときには線形入力範囲を大きくして前記アナログフィルタ回路に入力された干渉波を抑圧することによりこのアナログフィルタ回路の少なくとも線形入力範囲を制御すると共に、前記デジタルフィルタ回路のタップ数、ビット数、次数のうちの少なくとも１つを切り換えることにより該デジタルフィルタ回路の消費電流を低減するように制御する制御回路と、を備えることを特徴とする。
【００１６】
上記第１の基本構成に係るフィルタ装置において、前記制御回路は、少なくとも１つのしきい値を用いて前記信号レベル検出手段により検出された前記入力信号レベルの大小を判別すると共に、この判別結果に応じて前記アナログフィルタ回路のカットオフ周波数、次数、雑音特性、線形入力範囲のうちの少なくとも１つを制御するようにしても良い。
【００１７】
上記段落［００１６］に記載のフィルタ装置において、前記制御回路は、前記アナログフィルタ回路で用いるトランスコンダクタンス、このアナログフィルタ回路の容量値およびトランスコンダクタンス、このアナログフィルタ回路の容量値および抵抗値、のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の雑音特性を制御するようにしても良い。
【００１８】
上記段落［００１６］に記載のフィルタ装置において、前記制御回路は、前記アナログフィルタ回路を構成するトランスコンダクタ内部のバイアス電流値の大きさ、このアナログフィルタ回路の動作点、線形入力範囲を決定する抵抗値、のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の線形入力範囲を制御するようにしても良い。
【００１９】
上記段落［００１６］に記載のフィルタ装置において、前記制御回路は、前記デジタルフィルタ回路の縦続段数やタップ数を切り替えることにより、前記デジタルフィルタ回路の次数を制御するようにしても良い。
【００２０】
上記段落［００１５］ないし［００１９］に記載のフィルタ装置において、前記アナログフィルタ回路、前記Ａ／Ｄ変換器、前記デジタルフィルタ回路、前記信号レベル検出手段、前記制御回路は、同一の半導体チップ上に集積化されているようにしても良い。
【００２１】
本発明の第２の基本構成に係る無線受信装置は、受信した信号を入力としてアナログ信号を出力するアナログフィルタ回路と、前記アナログフィルタ回路より出力される前記アナログ出力をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器より出力される前記デジタル信号から所望波を濾波するデジタルフィタ回路と、前記デジタルフィルタ回路より出力される信号から逆拡散を行なうマッチドフィルタと、前記アナログフィルタ回路に入力される信号レベルが大きいときには線形入力範囲を大きくして前記アナログフィルタ回路に入力された干渉波を抑圧することによりこのアナログフィルタ回路の少なくとも線形入力範囲を制御すると共に、前記デジタルフィルタ回路のタップ数、ビット数、次数のうちの少なくとも１つを切り換えることにより該デジタルフィルタ回路の消費電流を低減するように制御する制御回路とされる信号レベルが大きいときには線形入力範囲を大きくして前記アナログフィルタ回路に入力された干渉波を抑圧することによりこのアナログフィルタ回路の少なくとも線形入力範囲を制御すると共に、前記デジタルフィルタ回路のタップ数、ビット数、次数のうちの少なくとも１つを切り換えることにより該デジタルフィルタ回路の消費電流を低減するように制御する制御回路と、を備えることを特徴とする。
【００２２】
上記第２の基本構成に係る無線受信装置において、前記制御回路は、少なくとも１つのしきい値を設定して信号レベルの大小を判別すると共に、この判別結果に応じて前記デジタルフィルタ回路のタップ数、ビット数、サンプリングレートの少なくとも１つを制御するようにしても良い。
【００２３】
上記段落［００２２］の構成に係る無線受信装置において、前記制御回路は、前記アナログフィルタ回路を構成するトランスコンダクタンス内部のバイアス電流の大きさ、前記アナログフィルタ回路の動作点、線形入力範囲を決定する抵抗値のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の線形入力範囲を制御するようにしても良い。
【００２４】
上記段落［００２２］の構成に係る無線受信装置において、前記制御回路は、前記アナログフィルタ回路の縦続段数や前記デジタルフィルタ回路のタップ数の切り替えによりこれらアナログおよびデジタルフィルタ回路のそれぞれの次数を制御するようにしても良い。
【００２５】
上記段落［００２２］の構成に係る無線受信装置において、前記制御回路は、前記アナログフィルタ回路で用いられるトランスコンダクタンス、前記アナログフィルタ回路を構成する容量値および抵抗値、のうちの少なくとも一方を制御することにより、前記アナログフィルタ回路の雑音特性を制御するようにしても良い。
【００２６】
上記段落［００２１］ないし［００２５］の構成に係る無線受信装置において、前記アナログフィルタ回路、前記Ａ／Ｄ変換器、前記デジタルフィルタ回路、前記制御回路は、同一の半導体チップ上に集積化されていても良い。
【００３１】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明に係る無線受信装置の好適な実施形態について説明する。まず、図１ないし図１２を用いて、本発明の第１実施形態に係る無線受信装置について説明する。
【００３２】
図１は第１実施形態に係る無線受信装置の基本構成を示すブロック図である。同図において、アンテナで受信した無線周波数の信号または一度周波数変換された中間周波数域の信号は、信号入力２から入り周波数変換器１で中間周波数域またはべ一スバンド帯域に周波数変換される。このとき周波数変換器１の出力信号１２には、受信しようとする所望波と同時に、周波数的に隣接する干渉波も同時に混入してくる。周波数変換器１の出力信号１２の信号は干渉波を抑圧するフィルタ回路３ａに入力すると共に、フィルタ回路３ａの入出力の信号のレベルを比較する信号レベル検出手段４ａにも入力する。
【００３３】
また、信号レベル検出手段４ａはフィルタ回路３ａの出力端子７の信号レベルまたはフィルタ回路３ａの中間出力信号６のレベルをフィルタ回路３ａの入力信号１２の信号レベルと比較する。信号レベル検出手段４ａの比較結果は制御回路４ｂに入力され、制御回路４ｂはフィルタ回路３を制御する信号５を生成する。制御回路４が比較を行なうのは、フィルタ回路３ａの入力より所望波および干渉波も含む信号レベルと、フィルタ出力よりフィルタ帯域内に含まれる信号レベルで、これら２者のレベルの割合の関係からフィルタの信号振幅入力範囲を越えていないか等を測定する。
【００３４】
信号のレベルが大きい場合は、制御回路４ｂがフィルタに対して線形入力範囲を大きくするように制御信号を介してフィルタ回路３ａを制御する。線形入力範囲を制御することにより、フィルタ回路３ａが過大な干渉波などによって歪み、所望波と相互変調を起こして受信に支障が出るのを防止する。一般にアクティブフィルタでフィルタ回路３ａを実現する場合、フィルタ回路３ａの線形入力範囲を増加させるとフィルタ回路３ａで消費する電源電流を増加させることになるのが普通である。このことについての詳細は線形入力範囲の制御方法と併せて具体例を示して後述する。したがって干渉波のレベルが小さい間は、フィルタ回路３ａの線形入力範囲を大きくする必要はないので、フィルタ回路３ａで消費する電流を絞ることができる。
【００３５】
また、フィルタ回路３ａの入出力のレベルを比較して、干渉波の抑圧量を測定し、抑圧量が不足する場合、制御信号を介してフィルタ回路３ａの次数を切り替えるようにして干渉波の抑圧量を増加させてもよい。フィルタの次数を増やすということは、フィルタ回路の素子数を増やすことであるから、アクティブフィルタでフィルタ回路３ａを実現する場合は電源電流を消費するトランジスタの数を増やすことになり、消費電流を増加させることにつながる。したがって、干渉波のレベルが小さい時は、フィルタ回路３ａの次数を下げて消費電流を抑えることができる。
【００３６】
図２は、フィルタ回路の次数を切り替える具体例を示すブロック図である。フィルタ回路３ａは、複数のフィルタブロック８１が縦続接続された構成を取っている。フィルタバンク８２は例えば２次の低域通過フィルタといった、低次のフィルタ回路が構成されたブロックである。これを例えばオペアンプによるＲＣ帰還型のアクティブフィルタにより構成しておく。
【００３７】
もちろん、図３に示したトランスコンダクタを用いたフィルタで実現してもよい。オペアンプやトランスコンダクタの電源はスイッチ８４を介して電源線８７より供給されるようにしている。信号線はフィルタバンク８２の入出力以外にフィルタバンクをバイパスする線８８が接続されており、スイッチ８３により入力信号の経路を切り替えるようにしている。受信する通信サービスに応じて、または必要な干渉波抑圧量に応じて縦続するフィルタブロック８１の数を切り替えて、必要な次数を確保する。次数を減らして用いないフィルタブロックは、信号線はバイパス線８８を通すように切り替え、電源スイッチ８４を開放してフィルタバンクの動作を停止させておく。
【００３８】
図４および図６は、本発明の無線受信装置を構成するフィルタ回路で用いるトランスコンダクタ回路の一例を示す図である。これらのトランスコンダクタを用いてフィルタを構成した例を図３に示す。ここでは、べ一スバンドで用いるような低域通過フィルタ(ＬＰＦ)の実現例であるが、帯域通過フィルタも同様に実現可能である。トランスコンダクタとコンデンサの組合せで、フィルタを構成し、カットオフ周波数ないしは共振周波数は、トランスコンダクタの相互コンダクタンスの逆数と容量値の積で決まる。フィルタを集積化する場合、構成を簡素にできることから、容量を固定値としトランスコンダクタの相互コンダクタンスを調整してカットオフ周波数や共振周波数を調節する構成が主流である。相互コンダクタンスは、トランスコンダクタのトランジスタを動作させるバイアス電圧や電流の設定により決まる。
【００３９】
トランスコンダクタの線形入力範囲もバイアス電圧や電流で制御できる。図４の例について説明する。まず、この回路の動作原理を説明する。入力トランジスタ２４のゲートになる入力端子２８，２９から差動信号を電圧入力すると、入力電圧に比例した出力電流が出力端子２５から出力される。増幅器２２とトランジスタ３０の構成で、入力トランジスタ２４のドレイン端３１，３２の電圧を一定に保つ働きをする。増幅器２２のフィードバックの働きにより、制御端子２３に加えられる電圧に等しい電圧に設定される。制御端子２３に加える電圧を入力トランジスタ２４が線形領域で動作するような電圧を加えることにより、入カトランジスタ２４のドレイン電流は、ゲートに加えられる電圧(すなわち入力端子２ ８,２９に加える電圧)に比例して流れる。出力端子２５は入力トランジスタ２４の電流をそのまま引き継いだ電流を出力するため、入力端子２８，２９に加える電圧に比例した出力電流を取り出すことができる。
【００４０】
入力トランジスタに流れるドレイン電流Ｉd は、入力トランジスタ２４が線形領域で動作している間は、下式（１）で表される。
【００４１】
【数１】
Ｖinがゼロから式（１）でＩd が正となる電圧
【００４２】
【数２】
【００４３】
次に、図４の回路の線形入力範囲と消費電流の関係について説明する。図５において、コモン電圧が十分大きいＶc1の場合、図のようにトランスコンダクタが線形動作できる範囲の中央に動作点が来るため、大きな振幅の電圧でも、線形に動作することができる。しかしながら、コモン電圧がしきい値電圧ぎりぎりの動作点（Ｖc2）では、下側が入力トランジスタのしきい値電圧以下にさしかかるので大振幅動作ができない。しかし、入力トランジスタ２４に流す定常のドレイン電流はコモン電圧Ｖinの大きさに比例して増加するので、Ｖin＝Ｖc2で充分線形に動作できる信号振幅のレベルであれば、常にＶin＝Ｖc1の動作点で動作させるよりＶin＝Ｖc2で動作させた方が、定常のドレイン電流を節約ができることになる。
【００４４】
次に、図６の例について線形入力範囲などの制御について説明する。増幅器４１の反転入力４７から電圧の信号入力を加え、トランジスタ４２のべ一スに印加する。増幅器４１の非反転入力はトランジスタ４２のコレクタ接続点５２,５３ に接続する。これにより帰還がかかり、接続点５２,５３の電圧は各々入力端子 ４６,４７に等しくなるように動作する。入力端子４６,４７に差動の電圧を印加すると、増幅器４１の帰還作用により、抵抗４５の両端に同じ差動の電圧が加わる。すると抵抗４５にはオームの法則に従う電流が流れて、トランジスタ４２のコレクタ電流に差異が生じる。トランジスタ４２のコレクタ電流とへ一ス・エミッタ間電圧には下式（２）に示す関係があり、
【００４５】
【数３】
【００４６】
この回路の線形入力範囲は、抵抗４５に流れる電流が入力信号電圧にたいしてどこまで忠実に線形変換されるかによって決まる。電源電圧が十分大きく確保できていれば、抵抗４５に流れ得る電流は電流源４３に流れる電流Ｉ1 以上流れることはあり得ない。したがって、このトランスコンダクタの線形入力範囲Ｖlinearは、式（３）の関係により決まることになる。
Ｖlinear＝ＲEEＩ1 （３）
ＲEE：抵抗４５の抵抗値、Ｉ1 ：電流源４３の電流
【００４７】
また、トランスコンダクタンスＧm は、下式（４）で表される。
【００４８】
【数４】
【００４９】
このトランスコンダクタを設計する場合は、まず必要とする線形入力範囲から抵抗４５の値REEとトランジスタ４２に流す電流Ｉ1 が決まる。抵抗値は値が大 きい方が電流Ｉ1 を節約できるので有利だが、雑音特性の仕様や集積する際のサイズの限界により上限が決まる。一般にＬＳＩに集積される場合、抵抗値として数kΩ〜数十kΩが現実的である。次にトランスコンダクタで必要とするＧｍからトランジスタ４６に流す電流Ｉ2 を決定する。
【００５０】
トランスコンダクタをフィルタで用いる場合、フィルタの時定数を決定するＧｍの制御が必要になる。図６の回路であれば、電流Ｉ1 かＩ2 、あるいはＲEEを制御すれば良いが、Ｉ2 のみでＧｍを制御することにより容易に、しかも線形入力範囲とは独立に制御することが可能となる。図７は、トランスコンダクタのＧｍや線形入力範囲の制御を行なうためにバイアス電流の切り替えを行なう具体的な実施例を示す。例えば図６のトランスコンダクタで、フィルタ回路の制御信号を受けて切り替える具体施例の説明である。
【００５１】
図７（ａ）は、一定の電流比に定められた（例えばＩ，Ｉ／２，Ｉ／４…）電流源５７を並列に並べておき、必要なバイアス電流値になるようにこれらの電流源をスイッチ５８により並列に接続して行く方法である。スイッチで切り替える代わりに予め全て並列に接続した電流源の動作を止めたり活かしたりする方法を用いても良い。図７（ｂ）は、バイアス電流源４３，４４の電流切り替えをトランジスタのカレントミラーを用いて具体的に実現した例である。バイアス供給源接続端子６２に基準となる定電流源を接続し、電流源端子６３に電流源として接続して用いる。
【００５２】
この図では、バイポーラートランジスタを用いた例を示したが、ＭＯＳトランジスタでも同様に組むことができる。バイポーラトランジスタならば、エミッタサイズもしくは並列に接続する単体トランジスタの数を、ＭＯＳトランジスタならば、並列に接続する単体トランジスタの数を変える以外にゲートサイズが一定の比で定められたトランジスタの並列接続の組合せを切り替えるようにすればよい。これにより、デバイスの相対誤差の範囲で正確な電流比を切り替えることができ、確度の高いバイアス電流の制御が行なえる。
【００５３】
図８（ａ）は、トランスコンダクタの線形入力範囲の制御を行なうために電圧電流変換の抵抗の値を制御する具体例を示す。例えば図６の回路の抵抗４５の値を切り替えて線形入力範囲を制御する場合に有効な実施例である。スイッチ５８にはＣＭＯＳトランジスタを用いたアナログスイッチを用いるのが現実的で、集積化に適した手法である。図８（ｂ）は、抵抗４５の値を切り替える代わりに抵抗４５に並列にバイパスの電流源を接続し、抵抗４５に流す電流の最大値を変えてトランスコンダクタ４０の線形入力範囲の制御を行なう具体例を示す。
【００５４】
図９は、図３に示すようなフィルタ回路３ａに用いているトランスコンダクタ７４のトランスコンダクタンスＧｍの切り替え方の一実施例を示す。トランスコンダクタのGｍは、前にも説明したようにバイアス電流を変えることにより可変 である。しかしバイアス電流によるＧｍの制御は制御範囲が広く取れず、当無線機のように信号の帯域（つまりカットオフ周波数などの時定数）が１桁以上切り替わるような場合には不向きな手法である。決まった比率のＧｍで動作するトランスコンダクタ７４を並列に並べておき、必要なＧｍ値になるように並列接続するトランスコンダクタ７４の数や組合せを切り替える方式である。切り替える方式は連続的なGｍの切り替えはできないが、２倍〜１桁のレベルまでという具合 いに切り替える幅を大きく取ることが可能である。切り離されたトランスコンダクタ７４は消費電力を抑えるために電源を落とすようにするのが望ましい。
【００５５】
フィルタの雑音特性(Ｓ／Ｎ)と、フィルタの消費電流との関係、およびフィルタのＳ／Ｎの制御方法の具体例について簡単に説明する。図３に示すような低域通過フィルタ回路で発生するの雑音電圧〈Ｖn 2〉は、フィルタを構成する容量の総和Ｃtot と下式（５）のような関係がある。
【００５６】
【数５】
【００５７】
この例では、低域通過フィルタについて説明したが、帯域通過フィルタについても同様のことが言える。容量値や抵抗を変えると、尖頭度（Ｑ値）が変わり、共振周波数付近での信号の損失量の変化からＳ／Ｎが変わる。Ｑ値を維持しつつ損失を抑えるためにトランスコンダクタの利得を稼いだりするため、Ｓ／Ｎを高く取ろうとすると消費電流は増加する。
【００５８】
消費電流を抑える具体的な手法として、図９のようにトランスコンダクタや容量を並列に並べておいてスイッチで切り替える方法が実現し易い方法である。また、Ｓ／Ｎの制御手法としてＧｍを並列接続していく手法は、消費電流の削減に寄与するだけでなく、以下に説明するように１つのトランスコンダクタでＧｍを制御する手法より雑音特性が改善される。図１０は、トランスコンダクタ単体で発生する雑音を、等価雑音電圧源として加えたモデルの説明図である。トランスコンダクタ７４の入力に図のように等価雑音電圧源７８が加わる。トランスコンダクタ７４出力に発生する雑音電流はトランスコンダクタ１つ当り
【００５９】
【数６】
【００６０】
【数７】
【００６１】
【数８】
【００６２】
【数９】
【００６３】
【数１０】
【００６４】
以上トランスコンダクタを用いたＧｍ−Ｃィルタの例について説明したが、オペアンプを用いたＲＣ帰還型アクティブフィルタについても同様のことが言える。フィルタのＳ／Ｎを稼ぐためにはフィルタの時定数を決める容量を増やす必要があるという原則は同じである。その代わり時定数を決める抵抗値を下げなくてはならない。容量値を上げて抵抗値を下げると、フィルタの入出カインピーダンスが下がり、その分周波数変換器の出力はフィルタをドライブする能力が必要になる。またオペアンプも低くなったインピーダンスをドライブできる強力な出力段を用意する必要がある。
【００６５】
オペアンプの出力段は、エミッタ(ソース)フォロアを用いた構成や、プッシュプル回路などが主流であり、ドライブ能力を上げるには(つまり大振幅時も歪ま ない程度に)出力段のトランジスタに流すバイアス電流を大きくする。同じ信号 レベルを取り扱う場合、Ｓ／Ｎを高く取ったフィルタ回路の素子に流す電流は増加するから消費電流は増やさざるを得ない。しかし、Ｓ／Ｎを必要としない場合は、Ｇｍ−Ｃフィルタと同様に容量を落として、同時に時定数の関係を崩さないよう抵抗値２７を上げられるようにしておけば、必要とするオペアンプの出力段のドライブ能力を抑えられる。実現方法としては、複数の容量や抵抗を予め並べておいて必要に応じて切り替える方法が実現しやすい方法である。オペアンプの出力段のバイアスコントロールや抵抗の切り替えは、例えば図７や図８の方法がそのまま適用できる。
【００６６】
図１１は、比較回路４の第１の具体例を示す回路図である。ただし、ここで示す比較回路は、図１に示す第１実施形態においてアナログフィルタ３ａの入出力の信号レベルを比較測定するものに限る。図１１の例では、信号入力は一つであり、フィルタの入力または出力のいずれかの信号を入力する。線形入力範囲の目安となる信号の入力レベルは、信号のピーク値を観測すれば良いので、入力された信号電圧のピーク値をピークホールド回路１２１でサンプリングし、このピーク出力を幾つか並列に接続された比較器１２２に入力する。比較器１２２は、予め設定したしきい値に応じた基準電圧とそれぞれ比較して、基準電圧との大小関係を評価する。
【００６７】
各々の比較器出力はラッチ回路１２３を介して振幅レベルに対応したハイかローのいずれかの値を制御出力１２６として出力する。制御出力信号は、直接フィルタのパラメータ(抵抗値や容量値、トランスコンダクタの接続やバイアス電流 など)の切り替え信号として用いても良いし、制御出力信号を入力とするＤ／Ａ コンバータでアナログ値に変換して用いても良い。扱う信号がスロットで分割されている場合、割り当てられたスロット期間が終了する度に制御信号やピークホールド回路をリセットし、自スロット期間外の間に再度計測・制御を行なうため、経時的な条件の変動に対しても対応可能である。
【００６８】
図１２は、比較回路４の第２の具体例を示す回路図である。この具体例も第１の具体例と同様に、図１で示すアナログフィルタ３ａに対して有効な手法である。こちらでは信号入力は２つあり、フィルタ回路の入出力それぞれをピークホールドする。ピークホールドした信号は引き算器１２７で差分をとる。引き算器１２７の出力では、フィルタにおける隣接チャネル信号の抑圧量の変化が検出される。引き算器１２７の出力は、予め設定されたしきい値に対応する基準電圧と電圧比較する複数の比較器１２２に入力する。比較器の各出力は、ハイかローのいずれかの値がラッチ１２３を介して制御出力１２６に出力される。
【００６９】
図１２の具体例を用いた動作について説明する。例えば、フィルタを予め線形入力範囲を最小に設定して信号を入力する。隣接した干渉波が大きい時、フィルタ回路は歪み、相互変調を起こして帯域内に歪成分が混入してくる。干渉波と相互変調が起こさなければ、フィルタ回路３ａの出力では干渉波はフィルタにより抑圧され、所望波のレベルは、フィルタの帯域内利得０ｄＢ換算で変化しないはずである。したがって、フィルタ回路３ａの入出力でのトータルの信号レベルの関係は、相互変調がなければ入力レベルの方が出力レベルよりも大きくなるはずである（入力レベル＞出力レベル）。
【００７０】
逆に干渉波のレベルが線形入力範囲を越えるほど大きい場合、帯域内には相互変調歪が混入するため、フィルタの入出力レベルの関係は、入力レベルよりも出力レベルが大きくなることになる（入力レベル＜出力レベル）。引き算器１２７の出力は両者のレベルの大小関係に応じて極性が変わり、相互変調歪の大きさにより差分信号の大きさが変わる。相互変調歪が発生する場合は、フィルタ回路の線形入力範囲が小さすぎることを意味しているので、フィルタ回路の線形入力範囲を広げて、相互変調歪が無くなるように、つまり引き算器１２７の出力がゼロになるように制御がかかるようにしておけば良い。
【００７１】
以上説明した図１１と図１２に示した２つの具体例を併用してもよい。図１１で、受信信号の対雑音レベル比が分かるので、フィルタのＳ／Ｎ制御の指標として利用する。図１２により干渉波のレベルが判別できるため、これによりフィルタ回路の線形入力範囲の制御を行なえば良い。
【００７２】
以上説明した具体例は、入力する信号をアナログで受け取る場合になるが、これら以外にも、実現可能な検出回路が考えられる。図１３〜図１６の具体例では、デジタルフィルタ３ｂの入出力での信号レベルは、デジタル信号として符号化されているので、デジタルブロック１１０内部でデジタル演算処理により実現可能である。検出回路を、ソフトウエアで構築してマイクロプロセッサで処理を行なうことも可能である。その場合、利用する通信サービスの形態に応じてプログラムを変更し、そのシステムに適した検出回路を構築することで、無駄の少ない柔軟な端末が構成できる。
【００７３】
図１３は、本発明の無線受信装置の第２実施形態を示すブロック図である。フィルタ回路３ａの出力をＡ／Ｄ変換器８でデジタル信号に変換し検波した出力から、所望波に含まれるデータの誤り率を検出手段１６で検出する。データの誤り率は、所望波の波形の歪み方に依存して変わるため、フィルタ回路３ａの歪み特性がデータ誤り率に依存することになる。フィルタの消費電流を抑えるためには、フィルタの次数や線形入力範囲をできる限り小さくしておいた方がよいが、所望波の受信誤り率の劣化による制限を受ける。
【００７４】
そこで、制御回路９で検波出力のデータ誤り率あるいはデータ誤り率に対応するパラメータを計測し、この結果をもとにフィルタ回路３ａの線形入力を制御して、データ誤り率が許容範囲となるような制御を行なう。これにより、如何なる状況でも所定のデータ誤り率を確保する目的で常にフィルタ回路３ａの線形入力範囲のマージンを大きく取って動作させる必要が無いので、消費電流の節減に有効となる。また、線形入力範囲の幅を制御するだけでなく、フィルタ回路のコモン動作点が線形動作領域の中心に、または、受信信号が最も低歪みで受信できるところに、回路の動作点を制御する方法も、コモン動作点が変動しても信号振幅が線形動作範囲に収まるよう筆湯以上に線形入力範囲を広げなくてよいため、低消費電流化に有効である。
【００７５】
図１４は、本発明の無線受信装置の第３実施形態を示すブロック図である。アナログ構成のフィルタ回路３ａのほかに、符号間干渉を防止するロールオフフィルタをＡ／Ｄ変換器８のあとに接続するデジタルフィルタ３bにより構成する場 合がある。これによりロールオフフィルタをアナログで実現するよりも、回路の占有面積を小さくできたり消費電流を節約できる場合もある。この場合、デジタルフィルタの入出力での信号レベルを測定し、信号のレベルに応じて、フィルタ回路３ａの線形入力範囲の制御を行なうようにしても良い。
【００７６】
またはフィルタ回路３ａのコモン動作点が線形動作領域の中心に、または受信信号が最も低歪に受信できるところに回路の動作点を制御する方法も有効である。制御信号は、デジタル出力をそのままフィルタ回路３ａの制御信号(例えばス イッチ切り替え信号)としてもちいてもよいし、比較器出力をデジタルーアナロ グ変換器でアナログ信号にして用いてもよい。デジタルフィルタ３bの入出力で 干渉波のレベルを測定することは、デジタル処理により行なうため、検出部の外来ノイズや外乱による検出誤差に強い構成を実現できる。
【００７７】
制御回路４の出力である制御信号５をアナログフィルタ３ａの制御に用いる例について説明したが、デジタルフィルタ３ｂへの制御信号５ｂを別に設けてデジタルフィルタの次数またはタップ数の切り替えを行なうことで、低い次数やタップ数で十分な場合にデジタルフィルタで消費する消費電流を節約することが可能である。また、干渉波のレベルに応じてＡ／Ｄ変換器８のビット数を切り替えることもあるが、これに応じてデジタルフィルタ３ｂのビット数を切り替えることで、デジタルフィルタでの消費電流を低減することも可能である。
【００７８】
また、図１５は、信号がスペクトラム拡散されていて複数のチャネルの信号が多重化されているような場合に適した実施例である。デジタルフィルタ出力１３の信号は、フィルタ帯域内の信号で複数のチャネルの信号が多重化された状態である。これからマッチドフィルタ１５により受信したいチャネルの信号を選択して受信する。マッチドフィルタの出力は、受信したい信号の振幅が取り出せるため、この信号を元に制御回路４にてフィルタ回路３のパラメータの制御を行なえば良い。なお、図１５に示された無線受信装置において、アナログフィルタ３ａ、Ａ／Ｄ変換器８、デジタルフィルタ３ｂ、制御回路は、同一の半導体チップ上に集積化されていても良い。
【００７９】
図１６は、本発明の無線受信装置の第５実施形態を示すブロック図である。検波出力信号７より検出回路１６で誤り率(または誤り率に対応するパラメータ)の測定を行ない、データ誤り率が許容範囲内におさまるような制御をアナログフィルタ３ａの他にデジタルフィルタ３bの制御を行なっても良い。アナログフィル タ３ａの制御は、次数、線形入力範囲、コモン動作点について行ない、デジタルフィルタ３bについては、ビット数や次数、タップ数の制御を行なう。ここで、 検出回路１６での受信誤り率(以下ＢＥＲ)の検出方法に付いて説明する。移動体端末では、通常、自局に割り当てられたタイムスロットの内の既知信号部分を用いて、受信誤り率を測定することができる。
【００８０】
図１７は、この手法を説明する為のフレーム構成の一例を示す図である。この例では、フレームはＳ１からＳ４までの４個のスロットで構成されており、スロット中は、例えばプリアンブル（ＰＲ）、ユニークワード（ＵＷ）、情報部分（Ｉ）、誤り検出符号(ＣＲＣ)等から構成されている。ここで、予め端末で既知な部分、例えばＵＷ部分を用いて、１スロットもしくは、複数のスロットでＢＥＲを観測して、ＢＥＲが閾値以上になったか否かを判定する。図１８の例では、スロットＳ１を受信することを想定しており、２２０１に示す自スロットのＵＷ区間に観測したＢＥＲの平均値を基準として、回路に対するパラメータ制御を行なえば良い。
【００８１】
この手法では、図１８に示すように誤り率検出を行なう時間区間が、スロット中の限られた部分であるため、精度良くＢＥＲ検出をするには、長時間に渡って複数スロットの平均を取る必要がある。これを防ぐため、既知信号を使用せずにＢＥＲを推定する手法として、次のような手法を用いても良い。すなわち、ＢＥＲ推定の為に、Ａ／Ｄ変換器８の後段で、サンプリングされた基底帯域信号のアイパターンの開き具合を検波回路１１で観測する。そして、アイの開き具合、振幅等に閾値を設定し、この閾値を下回った場合にＢＥＲ劣化が生じているものと判断して、回路に対するパラメータ制御を行なえば良い。
【００８２】
この手法では、図１９の２３０１に示すように、自スロット全部の時間を使用してＢＥＲ推定が行なえる為、短時間に精度良く、制御の要否を判定できる。この場合、アイの検出は、ディジタル後の方が容易だが、原理的には、勿論Ａ／Ｄ変換器８前段のアナログ段で検出しても良い。つまり図１に示す第１実施形態にも適用可能な手法である。また、ＢＥＲ推定の為に、ＲＳＳＩ(受信電界強度)を測定し、検出したＲＳＳＩが閾値よりも小さくなった場合には、ＢＥＲ劣化が発生していると見傲しても良い。この手法でも、図１９の２３０１に示すように、自スロット全部の時間を使用してＢＥＲ推定が行なうことができる。ＲＳＳＩ検出は、アナログ部でもディジタル部でもどちらでも検出できる。
【００８３】
図２０は、本発明の無線受信装置にかかわる第６実施形態を示す遷移図である。ＢＥＲ推定の為に、ＣＲＣ（Cyclic Redundancy Code：誤り検出符号）を用いても良い。ＣＲＣエラーが規定スロット回数以上生じた場合には、ＢＥＲ品質が劣化していると見傲すことができる。また、ＣＲＣ検出とＲＳＳＩ検出の両方を用いて、ＢＥＲ推定を行なっても良い。ＣＲＣエラーが発生した場合に、ＲＳＳＩ検出値が閾値以上であれば、ＣＲＣエラーの原因は歪に起因するものと判断できる。この場合には、フィルタ回路の線形入力範囲を広げるなどのパラメータ制御を行なえば良い。また、ＣＲＣエラーが発生した場合に、ＲＳＳＩ検出値が閾値以下であれば、ＣＲＣエラーの原因は熱雑音に起因するものと判断できる。
【００８４】
この場合には、回路のＳ／Ｎを改善するために、例えば図２０の抵抗４５の値を下げたり、バイアス電流の値を上げる等のパラメータ制御を行なえば良い。また、回路の利得を上げるようなパラメータ設定を行なうこともできる。また、ＢＥＲ推定の為に、フェージングが生じているか否かを検出し、フェージングが発生していると判断した場合には、ＢＥＲ劣化と見なすようにしても良い。例えば、ダイバーシチ機能を備えている無線機の場合には、フェージングが生じるとダイバーシチが頻繁に行われる。この頻度が閾値以上になった場合には、ＢＥＲ劣化と見傲して、回路に対するパラメータ制御を行なえば良い。尚、以上の手法で検出もしくは推定したＢＥＲが所定の時間区間で良好な値を保持している場合には、回路のＳ／Ｎ、歪が必要以上に設定されているものと見傲し、無線機の特性が最低限保たれる範囲で、例えば消費電力を下げるようにパラメータを制御することもできる。
【００８５】
図２１は、本発明の無線受信装置に関わる発明の第７実施形態を説明する動作遷移図を示す。所望波と干渉波のレベルの関係とフィルタ回路の動作モードの関係を示す表である。フィルタ回路の入出力で検出する所望波と干渉波の受信レベルの判定にそれぞれ少くとも１つ以上のしきい値２０１を設け、例えば図２１の例のようにレベル判定のしきい値２０１が所望波と干渉波で１つずつの場合は、４通りのモード２０２の組合せができる。これらのモード２０２に最適な動作条件を設定して、受信状態の良好な時のフィルタ回路の仕様を緩和して消費電流を節約する。
【００８６】
モード２０２切り替えのためのしきい値２０１は、必要な制御の細かさに応じて２つ以上設けて切り替えを行なっても良い。図２１で入力レンジの大小はフィルタ回路の線形入力範囲に相当し、線形入力範囲を広げるとフィルタ回路の消費電流が増える。Ｓ／Ｎは、トランスコンダクタを構成する入力段のトランジスタのバイアス電流に依存する。特にＭＯＳトランジスタを用いた場合ＭＯＳトランジスタのドレイン電流の平方根に反比例するので、バイアス電流を多く流した方がＳ／Ｎが改善される。バイポーラトランジスタによる構成、例えば図６の例では、電圧電流変換の抵抗４５が主要な雑音源であり、抵抗４５の値を小さくする方が望ましい。一方、一定の線形入力範囲を維持しつつ抵抗４５の値を下げることは入力トランジスタ４２のバイアス電流を増やすことを意味し、消費電流の増加につながる。
【００８７】
【発明の効果】
以上詳細に説明したように、本発明に係る無線受信装置によれば、複数の通信サービスを受信できる携帯型無線受信機において、受信するサービスに最小限必要な消費電力で回路を動作させることができる。また、受信状態の悪い場合を想定した動作を常にさせておく必要がなくなるため、受信状態の良好な間は回路の消費電流を抑えることができる。この結果、端末の電源となる電池の無駄な消耗を抑えることができ、電池の１回の充電によりまたは１回の交換により端末を使用できる時間の延長を大幅に図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるフィルタ装置のブロック図。
【図２】フィルタ回路の次数を切り替える実現例を示す回路図。
【図３】トランスコンダクタを用いたフィルタの実現例を示す回路図。
【図４】本発明の無線受信装置で用いるフィルタのトランスコンダクタの回路図。
【図５】トランスコンダクタの線形動作電圧範囲の説明図。
【図６】本発明のフィルタ装置および無線受信装置で用いるフィルタのトランスコンダクタの回路図。
【図７】電流源切り替え回路の実現例を示す回路図。
【図８】抵抗切り替え回路、線形入力範囲切り替えの実現例を示す回路図。
【図９】トランスコンダクタンスの切り替えの実現例を示す回路図。
【図１０】トランスコンダクタから発生する雑音電圧の説明図。
【図１１】比較回路の第１の具体例を示す回路図。
【図１２】比較回路の第２の具体例を示す回路図。
【図１３】本発明の第２実施形態に係る無線受信装置の構成を示すブロック図。
【図１４】本発明の第３実施形態に係る無線受信装置の構成を示すブロック図。
【図１５】本発明の第４実施形態に係る無線受信装置の構成を示すブロック図。
【図１６】本発明の第５実施形態に係る無線受信装置の構成を示すブロック図。
【図１７】誤り率測定の一例を説明するためのフレームおよびスロット構成図。
【図１８】誤り率測定の一例を説明するためのフレーム構成図。
【図１９】誤り率測定の一例を説明するためのフレーム構成図。
【図２０】本発明の第６実施形態に係る無線受信装置の動作を示す動作遷移図。
【図２１】本発明の第７実施形態に係る無線受信装置の動作を示す動作遷移図。
【図２２】携帯型無線受信装置を説明するブロック図。
【図２３】携帯型無線受信装置を説明するブロック図。
【図２４】携帯型無線受信装置を説明するブロック図。
【符号の説明】
１ 周波数変換器
２ 信号入力
３ フィルタ回路
３ａ アナログフィルタ回路
３b デジタルフィルタ回路
４ａ 信号レベル検出手段
４ｂ，９ 制御回路
５，５ｂ 制御信号
６ フィルタの中間出力
７ フィルタ出力端子
８ Ａ／Ｄ変換器
１１ 検波器
１２ 周波数変換器出力またはフィルタ入力端子
１３ ディジタルフィルタ出力端子
１５ マッチドフィルタ
１６ 検出回路
２０ トランスコンダクタ回路
Claims (12)
- 少なくともアナログ回路を含んで構成されたアナログフィルタ回路と、
前記アナログフィルタ回路の出力信号をアナログ信号からデジタル信号へと変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器のデジタル出力からフィルタ帯域信号を濾波するデジタルフィルタ回路と、
前記デジタルフィルタ回路の入力信号レベルまたは出力信号レベルをそれぞれ検出する信号レベル検出手段と、
前記信号レベル検出手段により検出された前記入力信号レベルが大きいときには線形入力範囲を大きくして前記アナログフィルタ回路に入力された干渉波を抑圧することによりこのアナログフィルタ回路の少なくとも線形入力範囲を制御すると共に、前記デジタルフィルタ回路のタップ数、ビット数、次数のうちの少なくとも１つを切り換えることにより該デジタルフィルタ回路の消費電流を低減するように制御する制御回路と、
を備えることを特徴とするフィルタ装置。 - 前記制御回路は、少なくとも１つのしきい値を用いて前記信号レベル検出手段により検出された前記入力信号レベルの大小を判別すると共に、この判別結果に応じて前記アナログフィルタ回路のカットオフ周波数、次数、雑音特性、線形入力範囲のうちの少なくとも１つを制御することを特徴とする請求項１に記載のフィルタ装置。
- 前記制御回路は、前記アナログフィルタ回路で用いるトランスコンダクタンス、このアナログフィルタ回路の容量値およびトランスコンダクタンス、このアナログフィルタ回路の容量値および抵抗値、のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の雑音特性を制御することを特徴とする請求項２に記載のフィルタ装置。
- 前記制御回路は、前記アナログフィルタ回路を構成するトランスコンダクタ内部のバイアス電流値の大きさ、このアナログフィルタ回路の動作点、線形入力範囲を決定する抵抗値、のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の線形入力範囲を制御することを特徴とする請求項２に記載のフィルタ装置。
- 前記制御回路は、前記デジタルフィルタ回路の縦続段数やタップ数を切り替えることにより、前記デジタルフィルタ回路の次数を制御することを特徴とする請求項２に記載のフィルタ装置。
- 前記アナログフィルタ回路、前記Ａ／Ｄ変換器、前記デジタルフィルタ回路、前記信号レベル検出手段、前記制御回路は、同一の半導体チップ上に集積化されていることを特徴とする請求項１ないし請求項５の何れか１項に記載のフィルタ装置。
- 受信した信号を入力としてアナログ信号を出力するアナログフィルタ回路と、
前記アナログフィルタ回路より出力される前記アナログ出力をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器より出力される前記デジタル信号から所望波を濾波するデジタルフィタ回路と、
前記デジタルフィルタ回路より出力される信号から逆拡散を行なうマッチドフィルタと、
前記アナログフィルタ回路に入力される信号レベルが大きいときには線形入力範囲を大きくして前記アナログフィルタ回路に入力された干渉波を抑圧することによりこのアナログフィルタ回路の少なくとも線形入力範囲を制御すると共に、前記デジタルフィルタ回路のタップ数、ビット数、次数のうちの少なくとも１つを切り換えることにより該デジタル フィルタ回路の消費電流を低減するように制御する制御回路と、
を備えることを特徴とする無線受信装置。 - 前記制御回路は、少なくとも１つのしきい値を設定して信号レベルの大小を判別すると共に、この判別結果に応じて前記デジタルフィルタ回路のタップ数、ビット数、サンプリングレートの少なくとも１つを制御することを特徴とする請求項７に記載の無線受信装置。
- 前記制御回路は、前記アナログフィルタ回路を構成するトランスコンダクタンス内部のバイアス電流の大きさ、前記アナログフィルタ回路の動作点、線形入力範囲を決定する抵抗値のうちの少なくとも１つを制御することにより、前記アナログフィルタ回路の線形入力範囲を制御することを特徴とする請求項８に記載の無線受信装置。
- 前記制御回路は、前記アナログフィルタ回路の縦続段数や前記デジタルフィルタ回路のタップ数の切り替えによりこれらアナログおよびデジタルフィルタ回路のそれぞれの次数を制御することを特徴とする請求項８に記載の無線受信装置。
- 前記制御回路は、前記アナログフィルタ回路で用いられるトランスコンダクタンス、前記アナログフィルタ回路を構成する容量値および抵抗値、のうちの少なくとも一方を制御することにより、前記アナログフィルタ回路の雑音特性を制御することを特徴とする請求項８に記載の無線受信装置。
- 前記アナログフィルタ回路、前記Ａ／Ｄ変換器、前記デジタルフィルタ回路、前記制御回路は、同一の半導体チップ上に集積化されていることを特徴とする請求項７ないし請求項１１の何れか１項に記載の無線受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18341799A JP3809302B2 (ja) | 1999-06-29 | 1999-06-29 | フィルタ装置および無線受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18341799A JP3809302B2 (ja) | 1999-06-29 | 1999-06-29 | フィルタ装置および無線受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001016121A JP2001016121A (ja) | 2001-01-19 |
| JP3809302B2 true JP3809302B2 (ja) | 2006-08-16 |
Family
ID=16135423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18341799A Expired - Fee Related JP3809302B2 (ja) | 1999-06-29 | 1999-06-29 | フィルタ装置および無線受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3809302B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005107086A1 (ja) | 2004-04-27 | 2005-11-10 | Mitsubishi Denki Kabushiki Kaisha | 無線装置 |
| JP2006262088A (ja) * | 2005-03-17 | 2006-09-28 | Seiko Epson Corp | 無線通信装置 |
| JP4198727B2 (ja) | 2006-05-29 | 2008-12-17 | シャープ株式会社 | チューナ、デジタル復調装置、その制御方法、デジタル復調装置用プログラム、デジタル復調装置用プログラムを記録した記録媒体及びデジタル受信装置 |
| JP4946372B2 (ja) | 2006-11-13 | 2012-06-06 | パナソニック株式会社 | フィルタ回路とこれを用いた受信装置及び電子機器 |
| US7979049B2 (en) * | 2008-03-28 | 2011-07-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Automatic filter control |
| JP4936493B2 (ja) * | 2008-09-26 | 2012-05-23 | パナソニック株式会社 | 複素信号処理回路 |
| JP2010177954A (ja) | 2009-01-28 | 2010-08-12 | Toshiba Corp | 受信回路 |
| JP2011087034A (ja) * | 2009-10-14 | 2011-04-28 | Renesas Electronics Corp | 受信回路及び半導体装置 |
| JP6220221B2 (ja) * | 2013-10-28 | 2017-10-25 | ルネサスエレクトロニクス株式会社 | 受信機、半導体集積回路及び利得制御方法 |
-
1999
- 1999-06-29 JP JP18341799A patent/JP3809302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001016121A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7299021B2 (en) | Method and apparatus for scaling the dynamic range of a receiver for continuously optimizing performance versus power consumption | |
| US6670864B2 (en) | Matching circuit including a MEMS capacitor | |
| Rogin et al. | A 1.5-V 45-mW direct-conversion WCDMA receiver IC in 0.13-μm CMOS | |
| TW496041B (en) | Programmable dynamic range receiver | |
| US6026288A (en) | Communications system with an apparatus for controlling overall power consumption based on received signal strength | |
| US7650132B2 (en) | Low noise amplifier (LNA) gain switch circuit | |
| EP1298806B1 (en) | LNA gain adjustment in an RF receiver to compensate for intermodulation interference | |
| US7020449B2 (en) | Fast settling variable gain amplifier with DC offset cancellation | |
| JP2011530242A (ja) | 利得調整ネットワークを介して受信機の利得を調整するためのシステムおよび方法 | |
| JP2002506304A (ja) | 可調整バイアス電流を有する増幅器 | |
| US20030122534A1 (en) | Intermodulation detector for a radio receiver | |
| JP3809302B2 (ja) | フィルタ装置および無線受信装置 | |
| US7482852B1 (en) | Inductor-less local oscillator buffer | |
| JP4068587B2 (ja) | 携帯型無線通信端末装置 | |
| EP1330023B1 (en) | Direct conversion receiver architecture | |
| EP2151062B1 (en) | Increasing sensitivity of radio receiver | |
| US7596195B2 (en) | Bandpass filter with reversible IQ polarity to enable a high side or low side injection receiver architecture | |
| EP1742374A1 (en) | Method and apparatus for scaling the dynamic range of a receiver | |
| Hu et al. | A fully integrated variable-gain multi-tanh low-noise amplifier for tunable FM radio receiver front-end | |
| JP3992975B2 (ja) | 周波数変換装置、及びそれを用いた無線通信装置 | |
| JP3544942B2 (ja) | 無線通信機 | |
| KR20020005686A (ko) | 증폭기 성능을 선택적으로 제어하는 시스템 및 방법 | |
| JP2001028552A (ja) | 直接変換受信機 | |
| Filter | Paper II | |
| Gonzalez et al. | A direct conversion receiver using a novel ultra low power AGC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040730 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |