JP3809113B2 - Ｃｍｏｓ演算増幅回路 - Google Patents
Ｃｍｏｓ演算増幅回路 Download PDFInfo
- Publication number
- JP3809113B2 JP3809113B2 JP2002063390A JP2002063390A JP3809113B2 JP 3809113 B2 JP3809113 B2 JP 3809113B2 JP 2002063390 A JP2002063390 A JP 2002063390A JP 2002063390 A JP2002063390 A JP 2002063390A JP 3809113 B2 JP3809113 B2 JP 3809113B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- differential amplifier
- differential
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＣＭＯＳ演算増幅回路に関し、詳しくは、低電圧駆動において、入出力電圧範囲を広く採ることができ、高い精度で増幅することが可能で、特に比較回路等に適するＣＭＯＳ演算増幅回路に関する。
【０００２】
【従来の技術】
ＣＭＯＳ演算増幅回路は、アナログ信号とデジタル信号が混在するシステムＩＣなどに使用され、μＡオーダの微小電流の増幅あるいは比較回路として利用する場合に適している。
この種の回路は、通常、ＰチャネルＭＯＳトランジスタもしくはＮチャネルＭＯＳトランジスタを対とする差動増幅器を入力段に有していて、カレントミラー回路で差動増幅器の出力電流を出力側に転送する構成を採る。しかし、この種の回路は、同相入力に対してＭＯＳトランジスタのソース−ゲートの閾値電圧分の不感帯があるので、入出力電圧がグランドＧＮＤから電源電圧ＶDDまでの範囲を採ることができず、入出力のダイナミックレンジが制限される。
【０００３】
この種の問題を解決するものとして、ＰチャネルＭＯＳトランジスタの差動増幅器とＮチャネルＭＯＳトランジスタの差動増幅器を入力段に設ける発明が特開平３−６２７１２号「ＣＭＯＳ演算増幅回路」に記載されている。
これは、入力段として設けられたＰチャネルＭＯＳトランジスタの差動増幅器とＮチャネルＭＯＳトランジスタの差動増幅器とを入力信号で同時に駆動してそれぞれの出力電流をカレントミラー回路で合成する。これにより、この回路は、ＰチャネルあるいはＮチャネルの一方の差動増幅器が不感帯に入っているときに他方の差動増幅器の出力を得て実質的に不感帯を排除した出力を発生させて、グランドＧＮＤから電源電圧ＶDDまでの広い入出力ダイナミックレンジを確保している。
【０００４】
【発明が解決しようとする課題】
このようなＰチャネルとＮチャネルの差動増幅器を設けて同時駆動するＣＭＯＳ演算増幅回路は、Ｐチャネルの差動増幅器の不感帯ではＮチャネルの差動増幅器のみが動作し、逆にＮチャネルの差動増幅器の不感帯ではＰチャネルの差動増幅器のみが動作する。そして、両者の不感帯を除いた範囲では、双方の差動増幅器が動作する。
そのために、例えば、電源電圧ＶDDを１．８Ｖとし、ＮチャネルとＰチャネルのＭＯＳトランジスタの入力信号に対する不感帯電圧を０．７Ｖとし、Ｎチャネルの差動増幅器のトランスコンダクタンスＧｍをＧｍNとし、Ｐチャネルの差動増幅器のトランスコンダクタンスＧｍをＧｍPとすれば、ＣＭＯＳ演算増幅回路のＧｍは、入力信号の電圧が０〜０．７Ｖの範囲では、Ｇｍ＝ＧｍPとなり、０．７Ｖ〜１．１Ｖの範囲では、Ｇｍ＝ＧｍN＋ＧｍPとなり、１．１Ｖ〜１．８Ｖの範囲では、Ｇｍ＝ＧｍNとなって、入力信号の電圧に応じてトランスコンダクタンスが変化する。その結果、利得帯域幅積（ＧＢ積）が変化する。
【０００５】
このようにこのＣＭＯＳ演算増幅回路は、入力信号の電圧によって動作する差動増幅器が異なり、かつ、3つの動作範囲でそれぞれに差動増幅器が動作するので入力信号の電圧によってＧＢ積（利得帯域幅積）が大きく変化する。その結果、最適な位相補償コンデンサの選択が難しくなる。位相補償コンデンサの選択が難しくなると、演算増幅回路が発振し易くなる問題がある。また、前記のような構成のＣＭＯＳ演算増幅回路は、低い電源電圧において、両者の不感帯前後でトランスコンダクタンスＧｍに大きな段差が生じるので高精度な増幅ができない問題がある。
この発明は、このような従来技術の問題点を解決するものであって、低電圧駆動に適し、入出力電圧範囲を広く採ることができ、高い精度で増幅することができるＣＭＯＳ演算増幅回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を達成するための第１の発明のＣＭＯＳ演算増幅回路の構成は、入力信号を受けるＰチャネルおよびＮチャネルのいずれか一方の差動ＭＯＳトランジスタを有する第１の差動増幅器と前記入力信号を受けるＰチャネルおよびＮチャネルのいずれか他方の差動ＭＯＳトランジスタを有する第２の差動増幅器とを有し、これら差動増幅器の出力に応じて前記入力信号に応じた出力信号を発生するＣＭＯＳ演算増幅回路において、前記第１および第２の差動増幅器の電流出力信号をそれぞれ受けてそれぞれの前記電流出力信号の電流値に応じた電流出力信号を発生するカレントミラー回路と、このカレントミラー回路の出力信号を受けて前記入力信号に応じた出力信号を発生する出力回路と、前記第１の差動増幅器が前記入力信号に対して不感帯動作領域に入るときあるいは入ったときに前記第１の差動増幅器の動作を停止させて第２の差動増幅器を動作させる動作の切換を行う切換回路とを備えている。
しかも、第１の差動増幅器は、自己の差動ＭＯＳトランジスタの動作電流を流す第１の電流源を有し、第２の差動増幅器は、自己の差動ＭＯＳトランジスタの動作電流を流す第２の電流源を有し、第１の差動増幅器の差動ＭＯＳトランジスタはＰチャネルであり、第２の差動増幅器の差動ＭＯＳトランジスタはＮチャネルであり、第１の差動増幅器および第２の差動増幅器のＧｍは実質的に等しいものであり、第１および第２の電流源は定電流源である。
切換回路は、第１の電流源の電流を分流する回路であって、ゲート電圧が不感帯動作領域に入る電圧に対応する所定の電圧ラインに接続されたＰチャネルのＭＯＳトランジスタで構成され、ソースが第１の電流源に接続され、第１の差動増幅器が入力信号に対して不感帯動作領域に入るときあるいは入ったときにこのＭＯＳトランジスタがＯＦＦからＯＮになって前記ソースを経てこのＭＯＳトランジスタのドレインから第１の電流源の電流を全部流出させて第１の差動増幅器の動作を停止させて前記ドレインからの電流に応じて第２の電流源の電流を流させて記第２の差動増幅回路を動作させ、第１の差動増幅器が不感帯動作領域から出たときには逆にこのＭＯＳトランジスタがＯＦＦからＯＮになって第１の電流源の電流を全部第１の差動増幅器に流すことにより第１の差動増幅器を動作させて第２の差動増幅回路の動作を停止させる動作の切換を行う。
カレントミラー回路は、電源ラインとグランドラインとの間に縦に複数のカレントミラーが積み上げられ、その入力側トランジスタが第３の定電流源を介して電源ラインに接続され、その出力側トランジスタが第４の定電流源を介して電源ラインに接続された縦にカスケード接続された回路であり、第３および第４の定電流源の電流が第２の差動増幅器の差動ＭＯＳトランジスタにこれのバイアス電流として分流され、そして、
第１の差動増幅器は、カレントミラー回路の複数のカレントミラーのうちグランドラインの側のカレントミラーを負荷とし、第２の差動増幅器は、第３および第４の定電流源を負荷とするものである。
【０００７】
また、第２の発明のＣＭＯＳ演算増幅回路の構成は、前記第１の差動増幅器の差動トランジスタのバイアス電流値に相当する第１の電流値を流す第１のバイアス電流生成回路と、前記第２の差動増幅器の差動トランジスタのバイアス電流値に相当する第２の電流値を流す第２のバイアス電流生成回路とを有し、前記カレントミラー回路は、前記第１の差動増幅器の差動トランジスタに流れるバイアス電流が流されあるいはシンクされ、かつ、前記第２の差動増幅器の差動トランジスタに流れるバイアス電流が流されあるいはシンクされることで前記第１および第２の差動増幅器の電流出力信号が入力されるものであり、前記切換回路は、前記第１の差動増幅器を動作させるとともに前記第２のバイアス電流生成回路から前記第２の電流値を前記カレントミラー回路に流しあるいは前記カレントミラー回路からシンクし、前記第１の差動増幅器が入力信号に対して不感帯動作領域に入るときあるいは入ったときに前記第１の差動増幅器の動作および前記第２の電流値を停止させて前記第２の差動増幅器を動作させるとともに前記第１のバイアス電流生成回路から前記第１の電流値を前記カレントミラー回路に流しあるいは前記カレントミラー回路からシンクするものである。
【０００８】
【発明の実施の形態】
さて、第１の発明では、ＰチャネルのＭＯＳトランジスタで構成される前記した切換回路と、前記した構成のカレントミラー回路と第１および第２の差増増幅器とを設けて、第１の差動増幅器を動作させて第１の差動増幅器が入力信号に対して不感帯動作領域に入るときあるいは入ったときに第１の差動増幅器の動作を停止させて第２の差動増幅器を動作させる。このことにより、ＣＭＯＳ演算増幅回路のＧｍは、いずれか一方のＧｍとなり、入力信号に対してＧｍの変化が抑制される。また、設計上で第１および第２の差動増幅器のＧｍを実質的に等しいものとすることが容易にできる。
そこで、このような構成のＣＭＯＳ演算増幅回路の入力信号の電圧変化に対するＧｍの変化は非常に少ない。
【０００９】
さらに、第２の発明では、第１、第２の差動増幅器の差動トランジスタのそれぞれのバイアス電流を生成する第１、第２のバイアス電流生成回路を設けて、一方の差動増幅器が動作しているときの他方の差動増幅器のバイアス電流をバイアス電流生成回路からカレントミラー回路に供給し、あるいはカレントミラー回路へバイアス電流を流す電源からバイアス電流生成回路にバイアス電流を流出するようにしているので、第１、第２の差動増幅器の動作切換を行ってもカレントミラー回路のバイアス電流がほとんど変化しないで済む。その結果、第１、第２の差動増幅器の電流出力を受けるカレントミラー回路のＧｍも実質的に一定に保持することができる。
これにより、ＣＭＯＳ演算増幅回路のＧｍの変化をいっそう抑えることができる。
その結果、低電圧駆動に適し、入出力電圧範囲を広く採ることができ、高い精度で増幅することができるＣＭＯＳ演算増幅回路を容易に実現することができる。
【００１０】
【実施例】
図１は、この発明を適用したＣＭＯＳ演算増幅回路の一実施例のブロック図であり、図２は、その、他の実施例のブロック図である。
図１において、ＣＭＯＳ演算増幅回路１０は、入力段として、それぞれが入力信号を受ける差動増幅器１と差動増幅器２とを有している。差動増幅器１は、上流側に定電流源１ａを有し、これを介して電源ラインＶDDに接続されたＰチャネル差動ＭＯＳトランジスタＰ1，Ｐ2からなる。差動増幅器２は、下流側に定電流源２ａを有し、これを介してグランドＧＮＤに接続されたＮチャネル差動ＭＯＳトランジスタＮ1，Ｎ2からなる。さらに、ＣＭＯＳ演算増幅回路１０は、切換スイッチ回路３と、カレントミラー回路４ａ，４ｂが縦方向に２個積み上げられたカスコード接続型のカレントミラー回路４と、電流源５、６、これら電流源の下流でカレントミラー回路４ｂとの間に設けられた電流源５ａ、５b、さらにバイアス回路７ａ，７ｂ、７ｃ、そして出力段アンプ（ＡＭＰ）８とから構成されている。
【００１１】
なお、出力段アンプ８は、出力段アンプ８に設けられたコンデンサＣcは位相補償コンデンサであり、８ａは出力端子である。また、電流源５、６と、電流源５ａ、５ｂ、カレントミラー回路４ａ，４ｂの入力側トランジスタと出力側トランジスタとは、図示するようにそれぞれ対の関係でこれの順で電源ラインＶDDとグランドＧＮＤとの間に縦方向に従属接続されている。また、電流源５、６と電流源５ａ、５ｂとで２個積み上げられたカスコード接続型の定電流源となっていて、電流源５、６は、カレントミラー回路４にバイアス電流を供給するとともに差動増幅器２の差動ＭＯＳトランジスタＮ1，Ｎ2にもバイアス電流を供給するこれらに共通電源となっている。
【００１２】
差動増幅器１は、Ｐチャネルの差動増幅器であり、上流の定電流源１ａから電流値Ｉoのバイアス電流を受けて動作し、トランジスタＰ1のゲートが非反転入力端子（＋入力）１１ａから入力信号を受ける。その動作範囲は、ＧＮＤから(ＶDD−Ｖth1)である。ただし、Ｖth1は、ＰチャネルトランジスタＰ1，Ｐ2のソース−ゲート間の閾値電圧である。なお、１１ｂは、反転入力端子（−入力）であり、トランジスタＰ2のゲートに接続されている。
ここで、定電流源１ａの電流値をＩo とすると、電源ラインＶDDに接続された定電流源５、６の電流値もＩoになるように設定されている。
差動増幅器２は、Ｎチャネルの差動増幅器であり、その定電流源２ａが動作状態にあるときには、上流の定電流源５，６から差動のトランジスタＮ1，Ｎ2がそれぞれ電流値Ｉo／２のバイアス電流を受けて動作し、下流の定電流源２ａに電流値Ｉoのバイアス電流を流す。ＮチャネルトランジスタＮ1のゲートが非反転入力端子（＋入力）１１ａから入力信号を受ける。その動作範囲は、(ＧＮＤ＋Ｖth2)からＶDDである。ただし、Ｖth2は、Ｎチャネルトランジスタのソース−ゲート間の閾値電圧とする。なお、トランジスタＮ2のゲートは、反転入力端子１１ｂに接続されている。
これら２つの差動増幅器１，２の出力を、積み上げカスコード接続のカレントミラー回路４で合成すると、その動作範囲はＧＮＤからＶDDとなり広いダイナミックレンジを実現できる。
【００１３】
カレントミラー回路４は、グランドＧＮＤと電源ラインＶDDとの間にカレントミラー回路４ａ、４ｂがこの順で積み上げられた回路であって、カレントミラー回路４ａは、ＮチャネルＭＯＳトランジスタＮ7，Ｎ8からなる。カレントミラー回路４ｂは、ＮチャネルＭＯＳトランジスタＮ5，Ｎ6からなる。そして、電流源５ａは、ＰチャネルＭＯＳトランジスタＰ3からなり、電流源５ｂは、ＰチャネルＭＯＳトランジスタＰ4からなり、これらトランジスタのベースが共通に接続されている。
カスコード接続された電流源５ａのトランジスタＰ3は、電源ラインＶDDに接続された上流の定電流源５から電流値Ｉo（あるいは差動増幅器２が動作したときにはＩo／２）のバイアス電流を受けて動作し、カスコード接続された電流源５ｂのトランジスタＰ4は、電源ラインＶDDに接続された上流の定電流源６から電流値Ｉo（あるいは差動増幅器２が動作したときにはＩo／２）のバイアス電流を受けて動作する。そして、これらトランジスタＰ3，Ｐ4のベースは、共通に接続されてバイアス回路７ｂからバイアス電圧Ｖｂ2を受ける。これの下流に設けられたカレントミラー回路４ｂのトランジスタＮ5，Ｎ6は、それぞれに対応する上流のトランジスタＰ3，Ｐ4からバイアス電流を受けてそれぞれに対応する下流のトランジスタＮ7，Ｎ8にその電流をシンクさせる。これらトランジスタＮ5，Ｎ6のベースは、共通に接続されてそのベースがバイアス回路７ｃからバイアス電圧Ｖｂ3が与えられている。
【００１４】
また、カレントミラー回路４ａのトランジスタＮ7，Ｎ8のゲートは、共通に接続されてそのゲートがトランジスタＮ5のドレイン側に接続され、さらにそれぞれのドレインが差動増幅器１のトランジスタＰ1，Ｐ2のそれぞれのドレインと対応して接続されてトランジスタＮ7，Ｎ8が差動増幅器１のアクティブ負荷となっている。そこで、トランジスタＮ7，Ｎ8には、差動増幅器１が動作しているときには差動増幅器１のバイアス電流と電流源５，６からのバイアス電流とが流れる。そして、カレントミラー回路４ｂと電流源５ｂでＣＭＯＳが構成され、出力側の、電流源５のトランジスタＰ4とカレントミラー回路４ｂのトランジスタＮ6のドレイン同士の接続点が出力端子４ｄに接続され、この出力端子４ｄを介して出力段のアンプ８の入力に接続されて出力段のアンプ８がカレントミラー回路４の電流出力信号で駆動される。
差動増幅器１と差動増幅器２とは、入力信号に対して相互に逆方向の反転動作をするので、カレントミラー回路４も前記接続によりカレントミラーを構成する一対のトランジスタが差動増幅器の動作に対して反転動作となり、差動増幅器１、差動増幅器２の出力が合成されたものがカレントミラー回路４の出力端子４ｄから取り出される。
【００１５】
ここで、定電流源２ａは、ＮチャネルＭＯＳトランジスタＮ3，Ｎ4からなるカレントミラー回路で構成されていて、カレントミラー出力側のトランジスタＮ4のドレインがトランジスタＮ1，Ｎ2のソースに共通に接続され、カレントミラー入力側のトランジスタＮ3の上流には、差動増幅器１の定電流源１ａが設けられている。定電流源２ａは、バイアス電流（電流値Ｉo）を定電流源１ａからＰチャネルＭＯＳトランジスタＰ5を介してこれがＯＮしたときにこれのソース−ドレインを介して受ける。
前記の切換スイッチ回路３は、このトランジスタＰ5からなり、そのゲートがバイアス回路７ａに接続されていてこれにバイアス電圧Ｖｂ1が与えられている。これにより、この切換スイッチ回路３は、そのソース電圧の上昇に応じてスイッチ動作をする。
【００１６】
すなわち、このバイアス電圧Ｖｂ1は、差動増幅器１の入力信号の電圧が不感帯電圧となるときあるいは不感帯電圧に入ったときに定電流源１ａの出力側の電圧に対応していて、差動増幅器１が不感帯動作となるときあるいは不感帯動作になったときにトランジスタＰ5がＯＮするように設定されている。トランジスタＰ5は、通常ＯＦＦのスイッチング素子として動作して、トランジスタＰ5がＯＦＦしている時は、電流源１ａのバイアス電流Ｉoは、トランジスタＰ1，Ｐ2で構成された差動増幅器１に流れる。一方、トランジスタＰ5がＯＮしたときとＯＮしているときは電流源１ａのバイアス電流Ｉoは、トランジスタＮ3，Ｎ4で構成されるカレントミラー回路の入力側トランジスタＮ3へと流れ、その出力側ミラー電流は、トランジスタＮ1，Ｎ2で構成された差動増幅器２の定電流源２ａのトランジスタＮ4に流れて、差動増幅器２のバイアス電流となり、差動増幅器２を動作させる。
その結果、差動増幅器１が不感帯動作となるときあるいは不感帯動作になったときには差動増幅器１の動作が停止して差動増幅器２が動作し、その動作が切り替わる。逆に、差動増幅器１の入力信号の電圧が不感帯電圧でなくなったときにはトランジスタＰ5がＯＦＦするので差動増幅器２の動作が停止して差動増幅器１が動作し、その動作が切り替わる。
【００１７】
この差動増幅器１から差動増幅器２へのバイアス電流の切り換えあるいはその逆の切換えにより、トランジスタＰ5は、2つの差動増幅器１，２が同時に動作することを防いでいて、いずれかの差動増幅器を選択する切換回路となっている。
そこで、ここでのバイアス回路７ａはコンパレータを用いてもよい。このコンパレータは、入力信号の電圧を電圧（ＶDD−Ｖth1）の基準電圧と比較してトランジスタＰ5をＯＮさせる切換信号を発生する回路であって、差動増幅器１から差動増幅器２へ動作を切り換えるあるいは逆に動作を切り換える切換信号を発生する回路になる。
ここで、Ｎチャネルの差動増幅器２のトランスコンダクタンスＧｍをＧｍNとし、Ｐチャネルの差動増幅器１のトランスコンダクタンスＧｍをＧｍPとすれば、ＣＭＯＳ演算増幅回路１０のトランスコンダクタンスＧｍは、入力信号の電圧が０Ｖ〜Ｐチャネルの差動増幅器１の不感帯に入る電圧Ｖfまでは、差動増幅器１が動作してＧｍPとなり、Ｐチャネルの差動増幅器１の不感帯の電圧Ｖfから電源ラインＶDDの電圧までは、Ｎチャネルの差動増幅器２が動作してＧｍNとなる。ここで、ＧｍPとＧｍNとの差は小さいので、ＣＭＯＳ演算増幅回路１０は、入力信号を高い精度で増幅することが可能であり、Ｇｍに大きな段差が生じないので、最適な位相補償コンデンサＣcを選択することができる。
【００１８】
しかも、Ｐチャネルトランジスタで構成された差動増幅器１のＧｍPとＮチャネルトランジスタで構成された差動増幅器２のＧｍNを等しくすることは、設計上で容易にできる。ここでは、差動増幅器１のＧｍと差動増幅器２のＧｍとが実質的に等しいものとする。
カスコード接続型カレントミラー回路４のＧｍは、カスコード接続型カレントミラー回路４のバイアス電流ＩDの平方根に比例しているため、カレントミラー対のそれぞれのトランジスタに流れるバイアス電流ＩDは一定であることが望ましい。
しかし、図１の実施例では、ＰチャネルトランジスタＰ3、Ｐ4と、ＮチヤネルトランジスタＮ5，Ｎ6，Ｎ7，Ｎ8で構成されるカスコー接続型のカレントミラー回路４とのバイアス電流ＩDが差動増幅器１，２の切換により変化する。言い換えれば、入力信号の電圧によって変化する。これによりカレントミラー回路４のトランスコンダクタンスＧｍが変化する。
【００１９】
この問題を解決するのが次の図２に示す実施例のＣＭＯＳ演算増幅回路２０である。
図１との構成上の相違点は、カスコード接続型のカレントミラー回路４に対してバイアス電流調整回路９を新たに設けたことにある。その理由は、図１の実施例では、図１の差動増幅器１は、これが動作しているときには、その動作電流をカレントミラー回路４のトランジスタＮ7，Ｎ8を負荷としてこれらトランジスタにシンクするバイアス電流を流してカレントミラー回路４に電流を加える。これにより差動増幅器１は、入力信号に応じた電流出力信号をカレントミラー回路４に入力する。
これに対して差動増幅器２は、これが動作しているときには、その動作電流をカレントミラー回路４の電流源５、６を負荷としてこれにカスコード接続された電流源５ａ，５ｂのトランジスタＰ3，Ｐ4に流れる電流の一部を取出し、カレントミラー回路４から電流を引き出す。これにより差動増幅器２は、入力信号に応じた電流出力信号をカレントミラー回路４に入力する。
【００２０】
つまり、カレントミラー回路４が差動増幅器１，２の負荷をそれぞれ持っていて、これら負荷に流れるバイアス電流の方向が相違しているので、差動増幅器１が動作しているとき（このときには差動増幅器２が動作せず）、と差動増幅器２が動作しているときとでは、カレントミラー回路４ａ、４ｂに流れるバイアス電流ＩDが相違してくる。このバイアス電流ＩDを一定にするために、ここでは、バイアス電流調整回路９を設け、カレントミラー回路４に流れるバイアス電流を差動増幅器１から差動増幅器２へ動作が切り換えられたときにもあるいはその逆に切り換えられたときにもカレントミラー回路４ａ、４ｂに流れるバイアス電流ＩDが実質的に等しくなるように調整する。
バイアス電流調整回路９は、差動増幅器１と等価の動作をするダミー動作回路９ａと、差動増幅器２と等価の動作をし、バイアス電流を生成するバイアス電流生成回路９ｂ、差動増幅器１の定電流源１ａと等しい電流値Ｉoの定電流源９ｃ、そして切換スイッチ回路３と実質的に同時に切り換え動作をして差動増幅器１と等価のバイアス動作電流を生成する切換スイッチ回路９ｄとからなる。
ここでは、バイアス電流調整回路９は、差動増幅器１が動作しているときにダミー動作回路９ａを同時に動作させて差動増幅器２と同じバイアス動作電流を生成してカレントミラー回路４からバイアス電流分の電流をシンクする。これによりカレントミラー回路４を差動増幅器２が動作している状態と同じバイアス電流が流れる状態にする。
【００２１】
また、差動増幅回路１が不感帯に入ったときには差動増幅器２に動作が切り換えられて差動増幅器２が動作をするが、このときにバイアス電流調整回路９は、ダミー動作回路９ａの動作を停止させる切換スイッチ回路９ｄ（これは切換スイッチ回路３と同じ動作をする）を動作させて差動増幅器１のバイアス電流と同じバイアス電流を定電流源９ｃから切換スイッチ回路９ｄを介してカレントミラー回路４に供給する。これによりカレントミラー回路４を差動増幅器１が動作している状態と同じバイアス電流が流れる状態にする。
ダミー動作回路９ａは、定電流源１ａと同じ電流値Ｉoの定電流源９ｃにソース側が共通に接続されたＰチャネルＭＯＳトランジスタＰ6，Ｐ7からなる差動増幅器１１と、これのアクティブ負荷としてこれらトランジスタの下流に共通に設けられた、カレントミラー接続の入力側トランジスタＮ9とからなる。
定電流源９ｃは、電源ラインＶDDに接続され、ダミー動作回路９ａと切換スイッチ回路９ｄとに接続され、これらのいずれかにバイアス電流Ｉoを流す。ダミー動作回路９ａのトランジスタＰ6，Ｐ7のゲートは、それぞれ差動増幅器１のトランジスタＰ1，Ｐ2のゲートと同様に非反転入力端子２０ａと反転入力端子２０ｂとにそれぞれ接続されている。差動増幅器２のトランジスタＮ1，Ｎ2のゲートも非反転入力端子２０ａと反転入力端子２０ｂとにそれぞれ接続されている。
【００２２】
バイアス電流生成回路９ｂは、トランジスタＮ9にカレントミラー接続された出力側ＮチャネルＭＯＳトランジスタＮ10，Ｎ11とからなり、これらトランジスタの能力比若しくはＷ／Ｌ比をトランジスタＮ９に対して１／２にすることで、Ｉo／２のシンク電流を生成する。トランジスタＮ10，Ｎ11のドレイン側は、電流源５、６に接続され、それぞれのソース側は接地されている。これにより、差動増幅器１が動作しているときに電流源５、６からＩo／２の電流をシンクする。このシンク電流値Ｉo／２は、差動増幅器２の差動対トランジスタＮ1，Ｎ2のそれぞれのバイアス電流Ｉo／２に対応している。すなわち、ダミー動作回路９ａとバイアス電流生成回路９ｂとは、差動増幅器１が動作しているときに差動増幅器２のバイアス電流値に相当するバイアス電流値を生成する第２の発明の第２のバイアス電流生成回路を構成している。
【００２３】
スイッチ回路９ｄは、ＰチャネルＭＯＳトランジスタＰ8，Ｐ9からなり、トランジスタＰ5と同様なスイッチ回路であって、等価のトランジスタ（ペアトランジスタ）として形成される。それぞれのゲートが接続されてトランジスタＰ5と同様にバイアス回路７ａから電圧Ｖｂ1を受ける。このことで、トランジスタＰ5とトランジスタＰ8，Ｐ9の３つのトランジスタは、同時にＯＮ／ＯＦＦする。
トランジスタＰ8，Ｐ9のソースは、ともに定電流源９ｃに接続され、トランジスタＰ8のドレインは、カレントミラー回路４のトランジスタＮ7のドレインに接続され、トランジスタＰ9のドレインは、カレントミラー回路４のトランジスタＮ8のドレインに接続されている。
スイッチ回路９ｄのトランジスタＰ8，Ｐ9は、差動増幅器１が不感帯動作となるときに、トランジスタＰ5と同時にＯＮになる。このとき、上流に設けられ電源ラインＶDDに接続された定電流源９ｃから電流値Ｉoを受けて、それぞれが電流Ｉo／２を下流の回路のカレントミラー回路４のトランジスタＮ7，Ｎ8にバイアス電流としてそれぞれに流出する。すなわち、ここでは、この切換スイッチ回路９ｄ自体が差動増幅器１の差動対トランジスタＰ1，Ｐ2のそれぞれのバイアス電流Ｉo／２を生成する回路となっている。すなわち、定電流源９ｃとスイッチ回路９ｄとは差動増幅器１のバイアス電流値に相当するバイアス電流値を生成する第２の発明の第１のバイアス電流生成回路を構成している。
【００２４】
これにより、差動増幅器１が動作しているときには（このときには差動増幅器２が動作せず）、ダミー動作回路９ａも同時に動作してカレントミラー回路４のトランジスタに流れるバイアス電流ＩDは、電流源５、６からバイアス動作電流としてＩo／２がトランジスタＮ10，Ｎ11によりシンクされるのでカレントミラー回路４ａ，４ｂにはこれの上流から差動増幅器２が動作しているときと同じバイアス電流が供給されることになる。
一方、差動増幅器１の動作が停止して差動増幅器２が動作しているときには、ＰチャネルＭＯＳトランジスタＰ8，Ｐ9がＯＦＦからＯＮとなって、ダミー動作回路９ａも動作が停止し、バイアス動作電流としてＩo／２がトランジスタＰ8，Ｐ9により定電流源１ａと等しい電流を流す定電流源９ｃからシンクされてそれがカレントミラー回路４の下流のトランジスタＮ7，Ｎ8に流れて、差動増幅器１が動作しているときのバイアス動作電流Ｉo／２がカレントミラー回路４ａに供給される。
その結果、差動増幅器１が動作しても差動増幅器２が動作してもカレントミラー回路４ａ，４ｂのカレントミラー対の各トランジスタに流れるバイアス電流ＩDには変化がない。
【００２５】
以上説明してきたが、前記したように、この実施例のバイアス回路７ａは、切換信号を発生する回路である。そこで、入力信号の電圧を電圧（ＶDD−Ｖth1）を基準電圧としてこれと比較してトランジスタＰ5をＯＮさせる切換信号を発生するコンパレータを用いることができる。このコンパレータを用いる場合には、実施例のバイアス電流調整回路９の切換スイッチ回路９ｄもこのコンパレータの切換信号により動作するようにすることができる。さらに、このときには、差動増幅器１と等価の動作をするダミー動作回路９ａは、単に、差動増幅器１と等価のバイアス電流を生成するあるいはシンクするバイアス電流生成回路に置き換えることができる。
また、コンパレータの切換信号に応じて第１の差動増幅器１の差動トランジスタのバイアス電流値に相当する第１の電流値を流す第１のバイアス電流生成回路と、第２の差動増幅器２の差動トランジスタのバイアス電流値に相当する第２の電流値を流す第２のバイアス電流生成回路とを切換えるようにすれば、切換スイッチ回路９ｄが不要になる。
【００２６】
【発明の効果】
このようにこの発明にあっては、切換回路を設けて、第１の差動増幅器を動作させて第１の差動増幅器が入力信号に対して不感帯動作領域に入るときあるいは入ったときに第１の差動増幅器の動作を停止させて第２の差動増幅器を動作させる。このことにより、ＣＭＯＳ演算増幅回路のＧｍは、いずれか一方のＧｍとなり、入力信号に対してＧｍの変化が抑制される。また、設計上で第１および第２の差動増幅器のＧｍを実質的に等しいものとすることも容易にできる。
そこで、このような構成のＣＭＯＳ演算増幅回路の入力信号の電圧変化に対するＧｍの変化は非常に少ない。
その結果、低電圧駆動に適し、入出力電圧範囲を広く採ることができ、高い精度で増幅することができるＣＭＯＳ演算増幅回路を容易に実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明を適用したＣＭＯＳ演算増幅回路の一実施例のブロック図である。
【図２】図２は、その、他の実施例のブロック図である。
【符号の説明】
１，２，１１…差動増幅器、
３…切換スイッチ回路、４，４ａ，４ｂ…カレントミラー回路、
５，６，９ｃ…定電流源、７ａ、７ｂ、７ｃ…バイアス回路、
８…出力段アンプ、９…バイアス電流設定回路、
９ａ…ダミー動作回路、９ｂ…バイアス電流生成回路、
９ｄ…切換スイッチ回路、１０，２０…ＣＭＯＳ演算増幅回路、
Ｐ1〜Ｐ9…Ｐチャネルトランジスタ、
Ｎ1〜Ｎ11…Ｎチャネルトランジスタ。
【発明の属する技術分野】
この発明は、ＣＭＯＳ演算増幅回路に関し、詳しくは、低電圧駆動において、入出力電圧範囲を広く採ることができ、高い精度で増幅することが可能で、特に比較回路等に適するＣＭＯＳ演算増幅回路に関する。
【０００２】
【従来の技術】
ＣＭＯＳ演算増幅回路は、アナログ信号とデジタル信号が混在するシステムＩＣなどに使用され、μＡオーダの微小電流の増幅あるいは比較回路として利用する場合に適している。
この種の回路は、通常、ＰチャネルＭＯＳトランジスタもしくはＮチャネルＭＯＳトランジスタを対とする差動増幅器を入力段に有していて、カレントミラー回路で差動増幅器の出力電流を出力側に転送する構成を採る。しかし、この種の回路は、同相入力に対してＭＯＳトランジスタのソース−ゲートの閾値電圧分の不感帯があるので、入出力電圧がグランドＧＮＤから電源電圧ＶDDまでの範囲を採ることができず、入出力のダイナミックレンジが制限される。
【０００３】
この種の問題を解決するものとして、ＰチャネルＭＯＳトランジスタの差動増幅器とＮチャネルＭＯＳトランジスタの差動増幅器を入力段に設ける発明が特開平３−６２７１２号「ＣＭＯＳ演算増幅回路」に記載されている。
これは、入力段として設けられたＰチャネルＭＯＳトランジスタの差動増幅器とＮチャネルＭＯＳトランジスタの差動増幅器とを入力信号で同時に駆動してそれぞれの出力電流をカレントミラー回路で合成する。これにより、この回路は、ＰチャネルあるいはＮチャネルの一方の差動増幅器が不感帯に入っているときに他方の差動増幅器の出力を得て実質的に不感帯を排除した出力を発生させて、グランドＧＮＤから電源電圧ＶDDまでの広い入出力ダイナミックレンジを確保している。
【０００４】
【発明が解決しようとする課題】
このようなＰチャネルとＮチャネルの差動増幅器を設けて同時駆動するＣＭＯＳ演算増幅回路は、Ｐチャネルの差動増幅器の不感帯ではＮチャネルの差動増幅器のみが動作し、逆にＮチャネルの差動増幅器の不感帯ではＰチャネルの差動増幅器のみが動作する。そして、両者の不感帯を除いた範囲では、双方の差動増幅器が動作する。
そのために、例えば、電源電圧ＶDDを１．８Ｖとし、ＮチャネルとＰチャネルのＭＯＳトランジスタの入力信号に対する不感帯電圧を０．７Ｖとし、Ｎチャネルの差動増幅器のトランスコンダクタンスＧｍをＧｍNとし、Ｐチャネルの差動増幅器のトランスコンダクタンスＧｍをＧｍPとすれば、ＣＭＯＳ演算増幅回路のＧｍは、入力信号の電圧が０〜０．７Ｖの範囲では、Ｇｍ＝ＧｍPとなり、０．７Ｖ〜１．１Ｖの範囲では、Ｇｍ＝ＧｍN＋ＧｍPとなり、１．１Ｖ〜１．８Ｖの範囲では、Ｇｍ＝ＧｍNとなって、入力信号の電圧に応じてトランスコンダクタンスが変化する。その結果、利得帯域幅積（ＧＢ積）が変化する。
【０００５】
このようにこのＣＭＯＳ演算増幅回路は、入力信号の電圧によって動作する差動増幅器が異なり、かつ、3つの動作範囲でそれぞれに差動増幅器が動作するので入力信号の電圧によってＧＢ積（利得帯域幅積）が大きく変化する。その結果、最適な位相補償コンデンサの選択が難しくなる。位相補償コンデンサの選択が難しくなると、演算増幅回路が発振し易くなる問題がある。また、前記のような構成のＣＭＯＳ演算増幅回路は、低い電源電圧において、両者の不感帯前後でトランスコンダクタンスＧｍに大きな段差が生じるので高精度な増幅ができない問題がある。
この発明は、このような従来技術の問題点を解決するものであって、低電圧駆動に適し、入出力電圧範囲を広く採ることができ、高い精度で増幅することができるＣＭＯＳ演算増幅回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を達成するための第１の発明のＣＭＯＳ演算増幅回路の構成は、入力信号を受けるＰチャネルおよびＮチャネルのいずれか一方の差動ＭＯＳトランジスタを有する第１の差動増幅器と前記入力信号を受けるＰチャネルおよびＮチャネルのいずれか他方の差動ＭＯＳトランジスタを有する第２の差動増幅器とを有し、これら差動増幅器の出力に応じて前記入力信号に応じた出力信号を発生するＣＭＯＳ演算増幅回路において、前記第１および第２の差動増幅器の電流出力信号をそれぞれ受けてそれぞれの前記電流出力信号の電流値に応じた電流出力信号を発生するカレントミラー回路と、このカレントミラー回路の出力信号を受けて前記入力信号に応じた出力信号を発生する出力回路と、前記第１の差動増幅器が前記入力信号に対して不感帯動作領域に入るときあるいは入ったときに前記第１の差動増幅器の動作を停止させて第２の差動増幅器を動作させる動作の切換を行う切換回路とを備えている。
しかも、第１の差動増幅器は、自己の差動ＭＯＳトランジスタの動作電流を流す第１の電流源を有し、第２の差動増幅器は、自己の差動ＭＯＳトランジスタの動作電流を流す第２の電流源を有し、第１の差動増幅器の差動ＭＯＳトランジスタはＰチャネルであり、第２の差動増幅器の差動ＭＯＳトランジスタはＮチャネルであり、第１の差動増幅器および第２の差動増幅器のＧｍは実質的に等しいものであり、第１および第２の電流源は定電流源である。
切換回路は、第１の電流源の電流を分流する回路であって、ゲート電圧が不感帯動作領域に入る電圧に対応する所定の電圧ラインに接続されたＰチャネルのＭＯＳトランジスタで構成され、ソースが第１の電流源に接続され、第１の差動増幅器が入力信号に対して不感帯動作領域に入るときあるいは入ったときにこのＭＯＳトランジスタがＯＦＦからＯＮになって前記ソースを経てこのＭＯＳトランジスタのドレインから第１の電流源の電流を全部流出させて第１の差動増幅器の動作を停止させて前記ドレインからの電流に応じて第２の電流源の電流を流させて記第２の差動増幅回路を動作させ、第１の差動増幅器が不感帯動作領域から出たときには逆にこのＭＯＳトランジスタがＯＦＦからＯＮになって第１の電流源の電流を全部第１の差動増幅器に流すことにより第１の差動増幅器を動作させて第２の差動増幅回路の動作を停止させる動作の切換を行う。
カレントミラー回路は、電源ラインとグランドラインとの間に縦に複数のカレントミラーが積み上げられ、その入力側トランジスタが第３の定電流源を介して電源ラインに接続され、その出力側トランジスタが第４の定電流源を介して電源ラインに接続された縦にカスケード接続された回路であり、第３および第４の定電流源の電流が第２の差動増幅器の差動ＭＯＳトランジスタにこれのバイアス電流として分流され、そして、
第１の差動増幅器は、カレントミラー回路の複数のカレントミラーのうちグランドラインの側のカレントミラーを負荷とし、第２の差動増幅器は、第３および第４の定電流源を負荷とするものである。
【０００７】
また、第２の発明のＣＭＯＳ演算増幅回路の構成は、前記第１の差動増幅器の差動トランジスタのバイアス電流値に相当する第１の電流値を流す第１のバイアス電流生成回路と、前記第２の差動増幅器の差動トランジスタのバイアス電流値に相当する第２の電流値を流す第２のバイアス電流生成回路とを有し、前記カレントミラー回路は、前記第１の差動増幅器の差動トランジスタに流れるバイアス電流が流されあるいはシンクされ、かつ、前記第２の差動増幅器の差動トランジスタに流れるバイアス電流が流されあるいはシンクされることで前記第１および第２の差動増幅器の電流出力信号が入力されるものであり、前記切換回路は、前記第１の差動増幅器を動作させるとともに前記第２のバイアス電流生成回路から前記第２の電流値を前記カレントミラー回路に流しあるいは前記カレントミラー回路からシンクし、前記第１の差動増幅器が入力信号に対して不感帯動作領域に入るときあるいは入ったときに前記第１の差動増幅器の動作および前記第２の電流値を停止させて前記第２の差動増幅器を動作させるとともに前記第１のバイアス電流生成回路から前記第１の電流値を前記カレントミラー回路に流しあるいは前記カレントミラー回路からシンクするものである。
【０００８】
【発明の実施の形態】
さて、第１の発明では、ＰチャネルのＭＯＳトランジスタで構成される前記した切換回路と、前記した構成のカレントミラー回路と第１および第２の差増増幅器とを設けて、第１の差動増幅器を動作させて第１の差動増幅器が入力信号に対して不感帯動作領域に入るときあるいは入ったときに第１の差動増幅器の動作を停止させて第２の差動増幅器を動作させる。このことにより、ＣＭＯＳ演算増幅回路のＧｍは、いずれか一方のＧｍとなり、入力信号に対してＧｍの変化が抑制される。また、設計上で第１および第２の差動増幅器のＧｍを実質的に等しいものとすることが容易にできる。
そこで、このような構成のＣＭＯＳ演算増幅回路の入力信号の電圧変化に対するＧｍの変化は非常に少ない。
【０００９】
さらに、第２の発明では、第１、第２の差動増幅器の差動トランジスタのそれぞれのバイアス電流を生成する第１、第２のバイアス電流生成回路を設けて、一方の差動増幅器が動作しているときの他方の差動増幅器のバイアス電流をバイアス電流生成回路からカレントミラー回路に供給し、あるいはカレントミラー回路へバイアス電流を流す電源からバイアス電流生成回路にバイアス電流を流出するようにしているので、第１、第２の差動増幅器の動作切換を行ってもカレントミラー回路のバイアス電流がほとんど変化しないで済む。その結果、第１、第２の差動増幅器の電流出力を受けるカレントミラー回路のＧｍも実質的に一定に保持することができる。
これにより、ＣＭＯＳ演算増幅回路のＧｍの変化をいっそう抑えることができる。
その結果、低電圧駆動に適し、入出力電圧範囲を広く採ることができ、高い精度で増幅することができるＣＭＯＳ演算増幅回路を容易に実現することができる。
【００１０】
【実施例】
図１は、この発明を適用したＣＭＯＳ演算増幅回路の一実施例のブロック図であり、図２は、その、他の実施例のブロック図である。
図１において、ＣＭＯＳ演算増幅回路１０は、入力段として、それぞれが入力信号を受ける差動増幅器１と差動増幅器２とを有している。差動増幅器１は、上流側に定電流源１ａを有し、これを介して電源ラインＶDDに接続されたＰチャネル差動ＭＯＳトランジスタＰ1，Ｐ2からなる。差動増幅器２は、下流側に定電流源２ａを有し、これを介してグランドＧＮＤに接続されたＮチャネル差動ＭＯＳトランジスタＮ1，Ｎ2からなる。さらに、ＣＭＯＳ演算増幅回路１０は、切換スイッチ回路３と、カレントミラー回路４ａ，４ｂが縦方向に２個積み上げられたカスコード接続型のカレントミラー回路４と、電流源５、６、これら電流源の下流でカレントミラー回路４ｂとの間に設けられた電流源５ａ、５b、さらにバイアス回路７ａ，７ｂ、７ｃ、そして出力段アンプ（ＡＭＰ）８とから構成されている。
【００１１】
なお、出力段アンプ８は、出力段アンプ８に設けられたコンデンサＣcは位相補償コンデンサであり、８ａは出力端子である。また、電流源５、６と、電流源５ａ、５ｂ、カレントミラー回路４ａ，４ｂの入力側トランジスタと出力側トランジスタとは、図示するようにそれぞれ対の関係でこれの順で電源ラインＶDDとグランドＧＮＤとの間に縦方向に従属接続されている。また、電流源５、６と電流源５ａ、５ｂとで２個積み上げられたカスコード接続型の定電流源となっていて、電流源５、６は、カレントミラー回路４にバイアス電流を供給するとともに差動増幅器２の差動ＭＯＳトランジスタＮ1，Ｎ2にもバイアス電流を供給するこれらに共通電源となっている。
【００１２】
差動増幅器１は、Ｐチャネルの差動増幅器であり、上流の定電流源１ａから電流値Ｉoのバイアス電流を受けて動作し、トランジスタＰ1のゲートが非反転入力端子（＋入力）１１ａから入力信号を受ける。その動作範囲は、ＧＮＤから(ＶDD−Ｖth1)である。ただし、Ｖth1は、ＰチャネルトランジスタＰ1，Ｐ2のソース−ゲート間の閾値電圧である。なお、１１ｂは、反転入力端子（−入力）であり、トランジスタＰ2のゲートに接続されている。
ここで、定電流源１ａの電流値をＩo とすると、電源ラインＶDDに接続された定電流源５、６の電流値もＩoになるように設定されている。
差動増幅器２は、Ｎチャネルの差動増幅器であり、その定電流源２ａが動作状態にあるときには、上流の定電流源５，６から差動のトランジスタＮ1，Ｎ2がそれぞれ電流値Ｉo／２のバイアス電流を受けて動作し、下流の定電流源２ａに電流値Ｉoのバイアス電流を流す。ＮチャネルトランジスタＮ1のゲートが非反転入力端子（＋入力）１１ａから入力信号を受ける。その動作範囲は、(ＧＮＤ＋Ｖth2)からＶDDである。ただし、Ｖth2は、Ｎチャネルトランジスタのソース−ゲート間の閾値電圧とする。なお、トランジスタＮ2のゲートは、反転入力端子１１ｂに接続されている。
これら２つの差動増幅器１，２の出力を、積み上げカスコード接続のカレントミラー回路４で合成すると、その動作範囲はＧＮＤからＶDDとなり広いダイナミックレンジを実現できる。
【００１３】
カレントミラー回路４は、グランドＧＮＤと電源ラインＶDDとの間にカレントミラー回路４ａ、４ｂがこの順で積み上げられた回路であって、カレントミラー回路４ａは、ＮチャネルＭＯＳトランジスタＮ7，Ｎ8からなる。カレントミラー回路４ｂは、ＮチャネルＭＯＳトランジスタＮ5，Ｎ6からなる。そして、電流源５ａは、ＰチャネルＭＯＳトランジスタＰ3からなり、電流源５ｂは、ＰチャネルＭＯＳトランジスタＰ4からなり、これらトランジスタのベースが共通に接続されている。
カスコード接続された電流源５ａのトランジスタＰ3は、電源ラインＶDDに接続された上流の定電流源５から電流値Ｉo（あるいは差動増幅器２が動作したときにはＩo／２）のバイアス電流を受けて動作し、カスコード接続された電流源５ｂのトランジスタＰ4は、電源ラインＶDDに接続された上流の定電流源６から電流値Ｉo（あるいは差動増幅器２が動作したときにはＩo／２）のバイアス電流を受けて動作する。そして、これらトランジスタＰ3，Ｐ4のベースは、共通に接続されてバイアス回路７ｂからバイアス電圧Ｖｂ2を受ける。これの下流に設けられたカレントミラー回路４ｂのトランジスタＮ5，Ｎ6は、それぞれに対応する上流のトランジスタＰ3，Ｐ4からバイアス電流を受けてそれぞれに対応する下流のトランジスタＮ7，Ｎ8にその電流をシンクさせる。これらトランジスタＮ5，Ｎ6のベースは、共通に接続されてそのベースがバイアス回路７ｃからバイアス電圧Ｖｂ3が与えられている。
【００１４】
また、カレントミラー回路４ａのトランジスタＮ7，Ｎ8のゲートは、共通に接続されてそのゲートがトランジスタＮ5のドレイン側に接続され、さらにそれぞれのドレインが差動増幅器１のトランジスタＰ1，Ｐ2のそれぞれのドレインと対応して接続されてトランジスタＮ7，Ｎ8が差動増幅器１のアクティブ負荷となっている。そこで、トランジスタＮ7，Ｎ8には、差動増幅器１が動作しているときには差動増幅器１のバイアス電流と電流源５，６からのバイアス電流とが流れる。そして、カレントミラー回路４ｂと電流源５ｂでＣＭＯＳが構成され、出力側の、電流源５のトランジスタＰ4とカレントミラー回路４ｂのトランジスタＮ6のドレイン同士の接続点が出力端子４ｄに接続され、この出力端子４ｄを介して出力段のアンプ８の入力に接続されて出力段のアンプ８がカレントミラー回路４の電流出力信号で駆動される。
差動増幅器１と差動増幅器２とは、入力信号に対して相互に逆方向の反転動作をするので、カレントミラー回路４も前記接続によりカレントミラーを構成する一対のトランジスタが差動増幅器の動作に対して反転動作となり、差動増幅器１、差動増幅器２の出力が合成されたものがカレントミラー回路４の出力端子４ｄから取り出される。
【００１５】
ここで、定電流源２ａは、ＮチャネルＭＯＳトランジスタＮ3，Ｎ4からなるカレントミラー回路で構成されていて、カレントミラー出力側のトランジスタＮ4のドレインがトランジスタＮ1，Ｎ2のソースに共通に接続され、カレントミラー入力側のトランジスタＮ3の上流には、差動増幅器１の定電流源１ａが設けられている。定電流源２ａは、バイアス電流（電流値Ｉo）を定電流源１ａからＰチャネルＭＯＳトランジスタＰ5を介してこれがＯＮしたときにこれのソース−ドレインを介して受ける。
前記の切換スイッチ回路３は、このトランジスタＰ5からなり、そのゲートがバイアス回路７ａに接続されていてこれにバイアス電圧Ｖｂ1が与えられている。これにより、この切換スイッチ回路３は、そのソース電圧の上昇に応じてスイッチ動作をする。
【００１６】
すなわち、このバイアス電圧Ｖｂ1は、差動増幅器１の入力信号の電圧が不感帯電圧となるときあるいは不感帯電圧に入ったときに定電流源１ａの出力側の電圧に対応していて、差動増幅器１が不感帯動作となるときあるいは不感帯動作になったときにトランジスタＰ5がＯＮするように設定されている。トランジスタＰ5は、通常ＯＦＦのスイッチング素子として動作して、トランジスタＰ5がＯＦＦしている時は、電流源１ａのバイアス電流Ｉoは、トランジスタＰ1，Ｐ2で構成された差動増幅器１に流れる。一方、トランジスタＰ5がＯＮしたときとＯＮしているときは電流源１ａのバイアス電流Ｉoは、トランジスタＮ3，Ｎ4で構成されるカレントミラー回路の入力側トランジスタＮ3へと流れ、その出力側ミラー電流は、トランジスタＮ1，Ｎ2で構成された差動増幅器２の定電流源２ａのトランジスタＮ4に流れて、差動増幅器２のバイアス電流となり、差動増幅器２を動作させる。
その結果、差動増幅器１が不感帯動作となるときあるいは不感帯動作になったときには差動増幅器１の動作が停止して差動増幅器２が動作し、その動作が切り替わる。逆に、差動増幅器１の入力信号の電圧が不感帯電圧でなくなったときにはトランジスタＰ5がＯＦＦするので差動増幅器２の動作が停止して差動増幅器１が動作し、その動作が切り替わる。
【００１７】
この差動増幅器１から差動増幅器２へのバイアス電流の切り換えあるいはその逆の切換えにより、トランジスタＰ5は、2つの差動増幅器１，２が同時に動作することを防いでいて、いずれかの差動増幅器を選択する切換回路となっている。
そこで、ここでのバイアス回路７ａはコンパレータを用いてもよい。このコンパレータは、入力信号の電圧を電圧（ＶDD−Ｖth1）の基準電圧と比較してトランジスタＰ5をＯＮさせる切換信号を発生する回路であって、差動増幅器１から差動増幅器２へ動作を切り換えるあるいは逆に動作を切り換える切換信号を発生する回路になる。
ここで、Ｎチャネルの差動増幅器２のトランスコンダクタンスＧｍをＧｍNとし、Ｐチャネルの差動増幅器１のトランスコンダクタンスＧｍをＧｍPとすれば、ＣＭＯＳ演算増幅回路１０のトランスコンダクタンスＧｍは、入力信号の電圧が０Ｖ〜Ｐチャネルの差動増幅器１の不感帯に入る電圧Ｖfまでは、差動増幅器１が動作してＧｍPとなり、Ｐチャネルの差動増幅器１の不感帯の電圧Ｖfから電源ラインＶDDの電圧までは、Ｎチャネルの差動増幅器２が動作してＧｍNとなる。ここで、ＧｍPとＧｍNとの差は小さいので、ＣＭＯＳ演算増幅回路１０は、入力信号を高い精度で増幅することが可能であり、Ｇｍに大きな段差が生じないので、最適な位相補償コンデンサＣcを選択することができる。
【００１８】
しかも、Ｐチャネルトランジスタで構成された差動増幅器１のＧｍPとＮチャネルトランジスタで構成された差動増幅器２のＧｍNを等しくすることは、設計上で容易にできる。ここでは、差動増幅器１のＧｍと差動増幅器２のＧｍとが実質的に等しいものとする。
カスコード接続型カレントミラー回路４のＧｍは、カスコード接続型カレントミラー回路４のバイアス電流ＩDの平方根に比例しているため、カレントミラー対のそれぞれのトランジスタに流れるバイアス電流ＩDは一定であることが望ましい。
しかし、図１の実施例では、ＰチャネルトランジスタＰ3、Ｐ4と、ＮチヤネルトランジスタＮ5，Ｎ6，Ｎ7，Ｎ8で構成されるカスコー接続型のカレントミラー回路４とのバイアス電流ＩDが差動増幅器１，２の切換により変化する。言い換えれば、入力信号の電圧によって変化する。これによりカレントミラー回路４のトランスコンダクタンスＧｍが変化する。
【００１９】
この問題を解決するのが次の図２に示す実施例のＣＭＯＳ演算増幅回路２０である。
図１との構成上の相違点は、カスコード接続型のカレントミラー回路４に対してバイアス電流調整回路９を新たに設けたことにある。その理由は、図１の実施例では、図１の差動増幅器１は、これが動作しているときには、その動作電流をカレントミラー回路４のトランジスタＮ7，Ｎ8を負荷としてこれらトランジスタにシンクするバイアス電流を流してカレントミラー回路４に電流を加える。これにより差動増幅器１は、入力信号に応じた電流出力信号をカレントミラー回路４に入力する。
これに対して差動増幅器２は、これが動作しているときには、その動作電流をカレントミラー回路４の電流源５、６を負荷としてこれにカスコード接続された電流源５ａ，５ｂのトランジスタＰ3，Ｐ4に流れる電流の一部を取出し、カレントミラー回路４から電流を引き出す。これにより差動増幅器２は、入力信号に応じた電流出力信号をカレントミラー回路４に入力する。
【００２０】
つまり、カレントミラー回路４が差動増幅器１，２の負荷をそれぞれ持っていて、これら負荷に流れるバイアス電流の方向が相違しているので、差動増幅器１が動作しているとき（このときには差動増幅器２が動作せず）、と差動増幅器２が動作しているときとでは、カレントミラー回路４ａ、４ｂに流れるバイアス電流ＩDが相違してくる。このバイアス電流ＩDを一定にするために、ここでは、バイアス電流調整回路９を設け、カレントミラー回路４に流れるバイアス電流を差動増幅器１から差動増幅器２へ動作が切り換えられたときにもあるいはその逆に切り換えられたときにもカレントミラー回路４ａ、４ｂに流れるバイアス電流ＩDが実質的に等しくなるように調整する。
バイアス電流調整回路９は、差動増幅器１と等価の動作をするダミー動作回路９ａと、差動増幅器２と等価の動作をし、バイアス電流を生成するバイアス電流生成回路９ｂ、差動増幅器１の定電流源１ａと等しい電流値Ｉoの定電流源９ｃ、そして切換スイッチ回路３と実質的に同時に切り換え動作をして差動増幅器１と等価のバイアス動作電流を生成する切換スイッチ回路９ｄとからなる。
ここでは、バイアス電流調整回路９は、差動増幅器１が動作しているときにダミー動作回路９ａを同時に動作させて差動増幅器２と同じバイアス動作電流を生成してカレントミラー回路４からバイアス電流分の電流をシンクする。これによりカレントミラー回路４を差動増幅器２が動作している状態と同じバイアス電流が流れる状態にする。
【００２１】
また、差動増幅回路１が不感帯に入ったときには差動増幅器２に動作が切り換えられて差動増幅器２が動作をするが、このときにバイアス電流調整回路９は、ダミー動作回路９ａの動作を停止させる切換スイッチ回路９ｄ（これは切換スイッチ回路３と同じ動作をする）を動作させて差動増幅器１のバイアス電流と同じバイアス電流を定電流源９ｃから切換スイッチ回路９ｄを介してカレントミラー回路４に供給する。これによりカレントミラー回路４を差動増幅器１が動作している状態と同じバイアス電流が流れる状態にする。
ダミー動作回路９ａは、定電流源１ａと同じ電流値Ｉoの定電流源９ｃにソース側が共通に接続されたＰチャネルＭＯＳトランジスタＰ6，Ｐ7からなる差動増幅器１１と、これのアクティブ負荷としてこれらトランジスタの下流に共通に設けられた、カレントミラー接続の入力側トランジスタＮ9とからなる。
定電流源９ｃは、電源ラインＶDDに接続され、ダミー動作回路９ａと切換スイッチ回路９ｄとに接続され、これらのいずれかにバイアス電流Ｉoを流す。ダミー動作回路９ａのトランジスタＰ6，Ｐ7のゲートは、それぞれ差動増幅器１のトランジスタＰ1，Ｐ2のゲートと同様に非反転入力端子２０ａと反転入力端子２０ｂとにそれぞれ接続されている。差動増幅器２のトランジスタＮ1，Ｎ2のゲートも非反転入力端子２０ａと反転入力端子２０ｂとにそれぞれ接続されている。
【００２２】
バイアス電流生成回路９ｂは、トランジスタＮ9にカレントミラー接続された出力側ＮチャネルＭＯＳトランジスタＮ10，Ｎ11とからなり、これらトランジスタの能力比若しくはＷ／Ｌ比をトランジスタＮ９に対して１／２にすることで、Ｉo／２のシンク電流を生成する。トランジスタＮ10，Ｎ11のドレイン側は、電流源５、６に接続され、それぞれのソース側は接地されている。これにより、差動増幅器１が動作しているときに電流源５、６からＩo／２の電流をシンクする。このシンク電流値Ｉo／２は、差動増幅器２の差動対トランジスタＮ1，Ｎ2のそれぞれのバイアス電流Ｉo／２に対応している。すなわち、ダミー動作回路９ａとバイアス電流生成回路９ｂとは、差動増幅器１が動作しているときに差動増幅器２のバイアス電流値に相当するバイアス電流値を生成する第２の発明の第２のバイアス電流生成回路を構成している。
【００２３】
スイッチ回路９ｄは、ＰチャネルＭＯＳトランジスタＰ8，Ｐ9からなり、トランジスタＰ5と同様なスイッチ回路であって、等価のトランジスタ（ペアトランジスタ）として形成される。それぞれのゲートが接続されてトランジスタＰ5と同様にバイアス回路７ａから電圧Ｖｂ1を受ける。このことで、トランジスタＰ5とトランジスタＰ8，Ｐ9の３つのトランジスタは、同時にＯＮ／ＯＦＦする。
トランジスタＰ8，Ｐ9のソースは、ともに定電流源９ｃに接続され、トランジスタＰ8のドレインは、カレントミラー回路４のトランジスタＮ7のドレインに接続され、トランジスタＰ9のドレインは、カレントミラー回路４のトランジスタＮ8のドレインに接続されている。
スイッチ回路９ｄのトランジスタＰ8，Ｐ9は、差動増幅器１が不感帯動作となるときに、トランジスタＰ5と同時にＯＮになる。このとき、上流に設けられ電源ラインＶDDに接続された定電流源９ｃから電流値Ｉoを受けて、それぞれが電流Ｉo／２を下流の回路のカレントミラー回路４のトランジスタＮ7，Ｎ8にバイアス電流としてそれぞれに流出する。すなわち、ここでは、この切換スイッチ回路９ｄ自体が差動増幅器１の差動対トランジスタＰ1，Ｐ2のそれぞれのバイアス電流Ｉo／２を生成する回路となっている。すなわち、定電流源９ｃとスイッチ回路９ｄとは差動増幅器１のバイアス電流値に相当するバイアス電流値を生成する第２の発明の第１のバイアス電流生成回路を構成している。
【００２４】
これにより、差動増幅器１が動作しているときには（このときには差動増幅器２が動作せず）、ダミー動作回路９ａも同時に動作してカレントミラー回路４のトランジスタに流れるバイアス電流ＩDは、電流源５、６からバイアス動作電流としてＩo／２がトランジスタＮ10，Ｎ11によりシンクされるのでカレントミラー回路４ａ，４ｂにはこれの上流から差動増幅器２が動作しているときと同じバイアス電流が供給されることになる。
一方、差動増幅器１の動作が停止して差動増幅器２が動作しているときには、ＰチャネルＭＯＳトランジスタＰ8，Ｐ9がＯＦＦからＯＮとなって、ダミー動作回路９ａも動作が停止し、バイアス動作電流としてＩo／２がトランジスタＰ8，Ｐ9により定電流源１ａと等しい電流を流す定電流源９ｃからシンクされてそれがカレントミラー回路４の下流のトランジスタＮ7，Ｎ8に流れて、差動増幅器１が動作しているときのバイアス動作電流Ｉo／２がカレントミラー回路４ａに供給される。
その結果、差動増幅器１が動作しても差動増幅器２が動作してもカレントミラー回路４ａ，４ｂのカレントミラー対の各トランジスタに流れるバイアス電流ＩDには変化がない。
【００２５】
以上説明してきたが、前記したように、この実施例のバイアス回路７ａは、切換信号を発生する回路である。そこで、入力信号の電圧を電圧（ＶDD−Ｖth1）を基準電圧としてこれと比較してトランジスタＰ5をＯＮさせる切換信号を発生するコンパレータを用いることができる。このコンパレータを用いる場合には、実施例のバイアス電流調整回路９の切換スイッチ回路９ｄもこのコンパレータの切換信号により動作するようにすることができる。さらに、このときには、差動増幅器１と等価の動作をするダミー動作回路９ａは、単に、差動増幅器１と等価のバイアス電流を生成するあるいはシンクするバイアス電流生成回路に置き換えることができる。
また、コンパレータの切換信号に応じて第１の差動増幅器１の差動トランジスタのバイアス電流値に相当する第１の電流値を流す第１のバイアス電流生成回路と、第２の差動増幅器２の差動トランジスタのバイアス電流値に相当する第２の電流値を流す第２のバイアス電流生成回路とを切換えるようにすれば、切換スイッチ回路９ｄが不要になる。
【００２６】
【発明の効果】
このようにこの発明にあっては、切換回路を設けて、第１の差動増幅器を動作させて第１の差動増幅器が入力信号に対して不感帯動作領域に入るときあるいは入ったときに第１の差動増幅器の動作を停止させて第２の差動増幅器を動作させる。このことにより、ＣＭＯＳ演算増幅回路のＧｍは、いずれか一方のＧｍとなり、入力信号に対してＧｍの変化が抑制される。また、設計上で第１および第２の差動増幅器のＧｍを実質的に等しいものとすることも容易にできる。
そこで、このような構成のＣＭＯＳ演算増幅回路の入力信号の電圧変化に対するＧｍの変化は非常に少ない。
その結果、低電圧駆動に適し、入出力電圧範囲を広く採ることができ、高い精度で増幅することができるＣＭＯＳ演算増幅回路を容易に実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明を適用したＣＭＯＳ演算増幅回路の一実施例のブロック図である。
【図２】図２は、その、他の実施例のブロック図である。
【符号の説明】
１，２，１１…差動増幅器、
３…切換スイッチ回路、４，４ａ，４ｂ…カレントミラー回路、
５，６，９ｃ…定電流源、７ａ、７ｂ、７ｃ…バイアス回路、
８…出力段アンプ、９…バイアス電流設定回路、
９ａ…ダミー動作回路、９ｂ…バイアス電流生成回路、
９ｄ…切換スイッチ回路、１０，２０…ＣＭＯＳ演算増幅回路、
Ｐ1〜Ｐ9…Ｐチャネルトランジスタ、
Ｎ1〜Ｎ11…Ｎチャネルトランジスタ。
Claims (10)
- 入力信号を受けるＰチャネルおよびＮチャネルのいずれか一方の差動ＭＯＳトランジスタを有する第１の差動増幅器と前記入力信号を受けるＰチャネルおよびＮチャネルのいずれか他方の差動ＭＯＳトランジスタを有する第２の差動増幅器とを有し、これら差動増幅器の出力に応じて前記入力信号に応じた出力信号を発生するＣＭＯＳ演算増幅回路において、
前記第１および第２の差動増幅器の電流出力信号をそれぞれ受けてそれぞれの前記電流出力信号の電流値に応じた電流出力信号を発生するカレントミラー回路と、
このカレントミラー回路の出力信号を受けて前記入力信号に応じた出力信号を発生する出力回路と、
前記第１の差動増幅器が前記入力信号に対して不感帯動作領域に入るときあるいは入ったときに前記第１の差動増幅器の動作を停止させて前記第２の差動増幅器を動作させる動作の切換を行う切換回路とを備え、
前記第１の差動増幅器は、自己の前記差動ＭＯＳトランジスタの動作電流を流す第１の電流源を有し、前記第２の差動増幅器は、自己の前記差動ＭＯＳトランジスタの動作電流を流す第２の電流源を有し、前記第１の差動増幅器の差動ＭＯＳトランジスタはＰチャネルであり、前記第２の差動増幅器の差動ＭＯＳトランジスタはＮチャネルであり、前記第１の差動増幅器および前記第２の差動増幅器のＧｍは実質的に等しいものであり、前記第１および前記第２の電流源は定電流源であり、
前記切換回路は、前記第１の電流源の電流を分流する回路であって、ゲート電圧が前記不感帯動作領域に入る電圧に対応する所定の電圧ラインに接続されたＰチャネルのＭＯＳトランジスタで構成され、ソースが前記第１の電流源に接続され、前記第１の差動増幅器が前記入力信号に対して不感帯動作領域に入るときあるいは入ったときにこのＭＯＳトランジスタがＯＦＦからＯＮになって前記ソースを経てこのＭＯＳトランジスタのドレインから前記第１の電流源の電流を全部流出させて前記第１の差動増幅器の動作を停止させて前記ドレインからの電流に応じて前記第２の電流源の電流を流させて記第２の差動増幅回路を動作させ、前記第１の差動増幅器が前記不感帯動作領域から出たときには逆にこのＭＯＳトランジスタがＯＦＦからＯＮになって前記第１の電流源の電流を全部前記第１の差動増幅器に流すことにより前記第１の差動増幅器を動作させて前記第２の差動増幅回路の動作を停止させる動作の切換を行い、
前記カレントミラー回路は、電源ラインとグランドラインとの間に縦に複数のカレントミラーが積み上げられ、その入力側トランジスタが第３の定電流源を介して電源ラインに接続され、その出力側トランジスタが第４の定電流源を介して前記電源ラインに接続された縦にカスケード接続された回路であり、前記第３および第４の定電流源の電流が前記第２の差動増幅器の前記差動ＭＯＳトランジスタにこれのバイアス電流として分流され、
前記第１の差動増幅器は、前記カレントミラー回路の前記複数のカレントミラーのうち前記グランドラインの側のカレントミラーを負荷とし、前記第２の差動増幅器は、前記第３および第４の定電流源を負荷とするＣＭＯＳ演算増幅回路。 - さらに前記第１の差動増幅器の差動トランジスタのバイアス電流値に相当する第１の電流値を流出するバイアス電流流出回路と、前記第２の差動増幅器の差動トランジスタのバイアス電流値に相当する第２の電流値をシンクするバイアス電流シンク回路とを有し、前記切換回路は、さらに前記第１の差動増幅器が動作しているときに前記第３および第４の定電流源から前記バイアス電流シンク回路に前記第２の電流値の電流を流し、前記第１の差動増幅器が動作を停止しているときに前記第２の電流値の電流を停止させて前記バイアス電流流出回路から前記グランドラインの側のカレントミラーに前記第１の電流値の電流を流す請求項１記載のＣＭＯＳ演算増幅回路。
- 入力信号を受けるＰチャネルおよびＮチャネルのいずれか一方の差動ＭＯＳトランジス タを有する第１の差動増幅器と前記入力信号を受けるＰチャネルおよびＮチャネルのいずれか他方の差動ＭＯＳトランジスタを有する第２の差動増幅器とを有し、これら差動増幅器の出力に応じて前記入力信号に応じた出力信号を発生するＣＭＯＳ演算増幅回路において、
前記第１および第２の差動増幅器の電流出力信号をそれぞれ受けてそれぞれの前記電流出力信号の電流値に応じた電流出力信号を発生するカレントミラー回路と、
このカレントミラー回路の出力信号を受けて前記入力信号に応じた出力信号を発生する出力回路と、
前記第１の差動増幅器が前記入力信号に対して不感帯動作領域に入るときあるいは入ったときに前記第１の差動増幅器の動作を停止させて前記第２の差動増幅器を動作させる動作の切換を行う切換回路とを備え、
前記第１の差動増幅器の前記差動ＭＯＳトランジスタのバイアス電流値に相当する第１の電流値を流す第１のバイアス電流生成回路と、前記第２の差動増幅器の前記差動ＭＯＳトランジスタのバイアス電流値に相当する第２の電流値を流す第２のバイアス電流生成回路とを有し、前記カレントミラー回路は、前記第１の差動増幅器の前記差動ＭＯＳトランジスタに流れるバイアス電流が流されあるいはシンクされ、かつ、前記第２の差動増幅器の前記差動ＭＯＳトランジスタに流れるバイアス電流が流されあるいはシンクされることで前記第１および第２の差動増幅器の電流出力信号が入力されるものであり、
前記切換回路は、さらに前記第１の差動増幅器が動作しているときに前記第２のバイアス電流生成回路から前記第２の電流値を前記カレントミラー回路に流しあるいは前記カレントミラー回路からシンクし、前記第１の差動増幅器の動作が停止しているときに前記第２の電流値を停止させて前記第１のバイアス電流生成回路から前記第１の電流値を前記カレントミラー回路に流しあるいは前記カレントミラー回路からシンクする請求項１記載のＣＭＯＳ演算増幅回路。 - 前記切換回路は、前記第１の差動増幅器が前記不感帯動作領域から出たときには前記第２の差動増幅器の動作を停止させて前記第１の差動増幅器を動作させる動作の切換を行う請求項３記載のＣＭＯＳ演算増幅回路。
- 前記第１の差動増幅器は、自己の前記差動ＭＯＳトランジスタの動作電流を流す第１の電流源を有し、前記第２の差動増幅器は、自己の前記差動ＭＯＳトランジスタの動作電流を流す第２の電流源を有し、前記切換回路は、前記第１の電流源の電流を分流する第１の切換回路と、前記第１のバイアス電流生成回路と前記第２のバイアス電流生成回路といずれかを選択的に動作させる第２の切換回路とからなり、前記第１の切換回路は、前記第１の電流源の電流を全部分流すことにより前記第１の差動増幅器の動作を停止させて前記第２の差動増幅回路を動作させる請求項４記載のＣＭＯＳ演算増幅回路。
- さらに第３および第４の定電流源を有し、前記第１の差動増幅器の前記差動ＭＯＳトランジスタはＰチャネルであり、前記第２の差動増幅器の前記差動ＭＯＳトランジスタはＮチャネルであり、前記第１の差動増幅器および前記第２の差動増幅器のＧｍは実質的に等しいものであり、前記カレントミラー回路は、電源ラインとグランドラインとの間に縦に複数のカレントミラーが積み上げられ、その入力側トランジスタが前記第３の定電流源を介して電源ラインに接続され、その出力側トランジスタが前記第４の定電流源を介して前記電源ラインに接続された縦にカスケード接続された回路であり、前記第３および第４の定電流源の電流が前記第２の差動増幅器の前記差動ＭＯＳトランジスタにこれのバイアス電流として分流される請求項５記載のＣＭＯＳ演算増幅回路。
- 前記第１のバイアス電流生成回路は、前記カレントミラー回路へのバイアス電流を流出する電流流出回路であり、前記第２のバイアス電流生成回路は、前記カレントミラー回路の前記第３および第４の定電流源から電流をシンクするバイアス電流シンク回路である請 求項６記載のＣＭＯＳ演算増幅回路。
- さらに、前記第１の定電流源の電流値と実質的に等しい電流値を発生する第５の定電流源を有し、前記第１の切換回路は、前記第１の定電流源の電流を全部分流すことにより前記第１の差動増幅器の動作を停止させて前記第２の差動増幅回路を動作させ、逆に前記第１の定電流源の電流を全部を前記第１の差動増幅器の前記差動ＭＯＳトランジスタに流すことにより前記第１の差動増幅器を動作させて前記第２の差動増幅回路の動作を停止させるものであり、前記第２の切換回路は、前記第１の切換回路と実質的に同時に動作して前記第５の定電流源の電流を全部前記バイアス電流シンク回路に流すことにより前記バイアス電流シンク回路を動作させかつ前記バイアス電流流出回路の動作を停止させて、逆に前記第５の定電流源の電流全部を前記バイアス電流流出回路に流すことにより前記バイアス電流流出回路を動作させかつ前記バイアス電流シンク回路の動作を停止させるものである請求項７記載のＣＭＯＳ演算増幅回路。
- 前記カレントミラー回路を第１として、前記バイアス電流シンク回路は、前記第５の定電流源に接続された、前記第１の差動増幅器の等価のダミー動作をする回路と第２のカレントミラー回路とを有し、前記第２のカレントミラー回路は、前記第３および第４の定電流源に接続されている請求項８記載のＣＭＯＳ演算増幅回路。
- 前記第１の差動増幅器は、前記第１のカレントミラー回路の前記複数のカレントミラーのうち前記グランドラインの側のカレントミラーを負荷とし、前記第２の差動増幅器は、前記第３および第４の定電流源を負荷とする請求項９記載のＣＭＯＳ演算増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063390A JP3809113B2 (ja) | 2001-03-12 | 2002-03-08 | Ｃｍｏｓ演算増幅回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068316 | 2001-03-12 | ||
| JP2001-68316 | 2001-03-12 | ||
| JP2002063390A JP3809113B2 (ja) | 2001-03-12 | 2002-03-08 | Ｃｍｏｓ演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344261A JP2002344261A (ja) | 2002-11-29 |
| JP3809113B2 true JP3809113B2 (ja) | 2006-08-16 |
Family
ID=26611038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063390A Expired - Lifetime JP3809113B2 (ja) | 2001-03-12 | 2002-03-08 | Ｃｍｏｓ演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3809113B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260488A (ja) * | 2004-03-10 | 2005-09-22 | Mitsubishi Electric Corp | 電圧電流変換回路 |
| JP2005354266A (ja) * | 2004-06-09 | 2005-12-22 | Nec Electronics Corp | 電圧比較器回路 |
| US7916133B2 (en) * | 2004-09-13 | 2011-03-29 | Rohm Co., Ltd. | Buffer amplifier, driver IC and display apparatus using that driver IC |
| JP2007180796A (ja) | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 差動増幅回路 |
| JP2008311904A (ja) * | 2007-06-14 | 2008-12-25 | Panasonic Corp | 演算増幅回路 |
| US7737782B1 (en) | 2009-01-16 | 2010-06-15 | Seiko Instruments Inc. | Operational amplifier circuit |
| JP5298285B2 (ja) * | 2009-03-03 | 2013-09-25 | 株式会社メガチップス | レシーバ回路 |
| JP5483424B2 (ja) * | 2010-02-19 | 2014-05-07 | Ｎｅｃエンジニアリング株式会社 | レベル変換回路 |
| JP6582594B2 (ja) * | 2015-06-18 | 2019-10-02 | 富士電機株式会社 | 演算増幅回路 |
| JP7081886B2 (ja) * | 2018-05-22 | 2022-06-07 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
2002
- 2002-03-08 JP JP2002063390A patent/JP3809113B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002344261A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442318A (en) | Gain enhancement technique for operational amplifiers | |
| KR100770731B1 (ko) | 레일-투-레일 에이비급 증폭기 | |
| US6614302B2 (en) | CMOS operational amplifier circuit | |
| US6573779B2 (en) | Duty cycle integrator with tracking common mode feedback control | |
| US20060119429A1 (en) | High frequency receiver preamplifier with CMOS rail-to-rail capability | |
| JP3272380B2 (ja) | 高性能演算増幅器と増幅方法 | |
| US20020075074A1 (en) | Differential amplifier with large input common mode signal range | |
| JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
| US7358810B2 (en) | Buffer amplifier | |
| JP3809113B2 (ja) | Ｃｍｏｓ演算増幅回路 | |
| US7999617B2 (en) | Amplifier circuit | |
| JP3425466B2 (ja) | Ｃｍｏｓ増幅器及びその動作方法 | |
| US20060012429A1 (en) | Self biased differential amplifier | |
| US6396339B1 (en) | Operational amplifier trim method with process and temperature error compensation | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| JPH0231172A (ja) | ヒステリシスを有する高速ｃｍｏｓ比較器 | |
| US7098736B2 (en) | Amplifier circuit | |
| US5900783A (en) | Low voltage class AB output stage CMOS operational amplifiers | |
| JP2014204291A (ja) | 演算増幅回路 | |
| WO2009061817A2 (en) | Apparatus and method for low power rail-to- rail operational amplifier | |
| JP4371618B2 (ja) | 差動増幅回路 | |
| US20080303595A1 (en) | Amplifying circuit | |
| US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
| US6937100B2 (en) | Amplifier circuit with common mode feedback | |
| EP1168602B1 (en) | Completely differential operational amplifier of the folded cascode type |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050527 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3809113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |