JP3808423B2 - Semiconductor element storage package and semiconductor device using the same - Google Patents
Semiconductor element storage package and semiconductor device using the same Download PDFInfo
- Publication number
- JP3808423B2 JP3808423B2 JP2002335670A JP2002335670A JP3808423B2 JP 3808423 B2 JP3808423 B2 JP 3808423B2 JP 2002335670 A JP2002335670 A JP 2002335670A JP 2002335670 A JP2002335670 A JP 2002335670A JP 3808423 B2 JP3808423 B2 JP 3808423B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- connector
- wire
- semiconductor element
- ghz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【0002】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体(第1配線導体)およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体(第2配線導体)と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力用配線導体(第2配線導体)に接続され、他端が外部に導出されているコネクターとにより構成されている。
【0003】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がAu−Snろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力用配線導体(第1配線導体)、グランド用配線導体および出入力用配線導体(第2配線導体)にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【0004】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【0005】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、第1配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第2配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第1配線導体を介して外部電気回路に伝送されることとなる。
【0006】
また、前記コネクターは、通常、鉄−ニッケル−コバルト合金等の金属の線材の周囲をガラス等の絶縁性材料から成る外囲体で取り囲んだ構造を有しており、コネクターの線材と第2配線導体とはコネクターの線材が熱により膨張した際、第2配線導体より外れてしまうのを防止するため約2mm(2000μm)以上の長さに接続し、接続面積を大としていた。
【特許文献1】
特開2002−164466号公報
【0007】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、第2配線導体にコネクターの線材を2mm以上の長さにわたって接続しており、両者の接続部におけるインピーダンスは第2配線導体とコネクターの線材との合計となって他よりも低い低インピーダンスになるとともにその低インピーダンスの領域が2mm以上のものとなっている。そのため、この第2配線導体とコネクターの線材との間に40GHz〜80GHzの高周波の電気信号を伝送させた場合、高周波の電気信号は前記インピーダンスが低い領域(第2配線導体とコネクターの線材とが2mm以上にわたって接続されている領域)で反射等を起こし、伝送特性が大きく劣化するという欠点を有していた。
【0008】
本発明は上記欠点に鑑み案出されたもので、その目的は、第2配線導体とコネクターの線材との接続部での高周波電気信号の反射等を有効に防止し、伝送特性の優れた半導体素子収納用パッケージおよび半導体装置を提供することにある。
【0009】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、40GHz〜80GHzの電気信号を送受信する半導体素子を搭載するための搭載部を有する基体と、該基体の前記搭載部から導出され、導電性の線材を含むコネクターの該線材が電気的に接続される配線導体とを備え、前記コネクターの線材と前記配線導体との接続長さが800μm以下であり、前記配線導体は、その断面形状が凹状であり、前記コネクターの前記線材の一部を挿入するための凹部を有していることを特徴半導体素子を搭載するための搭載部を有する基体と、該基体の前記搭載部から導出されている配線導体と、導電性の線材を含み、該線材が前記配線導体に電気的に接続されているコネクターとを備え、前記配線導体は、前記コネクターの前記線材の一部を挿入するための凹部を有することを特徴とするものである。
【0010】
本発明の半導体素子収納用パッケージの前記配線基板の前記凹部における前記コネクターの前記線材が接続される領域は2列状のパターンを重ね印刷してなるのが好ましい。
【0011】
本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、前記搭載部に搭載される40GHz〜80GHzの電気信号を送受信する半導体素子とを備えることを特徴とするものである。
【0012】
本発明の半導体素子収納用パッケージおよび半導体装置では、配線導体が、その断面形状が凹状であり、前記コネクターの前記線材の一部を挿入するための凹部を有している。この凹部にコネクターの線材の一部を挿入して接続すると、配線導体とコネクターの線材との接続面積が増大するとともに接続強度が強く補強される。そのため、本半導体素子収納用パッケージおよび半導体装置では、例えば配線導体およびコネクターの線材に高周波(例えば40GHz〜80GHz)の電気信号を伝送させる場合において優れた伝送特性を得るべく、配線導体とコネクターの線材との接続長さを短く(例えば800μm以下に)しても、コネクターの線材の熱膨張などに起因して配線導体から該線材が外れるのを防ぐことができる。したがって、本半導体素子収納用パッケージおよび半導体装置では、配線導体とコネクターの線材との電機的接続信頼性を高めつつ、配線導体とコネクターの線材との接続領域における反射などを有効に防止して伝送特性の優れたものとすることができる。
【0013】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
図1は本発明の半導体素子収納用パッケージの一実施例を示し、1は基体、2aは第1配線導体、2bはグランド配線導体、3aは入出力用パッド、3bはグランド用パッド、4は第2配線導体、5はコネクターである。これら基体1、第1配線導体2a、グランド配線導体2b、入出力用パッド3a、グランド用パッド3b、第2配線導体4およびコネクター5により半導体素子6を収納するための半導体素子収納用パッケージ7が基本的に構成される。
【0014】
前記基体1は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート(セラミック生シート)を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約1600℃の高温で焼成することによって製作される。
【0015】
また前記基体1は、半導体素子の搭載部1aから下面にかけて複数個の第1配線導体2aおよびグランド配線導体2bが形成されており、該各配線導体2a、2bは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド3aやグランド用パッド3bに接続するための導電路として作用し、搭載部1a側の一端には半導体素子6の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【0016】
前記第1配線導体2aおよびグランド配線導体2b、入出力用パッド3aおよびグランド用パッド3bは、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面にスクリーン印刷等により所定パターンに印刷しておくことによって形成される。
【0017】
この第1配線導体2aおよびグランド配線導体2bの基体1下面側の一端は、それぞれ対応する入出力用パッド3aおよびグランド用パッド3bと電気的に接続しており、これらの入出力用パッド3a、グランド用パッド3bを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子6の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【0018】
また前記基体1は、半導体素子の搭載部1aから上面や側面等にかけて第2配線導体4が形成されており、該第2配線導体4は半導体素子6の電極をコネクター5の線材5aに接続するための導電路として作用し、搭載部1a側の一端には半導体素子6の電極が導電性接続材8を介して電気的に接続される。
【0019】
前記第2配線導体4は、上述の第1配線導体2a等と同様に、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面にスクリーン印刷等により所定パターンに印刷しておくことによって形成される。
【0020】
この第2配線導体4の基体1外表面側の一端はコネクター5の線材5aと電気的に接続しており、このコネクター5を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子6と外部機器との間で高周波信号の送受信が行われる。
【0021】
前記コネクター5は、半導体素子収納用パッケージ7の第2配線導体4を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材5aの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体5bで取り囲んだ構造である。
【0022】
前記線材5aと外囲体5bとから成るコネクター5は、例えば、鉄−ニッケル−コバルト合金から成る線材5aを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材5aの周囲に被着させることによって製作される。
【0023】
かくして上述の半導体素子収納用パッケージによれば、基体1の搭載部1aに半導体素子6を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子6の各電極を第1配線導体2aおよびグランド配線導体2bに、例えば、ボンディングワイヤ8を介して接続し、最後に蓋体10を基体1の上面に封止材を介して接合させ、半導体素子6を気密に封入することによって半導体装置11となる。
【0024】
この半導体装置11は基体1下面の入出力用パッド3aおよびグランド用パッド3bが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子6の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【0025】
また、この半導体装置11に取着されているコネクター5の線材5aに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子6の電極が通信装置等の外部機器に接続される。
【0026】
そしてかかる半導体装置11は、外部電気回路から供給される複数の周波数帯域が低い(5〜10GHz)電気信号を第1配線導体2aを介して半導体素子6に入力させ、半導体素子6でこれら入力された電気信号を合成して一つの周波数帯域が高い(40〜80GHz)電気信号とするとともにこれを第2配線導体4を介してコネクター5に出力し、該コネクター5の線材5aを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い(40〜80GHz)電気信号をコネクター5の線材5a及び第2配線導体4を介して半導体素子6に入力し、半導体素子6で入力された周波数帯域が高い(40〜80GHz)電気信号を複数の周波数帯域が低い(5〜10GHz)電気信号に変換するとともにこれらの個々の周波数帯域が低い電気信号を第1配線導体2aを介して外部電気回路に供給することとなる。
【0027】
本発明の半導体素子収納用パッケージ7およびこれを用いた半導体装置11においては、第2配線導体4とコネクター5の線材5aとの接続長さを800μm以下とすることが重要である。
【0028】
第2配線導体4とコネクター5の線材5aとの接続長さを800μm以下とすると第2配線導体4とコネクター5の線材5aとの接続部における低インピーダンス領域の長さが極めて短いものとなり、その結果、第2配線導体4とコネクター5の線材5aに40GHz〜80GHzの高周波の電気信号を伝送させたとしても低インピーダンス領域が短いことから大きな反射を起こすことはなく伝送特性を極めて優れたものとなすことが可能となる。
【0029】
なお、前記第2配線導体4とコネクター5の線材5aとの接続長さが800μmを超えると第2配線導体4とコネクター5の線材5aとの接続部における低インピーダンス領域が長いものとなり、第2配線導体4とコネクター5の線材5aとの間に40GHz〜80GHzの高周波の電気信号を伝送させた際、接続部で反射等を起こし、伝送特性が大きく劣化してしまう。従って、前記第2配線導体4とコネクター5の線材5aとの接続部の長さは800μm以下に特定される。
【0030】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、図2に示すように、コネクター5の線材5aの一部を第2配線導体4の表面に形成されている凹部4aに挿入して接続することが重要である。
【0031】
前記コネクター5の線材5aの一部を第2配線導体4の表面に形成されている凹部4aに挿入して接続すると、凹部4aの領域においてコネクター5の線材5aと第2配線導体4との接続の面積が増大するとともに接続強度が強く補強され、その結果、コネクター5の線材5aと第2配線導体4との接続長さが800μm以下と短いものであってもコネクター5の線材5aが熱により膨張し第2配線導体4より外れようとしても外れることはなく、第2配線導体4とコネクター5の線材5aとの電気的接続の信頼性を極めて優れたものとなすことができる。
【0032】
なお、前記第2配線導体4の表面に設ける凹部4aは、例えば、金属ペーストをスクリーン印刷で所定パターンに印刷して第2配線導体4を形成する際、コネクター5の線材5aが接続される領域のみ2列状のパターンを重ね印刷することによって形成される。
【0033】
また、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0034】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第2配線導体とコネクターの線材との接続長さを800μm以下と短くしたことから、第2配線導体とコネクターの線材との接続部における低インピーダンス領域の長さが極めて短いものとなり、その結果、第2配線導体とコネクターの線材に40GHz〜80GHzの高周波の電気信号を伝送させたとしても低インピーダンス領域が短いことから大きな反射を起こすことはなく、伝送特性を優れたものとなすことができる。
【0035】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、コネクターの線材と第2配線導体との接続が、第2配線導体の表面に凹部を形成しておき、この凹部内にコネクターの線材の一部を挿入することによって行なわれ、凹部の領域においてコネクターの線材と第2配線導体との接続の面積が増大するとともに接続強度が強く補強される。そのためコネクターの線材が熱により膨張し第2配線導体より外れようとしても外れることはなく、第2配線導体とコネクターの線材との電気的接続の信頼性を極めて優れたものとなすことができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージおよび半導体装置の要部拡大図である。
【符号の説明】
1・・・・・基体
1a・・・・搭載部
2a・・・・第1配線導体
2b・・・・グランド配線導体
3a・・・・入出力用パッド
3b・・・・グランド用パッド
4・・・・・第2配線導体
4a・・・・凹部
5・・・・・コネクター
5a・・・・線材
5b・・・・外囲体
6・・・・・半導体素子
7・・・・・半導体素子収納用パッケージ
8・・・・・ボンディングワイヤ
10・・・・蓋体
11・・・・半導体装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element storage package for storing a semiconductor element that transmits and receives a high-frequency electrical signal, and a semiconductor device using the semiconductor element storage package.
[0002]
[Prior art]
Conventionally, a package for housing a semiconductor element for housing a semiconductor element that transmits and receives electrical signals is generally an electrical insulating material such as an aluminum oxide sintered body, a mullite sintered body, a glass ceramic, and an aluminum nitride sintered body. And a base having a semiconductor element mounting portion formed on the upper surface and a metal material such as tungsten, molybdenum, manganese, copper, silver, and the like. An output wiring conductor (first wiring conductor) and a ground wiring conductor; a plurality of ground pads and input / output pads formed on the lower surface of the base body so as to be electrically connected to the wiring conductor; A wiring conductor for input / output (second wiring conductor) led out from the mounting part to the upper surface or side surface, a conductive wire, and an insulating envelope. , Is connected to the input wire conductor out one end of the wire (second wiring conductor), the other end is constituted by a connector that is led to the outside.
[0003]
In such a package for housing a semiconductor element, a semiconductor element that transmits and receives an electrical signal is bonded and fixed to the mounting portion via a bonding material such as an Au-Sn brazing material or solder, and the electrodes of the semiconductor element are input / output wiring conductors. (First wiring conductor), ground wiring conductor and input / output wiring conductor (second wiring conductor) are connected via a conductive connecting material such as a bonding wire, a connecting ribbon, and solder, and then as necessary. A semiconductor device is obtained by sealing the semiconductor element with a lid or the like.
[0004]
In the semiconductor device, a ground pad and an input / output pad formed on the lower surface of the base are connected to a circuit conductor of an external electric circuit board through a solder bump or the like, so that a semiconductor element accommodated in the semiconductor device is an external electric circuit. At the same time, an external device such as an external communication device is connected to the connector via a coaxial cable or the like, so that the semiconductor element and the external device are connected.
[0005]
The semiconductor element used in the semiconductor device has a function of synthesizing and converting a plurality of electric signals into one electric signal, or separating one electric signal into a plurality of electric signals. In addition, a plurality of low frequency band electrical signals input through the first wiring conductor are combined by the semiconductor element to become one high frequency frequency electrical signal. The high frequency band electrical signal passes through the second wiring conductor. The high frequency signal transmitted from the connector to the external device such as an external communication device is transmitted from the connector to the external device such as a communication device. The signals are converted into signals, and the electric signals having low frequency bands are transmitted to the external electric circuit via the first wiring conductor.
[0006]
The connector usually has a structure in which a metal wire such as iron-nickel-cobalt alloy is surrounded by an enclosure made of an insulating material such as glass, and the connector wire and the second wiring. The conductor is connected to a length of about 2 mm (2000 μm) or more in order to prevent it from coming off from the second wiring conductor when the wire of the connector expands due to heat, thereby increasing the connection area.
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-164466
[Problems to be solved by the invention]
However, in this conventional package for housing a semiconductor element and semiconductor device, the wire material of the connector is connected to the second wiring conductor over a length of 2 mm or more, and the impedance at the connecting portion between the second wiring conductor and the connector is The total with the wire becomes a low impedance lower than the others, and the low impedance region is 2 mm or more. For this reason, when a high frequency electrical signal of 40 GHz to 80 GHz is transmitted between the second wiring conductor and the connector wire, the high frequency electrical signal has a low impedance (the second wiring conductor and the connector wire are In the region connected over 2 mm or more), reflection and the like are caused, and the transmission characteristics are greatly deteriorated.
[0008]
The present invention has been devised in view of the above disadvantages, and its purpose is to effectively prevent reflection of high-frequency electrical signals at the connection portion between the second wiring conductor and the connector wire, and to have excellent transmission characteristics. An object is to provide an element storage package and a semiconductor device.
[0009]
[Means for Solving the Problems]
A package for housing a semiconductor element of the present invention includes a base having a mounting portion for mounting a semiconductor element for transmitting and receiving an electrical signal of 40 GHz to 80 GHz, and a connector including a conductive wire rod derived from the mounting portion of the base A wiring conductor to which the wire is electrically connected, a connection length between the wire of the connector and the wiring conductor is 800 μm or less, and the wiring conductor has a concave cross-sectional shape, and the connector A base having a mounting portion for mounting a semiconductor element, a wiring conductor led out from the mounting portion of the base, and a conductive portion And a connector in which the wire is electrically connected to the wiring conductor, the wiring conductor being a recess for inserting a part of the wire of the connector It is characterized in that it has.
[0010]
In the semiconductor element storage package of the present invention, it is preferable that the region to which the wire of the connector is connected in the concave portion of the wiring board is formed by overlapping and printing two rows of patterns .
[0011]
A semiconductor device according to the present invention includes the semiconductor element housing package having the above-described configuration and a semiconductor element that transmits and receives an electrical signal of 40 GHz to 80 GHz mounted on the mounting portion.
[0012]
In the package for housing a semiconductor element and the semiconductor device of the present invention, the wiring conductor has a concave cross-sectional shape and has a recess for inserting a part of the wire of the connector. When a part of the wire of the connector is inserted into the recess and connected, the connection area between the wiring conductor and the wire of the connector increases and the connection strength is strongly reinforced. For this reason, in the semiconductor element storage package and the semiconductor device, for example, in order to obtain excellent transmission characteristics when a high-frequency (eg, 40 GHz to 80 GHz) electrical signal is transmitted to the wiring conductor and the connector wire, the wiring conductor and the connector wire Even if the connection length to the wiring conductor is shortened (for example, 800 μm or less), it is possible to prevent the wire from coming off the wiring conductor due to thermal expansion of the wire of the connector. Therefore, in the semiconductor element storage package and the semiconductor device, the electrical connection reliability between the wiring conductor and the connector wire is improved, and reflection in the connection region between the wiring conductor and the connector wire is effectively prevented and transmitted. Excellent characteristics can be obtained .
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 shows an embodiment of a package for housing a semiconductor device according to the present invention.
[0014]
The
[0015]
The
[0016]
The
[0017]
One end of the
[0018]
The
[0019]
The
[0020]
One end of the
[0021]
The
[0022]
The
[0023]
Thus, according to the above-described package for housing a semiconductor element, the
[0024]
In this
[0025]
Further, by connecting an external connection conductor such as a coaxial cable to the
[0026]
The
[0027]
In the semiconductor
[0028]
If the connection length between the
[0029]
When the connection length between the
[0030]
Further, in the semiconductor element storage package and the semiconductor device of the present invention, as shown in FIG. 2, a part of the
[0031]
When a part of the
[0032]
The
[0033]
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention.
[0034]
【The invention's effect】
According to the semiconductor element storage package and the semiconductor device of the present invention, since the connection length between the second wiring conductor and the connector wire is shortened to 800 μm or less, in the connection portion between the second wiring conductor and the connector wire. The length of the low impedance region is extremely short, and as a result, even if a high frequency electric signal of 40 GHz to 80 GHz is transmitted to the second wiring conductor and the wire of the connector, the low impedance region is short and causes a large reflection. It is possible to improve the transmission characteristics.
[0035]
Further, according to the semiconductor element storage package and the semiconductor device of the present invention, the connection between the connector wire and the second wiring conductor has a recess formed on the surface of the second wiring conductor, and the connector wire in the recess. This is carried out by inserting a part of the connector, and the area of connection between the wire of the connector and the second wiring conductor is increased and the connection strength is strongly reinforced in the region of the recess. Therefore, even if the wire of the connector expands due to heat and does not come off from the second wiring conductor, the reliability of the electrical connection between the second wiring conductor and the wire of the connector can be made extremely excellent.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of a semiconductor element housing package of the present invention and a semiconductor device using the semiconductor element housing package.
FIG. 2 is an enlarged view of a main part of the semiconductor element storage package and the semiconductor device shown in FIG. 1;
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記コネクターの線材と前記配線導体との接続長さが800μm以下であり、
前記配線導体は、その断面形状が凹状であり、前記コネクターの前記線材の一部を挿入するための凹部を有していることを特徴とする、半導体素子収納用パッケージ。A substrate having a mounting portion for mounting a semiconductor element that transmits and receives an electrical signal of 40 GHz to 80 GHz, and the wire rod of the connector including the conductive wire rod, which is derived from the mounting portion of the substrate, is electrically connected. With wiring conductors,
The connection length between the wire of the connector and the wiring conductor is 800 μm or less,
The package for housing a semiconductor element, wherein the wiring conductor has a concave cross-sectional shape and has a recess for inserting a part of the wire of the connector.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002335670A JP3808423B2 (en) | 2002-11-19 | 2002-11-19 | Semiconductor element storage package and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002335670A JP3808423B2 (en) | 2002-11-19 | 2002-11-19 | Semiconductor element storage package and semiconductor device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172299A JP2004172299A (en) | 2004-06-17 |
JP3808423B2 true JP3808423B2 (en) | 2006-08-09 |
Family
ID=32699741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002335670A Expired - Fee Related JP3808423B2 (en) | 2002-11-19 | 2002-11-19 | Semiconductor element storage package and semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3808423B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4874298B2 (en) * | 2007-12-17 | 2012-02-15 | 京セラ株式会社 | Connection structure between signal terminal and signal line conductor, electronic component mounting package and electronic device |
-
2002
- 2002-11-19 JP JP2002335670A patent/JP3808423B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004172299A (en) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3808423B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP3722796B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP3847247B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP3780514B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP3847239B2 (en) | Semiconductor device | |
JP4077770B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP3847249B2 (en) | Semiconductor device | |
JP3847250B2 (en) | Mounting structure of semiconductor device | |
JP3811460B2 (en) | Semiconductor device | |
JP3722793B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP3847248B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP3808421B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP4077769B2 (en) | Semiconductor device | |
JP3679090B2 (en) | Semiconductor device | |
JP4002540B2 (en) | Semiconductor device | |
JP3811459B2 (en) | Semiconductor device | |
JP4349881B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP3811447B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP2004259769A (en) | Semiconductor device | |
JP4291113B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
JP4480390B2 (en) | Mounting structure of semiconductor device | |
JP4303564B2 (en) | Semiconductor device | |
JP2004179180A (en) | Semiconductor element housing package and semiconductor device housing the same | |
JP2005101210A (en) | Semiconductor device | |
JP2005072287A (en) | Package for housing semiconductor element and semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |