JP3807394B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP3807394B2
JP3807394B2 JP2003321173A JP2003321173A JP3807394B2 JP 3807394 B2 JP3807394 B2 JP 3807394B2 JP 2003321173 A JP2003321173 A JP 2003321173A JP 2003321173 A JP2003321173 A JP 2003321173A JP 3807394 B2 JP3807394 B2 JP 3807394B2
Authority
JP
Japan
Prior art keywords
layer
emitting diode
light
light emitting
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003321173A
Other languages
English (en)
Other versions
JP2005093501A (ja
Inventor
優洋 新井
泰一郎 今野
直樹 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003321173A priority Critical patent/JP3807394B2/ja
Publication of JP2005093501A publication Critical patent/JP2005093501A/ja
Application granted granted Critical
Publication of JP3807394B2 publication Critical patent/JP3807394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、発光ダイオードに関する。
例えばAlGaInP系の発光ダイオードは、各種表示用光源として広く用いられている。特に屋外ディスプレイや交通信号用光源は高出力で信頼性が高く、しかも安価であることが求められている。
そこで、高出力を得るための施策としては、例えば当該発光ダイオードの発光層の上部に位置し、活性層の発光に対しほぼ透明な層(いわゆる窓層)の厚膜化が行われている。そして、その窓層の材料としては、例えば特許文献1に開示されているAlGaAsや、特許文献2に開示されているGaP等が広く用いられている。
高出力を得るための他の施策としては、例えば特許文献3に開示されているように、窓層の材料としてITO(Indium Tin Oxide)を用いることで電流分散を画期的に促進し、高出力を得る方法がある。
高出力を得るための他の施策としては、例えば特許文献4に開示されているように、電流拡散層の内部に電流阻止層を具備させ電流の集中を高めることにより高出力化する方法が提案されている。
高出力を得るための他の施策としては、例えば特許文献5に開示されているように、窓層にITOを用いた構造において、ITO層、又は、コンタクト層及びウインドウ層の内部に電流阻止層を具備させ電流の集中を高めることにより高出力化する方法が提案されている。
特開平3-171679号公報 米国特許第5008718号明細書 米国特許第5481122号明細書 特開平4-229665号公報 特開平11-017220号公報
以上説明した従来の技術に係る方法は、発光ダイオードの高出力化という観点からは、一定の効果を得られるものの、素子に過大な電圧が印加された場合、ダイオードの特性上、流れる電流が印加電圧に対し指数関数的に増加するため、破壊し易いという問題がある。例えば、発光波長650mの発光ダイオードが有する活性層のバンドギャップは約1.9eVであるため、素子に印加する電圧が約1.9Vを超えると、素子を流れる電流は指数関数的に増加し、遂には素子が破壊されるに至る。素子の放熱設計にもよるが順方向電圧がおよそ3Vを超えると、多くの素子が破壊されてしまう。
本発明の目的は、このような課題を解決し、発光出力が高く、動作電圧が低く、しかも印加される過電圧に強い、発光ダイオードを提供することにある。
上述の課題を解決するための第1の手段は、
n型の導電性を示す半導体基板と、
前記半導体基板上に、n型の導電性を示すクラッド層とp型の導電性を示すクラッド層とに挟まれた活性層を有する発光部と、
前記発光部上に、p型の導電性を示すコンタクト層と、
前記コンタクト層上に、金属酸化物を含む窓層と、
前記金属酸化物の窓層の表面側の一部に、形成された表面電極と、を有し、
前記半導体基板の裏面の全面又は一部に、裏面電極が形成された発光ダイオードにおいて、
前記窓層は、低抵抗層部と高抵抗層部が交互に積層されており、前記高抵抗層部がSiO からなることを特徴とする発光ダイオードである。
の手段は、第1の手段に記載の発光ダイオードであって、
前記n型の導電性を示す半導体基板が、GaAs、又はGeであり、
前記発光部を構成する主な材料が、(AlGa1-XIn1-YP(0≦X≦1,
0≦Y≦1)であることを特徴とする発光ダイオードである。
の手段は、第1又は第2の手段のいずれかに記載の発光ダイオードであって、
前記窓層を構成する低抵抗層部が、前記発光部から放射される光に対し、ほぼ透明であり、且つ1×10-3Ω・cm以下の抵抗率を有することを特徴とする発光ダイオードである。
の手段は、第1乃至第の手段のいずれかに記載の発光ダイオードであって、
前記窓層を構成する高抵抗層部が、前記発光部から放射される光に対し、ほぼ透明であり、且つ1×10Ω・cm以上の抵抗率を有することを特徴とする発光ダイオードである。
の手段は、第1乃至第の手段のいずれかに記載の発光ダイオードであって、
前記窓層を構成する低抵抗層部の膜厚の合計が、100nm以上あることを特徴とする発光ダイオードである。
の手段は、第1乃至第の手段のいずれかに記載の発光ダイオードであって、
前記p型コンタクト層を形成する材料が、GaAs、又はInAs、又はInGaAs、又はInP、又はGa組成が0.3以下のGaInP、又はAl組成が0.3以下のAlGaAsのいずれかであり、且つ前記p型コンタクト層のキャリア濃度が1×1019/cm以上であることを特徴とする発光ダイオードである。
の手段は、第1乃至第の手段のいずれかに記載の発光ダイオードであって、
前記p型コンタクト層の膜厚が、30nm以下であることを特徴とする発光ダイオードである。
の手段は、第1乃至第の手段のいずれかに記載の発光ダイオードであって、
前記窓層を形成する手法として、真空蒸着法及び/又はスパッタ法を用いたことを特徴とする発光ダイオードである。
以上詳述したように、本発明は、n型の導電性を示す半導体基板と、前記半導体基板状上にn型の導電性を示すクラッド層とp型の導電性を示すクラッド層とに挟まれた活性層を有する発光部と、前記発光部上にp型の導電性を示すコンタクト層と、前記コンタクト層上に金属酸化物の窓層と、前記金属酸化物の窓層の表面側の一部に形成された表面電極と、前記半導体基板の裏面の全面又は一部に裏面電極が形成された発光ダイオードにおいて、
前記窓層を、抵抗率の異なる複数層で構成することで、発光出力が高く、動作電圧が低く、しかも過電圧に強い発光ダイオードを得ることができた。
以下、実施例に基づいて本発明の実施の形態について説明する。
図1は、本発明に係る発光波長630nm付近の赤色帯発光ダイオードの一例の模式的な断面図である。
当該発光ダイオードは下層から順に、n型電極10、n型GaAs基板1、n型GaAsバッファ層2、n型DBR層6、n型AlGaInPクラッド層3(本実施の形態例においては、n型(Al0.7Ga0.30.5In0.5Pクラッド層とした。)、アンドープAlGaInP活性層4(本実施の形態例においては、アンドープ(Al0.15Ga0.850.5In0.5P活性層とした。)、p型AlGaInPクラッド層5(本実施の形態例においては、p型(Al0.7Ga0.30.5In0.5Pクラッド層とした。)、p型GaAsコンタクト層7、下部ITO膜8a、高抵抗層11、(本実施の形態例においては、SiO膜とした。)上部ITO膜8b、p型電極9が積層された構造を有している。
そして、当該発光ダイオードは、例えば次のようにして作製される。
まずn型GaAs基板1上に、MOVPE法でn型GaAsバッファ層2、n型DBR層6、n型AlGaInPクラッド層3、アンドープAlGaInP活性層4、p型AlGaInPクラッド層5、p型GaAsコンタクト層7を順次成長させ、発光ダイオード用エピタキシャルウエハを作製した。
尚、本実施の形態例においてn型DBR層6は、n型AlInP層(膜厚約50nm)とn型GaAs層(膜厚約40nm)とのペアから成る積層構造とし、そのペア数は10ペアとした。
作製された発光ダイオード用エピタキシャルウエハをMOVPE装置から搬出した後、当該エピタキシャルウエハの最上面であるp型GaAsコンタクト層7上へ、真空蒸着法によって、下部ITO膜8aを膜厚150nmで形成し、次に下部ITO膜8a上へ高抵抗層11を15nm形成し、更に、高抵抗層11上へ二層目となる上部ITO膜8bを150nm形成した。このようにして、高抵抗層11を、下部lTO膜8a及び上部ITO膜8bで挟みこんだ構造とした。尚、下部ITO膜8a、上部ITO膜8b及び高抵抗層11は、同一バッチの真空蒸着法にて形成した。このp型GaAsコンタクト層7上への上下ITO膜8a、8b、高抵抗層11の形成は、真空蒸着法に代替してスパッタ法を用いることも好ましい。
この時、当該エピタキシャルウエハと同一バッチ内にガラス基板をセットしておき、当該ガラス基板上へ、下部ITO膜、高抵抗層、及び上部ITO膜を形成した後、取り出してHall測定が可能なサイズに切断し、当該ITO膜の電気特性を評価した所、キャリア濃度1.21×1021/cm、移動度19.6cm/Vs、抵抗率2.72×10-4Ω・cmであった。
次に、当該エピタキシャルウエハ上面へ、直径125μmの円形のp型電極9を、マトリックス状に蒸着で形成した。p型電極9は、ニッケル、金を、それぞれ膜厚20nm,500nmの順に蒸着した。更に、当該エピタキシャルウエハ底面には、全面にn型電極10を形成した。n型電極10は、金・ゲルマニウム、ニッケル、金を、それぞれ膜厚60nm,10nm,500nmの順に蒸着し、その後、電極の合金化であるアロイ化処理を、窒素ガス雰囲気中400℃で5分間行った。
次に、このアロイ化処理が行われたエピタキシャルウエハをダイシング等でチップサイズ300μm角のチップ形状に加工し、更にダイボンディング、ワイヤボンディングを行って発光ダイオードチップを作製した。
この作製された発光ダイオードチップのLED特性を評価した結果、発光出力2.28mW、動作電圧1.96Vであった。更に、この発光ダイオードチップのI−V特性を評価した結果、3.5V程度の電圧を印加した時に素子破壊が生じた。この発光ダイオードチップのI−V特性を、図3にて、-◇-を用いて示す。
図3は、横軸に発光ダイオードへの印加電圧をとり、縦軸に発光ダイオードを流れる電流をとった、発光ダイオードのI−V特性を表したグラフである。
当該I−V特性より明らかなように、下部ITO膜と上部ITO膜との間に、適宜な膜厚を有し直列の高抵抗層として働くSiO膜を挿入したことにより、素子破壊電圧を高めることが出来た。そして、この結果、高出力、低動作電圧であり、且つ過電圧に強い発光ダイオードを作製することが出来た。
次に、本発明に係る発光ダイオードの各部分が具備すべき、好ましい構成とその評価について説明する。
(高抵抗層部)
本発明に係る発光ダイオードを、印加される過電圧に対して強くする為に挿入される高抵抗層は、その膜厚を厚くし過ぎると、少なからず発光ダイオード動作電圧が上昇してしまうことに加え、製造にかかるコストも高くなってしまう。しかし、薄くし過ぎると直列の抵抗率が低くなり過ぎて、当該発光ダイオードを、印加される過電圧に対し強化することができないこととなる。従って、窓層中に挿入して設置される高抵抗層部の膜厚には最適範囲値がある。この膜厚の最適範囲値は挿入設置される材料の抵抗率によって異なるので、材料に応じて適宜定めることが好ましい。挿入設置される材料としては、SiOなどの真空蒸着法で形成することが容易であり、且つ原料費の安い材料が挙げられる。また、高抵抗層用の材料は、出来得る限り抵抗値の高い材料であることが望ましい。勿論ITOやSnO,ZnOなどの材料でも、形成方法を工夫することにより高抵抗層として構成可能である。しかし、前記材料の抵抗率は、一般的に絶縁体と呼ばれる材料に比べて桁違いに低抵抗率である。この為、直列の高抵抗層としての役割を担うには相当の膜厚が必要となり、製造にかかるコストが相当高くなってしまうことが考えられる。
(p型コンタクト層)
p型のコンタクト層のキャリア濃度は、高ければ高い程好ましい。当該コンタクト層の上に積層される窓層は、ITOやAZO(AlドープZnO)などの金属酸化物からなる透明導電膜であり、これらは主にn型の導電性を示す。つまり本発明に係る発光ダイオードの構造は、窓層の側から基板の方向へ向かってnpnという接合になる。通常、この様な接合では、動作電圧が非常に高くなってしまい、発光ダイオードとして利用出来なくなってしまう。しかし、前記窓層、及び前記p型コンタクト層のキャリア濃度を高くすることで、両層の間に生じるバンドノッチ(障壁)を限りなく薄くすることが可能になり、結果的にトンネル電流を生じさせることが出来る。
すると、当該トンネル電流の効果により、発光ダイオードはnpn接合であるにも関わらず、低電圧にて駆動することが可能となる。この時の前記p型コンタクト層のキャリア濃度は1×1019/cm以上であることが好ましく、また、窓層の低抵抗層部であるコンタクト層と接する下部窓層のキャリア濃度は4×1020/cm以上であることが好ましいことを、数多の実験の結果より見出した。
また、当該p型コンタクト層の材料は、GaAs,又はInAs,又はInGaAs,又はInP,又はGa組成が0.3以下のInP,又はAl組成が0.3以下のAlGaAsのいずれかであることが好ましい。ここで、当該p型コンタクト層と接するITOなどの透明導電膜は、いわゆるワイドバンドギャップの材料である。数多く行った実験の結果より、こういったワイドバンドギャップ材料との間でトンネル接合を実現するには、対照的にバンドギャップの小さな半導体が好ましいことを見出した。好ましくは、低Al混晶比のAlGaAsのバンドギャップを上限とし、これ以下のバンドギャップを有する材料を用いると、高キャリア濃度化が容易で、且つITOなどのワイドバンドギャップ半導体との接合が良いため、低動作電圧の発光ダイオードが作製できる。
さらに考慮すべき項目として、当該p型コンタクト層のバンドギャップは、当然、発光部から放射される光のエネルギーよりも小さいという点がある。従って当該p型コンタクト層は、放射される光に対し吸収層となってしまう。このため、当該p型コンタクト層の膜厚は、厚すぎないことが好ましい。そこで膜厚の上限は、せいぜい30nmであり、より好ましくは10nm以下である。
(窓層)
窓層を構成する低抵抗部は、基本的に抵抗率が1×10-3Ω・cm以下であることが好ましい。窓層の低抵抗部の抵抗率は、低ければ低い程、電流分散効果を促進させ、薄い膜厚であっても充分な電流分散特性を得ることが出来る。しかし、当該低抵抗部が、必然的に1×10-3Ω・cm以下の抵抗率を求められるわけではない。例えば、当該低抵抗部が、高抵抗領域、低抵抗領域、それらの中間の抵抗を有する領域から構成される構造であっても、製造工程が複雑化する以外は素子特性上何ら問題はない。但し、窓層の構成において、コンタクト層と接する部分は、低抵抗層部であることが必要である。この構成により発光ダイオードの動作電圧を低減させることができる。
また、発光ダイオードの高出力化には、ある程度の電流分散が求められることから、ITO層の抵抗率が、従来の窓層として用いられてきたGaPやAlGaAs等の膜の抵抗率に較べ圧倒的に低いとはいえ、窓層を構成する各層の内の低抵抗領域の膜厚は100nm以上あることが好ましく、さらに好ましくは200nm以上である。尚、ITO膜の電流分散効果について数多くの実験を行った結果、ITO膜100nmによる電流分散効果は、高キャリア濃度であるGaP窓層の膜厚の約6μm分に匹敵することがわかっている。
(評価)
上述の構成を用いることにより、従来の技術に係る発光ダイオードに比べて、高出力、低動作電圧であり、且つ過電圧に強い発光ダイオードを製造出来る様になった。さらに、従来の技術に係る発光ダイオードに比べ、低い製造コストでの製作が可能となった。これは、本発明に係る発光ダイオードへ印加される過電圧に対する耐久性を高める為の、直列の抵抗層を設ける手法として、MOVPE成長などによる形成法を極力抑えて、真空蒸着法やスパッタ法を用い、さらに、本発明における低抵抗層部と高抵抗層部とを同一バッチにおいて形成した所に拠る。これは、直列の高抵抗層を形成するための原料費、及び1バッチあたりの処理枚数は、MOVPE法などの成長方法に比べて、スパッタ法や、特に真空蒸着法が圧倒的に優れる為である。
(変形例1)
上述した本発明に係る発光ダイオードにおいて、DBR層を除いた構造とすることも好ましい構成である。発光ダイオード中からDBR層を除くことで、発光部からの光は3次元的に全方向へ放射され、光の取り出し効率は若干低下するが、DBR層を設ける工程を省くことができるので、生産コストを削減する観点からは好ましい構成である。
(変形例2)
上述した本発明に係る発光ダイオードにおいて、窓層中に挿入する高抵抗層としてSiOを用いたが、SiO以外にSiN,TiO,GeO,Al等を好ましく用いることができ、これらの材料を用いた場合においても、過電圧に強く、高出力、低動作電圧の発光ダイオードを得ることが出来る。
また、発光部で発光した光に対しほぼ透明で、且つ高抵抗な材料としては、この他にもGaN,AlN、ポリイミドなどが挙げられるが、これらの材料は真空蒸着法、及びスパッタ法での成膜に難点があることから、この点の改良が求められる。
(変形例3)
上述した本発明に係る発光ダイオードにおいて、p型コンタクト層の材料としてGaAsを用いたが、InAs,又はInGaAs,又はInP,又はGa組成が0.3以下のInP,又はAl組成が0.3以下のAlGaAs等のいずれかを用いるのも好ましい構成である。これらの材料を用いキャリア濃度を一定以上に設定することで、本発明の意図する所の過電圧に強く、高出力、低動作電圧の発光ダイオードを得ることが出来る。尚、各材料によってバンドギャップに多少の差があるが、形成するp型コンタクト層の膜厚を30nm以下、より好ましくは10nm以下にすることで、p型コンタクト層による光吸収を、ほぼ等しく低い値にすることが可能となる。これは、p型コンタクト層があまりに薄膜であるが故、p型コンタクト層による光吸収よりも、膜間の界面における光反射の方が支配的になるためである。
(変形例4)
上述した本発明に係る発光ダイオードにおいて、窓層の構成を、低抵抗層部/高抵抗層部/低抵抗層部という3層とする構成としたが、この他にも、例えば5層以上とし、低抵抗層部と高抵抗層部とを互に積層する構成としても、本発明と同様の効果を得ることが出来る。
(変形例5)
上述した本発明に係る発光ダイオードにおいて、n型の半導体基板にGaAsを用いる構成としたが、これ以外に、Geを基板として用いる構成も好ましい。基板としてGeを用いた場合、発光出力の若干の低下、動作電圧の若干の上昇を招来するが、本発明の意図する、過電圧に強い高出力の発光ダイオードを得ることが出来る。一方、Ge基板は、GaAs基板よりも安価に入手でき、且つ基板の大口径化が容易であることから、発光ダイオードの製造にかかるコストを低減することが出来る。この長所は、若干の発光出力低下、動作電圧上昇と、トレードオフの関係にあるといえる。そこで、GaAs基板上の発光ダイオードを高発光出力品とするならば、Ge基板上の発光ダイオードは廉価品として位置付けすることができる。
(比較例)
図2に示した構造の発光波長630nm付近の赤色帯発光ダイオードを製作した。
図2に示す発光ダイオードは、従来の技術に係るもので、図1を用いて説明した本発明に係る発光ダイオードと較べると、高抵抗層であるSiOおよび当該高抵抗層上に設けられる上部ITO膜を欠いた構造を有しているが、この他は、ほぼ同様である。
比較例に係る発光ダイオードは次のようにして作製される。
まずn型GaAs基板1上に、MOVPE法でn型GaAsバッファ層2、n型DBR層6、n型AlGaInPクラッド層3、アンドープAlGaInP活性層4、p型AlGaInPクラッド層5、p型GaAsコンタクト層7を順次成長させ、発光ダイオード用エピタキシャルウエハを作製した。
尚、n型AlGaInPクラッド層3、アンドープAlGaInP活性層4、p型AlGaInPクラッド層5の組成は、本発明の実施の形態例と同様とし、n型DBR層6は、n型AlInP層(膜厚約50nm)とn型GaAs層(膜厚約40nm)とのペアから成る積層構造とし、そのペア数は10ペアとした。
作製された発光ダイオード用エピタキシャルウエハをMOVPE装置から搬出した後、当該エピタキシャルウエハの最上面であるp型GaAsコンタクト層7上へ、真空蒸着法によって、下部ITO膜8aを膜厚150nmで形成した。
この時、当該エピタキシャルウエハと同一バッチ内にガラス基板をセットしておき、下部ITO膜を形成した後、取り出してHall測定が可能なサイズに切断し、当該ITO膜の電気特性を評価した所、キャリア濃度1.27×1021/cm、移動度22.4cm/Vs、抵抗率2.31×10-4Ω・cmであった。
次に、当該エピタキシャルウエハ上面へ、直径125μmの円形のp型電極9を、マトリックス状に蒸着で形成した。p型電極9は、ニッケル、金を、それぞれ20nm,500nmの順に蒸着した。更にエピウエハ底面には、全面にn型電極10を形成した。n型電極10は、金・ゲルマニウム、ニッケル、金を、それぞれ60nm,10nm,500nmの順に蒸着し、その後、電極の合金化であるアロイ化処理を、窒素ガス雰囲気中400℃で5分間行った。
次に、このアロイ化処理が行われたエピタキシャルウエハをダイシング等でチップサイズ300μm角のチップ形状に加工し、更にダイボンディング、ワイヤボンディングを行って発光ダイオードチップを作製した。
この作製された発光ダイオードチップのLED特性を評価した結果、発光出力2.25mW、動作電圧1.92Vであった。更に、この発光ダイオードチップのI−V特性を評価した結果、2.1V程度の電圧を印加した時に素子破壊が生じた。この発光ダイオードチップのI−V特性を、図3にて-○-を用いて示す。
本発明に係る発光ダイオードの一例の模式的な断面図である。 従来の技術に係る発光ダイオードの一例の模式的な断面図である。 発光ダイオードのI−V特性を示すグラフである。
符号の説明
1 n型GaAs基板
2 n型GaAsバッファ層
3 n型AlGaInPクラッド層
4 アンドープAlGaInP活性層
5 p型AlGaInPクラッド層
6 n型DBR層
7 p型GaAsコンタクト層
8a 下部ITO膜
8b 上部ITO膜
9 p型電極
10 n型電極
11 高抵抗層

Claims (8)

  1. n型の導電性を示す半導体基板と、
    前記半導体基板上に、n型の導電性を示すクラッド層とp型の導電性を示すクラッド層とに挟まれた活性層を有する発光部と、
    前記発光部上に、p型の導電性を示すコンタクト層と、
    前記コンタクト層上に、金属酸化物の窓層と、
    前記金属酸化物の窓層の表面側の一部に、形成された表面電極と、を有し、
    前記半導体基板の裏面の全面又は一部に、裏面電極が形成された発光ダイオードにおいて、
    前記窓層は、低抵抗層部と高抵抗層部が交互に積層されており、前記高抵抗層部がSiO からなることを特徴とする発光ダイオード。
  2. 請求項1に記載の発光ダイオードであって、
    前記n型の導電性を示す半導体基板が、GaAs、又はGeであり、
    前記発光部を構成する主な材料が、(AlGa1-XIn1-YP(0≦X≦1,
    0≦Y≦1)であることを特徴とする発光ダイオード。
  3. 請求項1又は2のいずれかに記載の発光ダイオードであって、
    前記窓層を構成する低抵抗層部が、前記発光部から放射される光に対し、ほぼ透明であり、且つ1×10-3Ω・cm以下の抵抗率を有することを特徴とする発光ダイオード。
  4. 請求項1乃至のいずれかに記載の発光ダイオードであって、
    前記窓層を構成する高抵抗層部が、前記発光部から放射される光に対し、ほぼ透明であり、且つ1×10Ω・cm以上の抵抗率を有することを特徴とする発光ダイオード。
  5. 請求項1乃至のいずれかに記載の発光ダイオードであって、
    前記窓層を構成する低抵抗層部の膜厚の合計が、100nm以上あることを特徴とする発光ダイオード。
  6. 上記請求項1乃至のいずれかに記載の発光ダイオードであって、
    前記p型コンタクト層を形成する材料が、GaAs、又はInAs、又はInGaAs、又はInP、又はGa組成が0.3以下のGaInP、又はAl組成が0.3以下のAlGaAsのいずれかであり、且つ前記p型コンタクト層のキャリア濃度が1×1019/cm以上であることを特徴とする発光ダイオード。
  7. 請求項1乃至のいずれかに記載の発光ダイオードであって、
    前記p型コンタクト層の膜厚が、30nm以下であることを特徴とする発光ダイオード。
  8. 請求項1乃至のいずれかに記載の発光ダイオードであって、
    前記窓層を形成する手法として、真空蒸着法及び/又はスパッタ法を用いたことを特徴とする発光ダイオード。
JP2003321173A 2003-09-12 2003-09-12 半導体発光素子 Expired - Fee Related JP3807394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003321173A JP3807394B2 (ja) 2003-09-12 2003-09-12 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003321173A JP3807394B2 (ja) 2003-09-12 2003-09-12 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2005093501A JP2005093501A (ja) 2005-04-07
JP3807394B2 true JP3807394B2 (ja) 2006-08-09

Family

ID=34452933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003321173A Expired - Fee Related JP3807394B2 (ja) 2003-09-12 2003-09-12 半導体発光素子

Country Status (1)

Country Link
JP (1) JP3807394B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703091B1 (ko) * 2005-09-08 2007-04-06 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177133A (ja) * 1997-12-09 1999-07-02 Rohm Co Ltd 半導体発光素子
JP3763667B2 (ja) * 1998-04-23 2006-04-05 株式会社東芝 半導体発光素子
JP3814151B2 (ja) * 2001-01-31 2006-08-23 信越半導体株式会社 発光素子
JP3697609B2 (ja) * 2001-05-23 2005-09-21 日立電線株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP2005093501A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US8044439B2 (en) Light-emitting device and manufacturing method of the same
JP3207773B2 (ja) 化合物半導体発光素子及びその製造方法
TWI403002B (zh) 半導體發光元件
JP3839799B2 (ja) 半導体発光素子
US9099614B2 (en) Semiconductor light emitting element
WO2001073858A1 (en) Group-iii nitride compound semiconductor device
WO2005050748A1 (ja) 半導体素子及びその製造方法
US7615773B2 (en) Semiconductor light-emitting device and manufacturing method thereof
JP5229518B2 (ja) 半導体発光ダイオードの製造方法
KR20130058406A (ko) 반도체 발광소자
JP3814151B2 (ja) 発光素子
TWI795364B (zh) 發光器件及其形成之方法
JP2011054862A (ja) エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法
JP5569430B2 (ja) 半導体発光素子
JP4174581B2 (ja) 発光素子の製造方法
JP3807394B2 (ja) 半導体発光素子
JP2005033207A (ja) 電極層、これを具備する発光素子及び電極層の製造方法
JP2005235798A (ja) 発光ダイオード用エピタキシャルウェハ及び発光ダイオード
JP4278399B2 (ja) 酸化物半導体発光素子
JP4284103B2 (ja) 酸化物半導体発光素子
KR101494331B1 (ko) 플립 칩 구조의 질화물 반도체 발광소자
JP2006032665A (ja) 発光ダイオード
JP2007150075A (ja) 窒化物半導体発光素子
CN115312646A (zh) 一种半导体发光元件
JP2014110300A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060331

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060508

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees