JP3802772B2

JP3802772B2 - 直交周波数分割多重変調回路

Info

Publication number: JP3802772B2
Application number: JP2001085915A
Authority: JP
Inventors: 幸夫大滝
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2001-03-23
Filing date: 2001-03-23
Publication date: 2006-07-26
Anticipated expiration: 2021-03-23
Also published as: JP2002290366A

Description

【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重変調回路に係り、特に、地上波デジタル放送やＭＭＡＣ（マルチメディアモバイルアクセスコミニュケーション）の高速無線ＬＡＮ（ローカルエリアネットワーク）等のデジタル無線方式に用いられ、変調信号を補間して出力するときにその補間次数を比較的大きくした場合であっても、高調波の発生が抑圧され、補間器の回路規模が大きくならない直交周波数分割多重変調回路に関する。
【０００２】
【従来の技術】
最近、放送の分野においては、これまでの地上波アナログ放送に代わって、良好な放送品質を有し、多くの放送チャネルの送信を可能にした地上波デジタル放送が脚光を浴びるようになってきた。そして、既に欧米各国においては本放送が開始されているが、日本においても間もなく実用化が見込まれている。
【０００３】
欧州や日本における地上波デジタル放送においては、放送信号に直交周波数分割多重（ＯＦＤＭ）変調方式が採用されており、地上波デジタル放送を送信する地上波デジタル放送送信機においては、直交周波数分割多重変調信号を形成する直交周波数分割多重変調回路が用いられている。
【０００４】
従来、地上波デジタル放送送信機に用いられている直交周波数分割多重変調回路には、デジタル変調信号を複数のサブキャリアにマッピングして、複数（Ｎ）点の逆フーリエ変換を行う逆フーリエ変換（ＩＦＦＴ）回路と、逆フーリエ変換回路の出力信号をサンプリング周波数の整数倍のサンプリング周波数で補間する補間回路部とを備えている。
【０００５】
ここで、図１７は、かかる既知の直交周波数分割多重変調回路の構成の一例を示すブロック図であって、４倍のサンプリング周波数で補間する補間回路部を備えているものである。
【０００６】
また、図１８は、図１７に図示された直交周波数分割多重変調回路の各部に得られる信号波形（周波数スペクトラム）図である。
【０００７】
図１７に示されるように、この直交周波数分割多重変調回路は、デジタル変調器５１と、シリアル−パラレル変換器（Ｓ／Ｐ）５２と、逆フーリエ変換器（ＩＦＦＴ）５３と、パラレル−シリアル変換器（Ｐ／Ｓ）５４と、有限インパルス応答（ＦＩＲ）低域通過型フィルタ（ＬＰＦ）からなる同相信号補間器５５Ｉと、有限インパルス応答（ＦＩＲ）低域通過型フィルタ（ＬＰＦ）からなる直交信号補間器５５Ｑと、同相信号乗算器５６Ｉと、直交信号乗算器５６Ｑと、局部発振器５７と、９０°移相器５８と、加算器５９と、デジタル−アナログ変換器（Ｄ／Ａ）６０とからなり、同相信号補間器５５Ｉ、直交信号補間器５５Ｑ、同相信号乗算器５６Ｉ、直交信号乗算器５６Ｑ、局部発振器５７、９０°移相器５８からなる部分が補間回路部を構成している。また、同相信号乗算器５６Ｉ、同相信号乗算器５６Ｉ、局部発振器５７、９０°移相器５８、加算器５９からなる回路部分は、直交変調回路を構成している。
【０００８】
そして、デジタル変調器５１は、入力がデジタルデータ入力端子６１に接続され、出力がシリアル−パラレル変換器５２の入力に接続される。逆フーリエ変換器５３は、入力がシリアル−パラレル変換器５２の出力に接続され、出力がパラレル−シリアル変換器５４の入力に接続される。同相信号補間器５５Ｉは、入力がパラレル−シリアル変換器５４の同相出力に接続され、出力が同相信号乗算器５６Ｉの第１入力に接続される。直交信号補間器５５Ｑは、入力がパラレル−シリアル変換器５４の直交出力に接続され、出力が直交信号乗算器５６Ｑの第１入力に接続される。同相信号乗算器５６Ｉは、第２入力が局部発振器５７の出力に接続され、出力が加算器５９の第１入力に接続される。直交信号補間器５５Ｑは、第２入力が９０°移相器５８を通して局部発振器５７の出力に接続され、出力が加算器５９の第２入力に接続される。デジタル−アナログ変換器６０は、入力が加算器５９の出力に接続され、出力がアナログ信号出力端子６２に接続される。
【０００９】
前記構成による直交周波数分割多重変調回路の動作を、図１７に図示の信号波形図を併用して説明する。
【００１０】
図１７に図示されていないデータ発生源からデジタルデータが出力されると、このデジタルデータは、デジタルデータ入力端子６１を通してデジタル変調器５１に供給され、デジタル変調器５１においてサンプリング周波数ｆｓ’による四相位相シフトキーイング（ＱＰＳＫ）等のデジタル変調を行い、デジタル変調器５１から入力デジタルデータと同相の同相デジタル変調信号（Ｉ）及び入力デジタルデータと９０°の位相差を持つ直交デジタル変調信号（Ｑ）が出力される。次に、同相デジタル変調信号及び直交デジタル変調信号は、それぞれ、シリアル−パラレル変換器５２においてシリアル−パラレル変換され、同相パラレル信号及び直交パラレル信号として逆フーリエ変換器５３に供給される。逆フーリエ変換器５３は、供給された同相パラレル信号及び直交パラレル信号をそれぞれ複数個のサブキャリアにマッピングするとともに、ヌル（０）となる複数のキャリアを加えて複数（Ｎ）点の逆フーリエ変換を行い、各Ｎ個の同相逆フーリエ変換信号及び直交逆フーリエ変換信号を出力する。次いで、各Ｎ個の同相逆フーリエ変換信号及び直交逆フーリエ変換信号は、それぞれ、パラレル−シリアル変換器５４においてパラレル−シリアル変換され、図１８の第１段目に示すような信号スペクトルを有する同相シリアル信号（Ｉ）及び直交シリアル信号（Ｑ）としてサンプリング周波数ｆｓで同相信号補間器５５Ｉ及び直交信号補間器５５Ｑに供給される。
【００１１】
この場合、同相信号補間器５５Ｉ及び直交信号補間器５５Ｑは、それぞれ、有限インパルス応答デジタルフィルタからなるもので、サンプリング周波数ｆｓに補間次数ｎ（整数で、本例においては４）を乗算したサンプリング周波数４ｆｓによる補間を行い、図１８の第２段目に示されるような周波数スペクトラムを持つ補間信号が形成される。その後、これらの補間信号は、図１８の第２段目に示されるような有限インパルス応答デジタル低域通過型フィルタの低域通過特性によって、信号帯域の中間にある３つの周波数スペクトラムを持つ信号が除去され、両端にある２つの周波数スペクトラムを持つ信号だけが抽出され、それぞれ、同相信号乗算器５６Ｉ及び直交信号乗算器５６Ｑに供給される。
【００１２】
同相信号乗算器５６Ｉは、同相信号補間器５５Ｉの出力信号とともに、局部発振器５７からサンプリング周波数ｆｓの局部発振信号が供給されてそれらの信号が乗算され、また、直交信号乗算器５６Ｑは、直交信号乗算器５６Ｑの出力信号とともに、局部発振器５７のサンプリング周波数ｆｓの局部発振信号を９０°移相器５８により９０°移相させた局部発振信号が供給されてそれらの信号が乗算され、それぞれ、図１８の第４段目に示されるような周波数スペクトラムを持つ信号が得られる。これらの信号は、加算器５９で加算された後、デジタル−アナログ変換器６０に供給されてデジタル−アナログ変換され、アナログ信号としてアナログ信号出力端子６２に供給される。
【００１３】
ここで、図１９は、同相信号補間器５５Ｉ及び直交信号補間器５５Ｑに用いられる有限インパルス応答（ＦＩＲ）デジタルフィルタの基本回路例を示す回路図である。
【００１４】
図１９に示されるように、この有限インパルス応答（ＦＩＲ）デジタル低域通過型フィルタ５５Ｉ（５５Ｑ）は、入力端子Ｓｉｎと、出力端子Ｓｏｕｔと、８個の遅延部６３₁乃至６３₈と、９個の乗算部６４₁乃至６４₉と、９個の乗算係数発生部６５₁乃至６５₉と、加算部６６とを備え、それらは図１８に図示されるように相互接続されている。
【００１５】
なお、図１９に図示の有限インパルス応答（ＦＩＲ）デジタル低域通過型フィルタは、タップ（信号段）段数が９タップのものとして示されているが、図１８の第２段目に示されるような低域通過特性、例えば、振幅が０ｄＢになる通過帯域が０乃至０．０９ｆｓの範囲内にあり、振幅が−６０ｄＢ以下になる阻止帯域が０．１６乃至０．５ｆｓの範囲内にあり、通過帯域と阻止帯域の間の振幅立ち下がり領域が０．０９乃至０．１６ｆｓの範囲内にあるような特性を得るためには、実際のタップの段数として５０タップ以上が必要になる。
【００１６】
【発明が解決しようとする課題】
前記既知の直交周波数分割多重変調回路は、同相信号補間器５５Ｉ及び直交信号補間器５５Ｑに用いられる有限インパルス応答デジタル低域通過型フィルタの補間次数ｎを、４のような大きい次数にした場合、広い帯域にわたり高調波が発生するので、これを抑圧する必要がある。また、その補間次数の大きさに応じて有限インパルス応答デジタル低域通過型フィルタの遮断特性を急峻なものにする必要がある。そして、このように帯域幅が広く、かつ、遮断特性が急峻な有限インパルス応答デジタル低域通過型フィルタは、そのタップ数が前述のように５０タップ以上になり、直交周波数分割多重変調回路のロジック回路部の回路規模が大きくなって、直交周波数分割多重変調回路における消費電力が増大してしまうことになる。
【００１７】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、補間手段として縦続接続した補間次数２の補間器を用いるとともに、その補間器に無限インパルス応答デジタル全域通過型フィルタを含めることにより、高調波の発生を抑圧し、ロジック回路部の回路規模の増大を防ぐようにした直交周波数分割多重変調回路を提供することにある。
【００１８】
【課題を解決するための手段】
前記目的を達成するために、本発明による直交周波数分割多重変調回路は、デジタル変調信号をサンプリング周波数の１／２の周波数を中心とした複数個のサブキャリアにマッピングして逆フーリエ変換を行い、複数個の逆フーリエ変換信号を出力する逆フーリエ変換手段と、複数個の逆フーリエ変換信号を、同相信号及び直交信号を個別に補間する前段補間手段と、同相信号または直交信号の一方を補間する終段補間手段とを有する補間手段とを備え、前段補間手段は、補間次数２で補間する初段補間器だけ、または、初段補間器と、初段補間器に縦続接続され、各段毎に、周波数スペクトラムを高域側にシフトする複素乗算器とそれに続く補間次数２で補間する次段補間器とからなる組み合わせ段を１段以上有しており、終段補間手段は、周波数スペクトラムを高域側にシフトする複素乗算器とそれに従続接続された補間次数２で補間する次続補間器とを有する第１の手段を具備する。
【００１９】
前記第１の手段によれば、補間手段は、同相信号及び直交信号を補間次数２で補間する初段補間器を含むか、初段補間器及び補間次数２で補間する１段以上の次段補間器を含む前段補間手段と、同相信号または直交信号の一方を補間次数２で補間する次続補間器を含んだ終段補間手段とによって形成し、それぞれの補間器により時間的に離散したサンプル信号の間で波形が滑らかに変化するように補間されるので、それぞれの補間器において変調信号の中心周波数の３倍の周波数を中心とする信号帯域に高調波が生じることがなく、有効に高調波の発生を抑圧することができ、しかも、終段補間手段において同相信号または直交信号の一方だけの補間を行っているので、次続補間器の構成ひいては直交周波数分割多重変調回路の構成が大幅に簡素化される。
【００２０】
また、前記目的を達成するために、本発明による直交周波数分割多重変調回路は、デジタル変調信号をサンプリング周波数の１／２の周波数を中心とした複数個のサブキャリアにマッピングして逆フーリエ変換を行い、複数個の逆フーリエ変換信号を出力する逆フーリエ変換手段と、複数個の逆フーリエ変換信号を、同相信号及び直交信号を個別に補間する前段補間手段と、同相信号または直交信号の一方を補間する終段補間手段とを有する補間手段とを備え、前段補間手段は、補間次数２で補間する初段補間器だけ、または、初段補間器と、初段補間器に縦続接続され、各段毎に、周波数スペクトラムを高域側にシフトする複素乗算器とそれに続く補間次数２で補間する次段補間器とからなる組み合わせ段を１段以上有しており、終段補間手段は、周波数スペクトラムを高域側にシフトする複素乗算器とそれに従続接続された補間次数２で補間する次続補間器とを有するもので、各補間器は、同相信号または直交信号の一方を９０°移相する無限インパルス応答デジタル全域通過型フィルタと、同相信号または直交信号の他方を無限インパルス応答デジタル全域通過型フィルタの信号遅延分だけ遅延するデジタル遅延回路とを有する第２の手段を具備する。
【００２１】
前記第２の手段によれば、前記第１の手段によって得られる機能に加えて、補間次数２で補間する補間器に、無限インパルス応答デジタル全域通過型フィルタとその無限インパルス応答デジタル全域通過型フィルタの信号遅延分だけ信号遅延させるデジタル遅延回路とを用いているので、この無限インパルス応答デジタル全域通過型フィルタのタップ段数を、既知の補間器で用いている有限インパルス応答デジタル低域通過型フィルタのタップ段数よりも大幅に少なくすることが可能になり、ロジック回路部の回路規模を増大させることなく、直交周波数分割多重変調回路の消費電力の増大を回避することができる。
【００２４】
さらに、前記目的を達成するために、本発明による直交周波数分割多重変調回路は、デジタル変調信号をサンプリング周波数の１／２の周波数を中心とした複数個のサブキャリアにマッピングして逆フーリエ変換を行い、複数個の逆フーリエ変換信号を出力する逆フーリエ変換手段と、複数個の逆フーリエ変換信号の同相信号または直交信号の一方を補間次数２で補間する１つの補間器を有する補間手段とを備えており、補間器は、同相信号または直交信号の一方を９０°移相する無限インパルス応答デジタル全域通過型フィルタと、同相信号または直交信号の他方を無限インパルス応答デジタル全域通過型フィルタの信号遅延分だけ遅延するデジタル遅延回路とを有する第３の手段を具備する。
【００２５】
前記第３の手段によれば、単一の補間器に無限インパルス応答デジタル全域通過型フィルタとその無限インパルス応答デジタル全域通過型フィルタの信号遅延分だけ遅延するデジタル遅延回路とを用いているので、この無限インパルス応答デジタル全域通過型フィルタのタップ段数を、既知の補間器に用いている有限インパルス応答デジタル低域通過型フィルタのタップ段数よりも大幅に少なくすることが可能になり、直交周波数分割多重変調回路の構成を簡素化できるとともに、ロジック回路部の回路規模を増大させることなく、直交周波数分割多重変調回路の消費電力の増大を回避できる。
【００２６】
この場合、前記第２及び第３の手段における無限インパルス応答デジタル全域通過型フィルタは、信号処理部が出力側から偶数段目の信号処理部だけを備えており、動作周波数の１／２の周波数で動作させるようにすることが好ましい。
【００２７】
このような構成にすれば、無限インパルス応答デジタル全域通過型フィルタのタップ段数を、前記第２及び第３の手段に用いている信号処理部のタップ段数に比べ、有限インパルス応答デジタル低域通過型フィルタのタップ段数をさらに少なくすることができ、無限インパルス応答デジタル全域通過型フィルタの構成がより簡素化されるとともに、ロジック回路部の回路規模が増大することなく、直交周波数分割多重変調回路の消費電力の増大を確実に回避できる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２９】
図１は、本発明による直交周波数分割多重変調回路の第１の実施の形態であって、その要部構成を示すブロック図であり、補間次数２の補間器を２つ縦続接続したことにより、補間次数４の信号補間を行った例を示すものである。
【００３０】
図１に示されるように、第１の実施の形態の直交周波数分割多重変調回路は、デジタル変調器１と、シリアル−パラレル変換器（Ｓ／Ｐ）２と、逆フーリエ変換器（ＩＦＦＴ）３と、パラレル−シリアル変換器（Ｐ／Ｓ）４と、初段補間器５と、次続補間器６と、複素乗算器（クロスプロダクト演算器）７と、局部発振器８と、９０°移相器９と、デジタル−アナログ変換器（Ｄ／Ａ）１０と、デジタルデータ入力端子１１と、アナログ信号出力端子１２とを備えている。
【００３１】
この場合、初段補間器５は、９０°移相器を構成する第１無限インパルス応答（ＩＩＲ）デジタル全域通過型フィルタ（図示記号９０°）５₁と、第１無限インパルス応答デジタル全域通過型フィルタ５₁の信号遅延と同じ信号遅延を与える第１デジタル遅延器（図示記号ＤＬ）５₂と、９０°移相器を構成する第２無限インパルス応答デジタル全域通過型フィルタ（図示記号９０°）５₃と、第２無限インパルス応答デジタル全域通過型フィルタ５₃の信号遅延と同じ信号遅延を与える第２デジタル遅延器（図示記号ＤＬ）５₄と、１８０°移相器（図示記号１８０°）５₅と、第１の１回路２接点スイッチ５₆と第２の１回路２接点スイッチ５₇とからなる。次続補間器６は、９０°移相器を構成する第１無限インパルス応答（ＩＩＲ）デジタル全域通過型フィルタ（図示記号９０°）６₁と、第１無限インパルス応答デジタル全域通過型フィルタ６₁の信号遅延と同じ信号遅延を与える第１デジタル遅延器（ＤＬ）６₂と、１８０°移相器（図示記号１８０°）６₃と、１回路２接点スイッチ６₄とからなる。
【００３２】
デジタル変調器１は、入力がデジタルデータ入力端子１１に接続され、出力がシリアル−パラレル変換器２の入力に接続される。逆フーリエ変換器３は、入力がシリアル−パラレル変換器２の出力に接続され、出力がパラレル−シリアル変換器４の入力に接続される。初段補間器５において、第１無限インパルス応答デジタル全域通過型フィルタ５₁は、入力がパラレル−シリアル変換器４のＩ出力に接続され、出力がスイッチ５₆の一方の固定接点に接続される。第１デジタル遅延器５₂は、入力がパラレル−シリアル変換器４のＱ出力に接続され、出力がスイッチ５₆の他方の固定接点に接続される。第２無限インパルス応答デジタル全域通過型フィルタ５₃は、入力がパラレル−シリアル変換器４のＱ出力に接続され、出力が１８０°移相器５₅の入力に接続される。１８０°移相器５₅は、出力がスイッチ５₇の一方の固定接点に接続される。第２デジタル遅延器５₄は、入力がパラレル−シリアル変換器４のＩ出力に接続され、出力がスイッチ５₇の他方の固定接点に接続される。
【００３３】
次続補間器６において、第１無限インパルス応答デジタル全域通過型フィルタ６₁は、入力が複素乗算器７の第１出力に接続され、出力が１８０°移相器６₃の入力に接続される。１８０°移相器６₃は、出力がスイッチ６₄の一方の固定接点に接続される。第１デジタル遅延器６₂は、入力が複素乗算器７の第２出力に接続され、出力がスイッチ６₄の他方の固定接点に接続される。複素乗算器７は、第１入力がスイッチ５₆の可動接点に接続され、第２入力がスイッチ５₇の可動接点に接続され、第３入力が局部発振器８の出力に接続され、第４入力が９０°移相器９の出力に接続される。９０°移相器９は、入力が局部発振器８の出力に接続される。デジタル−アナログ変換器１０は、入力がスイッチ６₄の可動接点に接続され、出力がアナログ信号出力端子１２に接続される。
【００３４】
次いで、図３は、図１に図示された直交周波数分割多重変調回路の各部に得られる信号波形（周波数スペクトラム）図である。
【００３５】
前記構成を有する第１の実施の形態の直交周波数分割多重変調回路の動作を、図３に図示の信号波形図を併用して説明する。
【００３６】
いま、データ発生源（図示なし）から出力されたデジタルデータがデジタルデータ入力端子１１に印加されると、そのデジタルデータがデジタル変調器１に供給される。デジタル変調器１は、供給されたデジタルデータをサンプリング周波数ｆｓ’によって四相位相シフトキーイング（ＱＰＳＫ）等のデジタル変調を行い、そのＩ出力から入力デジタルデータと同相の同相デジタル変調信号（Ｉ）を出力し、そのＱ出力から入力デジタルデータと９０°の位相差を持つ直交デジタル変調信号（Ｑ）を出力する。次に、同相デジタル変調信号及び直交デジタル変調信号は、それぞれ、シリアル−パラレル変換器２においてシリアル−パラレル変換され、同相パラレル信号及び直交パラレル信号として逆フーリエ変換器３に供給される。逆フーリエ変換器３は、供給された同相パラレル信号及び直交パラレル信号をそれぞれ複数個のサブキャリアにマッピングするとともに、ヌル（０）となる複数個のサブキャリアも加えて、複数（Ｎ）点の逆フーリエ変換を行い、それぞれＮ個の同相逆フーリエ変換信号及び直交逆フーリエ変換信号を出力する。次いで、Ｎ個の同相逆フーリエ変換信号及び直交逆フーリエ変換信号は、パラレル−シリアル変換器４においてそれぞれパラレル−シリアル変換され、中心周波数がサンプリング周波数ｆｓの１／２である図３の第１段目に示すような信号スペクトルを有する同相シリアル信号及び直交シリアル信号（変調信号）が出力される。これらの同相シリアル信号及び直交シリアル信号は初段補間器５に供給される。
【００３７】
初段補間器５は、サンプリング周波数ｆｓの同相シリアル信号及び直交シリアル信号（変調信号）が入力され、同相シリアル信号及び直交シリアル信号に対して信号補間を行い、サンプリング周波数ｆｓの２倍の周波数２ｆｓの同相シリアル補間信号及び直交シリアル補間信号を出力する。このとき、信号変化が滑らかになるような信号補間が行われるので、図３の第２段目に示す周波数スペクトラムＦの波形のように、サンプリング周波数ｆｓの２倍の周波数２ｆｓで出力しても、周波数１．５ｆｓを中心とする周波数帯域内に高調波が発生しない。
【００３８】
次いで、同相シリアル補間信号及び直交シリアル補間信号は、複素乗算器７において、周波数ｆｓ／２の局部発振器８からの局部発振信号、及び、その局部発振信号を９０°移相した直交局部発振信号と複素乗算される。その複素乗算の結果、図３の第３段目に示す周波数スペクトラムＪの波形のように、同相シリアル補間信号及び直交シリアル補間信号は、ＯＦＤＭ変調信号の中心周波数がｆｓ／２だけ高域側にシフトされてｆｓになり、２ｆｓのサンプリング周波数で出力される。
【００３９】
続く、次続補間器６は、複素乗算器７から出力される同相シリアル補間信号または直交シリアル補間信号のいずれか一方に対して補間次数２で信号補間を行う。ここで、同相シリアル補間信号または直交シリアル補間信号のいずれか一方だけの信号補間を行っている理由は、同相シリアル補間信号または直交シリアル補間信号のいずれも直流成分を含んでいないからである。この信号補間により、次続補間器６からサンプリング周波数４ｆｓの同相シリアル補間信号または直交シリアル補間信号が出力される。このときに、次続補間器６は、初段補間器５と同様の信号補間を行っているので、図３の第４段目に示す周波数スペクトラムＫの波形のように、ｆｓの４倍のサンプリング周波数４ｆｓで出力しても、周波数３ｆｓを中心とする周波数帯域内に高調波が発生しない。
【００４０】
この後、補間次数４で信号補間が行われた同相シリアル補間信号または直交シリアル補間信号は、デジタル−アナログ変換器１０に供給され、そこでアナログ信号に変換される。その結果、アナログ信号出力端子１２からＯＦＤＭ変調された信号成分を持ち、かつ、次数４で信号補間されたシリアル補間信号が出力される。
【００４１】
次に、初段補間器５において、９０°移相器を構成する第１無限インパルス応答デジタル全域通過型フィルタ５₁と、第１デジタル遅延器５₂と、第１の１回路２接点スイッチ５₆とによって直交シリアル信号に対する補間信号、すなわち直交シリアル補間信号を得る動作経緯について説明する。
【００４２】
よく知られているように、直交変調信号は同相変調信号に対して９０°の位相遅れを持った信号であるので、同相変調信号の位相を９０°だけ遅らせれば、その信号は直交変調信号と同じ位相状態になる。そこで、この第１の実施の形態においては、同相シリアル信号を第１無限インパルス応答デジタル全域通過型フィルタ５₁を通すことにより９０°だけ位相を遅らせ、同時に、直交シリアル信号を第１デジタル遅延器５₂で第１無限インパルス応答デジタル全域通過型フィルタ５₁で生じる群遅延時間分だけ遅延させることにより、同相シリアル信号を直交シリアル信号と同じ位相状態にしている。このとき、第１無限インパルス応答デジタル全域通過型フィルタ５₁を後述するような構成にすれば、第１無限インパルス応答デジタル全域通過型フィルタ５₁から出力されるシリアル信号は、第１デジタル遅延器５₂から出力されるシリアル信号の時間補間を行った信号になり、第１無限インパルス応答デジタル全域通過型フィルタ５₁の出力信号及び第１デジタル遅延器５₂の出力信号がサンプリング周波数ｆｓの信号になる。これらの信号を第１の１回路２接点スイッチ５₆に供給し、その可動接点をサンプリング周波数ｆｓの２倍の周波数２ｆｓで切換えると、第１の１回路２接点スイッチ５₆から次数２で補間された直交シリアル補間信号が出力される。
【００４３】
次いで、初段補間器５において、９０°移相器を構成する第２無限インパルス応答デジタル全域通過型フィルタ５₃と、第２デジタル遅延器５₄と、１８０°移相器５₅と、第２の１回路２接点スイッチ５₇とにより、同相シリアル信号に対する補間信号、すなわち同相シリアル補間信号を得る動作経緯について説明する。
【００４４】
よく知られているように、同相変調信号は直交変調信号に対して９０°の位相進みを持った信号であるとともに、直交変調信号に対して２７０°の位相遅れを持った信号でもあるので、同相変調信号の位相を２７０°だけ遅らせれば、同相変調信号は直交変調信号と同じ位相状態になる。そこで、この第１の実施の形態においては、直交シリアル信号を第２無限インパルス応答デジタル全域通過型フィルタ５₃を通すことにより９０°だけ位相を遅らせ、さらに、１８０°移相器５₅を通すことにより１８０°だけ位相を遅らせて全体で２７０°の位相を遅らせている。なお、位相を１８０°遅らせることは、信号の極性（符号）を反転させることと等価であるので、１８０°移相器５₅は、デジタル信号の極性（符号）を反転させるインバータによって構成することが可能である。
【００４５】
一方、同相シリアル信号については、第２デジタル遅延器５₄を通して第２無限インパルス応答デジタル全域通過型フィルタ５₃で生じる群遅延時間分だけ遅延させ、同相シリアル信号を直交シリアル信号と同じ位相状態にしている。このときも、第２無限インパルス応答デジタル全域通過型フィルタ５₃を後述するような構成にすれば、第２無限インパルス応答デジタル全域通過型フィルタ５₃から出力されるシリアル信号は、第２デジタル遅延器５₄から出力されるシリアル信号の時間補間を行った信号になる。これらの信号を第２の１回路２接点スイッチ５₇に供給し、その可動接点をサンプリング周波数ｆｓの２倍の周波数２ｆｓで切換えると、第２の１回路２接点スイッチ５₇から次数２で補間された同相シリアル補間信号が出力される。
【００４６】
このようにして、初段補間器５からは、補間次数２で補間された同相シリアル補間信号及び直交シリアル補間信号が出力される。
【００４７】
この後、次続補間器６の動作は、そのサンプリング周波数が初段補間器５のサンプリング周波数の２倍になっている点が異なっているだけで、その他の動作は初段補間器５の動作と同じである。このため、次段補間器６の動作については、これ以上の説明を省略する。
【００４８】
続く、図４は、図１に図示された無限インパルス応答デジタル全域通過型フィルタの具体的構成の一例を示す回路図であり、図５は、無限インパルス応答デジタル全域通過型フィルタの位相の変化状態を説明するための説明図である。図６は、無限インパルス応答デジタル全域通過型フィルタにおいてその周波数通過帯域内に発生する位相勾配数を変化させたときの位相の変化状態を示す特性図であり、図７は、図６に図示の特性を持つ無限インパルス応答デジタル全域通過型フィルタにおける周波数通過帯域内の位相差の変化状態を示す特性図である。図８は、無限インパルス応答デジタル全域通過型フィルタにおいて、位相勾配数をパラメータとしたときの群遅延の変化状態を示す特性図であり、図９は、無限インパルス応答デジタル全域通過型フィルタにおいて、発生する位相勾配数と信号処理段におけるタップ段数とを決めたとき、乗算係数発生部に設定される係数値の一例を示す一覧表である。図１０は、位相勾配数に１を加えた数を係数の数とした場合に、乗算係数発生部に設定される係数値を示す一覧表である。図１１は、位相勾配ｍに対してｍ＋１係数の数を有する場合、図４に図示の無限インパルス応答デジタル全域通過型フィルタから奇数番目のタップ段を省略した無限インパルス応答デジタル全域通過型フィルタの具体的構成の一例を間引き部ともに示した回路図である。
【００４９】
図４乃至図１１を用い、本発明の９０°移相器に用いられる無限インパルス応答デジタル全域通過型フィルタについて説明する。
【００５０】
図４に示されるように、この無限インパルス応答デジタルフィルタ１４は、入力端子Ｓｉｎと、出力端子Ｓｏｕｔと、出力端子Ｓｏｕｔ側から入力端子Ｓｉｎ側に順番に接続された８つのタップ段１４₁乃至１４₈と、共通加算器１４₉とを備えている。この場合、各タップ段１４₁乃至１４₈は、それぞれ、第１遅延部１４₁₁乃至１４₈₁と、第２遅延部１４₁₂乃至１４₈₂と、加算部１４₁₃乃至１４₈₃と、乗算部１４₁₄乃至１４₈₄と、乗算係数発生部１４₁₅乃至１４₈₅とからなっており、各タップ段１４₁乃至１４₈において、それぞれの第１遅延部１４₁₁乃至１４₈₁、第２遅延部１４₁₂乃至１４₈₂、加算部１４₁₃乃至１４₈₃、乗算部１４₁₄乃至１４₈₄、乗算係数発生部１４₁₅乃至１４₈₅は、図４に図示されるように相互接続されている。
【００５１】
次に、図５は、この無限インパルス応答デジタル全域通過型フィルタ１４の出力位相の変化状態を示すもので、デジタル信号遅延器の出力位相の変化状態とともに示すものである。
【００５２】
図５において、縦軸は位相、横軸は周波数であり、実線は無限インパルス応答デジタル全域通過型フィルタ１４の位相の変化状態であり、一点鎖線はデジタル信号遅延器の位相の変化状態である。
【００５３】
図５に示されるように、サンプリング周波数ｆｓの１／４の周波数ｆｓ／４を中心とする信号帯域（点線で示す範囲）内において、デジタル信号遅延器の位相の変化状態は、信号帯域の下限周波数値から上限周波数値に向かうに従って位相値が直線的に変化し、位相値が−２πにまで達すると位相値が０に跳躍し、上限周波数値に向うに従って再び位相値が直線的に変化する。これに対し、無限インパルス応答デジタルフィルタ１４の位相の変化状態も、信号帯域の下限周波数値から上限周波数値に向かうに従って位相値がデジタル信号遅延回路と同じ位相勾配で直線的に変化し、位相値が−２πにまで達すると位相値０に跳躍し、上限周波数値に向かうに従って再び位相値が直線的に変化するもので、無限インパルス応答デジタル全域通過型フィルタ１４の位相値とデジタル信号遅延器の位相値との間の位相差は、信号帯域内で常時−（π／２）、すなわち−９０°を保っている。
【００５４】
この場合、位相勾配は、周波数変化に対する位相変化の割合を表すもので、周波数が０からｆｓまでの間に−２π毎の位相変化が何回発生するかによって定義される。例えば、周波数が０からｆｓまでの間の累積位相が−６πであれば、位相勾配は３になる。
【００５５】
なお、位相勾配は、その定義から群遅延時間にもなるもので、サンプリング時間を単位とした遅延時間を示している。例えば、位相勾配が３であれば、群遅延は３クロックとなる。
【００５６】
次いで、図６は、無限インパルス応答デジタル全域通過型フィルタ１４において、周波数帯域内に発生する位相勾配数を変化させた場合の位相の変化状態を示す。
【００５７】
図６において、縦軸は度（ｄｅｇ）で表した位相、横軸はラジアン（ｒａｄ）で表した周波数（２πラジアンがサンプリング周波数に対応する）であり、実線は無限インパルス応答デジタルフィルタ１４の位相勾配数を５にした場合の位相の変化状態、点線は無限インパルス応答デジタル全域通過型フィルタ１４の位相勾配数を７にした場合の位相の変化状態である。
【００５８】
図６に示されるように、無限インパルス応答デジタル全域通過型フィルタ１４を構成する各第１遅延部１４₁₁乃至１４₈₁及び第２遅延部１４₁₂乃至１４₈₂のそれぞれの遅延定数ｚ^-1、各乗算係数発生部１４₁₅乃至１４₈₅のそれぞれの係数Ｃ₁乃至Ｃ₈を適宜選択することにより、無限インパルス応答デジタル全域通過型フィルタ１４の位相の変化状態は、デジタル信号の周波数帯域（０．１π乃至０．９πラジアン）内で略直線状態になり、全周波数帯域（０乃至２πラジアン）で位相勾配数が５または７となるような変化状態になる。
【００５９】
続いて、図７は、無限インパルス応答デジタル全域通過型フィルタ１４の信号帯域内における無限インパルス応答デジタル全域通過型フィルタ１４の位相とデジタル信号遅延器の位相との差を表す位相差の変化状態を示す特性図である。
【００６０】
図７において、縦軸は度（ｄｅｇ）で表した位相差、横軸はラジアン（ｒａｄ）で表した周波数であり、曲線Ａは無限インパルス応答デジタル全域通過型フィルタ１４の位相勾配数を５にしたときの位相差の変化状態、曲線Ｂは無限インパルス応答デジタル全域通過型フィルタ１４の位相勾配数を７にしたときの位相差の変化状態である。
【００６１】
図７に図示の曲線Ａ及び曲線Ｂに示されるように、デジタル信号の周波数帯域（０．１π乃至０．９πラジアン）内において、無限インパルス応答デジタル全域通過型フィルタ１４は、５つまたは７つの位相差変化部分を有するものの、それらの位相差は−９０°の近傍の範囲内に収まっている。
【００６２】
続く、図８は、無限インパルス応答デジタル全域通過型フィルタ１４において、位相勾配数をパラメータとしたときの群遅延の変化状態を示す特性図である。
【００６３】
図８において、縦軸はサンプル数（ｓａｍｐｌｅ）を基準として表した群遅延、横軸はラジアン（ｒａｄ）で表した周波数であり、６本の曲線Ａ３乃至Ａ８は無限インパルス応答デジタル全域通過型フィルタ１４の位相勾配数をそれぞれ３乃至８にしたときの群遅延の変化状態である。
【００６４】
図８に図示の曲線Ａ３乃至Ａ８に示されるように、デジタル信号の周波数帯域（０．１π乃至０．９πラジアン）内において、無限インパルス応答デジタル全域通過型フィルタ１４の群遅延の変化状態は、位相勾配数が３から８に増えるに従って変化状態が順次小さくなるものの、全体的にその変化状態は限られた範囲内に収まっている。
【００６５】
このような特性を持つ無限インパルス応答デジタル全域通過型フィルタ１４として、その位相勾配数が例えば３以上になるように、第１遅延部１４₁₁乃至１４₈₁及び第２遅延部１４₁₂乃至１４₈₂のそれぞれの遅延定数ｚ^-1、各乗算係数発生部１４₁₅乃至１４₈₅のそれぞれの係数Ｃ₁乃至Ｃ₈を適宜選択すれば、デジタル信号の周波数帯域内において無限インパルス応答デジタル全域通過型フィルタ１４から出力される直交（Ｑ）信号とデジタル信号遅延器から出力される同相（Ｉ）信号との位相差をほぼ９０°にすることができ、直交（Ｑ）信号と同相（Ｉ）信号の群遅延が殆んど同じになる。
【００６６】
次に、図９は、無限インパルス応答デジタル全域通過型フィルタ１４において、発生する位相勾配数とタップ段数とを決めたとき、乗算係数発生部に設定される係数値の一例を示す一覧表である。
【００６７】
図９において、最も左側の欄が位相勾配数（表では位相勾配と表記している）、次の欄がタップ段数（表では係数の数と表記している）、その次の欄が乗算係数発生部に設定される係数値（表では図２の乗算係数発生部に図示された係数Ｃ₁、Ｃ₂、… …、Ｃ₈と表記しており、図４に図示されていない９番目及び１０番目のタップ段の各乗算係数発生部の係数をＣ₉、Ｃ₁₀と表記している）である。
【００６８】
図９に示されるように、最上段の構成例では、位相勾配が４、係数の数が５のとき、係数Ｃ₁が２．５×１０^-7に、係数Ｃ₂が−０．４×１０^-1に、係数Ｃ₃が−９．１×１０^-7に、係数Ｃ₄が−９．３×１０^-2に、係数Ｃ₅が−３．２×１０^-6にそれぞれ設定される。同じように、第２段以降の構成例においても、位相勾配、係数の数に応じて、係数の数に合致した数の各係数Ｃ₁乃至Ｃ₁₀がそれぞれ図示の値に設定される。
【００６９】
ところで、図９に示される各係数Ｃ₁乃至Ｃ₁₀の係数値を見ると、位相勾配が４で係数の数が５のとき、位相勾配が６で係数の数が７のとき、位相勾配が８で係数の数が９のときのそれぞれにおいて、奇数番目の係数Ｃ₁、Ｃ₃、Ｃ₅、Ｃ₇、Ｃ₉の係数値は、指数を含む数値が１０^-6、１０^-7、１０^-8、１０^-9になっていて、有効桁を５桁としたとき、これらの数値を含む各係数値は実質的に０になる。
【００７０】
次いで、図１０は、図９に示された位相勾配数に１を加えた数を係数の数とした場合に、乗算係数発生部に設定される係数値を示す一覧表である。
【００７１】
図１０において、最も左側の欄が位相勾配、次の欄が係数の数、その次の欄が係数Ｃ₁、Ｃ₂、… …、Ｃ₉であって、位相勾配と係数の数との間に、位相勾配がｍであるとき、係数の数がｍ＋１となる組み合わせの各係数Ｃ₁、Ｃ₂、……、Ｃ₉の係数値を示したものである。
【００７２】
図１０に示されるように、位相勾配がｍで、係数の数がそれより１つ多いｍ＋１となる組み合わせ、位相勾配が２乃至８で、それに対応した係数の数が３乃至９のものにおいては、奇数番目の係数Ｃ₁、Ｃ₃、Ｃ₅、Ｃ₇、Ｃ₉のいずれの係数値も、指数を含む数値が１０^-5、１０^-6、１０^-7、１０^-8、１０^-9であって、これらの数値を含む各係数値は実質的に０になる。
【００７３】
位相勾配と係数の数がこのような関係にあり、それにより乗算係数発生部の係数が０になれば、その乗算係数発生部から出力される係数０を乗算する乗算器の乗算出力データが０になるとともに、乗算器に入力される加算器の出力データも不要になり、係数が０になる乗算係数発生部を有するタップ段、すなわち図４に点線によって指示される奇数番目のタップ段１４₁、１４₃、１４₅、１４₇等においては、それぞれ、加算部１４₁₃、１４₃₃、１４₅₃、１４₇₃等、乗算部１４₁₄、１４₃₄、１４₅₄、１４₇₄等、乗算係数発生部１４₁₅、１４₃₅、１４₅₅、１４₇₅等を設ける必要がなく、これらを省略することが可能になる。
【００７４】
ここで、図１１は、位相勾配がｍで、係数の数がｍ＋１とした場合に、図４に図示された無限インパルス応答デジタル全帯域通過フィルタ１４における奇数番目のタップ段１４₁、１４₃、１４₅、１４₇の加算部１４₁₃、１４₃₃、１４₅₃、１４₇₃、乗算部１４₁₄、１４₃₄、１４₅₄、１４₇₄及び乗算係数発生部１４₁₅、１４₃₅、１４₅₅、１４₇₅を省略した無限インパルス応答デジタル全帯域通過フィルタ１４’と、その共通加算部１４₉と出力端子Ｓｏｕｔとの間に挿入した間引き部１５とを用いて構成した無限インパルス応答デジタル全帯域通過フィルタの構成の一例を示す回路図である。
【００７５】
図１１に示される間引き部１５は、次数２で間引きを行うもので、無限インパルス応答デジタル全帯域通過フィルタ１４’から供給されたデータを１つ置きに間引き、出力端子Ｓｏｕｔに１／２のデータレートの出力データを供給するものである。このとき、乗算係数発生部１４₂₅、１４₄₅、１４₆₅、１４₈₅の各係数値Ｃ₂、Ｃ₄、Ｃ₆、Ｃ₈は、それぞれ、Ｃ₂＝−４．８×１０^-1、Ｃ₄＝−１．０×１０^-1、Ｃ₆＝−３．６×１０^-2、Ｃ₈＝−１．３×１０^-2に設定されている。この場合に、無限インパルス応答デジタル全帯域通過フィルタ１４’のサンプリング周波数をｆｉとすれば、周波数帯域が０．０５乃至０．４５ｆｉであって、周波数帯域内の位相リップルが±１．５°以内に収まる周波数特性を持っている。
【００７６】
図１１に示される間引き部１５を備えた無限インパルス応答デジタル全帯域通過フィルタ１４’は、間引き部１５の入力端における位相特性や群遅延特性が図５乃至図８に図示された特性と同じである。すなわち、無限インパルス応答デジタル全帯域通過フィルタ１４’は、そのサンプリング周波数（データレート）ｆｉの１／４である周波数ｆｉ／４を中心とした通過帯域において所定の位相・群遅延特性を有している。データが間引き部１５を通過することにより、出力端子Ｓｏｕｔのサンプリング周波数（データレート）ｆｏは無限インパルス応答デジタル全帯域通過フィルタ１４’のサンプリング周波数（データレート）ｆｉの１／２であるｆｉ／２（＝ｆｏ）となるので、前記の各特性はデータレートが変換され、ｆｏ／２を中心とした通過帯域における特性になるが、ｆｉを基準に考えた場合、ｆｉ／４を中心とした特性になっている。
【００７７】
このように、図１１に図示された無限インパルス応答デジタル全帯域通過フィルタは、図１に図示された各無限インパルス応答デジタル全帯域通過フィルタ５₁、５₃、６₁に用いて好適なものである。
【００７８】
ところで、図１に図示された無限インパルス応答デジタル全帯域通過フィルタ５₁、５₃は、そのサンプリング周波数（データレート）がｆｓであるので、図１１に図示された無限インパルス応答デジタル全帯域通過フィルタ１４’において、間引き部１５のサンプリング周波数（データレート）ｆ₀はｆｓとなり、間引き部１５を除いてはその２倍の２ｆｓのサンプリング周波数（データレート）（ｆｉ＝２ｆｓ）で動作させる。また、図１に図示された無限インパルス応答デジタル全帯域通過フィルタ６₁は、そのサンプリング周波数（データレート）が２ｆｓであるので、図１１に図示の無限インパルス応答デジタル全帯域通過フィルタにおいて、間引き部１５のサンプリング周波数（データレート）ｆ₀は２ｆｓとなり、間引き部１５を除いてはその２倍の４ｆｓのサンプリング周波数（データレート）（ｆｉ＝２ｆｓ）で動作させる。
【００７９】
次いで、図１２は、図１１に図示された無限インパルス応答デジタル全帯域通過フィルタ１４’とともに、無限インパルス応答デジタル全帯域通過フィルタ１４”の他の構成例を示す回路図であり、図１に図示された各無限インパルス応答デジタル全帯域通過フィルタ５₁、５₃、６₁に用いて好適なものである。
【００８０】
図１２に図示された無限インパルス応答デジタル全帯域通過フィルタ１４”は、図１１に図示の無限インパルス応答デジタル全帯域通過フィルタ１４’に用いられていた間引き部１５を省略するとともに、図４に図示された無限インパルス応答デジタル全帯域通過フィルタ１４の奇数番目のタップ段１４₁、１４₃、１４₅、１４₇の全てを省略しているものである。そして、この無限インパルス応答デジタル全帯域通過フィルタ１４”のサンプリング周波数（データレート）を図１１に図示された無限インパルス応答デジタル全帯域通過フィルタの出力端子Ｓｏｕｔにおけるサンプリング周波数（データレート）と同じ周波数、すなわち図１０に図示された無限インパルス応答デジタル全帯域通過フィルタのサンプリング周波数（データレート）の１／２の周波数で動作させるようにしている。
【００８１】
図１２に図示された無限インパルス応答デジタル全帯域通過フィルタ１４”を、図１に図示された無限インパルス応答デジタル全帯域通過フィルタ５₁、５₃に用いた場合、その出力サンプリング周波数（データレート）はｆｓになるので、無限インパルス応答デジタル全帯域通過フィルタ１４”のサンプリング周波数（データレート）ｆｉもｆｓ（ｆｉ＝ｆｓ）で動作させる。また、図１１に図示された無限インパルス応答デジタル全帯域通過フィルタ１４”を、図１に図示された無限インパルス応答デジタル全帯域通過フィルタ６₁に用いた場合、その出力サンプリング周波数（データレート）は２ｆｓになるので、無限インパルス応答デジタル全帯域通過フィルタ１４”のサンプリング周波数（データレート）ｆｉも２ｆｓ（ｆｉ＝２ｆｓ）で動作させる。
【００８２】
ここで、図４に図示された無限インパルス応答デジタル全帯域通過フィルタ１４と、図１１に図示された無限インパルス応答デジタル全帯域通過フィルタ１４’とを比較すると、明らかに前者に比べて後者は、回路素子が削減されており、しかも、無限インパルス応答デジタル全帯域通過フィルタ１４’のサンプリング周波数が無限インパルス応答デジタル全帯域通過フィルタ１４の１／２になるので、より低電力消費を達成できる。また、図１２に図示された無限インパルス応答デジタル全帯域通過フィルタ１４”も、同様である。
【００８３】
このように、第１の実施の形態の直交周波数分割多重変調回路によれば、補間器として、第１及び第２無限インパルス応答デジタル全域通過型フィルタ５₁、５₃を有する初段補間器５と、無限インパルス応答デジタル全域通過型フィルタ６₁を有する次続補間器６とを用いて補間次数４の信号補間を行うことができ、これらの無限インパルス応答デジタル全域通過型フィルタ５₁、５₃、６₁のタップ段数は４タップ段程度のもので足りるので、全体的にロジック回路部の回路規模を、既知のロジック回路部の回路規模に比べて大幅に小型化することができ、直交周波数分割多重変調回路の消費電力を既知のものに比べて大きく低減することができる。
【００８４】
ところで、第１の実施の形態においては、初段補間器５及び第２段目補間器９に用いられる第１及び第２無限インパルス応答デジタル全域通過型フィルタ５₁、５₃、６₁として、タップ（信号段）段数が４タップ段のものを用いた例を挙げて説明したが、本発明に用いられる第１及び第２無限インパルス応答デジタル全域通過型フィルタ５₁、５₃、６₁はタップ段数は４タップのものに限られるものでなく、第１及び第２無限インパルス応答デジタル全域通過型フィルタ５₁、５₃、６₁において必要とする位相特性に応じて適宜タップ段数を変更することができる。
【００８５】
例えば、第１及び第２無限インパルス応答デジタル全域通過型フィルタ５₁、５₃、６₁として、その周波数帯域が０．０５乃至０．４５ｆｓで、周波数帯域内の位相リップルが±０．５°以内の周波数選択特性を有するものが必要になったとすれば、タップ段数を５つにし、乗算係数発生部の各係数Ｃ₂、Ｃ₄、Ｃ₆、Ｃ₈、Ｃ₁₀を、例えば、Ｃ₂＝−４．９×１０^-1、Ｃ₄＝−１．１×１０^-1、Ｃ₆＝−４．０×１０^-2、Ｃ₈＝−１．７×１０^-2、Ｃ₁₀＝−６．１×１０^-3に設定する。
【００８６】
これに対して、第１及び第２無限インパルス応答デジタル全域通過型フィルタ５₁、５₃、６₁として、その周波数帯域がやや狭い０．１乃至０．４ｆｓにし、その周波数帯域内の位相リップルが±１．５°以内の周波数選択特性を有するもので足りるときには、タップ段数を３つにし、乗算係数発生部の各係数Ｃ₂、Ｃ₄、Ｃ₆を、例えば、Ｃ₂＝−４．６×１０^-1、Ｃ₄＝−７．１×１０^-2、Ｃ₆＝−１．３×１０^-2に設定すればよい。
【００８７】
次に、図２は、本発明による直交周波数分割多重変調回路の第２の実施の形態を示すもので、その要部構成を示すブロック図であり、補間次数２の補間器を２つ用いたことにより、補間次数４の周波数補間を行っている他の例を示すものである。なお、図２において、図１に示された構成要素と同じ構成要素については同じ符号を付けている。
【００８８】
図２に示すように、第２の実施の形態は、第１の実施の形態に比べて、次続補間器６の構成が若干異なっている。すなわち、第２の実施の形態の次続補間器６は、第１の実施の形態の次続補間器６における１８０°移相器６₃がなく、複素乗算器７の第１出力（同相出力）側に９０°移相器を構成する第１無限インパルス応答デジタル全帯域通過フィルタ６₁が接続され、第２出力（直交出力）側に第１デジタル遅延器６₂が接続された構成になっているもので、第１の実施の形態の次続補間器６における複素乗算器７の第１出力及び第２出力へのデジタル遅延器６₂及び第１無限インパルス応答デジタル全帯域通過フィルタ６₁の接続状態と逆の接続状態になっている。
【００８９】
また、第２の実施の形態は、第１の実施の形態に比べて、次続補間器６の構成の相違により、それらの動作が異なっている。すなわち、第２の実施の形態の次続補間器６は、スイッチ６₄の可動接点を切替えることにより、直交信号を９０°移相した同相信号によって補間した補間信号をスイッチ６₄から出力する動作を行っているものであるのに対し、第１の実施の形態の次続補間器６は、次続補間器６において、スイッチ６₄の可動接点を切替えることにより、同相信号を２７０°移相した直交信号によって補間した補間信号をスイッチ６₄から出力する動作を行っているものである点に違いがある。しかし、次続補間器６の動作以外には、第２の実施の形態の動作と第１の実施の形態の動作との間に違いはない。
【００９０】
そして、次続補間器６における動作の違いにより、次続補間器６から出力される補間信号が、第２の実施の形態が直交信号を同相信号によって補間した補間信号であり、第１の実施の形態が同相信号を直交信号によって補間した補間信号である点に違いがあるが、これらの補間信号はいずれも中間周波帯の信号である点で同じであるので、第２の実施の形態により得られる作用効果は、１８０°移相器６₃がない点で若干構成が簡単になることを除けば、第１の実施の形態により得られる作用効果と同じである。
【００９１】
次いで、図１３は、本発明による直交周波数分割多重変調回路の第３の実施の形態を示すもので、その要部構成を示すブロック図であり、補間次数２の補間器を３つ用いたことにより、補間次数８の周波数補間を行っている例を示すものである。
【００９２】
図１３に示されるように、第３の実施の形態においては、初段補間器５と複素乗算器７との間に、次段補間器１６と、複素乗算器（クロスプロダクト演算器）１７と、局部発振器１８と、９０°移相器１９からなる組み合わせ段を備えているものである。この場合、次段補間器１６は、９０°移相器を構成する第１無限インパルス応答（ＩＩＲ）デジタル全域通過型フィルタ（図示記号９０°）１６₁と、第１無限インパルス応答デジタル全域通過型フィルタ１６₁の信号遅延と同じ信号遅延を与える第１デジタル遅延器（図示記号ＤＬ）１６₂と、９０°移相器を構成する第２無限インパルス応答デジタル全域通過型フィルタ（図示記号９０°）１６₃と、第２無限インパルス応答デジタル全域通過型フィルタ１６₃の信号遅延と同じ信号遅延を与える第２デジタル遅延器（図示記号ＤＬ）１６₄と、１８０°移相器（図示記号１８０°）１６₅と、第１の１回路２接点スイッチ１６₆と、第２の１回路２接点スイッチ１６₇とからなっている。この場合、次段補間器１６の構成は、図１に図示された初段補間器５の構成と同じであり、また、複素乗算器１７と局部発振器１８と９０°移相器１９とからなる部分の構成は、図１に図示された複素乗算器７と局部発振器８と９０°移相器９とからなる部分の構成と同じである。
【００９３】
この第３の実施の形態においては、複素乗算器１７と局部発振器１８と９０°移相器１９とからなる構成部分を設けたことにより、初段補間器５から出力される同相シリアル補間信号及び直交シリアル補間信号の中心周波数が１／２ｆｓだけシフトされ、また、次段補間器１６を設けたことにより、次段補間器１６によって初段補間器５から出力される同相シリアル補間信号及び直交シリアル補間信号に対して次数２による信号補間が行われるもので、その結果、次続補間器６から次数８によって補間した補間信号が出力されるものである。
【００９４】
そして、第３の実施の形態における、初段補間器５の動作、複素乗算器７や次続補間器６の動作は、それぞれ、第１の実施の形態における初段補間器５の動作、複素乗算器７や次続補間器６の動作と同じであり、また、第３の実施の形態における、複素乗算器１７や次段補間器１６の動作は、複素乗算器７や次続補間器６の動作に準じるものである。このため、第３の実施の形態による動作や作用は、第１の実施の形態による動作や作用殆ど同じであるので、第３の実施の形態の動作及び作用については、これ以上の説明を省略する。
【００９５】
続く、図１４は、本発明による直交周波数分割多重変調回路の第４の実施の形態を示すもので、その要部構成を示すブロック図であり、補間次数２の補間器を３つ用いたことにより、補間次数８の周波数補間を行っている他の例を示すものである。なお、図１４において、図１３に示された構成要素と同じ構成要素については同じ符号を付けている。
【００９６】
図１４に示すように、第４の実施の形態は、第３の実施の形態に比べて、次続補間器６の構成が若干異なっているもので、この構成の違いは、第２の実施の形態と第１の実施の形態との構成の違いと同じところである。すなわち、第４の実施の形態の次続補間器６は、第３の実施の形態の次続補間器６における１８０°移相器６₃がなく、複素乗算器７の第１出力（同相出力）側に９０°移相器を構成する第１無限インパルス応答デジタル全帯域通過フィルタ６₁が接続され、第２出力（直交出力）側に第１デジタル遅延器６₂が接続された構成になっているもので、第３の実施の形態の次続補間器６における複素乗算器７の第１出力及び第２出力へのデジタル遅延器６₂及び第１無限インパルス応答デジタル全帯域通過フィルタ６₁の接続状態と逆の接続状態になっている。
【００９７】
また、第４の実施の形態は、第３の実施の形態に比べて、次続補間器６の構成の相違により、それらの動作が異なっている。すなわち、第４の実施の形態の次続補間器６は、スイッチ６₄の可動接点を切替えることにより、直交信号を９０°移相した同相信号によって補間した補間信号をスイッチ６₄から出力する動作を行っているのに対し、第３の実施の形態の次続補間器６は、次続補間器６において、スイッチ６₄の可動接点を切替えることにより、同相信号を２７０°移相した直交信号によって補間した補間信号をスイッチ６₄から出力する動作を行っている点に違いがある。しかし、次続補間器６の動作以外には、第４の実施の形態の動作と第３の実施の形態の動作との間に違いはない。
【００９８】
そして、次続補間器６における動作の違いにより、次続補間器６から出力される補間信号が、第４の実施の形態が直交信号を同相信号によって補間した補間信号であり、第３の実施の形態が同相信号を直交信号によって補間した補間信号である点に違いがあるが、これらの補間信号はいずれも中間周波帯の信号である点で同じであるので、第４の実施の形態により得られる作用効果は、１８０°移相器６₃がない点で若干構成が簡単になることを除けば、第３の実施の形態により得られる作用効果と同じである。
【００９９】
続いて、図１５は、本発明による直交周波数分割多重変調回路の第５の実施の形態を示すもので、その要部構成を示すブロック図であり、補間次数２の補間器を１つ用いたことにより、補間次数２の周波数補間を行っている例を示すものである。
【０１００】
図１５において、図１に示された構成要素と同じ構成要素については同じ符号を付けている。
【０１０１】
この第５の実施の形態と第１の実施の形態との構成の違いは、第５の実施の形態が、次続補間器６に対応する１つの補間器６’だけの終段補間手段を用いているのに対し、第１の実施の形態が、初段補間器５からなる前段補間手段と、複素乗算器７及び次続補間器６等からなる終段補間手段とを用いている点にあるもので、その他の構成に変わりがない。このため、第５の実施の形態の構成については、これ以上の説明を省略する。
【０１０２】
また、第５の実施の形態における補間器６’の動作及び作用は、第１の実施の形態における次続補間器６の動作及び作用と同じであり、その他の構成の動作及び作用も対応する構成の動作及び作用と同じである。このため、第５の実施の形態の動作及び作用についても、これ以上の説明を省略する。
【０１０３】
さらに、図１６は、本発明による直交周波数分割多重変調回路の第６の実施の形態を示すもので、その要部構成を示すブロック図であり、補間次数２の補間器を１つ用いたことにより、補間次数２の周波数補間を行っている他の例を示すものである。なお、図１６において、図１に示された構成要素と同じ構成要素については同じ符号を付けている。
【０１０４】
図１６に示すように、第６の実施の形態は、第５の実施の形態に比べて、補間器６’の構成が若干異なっているもので、この構成の違いは、第２の実施の形態と第１の実施の形態との構成の違い及び第４の実施の形態と第３の実施の形態との構成の違いと同じところである。すなわち、第６の実施の形態の補間器６’は、第５の実施の形態の補間器６’における１８０°移相器６₃がなく、複素乗算器７の第１出力（同相出力）側に９０°移相器を構成する第１無限インパルス応答デジタル全帯域通過フィルタ６₁が接続され、第２出力（直交出力）側に第１デジタル遅延器６₂が接続された構成になっているもので、第５の実施の形態の補間器６’における複素乗算器７の第１出力及び第２出力へのデジタル遅延器６₂及び第１無限インパルス応答デジタル全帯域通過フィルタ６₁の接続状態と逆の接続状態になっている。
【０１０５】
また、第６の実施の形態は、第５の実施の形態に比べて、補間器６’の構成の相違により、それらの動作が異なっている。すなわち、第６の実施の形態の補間器６’は、スイッチ６₄の可動接点を切替えることにより、直交信号を９０°移相した同相信号によって補間した補間信号をスイッチ６₄から出力する動作を行っているのに対し、第５の実施の形態の補間器６’は、補間器６’において、スイッチ６₄の可動接点を切替えることにより、同相信号を２７０°移相した直交信号によって補間した補間信号をスイッチ６₄から出力する動作を行っている点に違いがある。しかし、補間器６’の動作以外には、第６の実施の形態の動作と第５の実施の形態の動作との間に違いはない。
【０１０６】
そして、補間器６’における動作の違いにより、補間器６’から出力される補間信号が、第６の実施の形態が直交信号を同相信号によって補間した補間信号であり、第５の実施の形態が同相信号を直交信号によって補間した補間信号である点に違いがあるが、これらの補間信号はいずれも中間周波帯の信号である点で同じであるので、第６の実施の形態により得られる作用効果は、１８０°移相器６₃がない点で若干構成が簡単になることを除けば、第５の実施の形態により得られる作用効果と同じである。
【０１０７】
ところで、前記第１乃至第６の実施の形態においては、補間次数４の信号補間、補間次数８の信号補間、補間次数２の信号補間をそれぞれ行った例を挙げて説明しているものであるが、本発明による信号補間の補間次数は、４、８、２の場合に限られるものでなく、２の指数乗２^N（２、４、８、１６、… …等）の補間次数の信号補間を行うような使用状態であればよく、その補間次数に応じて従属接続される補間器６や複素乗算器７等の段数を選択すればよいものである。
【０１０８】
【発明の効果】
以上のように、請求項１に記載の発明によれば、補間手段は、同相信号及び直交信号を補間次数２で補間する初段補間器を含むか、初段補間器及び補間次数２で補間する１段以上の次段補間器を含む前段補間手段と、同相信号または直交信号の一方を補間次数２で補間する次続補間器を含んだ終段補間手段とによって形成し、それぞれの補間器により時間的に離散したサンプル信号の間で波形が滑らかに変化するように補間されるので、それぞれの補間器において変調信号の中心周波数の３倍の周波数を中心とする信号帯域に高調波が生じることがなく、有効に高調波の発生を抑圧することができ、しかも、終段補間手段において同相信号または直交信号の一方だけの補間を行っているので、次続補間器の構成ひいては直交周波数分割多重変調回路の構成が大幅に簡素化されるという効果がある。
【０１０９】
また、請求項２に記載の発明によれば、請求項１に記載の発明によって得られる効果に加えて、補間次数２で補間する補間器に、無限インパルス応答デジタル全域通過型フィルタとその無限インパルス応答デジタル全域通過型フィルタの信号遅延分だけ信号遅延させるデジタル遅延回路とを用いているので、この無限インパルス応答デジタル全域通過型フィルタのタップ段数を、既知の補間器で用いている有限インパルス応答デジタル低域通過型フィルタのタップ段数よりも大幅に少なくすることが可能になり、ロジック回路部の回路規模を増大させることなく、直交周波数分割多重変調回路の消費電力の増大を回避することができるという効果がある。
【０１１１】
さらに、請求項６に記載の発明によれば、単一の補間器に無限インパルス応答デジタル全域通過型フィルタとその無限インパルス応答デジタル全域通過型フィルタの信号遅延分だけ遅延するデジタル遅延回路とを用いているので、この無限インパルス応答デジタル全域通過型フィルタのタップ段数を、既知の補間器に用いている有限インパルス応答デジタル低域通過型フィルタのタップ段数よりも大幅に少なくすることができ、直交周波数分割多重変調回路の構成を簡素化できるとともに、ロジック回路部の回路規模を増大させることなく、直交周波数分割多重変調回路の消費電力の増大を回避できるという効果がある。
【０１１２】
この他に、請求項７及び請求項８に記載の発明によれば、無限インパルス応答デジタル全域通過型フィルタのタップ段数を、請求項２に記載の発明及び請求項６に記載の発明に用いている信号処理部のタップ段数に比べて、有限インパルス応答デジタル低域通過型フィルタのタップ段数をさらに少なくすることが可能になり、無限インパルス応答デジタル全域通過型フィルタの構成がより簡素化されるとともに、ロジック回路部の回路規模が増大することなく、直交周波数分割多重変調回路の消費電力の増大を確実に回避できるという効果がある。
【図面の簡単な説明】
【図１】本発明による直交周波数分割多重変調回路の第１の実施の形態であって、その要部構成を示すブロック図である。
【図２】本発明による直交周波数分割多重変調回路の第２の実施の形態であって、その要部構成を示すブロック図である。
【図３】図１に図示された直交周波数分割多重変調回路の各部に得られる信号波形図である。
【図４】無限インパルス応答デジタルフィルタの具体的構成の一例を示す回路図である。
【図５】無限インパルス応答デジタルフィルタの位相の変化状態を説明するための説明図である。
【図６】無限インパルス応答デジタルフィルタにおいてその周波数通過帯域内に発生する位相勾配数を変化させたときの位相の変化状態示す特性図である。
【図７】図５に図示された無限インパルス応答デジタルフィルタにおける周波数通過帯域内の位相差の変化状態を示す特性図である。
【図８】無限インパルス応答デジタルフィルタにおいて、位相勾配数をパラメータとしたときの群遅延の変化状態を示す特性図である。
【図９】無限インパルス応答デジタルフィルタにおいて、発生する位相勾配数と信号処理段におけるタップ段数とを決めたとき、乗算係数発生部に設定される係数値の一例を示す一覧表である。
【図１０】図９に図示された位相勾配数に１を加えた数を係数の数とした場合に、乗算係数発生部に設定される係数値の一例を示す一覧表である。
【図１１】図１０に示されるような係数値を設定した場合の同相信号補間器や直交信号補間器に用いられる無限インパルス応答デジタル全域通過型フィルタの構成の一例を示す回路図である。
【図１２】図１０に示されるような係数値を設定した場合の同相信号補間器や直交信号補間器に用いられる無限インパルス応答デジタル全域通過型フィルタの構成の他の例を示す回路図である。
【図１３】本発明による直交周波数分割多重変調回路の第３の実施の形態であって、その要部構成を示すブロック図である。
【図１４】本発明による直交周波数分割多重変調回路の第４の実施の形態であって、その要部構成を示すブロック図である。
【図１５】本発明による直交周波数分割多重変調回路の第５の実施の形態であって、その要部構成を示すブロック図である。
【図１６】本発明による直交周波数分割多重変調回路の第６の実施の形態であって、その要部構成を示すブロック図である。
【図１７】既知の直交周波数分割多重変調回路の構成の一例を示すブロック図である。
【図１８】図７に図示された直交周波数分割多重変調回路の各部に得られる信号波形図である。
【図１９】同相信号補間器及び直交信号補間器に用いられる有限インパルス応答デジタル低域通過型フィルタの基本回路例を示す回路図である。
【符号の説明】
１デジタル変調器
２シリアル−パラレル変換器（Ｓ／Ｐ）
３逆フーリエ変換器（ＩＦＦＴ）
４パラレル−シリアル変換器（Ｐ／Ｓ）
５初段補間器
５₁、５₃、６₁、１６₁、１６₃ 無限インパルス応答（ＩＩＲ）デジタル全域通過型フィルタ（９０°）
５₂、５₄、６₂、１６₂、１６₄ デジタル遅延器（ＤＬ）
５₅、６₃、１６₅ １８０°移相器（１８０°）
５₆、５₇、６₄、１６₆、１６₇ １回路２接点スイッチ
７、１７複素乗算器（クロスプロダクト演算器）
８、１８局部発振器
９、１９９０°移相器
１０デジタル−アナログ変換器（Ｄ／Ａ）
１１デジタルデータ入力端子
１２アナログ信号出力端子
１４、１４’、１４” 無限インパルス応答（ＩＩＲ）デジタル全域通過型フィルタ
１５間引き部
１６次段補間器

Claims

デジタル変調信号をサンプリング周波数の１／２の周波数を中心とした複数個のサブキャリアにマッピングして逆フーリエ変換を行い、複数個の逆フーリエ変換信号を出力する逆フーリエ変換手段と、前記複数個の逆フーリエ変換信号を、同相信号及び直交信号を個別に補間する前段補間手段と、前記同相信号または直交信号の一方を補間する終段補間手段とを有する補間手段とを備え、前記前段補間手段は、補間次数２で補間する初段補間器だけ、または、前記初段補間器と、前記初段補間器に縦続接続され、各段毎に、周波数スペクトラムを高域側にシフトする複素乗算器とそれに続く補間次数２で補間する次段補間器とからなる組み合わせ段を１段以上有しており、前記終段補間手段は、周波数スペクトラムを高域側にシフトする複素乗算器とそれに縦続接続された補間次数２で補間する次続補間器とを有していることを特徴とする直交周波数分割多重変調回路。
デジタル変調信号をサンプリング周波数の１／２の周波数を中心とした複数個のサブキャリアにマッピングして逆フーリエ変換を行い、複数個の逆フーリエ変換信号を出力する逆フーリエ変換手段と、前記複数個の逆フーリエ変換信号を、同相信号及び直交信号別に順次補間する前段補間手段と、前記同相信号または直交信号の一方を補間する終段補間手段とを有する補間手段とを備え、前記前段補間手段は、補間次数２で補間する初段補間器だけ、または、前記初段補間器と、前記初段補間器に縦続接続され、各段毎に、周波数スペクトラムを高域側にシフトする複素乗算器とそれに続く補間次数２で補間する次段補間器とからなる組み合わせ段を１段以上有しており、前記終段補間手段は、周波数スペクトラムを高域側にシフトする複素乗算器とそれに縦続接続された補間次数２で補間する次段補間器とを有するもので、前記各補間器は、同相信号または直交信号の一方を９０°移相する無限インパルス応答デジタル全域通過型フィルタと、前記同相信号または直交信号の他方を前記無限インパルス応答デジタル全域通過型フィルタの信号遅延分だけ遅延するデジタル遅延回路とを有していることを特徴とする直交周波数分割多重変調回路。
前記補間手段は、補間次数４で補間する場合、前記初段補間器のみを有する前記前段補間手段と前記終段補間手段とからなることを特徴とする請求項１または２に記載の直交周波数分割多重変調回路。
前記補間手段は、補間次数８で補間する場合、前記初段補間器及び前記１段の組み合わせ段を有する前記前段補間手段と前記終段補間手段とからなることを特徴とする請求項１または２に記載の直交周波数分割多重変調回路。
前記補間手段は、補間次数１６で補間する場合、前記初段補間器及び前記２段の次段補間器を有する前記前段補間手段と前記終段補間手段となることを特徴とする請求項１または２に記載の直交周波数分割多重変調回路。
デジタル変調信号をサンプリング周波数の１／２の周波数を中心とした複数個のサブキャリアにマッピングして逆フーリエ変換を行い、複数個の逆フーリエ変換信号を出力する逆フーリエ変換手段と、前記複数個の逆フーリエ変換信号の同相信号または直交信号の一方を補間次数２で補間する１つの補間器を有する補間手段とを備えており、前記補間器は、同相信号または直交信号の一方を９０°移相する無限インパルス応答デジタル全域通過型フィルタと、前記同相信号または直交信号の他方を前記無限インパルス応答デジタル全域通過型フィルタの信号遅延分だけ遅延するデジタル遅延回路とを有していることを特徴とする直交周波数分割多重変調回路。
前記無限インパルス応答デジタル全域通過型フィルタは、縦続接続された３以上の任意の整数ｎ段の信号処理部からなり、前記信号処理部のそれぞれが第１遅延部、第２遅延部、加算部、乗算部、乗算係数発生部を有し、前記信号処理部の動作周波数が前記無限インパルス応答デジタル全域通過型フィルタの信号出力周波数の２倍であり、前記信号処理部の動作周波数の１／４の周波数を中心とする信号帯域内に生じる位相勾配数がｎ−１になるように前記各部の定数を設定することを特徴とする請求項２乃至６のいずれか１項に記載の直交周波数分割多重変調回路。
前記無限インパルス応答デジタル全域通過型フィルタは、出力側から偶数段目の信号処理部だけを備え、前記動作周波数の１／２の周波数で動作させることを特徴とする請求項７に記載の直交周波数分割多重変調回路。