JP2002290366A - 直交周波数分割多重変調回路 - Google Patents

Abstract

(57)【要約】 【課題】 補間器にタップ段数の少ないＩＩＲデジタル
全域通過型フィルタ５₁、５₃ 、６₁ を有する１つ以上
の補間器５、６を用い、ロジック回路部の回路規模の増
大を防ぎ、消費電力を低減させる直交周波数分割多重変
調回路を提供する。 【解決手段】 デジタル変調信号を複数個のサブキャリ
アにマッピングして逆フーリエ変換を行い、複数（Ｎ）
点の逆フーリエ変換信号を出力する逆フーリエ変換段３
と、逆フーリエ変換信号を同相及び直交信号毎に補間す
る前段補間手段、同相または直交信号の一方を補間する
終段補間手段を有する補間手段とを備え、前段補間手段
は、補間次数２で補間する初段補間器５だけ、初段補間
器５、複素乗算器と次続の補間次数２で補間する次段補
間器との組み合わせ段を１段以上有し、終段補間手段
は、複素乗算器７と次続の補間次数２で補間する次続補
間器６を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直交周波数分割多
重変調回路に係り、特に、地上波デジタル放送やＭＭＡ
Ｃ（マルチメディア モバイル アクセス コミニュケ
ーション）の高速無線ＬＡＮ（ローカル エリア ネッ
トワーク）等のデジタル無線方式に用いられ、変調信号
を補間して出力するときにその補間次数を比較的大きく
した場合であっても、高調波の発生が抑圧され、補間器
の回路規模が大きくならない直交周波数分割多重変調回
路に関する。

【０００２】

【従来の技術】最近、放送の分野においては、これまで
の地上波アナログ放送に代わって、良好な放送品質を有
し、多くの放送チャネルの送信を可能にした地上波デジ
タル放送が脚光を浴びるようになってきた。そして、既
に欧米各国においては本放送が開始されているが、日本
においても間もなく実用化が見込まれている。

【０００３】欧州や日本における地上波デジタル放送に
おいては、放送信号に直交周波数分割多重（ＯＦＤＭ）
変調方式が採用されており、地上波デジタル放送を送信
する地上波デジタル放送送信機においては、直交周波数
分割多重変調信号を形成する直交周波数分割多重変調回
路が用いられている。

【０００４】従来、地上波デジタル放送送信機に用いら
れている直交周波数分割多重変調回路には、デジタル変
調信号を複数のサブキャリアにマッピングして、複数
（Ｎ）点の逆フーリエ変換を行う逆フーリエ変換（ＩＦ
ＦＴ）回路と、逆フーリエ変換回路の出力信号をサンプ
リング周波数の整数倍のサンプリング周波数で補間する
補間回路部とを備えている。

【０００５】ここで、図１７は、かかる既知の直交周波
数分割多重変調回路の構成の一例を示すブロック図であ
って、４倍のサンプリング周波数で補間する補間回路部
を備えているものである。

【０００６】また、図１８は、図１７に図示された直交
周波数分割多重変調回路の各部に得られる信号波形（周
波数スペクトラム）図である。

【０００７】図１７に示されるように、この直交周波数
分割多重変調回路は、デジタル変調器５１と、シリアル
−パラレル変換器（Ｓ／Ｐ）５２と、逆フーリエ変換器
（ＩＦＦＴ）５３と、パラレル−シリアル変換器（Ｐ／
Ｓ）５４と、有限インパルス応答（ＦＩＲ）低域通過型
フィルタ（ＬＰＦ）からなる同相信号補間器５５Ｉと、
有限インパルス応答（ＦＩＲ）低域通過型フィルタ（Ｌ
ＰＦ）からなる直交信号補間器５５Ｑと、同相信号乗算
器５６Ｉと、直交信号乗算器５６Ｑと、局部発振器５７
と、９０°移相器５８と、加算器５９と、デジタル−ア
ナログ変換器（Ｄ／Ａ）６０とからなり、同相信号補間
器５５Ｉ、直交信号補間器５５Ｑ、同相信号乗算器５６
Ｉ、直交信号乗算器５６Ｑ、局部発振器５７、９０°移
相器５８からなる部分が補間回路部を構成している。ま
た、同相信号乗算器５６Ｉ、同相信号乗算器５６Ｉ、局
部発振器５７、９０°移相器５８、加算器５９からなる
回路部分は、直交変調回路を構成している。

【０００８】そして、デジタル変調器５１は、入力がデ
ジタルデータ入力端子６１に接続され、出力がシリアル
−パラレル変換器５２の入力に接続される。逆フーリエ
変換器５３は、入力がシリアル−パラレル変換器５２の
出力に接続され、出力がパラレル−シリアル変換器５４
の入力に接続される。同相信号補間器５５Ｉは、入力が
パラレル−シリアル変換器５４の同相出力に接続され、
出力が同相信号乗算器５６Ｉの第１入力に接続される。
直交信号補間器５５Ｑは、入力がパラレル−シリアル変
換器５４の直交出力に接続され、出力が直交信号乗算器
５６Ｑの第１入力に接続される。同相信号乗算器５６Ｉ
は、第２入力が局部発振器５７の出力に接続され、出力
が加算器５９の第１入力に接続される。直交信号補間器
５５Ｑは、第２入力が９０°移相器５８を通して局部発
振器５７の出力に接続され、出力が加算器５９の第２入
力に接続される。デジタル−アナログ変換器６０は、入
力が加算器５９の出力に接続され、出力がアナログ信号
出力端子６２に接続される。

【０００９】前記構成による直交周波数分割多重変調回
路の動作を、図１７に図示の信号波形図を併用して説明
する。

【００１０】図１７に図示されていないデータ発生源か
らデジタルデータが出力されると、このデジタルデータ
は、デジタルデータ入力端子６１を通してデジタル変調
器５１に供給され、デジタル変調器５１においてサンプ
リング周波数ｆｓ’による四相位相シフトキーイング
（ＱＰＳＫ）等のデジタル変調を行い、デジタル変調器
５１から入力デジタルデータと同相の同相デジタル変調
信号（Ｉ）及び入力デジタルデータと９０°の位相差を
持つ直交デジタル変調信号（Ｑ）が出力される。次に、
同相デジタル変調信号及び直交デジタル変調信号は、そ
れぞれ、シリアル−パラレル変換器５２においてシリア
ル−パラレル変換され、同相パラレル信号及び直交パラ
レル信号として逆フーリエ変換器５３に供給される。逆
フーリエ変換器５３は、供給された同相パラレル信号及
び直交パラレル信号をそれぞれ複数個のサブキャリアに
マッピングするとともに、ヌル（０）となる複数のキャ
リアを加えて複数（Ｎ）点の逆フーリエ変換を行い、各
Ｎ個の同相逆フーリエ変換信号及び直交逆フーリエ変換
信号を出力する。次いで、各Ｎ個の同相逆フーリエ変換
信号及び直交逆フーリエ変換信号は、それぞれ、パラレ
ル−シリアル変換器５４においてパラレル−シリアル変
換され、図１８の第１段目に示すような信号スペクトル
を有する同相シリアル信号（Ｉ）及び直交シリアル信号
（Ｑ）としてサンプリング周波数ｆｓで同相信号補間器
５５Ｉ及び直交信号補間器５５Ｑに供給される。

【００１１】この場合、同相信号補間器５５Ｉ及び直交
信号補間器５５Ｑは、それぞれ、有限インパルス応答デ
ジタルフィルタからなるもので、サンプリング周波数ｆ
ｓに補間次数ｎ（整数で、本例においては４）を乗算し
たサンプリング周波数４ｆｓによる補間を行い、図１８
の第２段目に示されるような周波数スペクトラムを持つ
補間信号が形成される。その後、これらの補間信号は、
図１８の第２段目に示されるような有限インパルス応答
デジタル低域通過型フィルタの低域通過特性によって、
信号帯域の中間にある３つの周波数スペクトラムを持つ
信号が除去され、両端にある２つの周波数スペクトラム
を持つ信号だけが抽出され、それぞれ、同相信号乗算器
５６Ｉ及び直交信号乗算器５６Ｑに供給される。

【００１２】同相信号乗算器５６Ｉは、同相信号補間器
５５Ｉの出力信号とともに、局部発振器５７からサンプ
リング周波数ｆｓの局部発振信号が供給されてそれらの
信号が乗算され、また、直交信号乗算器５６Ｑは、直交
信号乗算器５６Ｑの出力信号とともに、局部発振器５７
のサンプリング周波数ｆｓの局部発振信号を９０°移相
器５８により９０°移相させた局部発振信号が供給され
てそれらの信号が乗算され、それぞれ、図１８の第４段
目に示されるような周波数スペクトラムを持つ信号が得
られる。これらの信号は、加算器５９で加算された後、
デジタル−アナログ変換器６０に供給されてデジタル−
アナログ変換され、アナログ信号としてアナログ信号出
力端子６２に供給される。

【００１３】ここで、図１９は、同相信号補間器５５Ｉ
及び直交信号補間器５５Ｑに用いられる有限インパルス
応答（ＦＩＲ）デジタルフィルタの基本回路例を示す回
路図である。

【００１４】図１９に示されるように、この有限インパ
ルス応答（ＦＩＲ）デジタル低域通過型フィルタ５５Ｉ
（５５Ｑ）は、入力端子Ｓｉｎと、出力端子Ｓｏｕｔ
と、８個の遅延部６３₁ 乃至６３₈ と、９個の乗算部６
４₁ 乃至６４₉ と、９個の乗算係数発生部６５₁ 乃至６
５₉ と、加算部６６とを備え、それらは図１８に図示さ
れるように相互接続されている。

【００１５】なお、図１９に図示の有限インパルス応答
（ＦＩＲ）デジタル低域通過型フィルタは、タップ（信
号段）段数が９タップのものとして示されているが、図
１８の第２段目に示されるような低域通過特性、例え
ば、振幅が０ｄＢになる通過帯域が０乃至０．０９ｆｓ
の範囲内にあり、振幅が−６０ｄＢ以下になる阻止帯域
が０．１６乃至０．５ｆｓの範囲内にあり、通過帯域と
阻止帯域の間の振幅立ち下がり領域が０．０９乃至０．
１６ｆｓの範囲内にあるような特性を得るためには、実
際のタップの段数として５０タップ以上が必要になる。

【００１６】

【発明が解決しようとする課題】前記既知の直交周波数
分割多重変調回路は、同相信号補間器５５Ｉ及び直交信
号補間器５５Ｑに用いられる有限インパルス応答デジタ
ル低域通過型フィルタの補間次数ｎを、４のような大き
い次数にした場合、広い帯域にわたり高調波が発生する
ので、これを抑圧する必要がある。また、その補間次数
の大きさに応じて有限インパルス応答デジタル低域通過
型フィルタの遮断特性を急峻なものにする必要がある。
そして、このように帯域幅が広く、かつ、遮断特性が急
峻な有限インパルス応答デジタル低域通過型フィルタ
は、そのタップ数が前述のように５０タップ以上にな
り、直交周波数分割多重変調回路のロジック回路部の回
路規模が大きくなって、直交周波数分割多重変調回路に
おける消費電力が増大してしまうことになる。

【００１７】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、補間手段として縦続接続
した補間次数２の補間器を用いるとともに、その補間器
に無限インパルス応答デジタル全域通過型フィルタを含
めることにより、高調波の発生を抑圧し、ロジック回路
部の回路規模の増大を防ぐようにした直交周波数分割多
重変調回路を提供することにある。

【００１８】

【課題を解決するための手段】前記目的を達成するため
に、本発明による直交周波数分割多重変調回路は、デジ
タル変調信号をサンプリング周波数の１／２の周波数を
中心とした複数個のサブキャリアにマッピングして逆フ
ーリエ変換を行い、複数個の逆フーリエ変換信号を出力
する逆フーリエ変換手段と、複数個の逆フーリエ変換信
号を、同相信号及び直交信号を個別に補間する前段補間
手段と、同相信号または直交信号の一方を補間する終段
補間手段とを有する補間手段とを備え、前段補間手段
は、補間次数２で補間する初段補間器だけ、または、初
段補間器と、初段補間器に縦続接続され、各段毎に、周
波数スペクトラムを高域側にシフトする複素乗算器とそ
れに続く補間次数２で補間する次段補間器とからなる組
み合わせ段を１段以上有しており、終段補間手段は、周
波数スペクトラムを高域側にシフトする複素乗算器とそ
れに従続接続された補間次数２で補間する次続補間器と
を有する第１の手段を具備する。

【００１９】前記第１の手段によれば、補間手段は、同
相信号及び直交信号を補間次数２で補間する初段補間器
を含むか、初段補間器及び補間次数２で補間する１段以
上の次段補間器を含む前段補間手段と、同相信号または
直交信号の一方を補間次数２で補間する次続補間器を含
んだ終段補間手段とによって形成し、それぞれの補間器
により時間的に離散したサンプル信号の間で波形が滑ら
かに変化するように補間されるので、それぞれの補間器
において変調信号の中心周波数の３倍の周波数を中心と
する信号帯域に高調波が生じることがなく、有効に高調
波の発生を抑圧することができ、しかも、終段補間手段
において同相信号または直交信号の一方だけの補間を行
っているので、次続補間器の構成ひいては直交周波数分
割多重変調回路の構成が大幅に簡素化される。

【００２０】また、前記目的を達成するために、本発明
による直交周波数分割多重変調回路は、デジタル変調信
号をサンプリング周波数の１／２の周波数を中心とした
複数個のサブキャリアにマッピングして逆フーリエ変換
を行い、複数個の逆フーリエ変換信号を出力する逆フー
リエ変換手段と、複数個の逆フーリエ変換信号を、同相
信号及び直交信号を個別に補間する前段補間手段と、同
相信号または直交信号の一方を補間する終段補間手段と
を有する補間手段とを備え、前段補間手段は、補間次数
２で補間する初段補間器だけ、または、初段補間器と、
初段補間器に縦続接続され、各段毎に、周波数スペクト
ラムを高域側にシフトする複素乗算器とそれに続く補間
次数２で補間する次段補間器とからなる組み合わせ段を
１段以上有しており、終段補間手段は、周波数スペクト
ラムを高域側にシフトする複素乗算器とそれに従続接続
された補間次数２で補間する次続補間器とを有するもの
で、各補間器は、同相信号または直交信号の一方を９０
°移相する無限インパルス応答デジタル全域通過型フィ
ルタと、同相信号または直交信号の他方を無限インパル
ス応答デジタル全域通過型フィルタの信号遅延分だけ遅
延するデジタル遅延回路とを有する第２の手段を具備す
る。

【００２１】前記第２の手段によれば、前記第１の手段
によって得られる機能に加えて、補間次数２で補間する
補間器に、無限インパルス応答デジタル全域通過型フィ
ルタとその無限インパルス応答デジタル全域通過型フィ
ルタの信号遅延分だけ信号遅延させるデジタル遅延回路
とを用いているので、この無限インパルス応答デジタル
全域通過型フィルタのタップ段数を、既知の補間器で用
いている有限インパルス応答デジタル低域通過型フィル
タのタップ段数よりも大幅に少なくすることが可能にな
り、ロジック回路部の回路規模を増大させることなく、
直交周波数分割多重変調回路の消費電力の増大を回避す
ることができる。

【００２２】さらに、前記目的を達成するために、本発
明による直交周波数分割多重変調回路は、デジタル変調
信号をサンプリング周波数の１／２の周波数を中心とし
た複数個のサブキャリアにマッピングして逆フーリエ変
換を行い、複数個の逆フーリエ変換信号を出力する逆フ
ーリエ変換手段と、複数個の逆フーリエ変換信号の同相
信号または直交信号の一方を補間次数２で補間する１つ
の補間器を有する補間手段とを備えている第３の手段を
具備する。

【００２３】前記第３の手段によれば、前記第１の手段
によって得られる機能に加え、補間手段として１つの補
間器を用いているだけであるので、その分、補間手段の
構成ひいては直交周波数分割多重変調回路の構成が著し
く簡素化される。

【００２４】また、前記目的を達成するために、本発明
による直交周波数分割多重変調回路は、デジタル変調信
号をサンプリング周波数の１／２の周波数を中心とした
複数個のサブキャリアにマッピングして逆フーリエ変換
を行い、複数個の逆フーリエ変換信号を出力する逆フー
リエ変換手段と、複数個の逆フーリエ変換信号の同相信
号または直交信号の一方を補間次数２で補間する１つの
補間器を有する補間手段とを備えており、補間器は、同
相信号または直交信号の一方を９０°移相する無限イン
パルス応答デジタル全域通過型フィルタと、同相信号ま
たは直交信号の他方を前記無限インパルス応答デジタル
全域通過型フィルタの信号遅延分だけ遅延するデジタル
遅延回路とを有している第４の手段を具備する。

【００２５】前記第４の手段によれば、前記第３の手段
によって得られる機能に加え、単一の補間器に無限イン
パルス応答デジタル全域通過型フィルタとその無限イン
パルス応答デジタル全域通過型フィルタの信号遅延分だ
け遅延するデジタル遅延回路とを用いているので、この
無限インパルス応答デジタル全域通過型フィルタのタッ
プ段数を、既知の補間器に用いている有限インパルス応
答デジタル低域通過型フィルタのタップ段数よりも大幅
に少なくすることができ、直交周波数分割多重変調回路
の構成を簡素化できるとともに、ロジック回路部の回路
規模を増大させることなく、直交周波数分割多重変調回
路の消費電力の増大を回避できる。

【００２６】この場合、前記第２及び第４の手段におけ
る無限インパルス応答デジタル全域通過型フィルタは、
信号処理部が出力側から偶数段目の信号処理部だけを備
えており、動作周波数の１／２の周波数で動作するもの
であることが好ましい。

【００２７】このような構成にすれば、無限インパルス
応答デジタル全域通過型フィルタのタップ段数を、前記
第２及び第４の手段に用いている信号処理部のタップ段
数に比べ、有限インパルス応答デジタル低域通過型フィ
ルタのタップ段数をさらに少なくすることができ、無限
インパルス応答デジタル全域通過型フィルタの構成がよ
り簡素化されるとともに、ロジック回路部の回路規模が
増大することなく、直交周波数分割多重変調回路の消費
電力が増大を確実に回避できる。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２９】図１は、本発明による直交周波数分割多重
変調回路の第１の実施の形態であって、その要部構成を
示すブロック図であり、補間次数２の補間器を２つ縦続
接続したことにより、補間次数４の信号補間を行った例
を示すものである。

【００３０】図１に示されるように、第１の実施の形態
の直交周波数分割多重変調回路は、デジタル変調器１
と、シリアル−パラレル変換器（Ｓ／Ｐ）２と、逆フー
リエ変換器（ＩＦＦＴ）３と、パラレル−シリアル変換
器（Ｐ／Ｓ）４と、初段補間器５と、次続補間器６と、
複素乗算器（クロスプロダクト演算器）７と、局部発振
器８と、９０°移相器９と、デジタル−アナログ変換器
（Ｄ／Ａ）１０と、デジタルデータ入力端子１１と、ア
ナログ信号出力端子１２とを備えている。

【００３１】この場合、初段補間器５は、９０°移相器
を構成する第１無限インパルス応答（ＩＩＲ）デジタル
全域通過型フィルタ（図示記号９０°）５₁ と、第１無
限インパルス応答デジタル全域通過型フィルタ５₁ の信
号遅延と同じ信号遅延を与える第１デジタル遅延器（図
示記号ＤＬ）５₂ と、９０°移相器を構成する第２無限
インパルス応答デジタル全域通過型フィルタ（図示記号
９０°）５₃ と、第２無限インパルス応答デジタル全域
通過型フィルタ５₃ の信号遅延と同じ信号遅延を与える
第２デジタル遅延器（図示記号ＤＬ）５₄ と、１８０°
移相器（図示記号１８０°）５₅ と、第１の１回路２接
点スイッチ５₆ と第２の１回路２接点スイッチ５₇ とか
らなる。次続補間器６は、９０°移相器を構成する第１
無限インパルス応答（ＩＩＲ）デジタル全域通過型フィ
ルタ（図示記号９０°）６₁ と、第１無限インパルス応
答デジタル全域通過型フィルタ６₁ の信号遅延と同じ信
号遅延を与える第１デジタル遅延器（ＤＬ）６₂ と、１
８０°移相器（図示記号１８０°）６₃ と、１回路２接
点スイッチ６₄ とからなる。

【００３２】デジタル変調器１は、入力がデジタルデー
タ入力端子１１に接続され、出力がシリアル−パラレル
変換器２の入力に接続される。逆フーリエ変換器３は、
入力がシリアル−パラレル変換器２の出力に接続され、
出力がパラレル−シリアル変換器４の入力に接続され
る。初段補間器５において、第１無限インパルス応答デ
ジタル全域通過型フィルタ５₁ は、入力がパラレル−シ
リアル変換器４のＩ出力に接続され、出力がスイッチ５
₆ の一方の固定接点に接続される。第１デジタル遅延器
５₂ は、入力がパラレル−シリアル変換器４のＱ出力に
接続され、出力がスイッチ５₆ の他方の固定接点に接続
される。第２無限インパルス応答デジタル全域通過型フ
ィルタ５₃ は、入力がパラレル−シリアル変換器４のＱ
出力に接続され、出力が１８０°移相器５₅ の入力に接
続される。１８０°移相器５₅ は、出力がスイッチ５₇
の一方の固定接点に接続される。第２デジタル遅延器５
₄ は、入力がパラレル−シリアル変換器４のＩ出力に接
続され、出力がスイッチ５₇の他方の固定接点に接続さ
れる。

【００３３】次続補間器６において、第１無限インパル
ス応答デジタル全域通過型フィルタ６₁ は、入力が複素
乗算器７の第１出力に接続され、出力が１８０°移相器
６₃の入力に接続される。１８０°移相器６₃ は、出力
がスイッチ６₄ の一方の固定接点に接続される。第１デ
ジタル遅延器６₂ は、入力が複素乗算器７の第２出力に
接続され、出力がスイッチ６₄ の他方の固定接点に接続
される。複素乗算器７は、第１入力がスイッチ５₆ の可
動接点に接続され、第２入力がスイッチ５₇ の可動接点
に接続され、第３入力が局部発振器８の出力に接続さ
れ、第４入力が９０°移相器９の出力に接続される。９
０°移相器９は、入力が局部発振器８の出力に接続され
る。デジタル−アナログ変換器１０は、入力がスイッチ
６₄ の可動接点に接続され、出力がアナログ信号出力端
子１２に接続される。

【００３４】次いで、図３は、図１に図示された直交周
波数分割多重変調回路の各部に得られる信号波形（周波
数スペクトラム）図である。

【００３５】前記構成を有する第１の実施の形態の直交
周波数分割多重変調回路の動作を、図３に図示の信号波
形図を併用して説明する。

【００３６】いま、データ発生源（図示なし）から出力
されたデジタルデータがデジタルデータ入力端子１１に
印加されると、そのデジタルデータがデジタル変調器１
に供給される。デジタル変調器１は、供給されたデジタ
ルデータをサンプリング周波数ｆｓ’によって四相位相
シフトキーイング（ＱＰＳＫ）等のデジタル変調を行
い、そのＩ出力から入力デジタルデータと同相の同相デ
ジタル変調信号（Ｉ）を出力し、そのＱ出力から入力デ
ジタルデータと９０°の位相差を持つ直交デジタル変調
信号（Ｑ）を出力する。次に、同相デジタル変調信号及
び直交デジタル変調信号は、それぞれ、シリアル−パラ
レル変換器２においてシリアル−パラレル変換され、同
相パラレル信号及び直交パラレル信号として逆フーリエ
変換器３に供給される。逆フーリエ変換器３は、供給さ
れた同相パラレル信号及び直交パラレル信号をそれぞれ
複数個のサブキャリアにマッピングするとともに、ヌル
（０）となる複数個のサブキャリアも加えて、複数
（Ｎ）点の逆フーリエ変換を行い、それぞれＮ個の同相
逆フーリエ変換信号及び直交逆フーリエ変換信号を出力
する。次いで、Ｎ個の同相逆フーリエ変換信号及び直交
逆フーリエ変換信号は、パラレル−シリアル変換器４に
おいてそれぞれパラレル−シリアル変換され、中心周波
数がサンプリング周波数ｆｓの１／２である図３の第１
段目に示すような信号スペクトルを有する同相シリアル
信号及び直交シリアル信号（変調信号）が出力される。
これらの同相シリアル信号及び直交シリアル信号は初段
補間器５に供給される。

【００３７】初段補間器５は、サンプリング周波数ｆｓ
の同相シリアル信号及び直交シリアル信号（変調信号）
が入力され、同相シリアル信号及び直交シリアル信号に
対して信号補間を行い、サンプリング周波数ｆｓの２倍
の周波数２ｆｓの同相シリアル補間信号及び直交シリア
ル補間信号を出力する。このとき、信号変化が滑らかに
なるような信号補間が行われるので、図３の第２段目に
示す周波数スペクトラムＦの波形のように、サンプリン
グ周波数ｆｓの２倍の周波数２ｆｓで出力しても、周波
数１．５ｆｓを中心とする周波数帯域内に高調波が発生
しない。

【００３８】次いで、同相シリアル補間信号及び直交シ
リアル補間信号は、複素乗算器７において、周波数ｆｓ
／２の局部発振器８からの局部発振信号、及び、その局
部発振信号を９０°移相した直交局部発振信号と複素乗
算される。その複素乗算の結果、図３の第３段目に示す
周波数スペクトラムＪの波形のように、同相シリアル補
間信号及び直交シリアル補間信号は、ＯＦＤＭ変調信号
の中心周波数がｆｓ／２だけ高域側にシフトされてｆｓ
になり、２ｆｓのサンプリング周波数で出力される。

【００３９】続く、次続補間器６は、複素乗算器７から
出力される同相シリアル補間信号または直交シリアル補
間信号のいずれか一方に対して補間次数２で信号補間を
行う。ここで、同相シリアル補間信号または直交シリア
ル補間信号のいずれか一方だけの信号補間を行っている
理由は、同相シリアル補間信号または直交シリアル補間
信号のいずれも直流成分を含んでいないからである。こ
の信号補間により、次続補間器６からサンプリング周波
数４ｆｓの同相シリアル補間信号または直交シリアル補
間信号が出力される。このときに、次続補間器６は、初
段補間器５と同様の信号補間を行っているので、図３の
第４段目に示す周波数スペクトラムＫの波形のように、
ｆｓの４倍のサンプリング周波数４ｆｓで出力しても、
周波数３ｆｓを中心とする周波数帯域内に高調波が発生
しない。

【００４０】この後、補間次数４で信号補間が行われた
同相シリアル補間信号または直交シリアル補間信号は、
デジタル−アナログ変換器１０に供給され、そこでアナ
ログ信号に変換される。その結果、アナログ信号出力端
子１２からＯＦＤＭ変調された信号成分を持ち、かつ、
次数４で信号補間されたシリアル補間信号が出力され
る。

【００４１】次に、初段補間器５において、９０°移相
器を構成する第１無限インパルス応答デジタル全域通過
型フィルタ５₁ と、第１デジタル遅延器５₂ と、第１の
１回路２接点スイッチ５₆ とによって直交シリアル信号
に対する補間信号、すなわち直交シリアル補間信号を得
る動作経緯について説明する。

【００４２】よく知られているように、直交変調信号は
同相変調信号に対して９０°の位相遅れを持った信号で
あるので、同相変調信号の位相を９０°だけ遅らせれ
ば、その信号は直交変調信号と同じ位相状態になる。そ
こで、この第１の実施の形態においては、同相シリアル
信号を第１無限インパルス応答デジタル全域通過型フィ
ルタ５₁ を通すことにより９０°だけ位相を遅らせ、同
時に、直交シリアル信号を第１デジタル遅延器５₂ で第
１無限インパルス応答デジタル全域通過型フィルタ５₁
で生じる群遅延時間分だけ遅延させることにより、同相
シリアル信号を直交シリアル信号と同じ位相状態にして
いる。このとき、第１無限インパルス応答デジタル全域
通過型フィルタ５₁ を後述するような構成にすれば、第
１無限インパルス応答デジタル全域通過型フィルタ５₁
から出力されるシリアル信号は、第１デジタル遅延器５
₂ から出力されるシリアル信号の時間補間を行った信号
になり、第１無限インパルス応答デジタル全域通過型フ
ィルタ５₁ の出力信号及び第１デジタル遅延器５₂ の出
力信号がサンプリング周波数ｆｓの信号になる。これら
の信号を第１の１回路２接点スイッチ５₆ に供給し、そ
の可動接点をサンプリング周波数ｆｓの２倍の周波数２
ｆｓで切換えると、第１の１回路２接点スイッチ５₆ か
ら次数２で補間された直交シリアル補間信号が出力され
る。

【００４３】次いで、初段補間器５において、９０°移
相器を構成する第２無限インパルス応答デジタル全域通
過型フィルタ５₃ と、第２デジタル遅延器５₄ と、１８
０°移相器５₅ と、第２の１回路２接点スイッチ５₇ と
により、同相シリアル信号に対する補間信号、すなわち
同相シリアル補間信号を得る動作経緯について説明す
る。

【００４４】よく知られているように、同相変調信号は
直交変調信号に対して９０°の位相進みを持った信号で
あるとともに、直交変調信号に対して２７０°の位相遅
れを持った信号でもあるので、同相変調信号の位相を２
７０°だけ遅らせれば、同相変調信号は直交変調信号と
同じ位相状態になる。そこで、この第１の実施の形態に
おいては、直交シリアル信号を第２無限インパルス応答
デジタル全域通過型フィルタ５₃ を通すことにより９０
°だけ位相を遅らせ、さらに、１８０°移相器５₅ を通
すことにより１８０°だけ位相を遅らせて全体で２７０
°の位相を遅らせている。なお、位相を１８０°遅らせ
ることは、信号の極性（符号）を反転させることと等価
であるので、１８０°移相器５₅ は、デジタル信号の極
性（符号）を反転させるインバータによって構成するこ
とが可能である。

【００４５】一方、同相シリアル信号については、第２
デジタル遅延器５₄ を通して第２無限インパルス応答デ
ジタル全域通過型フィルタ５₃ で生じる群遅延時間分だ
け遅延させ、同相シリアル信号を直交シリアル信号と同
じ位相状態にしている。このときも、第２無限インパル
ス応答デジタル全域通過型フィルタ５₃ を後述するよう
な構成にすれば、第２無限インパルス応答デジタル全域
通過型フィルタ５₃ から出力されるシリアル信号は、第
２デジタル遅延器５₄ から出力されるシリアル信号の時
間補間を行った信号になる。これらの信号を第２の１回
路２接点スイッチ５₇ に供給し、その可動接点をサンプ
リング周波数ｆｓの２倍の周波数２ｆｓで切換えると、
第２の１回路２接点スイッチ５₇ から次数２で補間され
た同相シリアル補間信号が出力される。

【００４６】このようにして、初段補間器５からは、補
間次数２で補間された同相シリアル補間信号及び直交シ
リアル補間信号が出力される。

【００４７】この後、次続補間器６の動作は、そのサン
プリング周波数が初段補間器５のサンプリング周波数の
２倍になっている点が異なっているだけで、その他の動
作は初段補間器５の動作と同じである。このため、次段
補間器６の動作については、これ以上の説明を省略す
る。

【００４８】続く、図４は、図１に図示された無限イン
パルス応答デジタル全域通過型フィルタの具体的構成の
一例を示す回路図であり、図５は、無限インパルス応答
デジタル全域通過型フィルタの位相の変化状態を説明す
るための説明図である。図６は、無限インパルス応答デ
ジタル全域通過型フィルタにおいてその周波数通過帯域
内に発生する位相勾配数を変化させたときの位相の変化
状態を示す特性図であり、図７は、図６に図示の特性を
持つ無限インパルス応答デジタル全域通過型フィルタに
おける周波数通過帯域内の位相差の変化状態を示す特性
図である。図８は、無限インパルス応答デジタル全域通
過型フィルタにおいて、位相勾配数をパラメータとした
ときの群遅延の変化状態を示す特性図であり、図９は、
無限インパルス応答デジタル全域通過型フィルタにおい
て、発生する位相勾配数と信号処理段におけるタップ段
数とを決めたとき、乗算係数発生部に設定される係数値
の一例を示す一覧表である。図１０は、位相勾配数に１
を加えた数を係数の数とした場合に、乗算係数発生部に
設定される係数値を示す一覧表である。図１１は、位相
勾配ｍに対してｍ＋１係数の数を有する場合、図４に図
示の無限インパルス応答デジタル全域通過型フィルタか
ら奇数番目のタップ段を省略した無限インパルス応答デ
ジタル全域通過型フィルタの具体的構成の一例を間引き
部ともに示した回路図である。

【００４９】図４乃至図１１を用い、本発明の９０°移
相器に用いられる無限インパルス応答デジタル全域通過
型フィルタについて説明する。

【００５０】図４に示されるように、この無限インパル
ス応答デジタルフィルタ１４は、入力端子Ｓｉｎと、出
力端子Ｓｏｕｔと、出力端子Ｓｏｕｔ側から入力端子Ｓ
ｉｎ側に順番に接続された８つのタップ段１４₁ 乃至１
４₈ と、共通加算器１４₉ とを備えている。この場合、
各タップ段１４₁ 乃至１４₈ は、それぞれ、第１遅延部
１４₁₁乃至１４₈₁と、第２遅延部１４₁₂乃至１４₈₂と、
加算部１４₁₃乃至１４ ₈₃と、乗算部１４₁₄乃至１４
₈₄と、乗算係数発生部１４₁₅乃至１４₈₅とからなってお
り、各タップ段１４₁ 乃至１４₈ において、それぞれの
第１遅延部１４₁₁乃至１４₈₁、第２遅延部１４₁₂乃至１
４₈₂、加算部１４₁₃乃至１４₈₃、乗算部１４ ₁₄乃至１４
₈₄、乗算係数発生部１４₁₅乃至１４₈₅は、図４に図示さ
れるように相互接続されている。

【００５１】次に、図５は、この無限インパルス応答デ
ジタル全域通過型フィルタ１４の出力位相の変化状態を
示すもので、デジタル信号遅延器の出力位相の変化状態
とともに示すものである。

【００５２】図５において、縦軸は位相、横軸は周波数
であり、実線は無限インパルス応答デジタル全域通過型
フィルタ１４の位相の変化状態であり、一点鎖線はデジ
タル信号遅延器の位相の変化状態である。

【００５３】図５に示されるように、サンプリング周波
数ｆｓの１／４の周波数ｆｓ／４を中心とする信号帯域
（点線で示す範囲）内において、デジタル信号遅延器の
位相の変化状態は、信号帯域の下限周波数値から上限周
波数値に向かうに従って位相値が直線的に変化し、位相
値が−２πにまで達すると位相値が０に跳躍し、上限周
波数値に向うに従って再び位相値が直線的に変化する。
これに対し、無限インパルス応答デジタルフィルタ１４
の位相の変化状態も、信号帯域の下限周波数値から上限
周波数値に向かうに従って位相値がデジタル信号遅延回
路と同じ位相勾配で直線的に変化し、位相値が−２πに
まで達すると位相値０に跳躍し、上限周波数値に向かう
に従って再び位相値が直線的に変化するもので、無限イ
ンパルス応答デジタル全域通過型フィルタ１４の位相値
とデジタル信号遅延器の位相値との間の位相差は、信号
帯域内で常時−（π／２）、すなわち−９０°を保って
いる。

【００５４】この場合、位相勾配は、周波数変化に対す
る位相変化の割合を表すもので、周波数が０からｆｓま
での間に−２π毎の位相変化が何回発生するかによって
定義される。例えば、周波数が０からｆｓまでの間の累
積位相が−６πであれば、位相勾配は３になる。

【００５５】なお、位相勾配は、その定義から群遅延時
間にもなるもので、サンプリング時間を単位とした遅延
時間を示している。例えば、位相勾配が３であれば、群
遅延は３クロックとなる。

【００５６】次いで、図６は、無限インパルス応答デジ
タル全域通過型フィルタ１４において、周波数帯域内に
発生する位相勾配数を変化させた場合の位相の変化状態
を示す。

【００５７】図６において、縦軸は度（ｄｅｇ）で表し
た位相、横軸はラジアン（ｒａｄ）で表した周波数（２
πラジアンがサンプリング周波数に対応する）であり、
実線は無限インパルス応答デジタルフィルタ１４の位相
勾配数を５にした場合の位相の変化状態、点線は無限イ
ンパルス応答デジタル全域通過型フィルタ１４の位相勾
配数を７にした場合の位相の変化状態である。

【００５８】図６に示されるように、無限インパルス応
答デジタル全域通過型フィルタ１４を構成する各第１遅
延部１４₁₁乃至１４₈₁及び第２遅延部１４₁₂乃至１４₈₂
のそれぞれの遅延定数ｚ^-1、各乗算係数発生部１４₁₅乃
至１４₈₅のそれぞれの係数Ｃ ₁ 乃至Ｃ₈ を適宜選択する
ことにより、無限インパルス応答デジタル全域通過型フ
ィルタ１４の位相の変化状態は、デジタル信号の周波数
帯域（０．１π乃至０．９πラジアン）内で略直線状態
になり、全周波数帯域（０乃至２πラジアン）で位相勾
配数が５または７となるような変化状態になる。

【００５９】続いて、図７は、無限インパルス応答デジ
タル全域通過型フィルタ１４の信号帯域内における無限
インパルス応答デジタル全域通過型フィルタ１４の位相
とデジタル信号遅延器の位相との差を表す位相差の変化
状態を示す特性図である。

【００６０】図７において、縦軸は度（ｄｅｇ）で表し
た位相差、横軸はラジアン（ｒａｄ）で表した周波数で
あり、曲線Ａは無限インパルス応答デジタル全域通過型
フィルタ１４の位相勾配数を５にしたときの位相差の変
化状態、曲線Ｂは無限インパルス応答デジタル全域通過
型フィルタ１４の位相勾配数を７にしたときの位相差の
変化状態である。

【００６１】図７に図示の曲線Ａ及び曲線Ｂに示される
ように、デジタル信号の周波数帯域（０．１π乃至０．
９πラジアン）内において、無限インパルス応答デジタ
ル全域通過型フィルタ１４は、５つまたは７つの位相差
変化部分を有するものの、それらの位相差は−９０°の
近傍の範囲内に収まっている。

【００６２】続く、図８は、無限インパルス応答デジタ
ル全域通過型フィルタ１４において、位相勾配数をパラ
メータとしたときの群遅延の変化状態を示す特性図であ
る。

【００６３】図８において、縦軸はサンプル数（ｓａｍ
ｐｌｅ）を基準として表した群遅延、横軸はラジアン
（ｒａｄ）で表した周波数であり、６本の曲線Ａ３乃至
Ａ８は無限インパルス応答デジタル全域通過型フィルタ
１４の位相勾配数をそれぞれ３乃至８にしたときの群遅
延の変化状態である。

【００６４】図８に図示の曲線Ａ３乃至Ａ８に示される
ように、デジタル信号の周波数帯域（０．１π乃至０．
９πラジアン）内において、無限インパルス応答デジタ
ル全域通過型フィルタ１４の群遅延の変化状態は、位相
勾配数が３から８に増えるに従って変化状態が順次小さ
くなるものの、全体的にその変化状態は限られた範囲内
に収まっている。

【００６５】このような特性を持つ無限インパルス応答
デジタル全域通過型フィルタ１４として、その位相勾配
数が例えば３以上になるように、第１遅延部１４₁₁乃至
１４ ₈₁及び第２遅延部１４₁₂乃至１４₈₂のそれぞれの遅
延定数ｚ^-1、各乗算係数発生部１４₁₅乃至１４₈₅のそれ
ぞれの係数Ｃ₁ 乃至Ｃ₈ を適宜選択すれば、デジタル信
号の周波数帯域内において無限インパルス応答デジタル
全域通過型フィルタ１４から出力される直交（Ｑ）信号
とデジタル信号遅延器から出力される同相（Ｉ）信号と
の位相差をほぼ９０°にすることができ、直交（Ｑ）信
号と同相（Ｉ）信号の群遅延が殆んど同じになる。

【００６６】次に、図９は、無限インパルス応答デジタ
ル全域通過型フィルタ１４において、発生する位相勾配
数とタップ段数とを決めたとき、乗算係数発生部に設定
される係数値の一例を示す一覧表である。

【００６７】図９において、最も左側の欄が位相勾配数
（表では位相勾配と表記している）、次の欄がタップ段
数（表では係数の数と表記している）、その次の欄が乗
算係数発生部に設定される係数値（表では図２の乗算係
数発生部に図示された係数Ｃ ₁ 、Ｃ₂ 、… …、Ｃ₈ と
表記しており、図４に図示されていない９番目及び１０
番目のタップ段の各乗算係数発生部の係数をＣ₉ 、Ｃ₁₀
と表記している）である。

【００６８】図９に示されるように、最上段の構成例で
は、位相勾配が４、係数の数が５のとき、係数Ｃ₁ が
２．５×１０^-7に、係数Ｃ₂ が−０．４×１０^-1に、係
数Ｃ₃が−９．１×１０^-7に、係数Ｃ₄ が−９．３×１
０^-2に、係数Ｃ₅ が−３．２×１０^-6にそれぞれ設定さ
れる。同じように、第２段以降の構成例においても、位
相勾配、係数の数に応じて、係数の数に合致した数の各
係数Ｃ₁ 乃至Ｃ₁₀がそれぞれ図示の値に設定される。

【００６９】ところで、図９に示される各係数Ｃ₁ 乃至
Ｃ₁₀の係数値を見ると、位相勾配が４で係数の数が５の
とき、位相勾配が６で係数の数が７のとき、位相勾配が
８で係数の数が９のときのそれぞれにおいて、奇数番目
の係数Ｃ₁ 、Ｃ₃ 、Ｃ₅ 、Ｃ ₇ 、Ｃ₉ の係数値は、指数
を含む数値が１０^-6、１０^-7、１０^-8、１０^-9になって
いて、有効桁を５桁としたとき、これらの数値を含む各
係数値は実質的に０になる。

【００７０】次いで、図１０は、図９に示された位相勾
配数に１を加えた数を係数の数とした場合に、乗算係数
発生部に設定される係数値を示す一覧表である。

【００７１】図１０において、最も左側の欄が位相勾
配、次の欄が係数の数、その次の欄が係数Ｃ₁ 、Ｃ₂ 、
… …、Ｃ₉ であって、位相勾配と係数の数との間に、
位相勾配がｍであるとき、係数の数がｍ＋１となる組み
合わせの各係数Ｃ₁ 、Ｃ₂ 、……、Ｃ₉ の係数値を示し
たものである。

【００７２】図１０に示されるように、位相勾配がｍ
で、係数の数がそれより１つ多いｍ＋１となる組み合わ
せ、位相勾配が２乃至８で、それに対応した係数の数が
３乃至９のものにおいては、奇数番目の係数Ｃ₁ 、
Ｃ₃ 、Ｃ₅ 、Ｃ₇ 、Ｃ₉ のいずれの係数値も、指数を含
む数値が１０^-5、１０^-6、１０^-7、１０^-8、１０^-9であ
って、これらの数値を含む各係数値は実質的に０にな
る。

【００７３】位相勾配と係数の数がこのような関係にあ
り、それにより乗算係数発生部の係数が０になれば、そ
の乗算係数発生部から出力される係数０を乗算する乗算
器の乗算出力データが０になるとともに、乗算器に入力
される加算器の出力データも不要になり、係数が０にな
る乗算係数発生部を有するタップ段、すなわち図４に点
線によって指示される奇数番目のタップ段１４₁ 、１４
₃ 、１４₅ 、１４₇ 等においては、それぞれ、加算部１
４₁₃、１４₃₃、１４₅₃、１４₇₃等、乗算部１４ ₁₄、１４
₃₄、１４₅₄、１４₇₄等、乗算係数発生部１４₁₅、１
４₃₅、１４₅₅、１４ ₇₅等を設ける必要がなく、これらを
省略することが可能になる。

【００７４】ここで、図１１は、位相勾配がｍで、係数
の数がｍ＋１とした場合に、図４に図示された無限イン
パルス応答デジタル全帯域通過フィルタ１４における奇
数番目のタップ段１４₁ 、１４₃ 、１４₅ 、１４₇ の加
算部１４₁₃、１４₃₃、１４₅₃、１４₇₃、乗算部１４₁₄、
１４₃₄、１４₅₄、１４₇₄及び乗算係数発生部１４₁₅、１
４₃₅、１４₅₅、１４₇₅を省略した無限インパルス応答デ
ジタル全帯域通過フィルタ１４’と、その共通加算部１
４₉ と出力端子Ｓｏｕｔとの間に挿入した間引き部１５
とを用いて構成した無限インパルス応答デジタル全帯域
通過フィルタの構成の一例を示す回路図である。

【００７５】図１１に示される間引き部１５は、次数２
で間引きを行うもので、無限インパルス応答デジタル全
帯域通過フィルタ１４’から供給されたデータを１つ置
きに間引き、出力端子Ｓｏｕｔに１／２のデータレート
の出力データを供給するものである。このとき、乗算係
数発生部１４₂₅、１４₄₅、１４₆₅、１４₈₅の各係数値Ｃ
₂ 、Ｃ₄ 、Ｃ₆ 、Ｃ₈ は、それぞれ、Ｃ₂ ＝−４．８×
１０^-1、Ｃ₄ ＝−１．０×１０^-1、Ｃ₆ ＝−３．６×１
０^-2、Ｃ₈ ＝−１．３×１０^-2に設定されている。この
場合に、無限インパルス応答デジタル全帯域通過フィル
タ１４’のサンプリング周波数をｆｉとすれば、周波数
帯域が０．０５乃至０．４５ｆｉであって、周波数帯域
内の位相リップルが±１．５°以内に収まる周波数特性
を持っている。

【００７６】図１１に示される間引き部１５を備えた無
限インパルス応答デジタル全帯域通過フィルタ１４’
は、間引き部１５の入力端における位相特性や群遅延特
性が図５乃至図８に図示された特性と同じである。すな
わち、無限インパルス応答デジタル全帯域通過フィルタ
１４’は、そのサンプリング周波数（データレート）ｆ
ｉの１／４である周波数ｆｉ／４を中心とした通過帯域
において所定の位相・群遅延特性を有している。データ
が間引き部１５を通過することにより、出力端子Ｓｏｕ
ｔのサンプリング周波数（データレート）ｆｏは無限イ
ンパルス応答デジタル全帯域通過フィルタ１４’のサン
プリング周波数（データレート）ｆｉの１／２であるｆ
ｉ／２（＝ｆｏ）となるので、前記の各特性はデータレ
ートが変換され、ｆｏ／２を中心とした通過帯域におけ
る特性になるが、ｆｉを基準に考えた場合、ｆｉ／４を
中心とした特性になっている。

【００７７】このように、図１１に図示された無限イン
パルス応答デジタル全帯域通過フィルタは、図１に図示
された各無限インパルス応答デジタル全帯域通過フィル
タ５ ₁ 、５₃ 、６₁ に用いて好適なものである。

【００７８】ところで、図１に図示された無限インパル
ス応答デジタル全帯域通過フィルタ５₁ 、５₃ は、その
サンプリング周波数（データレート）がｆｓであるの
で、図１１に図示された無限インパルス応答デジタル全
帯域通過フィルタ１４’において、間引き部１５のサン
プリング周波数（データレート）ｆ₀ はｆｓとなり、間
引き部１５を除いてはその２倍の２ｆｓのサンプリング
周波数（データレート）（ｆｉ＝２ｆｓ）で動作させ
る。また、図１に図示された無限インパルス応答デジタ
ル全帯域通過フィルタ６₁ は、そのサンプリング周波数
（データレート）が２ｆｓであるので、図１１に図示の
無限インパルス応答デジタル全帯域通過フィルタにおい
て、間引き部１５のサンプリング周波数（データレー
ト）ｆ₀ は２ｆｓとなり、間引き部１５を除いてはその
２倍の４ｆｓのサンプリング周波数（データレート）
（ｆｉ＝２ｆｓ）で動作させる。

【００７９】次いで、図１２は、図１１に図示された無
限インパルス応答デジタル全帯域通過フィルタ１４’と
ともに、無限インパルス応答デジタル全帯域通過フィル
タ１４”の他の構成例を示す回路図であり、図１に図示
された各無限インパルス応答デジタル全帯域通過フィル
タ５₁ 、５₃ 、６₁ に用いて好適なものである。

【００８０】図１２に図示された無限インパルス応答デ
ジタル全帯域通過フィルタ１４”は、図１１に図示の無
限インパルス応答デジタル全帯域通過フィルタ１４’に
用いられていた間引き部１５を省略するとともに、図４
に図示された無限インパルス応答デジタル全帯域通過フ
ィルタ１４の奇数番目のタップ段１４₁ 、１４₃ 、１４
₅ 、１４₇ の全てを省略しているものである。そして、
この無限インパルス応答デジタル全帯域通過フィルタ１
４”のサンプリング周波数（データレート）を図１１に
図示された無限インパルス応答デジタル全帯域通過フィ
ルタの出力端子Ｓｏｕｔにおけるサンプリング周波数
（データレート）と同じ周波数、すなわち図１０に図示
された無限インパルス応答デジタル全帯域通過フィルタ
のサンプリング周波数（データレート）の１／２の周波
数で動作させるようにしている。

【００８１】図１２に図示された無限インパルス応答デ
ジタル全帯域通過フィルタ１４”を、図１に図示された
無限インパルス応答デジタル全帯域通過フィルタ５₁ 、
５₃に用いた場合、その出力サンプリング周波数（デー
タレート）はｆｓになるので、無限インパルス応答デジ
タル全帯域通過フィルタ１４”のサンプリング周波数
（データレート）ｆｉもｆｓ（ｆｉ＝ｆｓ）で動作させ
る。また、図１１に図示された無限インパルス応答デジ
タル全帯域通過フィルタ１４”を、図１に図示された無
限インパルス応答デジタル全帯域通過フィルタ６₁ に用
いた場合、その出力サンプリング周波数（データレー
ト）は２ｆｓになるので、無限インパルス応答デジタル
全帯域通過フィルタ１４”のサンプリング周波数（デー
タレート）ｆｉも２ｆｓ（ｆｉ＝２ｆｓ）で動作させ
る。

【００８２】ここで、図４に図示された無限インパルス
応答デジタル全帯域通過フィルタ１４と、図１１に図示
された無限インパルス応答デジタル全帯域通過フィルタ
１４’とを比較すると、明らかに前者に比べて後者は、
回路素子が削減されており、しかも、無限インパルス応
答デジタル全帯域通過フィルタ１４’のサンプリング周
波数が無限インパルス応答デジタル全帯域通過フィルタ
１４の１／２になるので、より低電力消費を達成でき
る。また、図１２に図示された無限インパルス応答デジ
タル全帯域通過フィルタ１４”も、同様である。

【００８３】このように、第１の実施の形態の直交周波
数分割多重変調回路によれば、補間器として、第１及び
第２無限インパルス応答デジタル全域通過型フィルタ５
₁ 、５₃ を有する初段補間器５と、無限インパルス応答
デジタル全域通過型フィルタ６₁ を有する次続補間器６
とを用いて補間次数４の信号補間を行うことができ、こ
れらの無限インパルス応答デジタル全域通過型フィルタ
５₁ 、５₃ 、６₁ のタップ段数は４タップ段程度のもの
で足りるので、全体的にロジック回路部の回路規模を、
既知のロジック回路部の回路規模に比べて大幅に小型化
することができ、直交周波数分割多重変調回路の消費電
力を既知のものに比べて大きく低減することができる。

【００８４】ところで、第１の実施の形態においては、
初段補間器５及び第２段目補間器９に用いられる第１及
び第２無限インパルス応答デジタル全域通過型フィルタ
５₁、５₃ 、６₁ として、タップ（信号段）段数が４タ
ップ段のものを用いた例を挙げて説明したが、本発明に
用いられる第１及び第２無限インパルス応答デジタル全
域通過型フィルタ５₁ 、５₃ 、６₁ はタップ段数は４タ
ップのものに限られるものでなく、第１及び第２無限イ
ンパルス応答デジタル全域通過型フィルタ５₁、５₃ 、
６₁ において必要とする位相特性に応じて適宜タップ段
数を変更することができる。

【００８５】例えば、第１及び第２無限インパルス応答
デジタル全域通過型フィルタ５₁ 、５₃ 、６₁ として、
その周波数帯域が０．０５乃至０．４５ｆｓで、周波数
帯域内の位相リップルが±０．５°以内の周波数選択特
性を有するものが必要になったとすれば、タップ段数を
５つにし、乗算係数発生部の各係数Ｃ₂ 、Ｃ₄ 、Ｃ₆、
Ｃ₈ 、Ｃ₁₀を、例えば、Ｃ₂ ＝−４．９×１０^-1、Ｃ₄
＝−１．１×１０^-1、Ｃ₆ ＝−４．０×１０^-2、Ｃ₈ ＝
−１．７×１０^-2、Ｃ₁₀＝−６．１×１０^-3に設定す
る。

【００８６】これに対して、第１及び第２無限インパル
ス応答デジタル全域通過型フィルタ５₁ 、５₃ 、６₁ と
して、その周波数帯域がやや狭い０．１乃至０．４ｆｓ
にし、その周波数帯域内の位相リップルが±１．５°以
内の周波数選択特性を有するもので足りるときには、タ
ップ段数を３つにし、乗算係数発生部の各係数Ｃ₂ 、Ｃ
₄ 、Ｃ₆ を、例えば、Ｃ₂ ＝−４．６×１０^-1、Ｃ₄ ＝
−７．１×１０^-2、Ｃ ₆ ＝−１．３×１０^-2に設定すれ
ばよい。

【００８７】次に、図２は、本発明による直交周波数分
割多重変調回路の第２の実施の形態を示すもので、その
要部構成を示すブロック図であり、補間次数２の補間器
を２つ用いたことにより、補間次数４の周波数補間を行
っている他の例を示すものである。なお、図２におい
て、図１に示された構成要素と同じ構成要素については
同じ符号を付けている。

【００８８】図２に示すように、第２の実施の形態は、
第１の実施の形態に比べて、次続補間器６の構成が若干
異なっている。すなわち、第２の実施の形態の次続補間
器６は、第１の実施の形態の次続補間器６における１８
０°移相器６₃ がなく、複素乗算器７の第１出力（同相
出力）側に９０°移相器を構成する第１無限インパルス
応答デジタル全帯域通過フィルタ６₁ が接続され、第２
出力（直交出力）側に第１デジタル遅延器６₂ が接続さ
れた構成になっているもので、第１の実施の形態の次続
補間器６における複素乗算器７の第１出力及び第２出力
へのデジタル遅延器６₂ 及び第１無限インパルス応答デ
ジタル全帯域通過フィルタ６₁ の接続状態と逆の接続状
態になっている。

【００８９】また、第２の実施の形態は、第１の実施の
形態に比べて、次続補間器６の構成の相違により、それ
らの動作が異なっている。すなわち、第２の実施の形態
の次続補間器６は、スイッチ６₄ の可動接点を切替える
ことにより、直交信号を９０°移相した同相信号によっ
て補間した補間信号をスイッチ６₄ から出力する動作を
行っているものであるのに対し、第１の実施の形態の次
続補間器６は、次続補間器６において、スイッチ６₄ の
可動接点を切替えることにより、同相信号を２７０°移
相した直交信号によって補間した補間信号をスイッチ６
₄ から出力する動作を行っているものである点に違いが
ある。しかし、次続補間器６の動作以外には、第２の実
施の形態の動作と第１の実施の形態の動作との間に違い
はない。

【００９０】そして、次続補間器６における動作の違い
により、次続補間器６から出力される補間信号が、第２
の実施の形態が直交信号を同相信号によって補間した補
間信号であり、第１の実施の形態が同相信号を直交信号
によって補間した補間信号である点に違いがあるが、こ
れらの補間信号はいずれも中間周波帯の信号である点で
同じであるので、第２の実施の形態により得られる作用
効果は、１８０°移相器６₃ がない点で若干構成が簡単
になることを除けば、第１の実施の形態により得られる
作用効果と同じである。

【００９１】次いで、図１３は、本発明による直交周波
数分割多重変調回路の第３の実施の形態を示すもので、
その要部構成を示すブロック図であり、補間次数２の補
間器を３つ用いたことにより、補間次数８の周波数補間
を行っている例を示すものである。

【００９２】図１３に示されるように、第３の実施の形
態においては、初段補間器５と複素乗算器７との間に、
次段補間器１６と、複素乗算器（クロスプロダクト演算
器）１７と、局部発振器１８と、９０°移相器１９から
なる組み合わせ段を備えているものである。この場合、
次段補間器１６は、９０°移相器を構成する第１無限イ
ンパルス応答（ＩＩＲ）デジタル全域通過型フィルタ
（図示記号９０°）１６ ₁ と、第１無限インパルス応答
デジタル全域通過型フィルタ１６₁ の信号遅延と同じ信
号遅延を与える第１デジタル遅延器（図示記号ＤＬ）１
６₂ と、９０°移相器を構成する第２無限インパルス応
答デジタル全域通過型フィルタ（図示記号９０°）１６
₃ と、第２無限インパルス応答デジタル全域通過型フィ
ルタ１６₃の信号遅延と同じ信号遅延を与える第２デジ
タル遅延器（図示記号ＤＬ）１６₄と、１８０°移相器
（図示記号１８０°）１６₅ と、第１の１回路２接点ス
イッチ１６₆ と、第２の１回路２接点スイッチ１６₇ と
からなっている。この場合、次段補間器１６の構成は、
図１に図示された初段補間器５の構成と同じであり、ま
た、複素乗算器１７と局部発振器１８と９０°移相器１
９とからなる部分の構成は、図１に図示された複素乗算
器７と局部発振器８と９０°移相器９とからなる部分の
構成と同じである。

【００９３】この第３の実施の形態においては、複素乗
算器１７と局部発振器１８と９０°移相器１９とからな
る構成部分を設けたことにより、初段補間器５から出力
される同相シリアル補間信号及び直交シリアル補間信号
の中心周波数が１／２ｆｓだけシフトされ、また、次段
補間器１６を設けたことにより、次段補間器１６によっ
て初段補間器５から出力される同相シリアル補間信号及
び直交シリアル補間信号に対して次数２による信号補間
が行われるもので、その結果、次続補間器６から次数８
によって補間した補間信号が出力されるものである。

【００９４】そして、第３の実施の形態における、初段
補間器５の動作、複素乗算器７や次続補間器６の動作
は、それぞれ、第１の実施の形態における初段補間器５
の動作、複素乗算器７や次続補間器６の動作と同じであ
り、また、第３の実施の形態における、複素乗算器１７
や次段補間器１６の動作は、複素乗算器７や次続補間器
６の動作に準じるものである。このため、第３の実施の
形態による動作や作用は、第１の実施の形態による動作
や作用殆ど同じであるので、第３の実施の形態の動作及
び作用については、これ以上の説明を省略する。

【００９５】続く、図１４は、本発明による直交周波数
分割多重変調回路の第４の実施の形態を示すもので、そ
の要部構成を示すブロック図であり、補間次数２の補間
器を３つ用いたことにより、補間次数８の周波数補間を
行っている他の例を示すものである。なお、図１４にお
いて、図１３に示された構成要素と同じ構成要素につい
ては同じ符号を付けている。

【００９６】図１４に示すように、第４の実施の形態
は、第３の実施の形態に比べて、次続補間器６の構成が
若干異なっているもので、この構成の違いは、第２の実
施の形態と第１の実施の形態との構成の違いと同じとこ
ろである。すなわち、第４の実施の形態の次続補間器６
は、第３の実施の形態の次続補間器６における１８０°
移相器６₃ がなく、複素乗算器７の第１出力（同相出
力）側に９０°移相器を構成する第１無限インパルス応
答デジタル全帯域通過フィルタ６₁ が接続され、第２出
力（直交出力）側に第１デジタル遅延器６₂ が接続され
た構成になっているもので、第３の実施の形態の次続補
間器６における複素乗算器７の第１出力及び第２出力へ
のデジタル遅延器６₂ 及び第１無限インパルス応答デジ
タル全帯域通過フィルタ６₁ の接続状態と逆の接続状態
になっている。

【００９７】また、第４の実施の形態は、第３の実施の
形態に比べて、次続補間器６の構成の相違により、それ
らの動作が異なっている。すなわち、第４の実施の形態
の次続補間器６は、スイッチ６₄ の可動接点を切替える
ことにより、直交信号を９０°移相した同相信号によっ
て補間した補間信号をスイッチ６₄ から出力する動作を
行っているのに対し、第３の実施の形態の次続補間器６
は、次続補間器６において、スイッチ６₄ の可動接点を
切替えることにより、同相信号を２７０°移相した直交
信号によって補間した補間信号をスイッチ６₄ から出力
する動作を行っている点に違いがある。しかし、次続補
間器６の動作以外には、第４の実施の形態の動作と第３
の実施の形態の動作との間に違いはない。

【００９８】そして、次続補間器６における動作の違い
により、次続補間器６から出力される補間信号が、第４
の実施の形態が直交信号を同相信号によって補間した補
間信号であり、第３の実施の形態が同相信号を直交信号
によって補間した補間信号である点に違いがあるが、こ
れらの補間信号はいずれも中間周波帯の信号である点で
同じであるので、第４の実施の形態により得られる作用
効果は、１８０°移相器６₃ がない点で若干構成が簡単
になることを除けば、第３の実施の形態により得られる
作用効果と同じである。

【００９９】続いて、図１５は、本発明による直交周波
数分割多重変調回路の第５の実施の形態を示すもので、
その要部構成を示すブロック図であり、補間次数２の補
間器を１つ用いたことにより、補間次数２の周波数補間
を行っている例を示すものである。

【０１００】図１５において、図１に示された構成要素
と同じ構成要素については同じ符号を付けている。

【０１０１】この第５の実施の形態と第１の実施の形態
との構成の違いは、第５の実施の形態が、次続補間器６
に対応する１つの補間器６’だけの終段補間手段を用い
ているのに対し、第１の実施の形態が、初段補間器５か
らなる前段補間手段と、複素乗算器７及び次続補間器６
等からなる終段補間手段とを用いている点にあるもの
で、その他の構成に変わりがない。このため、第５の実
施の形態の構成については、これ以上の説明を省略す
る。

【０１０２】また、第５の実施の形態における補間器
６’の動作及び作用は、第１の実施の形態における次続
補間器６の動作及び作用と同じであり、その他の構成の
動作及び作用も対応する構成の動作及び作用と同じであ
る。このため、第５の実施の形態の動作及び作用につい
ても、これ以上の説明を省略する。

【０１０３】さらに、図１６は、本発明による直交周波
数分割多重変調回路の第６の実施の形態を示すもので、
その要部構成を示すブロック図であり、補間次数２の補
間器を１つ用いたことにより、補間次数２の周波数補間
を行っている他の例を示すものである。なお、図１６に
おいて、図１に示された構成要素と同じ構成要素につい
ては同じ符号を付けている。

【０１０４】図１６に示すように、第６の実施の形態
は、第５の実施の形態に比べて、補間器６’の構成が若
干異なっているもので、この構成の違いは、第２の実施
の形態と第１の実施の形態との構成の違い及び第４の実
施の形態と第３の実施の形態との構成の違いと同じとこ
ろである。すなわち、第６の実施の形態の補間器６’
は、第５の実施の形態の補間器６’における１８０°移
相器６₃ がなく、複素乗算器７の第１出力（同相出力）
側に９０°移相器を構成する第１無限インパルス応答デ
ジタル全帯域通過フィルタ６₁ が接続され、第２出力
（直交出力）側に第１デジタル遅延器６₂ が接続された
構成になっているもので、第５の実施の形態の補間器
６’における複素乗算器７の第１出力及び第２出力への
デジタル遅延器６ ₂ 及び第１無限インパルス応答デジタ
ル全帯域通過フィルタ６₁ の接続状態と逆の接続状態に
なっている。

【０１０５】また、第６の実施の形態は、第５の実施の
形態に比べて、補間器６’の構成の相違により、それら
の動作が異なっている。すなわち、第６の実施の形態の
補間器６’は、スイッチ６₄ の可動接点を切替えること
により、直交信号を９０°移相した同相信号によって補
間した補間信号をスイッチ６₄ から出力する動作を行っ
ているのに対し、第５の実施の形態の補間器６’は、補
間器６’において、スイッチ６₄ の可動接点を切替える
ことにより、同相信号を２７０°移相した直交信号によ
って補間した補間信号をスイッチ６₄ から出力する動作
を行っている点に違いがある。しかし、補間器６’の動
作以外には、第６の実施の形態の動作と第５の実施の形
態の動作との間に違いはない。

【０１０６】そして、補間器６’における動作の違いに
より、補間器６’から出力される補間信号が、第６の実
施の形態が直交信号を同相信号によって補間した補間信
号であり、第５の実施の形態が同相信号を直交信号によ
って補間した補間信号である点に違いがあるが、これら
の補間信号はいずれも中間周波帯の信号である点で同じ
であるので、第６の実施の形態により得られる作用効果
は、１８０°移相器６ ₃ がない点で若干構成が簡単にな
ることを除けば、第５の実施の形態により得られる作用
効果と同じである。

【０１０７】ところで、前記第１乃至第６の実施の形態
においては、補間次数４の信号補間、補間次数８の信号
補間、補間次数２の信号補間をそれぞれ行った例を挙げ
て説明しているものであるが、本発明による信号補間の
補間次数は、４、８、２の場合に限られるものでなく、
２の指数乗２^N （２、４、８、１６、… …等）の補間
次数の信号補間を行うような使用状態であればよく、そ
の補間次数に応じて従属接続される補間器６や複素乗算
器７等の段数を選択すればよいものである。

【０１０８】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、補間手段は、同相信号及び直交信号を補間次数
２で補間する初段補間器を含むか、初段補間器及び補間
次数２で補間する１段以上の次段補間器を含む前段補間
手段と、同相信号または直交信号の一方を補間次数２で
補間する次続補間器を含んだ終段補間手段とによって形
成し、それぞれの補間器により時間的に離散したサンプ
ル信号の間で波形が滑らかに変化するように補間される
ので、それぞれの補間器において変調信号の中心周波数
の３倍の周波数を中心とする信号帯域に高調波が生じる
ことがなく、有効に高調波の発生を抑圧することがで
き、しかも、終段補間手段において同相信号または直交
信号の一方だけの補間を行っているので、次続補間器の
構成ひいては直交周波数分割多重変調回路の構成が大幅
に簡素化されるという効果がある。

【０１０９】また、請求項２に記載の発明によれば、請
求項１に記載の発明によって得られる効果に加えて、補
間次数２で補間する補間器に、無限インパルス応答デジ
タル全域通過型フィルタとその無限インパルス応答デジ
タル全域通過型フィルタの信号遅延分だけ信号遅延させ
るデジタル遅延回路とを用いているので、この無限イン
パルス応答デジタル全域通過型フィルタのタップ段数
を、既知の補間器で用いている有限インパルス応答デジ
タル低域通過型フィルタのタップ段数よりも大幅に少な
くすることが可能になり、ロジック回路部の回路規模を
増大させることなく、直交周波数分割多重変調回路の消
費電力の増大を回避することができるという効果があ
る。

【０１１０】さらに、請求項６に記載の発明によれば、
請求項１に記載の発明によって得られる効果に加えて、
補間手段として１つの補間器を用いているだけであるの
で、その分、補間手段の構成ひいては直交周波数分割多
重変調回路の構成が著しく簡素化されるという効果があ
る。

【０１１１】また、請求項７に記載の発明によれば、請
求項６に記載の発明によって得られる効果に加えて、単
一の補間器に無限インパルス応答デジタル全域通過型フ
ィルタとその無限インパルス応答デジタル全域通過型フ
ィルタの信号遅延分だけ遅延するデジタル遅延回路とを
用いているので、この無限インパルス応答デジタル全域
通過型フィルタのタップ段数を、既知の補間器に用いて
いる有限インパルス応答デジタル低域通過型フィルタの
タップ段数よりも大幅に少なくすることができ、直交周
波数分割多重変調回路の構成を簡素化できるとともに、
ロジック回路部の回路規模を増大させることなく、直交
周波数分割多重変調回路の消費電力の増大を回避できる
という効果がある。

【０１１２】この他に、請求項８及び請求項９に記載の
発明によれば、無限インパルス応答デジタル全域通過型
フィルタのタップ段数を、請求項２に記載の発明及び請
求項７に記載の発明に用いている信号処理部のタップ段
数に比べて、有限インパルス応答デジタル低域通過型フ
ィルタのタップ段数をさらに少なくすることが可能にな
り、無限インパルス応答デジタル全域通過型フィルタの
構成がより簡素化されるとともに、ロジック回路部の回
路規模が増大することなく、直交周波数分割多重変調回
路の消費電力が増大を確実に回避できるという効果があ
る。

【図面の簡単な説明】

【図１】本発明による直交周波数分割多重変調回路の第
１の実施の形態であって、その要部構成を示すブロック
図である。

【図２】本発明による直交周波数分割多重変調回路の第
２の実施の形態であって、その要部構成を示すブロック
図である。

【図３】図１に図示された直交周波数分割多重変調回路
の各部に得られる信号波形図である。

【図４】無限インパルス応答デジタルフィルタの具体的
構成の一例を示す回路図である。

【図５】無限インパルス応答デジタルフィルタの位相の
変化状態を説明するための説明図である。

【図６】無限インパルス応答デジタルフィルタにおいて
その周波数通過帯域内に発生する位相勾配数を変化させ
たときの位相の変化状態示す特性図である。

【図７】図５に図示された無限インパルス応答デジタル
フィルタにおける周波数通過帯域内の位相差の変化状態
を示す特性図である。

【図８】無限インパルス応答デジタルフィルタにおい
て、位相勾配数をパラメータとしたときの群遅延の変化
状態を示す特性図である。

【図９】無限インパルス応答デジタルフィルタにおい
て、発生する位相勾配数と信号処理段におけるタップ段
数とを決めたとき、乗算係数発生部に設定される係数値
の一例を示す一覧表である。

【図１０】図９に図示された位相勾配数に１を加えた数
を係数の数とした場合に、乗算係数発生部に設定される
係数値の一例を示す一覧表である。

【図１１】図１０に示されるような係数値を設定した場
合の同相信号補間器や直交信号補間器に用いられる無限
インパルス応答デジタル全域通過型フィルタの構成の一
例を示す回路図である。

【図１２】図１０に示されるような係数値を設定した場
合の同相信号補間器や直交信号補間器に用いられる無限
インパルス応答デジタル全域通過型フィルタの構成の他
の例を示す回路図である。

【図１３】本発明による直交周波数分割多重変調回路の
第３の実施の形態であって、その要部構成を示すブロッ
ク図である。

【図１４】本発明による直交周波数分割多重変調回路の
第４の実施の形態であって、その要部構成を示すブロッ
ク図である。

【図１５】本発明による直交周波数分割多重変調回路の
第５の実施の形態であって、その要部構成を示すブロッ
ク図である。

【図１６】本発明による直交周波数分割多重変調回路の
第６の実施の形態であって、その要部構成を示すブロッ
ク図である。

【図１７】既知の直交周波数分割多重変調回路の構成の
一例を示すブロック図である。

【図１８】図７に図示された直交周波数分割多重変調回
路の各部に得られる信号波形図である。

【図１９】同相信号補間器及び直交信号補間器に用いら
れる有限インパルス応答デジタル低域通過型フィルタの
基本回路例を示す回路図である。

【符号の説明】

１ デジタル変調器 ２ シリアル−パラレル変換器（Ｓ／Ｐ） ３ 逆フーリエ変換器（ＩＦＦＴ） ４ パラレル−シリアル変換器（Ｐ／Ｓ） ５ 初段補間器 ５₁ 、５₃ 、６₁ 、１６₁ 、１６₃ 無限インパルス応
答（ＩＩＲ）デジタル全域通過型フィルタ（９０°） ５₂ 、５₄ 、６₂ 、１６₂ 、１６₄ デジタル遅延器
（ＤＬ） ５₅ 、６₃ 、１６₅ １８０°移相器（１８０°） ５₆ 、５₇ 、６₄ 、１６₆ 、１６₇ １回路２接点スイ
ッチ ７、１７ 複素乗算器（クロスプロダクト演算器） ８、１８ 局部発振器 ９、１９ ９０°移相器 １０ デジタル−アナログ変換器（Ｄ／Ａ） １１ デジタルデータ入力端子 １２ アナログ信号出力端子 １４、１４’、１４” 無限インパルス応答（ＩＩＲ）
デジタル全域通過型フィルタ １５ 間引き部 １６ 次段補間器

Claims (9)

【特許請求の範囲】
1. 【請求項１】 デジタル変調信号をサンプリング周波数
   の１／２の周波数を中心とした複数個のサブキャリアに
   マッピングして逆フーリエ変換を行い、複数個の逆フー
   リエ変換信号を出力する逆フーリエ変換手段と、前記複
   数個の逆フーリエ変換信号を、同相信号及び直交信号を
   個別に補間する前段補間手段と、前記同相信号または直
   交信号の一方を補間する終段補間手段とを有する補間手
   段とを備え、前記前段補間手段は、補間次数２で補間す
   る初段補間器だけ、または、前記初段補間器と、前記初
   段補間器に縦続接続され、各段毎に、周波数スペクトラ
   ムを高域側にシフトする複素乗算器とそれに続く補間次
   数２で補間する次段補間器とからなる組み合わせ段を１
   段以上有しており、前記終段補間手段は、周波数スペク
   トラムを高域側にシフトする複素乗算器とそれに従続接
   続された補間次数２で補間する次続補間器とを有してい
   ることを特徴とする直交周波数分割多重変調回路。
2. 【請求項２】 デジタル変調信号をサンプリング周波数
   の１／２の周波数を中心とした複数個のサブキャリアに
   マッピングして逆フーリエ変換を行い、複数個の逆フー
   リエ変換信号を出力する逆フーリエ変換手段と、前記複
   数個の逆フーリエ変換信号を、同相信号及び直交信号別
   に順次補間する前段補間手段と、前記同相信号または直
   交信号の一方を補間する終段補間手段とを有する補間手
   段とを備え、前記前段補間手段は、補間次数２で補間す
   る初段補間器だけ、または、前記初段補間器と、前記初
   段補間器に縦続接続され、各段毎に、周波数スペクトラ
   ムを高域側にシフトする複素乗算器とそれに続く補間次
   数２で補間する次段補間器とからなる組み合わせ段を１
   段以上有しており、前記終段補間手段は、周波数スペク
   トラムを高域側にシフトする複素乗算器とそれに従続接
   続された補間次数２で補間する次続補間器とを有するも
   ので、前記各補間器は、同相信号または直交信号の一方
   を９０°移相する無限インパルス応答デジタル全域通過
   型フィルタと、前記同相信号または直交信号の他方を前
   記無限インパルス応答デジタル全域通過型フィルタの信
   号遅延分だけ遅延するデジタル遅延回路とを有している
   ことを特徴とする直交周波数分割多重変調回路。
3. 【請求項３】 前記補間手段は、補間次数４で補間する
   場合、前記初段補間器のみを有する前記前段補間手段と
   前記終段補間手段とからなることを特徴とする請求項１
   または２に記載の直交周波数分割多重変調回路。
4. 【請求項４】 前記補間手段は、補間次数８で補間する
   場合、前記初段補間器及び前記１段の組み合わせ段を有
   する前記前段補間手段と前記終段補間手段とからなるこ
   とを特徴とする請求項１または２に記載の直交周波数分
   割多重変調回路。
5. 【請求項５】 前記補間手段は、補間次数１６で補間す
   る場合、前記初段補間器及び前記２段の次段補間器を有
   する前段補間手段と前記終段補間手段とからなることを
   特徴とする請求項１または２に記載の直交周波数分割多
   重変調回路。
6. 【請求項６】 デジタル変調信号をサンプリング周波数
   の１／２の周波数を中心とした複数個のサブキャリアに
   マッピングして逆フーリエ変換を行い、複数個の逆フー
   リエ変換信号を出力する逆フーリエ変換手段と、前記複
   数個の逆フーリエ変換信号の同相信号または直交信号の
   一方を補間次数２で補間する１つの補間器を有する補間
   手段とを備えていることを特徴とする直交周波数分割多
   重変調回路。
7. 【請求項７】 デジタル変調信号をサンプリング周波数
   の１／２の周波数を中心とした複数個のサブキャリアに
   マッピングして逆フーリエ変換を行い、複数個の逆フー
   リエ変換信号を出力する逆フーリエ変換手段と、前記複
   数個の逆フーリエ変換信号の同相信号または直交信号の
   一方を補間次数２で補間する１つの補間器を有する補間
   手段とを備えており、前記補間器は、同相信号または直
   交信号の一方を９０°移相する無限インパルス応答デジ
   タル全域通過型フィルタと、前記同相信号または直交信
   号の他方を前記無限インパルス応答デジタル全域通過型
   フィルタの信号遅延分だけ遅延するデジタル遅延回路と
   を有していることを特徴とする直交周波数分割多重変調
   回路。
8. 【請求項８】 前記無限インパルス応答デジタル全域通
   過型フィルタは、縦続接続された３以上の任意の整数ｎ
   段の信号処理部からなり、前記信号処理部のそれぞれが
   第１遅延部、第２遅延部、加算部、乗算部、乗算係数発
   生部を有し、前記信号処理部の動作周波数が前記無限イ
   ンパルス応答デジタル全域通過型フィルタの信号出力周
   波数の２倍であり、前記信号処理部の動作周波数の１／
   ４の周波数を中心とする信号帯域内に生じる位相勾配数
   がｎ−１になるように前記各部の定数を設定することを
   特徴とする請求項２乃至５、７のいずれかに記載の直交
   周波数分割多重変調回路。
9. 【請求項９】 前記無限インパルス応答デジタル全域通
   過型フィルタは、出力側から偶数段目の信号処理部だけ
   を備え、前記動作周波数の１／２の周波数で動作させる
   ことを特徴とする請求項８に記載の直交周波数分割多重
   変調回路。