JP3802226B2 - プリチャージ回路 - Google Patents
プリチャージ回路 Download PDFInfo
- Publication number
- JP3802226B2 JP3802226B2 JP11275998A JP11275998A JP3802226B2 JP 3802226 B2 JP3802226 B2 JP 3802226B2 JP 11275998 A JP11275998 A JP 11275998A JP 11275998 A JP11275998 A JP 11275998A JP 3802226 B2 JP3802226 B2 JP 3802226B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- gate
- short
- impurity regions
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリセルアレイを構成するビット線をプリチャージするのに好適なプリチャージ回路に関する。
【０００２】
【従来の技術】
メモリキャパシタおよびセレクトトランジスタからなるメモリセルが、多数のビット線および多数のワード線で、マトリックス状に接続されて構成されたメモリセルアレイを備えるダイナミックランダムアクセスメモリ（ＤＲＡＭ）では、メモリセルからの情報の読み出しに先立ち、プリチャージ動作として、一対のビット線に相互に等しい所定の電位が与えられる。
【０００３】
等電位におかれた一対のビット線のうち、読み出し対象のメモリセルに関連するワード線がアサートされると、このメモリセルに関連したセレクトトランジスタが導通することから、該セレクトトランジスタを通して、対象となっているメモリセルのメモリキャパシタの電荷が、一方のビット線に放出される。この放出された電荷による一方のビット線の電圧の変化が、他方のビット線の電圧との比較により、センサアンプで検出され、これによりメモリセルの情報が読み出される。
【０００４】
前記したようなプリチャージ動作のために、対をなすビット線に所定のプリチャージ電位を付与するためのプリチャージ回路は、半導体基板上を互いに間隔をおいて平行に伸長する各ビット線を等電位に設定するためのプリチャージ電源と、このプリチャージ電源を対象となる一対のビット線のそれぞれに断続するための一対のスイッチング素子と、選択された前記一対のビット線を短時間で等電位におくために該ビット線を相互に短絡させる短絡スイッチング素子とを備える。
【０００５】
プリチャージ回路の各スイッチング素子は、一般的には、半導体基板に形成された一対の不純物領域からなるソースおよびドレインと、該ソースおよびドレイン間、すなわち前記一対の不純物領域間に形成されるゲートとを備えるＭＯＳトランジスタで構成されている。
【０００６】
プリチャージ回路の前記ＭＯＳトランジスタのうち、短絡スイッチング素子を構成する従来のＭＯＳトランジスタについては、一対の信号線であるビット線下で該ビット線のそれぞれに対応してソースおよびドレインのための一対の不純物領域が形成され、前記ビット線間で該ビット線の伸長方向にゲート長を有するゲートが一対の不純物領域間に形成される。
【０００７】
【発明が解決しようとする課題】
ところで、ビット線を短時間で所定の等電位におくプリチャージ動作の高速化を図るには、短絡スイッチング素子を構成するＭＯＳトランジスタのチャンネル断面の増大を図るべく、ゲート幅の増大を図ることが考えられる。
【０００８】
しかしながら、短絡スイッチング素子のゲートは、一対のビット線間で、そのゲート長がビット線の伸長方向に沿って形成されていることから、ゲート長と直角な方向のゲート幅の増大は、一対の信号線であるビット線間の距離の増大を招く結果となる。
そのため、信号線間の距離の増大を招くことなく、すなわちコンパクト化を損なうことなくプリチャージ動作の高速化を図り得るプリチャージ回路が望まれていた。
【０００９】
【課題を解決するための手段】
本発明は、以上の点を解決するために、次の構成を採用する。
〈構成〉
半導体基板上を互いに間隔をおいて伸長する各組毎の一対の信号線にそれぞれプリチャージ電圧を印加するための一対のスイッチング素子と、前記両信号線の短絡を断続するための短絡スイッチング素子とを含み、前記短絡スイッチング素子は、前記一対の信号線のそれぞれに対応して前記半導体基板に形成される一対の不純物領域からなるソースおよびドレインと、該一対の不純物領域間にあって前記一対の信号線を横切る方向にゲート長が規定されるゲートとを備え、前記一対のスイッチング素子は、それぞれ一対の不純物領域からなるソースおよびドレインと、前記両不純物領域間にあって前記一対の信号線の端部に間隔をおいて該信号線の伸長方向に沿ったゲート長を有しかつ該信号線の幅方向へ伸長するゲートとを備えるプリチャージ回路において、隣り合う組間で相互に隣り合う前記信号線間に形成され、該各信号線に関連して形成された前記各短絡スイッチング素子の前記不純物領域相互間を電気的に断続するための素子分離スイッチング素子を有し、該素子分離スイッチング素子は、前記各短絡スイッチング素子の前記各不純物領域からなるソースおよびドレインと、前記両不純物領域間に形成されるゲートとを備え、該素子分離スイッチング素子のゲートは前記一対のスイッチング素子および前記短絡スイッチング素子の前記ゲートに一体的に連続して形成されていることを特徴とするプリチャージ回路。
【００１０】
〈作用〉
本発明に係るプリチャージ回路では、短絡スイッチング素子を構成するトランジスタのソースおよびドレインは一対の信号線のそれぞれに対応して形成され、ソースドレイン間のチャンネルを規定しかつその断続を制御するゲートは、両信号線間で該信号線を横切る方向にゲート長を有する。
従って、このトランジスタのゲートのゲート幅は、信号線の伸長方向に沿うことから、信号線間の距離の増大を招くことなくゲート幅の増大を図ることができる。
【００１１】
このゲート幅の増大は、該ゲート下に形成されるチャンネル断面を増大させることから、このチャンネル断面の増大に伴い、前記短絡スイッチング素子の導通による短絡効果が高められ、両信号線は迅速に等電位を示す平衡状態におかれる。
このことから、信号線間の距離の増大を招くことなく、プリチャージ動作の高速化を図ることができる。
【００１２】
プリチャージ電源と信号線とを断続するための一対のスイッチング素子を半導体基板に形成される一対の不純物領域からなるソースおよびドレインとゲートとを備えるトランジスタで構成することができる。
一対のスイッチング素子の各ゲートは、信号線の端部に間隔をおいて該信号線の幅方向へ伸長する。また、一対のスイッチング素子の各一方の不純物領域は当該スイッチング素子のゲートの一側に形成され、また、各他方の不純物領域は当該スイッチング素子のゲートの他側で一対の各信号線に沿って形成される。
【００１３】
一対のスイッチング素子の前記各一方の不純物領域を相互に連続して形成することができ、一対のスイッチング素子の前記各他方の不純物領域を前記短絡スイッチング素子の対応する各一対の不純物領域のそれぞれに連続して形成することができる。
【００１４】
一対のスイッチング素子および短絡スイッチング素子の前記各ゲートを連続して形成することができる。
それぞれが対をなす多数組の信号線が配置されるとき、各組毎に前記一対のスイッチング素子および短絡スイッチング素子を設けることができ、前記スイッチング素子のゲートを前記信号線の幅方向へ連続的に伸長させることができる。
【００１５】
本発明では、前記した多数組の信号線が配置されるとき、隣り合う各組間で相互に隣り合う信号線間に、該各信号線に関連して形成された各スイッチング素子のための不純物領域相互間を電気的に断続するための素子分離スイッチング素子を設ける。
【００１６】
素子分離スイッチング素子は、隣り合う組間で相互に隣り合う各信号線に関連して形成された前記短絡スイッチング素子のための不純物領域を共用するソースおよびドレインと、該両不純物領域間に形成されるゲートとを備えるトランジスタで構成することができる。
この素子分離スイッチング素子は、隣り合う組間の相互に隣り合う前記不純物領域間を分離するフィールド絶縁膜のような絶縁材料からなる素子分離構造に比較して、よりコンパクトな構成により、両不純物領域間を電気的に確実に遮断する。
【００１７】
そして、素子分離スイッチング素子のゲートは前記一対のスイッチング素子および短絡スイッチング素子のゲートに連続して形成されている。
【００２０】
本発明は、メモリセルアレイのビット線のプリチャージ回路に好適であり、このようなプリチャージ回路が設けられた半導体記憶装置に本発明を適用することにより、ビット線間の増大による記憶装置の大型化を招くことなく、プリチャージ動作の高速化を図ることができ、これにより、高速動作が可能な半導体記憶装置を提供することができる。
【００２１】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
図１は、本発明に係るプリチャージ回路のレイアウトを平面図で示すが、この説明に先立ち、本発明に係るプリチャージ回路が組み込まれる半導体記憶装置を、図３に示すメモリセルアレイの回路図に沿って説明する。
【００２２】
半導体記憶装置１１は、図３に示されているように、メモリキャパシタ１２およびセレクトトランジスタ１３からなるメモリセル１４が、多数のビット線１５（１５ａおよび１５ｂ）および多数のワード線１６で、マトリックス状に接続されて構成されたメモリセルアレイ１７を備えるダイナミックランダムアクセスメモリ（ＤＲＡＭ）である。
【００２３】
多数のビット線１５は一対のビット線（１５ａおよび１５ｂ）を一組として、各組毎に、メモリセル１４から情報を読み出す読み出し動作時に両ビット線１５ａおよび１５ｂの電位差を検出するためのセンサアンプ１８が設けられている。
【００２４】
本発明に係るプリチャージ回路１０は、センサアンプ１８での読み出し動作に先立って選択された一対のビット線１５（１５ａおよび１５ｂ）に相互に等しい所定の電位を付与するためのプリチャージ電源１９と、対をなすビット線（１５ａおよび１５ｂ）の各組１５毎に設けられる一対のスイッチング素子２０（２０ａおよび２０ｂ）および短絡スイッチング素子２１とを備える。
【００２５】
一対のスイッチング素子２０（２０ａおよび２０ｂ）は、それぞれのソースＳおよびドレインＤが対応するビット線１５（１５ａおよび１５ｂ）およびプリチャージ電源１９に接続される第１および第２のＭＯＳトランジスタ２０ａおよび２０ｂからなり、各ＭＯＳトランジスタ２０のゲートＧへの電圧制御により、プリチャージ電源１９とビット線１５（１５ａおよび１５ｂ）との接続を断続することができる。
【００２６】
また、短絡スイッチング素子２１は、第３のＭＯＳトランジスタ２１からなり、そのソースＳおよびドレインＤが対応するビット線１５ａおよび１５ｂに接続されており、そのＭＯＳトランジスタ２１のゲートＧへのゲート電圧の制御により、両ビット線１５ａおよび１５ｂの短絡を断続することができる。
【００２７】
図示の例では、各ＭＯＳトランジスタ２０および２１のソースＳおよびドレインＤ間の連通の断続を制御するためのゲート電圧が、共通ゲート端子２２を経て各ゲートＧに付与される。
また、プリチャージ電源１９として、メモリキャパシタ１２への書き込み電圧となる２値電圧値（高レベル値および低レベル値）の中間値（ＶD ／２）が用いられるいわゆるＶD ／２プリチャージ方式が採用されている。
【００２８】
選択されたメモリセル１４からの情報の読み出しに先立ち、プリチャージ動作のために、この選択されたメモリセル１４が設けられたビット線１５ａまたは１５ｂを含む１組のビット線１５（１５ａおよび１５ｂ）の共通ゲート端子２２にゲート電位が付与される。
【００２９】
このゲート電位の付与により、選択された組（１５）の一対のビット線１５ａおよび１５ｂに関連する各スイッチング素子を構成する第１および第２のＭＯＳトランジスタ２０（２０ａおよび２０ｂ）および第３のＭＯＳトランジスタ２１が導通される。一対のＭＯＳトランジスタ２０（２０ａおよび２０ｂ）の導通により、各ビット線１５ａおよび１５ｂに所定の電圧値（ＶD ／２）が印加される。また、これと同時的な短絡スイッチング素子を構成する第３のＭＯＳトランジスタ２１の導通により、両ビット線１５ａおよび１５ｂが短絡状態におかれることから、両ビット線１５ａおよび１５ｂの電位は、等電位で早期に平衡する。
【００３０】
前記したプリチャージ動作後の読み出し動作では、等電位におかれた一対のビット線１５ａおよび１５ｂのうち、読み出し対象のメモリセル１４に関連するワード線１６がアサートされると、このメモリセル１４に関連したセレクトトランジスタ１３が導通する。このセレクトトランジスタ１３の導通により、該セレクトトランジスタを通して、対象となっているメモリセル１４のメモリキャパシタ１２の電荷が、一方のビット線１５ａまたは１５ｂに放出される。この放出された電荷による一方のビット線１５ａまたは１５ｂの電圧の変化が、他方のビット線１５ｂまたは１５ａの電圧との比較により、センサアンプ１８で検出され、これにより読み出し対象となったメモリセル１４の情報が読み出される。
【００３１】
前記したプリチャージ動作の高速化を図るために、本発明に係るプリチャージ回路１０では、短絡スイッチング素子２１を構成するＭＯＳトランジスタ２１のゲート幅の増大が図られている。
【００３２】
図１は、図２に示したプリチャージ回路１０の平面レイアウトを示す。
半導体記憶装置１１では、図１に示すように、半導体基板２３上にそれぞれが対をなす多数組のビット線１５（１５ａおよび１５ｂ）が形成されている。
【００３３】
半導体基板２３には、後述するように、一対のスイッチング素子を構成する第１および第２のＭＯＳトランジスタ２０（２０ａおよび２０ｂ）および短絡スイッチング素子を構成する第３のＭＯＳトランジスタ２１が組み込まれている。さらに、半導体基板２３には、図１では省略されている前記したメモリセル１４、ワード線１６およびセンサアンプ１８等が組み込まれている。
【００３４】
対をなすビット線１５ａおよび１５ｂは、互いに間隔をおいて平行に伸長する。
半導体基板２３のビット線１５ａおよび１５ｂの端部近傍には、各ＭＯＳトランジスタ２０（２０ａおよび２０ｂ）および２１のための不純物領域２４ａ、２４ｂおよび２４ｃが形成されている。
【００３５】
第１の不純物領域２４ａは、ビット線１５ａおよび１５ｂの端部から間隔をおいて該ビット線の幅方向へ伸長して形成されている。第１の不純物領域２４ａの上面には、ビット線１５ａおよび１５ｂの伸長方向と直角な該ビット線の幅方向へ伸長する電源線２５が形成されている。電源線２５は前記プリチャージ電源１９に接続されており、第１の不純物領域２４ａはコンタクト２６を経て電源線２５すなわちプリチャージ電源１９に接続されている。
【００３６】
第２の不純物領域２４ｂは、一方のビット線１５ａの端部の下方で該ビット線に対応して該ビット線の伸長方向へ伸長する。また、第３の不純物領域２４ｃは、他方のビット線１５ｂの端部の下方で該ビット線に対応して該ビット線の伸長方向へ伸長する。
従って、第２および第３の両不純物領域２４ｂおよび２４ｃは、相互に平行にかつ第１の不純物領域２４ａの側に位置する各端部が第１の不純物領域２４ａから間隔をおくように、該第１の不純物領域２４ａと直角に伸長する。
第２の不純物領域２４ｂおよび第３の不純物領域２４ｃは、それぞれ複数のコンタクト２７および２８を経て、対応するビット線１５ａおよび１５ｂに接続されている。
【００３７】
第１の不純物領域２４ａと、各第２の不純物領域２４ｂおよび第３の不純物領域２４ｃの前記端部との間には、ゲートのための電極すなわちゲート電極２９が形成されている。ゲート電極２９は、ビット線１５（１５ａおよび１５ｂ）を横切る方向、すなわち、該ビット線の幅方向へ電源線２５から間隔をおいてこれと平行に伸長する。
【００３８】
このゲート電極２９は、その一側に形成された第１の不純物領域２４ａの一半と、ゲート電極２９の他側に形成された第２の不純物領域２４ｂと共に、該両不純物領域２４ａおよび２４ｂをそれぞれソースＳおよびドレインＤとする一対のスイッチング素子２０のうちの一方のスイッチング素子２０ａである前記した第１のＭＯＳトランジスタ２０ａを構成する。
【００３９】
また、ゲート電極２９は、その一側に形成された第１の不純物領域２４ａの他半と、ゲート電極２９の他側に形成された第３の不純物領域２４ｃと共に、該両不純物領域２４ａおよび２４ｃをそれぞれソースＳおよびドレインＤとする前記した第２のＭＯＳトランジスタ２０ｂを構成する。
【００４０】
さらに、第２の不純物領域２４ｂと第３の不純物領域２４ｃとの間には、ビット線１５と平行に伸長するゲートのための電極すなわちゲート電極３０が形成されている。ゲート電極３０は、その一側に形成された第２の不純物領域２４ｂおよびその他側に形成された第３の不純物領域２４ｃと共に、両不純物領域２４ｂおよび２４ｃをそれぞれソースＳおよびドレインＤとする前記した第３のＭＯＳトランジスタ２１を構成する。
【００４１】
図示の例では、第１および第２のＭＯＳトランジスタ２０ａおよび２０ｂのためのゲート電極２９と第３のＭＯＳトランジスタ２１のためのゲート電極３０とが連続して形成されており、このゲート電極２９および３０が前記した共通ゲート端子２２として機能する。
【００４２】
従って、ゲート電極２９およびゲート電極３０にゲート電位が付与されると、第１、第２および第３の各ＭＯＳトランジスタ２０（２０ａおよび２０ｂ）および２１が同時的に導通状態におかれる。
【００４３】
第１および第２の各ＭＯＳトランジスタ２０ａおよび２０ｂの導通により、電源線２５が各ビット線１５（１５ａおよび１５ｂ）に接続され、これにより、前記したとおり各ビット線１５ａおよび１５ｂに所定の電圧値（ＶD ／２）が印加される。
【００４４】
また、各ＭＯＳトランジスタ２０ａおよび２０ｂと同時的に動作する第３のＭＯＳトランジスタ２１の導通により、両ビット線１５ａおよび１５ｂが短絡状態におかれる。この短絡スイッチング素子として機能する第３のＭＯＳトランジスタ２１は、両ビット線１５ａおよび１５ｂ間で該ビット線と平行に伸長するゲート電極３０の両側にソースおよびドレインが形成されている。
そのため、ゲート電極３０の伸長方向と直角な方向、すなわち、ビット線１５を横切る該ビット線の幅方向がゲート長となり、従って、ゲート電極３０のゲート幅Ｗは、ビット線１５の伸長方向に一致する。
【００４５】
このことから、第２の不純物領域２４ｂおよび第３の不純物領域２４ｃを各ビット線１５下で該ビット線の伸長方向へ伸長させると共に、かつ両ビット線１５ａおよび１５ｂ間のゲート電極３０を両不純物領域２４ｂおよび２４ｃに対応してビット線１５に沿って伸長させることにより、ビット線１５ａおよび１５ｂ間距離の増大を招くことなく、短絡スイッチング素子２１を構成する第３のＭＯＳトランジスタ２１のゲート幅Ｗの増大を図ることができる。
【００４６】
従って、プリチャージ回路１０の動作時、両ビット線１５ａおよび１５ｂの電位を従来に比較して早期に平衡させることができ、これにより、半導体記憶装置１１のビット線１５の幅方向の寸法の増大を招くことなく、プリチャージ動作を早め、このプリチャージ動作の迅速化により半導体記憶装置１１の読み出し動作の高速化を図ることが可能となる。
【００４７】
図１に示されているように、本発明のプリチャージ回路では、各組のビット線１５ａおよび１５ｂ間に、素子分離スイッチング素子を構成する第４のＭＯＳトランジスタ３１が形成されている。
各組のビット線１５（１５ａおよび１５ｂ）下には、前記した第２の不純物領域２４ｂおよび第３の不純物領域２４ｃが形成される。各組毎のビット線１５ａおよび１５ｂ下に形成される第２の不純物領域２４ｂおよび２４ｃは、第３のＭＯＳトランジスタ２１のソースドレインとして機能し、このＭＯＳトランジスタのソースドレイン間の短絡が問題となることはない。
【００４８】
しかしながら、第３のＭＯＳトランジスタ２１が構成されない各組間の相互に隣り合うビット線１５ｂおよび１５ａ下に形成される第３の不純物領域２４ｃと第２の不純物領域２４ｂとの間の絶縁性が、集積度の向上に伴って、大きな問題となる。
【００４９】
すなわち、各組間で相互に隣り合うビット線１５ａおよび１５ｂ下に形成される不純物領域２４ｂおよび２４ｃは、非プリチャージ動作時に電気的に確実に遮断する必要がある。
この絶縁性を確保するために、問題となる両不純物領域２４ｂおよび２４ｃ間に素子分離構造として例えばフィールド絶縁膜を採用することが考えられる。
【００５０】
しかしながら、図１に示されているように、絶縁性が問題となる両不純物領域２４ｂおよび２４ｃに関連して、第４のＭＯＳトランジスタ３１を構成することにより、フィールド絶縁膜のような素子分離構造に比較して、よりコンパクトにしかも確実に絶縁性を高めることができる。
【００５１】
素子分離スイッチング素子を構成する第４のＭＯＳトランジスタ３１は、隣り合う組１５間で相互に隣り合う各ビット線１５ａおよび１５ｂから間隔をおいてその間で該ビット線の伸長方向へ伸長するゲート電極３２を備える。
図示の例では、ゲート電極３２は、第３のＭＯＳトランジスタ２１のためのゲート電極３０におけると同様に、第１および第２のＭＯＳトランジスタ２０ａおよび２０ｂのためのゲート電極２９に連続してこれと一体的に形成されている。
【００５２】
第４のＭＯＳトランジスタ３１では、ゲート電極３２の一側に位置する一組のビット線１５の一方のビット線１５ｂ下に形成された第３の不純物領域２４ｃおよびゲート電極３２の他側に位置する他の組１５の他方のビット線１５ａ下に形成された第２の不純物領域２４ｂをそれぞれソースおよびドレインとする。
従って、第４のＭＯＳトランジスタ３１では、ビット線１５ａおよび１５ｂを横切る方向にゲート長が規定され、そのゲート電極３２は前記したとおり、ビット線１５ａおよび１５ｂの伸長方向へ伸長する。
【００５３】
前記した第３のＭＯＳトランジスタ２１列の間に、そのソースおよびドレインを形成するための不純物領域２４ｂおよび２４ｃを共用のソースおよびドレインとして利用すべく形成される第４のＭＯＳトランジスタ３１は、各ＭＯＳトランジスタ２０ａ、２０ｂおよび２１と同様に、フォトリソグラフィおよびエッチング技術を利用して形成することができ、フィールド酸化膜の形成に比較してより微細な加工が容易である。また、ＭＯＳトランジスタ３１では、その非導通時にソースおよびドレインとなるゲート電極３２の両側の不純物領域２４ｂおよび２４ｃを確実に電気的に遮断することができる。
従って、高集積化を要求される半導体記憶装置１１に第４のＭＯＳトランジスタ３１を組み込むことが特に有利である。
【００５４】
図２は、本発明に係るプリチャージ回路の回路図を示す。
第４のＭＯＳトランジスタ３１は、前記ビット線１５（１５ａおよび１５ｂ）にプリチャージ電圧（ＶD／２）が印加されるとき、相互に隣り合う組間で相互に隣り合う一方の組のビット線１５ｂと、他方の組のビット線１５ａとを短絡する。
【００５５】
前記したところでは、本発明を半導体記憶装置のビット線のためのプリチャージ回路に適用した例について説明したが、本発明はこれに限らずセンサアンプの活性化信号線あるいはデータラインのような他の信号線のプリチャージ回路に適用することができる。
【００５６】
また、本発明に係るプリチャージ回路のレイアウト配置は、例えば、一対のスイッチング素子のためのゲート電極と短絡スイッチング素子のためのゲート電極とを分離して形成することにより、種々のレイアウトパターンを適用することができる。
前記した一対のスイッチング素子に、ＭＯＳトランジスタの他のスイッチング素子を用いることができる。
【００５７】
【発明の効果】
本発明によれば、前記したように、短絡スイッチング素子を構成するトランジスタのソースおよびドレインは一対の信号線に対応して形成され、ソースドレイン間のゲートは、両信号線間で信号線を横切る方向にゲート長を有し、従って、このトランジスタのゲート幅は、信号線の伸長方向に沿うことから、信号線間の距離の増大を招くことなくゲート幅の増大を図ることができ、これにより、前記短絡スイッチング素子の導通による短絡効果が高められることから、信号線間の距離の増大を招くことなく、プリチャージ動作の高速化を図ることができる。
【００５８】
また、本発明によれば、前記したように、メモリセルアレイのビット線間の増大による記憶装置の寸法の増大を招くことなく、プリチャージ動作の高速化を図ることができることから、半導体記憶装置の大型化を招くことなくその動作速度を高めることができる。
【図面の簡単な説明】
【図１】 本発明に係るプリチャージ回路のレイアウトを部分的に示す平面図である。
【図２】 本発明に係るプリチャージ回路の回路図である。
【図３】 プリチャージ回路が設けられる半導体記憶装置の一部を示す電気回路図である。
【発明の属する技術分野】
本発明は、メモリセルアレイを構成するビット線をプリチャージするのに好適なプリチャージ回路に関する。
【０００２】
【従来の技術】
メモリキャパシタおよびセレクトトランジスタからなるメモリセルが、多数のビット線および多数のワード線で、マトリックス状に接続されて構成されたメモリセルアレイを備えるダイナミックランダムアクセスメモリ（ＤＲＡＭ）では、メモリセルからの情報の読み出しに先立ち、プリチャージ動作として、一対のビット線に相互に等しい所定の電位が与えられる。
【０００３】
等電位におかれた一対のビット線のうち、読み出し対象のメモリセルに関連するワード線がアサートされると、このメモリセルに関連したセレクトトランジスタが導通することから、該セレクトトランジスタを通して、対象となっているメモリセルのメモリキャパシタの電荷が、一方のビット線に放出される。この放出された電荷による一方のビット線の電圧の変化が、他方のビット線の電圧との比較により、センサアンプで検出され、これによりメモリセルの情報が読み出される。
【０００４】
前記したようなプリチャージ動作のために、対をなすビット線に所定のプリチャージ電位を付与するためのプリチャージ回路は、半導体基板上を互いに間隔をおいて平行に伸長する各ビット線を等電位に設定するためのプリチャージ電源と、このプリチャージ電源を対象となる一対のビット線のそれぞれに断続するための一対のスイッチング素子と、選択された前記一対のビット線を短時間で等電位におくために該ビット線を相互に短絡させる短絡スイッチング素子とを備える。
【０００５】
プリチャージ回路の各スイッチング素子は、一般的には、半導体基板に形成された一対の不純物領域からなるソースおよびドレインと、該ソースおよびドレイン間、すなわち前記一対の不純物領域間に形成されるゲートとを備えるＭＯＳトランジスタで構成されている。
【０００６】
プリチャージ回路の前記ＭＯＳトランジスタのうち、短絡スイッチング素子を構成する従来のＭＯＳトランジスタについては、一対の信号線であるビット線下で該ビット線のそれぞれに対応してソースおよびドレインのための一対の不純物領域が形成され、前記ビット線間で該ビット線の伸長方向にゲート長を有するゲートが一対の不純物領域間に形成される。
【０００７】
【発明が解決しようとする課題】
ところで、ビット線を短時間で所定の等電位におくプリチャージ動作の高速化を図るには、短絡スイッチング素子を構成するＭＯＳトランジスタのチャンネル断面の増大を図るべく、ゲート幅の増大を図ることが考えられる。
【０００８】
しかしながら、短絡スイッチング素子のゲートは、一対のビット線間で、そのゲート長がビット線の伸長方向に沿って形成されていることから、ゲート長と直角な方向のゲート幅の増大は、一対の信号線であるビット線間の距離の増大を招く結果となる。
そのため、信号線間の距離の増大を招くことなく、すなわちコンパクト化を損なうことなくプリチャージ動作の高速化を図り得るプリチャージ回路が望まれていた。
【０００９】
【課題を解決するための手段】
本発明は、以上の点を解決するために、次の構成を採用する。
〈構成〉
半導体基板上を互いに間隔をおいて伸長する各組毎の一対の信号線にそれぞれプリチャージ電圧を印加するための一対のスイッチング素子と、前記両信号線の短絡を断続するための短絡スイッチング素子とを含み、前記短絡スイッチング素子は、前記一対の信号線のそれぞれに対応して前記半導体基板に形成される一対の不純物領域からなるソースおよびドレインと、該一対の不純物領域間にあって前記一対の信号線を横切る方向にゲート長が規定されるゲートとを備え、前記一対のスイッチング素子は、それぞれ一対の不純物領域からなるソースおよびドレインと、前記両不純物領域間にあって前記一対の信号線の端部に間隔をおいて該信号線の伸長方向に沿ったゲート長を有しかつ該信号線の幅方向へ伸長するゲートとを備えるプリチャージ回路において、隣り合う組間で相互に隣り合う前記信号線間に形成され、該各信号線に関連して形成された前記各短絡スイッチング素子の前記不純物領域相互間を電気的に断続するための素子分離スイッチング素子を有し、該素子分離スイッチング素子は、前記各短絡スイッチング素子の前記各不純物領域からなるソースおよびドレインと、前記両不純物領域間に形成されるゲートとを備え、該素子分離スイッチング素子のゲートは前記一対のスイッチング素子および前記短絡スイッチング素子の前記ゲートに一体的に連続して形成されていることを特徴とするプリチャージ回路。
【００１０】
〈作用〉
本発明に係るプリチャージ回路では、短絡スイッチング素子を構成するトランジスタのソースおよびドレインは一対の信号線のそれぞれに対応して形成され、ソースドレイン間のチャンネルを規定しかつその断続を制御するゲートは、両信号線間で該信号線を横切る方向にゲート長を有する。
従って、このトランジスタのゲートのゲート幅は、信号線の伸長方向に沿うことから、信号線間の距離の増大を招くことなくゲート幅の増大を図ることができる。
【００１１】
このゲート幅の増大は、該ゲート下に形成されるチャンネル断面を増大させることから、このチャンネル断面の増大に伴い、前記短絡スイッチング素子の導通による短絡効果が高められ、両信号線は迅速に等電位を示す平衡状態におかれる。
このことから、信号線間の距離の増大を招くことなく、プリチャージ動作の高速化を図ることができる。
【００１２】
プリチャージ電源と信号線とを断続するための一対のスイッチング素子を半導体基板に形成される一対の不純物領域からなるソースおよびドレインとゲートとを備えるトランジスタで構成することができる。
一対のスイッチング素子の各ゲートは、信号線の端部に間隔をおいて該信号線の幅方向へ伸長する。また、一対のスイッチング素子の各一方の不純物領域は当該スイッチング素子のゲートの一側に形成され、また、各他方の不純物領域は当該スイッチング素子のゲートの他側で一対の各信号線に沿って形成される。
【００１３】
一対のスイッチング素子の前記各一方の不純物領域を相互に連続して形成することができ、一対のスイッチング素子の前記各他方の不純物領域を前記短絡スイッチング素子の対応する各一対の不純物領域のそれぞれに連続して形成することができる。
【００１４】
一対のスイッチング素子および短絡スイッチング素子の前記各ゲートを連続して形成することができる。
それぞれが対をなす多数組の信号線が配置されるとき、各組毎に前記一対のスイッチング素子および短絡スイッチング素子を設けることができ、前記スイッチング素子のゲートを前記信号線の幅方向へ連続的に伸長させることができる。
【００１５】
本発明では、前記した多数組の信号線が配置されるとき、隣り合う各組間で相互に隣り合う信号線間に、該各信号線に関連して形成された各スイッチング素子のための不純物領域相互間を電気的に断続するための素子分離スイッチング素子を設ける。
【００１６】
素子分離スイッチング素子は、隣り合う組間で相互に隣り合う各信号線に関連して形成された前記短絡スイッチング素子のための不純物領域を共用するソースおよびドレインと、該両不純物領域間に形成されるゲートとを備えるトランジスタで構成することができる。
この素子分離スイッチング素子は、隣り合う組間の相互に隣り合う前記不純物領域間を分離するフィールド絶縁膜のような絶縁材料からなる素子分離構造に比較して、よりコンパクトな構成により、両不純物領域間を電気的に確実に遮断する。
【００１７】
そして、素子分離スイッチング素子のゲートは前記一対のスイッチング素子および短絡スイッチング素子のゲートに連続して形成されている。
【００２０】
本発明は、メモリセルアレイのビット線のプリチャージ回路に好適であり、このようなプリチャージ回路が設けられた半導体記憶装置に本発明を適用することにより、ビット線間の増大による記憶装置の大型化を招くことなく、プリチャージ動作の高速化を図ることができ、これにより、高速動作が可能な半導体記憶装置を提供することができる。
【００２１】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
図１は、本発明に係るプリチャージ回路のレイアウトを平面図で示すが、この説明に先立ち、本発明に係るプリチャージ回路が組み込まれる半導体記憶装置を、図３に示すメモリセルアレイの回路図に沿って説明する。
【００２２】
半導体記憶装置１１は、図３に示されているように、メモリキャパシタ１２およびセレクトトランジスタ１３からなるメモリセル１４が、多数のビット線１５（１５ａおよび１５ｂ）および多数のワード線１６で、マトリックス状に接続されて構成されたメモリセルアレイ１７を備えるダイナミックランダムアクセスメモリ（ＤＲＡＭ）である。
【００２３】
多数のビット線１５は一対のビット線（１５ａおよび１５ｂ）を一組として、各組毎に、メモリセル１４から情報を読み出す読み出し動作時に両ビット線１５ａおよび１５ｂの電位差を検出するためのセンサアンプ１８が設けられている。
【００２４】
本発明に係るプリチャージ回路１０は、センサアンプ１８での読み出し動作に先立って選択された一対のビット線１５（１５ａおよび１５ｂ）に相互に等しい所定の電位を付与するためのプリチャージ電源１９と、対をなすビット線（１５ａおよび１５ｂ）の各組１５毎に設けられる一対のスイッチング素子２０（２０ａおよび２０ｂ）および短絡スイッチング素子２１とを備える。
【００２５】
一対のスイッチング素子２０（２０ａおよび２０ｂ）は、それぞれのソースＳおよびドレインＤが対応するビット線１５（１５ａおよび１５ｂ）およびプリチャージ電源１９に接続される第１および第２のＭＯＳトランジスタ２０ａおよび２０ｂからなり、各ＭＯＳトランジスタ２０のゲートＧへの電圧制御により、プリチャージ電源１９とビット線１５（１５ａおよび１５ｂ）との接続を断続することができる。
【００２６】
また、短絡スイッチング素子２１は、第３のＭＯＳトランジスタ２１からなり、そのソースＳおよびドレインＤが対応するビット線１５ａおよび１５ｂに接続されており、そのＭＯＳトランジスタ２１のゲートＧへのゲート電圧の制御により、両ビット線１５ａおよび１５ｂの短絡を断続することができる。
【００２７】
図示の例では、各ＭＯＳトランジスタ２０および２１のソースＳおよびドレインＤ間の連通の断続を制御するためのゲート電圧が、共通ゲート端子２２を経て各ゲートＧに付与される。
また、プリチャージ電源１９として、メモリキャパシタ１２への書き込み電圧となる２値電圧値（高レベル値および低レベル値）の中間値（ＶD ／２）が用いられるいわゆるＶD ／２プリチャージ方式が採用されている。
【００２８】
選択されたメモリセル１４からの情報の読み出しに先立ち、プリチャージ動作のために、この選択されたメモリセル１４が設けられたビット線１５ａまたは１５ｂを含む１組のビット線１５（１５ａおよび１５ｂ）の共通ゲート端子２２にゲート電位が付与される。
【００２９】
このゲート電位の付与により、選択された組（１５）の一対のビット線１５ａおよび１５ｂに関連する各スイッチング素子を構成する第１および第２のＭＯＳトランジスタ２０（２０ａおよび２０ｂ）および第３のＭＯＳトランジスタ２１が導通される。一対のＭＯＳトランジスタ２０（２０ａおよび２０ｂ）の導通により、各ビット線１５ａおよび１５ｂに所定の電圧値（ＶD ／２）が印加される。また、これと同時的な短絡スイッチング素子を構成する第３のＭＯＳトランジスタ２１の導通により、両ビット線１５ａおよび１５ｂが短絡状態におかれることから、両ビット線１５ａおよび１５ｂの電位は、等電位で早期に平衡する。
【００３０】
前記したプリチャージ動作後の読み出し動作では、等電位におかれた一対のビット線１５ａおよび１５ｂのうち、読み出し対象のメモリセル１４に関連するワード線１６がアサートされると、このメモリセル１４に関連したセレクトトランジスタ１３が導通する。このセレクトトランジスタ１３の導通により、該セレクトトランジスタを通して、対象となっているメモリセル１４のメモリキャパシタ１２の電荷が、一方のビット線１５ａまたは１５ｂに放出される。この放出された電荷による一方のビット線１５ａまたは１５ｂの電圧の変化が、他方のビット線１５ｂまたは１５ａの電圧との比較により、センサアンプ１８で検出され、これにより読み出し対象となったメモリセル１４の情報が読み出される。
【００３１】
前記したプリチャージ動作の高速化を図るために、本発明に係るプリチャージ回路１０では、短絡スイッチング素子２１を構成するＭＯＳトランジスタ２１のゲート幅の増大が図られている。
【００３２】
図１は、図２に示したプリチャージ回路１０の平面レイアウトを示す。
半導体記憶装置１１では、図１に示すように、半導体基板２３上にそれぞれが対をなす多数組のビット線１５（１５ａおよび１５ｂ）が形成されている。
【００３３】
半導体基板２３には、後述するように、一対のスイッチング素子を構成する第１および第２のＭＯＳトランジスタ２０（２０ａおよび２０ｂ）および短絡スイッチング素子を構成する第３のＭＯＳトランジスタ２１が組み込まれている。さらに、半導体基板２３には、図１では省略されている前記したメモリセル１４、ワード線１６およびセンサアンプ１８等が組み込まれている。
【００３４】
対をなすビット線１５ａおよび１５ｂは、互いに間隔をおいて平行に伸長する。
半導体基板２３のビット線１５ａおよび１５ｂの端部近傍には、各ＭＯＳトランジスタ２０（２０ａおよび２０ｂ）および２１のための不純物領域２４ａ、２４ｂおよび２４ｃが形成されている。
【００３５】
第１の不純物領域２４ａは、ビット線１５ａおよび１５ｂの端部から間隔をおいて該ビット線の幅方向へ伸長して形成されている。第１の不純物領域２４ａの上面には、ビット線１５ａおよび１５ｂの伸長方向と直角な該ビット線の幅方向へ伸長する電源線２５が形成されている。電源線２５は前記プリチャージ電源１９に接続されており、第１の不純物領域２４ａはコンタクト２６を経て電源線２５すなわちプリチャージ電源１９に接続されている。
【００３６】
第２の不純物領域２４ｂは、一方のビット線１５ａの端部の下方で該ビット線に対応して該ビット線の伸長方向へ伸長する。また、第３の不純物領域２４ｃは、他方のビット線１５ｂの端部の下方で該ビット線に対応して該ビット線の伸長方向へ伸長する。
従って、第２および第３の両不純物領域２４ｂおよび２４ｃは、相互に平行にかつ第１の不純物領域２４ａの側に位置する各端部が第１の不純物領域２４ａから間隔をおくように、該第１の不純物領域２４ａと直角に伸長する。
第２の不純物領域２４ｂおよび第３の不純物領域２４ｃは、それぞれ複数のコンタクト２７および２８を経て、対応するビット線１５ａおよび１５ｂに接続されている。
【００３７】
第１の不純物領域２４ａと、各第２の不純物領域２４ｂおよび第３の不純物領域２４ｃの前記端部との間には、ゲートのための電極すなわちゲート電極２９が形成されている。ゲート電極２９は、ビット線１５（１５ａおよび１５ｂ）を横切る方向、すなわち、該ビット線の幅方向へ電源線２５から間隔をおいてこれと平行に伸長する。
【００３８】
このゲート電極２９は、その一側に形成された第１の不純物領域２４ａの一半と、ゲート電極２９の他側に形成された第２の不純物領域２４ｂと共に、該両不純物領域２４ａおよび２４ｂをそれぞれソースＳおよびドレインＤとする一対のスイッチング素子２０のうちの一方のスイッチング素子２０ａである前記した第１のＭＯＳトランジスタ２０ａを構成する。
【００３９】
また、ゲート電極２９は、その一側に形成された第１の不純物領域２４ａの他半と、ゲート電極２９の他側に形成された第３の不純物領域２４ｃと共に、該両不純物領域２４ａおよび２４ｃをそれぞれソースＳおよびドレインＤとする前記した第２のＭＯＳトランジスタ２０ｂを構成する。
【００４０】
さらに、第２の不純物領域２４ｂと第３の不純物領域２４ｃとの間には、ビット線１５と平行に伸長するゲートのための電極すなわちゲート電極３０が形成されている。ゲート電極３０は、その一側に形成された第２の不純物領域２４ｂおよびその他側に形成された第３の不純物領域２４ｃと共に、両不純物領域２４ｂおよび２４ｃをそれぞれソースＳおよびドレインＤとする前記した第３のＭＯＳトランジスタ２１を構成する。
【００４１】
図示の例では、第１および第２のＭＯＳトランジスタ２０ａおよび２０ｂのためのゲート電極２９と第３のＭＯＳトランジスタ２１のためのゲート電極３０とが連続して形成されており、このゲート電極２９および３０が前記した共通ゲート端子２２として機能する。
【００４２】
従って、ゲート電極２９およびゲート電極３０にゲート電位が付与されると、第１、第２および第３の各ＭＯＳトランジスタ２０（２０ａおよび２０ｂ）および２１が同時的に導通状態におかれる。
【００４３】
第１および第２の各ＭＯＳトランジスタ２０ａおよび２０ｂの導通により、電源線２５が各ビット線１５（１５ａおよび１５ｂ）に接続され、これにより、前記したとおり各ビット線１５ａおよび１５ｂに所定の電圧値（ＶD ／２）が印加される。
【００４４】
また、各ＭＯＳトランジスタ２０ａおよび２０ｂと同時的に動作する第３のＭＯＳトランジスタ２１の導通により、両ビット線１５ａおよび１５ｂが短絡状態におかれる。この短絡スイッチング素子として機能する第３のＭＯＳトランジスタ２１は、両ビット線１５ａおよび１５ｂ間で該ビット線と平行に伸長するゲート電極３０の両側にソースおよびドレインが形成されている。
そのため、ゲート電極３０の伸長方向と直角な方向、すなわち、ビット線１５を横切る該ビット線の幅方向がゲート長となり、従って、ゲート電極３０のゲート幅Ｗは、ビット線１５の伸長方向に一致する。
【００４５】
このことから、第２の不純物領域２４ｂおよび第３の不純物領域２４ｃを各ビット線１５下で該ビット線の伸長方向へ伸長させると共に、かつ両ビット線１５ａおよび１５ｂ間のゲート電極３０を両不純物領域２４ｂおよび２４ｃに対応してビット線１５に沿って伸長させることにより、ビット線１５ａおよび１５ｂ間距離の増大を招くことなく、短絡スイッチング素子２１を構成する第３のＭＯＳトランジスタ２１のゲート幅Ｗの増大を図ることができる。
【００４６】
従って、プリチャージ回路１０の動作時、両ビット線１５ａおよび１５ｂの電位を従来に比較して早期に平衡させることができ、これにより、半導体記憶装置１１のビット線１５の幅方向の寸法の増大を招くことなく、プリチャージ動作を早め、このプリチャージ動作の迅速化により半導体記憶装置１１の読み出し動作の高速化を図ることが可能となる。
【００４７】
図１に示されているように、本発明のプリチャージ回路では、各組のビット線１５ａおよび１５ｂ間に、素子分離スイッチング素子を構成する第４のＭＯＳトランジスタ３１が形成されている。
各組のビット線１５（１５ａおよび１５ｂ）下には、前記した第２の不純物領域２４ｂおよび第３の不純物領域２４ｃが形成される。各組毎のビット線１５ａおよび１５ｂ下に形成される第２の不純物領域２４ｂおよび２４ｃは、第３のＭＯＳトランジスタ２１のソースドレインとして機能し、このＭＯＳトランジスタのソースドレイン間の短絡が問題となることはない。
【００４８】
しかしながら、第３のＭＯＳトランジスタ２１が構成されない各組間の相互に隣り合うビット線１５ｂおよび１５ａ下に形成される第３の不純物領域２４ｃと第２の不純物領域２４ｂとの間の絶縁性が、集積度の向上に伴って、大きな問題となる。
【００４９】
すなわち、各組間で相互に隣り合うビット線１５ａおよび１５ｂ下に形成される不純物領域２４ｂおよび２４ｃは、非プリチャージ動作時に電気的に確実に遮断する必要がある。
この絶縁性を確保するために、問題となる両不純物領域２４ｂおよび２４ｃ間に素子分離構造として例えばフィールド絶縁膜を採用することが考えられる。
【００５０】
しかしながら、図１に示されているように、絶縁性が問題となる両不純物領域２４ｂおよび２４ｃに関連して、第４のＭＯＳトランジスタ３１を構成することにより、フィールド絶縁膜のような素子分離構造に比較して、よりコンパクトにしかも確実に絶縁性を高めることができる。
【００５１】
素子分離スイッチング素子を構成する第４のＭＯＳトランジスタ３１は、隣り合う組１５間で相互に隣り合う各ビット線１５ａおよび１５ｂから間隔をおいてその間で該ビット線の伸長方向へ伸長するゲート電極３２を備える。
図示の例では、ゲート電極３２は、第３のＭＯＳトランジスタ２１のためのゲート電極３０におけると同様に、第１および第２のＭＯＳトランジスタ２０ａおよび２０ｂのためのゲート電極２９に連続してこれと一体的に形成されている。
【００５２】
第４のＭＯＳトランジスタ３１では、ゲート電極３２の一側に位置する一組のビット線１５の一方のビット線１５ｂ下に形成された第３の不純物領域２４ｃおよびゲート電極３２の他側に位置する他の組１５の他方のビット線１５ａ下に形成された第２の不純物領域２４ｂをそれぞれソースおよびドレインとする。
従って、第４のＭＯＳトランジスタ３１では、ビット線１５ａおよび１５ｂを横切る方向にゲート長が規定され、そのゲート電極３２は前記したとおり、ビット線１５ａおよび１５ｂの伸長方向へ伸長する。
【００５３】
前記した第３のＭＯＳトランジスタ２１列の間に、そのソースおよびドレインを形成するための不純物領域２４ｂおよび２４ｃを共用のソースおよびドレインとして利用すべく形成される第４のＭＯＳトランジスタ３１は、各ＭＯＳトランジスタ２０ａ、２０ｂおよび２１と同様に、フォトリソグラフィおよびエッチング技術を利用して形成することができ、フィールド酸化膜の形成に比較してより微細な加工が容易である。また、ＭＯＳトランジスタ３１では、その非導通時にソースおよびドレインとなるゲート電極３２の両側の不純物領域２４ｂおよび２４ｃを確実に電気的に遮断することができる。
従って、高集積化を要求される半導体記憶装置１１に第４のＭＯＳトランジスタ３１を組み込むことが特に有利である。
【００５４】
図２は、本発明に係るプリチャージ回路の回路図を示す。
第４のＭＯＳトランジスタ３１は、前記ビット線１５（１５ａおよび１５ｂ）にプリチャージ電圧（ＶD／２）が印加されるとき、相互に隣り合う組間で相互に隣り合う一方の組のビット線１５ｂと、他方の組のビット線１５ａとを短絡する。
【００５５】
前記したところでは、本発明を半導体記憶装置のビット線のためのプリチャージ回路に適用した例について説明したが、本発明はこれに限らずセンサアンプの活性化信号線あるいはデータラインのような他の信号線のプリチャージ回路に適用することができる。
【００５６】
また、本発明に係るプリチャージ回路のレイアウト配置は、例えば、一対のスイッチング素子のためのゲート電極と短絡スイッチング素子のためのゲート電極とを分離して形成することにより、種々のレイアウトパターンを適用することができる。
前記した一対のスイッチング素子に、ＭＯＳトランジスタの他のスイッチング素子を用いることができる。
【００５７】
【発明の効果】
本発明によれば、前記したように、短絡スイッチング素子を構成するトランジスタのソースおよびドレインは一対の信号線に対応して形成され、ソースドレイン間のゲートは、両信号線間で信号線を横切る方向にゲート長を有し、従って、このトランジスタのゲート幅は、信号線の伸長方向に沿うことから、信号線間の距離の増大を招くことなくゲート幅の増大を図ることができ、これにより、前記短絡スイッチング素子の導通による短絡効果が高められることから、信号線間の距離の増大を招くことなく、プリチャージ動作の高速化を図ることができる。
【００５８】
また、本発明によれば、前記したように、メモリセルアレイのビット線間の増大による記憶装置の寸法の増大を招くことなく、プリチャージ動作の高速化を図ることができることから、半導体記憶装置の大型化を招くことなくその動作速度を高めることができる。
【図面の簡単な説明】
【図１】 本発明に係るプリチャージ回路のレイアウトを部分的に示す平面図である。
【図２】 本発明に係るプリチャージ回路の回路図である。
【図３】 プリチャージ回路が設けられる半導体記憶装置の一部を示す電気回路図である。
Claims (2)
- 半導体基板上を互いに間隔をおいて伸長する各組毎の一対の信号線にそれぞれプリチャージ電圧を印加するための一対のスイッチング素子と、前記両信号線の短絡を断続するための短絡スイッチング素子とを含み、
前記短絡スイッチング素子は、前記一対の信号線のそれぞれに対応して前記半導体基板に形成される一対の不純物領域からなるソースおよびドレインと、該一対の不純物領域間にあって前記一対の信号線を横切る方向にゲート長が規定されるゲートとを備え、
前記一対のスイッチング素子は、それぞれ一対の不純物領域からなるソースおよびドレインと、前記両不純物領域間にあって前記一対の信号線の端部に間隔をおいて該信号線の伸長方向に沿ったゲート長を有しかつ該信号線の幅方向へ伸長するゲートとを備えるプリチャージ回路において、
隣り合う組間で相互に隣り合う前記信号線間に形成され、該各信号線に関連して形成された前記各短絡スイッチング素子の前記不純物領域相互間を電気的に断続するための素子分離スイッチング素子を有し、
該素子分離スイッチング素子は、前記各短絡スイッチング素子の前記各不純物領域からなるソースおよびドレインと、前記両不純物領域間に形成されるゲートとを備え、
該素子分離スイッチング素子のゲートは前記一対のスイッチング素子および前記短絡スイッチング素子の前記ゲートに一体的に連続して形成されていることを特徴とするプリチャージ回路。 - 前記信号線は、メモリセルアレイのビット線である請求項１記載のプリチャージ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11275998A JP3802226B2 (ja) | 1998-04-08 | 1998-04-08 | プリチャージ回路 |
| US09/153,341 US6166406A (en) | 1998-04-08 | 1998-09-15 | Precharge circuit and semiconductor storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11275998A JP3802226B2 (ja) | 1998-04-08 | 1998-04-08 | プリチャージ回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004279773A Division JP2005051266A (ja) | 2004-09-27 | 2004-09-27 | 半導体記憶装置 |
| JP2004279774A Division JP2005094022A (ja) | 2004-09-27 | 2004-09-27 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297961A JPH11297961A (ja) | 1999-10-29 |
| JP3802226B2 true JP3802226B2 (ja) | 2006-07-26 |
Family
ID=14594834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11275998A Expired - Lifetime JP3802226B2 (ja) | 1998-04-08 | 1998-04-08 | プリチャージ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6166406A (ja) |
| JP (1) | JP3802226B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439037B1 (ko) * | 2002-08-06 | 2004-07-03 | 삼성전자주식회사 | 반도체 메모리 장치의 비트 라인 프리차지 회로 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142875A (ja) * | 1989-10-27 | 1991-06-18 | Fujitsu Ltd | 半導体記憶装置 |
| US5838038A (en) * | 1992-09-22 | 1998-11-17 | Kabushiki Kaisha Toshiba | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
| JPH08167290A (ja) * | 1994-12-15 | 1996-06-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2976842B2 (ja) * | 1995-04-20 | 1999-11-10 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| TW288200B (en) * | 1995-06-28 | 1996-10-11 | Mitsubishi Electric Corp | Semiconductor device and process thereof |
| JP3672633B2 (ja) * | 1995-09-07 | 2005-07-20 | 株式会社ルネサステクノロジ | 半導体メモリ装置 |
| US5671175A (en) * | 1996-06-26 | 1997-09-23 | Texas Instruments Incorporated | Capacitor over bitline DRAM cell |
| JP3036456B2 (ja) * | 1997-02-07 | 2000-04-24 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US5918122A (en) * | 1997-02-11 | 1999-06-29 | Micron Technology, Inc. | Methods of forming integrated circuitry, DRAM cells and capacitors |
| US6214727B1 (en) * | 1997-02-11 | 2001-04-10 | Micron Technology, Inc. | Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry |
| TW393731B (en) * | 1997-12-01 | 2000-06-11 | Nanya Plastics Corp | DRAM sharing a bit line contact window with multi-memory cells and its manufacturing method |
| US6022776A (en) * | 1999-04-07 | 2000-02-08 | Worldwide Semiconductor Manufacturing Corporation | Method of using silicon oxynitride to improve fabricating of DRAM contacts and landing pads |
-
1998
- 1998-04-08 JP JP11275998A patent/JP3802226B2/ja not_active Expired - Lifetime
- 1998-09-15 US US09/153,341 patent/US6166406A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297961A (ja) | 1999-10-29 |
| US6166406A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120939B2 (en) | ROM cell having an isolation transistor formed between first and second pass transistors and connected between a differential bitline pair | |
| US4493056A (en) | RAM Utilizing offset contact regions for increased storage capacitance | |
| US20020071304A1 (en) | Nonvolatile ferroelectric memory having shunt lines | |
| KR910003839A (ko) | 데이타 저장셀로 강자성체를 사용하는 반도체 집적회로장치 | |
| KR930000759B1 (ko) | 다이나믹 메모리 | |
| KR100736346B1 (ko) | 반도체 장치 및 그 검사 방법 | |
| KR970077655A (ko) | 디램 셀, 디램 및 그의 제조 방법 | |
| KR100340074B1 (ko) | 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자 | |
| US6765833B2 (en) | Integrated circuit devices including equalization/precharge circuits for improving signal transmission | |
| US5768202A (en) | Fast sense amplifier for small voltage differences | |
| JP3787500B2 (ja) | Ｄｒａｍメモリ用の書き込み／読み出し回路 | |
| US6438042B1 (en) | Arrangement of bitline boosting capacitor in semiconductor memory device | |
| JP3802226B2 (ja) | プリチャージ回路 | |
| JP4376983B2 (ja) | イコライザ回路、ダイナミックランダムアクセスメモリ回路及びイコライザ回路対 | |
| JPH08316427A (ja) | 半導体集積回路装置 | |
| JP3850666B2 (ja) | 強誘電体メモリトランジスタをそれぞれ含むメモリセルを有する集積メモリ | |
| US4115871A (en) | MOS random memory array | |
| JP2005094022A (ja) | 半導体記憶装置 | |
| JP2005051266A (ja) | 半導体記憶装置 | |
| US6927438B2 (en) | Nonvolatile ferroelectric memory device and method for fabricating the same | |
| KR910001767A (ko) | 반도체 기억장치 | |
| US6788565B2 (en) | Semiconductor memory device | |
| KR100257582B1 (ko) | 다이나믹 랜덤 액세스 메모리 장치의 레이 아웃 구조 | |
| KR20030064402A (ko) | 감지 증폭기 | |
| JPH0821688B2 (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |