JP3800499B2 - 擬似乱数を生成するための装置及びそれに関連する方法 - Google Patents

Description

【０００１】
本発明は、一般に、セルラー通信システムの動作の間に発生するダウンリンク信号又はアップリンク信号などの情報信号の符号化に関するものである。より詳細には、本発明は、擬似乱数を発生するための装置とそれに関連する方法に関する。
【０００２】
本発明の実施形態の動作の間に発生する擬似乱数は、特に、暗号化された信号の生成に使用される。暗号化された信号は、実質的に、擬似乱数の発生に使用される入力信号の結合と相関がないので、暗号解析により権限のない相手が暗号化された信号を復号することを困難にしている。
【０００３】
通信のプライバシーは、権限のある相手だけが暗号化された信号を解読することができるようにするとよりよく保証できる。擬似乱数発生器に加えられた入力信号と該入力信号に応答して生成される出力信号との間の相関が低いので、出力信号は暗号解読が容易でない。
【０００４】
本発明の１つの実施形態では、ＩＩＲ（無限インパルス応答）フィルタが加算結合器とフィードバック関係で接続されている。ＩＩＲによって発生した信号は、線形フィードバック・シフトレジスタによって発生したシーケンスと結合される。結合された信号は、実質的に、入力シーケンスとは相関しない擬似乱数を形成する。この方法で発生する擬似乱数は、権限のない相手が暗号解読技法により暗号を解読することが困難なように情報信号を暗号化するため使用される。
【０００５】
【発明の背景】
通信システムは、最小限、通信チャネルで相互接続された送信器と受信器とから形成される。送信器は少なくとも送信局の一部を形成し、受信器は少なくとも受信局の一部を形成する。送信器から受信器へ通信されるべき情報は、変調されて通信信号を形成する。送信局によって生成され送信された通信信号は、通信チャネル上を送信され、受信局によって受信される。送信局によって送信された通信信号に含まれる情報は、受信局で受信されると再生される。デジタル通信システムでは、受信局に通信されるべき情報はデジタル化される。デジタル化された情報は、次いで、通信信号を形成するために使用される。
【０００６】
無線通信システムは、通信チャネルが電磁スペクトラムの一部の上で定義された無線チャネルで形成される通信システムの１つのタイプである。送信局と受信局の間に通信チャネルを形成するのに固定された接続が要求されないため、送信局と受信局の間の固定接続が実現不可能な場合も通信は可能である。しかし、無線チャネルは、その性質上、本質的に公共のものである。つまり、無線通信チャネル上で送信される通信信号は、その無線チャネルにチューニングされた任意の受信局によって検出できる。例えば、権限のない相手も通信信号が送信される無線チャネルの周波数に無線受信器をチューニングすることができ、これによって通信信号を受け取ることができる。
【０００７】
無線通信チャネルが公共的な性質であるため、無線通信システムで実現される通信のプライバシーを保証するのは困難である。このような通信システム内で通信のプライバシーを高めるには、暗号化技法を使用して符号化又は暗号化された信号を生成する。他の通信システムでも、このような暗号化技法は、送信局と受信局の間の通信のプライバシーをよりよく保証するために使用される。
【０００８】
デジタル情報信号は、特に、符号化又は暗号化するのに好都合である。デジタル情報信号は、デジタル通信システムの動作の間に変調され送信されるビットシーケンスとして生成される。デジタル情報信号がビット単位であるという性質は、特に、符号化又は暗号化するために好都合である。必要であれば、デジタル情報信号を形成している各ビットは送信局で符号化できる。符号化された通信信号が送信局の符号化によって形成され、無線通信チャネル上を受信局へ送信できる。符号化された通信信号が送信されている無線チャネルにチューニングされた無線受信器を有する権限のない相手は、符号化された信号を生成した符号化技法の知識がなければ、その時に受信した信号を復号できない。符号化された信号を復号する能力のある受信局だけが、通信チャネル上で送信された符号化信号の情報内容を再生することができる。
【０００９】
デジタル情報信号を符号化又は暗号化するために種々の方法が使用されている。セルラー通信で使用されている典型的な符号化スキームは、擬似ランダム・シーケンス生成器によって生成された擬似ランダム・シーケンスでビットを結合することによって情報信号のビットが符号化される、暗号化プロセスを使用する。擬似ランダム信号生成器は秘密キーと共に動作可能で、秘密キーは対称的な暗号化技法では送信局と権限のある受信局に知られている。秘密キーは権限のある受信局において使用され、そこで受信された符号化信号を復号し、それによって送信された信号の情報の内容を再生する。
【００１０】
米国特許第４７９７９２２号は、擬似ランダム・シーケンスを発生する加算発生器を開示している。このような擬似ランダム・シーケンスは、データの暗号化に使用される。しかし、符号化された信号は、少なくとも加算発生器に加えられた駆動入力が線形フィードバック・シフトレジスタ（ＬＦＳＲ）によって生成された線形フィードバックシーケンスであった場合は、暗号解読されやすい。開示された装置によって生成された出力信号は、ＬＦＳＲによって加えられた入力シンボルの線形結合との相関関係を示す。例えば、ランダムビットの４つのストリームが提供されている場合、相関係数は５／２４の値である。相関があるため、出力シンボルの十分に長いストリームを観察すると、その他の状況では分からないＬＦＳＲの初期状態の再生が可能になる。したがって、このような観察を介して、権限のない相手が送信された信号の情報の内容をうまく再生でき、通信のプライバシーが損なわれる。
【００１１】
このような従来の装置によって示された相関を低減する方法は、符号化された信号が権限のない相手によって復号できないことをよりよく保証するであろう。
【００１２】
本発明の重要な改善が展開されているのは、符号化された信号の生成に関連する以上の背景情報の観点においてである。
【００１３】
【発明の概要】
したがって、本発明は、擬似乱数を発生するための装置と関連する方法を効果的に提供する。擬似乱数は、例えば、情報信号を暗号化するために使用される。擬似乱数は、暗号化信号が実質的に擬似乱数の発生に使用された入力信号の結合に相関しないような方法で生成される。暗号化された信号と擬似乱数を発生するために使用される入力信号との間の相関が低いため、暗号化された信号の暗号解読のされやすさは減じられる。
【００１４】
本発明の実施形態を使用して情報信号を符号化することは、送信局と受信局との間の通信のプライバシーの保証を高める。本発明の実施形態の動作の間に発生された擬似乱数を使用して形成された暗号化信号は、擬似乱数の発生に使用された入力信号とほとんど相関を示さないため、暗号化された信号の暗号解読は成功しない確率が高い。これによって、暗号化された信号が公共の通信チャネル又はこの方法を使用しなければ安全でない通信チャネル上に生成されて、権限のない相手が暗号化通信信号の情報の内容を再生できる心配はより少なくなる。
【００１５】
本発明の一態様によれば、加算結合器がＬＦＳＲ（線形フィードバック・シフトレジスタ）によって生成されたＬＦＳＲシーケンスを受信するように結合されている。ＩＩＲ（無限インパルス応答）フィルタは、加算結合器とフィードバック関係で結合されている。ＩＩＲフィルタによって生成された値はＬＦＳＲシーケンスと共に結合され、擬似乱数を発生する。擬似乱数は、実質的にＬＦＳＲシーケンスと相関していない。更に、擬似乱数が使用されて情報信号を暗号化し暗号化信号を形成する場合、形成される暗号化信号はこれに対応するＬＦＳＲシーケンスにほとんど相関していない。暗号化信号の断片に対してしかアクセス権を有しない場合、暗号化信号とＬＦＳＲシーケンスとの間の相関のレベルが低い結果、暗号化信号の暗号解読の成功しやすさは減少する。
【００１６】
ＩＩＲによって供給され、加算結合器によってＬＦＳＲシーケンスと結合される値は、擬似ランダム・シーケンスの複雑さを増大する。このような複雑さの増大は、生成された擬似乱数とＬＦＳＲシーケンスとの間の相関を低減する。擬似乱数が使用されて情報信号を暗号化する場合、ＩＩＲフィルタによって生成された値の使用によって擬似乱数に複雑さが更に追加提供され、これによって、信号を受け取る権限のない相手による暗号化信号の暗号解読は更に困難になる。
【００１７】
本発明の実施形態の１つの実現形態では、ＩＩＲフィルタは、出力シンボルのブロックの並列的な生成を可能にする複数のセクションから形成されている。このようなシンボルは、ＬＦＳＲシーケンスのビットと共に加算結合器によって使用され、擬似乱数を形成する。
【００１８】
したがって、これらの態様又は別の態様において、擬似乱数発生器とそれに関連する方法は擬似乱数を発生する。加算結合器は、複数のＬＦＳＲ（線形フィードバック・シフト・レジスタ）シーケンスを並列に受け取るように結合される。加算結合器は、ＬＦＳＲシーケンスを結合し、部分的にはＬＦＳＲシーケンスの結合に応答して擬似乱数を形成する。無限インパルス応答フィルタは、加算結合器とフィードバック接続されている。無限インパルス応答フィルタは、加算結合器に加えるためのインパルス応答値を生成する。加算結合器は、更に、ＬＦＳＲシーケンスの結合とインパルス応答値とを結合させる。更に、加算結合器によって形成された擬似乱数はインパルス応答値に応答する。
【００１９】
本発明とその範囲の更に完全な理解は、次に簡単にまとめられた添付の図面、本発明の現在の好ましい実施形態についての以下の詳細な説明、及び添付の請求項から得られる。
【００２０】
【詳細な説明】
まず図１を参照すると、一般に１０で示される擬似乱数発生器は、擬似乱数を発生するように動作可能である。擬似乱数発生器１０は、擬似乱数が暗号化された信号の生成に使用されている例の実現形態に対応して示されている。しかし、擬似乱数発生器１０は、代替として擬似乱数が使用されている他の実現形態でも使用できる。
【００２１】
擬似乱数発生器１０によって発生される擬似乱数は、実質的に、発生に使用される入力信号の結合と相関していない。したがって、擬似乱数又は擬似乱数により生成された暗号化信号が、権限のない相手により暗号解読を介して復号されるのは、非常に困難である。
【００２２】
擬似乱数発生器１０は、ここではｎ本のライン１４で複数の周期的シーケンスを受け取るように結合される加算結合器１２を含む。例としての実施形態では、ライン１４で加算結合器１２に加えられる周期的シーケンスは、ここではＸ_i,tからＸ_n,tによって明示されたＬＦＳＲ（線形フィードバック・シフトレジスタ）シーケンスにより形成されている。
【００２３】
加算結合器１２は、ライン１４に加えられたシーケンスのビットを結合し、結合されたシーケンスＺをライン１６上に発生するように動作する。
【００２４】
擬似乱数発生器１０は、ここでは加算結合器１２とフィードバック接続された、ＩＩＲ（無限インパルス応答）フィルタ１８である論理回路を更に含む。加算結合器１２によって発生された加算シーケンスの部分で形成されるフィードバック・シーケンスは、ライン２２によってＩＩＲフィルタ１８に供給される。フィードバック・シーケンスはＳ_{t ＋１}によって図の中に明示されている。更に、ＩＩＲフィルタ１８は、加算結合器１２への入力に結合されたライン２４上のＣ_tによって示されたシーケンスを生成するように動作する。
【００２５】
ライン２４で加算結合器に加えられたシーケンスは、加算結合器１２によって形成される続くシーケンスで、ライン１４で加算結合器１２に加えられたＬＦＳＲシーケンスと共に結合される。このようなシーケンスは、ライン１６上に発生される擬似乱数を形成する。ライン２４で加算結合器１２に加えられたフィードバック・シーケンスは、ライン１４で加算結合器１２に加えられたＬＦＳＲシーケンスの結合の部分の複雑な線形結合であるため、ライン１６に発生された擬似乱数は、入力シーケンスの複雑な線形結合である。したがって、擬似乱数発生器１０によって発生される擬似乱数は、解読されにくい。更に、擬似乱数がデジタルデータと組み合わせられて暗号化信号を形成する場合、暗号化信号も同様に、暗号解読されにくくなる。このような暗号化信号を使用したセルラー通信システムなどの無線通信の安全性は、よりよく保証される。
【００２６】
図２は、再度、擬似乱数発生器１０を示す。ここでもまた、擬似乱数発生器１０は、加算結合器１２と、ライン２２と２４によって加算結合器１２とフィードバック接続されたＩＩＲフィルタ１８を含むように示されている。ここで、ＬＦＳＲ３２はライン１４と接続して示されている。ＬＦＳＲ３２は、ここで結合されるため加算結合器に加えられた擬似ランダム・シーケンスを含むか又は生成する。
【００２７】
より詳細には、ライン１４に発生されたＬＦＳＲシーケンスは、加算回路３６の入力端子に結合されている。加算回路３６は、加算結合器１２の一部を形成する。加算回路３６は、そこに加えられたシーケンスを合計し、ライン３８上に合成デジタル・シーケンスを発生するように動作する。ライン３８は、分離回路４４の入力端子に接続されている。分離回路４４は、ライン３８に生成供給される合成デジタル信号を分離するように動作する。ライン２２は、分離回路４４に接続され、ＩＩＲフィルタ１８へフィードバック・シーケンスを供給する。更に、分離回路４４によって形成された分離シーケンスは、ライン１６に発生される擬似乱数を形成する。図には更に、ここではライン４８によって結合回路４６に供給されるデジタルデータ・シーケンスと擬似乱数とを結合し、ライン５２に暗号化デジタル・シーケンスを発生する回路である結合回路４６を示す。
【００２８】
図２に示された擬似乱数発生器１０の一部を形成する加算結合器１２の例としての実現態様は、米国特許第４７９７９２２号により詳細に説明されている結合装置に対応する。その動作の更に詳細な説明は上記特許の中に開示されており、この開示は参考として本明細書に組み込まれる。
【００２９】
ＩＩＲフィルタ１８によってライン２４に発生されたフィードバック・シーケンスが、加算回路３６によって加算され、分離回路１２によって分離された入力シンボルの複雑な線形結合であるため、分離回路４４によって形成され、ライン１６に生成された擬似乱数を形成する分離シーケンスは、暗号解読されにくくなる。
【００３０】
図３は、擬似乱数発生器１０の一部を形成する例としてのＩＩＲフィルタ１８を示す。図示されたフィルタは第２オーダのフィルタである。他の実施形態として、フィルタは他のオーダであってもよい。すなわち、ＩＩＲフィルタ１８は、任意のｎレベルの可能性がある。
【００３１】
ＩＩＲフィルタ１８はライン２２と２４に接続され、シーケンスＳ_ｔ＋１を受け取り、シーケンスＣ_ｔをそれぞれ生成するように示されている。ライン２２は、加算要素６２の第１の入力端子に結合されている。フィードバック・パス６６と６８の一部を形成するライン６４は、加算要素６２の第２の入力端子に結合されている。加算要素６２は、第１の遅延要素７４に加えられる加算信号をライン７２に発生する。
【００３２】
第１の遅延要素７４はそこに加えられる信号を遅延し、ライン７６に第１の遅延信号を発生する。ライン２４がライン７６に結合される、すなわち、ライン７６は「タップ付き」であり、そこからフィードバック・シーケンスＣ_ｔが形成される。
【００３３】
ライン７６はまた、第２の遅延要素７８に結合されている。第２の遅延要素７８は、遅延要素７４と同様、信号がそこに加えられると第２の遅延期間を導入し、ここではライン８２にシーケンスＣ_ｔ−１によって示される第２の遅延信号を生成する。ライン８２は乗算器又は他のスケーリング要素８４の入力端子に接続されている。乗算器８４は、ここでは、ｆ_２のスケーリング係数で示されている。乗算器８４は、加算要素８８の第１の入力端子に接続されたライン８６に、スケーリングされた値を生成する。
【００３４】
ライン７６はまた、乗算器又は他のスケーリング要素９２の入力端子に接続されている。ここで、乗算器９２はｆ_１のスケーリング係数を示し、加算要素８８の第２の入力端子に結合されたライン９４にスケーリングされた値を発生するように動作する。加算要素は、上記のように、両フィードバック・パス６６と６８の一部を形成する加算値６４を発生する。
【００３５】
連続的な値がライン２２を使用してＩＩＲフィルタ１８に加えられると、ライン２４に生成される値は、入力値とそれぞれのフィードバック・パス６６と６８の動作を介して形成される構成要素との結合により形成される。
【００３６】
図４は、ここでも一般に１０で示された、本発明の別の実施形態の擬似乱数発生器を示す。この実施形態では、擬似乱数発生器１０は、１２−１と１２−２によって示されている２つの加算結合器１２を含み、２つの加算結合器はそれぞれ、ここでもまたライン１４でＬＦＳＲシーケンスである周期的シーケンスを受け取るように結合されている。図の中で示されている例としての実施形態では、別の加算結合器１２−１と１２−２は、ＬＦＳＲシーケンスの別の列を受け取るように接続されている。
【００３７】
加算結合器はそれぞれ、ＩＩＲフィルタ１８とフィードバック構成で結合されている。ここでは、第１の加算結合器１２−１はライン２２−１を使用してＩＩＲフィルタに接続され、第２の加算結合器１２−２はライン２２−２を使用してＩＩＲフィルタ１８に結合されている。同様に、ライン２４−１と２４―２はそれぞれ、加算結合器１２−１と１２−２をＩＩＲフィルタ１８に接続する。ライン２４−１と２４−２は、以下に説明されるように、ＩＩＲフィルタ１８の別のタップ位置に接続されている。
【００３８】
図４に示された擬似乱数発生器１０の実施形態は、有利なことに、従来方法のデジタル回路において、回路が動作可能となる各クロック・パルスの後などで、特定の期間の間だけ生成が可能なシンボルの数を２倍にする。加算結合器１２−１と１２−２は別々に動作可能で、それぞれライン１６−１と１６−２に擬似乱数ビット・ストリームを発生する。ライン１６−１と１６−２は、別のシンボルストリームのシンボルをインタリーブし、ライン１６に結合された擬似乱数ビット・ストリームを発生するインタリーバー１０２の入力端子に結合されている。
【００３９】
図に示された名称を使用して、ＩＩＲフィルタを実現するＩＩＲフィルタ１８の特定の実現形態は、次の方法で導出される。例としての実現形態は、有限体、つまりガロワ域ＧＦ（２^２）を考慮することによって導出される。多項式Ｘ^２＋Ｘ＋１は、有限体で定義される。値ａはＧＦ（２^２）における多項式のゼロとして定義される。図３に示されたＩＩＲフィルタ１８の乗算器８４のスケーリング係数ｆ_２とｆ_１を使用し、有限体のａ^２＝ａ＋１という上記多項式のゼロという性質のａを使用することによって、フィードバック・シーケンスＣのシンボルの値は、次のようになる。
【００４０】
Ｃ_ｔ＋１＝Ｓ_ｔ＋１＋ａＣ_ｔ＋ａ^２Ｃ_ｔ−１
Ｃ_２ｔ＋１＝Ｓ_２ｔ＋１＋ａＣ_２ｔ＋ａ^２Ｃ_２ｔ−１
Ｃ_２ｔ＋２＝Ｓ_ｔ２＋２＋ａＣ_２ｔ＋１＋ａ^２Ｃ_２ｔ
Ｃ_２ｔ＋１とＣ_２ｔ＋２について、上記第２の等式と第３の等式の項を構成しなおすと、次のようになる。
【００４１】
Ｃ_２ｔ＋１＝Ｓ_２ｔ＋１＋ａ（Ｃ_２ｔ＋ａＣ_２ｔ＋１ ）
Ｃ_２ｔ＋２＝Ｓ_２ｔ＋２＋ａ（Ｃ_２ｔ＋１＋ａＣ_２ｔ）
図５は、ＧＦ（２^２）の有限体についてＩＩＲフィルタ１８の実現形態を示したものである。ライン１６−１と１６−２は、図ではセクション１とセクション２として分離された別のセクションから取られたタップとして図に示されている。ＩＩＲフィルタ１８に伸びるライン２２−１と２２−２も同様に示されている。これによって、ＩＩＲフィルタ１８は、２つの出力シンボルのブロックの並列化された生成を有する２セクションの形態で実現される。代わりに、図４に示された実施形態の擬似乱数発生器１０は、所与の期間の間に、２のファクターで増加された数のシンボルを生成することができる。
【００４２】
図６は、一般に１１２で示された、本発明の実施形態の擬似乱数を発生する方法を示す。方法１１２によって発生された擬似乱数は、その発生に使用された入力値と低い相関を示し、その結果、暗号解読されにくくなる。
【００４３】
まず、ブロック１１４に示されるように、第１の擬似乱数シーケンスと少なくとも第２の擬似乱数シーケンスが生成される。次いで、ブロック１１６に示されるように、第１の擬似乱数シーケンスと少なくとも第２の擬似乱数シーケンスとは加算結合器に加えられる。次いで、ブロック１１８に示されるように、第１の擬似乱数シーケンスと少なくとも第２の擬似乱数シーケンスとは結合され、マルチビットの結合シーケンスを形成する。
【００４４】
このように、ブロック１２２に示されるように、マルチビットの結合シーケンスのうち少なくとも１つのビットが、加算結合器とフィードバック接続された論理回路に提供される。ビットが加えられる論理回路は、少なくとも１つの内部フィードバック要素を含む。その後、ブロック１２４に示されるように、論理値が、論理回路に供給されたマルチビットの結合シーケンスに応答して論理回路において生成される。次いで、ブロック１２６に示されるように、論理値が加算結合器に加えられる。更に、ブロック１２８に示されるように、論理値と、第１の擬似乱数シーケンスと少なくとも第２の擬似乱数シーケンスとが結合され、結合された論理値が擬似乱数を形成する。
【００４５】
したがって、ＩＩＲフィルタ、又は内部に内部フィードバックを有する他の線形論理回路を、加算結合器とフィードバック接続して使用することを介して、入力シンボルの複雑な線形結合が形成される。擬似乱数ビット・ストリームを形成する複雑な結合は、ビット・ストリームの形成に使用された入力値とわずかな相関しか示さない。これによって、擬似乱数ビット・ストリームは暗号解読されにくくなる。
【００４６】
前の説明は、本発明を実現するための好ましい例の説明であり、本発明の範囲は必ずしもこの説明によって限定されるべきではない。本発明の範囲は上記の請求項によって定義される。
【図面の簡単な説明】
【図１】 本発明の実施形態の擬似乱数発生器の機能構成を示す図である。
【図２】 図１に示された擬似乱数発生器の機能構成を示す図であり、擬似乱数発生器の一部を形成する加算結合器の例としての実現形態を更に示す図である。
【図３】 図１と図２に示された擬似乱数発生器の一部を形成する例としての無限インパルス応答フィルタの機能構成を示す図である。
【図４】 本発明の別の実施形態による擬似乱数発生器の一部の機能構成を示す図である。
【図５】 図４に示された擬似乱数発生器の一部を形成する無限インパルス応答フィルタの例としての具体例を示す図である。
【図６】 擬似乱数を生成するための本発明の実施形態の方法の手順の概略を示すフローチャートである。

Claims (18)

1. 擬似乱数を生成するための擬似乱数発生器であって、
   複数の少なくとも擬似ランダム・シーケンスを並列に受け取るように接続された加算結合器であって、擬似ランダム・シーケンスを結合し、擬似ランダム・シーケンスの結合に部分的に応答して擬似乱数を形成する加算結合器と、
   前記加算結合器とフィードバック接続で結合された論理回路であって、該論理回路の内部でフィードバックするフィードバック・パスと該フィードバック・パス中に接続された少なくとも１つの論理要素とを持つ少なくとも１つの内部フィードバック要素を含み、前記加算結合器に加えるための論理値を生成し、該生成された論理値が前記少なくとも１つの内部フィードバック要素に応答する成分を含む前記論理回路とを有し、
   前記加算結合器は、更に擬似ランダム・シーケンスの結合と前記論理回路で生成された論理値とを結合し、前記加算結合器により形成される擬似乱数は、更に前記論理回路で生成された論理値に応答することを特徴とする擬似乱数発生器。
2. 前記論理回路が、加算結合器とフィードバック接続で結合されたフィルタ回路とを備えることを特徴とする請求項１に記載の擬似乱数発生器。
3. 前記フィルタ回路が、インパルス応答フィルタ回路を備えることを特徴とする請求項２に記載の擬似乱数発生器。
4. 前記インパルス応答フィルタ回路が、無限インパルス応答フィルタ回路を備えることを特徴とする請求項３に記載の擬似乱数発生器。
5. 前記フィルタ回路が、第１の遅延要素と該第１の遅延要素に直列に結合された少なくとも第２の遅延要素とを備え、
   少なくとも１つの内部フィードバック要素が第１のフィードバック要素を備え、前記第１のフィードバック要素が、前記第１の遅延要素と並列に接続され、それによって第１のフィードバック・パスを形成することを特徴とする請求項２に記載の擬似乱数発生器。
6. 前記第１の内部フィードバック要素が第１の利得要素を備えることを特徴とする請求項５に記載の擬似乱数発生器。
7. 前記論理回路の少なくとも１つの前記内部フィードバック要素が更に第２のフィードバック要素を備え、前記論理回路によって形成された論理値が前記第２のフィードバック要素に応答する成分を含むことを特徴とする請求項５に記載の擬似乱数発生器。
8. 前記第２のフィードバック要素が第２の利得要素を備えることを特徴とする請求項７に記載の擬似乱数発生器。
9. 前記第２のフィードバック要素が前記第２の遅延要素と並列に接続されていることを特徴とする請求項７に記載の擬似乱数発生器。
10. 前記第１の内部フィードバック要素と、前記第２の内部フィードバック要素と、前記第１の遅延要素とに結合された加算要素を更に備え、前記加算要素は、前記第１の内部フィードバック要素と前記第２の内部フィードバック要素によってそれぞれ形成された値を合計し、合計された合計値を前記第１の遅延要素に供給する合計要素を更に備えることを特徴とする請求項９に記載の擬似乱数発生器。
11. 前記加算結合器が受け取るために接続している前記擬似ランダム・シーケンスが、ＬＦＳＲ（線形フィードバック・シフトレジスタ）シーケンスを含むことを特徴とする請求項１に記載の擬似乱数発生器。
12. 擬似乱数を生成するための方法であって、
    第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスを生成するステップと、
    前記生成するステップの間に生成された第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスとを加算結合器に供給するステップと、
    前記第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスとを供給するステップの間に、前記加算結合器に供給された第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスを結合して、マルチビットの結合シーケンスを形成するステップと、
    前記加算結合器とフィードバック接続された論理回路であって、該論理回路の内部でフィードバックするフィードバック・パスと該フィードバック・パス中に接続された少なくとも１つの論理要素とを持つ少なくとも１つの内部フィードバック要素を含む前記論理回路に、マルチビットの結合シーケンスのうち少なくとも１つのビットを提供するステップと、
    前記供給するステップの間に前記論理回路に提供されたマルチビットの結合シーケンスと、前記少なくとも１つの内部フィードバック要素を介する該マルチビットの結合シーケンスのフィードバックの部分とに応答して、前記論理回路で論理値を生成するステップと、
    前記論理値の生成のステップの間に、生成された前記論理値を前記加算結合器に供給するステップと、
    前記論理値と、第１の擬似ランダム・シーケンス及び少なくとも第２の擬似ランダム・シーケンスとを前記加算結合器で結合し、結合された前記論理値と第１の擬似ランダム・シーケンス及び少なくとも第２の擬似ランダム・シーケンスとが、擬似乱数を形成するステップとを含むことを特徴とする方法。
13. 第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスを供給する前記ステップの間に、第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスが実質的に同時に加算結合器に供給されることを特徴とする請求項１２に記載の方法。
14. 加算結合器に供給された第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスとを結合する前記ステップが、第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスを加算するステップを含むことを特徴とする請求項１２に記載の方法。
15. 論理値と、第１の擬似ランダム・シーケンス及び少なくとも第２の擬似ランダム・シーケンスとを結合する前記ステップが、論理値と第１の擬似ランダム・シーケンス及び少なくとも第２の擬似ランダム・シーケンスとを加算するステップを含むことを特徴とする請求項１２に記載の方法。
16. 論理値が生成される論理回路が、第１の遅延要素とそれに直列に結合された少なくとも第２の遅延要素とを含み、少なくとも１つの内部フィードバック要素が第１の遅延要素と並列に接続されていることを特徴とする請求項１２に記載の方法。
17. 論理値が生成される論理回路が、無限インパルス応答フィルタを備えることを特徴とする請求項１２に記載の方法。
18. 第１の擬似ランダム・シーケンスと少なくとも第２の擬似ランダム・シーケンスとを生成する前記ステップが、第１のＬＦＳＲ（線形フィードバック・シフトレジスタ）シーケンスと少なくとも第２のＬＦＳＲシーケンスとを生成するステップを含むことを特徴とする請求項１２に記載の方法。

Images