KR20010031889A - 의사 무작위 수를 발생시키기 위한 장치, 및 관련 방법 - Google Patents

의사 무작위 수를 발생시키기 위한 장치, 및 관련 방법 Download PDF

Info

Publication number
KR20010031889A
KR20010031889A KR1020007004985A KR20007004985A KR20010031889A KR 20010031889 A KR20010031889 A KR 20010031889A KR 1020007004985 A KR1020007004985 A KR 1020007004985A KR 20007004985 A KR20007004985 A KR 20007004985A KR 20010031889 A KR20010031889 A KR 20010031889A
Authority
KR
South Korea
Prior art keywords
pseudo
random number
random
sequences
feedback
Prior art date
Application number
KR1020007004985A
Other languages
English (en)
Other versions
KR100570595B1 (ko
Inventor
벤 스미츠
Original Assignee
엘링 블로메
텔레포나크티에볼라게트 엘엠 에릭손
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘링 블로메, 텔레포나크티에볼라게트 엘엠 에릭손 filed Critical 엘링 블로메
Publication of KR20010031889A publication Critical patent/KR20010031889A/ko
Application granted granted Critical
Publication of KR100570595B1 publication Critical patent/KR100570595B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/586—Pseudo-random number generators using an integer algorithm, e.g. using linear congruential method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Complex Calculations (AREA)
  • Storage Device Security (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

의사-무작위 수 발생기(10)와 관련 방법은 의사-무작위 수를 발생한다. 의사-무작위 수는, 발생기(10)에 제공된 입력시퀀스들의 복소, 선형조합이고, 이러한 입력값들에 대해 상관관계를 거의 보이지 않는다. 상기 발생기는 합산 결합기 (12)와, 합산 결합기(12)와 피드백 관계로 접속된 IIR(무한 임펄스 응답) 필터(18)를 포함한다. 발생기(10)에 제공된 입력값들과 의사-무작위 수의 낮은 상관관계 때문에, 의사-무작위 수는, 인증받지 않은 당자에 의한 암호해독에 덜 민감하다.

Description

의사 무작위 수를 발생시키기 위한 장치, 및 관련 방법{APPARATUS, AND ASSOCIATED METHOD, FOR GENERATING A PSEUDO-RANDOM NUMBER}
통신 시스템은 적어도, 통신채널로 상호접속된 송신기와 수신기로 구성된다. 송신기는 적어도 전송국의 일부를 형성하고, 수신기는 적어도 수신국의 일부를 형성한다. 송신기로 수신기로 전송하게 될 정보는 변조되어, 통신신호들을 형성하게 된다. 송신국에 의해 발생되어 송신되는 통신신호들은 수신국이 수신하게 될 통신채널로 전송된다. 송신국이 전송한 통신신호에 포함된 정보는 수신국에서 수신되자 마자 복원된다. 디지탈 통신시스템에서, 수신국으로 전송될 정보는 디지탈화 된다. 그런 다음, 디지탈화 된 정보는 통신신호를 형성하는데 사용된다.
무선 통신시스템은, 통신채널이 전자기 스펙트럼의 일부로 규정된 무선챈널로 형성되는 유형의 통신시스템이다. 송신국과 수신국 간에 통신채널을 형성하는데 고정 접속(a fixed connection)이 필요하지 않기 때문에, 송신국과 수신국 간의 고정 접속이 사용할 수 없을 때에도 통신이 가능하다. 그러나, 무선채널들은 본래부터 공중(public)용이다. 즉, 무선 통신채널에 전송된 통신신호는 상기 무선채널에 동조된 소정의 수신국이 검출할 수 있다. 예컨대, 인증받지 않은 당사자가, 통신신호가 전송된 무선채널에 주파수에 무선 수신기를 동조시켜, 상기 통신신호를 수신할 수 있다.
무선 통신시스템에서 실행되는 통신들의 프라이버시는, 무선 통신채널의 공중성 때문에 보장하기 어렵다. 이러한 통신시스템에서 통신들의 프라이버시를 향상시키기 위해, 엔코드, 또는 부호화 신호를 형성하는데 부호화기술을 사용한다. 다른 통신시스템들에서, 수신국과 송신국 간의 통신의 프라이버시를 한층 더 보장하기 위해 상기와 같은 부호화기술을 사용한다.
엔코드 또는 부호화에 디지탈 정보신호가 특히 바람직하다. 디지탈 정보신호는 디지탈 통신시스템의 동작 중에 변조되어 전송되는 비트들의 시퀀스로 형성된다. 디지탈 정보신호의 비트방식(bit-wise) 속성은 특히 엔코드 또는 부호화에 바람직하다. 필요하다면, 디지탈 정보신호를 형성하는 각 비트는 송신국에서 엔코드된다. 그래서, 엔코드된 통신신호가 형성되어, 무선 통신채널을 통해 수신국에 전송될 수 있다. 엔코드된 통신신호가 전송되는 무선채널에 동조된 무선 수신기를 가지는, 인증받지 않은 당사자는 엔코드된 신호를 형성한 엔코딩 기술을 알지 못하고는, 자기의 무선 수신기로 수신한 신호를 디코드할 수 없다. 상기의 엔코드된 신호를 디코딩할 수 있는 수신국만이 통신채널을 통해 전송된 엔코드 신호의 정보내용을 복원할 수 있다.
디지탈 정보신호를 엔코드하거나 또는 부호화하는데 다양한 방법들이 사용된다. 셀룰러 통신에서 사용되는 것과 같은, 전형적인 엔코딩방법은, 의사-무작위 시퀀스 발생기로 발생시킨 의사-무작위 시퀀스와 비트들을 결합하여 정보신호의 비트들을 엔코드하는, 부호화프로세스를 사용한다. 의사-무작위 신호 발생기는, 대칭 부호화(a symmetrical encryption)기술에서 송신국과 인증받은 수신국 둘 다에 공지되는 비밀키(a secret key)와 함께 동작할 수 있다. 상기 비밀키는 인증받은 수신국에서 수신한 엔코드신호를 디코하여, 상기 전송신호의 정보내용을 복원하는데 사용된다.
미합중국 특허 제4,797,922호는, 의사-무작위 시퀀스를 발생하는 합산 발생기(a summation generator)를 기재하고 있다. 이러한 의사-무작위 시퀀스는 데이터의 부호화에 사용한다. 그러나, 적어도 인가된 구동입력들이 선형 피드백 시프트 레지스터(LFSR)가 생성한 선형 피드백 시퀀스들이면, 상기 엔코드신호는 암호해독에 취약하다. 싱기에서 기술한 장치가 생성한 출력신호들은 LFSR이 인가한 입력 심벌들의 신형 조합과 상관관계를 보인다. 예컨대, 무작위 비트들로 된 네 개의 스트림드이 제공되면, 상관계수는 5/24의 값이다. 상관 때문에, 충분히 긴 출력심벌들의 스트림을 관찰함으로써, 공지되지 않은 LFSR의 초기 상태를 복원할 수 있다. 따라서, 이러한 관찰을 통해, 인정받지 않은 당사자가 전송신호의 정보내용을 성공적으로 복원할 수 있게 된다. 따라서, 통신의 프라이버시가 손상될 수 있다.
상기와 같은 통상적인 장치가 보이는 상관관계를 감소키는 방법은, 인증받지 않은 당사자가 엔코드된 신호를 디코드할 수 없도록 하는 것이다.
엔코드신호들의 생성에 관련된 상기 배경정보의 관점에서 보아, 본 발명의 중요 개선들이 고안되었다.
본 발명은 셀룰러 통신시스템의 동작 중에 발생된 다운링크 또는 업링크 신호와 같은, 정보신호의 코딩에 관한 것이다. 특히, 본 발명은 의사-무작위 수( pseudo-random number)를 발생시키기 위한, 장치와 관련 방법에 관한 것이다.
본 발명의 실시예의 동작 중에 발생된 의사-무작위 수는, 특히, 부호화 신호 (encrypted signal)의 형성에 사용된다. 부호화 신호는 실질적으로, 의사-무작위 수의 형성에 사용되는 입력신호들의 조합에 상관되지 않으므로, 인증받지 않은 사람이 해독법을 사용하여 부호화된 신호를 디코딩하는 것을 어렵게 한다.
인증받은 당사자들만이 부화된 신호를 복호화 할 수 있도록 함으로써, 통신의 프라이버시를 한층 더 보장할 수 있다. 의사-무작위 수 발생기에 인가된 입력신호들의 응해 발생된 출력신호 간의 낮은 상관 때문에, 상기 출력신호는 해독에 바람직하지 않다.
본 발명의 한 실시예에서, IIR(infinite impulse response) 필터가 합산 결합기(summation combiner)와 피드백 관계로 연결된다. IIR이 발생한 신호들은 선형 피브백 시프트 레지스터(liner feedback shift register)가 발생한 시퀀스들과 결합한다. 결합된 신호들은, 입력 시퀀스들과는 실질적으로 상관되지 않는 의사-무작위 수를 형성한다. 이러한 방식으로 발생된 의사-무작위 수는, 인증받지 않는 당사자가 해독기술로 해독하기 어려운, 정보신호를 부호화한다.
도 1은 본 발명 실시예의 의사-무작위 수 발생기의 기능 블록도.
도 2는 도 1에 도시되고 또한 의사-무작위 수 발생기의 일부를 형성하는 합산 결합기의 예시적 구현을 설명하는, 의사-무작위 수 발생기의 기능 블록도.
도 3은 도 1과 2에 도시된 의사-무작위 수 발생기의 일부를 구성하는, 예시적인 무한 임펄스 응답 필터의 기능 블록도.
도 4는 본 발명의 다른 실시예의 의사-무작위 수 발생기의 일부분들의 기능 블록도.
도 5는 도 4에 도시된 의사-무작위 수 발생기의 일부를 구성하는 무한 임펄스 응답 필터의 예시적 구현을 설명하는 도면.
도 6은 의사-무작위 수를 발생시키는, 본 발명 실시예의 방법 단계를 나열한 방법 흐름도.
따라서, 본 발명은 의사-무작위 수를 발생하는, 장치와 관련 방법을 제공한다. 예컨대, 상기 의사-무작위 수는, 정보신호를 부호화하는데 사용된다. 상기 의사-무작위 수는, 부호화된 신호가 의사-무작위 수의 형성에 사용하는 입력신호들의 조합에 실질적으로 상관되지 않도록 형성된다. 의사-무작위 수를 발생하는데 사용되는 입력신호들과 부호화 신호 간의 낮은 상관때문에, 부호화된 신호의 암호해독 가망성이 경감된다.
정보신호를 부호화하는데 본 발명의 실시예를 사용함으로써, 송신국과 수신국 간의 통신 프라이버시 보장성을 증가시키게 된다. 본 발명의 실시예의 동작 중에 발생된 의사-무작위 수를 사용하여 형성된 부호화신호가 의사-무작위 수 발생에 사용된 입력신호들과 거의 상관을 보이지 않기 때문에, 상기 부호화 신호의 암호해독은 성공할 수 없을 것이다. 이로써, 부호화 신호들은, 인증받지 않은 당사자가 부호화 통신신호의 정보내용을 복원할 수 있다는 염려없이, 공중, 또는 불안전한 통신채널에서 생성될 수 있다.
본 발명의 한 특징에서, 합산 결합기는 LFSR(liner feedback shift register )이 생성한 LFSR 시퀀스를 수신하도록 연결된다. IIR(infinite impulse response) 필터는 합산 결합기와 피드백 관계로 연결된다. IIR 필터가 생성한 값들은 LFSR 시퀀스들과 함께 결합되어 의사-무작위 수를 생성한다. 상기 의사-무작위 수는 실질적으로 LFSR 시퀀스들에 상관되지 않는다. 그리고, 의사-무작위 수가 정보신호를 부호화하여 부화화신호를 형성하는데 사용되면, 이렇게 형성된 부호화 신호는 LFSR 시퀀스들에 거의 상관되지 않는다. 부호화 신호의 프레그먼트(fragment)에 액세스만할 때, 부호화 신호와 LFSR 시퀀스들 간의 낮은 상관레벨로 인해, 부호화 신호의 성공적인 암호해독 가능성이 경감된다. 합산 결합기로, IIR에 의해 제공되어 LFSR 시퀀스들과 결합한 값들은, 의사-무작위 시퀀스의 복잡도를 증가시킨다. 증가된, 이러한 복잡도는 의사-무작위 수와 LFSR 시퀀스들 간의 상관관계를 저감시킨다. 의사-무작위 수를, 정보신호를 부호화하는데 사용하면, IIR 필터에 의해 발생된 값들을 사용하여 의사-무작위 수에 제공된 부가 복잡도는, 신호를 수신하도록 인증받지 않은 당사자가 부호화 신호를 암호해독하는 것을 어렵게 한다.
본 발명 실시예의 한 구현에서, IIR 필터는, 출력 심벌들의 블록의 동시 생성을 허용하는 섹션들로 구성된다. 이러한 심벌들은 LFSR 시퀀스들의 비트들과 함께 합산 결합기에 의해 사용되어, 의사-무작위 수를 형성한다.
따라서, 이들 특성에 있어서, 의사-무작위 수 발생기와 관련 방법은 의사-무작위 수를 생성한다. 합산 결합기는 다수의 LFSR(linear feedback shift register) 시퀀스들을 동시에 수신하도록 연결된다. 합산 결합기는 LFSR 시퀀스들을 결합하고, 부분적으로 LFSR 시퀀스들의 조합에 따라 의사-무작위 수를 형성한다. 무한 임펄스 응답(infinite impulse response) 필터가 합산 결합기와 피드백 관계로 연결된다. 무한 임펄스 응답 필터는 합산 결합기에 인가를 위한 임펄스-응답값을 생성한다. 또한, 합산 결합기는 LFSR 시퀀스들의 조합들과 함께 임펄스-응답값들을 결합한다. 그리고, 합산 결합기가 형성한 의사-무작위 수는 임펄스-응답값들에 감응한다.
본 발명의 보다 완벽한 이해와 본 발명의 범위는 아래에 간략하게 요약된 첨부도면들과, 본 발명의 바람직한 실시예들의 상세한 설명과 첨부 청구범위로부터 알 수 있다.
도 1을 참조하여 보면, 의사-무작위 수 발생기(10)는 의사-무작위 수를 발생시키도록 작동한다. 의사-무작위 수가 부호화 신호의 형성에 사용되는 예시적인 구현에 관하여, 의사-무작위 수 발생기(10)를 설명한다. 그러나, 발생기(10)는 의사-무작위 수가 사용되는 다른 구현들에서도 사용할 수 있다.
발생기(10)가 발생한 의사-무작위 수는 실질적으로, 의사-무작위 수의 형성에 사용되는 입력신호들의 조합들에 상관되지 않는다. 그러므로, 의사-무작위 수, 또는 의사-무작위 수로부터 형성된 부호화 신호를, 인증받지 않은 당사자가 암호해독을 통해 디코딩하는 것은 지극히 어렵다.
의사-무작위 수 발생기(10)는, 라인(14)에서 다수의 주기적 시퀀스들을 수신하도록 연결된 합산 결합기(12)를 포함한다. 예시적인 실시예에서, 라인(14)을 통해 합산 결합기(12)에 인가되는 주기적 시퀀스들은, 명칭(xit내지 xnt)로 표시되는, LFSR(선형 피드백 시프트 레지스터) 시퀀스들로 형성된다.
합산 결합기(12)는 라인(14)상의 시퀀스들의 비트들을 결합하여, 라인(16)에 결합 시퀀스(Z)를 발생하도록 작동한다.
의사-무작위 수 발생기(10)는 또한, 합산 결합기(12)와 피드백 관계로 연결되는 논리회로, 여기에서는 IIR(무한 임펄스 응답) 필터(18), 를 포함한다. 합산 결합기(12)에 의해 발생된 합산 시퀀스들의 일부분들로 형성된 피드백 시퀀스가 라인(22)을 통해 IIR 필터(18)로 제공된다. 피드백 시퀀스들은 도면에서 St+1로 표시되어 있다. 그리고, 필터(18)는, 합산 결합기(12)에 대한 입력에 연결되는 라인(24) 상에 시퀀스(Ct)를 발생한다.
합산 결합기에 인가되는 라인(24) 상의 시퀀스는 합산 결합기에 인가되는 라인(14) 상의 LFSR 시퀀스들과, 결합기(12)에 의해 형성되는 연속적인 시퀀스들로 결합된다. 이러한 시퀀스들은 라인(16) 상에 발생하는 의사-무작위 수를 형성한다. 합산 결합기(12)에 인가되는 라인(24) 상의 피드백 시퀀스들은, 합산기(12)에 인가되는 라인(140 상의 LFSR 시퀀스들의 조합들의 일부분들의 복소 선형 조합(complex linear combination)이다. 이로써, 발생기(10)가 발생한 의사-무작위 수는 암호해독에 덜 민감하다. 그리고, 의사-무작위 수가 디지탈 데이터와 결합하여 부호화 신호를 형성하면, 마찬가지로, 부호화 신호는 암호해독에 덜 민감하다. 셀룰러와 같은 무선 통신시스템에서, 이와 같은 부호화 신호들을 사용하는 통신의 보안은 훨씬더 보장 받을 수 있다.
도 2는 의사-무작위 수 발생기(10)를 설명한다. 다시 한 번, 발생기(10)는 합산 결합기(12)와, 라인(22 및 24)에 의해 합산 결합기와 피드백 관계로 연결된 IIR 필터(18)를 포함하는 것으로 도시되어 있다. 여기에서, LFSR(32)은 라인(14)과 접속되는 것으로 도시되어 있다. LFSR(32)은 합산 결합기에 인가되어 결합되게 되는 의사-무작위 수를 포함하거나, 또는 발생한다.
보다 상세히 말하면, 라인(14)에 발생된 LFSR 시퀀스들은 가산기(adder) 회로(36)의 입력단자들에 연결된다. 가산기 회로(36)는 합산 결합기(12)의 일부를 구성한다. 가산기 회로(36)는 가산기 회로에 인가된 시퀀스들을 합산하여, 라인(38) 상에 합성(composite) 디지탈 시퀀스를 생성하도록 작동한다. 라인(38)은 디바이더 (제산기;divider) 회로(44)의 입력단자에 접속된다. 디바이더 회로는 라인(38) 상에 발생한 합성 디지탈 신호를 제산(divide)하도록 동작한다. 라인(22)이 디바이더 회로(44)에 접속되어 IIR 필터(18)에 피드백 시퀀스를 제공한다. 그리고, 디바이더 회로에 의해 형성된 제산 시퀀스들은 라인(11) 상에 발생한 의사-무작위 수를 형성한다. 도면은 또한, 라인(48)을 통해 결합회로(46)에 제공된 디지탈 데이터 시퀀스와 의사-무작위 수를 결합하여 라인(52) 상에 부호화된 디지탈 시퀀스를 형성하는 회로인, 결합회로(46)를 설명한다.
도 2에 도시된 의사-무작위 수 발생기(10)의 일부를 구성하는, 합산 결합기 (12)의 예시적인 구현은, 미합중국 특허 제4,797,922호에 상세히 기술된 결합장치에 상응한다. 이의 작동의 부가적인 세부는 이 특허에 기술되어 있고, 이러한 기술 사항은 여기에서 참조로 사용된다.
IIR 필터(18)에 의해 라인(24) 상에 발생한 피드백 시퀀스가 가산기 회로 (36)에 의해 합산되고, 디바이더 회로(12)에 의해 제산도는 입력심벌들의 복소 선형 조합이기 때문에, 디바이더 회로(44)에 의해 형성되고, 라인(11) 상에 발생한 의사-무작위 수를 형성하는, 제산 시퀀스들은 암호해독에 덜 민감하다.
도 3은 의사-무작위 수 발생기(10)의 일부를 구성하는 예시적인 IIR 필터 (18)를 설명한다. 상기에서 설명한 필터는 2차 필터이다. 다른 실시예에서, 상기 필터는 다른 차수의 것이다. 즉, IIR 필터(18)는 n 레벨 중 어떠한 것일 수 있다.
다시 한 번, 필터는 시퀀스(St+1)를 수신하고, 시퀀스(Ct)를 발생하도록 라인 (22 및 24)에 접속되는 것으로 도시되어 있다. 라인(22)은 합산소자(62)의 제1입력단자에 연결된다. 피드백 경로(66 및 68)들의 일부를 형성하는 라인(64)은 합산소자(62)의 제2입력단자들에 연결된다. 합산소자(62)는 제1지연소자(74)에 인가되는 합산신호를 라인(72) 상에 발생한다.
제1지연소자는 지연소자에 인가된 신호를 지연하여, 라인(76) 상에 제1지연신호를 발생한다. 라인(24)은 라인(76)에 연결된다. 즉 라인(76)이 ″분기″되어 (tapped), 이로부터 피드백 시퀀스(Ct)가 형성된다.
라인(76)은 또한 제2지연소자(78)에 연결된다. 제2지연소자(78)는 지연소자에 인가된 신호에 제2지연주기를 도입하여 라인(82) 상에 시퀀스(Ct-1)으로 표시되는 제2지연신호를 발생하도록, 지연소자(74)와 유사하게 작동한다. 라인(82)은 승산기(multiplier), 또는 다른 스케일링소자(84)의 입력단자에 연결된다. 여기에서, 승산기(84)는 f2의 스케일링 인수인 것으로 도시되어 있다. 승산기(84)는 합산소자 (88)의 제1입력단자에 접속되는 라인(86) 상에 스케일 값(a scaled value)를 발생한다.
라인(76)은 또한 승산기, 또는 다른 스케일링소자(92)의 입력단자에 접속된다. 여기에서, 승산기(92)는 f1의 스케일링 인수이고, 합산소자(88)의 제2입력단자에 연결되는 라인(94) 상에 스케일 값을 생성하도록 작동한다. 합산소자는, 상기에서 설명한 바와 같이, 피드백 경로(66 및 68) 둘 다의 일부를 구성하는 합산값(64)을 발생한다.
라인(22)을 통해 IIR 필터(18)에 연속적인 값들이 인가되면, 라인(24) 상에 발생된 값들은 다양한 피드백 경로(66 및 68)의 연산을 통해 형성된 성분들 뿐만 아니라 입력값들의 조합들로 형성된다.
도 4는, 본 발명의 다른 실시예의 의사-무작위 수 발생기(10)를 설명한다. 이 실시예에서, 발생기(10)는 라인(14) 상의 주기적인 시퀀스, 즉 LFSR 시퀀스들을 수신하도록 각각 연결되는 두 개의 합산 결합기(12-1 및 12-2)를 포함한다. 도면에서 설명한 예시적인 실시예에서, 개별적인 합산 결합기(12-1 및 12-2)들은 개별적인 일련의 LFSR 시퀀스들을 수신하도록 접속된다.
합산 결합기들은 각각 IIR 필터(18)와 피드백 구성으로 각각 연결된다. 여기에서, 제1합산 결합기(21-1)는 라인(22-1)을 통해 IIR 필터에 접속되고, 제2합산 결합기(12-2)는 라인(22-2)를 통해 IIR 필터(18)에 접속된다. 비슷하게, 라인(24-1 및 24-2)는 합산 결합기(12-1 및 12-2)들을 IIR 필터(18)와 각각 접속시킨다. 라인(24-1 및 24-2)은 아래에서 설명하게 되는 바와 같이, IIR 필터(18)의 개별 분기 위치에 접속된다.
도 4에 도시된 의사-무작위 수 발생기(10)의 실시예는, 통상적인 디지탈 회로의 방식으로, 회로가 작동할 수 있는 각 클럭 펄스에 후속하는 것과 같은 소정의 시간 주기 동안에 발생할 수 있는 심벌들의 수를 배가한다. 합산 결합기(12-1 및 12-2)들은 라인(16-1 및 16-2) 상에 각각 의사-무작위 수 비트 스트림을 발생하도록, 개별적으로 작동할 수 있다. 라인(16-1 및 16-2)들은, 상기 개별적인 심벌 스트림들의 심벌들을 인터리브하고 또한 라인(16) 상에 결합된 의사-무작위 수 비트 스트림을 발생하는 인터리버(interleaver)(12)의 입력단자들에 연결된다.
도면에 도시된 전문어를 사용하여, IIR 필터를 구현하는 IIR 필터(18)의 소정 실현이 다음 방식으로 이루어진다. 예시적인 실현은, 유한 필드, 즉 갈로이스 (galois) 필트, GF(22)를 고려하여 이루어진다. 상기 유한 필드에서 다항식 X2+ X + 1이 규정된다. 값 a는 GF(22)의 다항식의 0인 것으로 규정된다. 유한 필드에서, 도 3에 도시된 IIR 필터(18)의 승산기(84)의 스케일링 인수 f2및 f1을 사용하고, 0의 특성과, 상기 다항식과, a2= a +1 을 사용하면, 피드백 시퀀스 C의 심벌들의 값들은 다음과 같다:
Ct+1= St+1+ aCt+ a2Ct-1
C2t+1= S2t+1+ aC2t+ a2C2t-1
C2t+2= S2t+2+ aC2t+1+ a2C2t
상기 제2 및 제3방정식의 항들을 C2t+1과 C2t+2에 대해 다시 정렬하면 다음과 같다:
C2t+1= S2t+1+ a(C2t+ aC2t+1)
C2t+2= S2t+2+ a(C2t+1+ aC2t)
도 5는 GF(22)의 유한 필드에 대해 IIR 필터(18)의 실현을 설명한다. 도면의 섹션1과 섹션2와 동일한, 개별적인 섹션들로부터 나온 탭(분기)으로서 라인(16-1 및 16-2)들이 도면에서 설명된다. IIR 필터(18)로 연장하는 라인(22-1 및 22-2)이 비숫하게 도시되어 있다. 이로써, IIR 필터(18)는 두 출력심벌들의 블록들의 병행 (parallelized) 생성을 가지는 2-섹션 구현으로 실현된다. 즉, 도 4에 도시된 실시예의 의사-무작위 수 발생기(10)는 주어진 시간주기에 2의 인수만큼, 심벌들의 향상된 생성을 할 수가 있다.
도 6은 의사-무작위 수를 발생하는, 본 발명 실시예의 방법(112)을 보여준다. 본 방법(112)이 발생한 의사-무작위 수는, 의사-무작위 수의 발생에 사용된 입력값들과 낮은 상관관계를 보여, 암호해독에 덜 민감하다.
먼저, 블록(114)에서, 제1의사-무작위 시퀀스와 적어도 제2의사-무작위 시퀀스가 발생된다. 그런 다음, 블록(116)에서, 상기 제1 및 제2의사-무작위 시퀀스들이 합산 결합기에 인가된다. 그런 다음, 블록(118)에서, 상기 제1 및 제2의사-무작위 시퀀스들이 결합되어, 다중-비트(multi-bit) 결합 시퀀스를 형성한다.
그런 다음, 블록(122)에서, 상기 다중-비트 결합 시퀀스들 중 적어도 한 비트가, 합산 결합기와 피드백 접속으로 접속되어 있는 논리회로에 제공된다. 비트들이 인가되는 논리회로는 적어도 하나의 내부 피드백소자를 포함한다. 이후에, 블록(124)에서, 논리회로에 제공된 다중-비트 결합 시퀀스들에 응해 논리회로에서 논리값들이 형성된다. 그런 다음, 블록(126)에서, 논리값들은 합산 결합기에 인가된다. 그리고, 블록(128)에서, 논리값들과, 상기 제1 및 제2의사-무작위 시퀀스들은 함께 결합되고, 논리값들은 결합되면 의사-무작위 수를 형성한다.
이로써, IIR 필터를 사용하거나, 또는 합산 결합기와 피드백 접속된 내부 피드백을 가지는 다른 선형 논리회로를 사용하여, 입력심벌들의 복소 선형 조합이 형성된다. 의사-무작위 수 비트 스트림을 형성하는 복소 조합은 상기 비트 스트림의 형성에 사용되는 입력값들에 대해 거의 상관을 보이지 않는다. 이로써, 의사-무작위 수 비트 스트림은 암호해독에 덜 민감하다.
본 발명을 구현하는 바람직한 예들의 선행 설명과, 본 발명의 범위는 이 설명으로 제한되지 않는다. 본 발명의 범위는 다음의 청구범위로 규정된다.

Claims (18)

  1. 의사-무작위 수를 발생하는 의사-무작위 수 발생기에 있어서,
    적어도 다수의 의사-무작위 시퀀스들을 동시에 수신하도록 연결되고, 상기 의사-무작위 시퀀스들을 결합하며, 상기 의사-무작위 시퀀스들의 조합들에 응해 의사-무작위 수를 형성하는, 합산 결합기와,
    상기 합산 결합기와 피드백 관계로 접속되고, 상기 합산 결합기에 인가를 위한 논리값들을 발생하고, 적어도 하나의 내부 피드백소자를 포함하는, 논리회로를 포함하고, 상기 논리회로가 형성한 논리값들은 상기 적어도 하나의 내부 피드백소자에 감응하는 성분을 포함하고, 상기 합산 결합기는 상기 의사-무작위 시퀀스들의 조합들과 함께 임펄스-응답값들을 결합하며, 상기 합산 결합기가 형성한 의사-무작위 수는 상기 논리값들에 더 감응하는 것을 특징으로 하는 의사-무작위 수 발생기.
  2. 제1항에 있어서, 상기 논리회로는 상기 합산 결합기와 피드백 관계로 연결된 필터회로를 포함하는 것을 특징으로 하는 의사-무작위 수 발생기.
  3. 제2항에 있어서, 상기 필터회로는 임펄스 응답 필터회로를 포함하는 것을 특징으로 하는 의사-무작위 수 발생기.
  4. 제3항에 있어서, 상기 임펄스 응답 필터회로는 무한 임펄스 응답 필터회로를 포함하는 것을 특징으로 하는 의사-무작위 수 발생기.
  5. 제2항에 있어서, 상기 필터회로는 제1지연소자와 이에 직렬로 연결되는 제2지연소자를 포함하고, 상기 적어도 하나의 내부 피드백소자는 제1피드백소자를 포함하고, 상기 제1피드백소자는 상기 제1지연소자와 병렬로 접속되어 제1피드백 경로를 형성하는 것을 특징으로 하는 의사-무작위 수 발생기.
  6. 제5항에 있어서, 사이 제1내부 피드백소자는 제1이득소자를 포함하는 것을 특징으로 하는 의사-무작위 수 발생기.
  7. 제5항에 있어서, 상기 논리회로의 상기 적어도 하나의 내부 피드백 소자는 제2피드백 소자를 포함하고, 상기 논리회로가 형성한 논리값들은 상기 제2피드백 소자에 감응하는 성분을 포함하는 것을 특징으로 하는 의사-무작위 수 발생기.
  8. 제7항에 있어서, 상기 제2피드백 소자는 제2이득소자를 포함하는 것을 특징으로 하는 의사-무작위 수 발생기.
  9. 제7항에 있어서, 상기 제2피드백 소자는 상기 제2지연소자와 병렬로 접속되는 것을 특징으로 하는 의사-무작위 수 발생기.
  10. 제9항에 있어서, 상기 제1내부 피드백 소자를 상기 제2내부 피드백 소자와 상기 제1지연소자에 연결시키며, 상기 제1 및 제2내부 피드백 소자들이 형성한 값들을 함께 합산하고, 상기 합산값들을 상기 제1지연소자에 제공하는, 합산소자를 더 포함하는 것을 특징으로 하는 의사-무작위 수 발생기.
  11. 제1항에 있어서, 상기 합산 결합기가 연결되어 수신하는 상기 의사-무작위 시퀀스들은 LFSR(선형 피드백 시프트 레지스터)시퀀스를 포함하는 것을 특징으로 하는 의사-무작위수 발생기
  12. 의사-무작위 수를 발생하는 방법에 있어서,
    제1의사-무작위 시퀀스와 적어도 제2의사-무작위 시퀀스를 발생하는 단계와,
    상기 발생 단계 동안에 상기 제1 및 제2의사-무작위 시퀀스들을 합산 결합기에 인가하는 단계와,
    상기 제1 및 제2의사-무작위 시퀀스들을 인가하는 상기 단계 동안에 상기 합산 결합기에 인가된 상기 제1 및 제2의사-무작위 시퀀스들을 함께 결합하여, 다중-비트 결합 시퀀스들을 형성하는 단계와,
    상기 합산 결합기외 피드백 관계로 접속되 적어도 하나의 내부 피드백소자를 포함하는 논리회로에 상기 다중-비트 결합 시퀀스들 중 적어도 하나의 비트를 제공하는 단계와,
    상기 제공단계 동안에 상기 논리회로에 제공된 상기 다중-비트 결합 시퀀스들에 감응하여 상기 논리회로에서 논리값들을 형성하고 또한 상기 적어도 하나의 내부 피드백 소자를 통해 다중-비트 결합 시퀀스 피드백의 일부분들을 형성하는 단계와,
    상기 형성단계 동안에 형성된 논리값들을 합산 결합기에 인가하는 단계와,
    합산 결합기에서 상기 논리값들과 상기 제1 및 제2의사-무작위 시퀀스들을 함께 결합하고, 일단 결합되면 상기 논리값들과 상기 제1 및 제2의사-무작위 시퀀스들은 의사-무작위 수를 형성하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 제1 및 제2의사-무작위 시퀀스들을 인가하는 상기 단계 동안에 인가된 상기 제1 및 제2의사-무작위 시퀀스들은 합산 결합기에 동시에 인가되는 것을 특징으로 하는 방법.
  14. 제12항에 있어서, 상기 합산 결합기에 인가된 상기 제1 및 제2의사-무작위 시퀀스들을 결합하는 상기 단계는 제1 및 제2의사-무작위 시퀀스들을 가산하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제12항에 있어서, 상기 논리값들과 상기 제1 및 제2의사-무작위 시퀀스들을 함께 결합하는 상기 단계는 상기 논리값들과 상기 제1 및 제2의사-무작위 시퀀스들을 함께 가산하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제12항에 있어서, 상기 논리값들이 형성되는 상기 논리회로는 제1지연소자와 이에 직렬로 연결된 제2지연소자를 포함하고, 상기 적어도 하나의 내부 피드백 소자는 상기 제1지연소자와 병렬로 접속되는 것을 특징으로 하는 방법.
  17. 제12항에 있어서, 상기 논리값들이 형성도는 상기 논리회로는 무한 임펄스 응답 필터를 포함하는 것을 특징으로 하는 방법.
  18. 제12항에 있어서, 상기 제1 및 제2의사-무작위 시퀀스들을 발생하는 상기 단계는 제1 및 제2 LFSR(linear feedback shift register; 선형 피드백 시프트 레지스터) 시퀀스들을 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020007004985A 1997-11-10 1998-11-06 의사 무작위 수를 발생시키기 위한 장치, 및 관련 방법 KR100570595B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/966,820 1997-11-10
US8/966,820 1997-11-10
US08/966,820 US5864491A (en) 1997-11-10 1997-11-10 Apparatus and associated method for generating a pseudo random number
PCT/SE1998/002011 WO1999025091A1 (en) 1997-11-10 1998-11-06 Apparatus, and associated method, for generating a pseudo-random number

Publications (2)

Publication Number Publication Date
KR20010031889A true KR20010031889A (ko) 2001-04-16
KR100570595B1 KR100570595B1 (ko) 2006-04-12

Family

ID=25511904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007004985A KR100570595B1 (ko) 1997-11-10 1998-11-06 의사 무작위 수를 발생시키기 위한 장치, 및 관련 방법

Country Status (16)

Country Link
US (1) US5864491A (ko)
EP (1) EP1031207B1 (ko)
JP (1) JP3800499B2 (ko)
KR (1) KR100570595B1 (ko)
CN (1) CN1147086C (ko)
AR (1) AR017582A1 (ko)
AU (1) AU742689B2 (ko)
BR (1) BR9814120A (ko)
CO (1) CO4810280A1 (ko)
DE (1) DE69835901T2 (ko)
EE (1) EE200000286A (ko)
HK (1) HK1035092A1 (ko)
IL (1) IL136041A0 (ko)
MY (1) MY120168A (ko)
TR (1) TR200001304T2 (ko)
WO (1) WO1999025091A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109859A (ja) * 1997-10-06 1999-04-23 Nec Corp 擬似乱数発生方法および装置
DE69939220D1 (de) * 1999-12-22 2008-09-11 Ericsson Telefon Ab L M Verfahren und elektrische Vorrichtung für die leistungsfähige Generierung von Mehrfachraten-Pseudozufallsfolgen
CN100416492C (zh) * 2001-07-17 2008-09-03 富士电气化学株式会社 随机数发生装置和概率发生装置
KR100583234B1 (ko) 2001-08-11 2006-05-24 한국전자통신연구원 무선통신 시스템에서의 가입자 인증용 난수 생성 방법
US6512405B1 (en) * 2002-01-14 2003-01-28 Ip-First Llc Oscillator bias variation mechanism
US6707345B2 (en) 2002-01-14 2004-03-16 Ip-First, Llc Oscillator frequency variation mechanism
US6886023B2 (en) * 2002-01-14 2005-04-26 Ip-First, Llc Apparatus for generating random numbers
JP4248950B2 (ja) * 2003-06-24 2009-04-02 株式会社ルネサステクノロジ 乱数発生装置
US7379955B1 (en) 2004-03-16 2008-05-27 The United States Of America As Represented By The Director, National Security Agency Device for and method of generating pseudo-random sequence uniformly distributed over any range
US8213607B2 (en) * 2006-10-18 2012-07-03 Qualcomm Incorporated Method for securely extending key stream to encrypt high-entropy data
US8036380B2 (en) * 2006-12-14 2011-10-11 Telefonaktiebolaget L M Ericsson (Publ) Efficient data integrity protection
US8683555B2 (en) * 2010-02-10 2014-03-25 Raytheon Company Systems and methods to prevent denial of service attacks
KR101402392B1 (ko) * 2010-08-03 2014-06-03 어드밴테스트 (싱가포르) 피티이. 엘티디. 비트열 생성기
CN102314332B (zh) * 2011-07-27 2014-04-09 中国科学院计算机网络信息中心 伪随机数生成装置和方法
CN110058843B (zh) * 2019-03-27 2023-03-03 创新先进技术有限公司 伪随机数的生成方法、装置和服务器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL302458A (ko) * 1963-01-30
JPS6197746A (ja) * 1984-10-15 1986-05-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 乱数発生装置
CH664056A5 (de) * 1984-11-02 1988-01-29 Borer Communications Ag Verfahren und vorrichtung fuer die umwandlung einer digitalen datensequenz in die verschluesselte form.
JPS63276910A (ja) * 1987-05-08 1988-11-15 Oki Electric Ind Co Ltd 定遅延フィルタ
US5148485A (en) * 1990-07-20 1992-09-15 Ericsson Ge Mobile Communications Holding, Inc. Encrypton system for digital cellular communications
WO1994016509A1 (en) * 1992-12-30 1994-07-21 Telstra Corporation Limited A method and apparatus for generating a cipher stream
JP3473171B2 (ja) * 1995-05-11 2003-12-02 松下電器産業株式会社 逐次暗号方式

Also Published As

Publication number Publication date
CN1147086C (zh) 2004-04-21
WO1999025091A1 (en) 1999-05-20
EP1031207B1 (en) 2006-09-13
AU1059299A (en) 1999-05-31
DE69835901T2 (de) 2007-04-05
DE69835901D1 (de) 2006-10-26
AR017582A1 (es) 2001-09-12
JP2001523031A (ja) 2001-11-20
CN1285987A (zh) 2001-02-28
JP3800499B2 (ja) 2006-07-26
IL136041A0 (en) 2001-05-20
KR100570595B1 (ko) 2006-04-12
AU742689B2 (en) 2002-01-10
HK1035092A1 (en) 2001-11-09
CO4810280A1 (es) 1999-06-30
MY120168A (en) 2005-09-30
EP1031207A1 (en) 2000-08-30
US5864491A (en) 1999-01-26
EE200000286A (et) 2001-08-15
TR200001304T2 (tr) 2000-11-21
BR9814120A (pt) 2000-10-03

Similar Documents

Publication Publication Date Title
KR100570595B1 (ko) 의사 무작위 수를 발생시키기 위한 장치, 및 관련 방법
EP1021887B1 (en) Method and apparatus for generating a stream cipher
US5365585A (en) Method and apparatus for encryption having a feedback register with selectable taps
EP0752772B1 (en) Cryptographic system for wireless communications
Hassan et al. Cryptographic key agreement for mobile radio
JP3963280B2 (ja) チャンネル特性に基づいて通信の安全を確保する装置および方法
Parker et al. Reconstructing the keystream from a chaotic encryption scheme
JPS6051355A (ja) 広帯域信号の符号化および復号化の方法および装置
US20030223579A1 (en) Secure and linear public-key cryptosystem based on parity-check error-correcting
Sklar A structured overview of digital communications--A tutorial review--Part II
JP2688659B2 (ja) デジタルセルラ通信用暗号化システム
EP0757459B1 (en) Cryptographic system for wireless communications
US5859912A (en) Digital information privacy system
JPS58218252A (ja) 暗号化方式
Adamo et al. Hardware based encryption for wireless networks
Macleod 4 Coding
KR980013070A (ko) 디지탈 통신 시스템의 스크램블러
SKLAR In zyxwvutsrqponmlkjihgfe
Lee Cryptographic techniques for satellite networks
Pillai et al. Simulation of a Coded Spread Spectrum System for the Impulsive and Multipath Channel
JP2000324034A (ja) 衛星アップリンク用のエラー制御と認証とを統合するための装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160325

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 13

EXPY Expiration of term