JP3800114B2 - パルス発生器 - Google Patents
パルス発生器 Download PDFInfo
- Publication number
- JP3800114B2 JP3800114B2 JP2002080193A JP2002080193A JP3800114B2 JP 3800114 B2 JP3800114 B2 JP 3800114B2 JP 2002080193 A JP2002080193 A JP 2002080193A JP 2002080193 A JP2002080193 A JP 2002080193A JP 3800114 B2 JP3800114 B2 JP 3800114B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- charging
- pulse
- switch
- shaping circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はパルス発生器、さらに詳しくは半導体スイッチを用いるパルス発生器に関するものである。
【０００２】
【従来の技術】
例えばレーダ装置においては、高電圧パルスを発生させるラインタイプ変調方式のパルス発生器が使用される。
図９は、例えば特開平２−８７８１５号公報に開示された、従来のこの種のパルス発生器を示すブロック図であり、図において、４はメインスイッチ、５はパルス成形回路、６はパルストランス、７は負荷、１０１はスイッチ、１０２はスイッチ駆動回路、１０３は制御回路、１０４はコンパレータ、１０５は高周波トランス、１０６は整流ダイオード、１０７は分圧器である。
【０００３】
次に動作について説明する。直流入力をスイッチ１０１により高周波交流に変換し、これを高周波トランス１０５を介して昇圧する。この高周波交流電圧は整流ダイオード１０６により整流され、パルス成形回路５のコンデンサＣに直流として充電される。
分圧器１０７はパルス成形回路５の充電電圧をモニタしており、パルス成形回路５の充電電圧が所定レベルに達すると、コンパレータ１０４→制御回路１０３→スイッチ駆動回路１０２を介してフィードバックされ、スイッチ１０１のオン／オフ動作が中断される。
【０００４】
一方、整流ダイオード１０６は、ラインタイプ変調器のホールド・オフ・ダイオードの機能を兼ねており、パルス成形回路５に充電された直流エネルギーは、次の送信トリガによりメインスイッチ４がＯＮ状態となるまでの間、充電された電圧を保持する。
送信トリガが、メインスイッチ４に印加されると、メインスイッチ４はＯＮ状態となり、パルス成形回路５に充電されていた直流エネルギーは、パルス成形回路５→メインスイッチ４→パルストランス６の一次巻線を通して放電され、所要のパルス電圧に変換される。
【０００５】
このパルスのパルス幅，インピーダンス等は、パルス成形回路５のインダクタンス（Ｌ）とキャパシタンス（Ｃ）等により決定される。このパルス電圧は、パルストランス６によって二次側に伝達され、負荷７に供給される。
以上のように、負荷７に供給される出力パルス電圧の電圧変動を抑圧する手段は、分圧器１０７の出力電圧が基準電圧より低いときは、スイッチ１０１を動作させて高周波トランス１０５に高周波電圧を加え、基準電圧より高い時はスイッチ１０１の動作を停止して整流ダイオード１０６による充電を停止する構成としている。
【０００６】
【発明が解決しようとする課題】
従来のパルス発生器は以上のように構成され、パルス成形回路の充電後は、その充電エネルギーが分圧器１０７やメインスイッチ４を構成する半導体の漏れ電流等となって徐々に放電するため、パルス成形回路５の充電が完了してからメインスイッチ４がオンするまでの時間が異なると、出力パルス電圧が一定でなくなるという問題点があった。
【０００７】
また、分圧器１０７の電圧が基準電圧より低い場合、スイッチ１０１が常に動作するが、スイッチ１０１の動作中にメインスイッチ４がＯＮ状態となると、過大な電流がスイッチ１０１，ダイオード１０６に流れ、回路が破壊される危険性があった。
【０００８】
この発明はかかる課題を解消するためになされたものであり、過大な電流が流れることなく出力パルスの繰り返しが変化しても常に一定の出力パルス電圧を発生させることができるパルス発生器を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１の発明に係るパルス発生器は、電源電圧が供給されて定電圧を出力する定電圧充電回路と、この定電圧充電回路に電源電圧を供給するときに駆動される電源スイッチと、前記定電圧充電回路の出力により充電された充電エネルギを保持するパルス成形回路と、このパルス成形回路の充電エネルギを放電するときに駆動される半導体スイッチと、その放電する経路に設けられ、その放電をパルス電圧に変換してそれを負荷に供給するパルストランスと、前記パルス成形回路が充電エネルギを放電してから次の充電エネルギを放電する直前まで第１タイミングパルス信号を発生し、その第１タイミングパルス信号により前記電源スイッチを駆動して前記パルス成形回路の充電を開始する一方、前記パルス成形回路の電圧が一定電圧になった後も前記パルス成形回路がその充電エネルギを放電する直前まで前記パルス成形回路の充電を継続させ、前記パルス成形回路の電圧が一定電圧に保持されているときに第２タイミングパルス信号を発生し、その第２タイミングパルス信号により前記半導体スイッチを駆動して前記パルス成形回路の充電エネルギの放電を開始するタイミング回路とを備えたものである。
【００１１】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１について図面を用いて説明する。図１はこの発明の実施の形態１によるパルス発生器を示すブロック図、図２は図１に示す回路の各部の波形を示す波形図である。
図１において、１は主充電電源、２は過飽和リアクトル、３は整流ダイオード、４はメインスイッチ、５はパルス成形回路、６はパルストランス、７は負荷である。
【００１２】
また、８はタイミング回路、９はバイアス制御回路で、バイアス制御回路９はタイミング回路８から送出されるタイミング信号により過飽和リアクトル２のバイアス巻線の電流を制御する。１０は半導体スイッチの漏れ電流によるパルス成形回路５内のコンデンサＣの端子電圧の低下を補償する補償充電電源、１１は主充電電源１からパルス成形回路５への充電電流の時間的変化（時間微分）を検出するカレントトランス、１２はパルス成形回路５への充電電流をバイパスするバイパスダイオード、１３はオンオフスイッチである。
【００１３】
次に動作について説明する。図２ａの正方向パルスで示される期間、メインスイッチ４をＯＮする。この期間パルス成形回路５の充電電流は、メインスイッチ４，パルストランス６を経て放電される。
放電の終わりにメインスイッチ４がオフとなり、この時点から充電が始まる。過飽和リアクトル２は、図２ｄの論理「Ｌ」の期間（後節で説明する）は高インピーダンスに保たれているので、過飽和リアクトル２のインダクタンスとパルス成形回路５のキャパシタンスとの直列回路には、過渡現象による振動電流が流れ、この振動電流により充電される結果、整流ダイオード３のアノード電極電圧の最高値は２Ｅとなり、パルス成形回路５は図２ｂに示す経過を経てこの電圧値まで充電され、主充電電源１の電圧Ｅの２倍の２Ｅとなる。
【００１４】
この充電の間は、オンオフスイッチ１３により補償充電電源１０は遮断されており、充電電流はバイパスダイオード１２を流れる。
その後、整流ダイオード３のアノード電極の電圧は低下するが、整流ダイオード３は逆方向へ電流を流さないので、パルス成形回路５の電圧は２Ｅに保たれることになる。
【００１５】
然しながら、メインスイッチ４が半導体で構成されている場合、その漏れ電流の為に、この２Ｅの電圧が順次低下する。その時タイミング回路８は、オンオフスッチ１３をオンにして、電圧Ｅの主充電電源１に電圧Ｅの補充充電電源１０を接続し、電圧２Ｅの電源としてパルス成形回路５を充電し、その電圧を常に２Ｅに保つ。
【００１６】
オンオフスイッチ１３の制御は、タイミング回路８より以下のようにして行う。すなわち、カレントトランス１１では、主充電電流Ｉの時間的変化ｄＩ／ｄｔに比例する電圧を出力するが、この電圧が０になった点で充電の完了を検出し、充電完了時点から次回の放電の直前まで、オンオフスイッチ１３をＯＮにする制御を行う。
図２ｃは、カレントトランス１１の出力電圧を表し、充電が開始されると０から漸次上昇し、最高値に達した後漸次降下し再び０になる。この再び０になる時点で、オンオフスイッチ１３をＯＮにし、次回の放電の直前でこれをＯＦＦに制御する。
図２ｄは図１のタイミング回路８からバイアス制御回路９とオンオフスイッチ１３を制御するために出力される信号の論理を示し、図２ｃに示すカレントトランス１１の出力電圧が漸次降下し、再び０になる時点で論理「Ｈ」にし、次回の放電の直前でこれを論理「Ｌ」にする。図２ｄの論理「Ｈ」の間、スイッチ１３をＯＮとし、過飽和リアクトル２を低インピーダンスに保つ。
カレントトランス１１の替わりに充電電流を電圧に変換する抵抗を挿入してもよい。
【００１７】
この実施例１では以上のような構成とすることにより、メインスイッチ４に半導体スイッチを用いたパルス発生器において、出力パルスの繰り返し周期が一定でない場合でも、補償充電電源１０でパルス成形回路５の漏れ電流を補償し電圧降下を抑えることができる。
【００１８】
実施の形態２．
図１に示す実施例では、主充電電源１の負端子と補償充電電源１０の正端子とをオンオフスイッチ１３で接続する構成としているが、図３に示すように主充電電源１の正端子と補償充電電源１０の負端子とをオンオフスイッチ１３で接続する構成とすることもできる。
この場合はバイパスダイオード１２の替わりに、充電抵抗３１と逆流阻止ダイオード３２とを介して補償充電電源をメインスイッチ４の正側端子に接続すればよい。その他の回路は図１の通りであるので図面の表示とその説明を省略する。タイミング回路８（図３には図示せず）による制御も図１の構成の場合と同様である。
この実施の形態２によるパルス発生器では、以上のような構成とすることにより、出力パルスの繰り返し周期が一定でない場合でも、補償充電電源１０でパルス成形回路５の漏れ電流による電圧降下を抑えることができる。
【００１９】
実施の形態３．
図１と図３に示す補償充電電源１０を、図４に示すようなＤＣ−ＤＣコンバータで構成することができる。図４で図９と同一符号は同一又は相当部分を示し、同様な動作をするので、重複した説明は省略する。
図４におけるタイミング回路８は、図９の制御回路１０３に相当し、図１と図３のオンオフスイッチ１３は、図４のスイッチ１０１とスイッチ駆動回路１０２に相当し、タイミング回路８からの制御でスイッチ駆動回路１０２の動作を停止すれば、オンオフスイッチ１３をＯＦＦにしたことに相当する。
なお、主充電電源１も図４に示すようなＤＣ−ＤＣコンバータで構成できることは言うまでもない。
この実施の形態３によるパルス発生器では、以上のような構成とすることにより、メインスイッチ４に半導体スイッチを用いたパルス発生器において、パルスの繰り返し周期が一定でない場合でも、パルス成形回路の電圧降下を抑えることができる。
【００２０】
実施の形態４．
図１と図３に示す例では、パルス成形回路５を主充電電源１の電圧Ｅの２倍の電圧値まで充電する構成としたので、補償充電電源を必要としたが、パルス成形回路の電圧Ｅ0 を、Ｅ0 ＜Ｅの一定値に保つ構成とすれば、補償充電電源を必要とせず、単純な定電圧充電回路を付加すれば良いことになる。
図５はこのような実施例４を示すブロック図であり、図において、図１と同一符号は同一又は相当部分を示し、５１は電源スイッチ、５２は充電抵抗、５３は定電圧充電回路である。
【００２１】
パルス成形回路５の電圧がＥ0 より大きくなると、定電圧充電回路５３内の放電でこれを低下させ、また定電圧充電回路５３の電圧がＥ0 からは低下しないように常に主充電電源１から充電されている。
メインスイッチ４による放電中は、主充電電源の保護のため電源スイッチ５１をオフにしておく。
【００２２】
図６は、図５に示す実施例４のパルス発生器の動作を説明するための波形図であり、メインスイッチ４は図６ａに示すようにオンオフされ、電源スイッチ５１は図６ｄに示すようにオンオフされ、パルス成形回路５の電圧は図６ｂに示すようにメインスイッチの放電時点ではＥ0 に保たれる。
この実施の形態４によるパルス発生器では、以上のような構成とすることにより、スイッチ素子に半導体スイッチを用いたパルス発生器において、パルスの繰り返し周期が一定でない場合でも、主充電電源とは別の補償充電電源を必要とせず、パルス成形回路の電圧降下を抑えることができる。
【００２３】
図５の構成において、充電抵抗５２を充電チョークに置き換えることもできる。但し、この場合の充電チョークのインダクタンスの値は、充電電流が振動的にならない程度に小さくしなければならない。
充電抵抗５２の替わりに充電用リアクトルを入れると、メインスイッチ４による放電のような場合の周波数の高い電流には、大きなインピーダンスを呈して主充電電源１を隔離するので、電源スイッチ５１は省略することができる。
この実施例５では以上のような構成とすることにより、スイッチ素子に半導体スイッチを用いたパルス発生器において、パルスの繰り返し周期が一定でない場合でも、主充電電源とは別の補償充電電源を必要とせず、パルス成形回路の電圧降下を抑えることができる。
【００２４】
実施の形態５．
また、上述の実施例１のように、補償充電電源１０を用いてパルス成形回路５の充電電圧を補償するのではなく、充電開始時点から放電までの時間を同一にすることによってもパルス成形回路５の充電電圧を一定に保つことができる。
図７は、このような実施例５の構成を示すブロック図であり、図において、図５と同一符号は同一または相当部分を示し、７１は電源スイッチ、７２は充電抵抗である。
【００２５】
また図８は、図７に示す構成の各部の波形を示す波形図であり、図８ａはメインスイッチ４のオンオフを、図８ｂは電源スイッチ７１のオンオフを、図８ｃはパルス成形回路５の充電電圧を示す。
タイミング回路８では次回にメインスイッチ４をＯＮにする時点が判っているので、その時点からＴ時間前に電源スイッチ７１をＯＮにし、メインスイッチ４がＯＮになる直前に電源スイッチ７１をＯＦＦにすれば、パルス成形回路５を毎回同一電圧で同一時間充電させることができ、その波形は図８ｃに示すようになり、出力パルスの繰り返し周期が異なっても毎回同一電圧で放電できることになる。
なお、図７の主充電電源１をＤＣ−ＤＣコンバータで構成し、電源スイッチ７１を図４に示すスイッチ１０１とスイッチ駆動回路１０２とで構成できることは言うまでもない。
さらに、充電抵抗７２を充電チョークに置き換えることも可能である。
この実施の形態５によるパルス発生器では、以上のような構成とすることにより、パルス成形回路へ充電を開始する時間をその繰り返し周期に合わせて変化させ、出力パルス電圧を一定に保つことができる。
【００２６】
【発明の効果】
以上のように、この発明に係るパルス発生器によれば、パルス成形回路の充電電圧が主充電電源の電圧より低い電圧の範囲で予め定められた所定値になるようにこの主充電電源で充電する定電圧充電回路を備える構成とし、主充電電源とは別の補償充電電源を設けることなく、漏れ電流によるパルス成形回路の電圧降下を抑え、主充電電源に過大電流が流れることを阻止でき、安定した動作を行わせることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による構成を示すブロック図である。
【図２】 図１に示す回路の各部の波形を示す波形図である。
【図３】 この発明の実施の形態２による構成を示すブロック図である。
【図４】 この発明の実施の形態３による構成を示すブロック図である。
【図５】 この発明の実施の形態４による構成を示すブロック図である。
【図６】 図５に示す回路の各部の波形を示す波形図である。
【図７】 この発明の実施の形態５による構成を示すブロック図である。
【図８】 図７に示す回路の各部の波形を示す波形図である。
【図９】 従来のパルス発生器の一例を示すブロック図である。
【符号の説明】
１ 主充電電源、２ 過飽和リアクトル、３ 整流ダイオード、
４ メインスイッチ、５ パルス成形回路、６ パルストランス、７ 負荷、
８ タイミング制御回路、９ バイアス制御回路、１０ 補償充電電源、
１１ カレントトランス、１２ バイパスダイオード、
１３ オンオフスイッチ、３１，５２，７２ 充電抵抗、
３２ 逆流阻止ダイオード、５１，７１ 電源スイッチ、
５３ 定電圧充電回路、１０１ スイッチ、１０２ スイッチ駆動回路。
【発明の属する技術分野】
この発明はパルス発生器、さらに詳しくは半導体スイッチを用いるパルス発生器に関するものである。
【０００２】
【従来の技術】
例えばレーダ装置においては、高電圧パルスを発生させるラインタイプ変調方式のパルス発生器が使用される。
図９は、例えば特開平２−８７８１５号公報に開示された、従来のこの種のパルス発生器を示すブロック図であり、図において、４はメインスイッチ、５はパルス成形回路、６はパルストランス、７は負荷、１０１はスイッチ、１０２はスイッチ駆動回路、１０３は制御回路、１０４はコンパレータ、１０５は高周波トランス、１０６は整流ダイオード、１０７は分圧器である。
【０００３】
次に動作について説明する。直流入力をスイッチ１０１により高周波交流に変換し、これを高周波トランス１０５を介して昇圧する。この高周波交流電圧は整流ダイオード１０６により整流され、パルス成形回路５のコンデンサＣに直流として充電される。
分圧器１０７はパルス成形回路５の充電電圧をモニタしており、パルス成形回路５の充電電圧が所定レベルに達すると、コンパレータ１０４→制御回路１０３→スイッチ駆動回路１０２を介してフィードバックされ、スイッチ１０１のオン／オフ動作が中断される。
【０００４】
一方、整流ダイオード１０６は、ラインタイプ変調器のホールド・オフ・ダイオードの機能を兼ねており、パルス成形回路５に充電された直流エネルギーは、次の送信トリガによりメインスイッチ４がＯＮ状態となるまでの間、充電された電圧を保持する。
送信トリガが、メインスイッチ４に印加されると、メインスイッチ４はＯＮ状態となり、パルス成形回路５に充電されていた直流エネルギーは、パルス成形回路５→メインスイッチ４→パルストランス６の一次巻線を通して放電され、所要のパルス電圧に変換される。
【０００５】
このパルスのパルス幅，インピーダンス等は、パルス成形回路５のインダクタンス（Ｌ）とキャパシタンス（Ｃ）等により決定される。このパルス電圧は、パルストランス６によって二次側に伝達され、負荷７に供給される。
以上のように、負荷７に供給される出力パルス電圧の電圧変動を抑圧する手段は、分圧器１０７の出力電圧が基準電圧より低いときは、スイッチ１０１を動作させて高周波トランス１０５に高周波電圧を加え、基準電圧より高い時はスイッチ１０１の動作を停止して整流ダイオード１０６による充電を停止する構成としている。
【０００６】
【発明が解決しようとする課題】
従来のパルス発生器は以上のように構成され、パルス成形回路の充電後は、その充電エネルギーが分圧器１０７やメインスイッチ４を構成する半導体の漏れ電流等となって徐々に放電するため、パルス成形回路５の充電が完了してからメインスイッチ４がオンするまでの時間が異なると、出力パルス電圧が一定でなくなるという問題点があった。
【０００７】
また、分圧器１０７の電圧が基準電圧より低い場合、スイッチ１０１が常に動作するが、スイッチ１０１の動作中にメインスイッチ４がＯＮ状態となると、過大な電流がスイッチ１０１，ダイオード１０６に流れ、回路が破壊される危険性があった。
【０００８】
この発明はかかる課題を解消するためになされたものであり、過大な電流が流れることなく出力パルスの繰り返しが変化しても常に一定の出力パルス電圧を発生させることができるパルス発生器を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１の発明に係るパルス発生器は、電源電圧が供給されて定電圧を出力する定電圧充電回路と、この定電圧充電回路に電源電圧を供給するときに駆動される電源スイッチと、前記定電圧充電回路の出力により充電された充電エネルギを保持するパルス成形回路と、このパルス成形回路の充電エネルギを放電するときに駆動される半導体スイッチと、その放電する経路に設けられ、その放電をパルス電圧に変換してそれを負荷に供給するパルストランスと、前記パルス成形回路が充電エネルギを放電してから次の充電エネルギを放電する直前まで第１タイミングパルス信号を発生し、その第１タイミングパルス信号により前記電源スイッチを駆動して前記パルス成形回路の充電を開始する一方、前記パルス成形回路の電圧が一定電圧になった後も前記パルス成形回路がその充電エネルギを放電する直前まで前記パルス成形回路の充電を継続させ、前記パルス成形回路の電圧が一定電圧に保持されているときに第２タイミングパルス信号を発生し、その第２タイミングパルス信号により前記半導体スイッチを駆動して前記パルス成形回路の充電エネルギの放電を開始するタイミング回路とを備えたものである。
【００１１】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１について図面を用いて説明する。図１はこの発明の実施の形態１によるパルス発生器を示すブロック図、図２は図１に示す回路の各部の波形を示す波形図である。
図１において、１は主充電電源、２は過飽和リアクトル、３は整流ダイオード、４はメインスイッチ、５はパルス成形回路、６はパルストランス、７は負荷である。
【００１２】
また、８はタイミング回路、９はバイアス制御回路で、バイアス制御回路９はタイミング回路８から送出されるタイミング信号により過飽和リアクトル２のバイアス巻線の電流を制御する。１０は半導体スイッチの漏れ電流によるパルス成形回路５内のコンデンサＣの端子電圧の低下を補償する補償充電電源、１１は主充電電源１からパルス成形回路５への充電電流の時間的変化（時間微分）を検出するカレントトランス、１２はパルス成形回路５への充電電流をバイパスするバイパスダイオード、１３はオンオフスイッチである。
【００１３】
次に動作について説明する。図２ａの正方向パルスで示される期間、メインスイッチ４をＯＮする。この期間パルス成形回路５の充電電流は、メインスイッチ４，パルストランス６を経て放電される。
放電の終わりにメインスイッチ４がオフとなり、この時点から充電が始まる。過飽和リアクトル２は、図２ｄの論理「Ｌ」の期間（後節で説明する）は高インピーダンスに保たれているので、過飽和リアクトル２のインダクタンスとパルス成形回路５のキャパシタンスとの直列回路には、過渡現象による振動電流が流れ、この振動電流により充電される結果、整流ダイオード３のアノード電極電圧の最高値は２Ｅとなり、パルス成形回路５は図２ｂに示す経過を経てこの電圧値まで充電され、主充電電源１の電圧Ｅの２倍の２Ｅとなる。
【００１４】
この充電の間は、オンオフスイッチ１３により補償充電電源１０は遮断されており、充電電流はバイパスダイオード１２を流れる。
その後、整流ダイオード３のアノード電極の電圧は低下するが、整流ダイオード３は逆方向へ電流を流さないので、パルス成形回路５の電圧は２Ｅに保たれることになる。
【００１５】
然しながら、メインスイッチ４が半導体で構成されている場合、その漏れ電流の為に、この２Ｅの電圧が順次低下する。その時タイミング回路８は、オンオフスッチ１３をオンにして、電圧Ｅの主充電電源１に電圧Ｅの補充充電電源１０を接続し、電圧２Ｅの電源としてパルス成形回路５を充電し、その電圧を常に２Ｅに保つ。
【００１６】
オンオフスイッチ１３の制御は、タイミング回路８より以下のようにして行う。すなわち、カレントトランス１１では、主充電電流Ｉの時間的変化ｄＩ／ｄｔに比例する電圧を出力するが、この電圧が０になった点で充電の完了を検出し、充電完了時点から次回の放電の直前まで、オンオフスイッチ１３をＯＮにする制御を行う。
図２ｃは、カレントトランス１１の出力電圧を表し、充電が開始されると０から漸次上昇し、最高値に達した後漸次降下し再び０になる。この再び０になる時点で、オンオフスイッチ１３をＯＮにし、次回の放電の直前でこれをＯＦＦに制御する。
図２ｄは図１のタイミング回路８からバイアス制御回路９とオンオフスイッチ１３を制御するために出力される信号の論理を示し、図２ｃに示すカレントトランス１１の出力電圧が漸次降下し、再び０になる時点で論理「Ｈ」にし、次回の放電の直前でこれを論理「Ｌ」にする。図２ｄの論理「Ｈ」の間、スイッチ１３をＯＮとし、過飽和リアクトル２を低インピーダンスに保つ。
カレントトランス１１の替わりに充電電流を電圧に変換する抵抗を挿入してもよい。
【００１７】
この実施例１では以上のような構成とすることにより、メインスイッチ４に半導体スイッチを用いたパルス発生器において、出力パルスの繰り返し周期が一定でない場合でも、補償充電電源１０でパルス成形回路５の漏れ電流を補償し電圧降下を抑えることができる。
【００１８】
実施の形態２．
図１に示す実施例では、主充電電源１の負端子と補償充電電源１０の正端子とをオンオフスイッチ１３で接続する構成としているが、図３に示すように主充電電源１の正端子と補償充電電源１０の負端子とをオンオフスイッチ１３で接続する構成とすることもできる。
この場合はバイパスダイオード１２の替わりに、充電抵抗３１と逆流阻止ダイオード３２とを介して補償充電電源をメインスイッチ４の正側端子に接続すればよい。その他の回路は図１の通りであるので図面の表示とその説明を省略する。タイミング回路８（図３には図示せず）による制御も図１の構成の場合と同様である。
この実施の形態２によるパルス発生器では、以上のような構成とすることにより、出力パルスの繰り返し周期が一定でない場合でも、補償充電電源１０でパルス成形回路５の漏れ電流による電圧降下を抑えることができる。
【００１９】
実施の形態３．
図１と図３に示す補償充電電源１０を、図４に示すようなＤＣ−ＤＣコンバータで構成することができる。図４で図９と同一符号は同一又は相当部分を示し、同様な動作をするので、重複した説明は省略する。
図４におけるタイミング回路８は、図９の制御回路１０３に相当し、図１と図３のオンオフスイッチ１３は、図４のスイッチ１０１とスイッチ駆動回路１０２に相当し、タイミング回路８からの制御でスイッチ駆動回路１０２の動作を停止すれば、オンオフスイッチ１３をＯＦＦにしたことに相当する。
なお、主充電電源１も図４に示すようなＤＣ−ＤＣコンバータで構成できることは言うまでもない。
この実施の形態３によるパルス発生器では、以上のような構成とすることにより、メインスイッチ４に半導体スイッチを用いたパルス発生器において、パルスの繰り返し周期が一定でない場合でも、パルス成形回路の電圧降下を抑えることができる。
【００２０】
実施の形態４．
図１と図３に示す例では、パルス成形回路５を主充電電源１の電圧Ｅの２倍の電圧値まで充電する構成としたので、補償充電電源を必要としたが、パルス成形回路の電圧Ｅ0 を、Ｅ0 ＜Ｅの一定値に保つ構成とすれば、補償充電電源を必要とせず、単純な定電圧充電回路を付加すれば良いことになる。
図５はこのような実施例４を示すブロック図であり、図において、図１と同一符号は同一又は相当部分を示し、５１は電源スイッチ、５２は充電抵抗、５３は定電圧充電回路である。
【００２１】
パルス成形回路５の電圧がＥ0 より大きくなると、定電圧充電回路５３内の放電でこれを低下させ、また定電圧充電回路５３の電圧がＥ0 からは低下しないように常に主充電電源１から充電されている。
メインスイッチ４による放電中は、主充電電源の保護のため電源スイッチ５１をオフにしておく。
【００２２】
図６は、図５に示す実施例４のパルス発生器の動作を説明するための波形図であり、メインスイッチ４は図６ａに示すようにオンオフされ、電源スイッチ５１は図６ｄに示すようにオンオフされ、パルス成形回路５の電圧は図６ｂに示すようにメインスイッチの放電時点ではＥ0 に保たれる。
この実施の形態４によるパルス発生器では、以上のような構成とすることにより、スイッチ素子に半導体スイッチを用いたパルス発生器において、パルスの繰り返し周期が一定でない場合でも、主充電電源とは別の補償充電電源を必要とせず、パルス成形回路の電圧降下を抑えることができる。
【００２３】
図５の構成において、充電抵抗５２を充電チョークに置き換えることもできる。但し、この場合の充電チョークのインダクタンスの値は、充電電流が振動的にならない程度に小さくしなければならない。
充電抵抗５２の替わりに充電用リアクトルを入れると、メインスイッチ４による放電のような場合の周波数の高い電流には、大きなインピーダンスを呈して主充電電源１を隔離するので、電源スイッチ５１は省略することができる。
この実施例５では以上のような構成とすることにより、スイッチ素子に半導体スイッチを用いたパルス発生器において、パルスの繰り返し周期が一定でない場合でも、主充電電源とは別の補償充電電源を必要とせず、パルス成形回路の電圧降下を抑えることができる。
【００２４】
実施の形態５．
また、上述の実施例１のように、補償充電電源１０を用いてパルス成形回路５の充電電圧を補償するのではなく、充電開始時点から放電までの時間を同一にすることによってもパルス成形回路５の充電電圧を一定に保つことができる。
図７は、このような実施例５の構成を示すブロック図であり、図において、図５と同一符号は同一または相当部分を示し、７１は電源スイッチ、７２は充電抵抗である。
【００２５】
また図８は、図７に示す構成の各部の波形を示す波形図であり、図８ａはメインスイッチ４のオンオフを、図８ｂは電源スイッチ７１のオンオフを、図８ｃはパルス成形回路５の充電電圧を示す。
タイミング回路８では次回にメインスイッチ４をＯＮにする時点が判っているので、その時点からＴ時間前に電源スイッチ７１をＯＮにし、メインスイッチ４がＯＮになる直前に電源スイッチ７１をＯＦＦにすれば、パルス成形回路５を毎回同一電圧で同一時間充電させることができ、その波形は図８ｃに示すようになり、出力パルスの繰り返し周期が異なっても毎回同一電圧で放電できることになる。
なお、図７の主充電電源１をＤＣ−ＤＣコンバータで構成し、電源スイッチ７１を図４に示すスイッチ１０１とスイッチ駆動回路１０２とで構成できることは言うまでもない。
さらに、充電抵抗７２を充電チョークに置き換えることも可能である。
この実施の形態５によるパルス発生器では、以上のような構成とすることにより、パルス成形回路へ充電を開始する時間をその繰り返し周期に合わせて変化させ、出力パルス電圧を一定に保つことができる。
【００２６】
【発明の効果】
以上のように、この発明に係るパルス発生器によれば、パルス成形回路の充電電圧が主充電電源の電圧より低い電圧の範囲で予め定められた所定値になるようにこの主充電電源で充電する定電圧充電回路を備える構成とし、主充電電源とは別の補償充電電源を設けることなく、漏れ電流によるパルス成形回路の電圧降下を抑え、主充電電源に過大電流が流れることを阻止でき、安定した動作を行わせることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による構成を示すブロック図である。
【図２】 図１に示す回路の各部の波形を示す波形図である。
【図３】 この発明の実施の形態２による構成を示すブロック図である。
【図４】 この発明の実施の形態３による構成を示すブロック図である。
【図５】 この発明の実施の形態４による構成を示すブロック図である。
【図６】 図５に示す回路の各部の波形を示す波形図である。
【図７】 この発明の実施の形態５による構成を示すブロック図である。
【図８】 図７に示す回路の各部の波形を示す波形図である。
【図９】 従来のパルス発生器の一例を示すブロック図である。
【符号の説明】
１ 主充電電源、２ 過飽和リアクトル、３ 整流ダイオード、
４ メインスイッチ、５ パルス成形回路、６ パルストランス、７ 負荷、
８ タイミング制御回路、９ バイアス制御回路、１０ 補償充電電源、
１１ カレントトランス、１２ バイパスダイオード、
１３ オンオフスイッチ、３１，５２，７２ 充電抵抗、
３２ 逆流阻止ダイオード、５１，７１ 電源スイッチ、
５３ 定電圧充電回路、１０１ スイッチ、１０２ スイッチ駆動回路。
Claims (1)
- 電源電圧が供給されて定電圧を出力する定電圧充電回路と、この定電圧充電回路に電源電圧を供給するときに駆動される電源スイッチと、前記定電圧充電回路の出力により充電された充電エネルギを保持するパルス成形回路と、このパルス成形回路の充電エネルギを放電するときに駆動される半導体スイッチと、その放電する経路に設けられ、その放電をパルス電圧に変換してそれを負荷に供給するパルストランスと、前記パルス成形回路が充電エネルギを放電してから次の充電エネルギを放電する直前まで第１タイミングパルス信号を発生し、その第１タイミングパルス信号により前記電源スイッチを駆動して前記パルス成形回路の充電を開始する一方、前記パルス成形回路の電圧が一定電圧になった後も前記パルス成形回路がその充電エネルギを放電する直前まで前記パルス成形回路の充電を継続させ、前記パルス成形回路の電圧が一定電圧に保持されているときに第２タイミングパルス信号を発生し、その第２タイミングパルス信号により前記半導体スイッチを駆動して前記パルス成形回路の充電エネルギの放電を開始するタイミング回路とを備えたことを特徴とするパルス発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080193A JP3800114B2 (ja) | 2002-03-22 | 2002-03-22 | パルス発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080193A JP3800114B2 (ja) | 2002-03-22 | 2002-03-22 | パルス発生器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28648294A Division JP3672950B2 (ja) | 1994-11-21 | 1994-11-21 | パルス発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002354846A JP2002354846A (ja) | 2002-12-06 |
| JP3800114B2 true JP3800114B2 (ja) | 2006-07-26 |
Family
ID=19193341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002080193A Expired - Fee Related JP3800114B2 (ja) | 2002-03-22 | 2002-03-22 | パルス発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800114B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102141684B1 (ko) | 2018-08-24 | 2020-09-14 | 한국원자력연구원 | 전류 펄스를 제어하는 모듈레이터 및 그 방법 |
| KR102128054B1 (ko) * | 2020-03-11 | 2020-07-09 | 한국원자력연구원 | 전류 펄스를 제어하는 모듈레이터 및 그 방법 |
| CN111431509B (zh) * | 2020-04-24 | 2022-05-20 | 西安交通大学 | 一种基于漂移阶跃恢复二极管的重频纳秒脉冲产生电路 |
-
2002
- 2002-03-22 JP JP2002080193A patent/JP3800114B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002354846A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10158282B1 (en) | Switching power supply device | |
| AU754809B2 (en) | Improved power factor correction method and apparatus | |
| US8008898B2 (en) | Switching regulator with boosted auxiliary winding supply | |
| US6980444B2 (en) | Switching power supply | |
| JP2017229209A (ja) | スイッチング電源装置 | |
| JP2008312359A (ja) | スイッチング電源装置、並びにレギュレーション回路 | |
| JP2002300779A (ja) | スイッチング電源装置 | |
| US6246596B1 (en) | Switching power supply | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
| US5995382A (en) | Self-oscillation type switching power supply | |
| JP2011087394A (ja) | スイッチング素子駆動用制御回路およびスイッチング電源装置 | |
| US6737847B2 (en) | Capacitor charging method and charging apparatus | |
| JP3800114B2 (ja) | パルス発生器 | |
| JP2002136125A (ja) | フライバック型スイッチング電源 | |
| JP2004194387A (ja) | スイッチング電源装置 | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| JP3672950B2 (ja) | パルス発生器 | |
| JPH11164555A (ja) | スイッチング電源 | |
| US6587357B1 (en) | Method and apparatus for providing integrated low power self-supply in switched mode power supplies | |
| JP4686285B2 (ja) | スイッチング制御回路、ｄｃ−ｄｃコンバータ | |
| JP7400188B2 (ja) | 制御装置 | |
| JP2003125582A (ja) | 電源装置 | |
| JP2001284089A (ja) | ランプ用電源回路 | |
| JP2003125585A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |