JP3798783B2 - 逆拡散復調器 - Google Patents
逆拡散復調器 Download PDFInfo
- Publication number
- JP3798783B2 JP3798783B2 JP2003375573A JP2003375573A JP3798783B2 JP 3798783 B2 JP3798783 B2 JP 3798783B2 JP 2003375573 A JP2003375573 A JP 2003375573A JP 2003375573 A JP2003375573 A JP 2003375573A JP 3798783 B2 JP3798783 B2 JP 3798783B2
- Authority
- JP
- Japan
- Prior art keywords
- spread
- circuit
- spreading
- generation circuit
- spreading code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
丸林元,中川正雄,河野隆二著,「スペクトル拡散通信とその応用」,電子情報通信学会,1998年,94頁〜145頁,ISBN4−88562−163−X
前記第1の拡散符号発生回路は、前記第2のクロックに同期して前記第1の拡散符号をシフトさせるN個の第1のフリップフロップ回路群と、この第1のフリップフロップ回路群の内の複数のフリップフロップ回路の出力を入力する第1の排他的論理和回路と、前記第1のフリップフロップ回路群のフリップフロップ回路を開閉自在に縦続接続すると共に前記第1の排他的論理和回路の出力を前記第1のフリップフロップ回路群の内の初段のフリップフロップ回路の入力に開閉自在に接続する第1のスイッチ群とを具備し、前記第2の拡散符号発生回路は、前記第2のクロックに同期して前記第1の拡散符号と逆方向に前記第2の拡散符号をシフトさせるN個の第2のフリップフロップ回路群と、この第2のフリップフリップ回路群の内の複数のフリップフロップ回路の出力を入力する第2の排他的論理和回路と、前記第2のフリップフロップ回路群のフリップフロップ回路を開閉自在に縦続接続すると共に前記第2の排他的論理和回路の出力を前記第2のフリップフロップ回路群の内の初段のフリップフロップ回路の入力に開閉自在に接続する第2のスイッチ群とを具備し、前記拡散符号制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記第1のスイッチ群をオン状態にする制御と前記第2のスイッチ群をオン状態にする制御とを交互に切り替えるものである。
この場合の第1の拡散符号発生回路は、第1のフリップフロップ回路群の内の複数のフリップフロップ回路の出力を第1の排他的論理和回路の入力に開閉自在に接続する第3のスイッチ群を具備し、第2の拡散符号発生回路は、第2のフリップフロップ回路群の内の複数のフリップフロップ回路の出力を第2の排他的論理和回路の入力に開閉自在に接続する第4のスイッチ群を具備している。
また、本発明の逆拡散復調器の1構成例において、前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記拡散符号発生回路への前記第2のクロックの入力の停止と再開とを交互に切り替えるものである。
また、本発明の逆拡散復調器の1構成例において、前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出されたときに、前記拡散符号発生回路への前記第2のクロックの入力を一定時間だけ停止するものである。
また、本発明の逆拡散復調器の1構成例は、前記拡散符号初期値発生回路と前記第1の拡散符号発生回路と前記第2の拡散符号発生回路と前記拡散符号制御回路とをDSPにより構成するようにしたものである。
また、本発明の逆拡散復調器の1構成例は、前記拡散符号初期値発生回路と前記拡散符号発生回路と前記クロック制御回路とをDSPにより構成するようにしたものである。
図1は本発明の第1の実施の形態となる逆拡散復調器の構成を示すブロック図である。本実施の形態の逆拡散復調器は、入力された拡散信号をサンプル保持するN(Nは2以上の整数で、本実施の形態では7)個のサンプルホールド回路1a〜1gと、第1のクロックf1を入力としてサンプルホールド回路1a〜1gが順次サンプル保持動作をするよう制御するサンプルホールド制御回路2と、サンプルホールド制御回路2からの出力信号をクロックf1に同期してシフトするシフトレジスタを構成するフリップフロップ回路3a〜3fと、初期状態において、送信側と予め取り決めたN個の拡散符号の初期値を発生する拡散符号初期値発生回路120と、通常の動作状態において、第2のクロックf2に同期してN個の拡散符号を発生する拡散符号発生回路4と、サンプルホールド回路1a〜1gから出力された拡散信号と拡散符号初期値発生回路120または拡散符号発生回路4から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器5a〜5gと、乗算器5a〜5gの各出力信号を加算する加算器6と、加算器6の出力信号のピーク値を検出するピーク検出器7と、初期状態においてオフとなり、通常の動作状態においてオンとなるスイッチ121とから構成される。
なお、本実施の形態では、N=7とし、サンプルホールド回路1a〜1g、乗算器5a〜5gがそれぞれN=7個、フリップフロップ回路3a〜3fが(7−1)=6個の場合を示したが、Nは2以上の整数であればよい。
シフトレジスタを構成するフリップフロップ回路3a〜3fは、サンプルホールド制御回路2から出力されたサンプルホールド制御信号をクロックf1に同期して図1の右方向へシフトさせながら各サンプルホールド回路1b〜1gに出力する。
サンプルホールド回路1a〜1gから出力された拡散信号と拡散符号発生回路4から出力された拡散符号とは、乗算器5a〜5gにより対応する信号毎に乗算され、各乗算器5a〜5gの乗算結果が加算器6によって加算されて出力される。
スイッチ121は、送信機からの拡散信号を待っている初期状態(待ち受け状態)ではオフとなっており、拡散符号発生回路4のフリップフロップ回路43a〜43nに対するクロックf2の入力を遮断している。このため、拡散符号発生回路4は、初期状態では動作せず、拡散符号を発生しない。
次に、本発明の第2の実施の形態について説明する。図7は本発明の第2の実施の形態となる逆拡散復調器の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。第1の実施の形態は、予め拡散符号の取り決めを行った1台の送信機とのみ通信できる構成となっているが、本実施の形態は、拡散符号の取り決めを行った複数台の送信機のうち何れか1台と通信できる構成を示し、第1の実施の形態の拡散符号初期値発生回路120の代わりに拡散符号初期値発生回路122を用い、拡散符号発生回路4の代わりに拡散符号発生回路24を用いる。
本実施の形態では、複数チャネルの送信側と予め取り決めた複数の拡散符号の初期値がクロックf1の1周期の間に順次発生するように拡散符号の初期値を切り替えながら待機しているので、送信機が複数台存在する場合であっても、拡散信号の受信開始から最初のピークを検出するまでに要する時間を短縮することができ、送信機との接続に要する時間を短縮することができる。なお、複数の送信機が送信を開始した場合、逆拡散復調器(無線受信機)では最初に受信したチャネルを選択するため、混信が起こることはない。
次に、本発明の第3の実施の形態について説明する。図9は本発明の第3の実施の形態となる逆拡散復調器の構成を示すブロック図である。本実施の形態の逆拡散復調器は、入力された拡散信号を第1のクロックf1に同期してサンプル保持するN(本実施の形態ではN=7)個のサンプルホールド回路8a〜8gと、初期状態において、送信側と予め取り決めたN個の拡散符号の初期値を発生する拡散符号初期値発生回路123と、通常の動作状態において、第2のクロックf2に同期してN個の拡散符号を発生する拡散符号発生回路9と、サンプルホールド回路8a〜8gから出力された信号と拡散符号初期値発生回路123または拡散符号発生回路9から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器10a〜10gと、乗算器10a〜10gの各出力信号を加算する加算器11と、加算器11の出力信号のピーク値を検出するピーク検出器12と、初期状態においてオフとなり、通常の動作状態においてオンとなるスイッチ121とから構成される。なお、本実施の形態では、N=7とし、サンプルホールド回路と乗算器がそれぞれ7個の場合を示したが、Nは2以上の整数であればよい。
ピーク検出器12は、加算器11の出力信号のピークを検出することにより、デジタルの受信信号(ベースバンド信号)を出力する。
以下同様の制御を繰り返すことにより相関ピーク信号を頻繁に得ることができる。
さらに、本実施の形態では、送信側と予め取り決めた拡散符号の初期値を用いて拡散信号を逆拡散する初期状態で待機しているので、このような初期状態による待ち受けをしない場合に比べて、拡散信号の受信開始から最初のピークを検出するまでに要する時間を短縮することができ、送信機との接続に要する時間を短縮することができる。
次に、本発明の第4の実施の形態について説明する。図11は本発明の第4の実施の形態となる逆拡散復調器の構成を示すブロック図であり、図9と同一の構成には同一の符号を付してある。第3の実施の形態は、拡散符号の取り決めを行った1台の送信機とのみ通信できる構成となっているが、本実施の形態は、予め拡散符号の取り決めを行った複数台の送信機のうち何れか1台と通信できる構成を示し、第3の実施の形態の拡散符号初期値発生回路123の代わりに拡散符号初期値発生回路124を用い、拡散符号発生回路9の代わりに拡散符号発生回路29を用いる。
Claims (8)
- 受信した拡散信号をサンプル保持するN(Nは2以上の整数)個のサンプルホールド回路と、
前記拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックを入力として、前記N個のサンプルホールド回路が前記第1のクロックに同期して順次サンプル保持動作をするよう制御するサンプルホールド制御回路と、
初期状態において、送信側と予め取り決めたN個の拡散符号の初期値を発生する拡散符号初期値発生回路と、
通常の動作状態において、第2のクロックに同期してN個の第1の拡散符号を発生する第1の拡散符号発生回路と、
前記通常の動作状態において、前記第2のクロックに同期して前記第1の拡散符号を逆向きに並び替えたN個の第2の拡散符号を発生する第2の拡散符号発生回路と、
前記サンプルホールド回路から出力された信号と前記拡散符号初期値発生回路、前記第1の拡散符号発生回路または前記第2の拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、
このN個の乗算器の出力を加算する加算器と、
この加算器の出力のピークを検出するピーク検出器と、
前記ピーク検出器によって前記ピークが検出される度に、前記第1の拡散符号発生回路から前記乗算器への前記第1の拡散符号の入力と前記第2の拡散符号発生回路から前記乗算器への前記第2の拡散符号の入力とを交互に切り替える拡散符号制御回路とを有し、
前記拡散符号初期値発生回路と前記第1の拡散符号発生回路と前記第2の拡散符号発生回路とは、前記拡散信号の受信後に前記ピーク検出器によって最初のピークが検出されたとき、前記初期状態から前記通常の動作状態に移行することを特徴とする逆拡散復調器。 - 請求項1記載の逆拡散復調器において、
前記拡散符号初期値発生回路は、前記初期状態において、複数チャネルの送信側と予め取り決めた互いに直交する複数の拡散符号の初期値を前記第1のクロックの1周期の間に順次発生し、
前記第1の拡散符号発生回路と前記第2の拡散符号発生回路とは、前記初期状態から前記通常の動作状態に移行したとき、前記拡散信号の送信チャネルに対応する拡散符号を発生することを特徴とする逆拡散復調器。 - 受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してサンプル保持するN(Nは2以上の整数)個のサンプルホールド回路と、
初期状態において、送信側と予め取り決めたN個の拡散符号の初期値を発生する拡散符号初期値発生回路と、
通常の動作状態において、第2のクロックに同期してN個の拡散符号を発生する拡散符号発生回路と、
前記サンプルホールド回路から出力された信号と前記拡散符号初期値発生回路または前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、
このN個の乗算器の出力を加算する加算器と、
この加算器の出力のピークを検出するピーク検出器と、
このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第2のクロックの入力を制御するクロック制御回路とを有し、
前記拡散符号初期値発生回路と前記拡散符号発生回路とは、前記拡散信号の受信後に前記ピーク検出器によって最初のピークが検出されたとき、前記初期状態から前記通常の動作状態に移行することを特徴とする逆拡散復調器。 - 請求項3記載の逆拡散復調器において、
前記拡散符号初期値発生回路は、前記初期状態において、複数チャネルの送信側と予め取り決めた互いに直交する複数の拡散符号の初期値を前記第1のクロックの1周期の間に順次発生し、
前記拡散符号発生回路は、前記初期状態から前記通常の動作状態に移行したとき、前記拡散信号の送信チャネルに対応する拡散符号を発生することを特徴とする逆拡散復調器。 - 請求項3記載の逆拡散復調器において、
前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記拡散符号発生回路への前記第2のクロックの入力の停止と再開とを交互に切り替えることを特徴とする逆拡散復調器。 - 請求項3記載の逆拡散復調器において、
前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出されたときに、前記拡散符号発生回路への前記第2のクロックの入力を一定時間だけ停止することを特徴とする逆拡散復調器。 - 請求項1記載の逆拡散復調器において、
前記拡散符号初期値発生回路と前記第1の拡散符号発生回路と前記第2の拡散符号発生回路と前記拡散符号制御回路とをDSPにより構成したことを特徴とする逆拡散復調器。 - 請求項3記載の逆拡散復調器において、
前記拡散符号初期値発生回路と前記拡散符号発生回路と前記クロック制御回路とをDSPにより構成したことを特徴とする逆拡散復調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375573A JP3798783B2 (ja) | 2003-11-05 | 2003-11-05 | 逆拡散復調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375573A JP3798783B2 (ja) | 2003-11-05 | 2003-11-05 | 逆拡散復調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142720A JP2005142720A (ja) | 2005-06-02 |
JP3798783B2 true JP3798783B2 (ja) | 2006-07-19 |
Family
ID=34686909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003375573A Expired - Fee Related JP3798783B2 (ja) | 2003-11-05 | 2003-11-05 | 逆拡散復調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3798783B2 (ja) |
-
2003
- 2003-11-05 JP JP2003375573A patent/JP3798783B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005142720A (ja) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
JPH10200447A (ja) | Ds−cdma基地局間非同期セルラ方式における初期同期方法および受信機 | |
US9015220B2 (en) | Correlation device | |
JP3798783B2 (ja) | 逆拡散復調器 | |
JP3798787B2 (ja) | 逆拡散復調器 | |
JP2000036774A (ja) | 相関検出装置及びcdma受信装置 | |
JP3788796B2 (ja) | 逆拡散復調器 | |
JP2001223611A (ja) | 受信装置 | |
JP3869674B2 (ja) | スペクトラム拡散通信用スライディングコリレータ | |
US7430233B2 (en) | Spread-spectrum demodulator | |
JP3761184B2 (ja) | 逆拡散復調器 | |
JP3790235B2 (ja) | 逆拡散復調器 | |
JPH11239081A (ja) | 相関検出装置及び相関検出装置の逆拡散符号切換え方法 | |
JP3798782B2 (ja) | 逆拡散復調器 | |
JP3768990B2 (ja) | 逆拡散復調器 | |
JP2000244367A (ja) | スペクトル拡散受信装置 | |
JP3884183B2 (ja) | 直接符号分割多重アクセス用のパス検出装置およびその制御方法 | |
JP4298079B2 (ja) | 同期保持回路 | |
JP2000049661A (ja) | マッチドフィルタ回路 | |
JP3757388B2 (ja) | 逆拡散復調器 | |
JP2000269855A (ja) | マッチドフィルタ | |
US20020159515A1 (en) | Noncyclic digital filter and radio reception apparatus comprising the filter | |
JP3953888B2 (ja) | データ伝送装置 | |
JP2003124842A (ja) | マッチドフィルタおよびマッチドフィルタにおける相関演算方法 | |
JP3910951B2 (ja) | 距離差検知方法およびシステム、並びに、位置検出方法およびシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |