JP3795665B2 - バス電位中間電圧セット回路及びその制御方法 - Google Patents
バス電位中間電圧セット回路及びその制御方法 Download PDFInfo
- Publication number
- JP3795665B2 JP3795665B2 JP07474898A JP7474898A JP3795665B2 JP 3795665 B2 JP3795665 B2 JP 3795665B2 JP 07474898 A JP07474898 A JP 07474898A JP 7474898 A JP7474898 A JP 7474898A JP 3795665 B2 JP3795665 B2 JP 3795665B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- drive circuit
- potential
- bus line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置内の単相バス線を中間電位にセットするバス電位中間電圧セット回路及びその制御方法に関する。
【０００２】
【従来の技術】
図７は従来のバス電位中間電圧セット回路を示す回路図である。ＭＣパルスが入らないロウの状態では、ｐＭＯＳトランジスタＭ３３及びｎＭＯＳトランジスタＭ３４側のトランスファスイッチがオンとなり、バス線ＲＢＵＳに、インバータＩＮＶ３２及びインバータＩＮＶ３３からなるフリップフロップが接続された状態となる。これにより、このフリップフロップがセンスアンプＳＡからのデータ供給がないときのバス線ＲＢＵＳのフローティング防止として作用し、その電位を固定している。なお、インバータＩＮＶ３１はＭＣパルスを反転してトランジスタＭ３１，Ｍ３４のゲートに入力させるものである。
【０００３】
一方、バス中間化の活性化信号ＭＣにハイパルスが入ったとき、ｐＭＯＳトランジスタＭ３３及びｎＭＯＳトランジスタＭ３４がオフし、ｐＭＯＳトランジスタＭ３１及びｎＭＯＳトランジスタＭ３２がオンするため、バス線ＲＢＵＳに接続されている中間化駆動インバータＩＮＶ３３の出力、つまりバス線電位がこのインバータＩＮＶ３３の入力にフィードバック接続される。こうすることで、バス線電位がロウのときは、駆動インバータＩＮＶ３３のｐＭＯＳトランジスタがオンし、ハイのときは駆動インバータＩＮＶ３３のｎＭＯＳトランジスタが強くオンするので、バス電位がＶｃｃ中間付近に動く。中間付近に電位が移動すると、駆動インバータＩＮＶ３３のｐＭＯＳトランジスタ及びｎＭＯＳトランジスタが共にオンした状態となり、それらのサイズ調整にてインピーダンスを同一にすることで、バス電位を１／２・Ｖｃｃに設定できる。
【０００４】
この中間化パルスＭＣの終了時に、ｐＭＯＳトランジスタＭ３１及びｎＭＯＳトランジスタＭ３２がオフし、ｐＭＯＳトランジスタＭ３３及びｎＭＯＳトランジスタＭ３４がオンするので、中間化駆動用インバータＩＮＶ３３の前にもう一つのインバータＩＮＶ３２が挿入されたことになり、これにより電位保持のフリップフロップが構成される。このとき、センスアンプからバスへの出力をＳＥにて活性化することで、中間のバス電位はハイ又はロウの読み出しデータに確定される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のバス電位中間電圧セット回路においては、中間化するときに、中間化設定回路中の駆動インバータＩＮＶ３３において貫通電流が流れる。これは、バスを駆動するインバータＩＮＶ３３を構成するｐＭＯＳトランジスタとｎＭＯＳトランジスタをいずれもオンさせることで電位を設定しようとしているためである。この駆動インバータＩＮＶ３３は極めて大きな負荷容量を持つバス線ＲＢＵＳを駆動するためのものであるので、インピーダンスが低く、貫通電流も大きくなってしまう。更に、高速化を考えた場合、動作周波数の向上は中間化設定時間を短くするので、より短時間で中間電位にバスを設定するため、更にトランジスタ能力を上げなければならなくなる。このようにして、消費電流が急増してしまい、これにより、発熱の問題が生じると共に、更に信頼性が低いという難点がある。
【０００６】
また、この駆動インバータＩＮＶ３３を電位固定用のインバータとしても利用しているため、ＭＣ終了とＳＥ活性化のタイミングがずれると、速度の遅れが生じてしまう。即ち、ＳＥが速いと、センスアンプＳＡからの貫通電流も加わってパワーが更に増加するので、ＳＥはやや遅らせたいが、この遅れが大きくなると、高い能力を持ったフリップフロップにより中間のバス電位がハイ又はロウに変動してしまう。これがその後の読み出しデータと逆になった場合は、読み出し速度の遅れとして見えてしまうという難点がある。
【０００７】
本発明はかかる問題点に鑑みてなされたものであって、単相、大負荷のリードバス線の高速化のために、センスアンプからデータが出力される直前にバスの電位を中間電位にすることができ、その動作において貫通電流が発生せず、タイミング調整も容易にすることができるバス電位中間電圧セット回路及びその制御方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係るバス電位中間電圧セット回路は、半導体装置内の単相バス線を中間電位にセットするバス電位中間電圧セット回路において、前記単相バス線を中間電位にセットする中間電位化動作と前記単相バス線にメモリセルからデータを読み出すデータ読み出し動作とを中間化制御信号によって切り換える駆動回路制御手段を有し、前記駆動回路制御手段は、前記中間電位化動作においては、前記中間化制御信号の変化に応じて前記単相バス線に接続されたプルアップ用駆動回路とプルダウン用駆動回路とのいずれか一方のみをオンさせてから、前記オンさせた駆動回路を前記単相バス線の電位が前記中間電位に達したことに応答してオフさせ、前記データ読み出し動作においては、前記中間化制御信号の変化に応じて前記プルアップ用駆動回路と前記プルダウン用駆動回路とをオフさせると共に、前記単相バス線にメモリセルから読み出されたデータが供給されるように制御するものであり、前記プルアップ用駆動回路はｎ型ＭＯＳトランジスタを有し、前記プルダウン用駆動回路はｐ型ＭＯＳトランジスタを有し、前記中間電位は、前記各ＭＯＳトランジスタにおけるオンとオフとの臨界値であることを特徴とする。また、本発明に係るバス電位中間電圧セット回路の制御方法は、半導体装置内の単相バス線を中間電位にセットするバス電位中間電圧セット回路の制御方法において、前記単相バス線を中間電位にセットする中間電位化動作と前記単相バス線にメモリセルからデータを読み出すデータ読み出し動作とを中間化制御信号によって切り換える制御方法であって、前記中間電位化動作においては、前記中間化制御信号の変化に応じて前記バス線に接続されたプルアップ用駆動回路とプルダウン用駆動回路とのいずれか一方のみをオンさせてから、前記オンさせた駆動回路を前記単相バス線の電位が前記中間電位に達したことに応答してオフさせ、前記データ読み出し動作においては、前記中間化制御信号の変化に応じてプルアップ用駆動回路とプルダウン用駆動回路とをオフさせると共に、前記単相バス線にメモリセルから読み出されたデータが供給されるように制御することを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施例について説明する。図１は本発明の実施例に係るバス電位中間電圧セット回路を示す回路図である。図１に示すように、メモリセルから読み出された微小振幅信号を増幅する複数個のセンスアンプＳＡがバス線ＲＢＵＳに接続されている。このセンスアンプＳＡには、複数個のセンスアンプＳＡの中から１個のＳＡを選択すると同時に活性化するための信号ＳＥが夫々入力されるようになっている。また、各センスアンプＳＡの出力にはバス線ＲＢＵＳが共通接続されている。
【００１０】
このバス線ＲＢＵＳに、本発明の実施例に係るバス電位中間電圧セット回路が接続されている。このセット回路においては、中間化制御信号としてパルスＭＣを入力するＮＡＮＤ１と、入力パルスＭＣのインバータＩＮＶ１による反転信号を入力するＮＯＲ２とを有する。これらの論理回路ＮＡＮＤ１及びＮＯＲ２の出力Ｐ及びＮが夫々バス中間化駆動用のｐＭＯＳトランジスタＭ２及びｎＭＯＳトランジスタＭ１のゲートに入力されている。
【００１１】
トランジスタＭ１、Ｍ２のソースはバス線ＲＢＵＳに共通接続され、ｎＭＯＳトランジスタＭ１のドレインは最高電源電圧Ｖｃｃに接続され、ｐＭＯＳトランジスタＭ２のドレインは最低電源電圧ＧＮＤに接続されている。また、バス線ＲＢＵＳには、ｐＭＯＳトランジスタＭ４及びｎＭＯＳトランジスタＭ３からなるトランスファスイッチが接続されており、その先にインバータＩＮＶ２とＩＮＶ３で構成したフリップフロップが接続されている。また、前記トランスファスイッチは、論理回路ＮＡＮＤ１及びＮＯＲ２の夫々他方の入力端子にも接続されている。
【００１２】
次に、上述のごとく構成されたバス電位中間電圧セット回路の動作について図２のタイミングチャート図も参照して説明する。ＭＣ信号が活性化される前はＭＣ信号はロウに固定されているので、読み出しが起こる前のバス線ＲＢＵＳ上に残るデータは、信号ＭＣのロウによりオンしているトランスファスイッチＭ３、Ｍ４を通してインバータＩＮＶ２及びＩＮＶ３からなるフリップフロップに伝達されている。このとき、このフリップフロップのデータによらず、ＮＡＮＤ１の出力Ｐはハイ、ＮＯＲ２の出力Ｎはロウになるので、中間化駆動回路としてのトランジスタＭ１、Ｍ２はオフである。
【００１３】
例えば、バス線ＲＢＵＳの前データがロウの状態で、ＭＣにハイパルスが入力されると、フリップフロップデータとＭＣからの論理により、Ｎ信号にハイパルスが即時に出力され、トランジスタＭ１をオンさせる。このとき、Ｐはハイ固定なので、トランジスタＭ１のみオンするため、バス線ＲＢＵＳの電位はＶｃｃに引き上げる。
【００１４】
しかし、トランジスタＭ１はソース端子がバス線ＲＢＵＳに接続されているので、バス線ＲＢＵＳの上昇に伴い、トランジスタＭ１のゲート電圧が減少し、Ｖｃｃ−Ｖｔｎ（ｎＭＯＳトランジスタＭ１のしきい値電圧）の電位でオフとなる。通常、ＭＯＳトランジスタのしきい値は０．７Ｖ程度であるが、ソース端子が浮いている場合（相対的にはウェル電位がソースより下げられた場合と同じ）には、バックバイアス効果でしきい値が上昇する。Ｖｃｃ＝２．５Ｖの場合を想定すると、Ｖｔｎは１．２Ｖ程度になるので、バス線ＲＢＵＳはちょうど１／２・Ｖｃｃの１．２Ｖ程度で止まることになる。この状態で、ＭＣがオフになり、バス線ＲＢＵＳがフローティングになると、バス線がもつ大きな付加容量により、その電位が即座に変動することはない。この中間電位動作中はトランスファトランジスタＭ３、Ｍ４はオフなので、バス線ＲＢＵＳの電位変動はフリップフロップ及びＮＯＲ論理にフィードバックせずに安定状態を維持する。これにより、この回路が中間電位化動作中も無駄な貫通電流が全く生じない。
【００１５】
その後に、ＳＥが活性化して、センスアンプＳＡからデータがバス線ＲＢＵＳに出力されるが、中間電位にバスがあるため、高速にデータは確定する。この時の電位変化量はＶｃｃの約半分であり、バス線ＲＢＵＳの充放電にかかるピーク電流が中間化時とセンスアンプＳＡの読み出し時で分散され、半減することがわかる。また、バスの前データを保存するフリップフロップの能力は極めて小さくてよいので、中間化終了後にこれがバスに接続されるが、バス電位をハイ又はロウに変化させる時定数は極めて長い。このため、同時に起こるＳＥ活性化が遅れても、バス電位はほとんど変化しない。
【００１６】
バス線ＲＢＵＳの前データがハイの場合も同様であり、ｐＭＯＳトランジスタＭ２のみでバス線をＶｔｐ（ｐＭＯＳのしきい値電圧）まで引き下げるが、この場合も、約１／２・Ｖｃｃにセットすることができる。
【００１７】
次に、本発明の第２実施例について図３の回路図を参照して説明する。本実施例は、回路素子数を削減するために、ＲＢＵＳ前データを保存するフリップフロップと、トランスファスイッチ回路と、駆動トランジスタを決定するＮＡＮＤ１及びＮＯＲ２からなる論理回路を全て削除したものである。入力パルスＭＣはｎＭＯＳトランジスタＭ４１のゲートに直接入力され、ｐＭＯＳトランジスタＭ４２のゲートにインバータＩＮＶ１を介して入力される。トランジスタＭ４１、Ｍ４２のソースはバス線ＲＢＵＳに共通接続され、ｎＭＯＳトランジスタＭ４１のドレインは最高電源電圧Ｖｃｃに接続され、ｐＭＯＳトランジスタＭ４２のドレインは最低電源電圧ＧＮＤに接続されている。なお、駆動ＭＯＳトランジスタＭ４１，Ｍ４２のしきい値が中間電圧にほぼ等しい。
【００１８】
このように構成された第２実施例のバス電位中間電圧セット回路においては、ＭＣ活性化時にプルダウン用ｐＭＯＳトランジスタＭ４２と、プルアップ用ｎＭＯＳトランジスタＭ４１のゲートには夫々ロウ及びハイが入力される。そうすると、バスＲＢＵＳの電位が低いときはトランジスタＭ４１のみがオンし、またバスＲＢＵＳの電位が高いときはトランジスタＭ４２のみがオンするので、バス電位は中間に向かう。これは、駆動ＭＯＳトランジスタＭ４１，Ｍ４２のしきい値が中間電圧にほぼ等しい（ＶＣＣ−Ｖｔｎ＝Ｖｔｐ＝１．２Ｖ）ためで、中間電位状態でちょうどトランジスタＭ４１とトランジスタＭ４２がオンからオフになるぎりぎりの状態となることを示している。厳密には、双方のトランジスタＭ４１，Ｍ４２がいずれもオンになる状態はあり得るが、極めてトランジスタ能力が低い条件なので、貫通電流はほとんど無視できるレベルである。
【００１９】
次に、図４を参照して本発明の第３実施例について説明する。本実施例においては、図３に示す第２実施例に対し、プルアップ用ｎＭＯＳトランジスタＭ５１とプルダウン用ｐＭＯＳトランジスタＭ５２との間にダイオードＤ１，Ｄ２を接続し、これらのダイオードＤ１，Ｄ２の相互接続点をバス線ＲＢＵＳに接続している点が異なる。
【００２０】
電源電圧が２．５Ｖより高い場合とか、ＭＯＳトランジスタのしきい値が小さい場合、第１の実施例では完全な中間電圧を通り過ぎて上すぎた電圧、又は、下げすぎた電圧に、バス線ＲＢＵＳが設定されてしまう。また、第２の実施例では、上述の場合に、中間電位付近での貫通電流が無視できないほど大きくなってしまう。本実施例では、これを回避するために、駆動ｐＭＯＳトランジスタＭ５２とバス線ＲＢＵＳとの間と、駆動ｎＭＯＳトランジスタＭ５１とバス線ＲＢＵＳとの間に夫々ダイオードＤ２とＤ１を挿入している。
【００２１】
これにより、プルアップ用トランジスタＭ５１の最終到達電位はＶｃｃ−Ｖｔｎ−Ｖｆ（ダイオードの順方向電圧）、プルダウン用トランジスタＭ５２の最終到達電位はＶｔｐ＋Ｖｆとなり、本実施例においても、第１及び第２の実施例に近い状態の動作が可能となる。
【００２２】
このダイオードの作り方は、ｐ−ｎジャンクション素子及びＭＯＳトランジスタのゲート・ドレイン接続など、製品製造プロセス及び設定電位の条件に合わせて選ぶことが可能である。
【００２３】
次に、図５を参照して本発明の第４実施例について説明する。本実施例では、プルアップ用にｐＭＯＳトランジスタＭ６１をオンさせ、プルダウン用にｎＭＯＳトランジスタＭ６２をオンさせるため、Ｐ及びＮを発生する前段論理回路が変更されている。トランジスタＭ６１のドレインにはバイポーラトランジスタＱ１のベース端子が接続され、更にダーリントン接続されたバイポーラトランジスタＱ２のエミッタ端子にバス線ＲＢＵＳが接続されている。一方、ＭＯＳトランジスタＭ６２のドレインにはバイポーラトランジスタＱ３のベース端子が接続され、更にダーリントン接続されたバイポーラトランジスタＱ４のエミッタ端子がＧＮＤに接続され、これらのＭＯＳトランジスタＭ６２のドレインとバイポーラトランジスタのコレクタとがバス線ＲＢＵＳに接続されている。どちらかの駆動ＭＯＳトランジスタＭ６１又はＭ６２がオンすることで、バス線ＲＢＵＳを中間電位まで動かしはじめるが、どちらもダーリントン接続なので極めて電流供給能力が高く、高速にバス線ＲＢＵＳを駆動できる。プルアップトランジスタＭ６１もプルダウントランジスタＭ６２もバイポーラトランジスタのエミッタ・ベース電位差の２倍の電位（２Ｖｆ）になるとオフする。つまり、プルアップトランジスタＭ６１はＶｃｃ−２Ｖｆ、プルダウントランジスタＭ６２は２Ｖｆまで駆動し、駆動回路はオフとなる。Ｖｆ＝０．６〜０．７Ｖなので、ほぼ中間電位になることがわかる。
【００２４】
次に、図６を参照して本発明の第５実施例について説明する。本実施例では、プルアップ駆動用ｐＭＯＳトランジスタＭ７１とプルダウン駆動用ｎＭＯＳトランジスタＭ７２はインバータ接続され、共通接続されたドレインがバス線ＲＢＵＳに接続されている。Ｐ発生用の論理回路ＮＡＮＤ３の一方の入力にはＲＢＵＳ信号をインバータＩＮＶ７１を通して反転した信号をフィードバック入力し、Ｎ発生用の論理回路ＮＯＲ４の一方の入力にはＲＢＵＳ信号をインバータＩＮＶ７２により反転した信号をフィードバック入力される。
【００２５】
例えば、バス線ＲＢＵＳの前データがロウの場合、インバータＩＮＶ７１のしきい値がハイと感知するまでＰはロウとなり、ＭＯＳトランジスタＭ７１がバス線ＲＢＵＳの電位を引き上げる。その後、インバータＩＮＶ７１がハイと感知するレベルまでＲＢＵＳ電位が上がったとき、同時にインバータＩＮＶ７２のしきい値も同時にハイと感知すると、今度はＭＯＳトランジスタＭ７２がオンしてバス線ＲＢＵＳの電位を引き下げようとしてしまい、不安定な状態で発振を起こしてしまう可能がある。そこで、インバータＩＮＶ７１のしきい値は１／２ＶＣＣより低く、逆にＩＮＶ７２のしきい値は１／２ＶＣＣより高く設定する。意図的にずらしたしきい値の電位差分がＭＯＳトランジスタＭ７１、Ｍ７２が共にオフになる電圧帯であり、この電位までＲＢＵＳの電位が達した時点でバス線の中間化駆動が終わることになる。
【００２６】
ｐＭＯＳトランジスタでのプルアップとｎＭＯＳトランジスタでのプルダウンは、第１の実施例のように中間電位到達付近でトランジスタ能力が下がってくることがないので、中間電位に達するのは速いが、電位判定をフードバックするためにインバータＩＮＶ７１とＩＮＶ７２が必要であり、この部分での貫通電流が発生する。しかし、この回路規模は小さくすることが可能なので、電流消費として致命的な問題には至らない。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、中間化に伴う回路動作で、プルアップ用駆動回路及びプルダウン用駆動回路を構成するｐＭＯＳトランジスタ及びｎＭＯＳトランジスタが、共にオンになる回路は存在しないので、貫通電流の発生を防止することができ、また、バス線が中間電位に達した時点でセルフタイミング的に駆動トランジスタは全てオフになり、フローティング状態で次のセンスアンプＳＡの読み出しを待つことになるため、中間化のパルス幅調整とその後のＳＥ活性化とのタイミングを正確に合わせる必要がなく、安定して高速読み出しが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図２】同じくその動作を示すタイミングチャート図である。
【図３】本発明の第２実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図４】本発明の第３実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図５】本発明の第４実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図６】本発明の第５実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図７】従来のバス電位中間電圧セット回路を示す回路図である。
【符号の説明】
ＲＢＵＳ：バス線
Ｍ２、Ｍ４、Ｍ４２，Ｍ５２，Ｍ６１、Ｍ７１、Ｍ３１，Ｍ３３：ｐＭＯＳトランジスタ
Ｍ１，Ｍ３，Ｍ４１，Ｍ５１，Ｍ６２，Ｍ７２，Ｍ３２、Ｍ３４：ｎＭＯＳトランジスタ
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ６１，ＩＮＶ６２，ＩＮＶ６３，ＩＮＶ７１，ＩＮＶ７２，ＩＮＶ３１，ＩＮＶ３２，ＩＮＶ３３：インバータ
Ｄ１，Ｄ２：ダイオード
ＳＡ：センスアンプ
１、３：ＮＡＮＤ
２、４：ＮＯＲ
【発明の属する技術分野】
本発明は半導体装置内の単相バス線を中間電位にセットするバス電位中間電圧セット回路及びその制御方法に関する。
【０００２】
【従来の技術】
図７は従来のバス電位中間電圧セット回路を示す回路図である。ＭＣパルスが入らないロウの状態では、ｐＭＯＳトランジスタＭ３３及びｎＭＯＳトランジスタＭ３４側のトランスファスイッチがオンとなり、バス線ＲＢＵＳに、インバータＩＮＶ３２及びインバータＩＮＶ３３からなるフリップフロップが接続された状態となる。これにより、このフリップフロップがセンスアンプＳＡからのデータ供給がないときのバス線ＲＢＵＳのフローティング防止として作用し、その電位を固定している。なお、インバータＩＮＶ３１はＭＣパルスを反転してトランジスタＭ３１，Ｍ３４のゲートに入力させるものである。
【０００３】
一方、バス中間化の活性化信号ＭＣにハイパルスが入ったとき、ｐＭＯＳトランジスタＭ３３及びｎＭＯＳトランジスタＭ３４がオフし、ｐＭＯＳトランジスタＭ３１及びｎＭＯＳトランジスタＭ３２がオンするため、バス線ＲＢＵＳに接続されている中間化駆動インバータＩＮＶ３３の出力、つまりバス線電位がこのインバータＩＮＶ３３の入力にフィードバック接続される。こうすることで、バス線電位がロウのときは、駆動インバータＩＮＶ３３のｐＭＯＳトランジスタがオンし、ハイのときは駆動インバータＩＮＶ３３のｎＭＯＳトランジスタが強くオンするので、バス電位がＶｃｃ中間付近に動く。中間付近に電位が移動すると、駆動インバータＩＮＶ３３のｐＭＯＳトランジスタ及びｎＭＯＳトランジスタが共にオンした状態となり、それらのサイズ調整にてインピーダンスを同一にすることで、バス電位を１／２・Ｖｃｃに設定できる。
【０００４】
この中間化パルスＭＣの終了時に、ｐＭＯＳトランジスタＭ３１及びｎＭＯＳトランジスタＭ３２がオフし、ｐＭＯＳトランジスタＭ３３及びｎＭＯＳトランジスタＭ３４がオンするので、中間化駆動用インバータＩＮＶ３３の前にもう一つのインバータＩＮＶ３２が挿入されたことになり、これにより電位保持のフリップフロップが構成される。このとき、センスアンプからバスへの出力をＳＥにて活性化することで、中間のバス電位はハイ又はロウの読み出しデータに確定される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のバス電位中間電圧セット回路においては、中間化するときに、中間化設定回路中の駆動インバータＩＮＶ３３において貫通電流が流れる。これは、バスを駆動するインバータＩＮＶ３３を構成するｐＭＯＳトランジスタとｎＭＯＳトランジスタをいずれもオンさせることで電位を設定しようとしているためである。この駆動インバータＩＮＶ３３は極めて大きな負荷容量を持つバス線ＲＢＵＳを駆動するためのものであるので、インピーダンスが低く、貫通電流も大きくなってしまう。更に、高速化を考えた場合、動作周波数の向上は中間化設定時間を短くするので、より短時間で中間電位にバスを設定するため、更にトランジスタ能力を上げなければならなくなる。このようにして、消費電流が急増してしまい、これにより、発熱の問題が生じると共に、更に信頼性が低いという難点がある。
【０００６】
また、この駆動インバータＩＮＶ３３を電位固定用のインバータとしても利用しているため、ＭＣ終了とＳＥ活性化のタイミングがずれると、速度の遅れが生じてしまう。即ち、ＳＥが速いと、センスアンプＳＡからの貫通電流も加わってパワーが更に増加するので、ＳＥはやや遅らせたいが、この遅れが大きくなると、高い能力を持ったフリップフロップにより中間のバス電位がハイ又はロウに変動してしまう。これがその後の読み出しデータと逆になった場合は、読み出し速度の遅れとして見えてしまうという難点がある。
【０００７】
本発明はかかる問題点に鑑みてなされたものであって、単相、大負荷のリードバス線の高速化のために、センスアンプからデータが出力される直前にバスの電位を中間電位にすることができ、その動作において貫通電流が発生せず、タイミング調整も容易にすることができるバス電位中間電圧セット回路及びその制御方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係るバス電位中間電圧セット回路は、半導体装置内の単相バス線を中間電位にセットするバス電位中間電圧セット回路において、前記単相バス線を中間電位にセットする中間電位化動作と前記単相バス線にメモリセルからデータを読み出すデータ読み出し動作とを中間化制御信号によって切り換える駆動回路制御手段を有し、前記駆動回路制御手段は、前記中間電位化動作においては、前記中間化制御信号の変化に応じて前記単相バス線に接続されたプルアップ用駆動回路とプルダウン用駆動回路とのいずれか一方のみをオンさせてから、前記オンさせた駆動回路を前記単相バス線の電位が前記中間電位に達したことに応答してオフさせ、前記データ読み出し動作においては、前記中間化制御信号の変化に応じて前記プルアップ用駆動回路と前記プルダウン用駆動回路とをオフさせると共に、前記単相バス線にメモリセルから読み出されたデータが供給されるように制御するものであり、前記プルアップ用駆動回路はｎ型ＭＯＳトランジスタを有し、前記プルダウン用駆動回路はｐ型ＭＯＳトランジスタを有し、前記中間電位は、前記各ＭＯＳトランジスタにおけるオンとオフとの臨界値であることを特徴とする。また、本発明に係るバス電位中間電圧セット回路の制御方法は、半導体装置内の単相バス線を中間電位にセットするバス電位中間電圧セット回路の制御方法において、前記単相バス線を中間電位にセットする中間電位化動作と前記単相バス線にメモリセルからデータを読み出すデータ読み出し動作とを中間化制御信号によって切り換える制御方法であって、前記中間電位化動作においては、前記中間化制御信号の変化に応じて前記バス線に接続されたプルアップ用駆動回路とプルダウン用駆動回路とのいずれか一方のみをオンさせてから、前記オンさせた駆動回路を前記単相バス線の電位が前記中間電位に達したことに応答してオフさせ、前記データ読み出し動作においては、前記中間化制御信号の変化に応じてプルアップ用駆動回路とプルダウン用駆動回路とをオフさせると共に、前記単相バス線にメモリセルから読み出されたデータが供給されるように制御することを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施例について説明する。図１は本発明の実施例に係るバス電位中間電圧セット回路を示す回路図である。図１に示すように、メモリセルから読み出された微小振幅信号を増幅する複数個のセンスアンプＳＡがバス線ＲＢＵＳに接続されている。このセンスアンプＳＡには、複数個のセンスアンプＳＡの中から１個のＳＡを選択すると同時に活性化するための信号ＳＥが夫々入力されるようになっている。また、各センスアンプＳＡの出力にはバス線ＲＢＵＳが共通接続されている。
【００１０】
このバス線ＲＢＵＳに、本発明の実施例に係るバス電位中間電圧セット回路が接続されている。このセット回路においては、中間化制御信号としてパルスＭＣを入力するＮＡＮＤ１と、入力パルスＭＣのインバータＩＮＶ１による反転信号を入力するＮＯＲ２とを有する。これらの論理回路ＮＡＮＤ１及びＮＯＲ２の出力Ｐ及びＮが夫々バス中間化駆動用のｐＭＯＳトランジスタＭ２及びｎＭＯＳトランジスタＭ１のゲートに入力されている。
【００１１】
トランジスタＭ１、Ｍ２のソースはバス線ＲＢＵＳに共通接続され、ｎＭＯＳトランジスタＭ１のドレインは最高電源電圧Ｖｃｃに接続され、ｐＭＯＳトランジスタＭ２のドレインは最低電源電圧ＧＮＤに接続されている。また、バス線ＲＢＵＳには、ｐＭＯＳトランジスタＭ４及びｎＭＯＳトランジスタＭ３からなるトランスファスイッチが接続されており、その先にインバータＩＮＶ２とＩＮＶ３で構成したフリップフロップが接続されている。また、前記トランスファスイッチは、論理回路ＮＡＮＤ１及びＮＯＲ２の夫々他方の入力端子にも接続されている。
【００１２】
次に、上述のごとく構成されたバス電位中間電圧セット回路の動作について図２のタイミングチャート図も参照して説明する。ＭＣ信号が活性化される前はＭＣ信号はロウに固定されているので、読み出しが起こる前のバス線ＲＢＵＳ上に残るデータは、信号ＭＣのロウによりオンしているトランスファスイッチＭ３、Ｍ４を通してインバータＩＮＶ２及びＩＮＶ３からなるフリップフロップに伝達されている。このとき、このフリップフロップのデータによらず、ＮＡＮＤ１の出力Ｐはハイ、ＮＯＲ２の出力Ｎはロウになるので、中間化駆動回路としてのトランジスタＭ１、Ｍ２はオフである。
【００１３】
例えば、バス線ＲＢＵＳの前データがロウの状態で、ＭＣにハイパルスが入力されると、フリップフロップデータとＭＣからの論理により、Ｎ信号にハイパルスが即時に出力され、トランジスタＭ１をオンさせる。このとき、Ｐはハイ固定なので、トランジスタＭ１のみオンするため、バス線ＲＢＵＳの電位はＶｃｃに引き上げる。
【００１４】
しかし、トランジスタＭ１はソース端子がバス線ＲＢＵＳに接続されているので、バス線ＲＢＵＳの上昇に伴い、トランジスタＭ１のゲート電圧が減少し、Ｖｃｃ−Ｖｔｎ（ｎＭＯＳトランジスタＭ１のしきい値電圧）の電位でオフとなる。通常、ＭＯＳトランジスタのしきい値は０．７Ｖ程度であるが、ソース端子が浮いている場合（相対的にはウェル電位がソースより下げられた場合と同じ）には、バックバイアス効果でしきい値が上昇する。Ｖｃｃ＝２．５Ｖの場合を想定すると、Ｖｔｎは１．２Ｖ程度になるので、バス線ＲＢＵＳはちょうど１／２・Ｖｃｃの１．２Ｖ程度で止まることになる。この状態で、ＭＣがオフになり、バス線ＲＢＵＳがフローティングになると、バス線がもつ大きな付加容量により、その電位が即座に変動することはない。この中間電位動作中はトランスファトランジスタＭ３、Ｍ４はオフなので、バス線ＲＢＵＳの電位変動はフリップフロップ及びＮＯＲ論理にフィードバックせずに安定状態を維持する。これにより、この回路が中間電位化動作中も無駄な貫通電流が全く生じない。
【００１５】
その後に、ＳＥが活性化して、センスアンプＳＡからデータがバス線ＲＢＵＳに出力されるが、中間電位にバスがあるため、高速にデータは確定する。この時の電位変化量はＶｃｃの約半分であり、バス線ＲＢＵＳの充放電にかかるピーク電流が中間化時とセンスアンプＳＡの読み出し時で分散され、半減することがわかる。また、バスの前データを保存するフリップフロップの能力は極めて小さくてよいので、中間化終了後にこれがバスに接続されるが、バス電位をハイ又はロウに変化させる時定数は極めて長い。このため、同時に起こるＳＥ活性化が遅れても、バス電位はほとんど変化しない。
【００１６】
バス線ＲＢＵＳの前データがハイの場合も同様であり、ｐＭＯＳトランジスタＭ２のみでバス線をＶｔｐ（ｐＭＯＳのしきい値電圧）まで引き下げるが、この場合も、約１／２・Ｖｃｃにセットすることができる。
【００１７】
次に、本発明の第２実施例について図３の回路図を参照して説明する。本実施例は、回路素子数を削減するために、ＲＢＵＳ前データを保存するフリップフロップと、トランスファスイッチ回路と、駆動トランジスタを決定するＮＡＮＤ１及びＮＯＲ２からなる論理回路を全て削除したものである。入力パルスＭＣはｎＭＯＳトランジスタＭ４１のゲートに直接入力され、ｐＭＯＳトランジスタＭ４２のゲートにインバータＩＮＶ１を介して入力される。トランジスタＭ４１、Ｍ４２のソースはバス線ＲＢＵＳに共通接続され、ｎＭＯＳトランジスタＭ４１のドレインは最高電源電圧Ｖｃｃに接続され、ｐＭＯＳトランジスタＭ４２のドレインは最低電源電圧ＧＮＤに接続されている。なお、駆動ＭＯＳトランジスタＭ４１，Ｍ４２のしきい値が中間電圧にほぼ等しい。
【００１８】
このように構成された第２実施例のバス電位中間電圧セット回路においては、ＭＣ活性化時にプルダウン用ｐＭＯＳトランジスタＭ４２と、プルアップ用ｎＭＯＳトランジスタＭ４１のゲートには夫々ロウ及びハイが入力される。そうすると、バスＲＢＵＳの電位が低いときはトランジスタＭ４１のみがオンし、またバスＲＢＵＳの電位が高いときはトランジスタＭ４２のみがオンするので、バス電位は中間に向かう。これは、駆動ＭＯＳトランジスタＭ４１，Ｍ４２のしきい値が中間電圧にほぼ等しい（ＶＣＣ−Ｖｔｎ＝Ｖｔｐ＝１．２Ｖ）ためで、中間電位状態でちょうどトランジスタＭ４１とトランジスタＭ４２がオンからオフになるぎりぎりの状態となることを示している。厳密には、双方のトランジスタＭ４１，Ｍ４２がいずれもオンになる状態はあり得るが、極めてトランジスタ能力が低い条件なので、貫通電流はほとんど無視できるレベルである。
【００１９】
次に、図４を参照して本発明の第３実施例について説明する。本実施例においては、図３に示す第２実施例に対し、プルアップ用ｎＭＯＳトランジスタＭ５１とプルダウン用ｐＭＯＳトランジスタＭ５２との間にダイオードＤ１，Ｄ２を接続し、これらのダイオードＤ１，Ｄ２の相互接続点をバス線ＲＢＵＳに接続している点が異なる。
【００２０】
電源電圧が２．５Ｖより高い場合とか、ＭＯＳトランジスタのしきい値が小さい場合、第１の実施例では完全な中間電圧を通り過ぎて上すぎた電圧、又は、下げすぎた電圧に、バス線ＲＢＵＳが設定されてしまう。また、第２の実施例では、上述の場合に、中間電位付近での貫通電流が無視できないほど大きくなってしまう。本実施例では、これを回避するために、駆動ｐＭＯＳトランジスタＭ５２とバス線ＲＢＵＳとの間と、駆動ｎＭＯＳトランジスタＭ５１とバス線ＲＢＵＳとの間に夫々ダイオードＤ２とＤ１を挿入している。
【００２１】
これにより、プルアップ用トランジスタＭ５１の最終到達電位はＶｃｃ−Ｖｔｎ−Ｖｆ（ダイオードの順方向電圧）、プルダウン用トランジスタＭ５２の最終到達電位はＶｔｐ＋Ｖｆとなり、本実施例においても、第１及び第２の実施例に近い状態の動作が可能となる。
【００２２】
このダイオードの作り方は、ｐ−ｎジャンクション素子及びＭＯＳトランジスタのゲート・ドレイン接続など、製品製造プロセス及び設定電位の条件に合わせて選ぶことが可能である。
【００２３】
次に、図５を参照して本発明の第４実施例について説明する。本実施例では、プルアップ用にｐＭＯＳトランジスタＭ６１をオンさせ、プルダウン用にｎＭＯＳトランジスタＭ６２をオンさせるため、Ｐ及びＮを発生する前段論理回路が変更されている。トランジスタＭ６１のドレインにはバイポーラトランジスタＱ１のベース端子が接続され、更にダーリントン接続されたバイポーラトランジスタＱ２のエミッタ端子にバス線ＲＢＵＳが接続されている。一方、ＭＯＳトランジスタＭ６２のドレインにはバイポーラトランジスタＱ３のベース端子が接続され、更にダーリントン接続されたバイポーラトランジスタＱ４のエミッタ端子がＧＮＤに接続され、これらのＭＯＳトランジスタＭ６２のドレインとバイポーラトランジスタのコレクタとがバス線ＲＢＵＳに接続されている。どちらかの駆動ＭＯＳトランジスタＭ６１又はＭ６２がオンすることで、バス線ＲＢＵＳを中間電位まで動かしはじめるが、どちらもダーリントン接続なので極めて電流供給能力が高く、高速にバス線ＲＢＵＳを駆動できる。プルアップトランジスタＭ６１もプルダウントランジスタＭ６２もバイポーラトランジスタのエミッタ・ベース電位差の２倍の電位（２Ｖｆ）になるとオフする。つまり、プルアップトランジスタＭ６１はＶｃｃ−２Ｖｆ、プルダウントランジスタＭ６２は２Ｖｆまで駆動し、駆動回路はオフとなる。Ｖｆ＝０．６〜０．７Ｖなので、ほぼ中間電位になることがわかる。
【００２４】
次に、図６を参照して本発明の第５実施例について説明する。本実施例では、プルアップ駆動用ｐＭＯＳトランジスタＭ７１とプルダウン駆動用ｎＭＯＳトランジスタＭ７２はインバータ接続され、共通接続されたドレインがバス線ＲＢＵＳに接続されている。Ｐ発生用の論理回路ＮＡＮＤ３の一方の入力にはＲＢＵＳ信号をインバータＩＮＶ７１を通して反転した信号をフィードバック入力し、Ｎ発生用の論理回路ＮＯＲ４の一方の入力にはＲＢＵＳ信号をインバータＩＮＶ７２により反転した信号をフィードバック入力される。
【００２５】
例えば、バス線ＲＢＵＳの前データがロウの場合、インバータＩＮＶ７１のしきい値がハイと感知するまでＰはロウとなり、ＭＯＳトランジスタＭ７１がバス線ＲＢＵＳの電位を引き上げる。その後、インバータＩＮＶ７１がハイと感知するレベルまでＲＢＵＳ電位が上がったとき、同時にインバータＩＮＶ７２のしきい値も同時にハイと感知すると、今度はＭＯＳトランジスタＭ７２がオンしてバス線ＲＢＵＳの電位を引き下げようとしてしまい、不安定な状態で発振を起こしてしまう可能がある。そこで、インバータＩＮＶ７１のしきい値は１／２ＶＣＣより低く、逆にＩＮＶ７２のしきい値は１／２ＶＣＣより高く設定する。意図的にずらしたしきい値の電位差分がＭＯＳトランジスタＭ７１、Ｍ７２が共にオフになる電圧帯であり、この電位までＲＢＵＳの電位が達した時点でバス線の中間化駆動が終わることになる。
【００２６】
ｐＭＯＳトランジスタでのプルアップとｎＭＯＳトランジスタでのプルダウンは、第１の実施例のように中間電位到達付近でトランジスタ能力が下がってくることがないので、中間電位に達するのは速いが、電位判定をフードバックするためにインバータＩＮＶ７１とＩＮＶ７２が必要であり、この部分での貫通電流が発生する。しかし、この回路規模は小さくすることが可能なので、電流消費として致命的な問題には至らない。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、中間化に伴う回路動作で、プルアップ用駆動回路及びプルダウン用駆動回路を構成するｐＭＯＳトランジスタ及びｎＭＯＳトランジスタが、共にオンになる回路は存在しないので、貫通電流の発生を防止することができ、また、バス線が中間電位に達した時点でセルフタイミング的に駆動トランジスタは全てオフになり、フローティング状態で次のセンスアンプＳＡの読み出しを待つことになるため、中間化のパルス幅調整とその後のＳＥ活性化とのタイミングを正確に合わせる必要がなく、安定して高速読み出しが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図２】同じくその動作を示すタイミングチャート図である。
【図３】本発明の第２実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図４】本発明の第３実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図５】本発明の第４実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図６】本発明の第５実施例に係るバス電位中間電圧セット回路を示す回路図である。
【図７】従来のバス電位中間電圧セット回路を示す回路図である。
【符号の説明】
ＲＢＵＳ：バス線
Ｍ２、Ｍ４、Ｍ４２，Ｍ５２，Ｍ６１、Ｍ７１、Ｍ３１，Ｍ３３：ｐＭＯＳトランジスタ
Ｍ１，Ｍ３，Ｍ４１，Ｍ５１，Ｍ６２，Ｍ７２，Ｍ３２、Ｍ３４：ｎＭＯＳトランジスタ
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ６１，ＩＮＶ６２，ＩＮＶ６３，ＩＮＶ７１，ＩＮＶ７２，ＩＮＶ３１，ＩＮＶ３２，ＩＮＶ３３：インバータ
Ｄ１，Ｄ２：ダイオード
ＳＡ：センスアンプ
１、３：ＮＡＮＤ
２、４：ＮＯＲ
Claims (2)
- 半導体装置内の単相バス線に接続されたプルアップ用駆動回路とプルダウン用駆動回路、及び中間化制御信号に応じて前記プルアップ用駆動回路とプルダウン用駆動回路のオン・オフを制御して、前記単相バス線を中間電位にセットする中間電位化動作を行う駆動回路制御手段を有し、
前記駆動回路制御手段は、前記単相バス線上のデータを保存するフリップフロップ回路と、前記単相バス線上のデータを前記フリップフロップ回路に前記中間化制御信号に応じて選択的に伝達するトランスファ回路とを備えるバス電位中間電圧セット回路において、
前記中間電位化動作においては、前記中間化制御信号と前記フリップフロップ回路のデータとの論理に応じて、前記単相バス線に接続されたプルアップ用駆動回路とプルダウン用駆動回路とのいずれか一方のみをオンさせてから、前記オンさせた駆動回路を前記単相バス線の電位が前記中間電位に達したことに応答してオフさせ、
その後、前記中間化制御信号がオフになるのに応じて前記プルアップ用駆動回路と前記プルダウン用駆動回路とをオフさせ、
その後、センスアンプ活性化信号に応じたデータ読み出し動作においては、前記単相バス線にメモリセルから読み出されたデータが供給されるように制御するものであり、
前記プルアップ用駆動回路はｎ型ＭＯＳトランジスタを有し、
前記プルダウン用駆動回路はｐ型ＭＯＳトランジスタを有し、
前記中間電位は、前記各ＭＯＳトランジスタにおけるオンとオフとの臨界値であることを特徴とするバス電位中間電圧セット回路。 - 半導体装置内の単相バス線に接続されたプルアップ用駆動回路とプルダウン用駆動回路、及び中間化制御信号に応じて前記プルアップ用駆動回路とプルダウン用駆動回路のオン・オフを制御して、前記単相バス線を中間電位にセットする中間電位化動作を行う駆動回路制御手段を有し、
前記駆動回路制御手段は、前記単相バス線上のデータを保存するフリップフロップ回路と、前記単相バス線上のデータを前記フリップフロップ回路に前記中間化制御信号に応じて選択的に伝達するトランスファ回路とを備えるバス電位中間電圧セット回路の制御方法において、
前記中間電位化動作においては、前記中間化制御信号と前記フリップフロップ回路のデータとの論理に応じて、前記単相バス線に接続されたプルアップ用駆動回路とプルダウン用駆動回路とのいずれか一方のみをオンさせてから、前記オンさせた駆動回路を前記単相バス線の電位が前記中間電位に達したことに応答してオフさせ、
その後、前記中間化制御信号がオフになるのに応じて前記プルアップ用駆動回路と前記プルダウン用駆動回路とをオフさせ、
その後、センスアンプ活性化信号に応じたデータ読み出し動作においては、前記単相バス線にメモリセルから読み出されたデータが供給されるように制御することを特徴とするバス電位中間電圧セット回路の制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07474898A JP3795665B2 (ja) | 1998-03-23 | 1998-03-23 | バス電位中間電圧セット回路及びその制御方法 |
| KR1019990009374A KR100336150B1 (ko) | 1998-03-23 | 1999-03-19 | 고속 메모리 판독동작용 버스선 중간점 유지회로 |
| TW088104441A TW413778B (en) | 1998-03-23 | 1999-03-19 | Bus-line midpoint holding circuit for high speed memory read operation |
| US09/273,559 US6097642A (en) | 1998-03-23 | 1999-03-22 | Bus-line midpoint holding circuit for high speed memory read operation |
| CNB991031067A CN1135564C (zh) | 1998-03-23 | 1999-03-23 | 用于高速存储器读操作的总线中点保持电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07474898A JP3795665B2 (ja) | 1998-03-23 | 1998-03-23 | バス電位中間電圧セット回路及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11273356A JPH11273356A (ja) | 1999-10-08 |
| JP3795665B2 true JP3795665B2 (ja) | 2006-07-12 |
Family
ID=13556199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07474898A Expired - Fee Related JP3795665B2 (ja) | 1998-03-23 | 1998-03-23 | バス電位中間電圧セット回路及びその制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6097642A (ja) |
| JP (1) | JP3795665B2 (ja) |
| KR (1) | KR100336150B1 (ja) |
| CN (1) | CN1135564C (ja) |
| TW (1) | TW413778B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101145A (en) * | 1998-12-21 | 2000-08-08 | Motorola, Inc. | Sensing circuit and method |
| US7071736B2 (en) * | 2003-05-20 | 2006-07-04 | Cray Inc. | Half-swing line precharge method and apparatus |
| US9761285B1 (en) * | 2016-02-26 | 2017-09-12 | Globalfoundries Inc. | Sense amplifier and latching scheme |
| KR101868320B1 (ko) | 2016-08-17 | 2018-07-19 | (주)디엠타포린 | 디지털 프린팅 기법을 통한 폴리에틸렌 원단 또는 폴리프로필렌 원단의 인쇄방법 및 그 인쇄방법에 의해 프린팅된 폴리에틸렌 원단 또는 폴리프로필렌 원단 |
| CN111433852B (zh) * | 2017-12-12 | 2024-08-16 | 索尼半导体解决方案公司 | 半导体电路和半导体电路系统 |
| CN114442715B (zh) * | 2021-12-29 | 2023-08-18 | 中国航空工业集团公司西安航空计算技术研究所 | 一种28v或开路的离散量输出电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153271A (ja) * | 1993-11-29 | 1995-06-16 | Sanyo Electric Co Ltd | 出力回路 |
| US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
| US5751978A (en) * | 1995-11-13 | 1998-05-12 | Motorola, Inc. | Multi-purpose peripheral bus driver apparatus and method |
-
1998
- 1998-03-23 JP JP07474898A patent/JP3795665B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-19 TW TW088104441A patent/TW413778B/zh not_active IP Right Cessation
- 1999-03-19 KR KR1019990009374A patent/KR100336150B1/ko not_active IP Right Cessation
- 1999-03-22 US US09/273,559 patent/US6097642A/en not_active Expired - Lifetime
- 1999-03-23 CN CNB991031067A patent/CN1135564C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11273356A (ja) | 1999-10-08 |
| CN1231480A (zh) | 1999-10-13 |
| TW413778B (en) | 2000-12-01 |
| KR19990078071A (ko) | 1999-10-25 |
| US6097642A (en) | 2000-08-01 |
| KR100336150B1 (ko) | 2002-05-09 |
| CN1135564C (zh) | 2004-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08251001A (ja) | 出力ドライブ回路、及びプルアップ駆動トランジスタを制御する方法 | |
| US5512854A (en) | Data output buffer for a semiconductor memory device | |
| US5767700A (en) | Pulse signal transfer unit employing post charge logic | |
| US5576656A (en) | Voltage regulator for an output driver with reduced output impedance | |
| US5581209A (en) | Adjustable current source | |
| KR970001345B1 (ko) | 레벨 쉬프터 | |
| US6445226B2 (en) | Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus | |
| US5548241A (en) | Voltage reference circuit using an offset compensating current source | |
| KR20020092117A (ko) | 전원전압의 변동을 감지하는 데이터 출력 버퍼 | |
| JP2862744B2 (ja) | 半導体メモリ装置のデータ出力バッファ | |
| US5589794A (en) | Dynamically controlled voltage reference circuit | |
| JP3568573B2 (ja) | アドレス遷移検出回路を内蔵するメモリ装置 | |
| US20090243667A1 (en) | Output driving device | |
| KR100298182B1 (ko) | 반도체메모리소자의출력버퍼 | |
| JP3795665B2 (ja) | バス電位中間電圧セット回路及びその制御方法 | |
| KR100331550B1 (ko) | 반도체 메모리장치의 감지증폭기 | |
| US4815036A (en) | Programmable logic array having an on/off sense function | |
| JPH08288821A (ja) | プログラマブルなドライブ特性を有する出力ドライバ | |
| JPH05291939A (ja) | Ｃｍｏｓセルフブースト回路 | |
| KR100255519B1 (ko) | 안정한 데이터 래치 동작을 위한 에스램 및 그 구동방법 | |
| JPH097381A (ja) | 半導体装置 | |
| JP3639050B2 (ja) | 入力回路及び半導体装置 | |
| JP2590696B2 (ja) | 半導体スタティックメモリ用ワード線駆動回路 | |
| KR20010004550A (ko) | 데이타 출력 버퍼 | |
| US6225828B1 (en) | Decoder for saving power consumption in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |