JP3791044B2 - 映像信号処理回路およびそれを有するビデオカメラ - Google Patents
映像信号処理回路およびそれを有するビデオカメラ Download PDFInfo
- Publication number
- JP3791044B2 JP3791044B2 JP09161296A JP9161296A JP3791044B2 JP 3791044 B2 JP3791044 B2 JP 3791044B2 JP 09161296 A JP09161296 A JP 09161296A JP 9161296 A JP9161296 A JP 9161296A JP 3791044 B2 JP3791044 B2 JP 3791044B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- blanking
- output
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、映像信号処理回路およびそれを有するビデオカメラに関する。詳しくは、映像信号のブランキング期間にブランキングレベル信号を挿入する際に、映像信号の映像期間とブランキング期間との境界部分をローパスフィルタで形成されるスロープ信号によって滑らかにつなぐことによって、高調波ノイズの発生を軽減しようとした映像信号処理回路等に係るものである。
【０００２】
【従来の技術】
従来のビデオカメラでは、撮像素子より出力される撮像信号を処理して映像期間を越えてブランキング期間にまで信号が存在する映像信号を得た後、その映像信号のブランキング期間にブランキングレベル信号を挿入することが行われている。この場合、映像信号の映像期間とブランキング期間との境界部分における高調波ノイズの発生を軽減するために、その境界部分をスロープ信号でつなぐことが知られている。
【０００３】
図１３は、映像信号を構成する輝度信号Ｙinのブランキング期間にブランキングレベル信号を挿入するためのブランキング回路２００を示している。
【０００４】
ブランキング回路２００は、輝度信号Ｙinが供給される入力端子２０１と、ブランキング信号ＬＢＬＫが供給される入力端子２０２と、入力端子２０１に供給される輝度信号Ｙinまたは入力端子２０２に供給されるブランキング信号ＬＢＬＫを、ブランキング期間を示すブランキング信号ＳＢＬＫに基づいて、選択的に取り出す切換スイッチ２０３とを有している。
【０００５】
この場合、切換スイッチ２０３のａ側の固定端子には入力端子２０１が接続され、そのｂ側の固定端子には入力端子２０２が接続される。そして、切換スイッチ２０３は、映像期間はａ側に接続され、ブランキング期間はｂ側に接続される。また、ブランキング信号ＳＢＬＫは、図１４Ｃに示すように、映像期間とブランキング期間との境界の前後所定期間、すなわちスロープ期間ではブランキングレベルＥＢＬとホワイトピークレベルＥＷＰとの間で緩やかに変化するスロープ信号とされると共に、その他の期間ではブランキングレベルＥＢＬとされている。なお、図１４Ａはブランキング期間でローレベル「Ｌ」となるブランキング信号ＳＢＬＫを示し、図１４Ｂはスロープ期間でハイレベル「Ｈ」となるスロープ期間信号ＳＳＬを示している。
【０００６】
また、ブランキング回路２００は、入力端子２０１に供給される輝度信号Ｙと入力端子２０２に供給されるブランキング信号ＳＢＬＫとを比較して小さい方の信号を選択して出力するＮＡＭ（Non Additive Mixing）回路２０４と、切換スイッチ２０３の出力信号またはＮＡＭ回路２０４の出力信号とをスロープ期間信号ＳＳＬに基づいて選択的に取り出す切換スイッチ２０５と、この切換スイッチ２０５の出力信号を輝度信号Ｙoutとして導出する出力端子２０６とを有している。
【０００７】
この場合、切換スイッチ２０５のａ側の固定端子は切換スイッチ２０３の出力側に接続され、そのｂ側の固定端子はＮＡＭ回路２０４の出力側に接続される。そして、切換スイッチ２０５は、スロープ期間はｂ側に接続され、その他の期間はａ側に接続される。また、ＮＡＭ回路２０４は、スロープ期間信号ＳＳＬに基づき、例えばスロープ期間のみ動作するようにされる。
【０００８】
次に、図１３のブランキング回路２００の動作を説明する。入力端子２０１に図１４Ｄの実線に示すような輝度信号Ｙinが供給される場合、スロープ期間ではＮＡＭ回路２０４より輝度信号Ｙinとブランキング信号ＳＢＬＫを構成するスロープ信号とのうち小さい方の信号が出力される。また、切換スイッチ２０３では、映像期間には輝度信号Ｙinが取り出され、ブランキング期間にはブランキング信号ＳＢＬＫが取り出される。さらに、切換スイッチ２０５では、スロープ期間にはＮＡＭ回路２０４の出力信号が取り出され、その他の期間には切換スイッチ２０３の出力信号が取り出される。したがって、出力端子２０６には、図Ｅに示すような輝度信号Ｙoutが得られる。
【０００９】
同様に、入力端子２０１に図１４Ｆの実線に示すような輝度信号Ｙinが供給される場合、出力端子２０６には図１４Ｇに示すような輝度信号Ｙoutが得られる。また同様に、入力端子２０１に図１４Ｈの実線に示すような輝度信号Ｙinが供給される場合、出力端子２０６には図１４Ｉに示すような輝度信号Ｙoutが得られる。
【００１０】
【発明が解決しようとする課題】
図１４に示すブランキング回路２００においては、図１４Ｈ，Ｉに示すように、スロープ期間で輝度信号Ｙinのレベル変化が大きい場合には、輝度信号Ｙoutのスロープ期間にレベルが急激に変化する部分ができ、高調波ノイズが発生し、他の回路に悪影響を与えるという問題点があった。
【００１１】
なお、映像信号を構成する色差信号のブランキング期間にブランキングレベル信号を挿入するブランキング回路も、基本的には上述したブランキング回路２００と同様に構成されている。ただし、色差信号は正負の値を持つ信号であるため、正または負のスロープ信号を選択的に使用する構成となっており、その分だけ回路構成が複雑となっている。
【００１２】
そこで、この発明では、映像信号の映像期間とブランキング期間との境界部分における高調波ノイズの発生を軽減することを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る映像信号処理回路は、映像期間を越えてブランキング期間にまで信号が存在する第１の映像信号より映像期間の信号を取り出して出力すると共にブランキング期間にブランキングレベル信号を出力する第１の信号切換手段と、この第１の信号切換手段の出力信号よりスロープ信号を形成するローパスフィルタと、ローパスフィルタにおける信号遅れに対応した時間だけ第１の信号切換手段の出力信号を遅延する信号遅延手段と、ブランキング期間を示すブランキング信号に基づいてスロープ期間を決めるスロープ期間信号を発生するスロープ期間信号発生手段と、このスロープ期間信号発生手段で発生されるスロープ期間信号に基づき、スロープ期間ではローパスフィルタの出力信号を取り出し、スロープ期間を除くブランキング期間ではローパスフィルタの出力信号または信号遅延手段の出力信号を取り出し、スロープ期間を除く映像期間では信号遅延手段の出力信号を取り出して第２の映像信号を得る第２の信号切換手段とを備えるものである。
【００１４】
この発明に係るビデオカメラは、固体撮像素子と、この固体撮像素子より出力される撮像信号を処理して映像期間を越えてブランキング期間にまで信号が存在する第１の映像信号を得る撮像信号処理手段と、撮像信号処理手段より出力される映像信号より映像期間の信号を取り出して出力すると共にブランキング期間にブランキングレベル信号を出力する第１の信号切換手段と、第１の信号切換手段の出力信号よりスロープ信号を形成するローパスフィルタと、ローパスフィルタにおける信号遅れに対応した時間だけ第１の信号切換手段の出力信号を遅延する信号遅延手段と、ブランキング期間を示すブランキング信号に基づいてスロープ期間を決めるスロープ期間信号を発生するスロープ期間信号発生手段と、スロープ期間信号発生手段で発生されるスロープ期間信号に基づき、スロープ期間ではローパスフィルタの出力信号を取り出し、スロープ期間を除くブランキング期間ではローパスフィルタの出力信号または信号遅延手段の出力信号を取り出し、スロープ期間を除く映像期間では信号遅延手段の出力信号を取り出して第２の映像信号を得る第２の信号切換手段とを備えるものである。
【００１５】
第１の信号切換手段では、映像期間を越えてブランキング期間にまで信号が存在する第１の映像信号のブランキング期間にブランキングレベル信号が挿入される。そして、この第１の信号切換手段の出力信号がローパスフィルタに供給されて、映像期間とブランキング期間との境界部分が滑らかに変化するスロープ信号が形成される。また、第１の信号切換スイッチ手段の出力信号はローパスフィルタにおける信号遅れに対応した時間だけ信号遅延手段で遅延される。第２の信号切換手段からは、スロープ期間ではスロープ信号となり、スロープ期間を除くブランキング期間ではブランキングレベル信号となり、スロープ期間を除く映像期間では信号遅延手段の出力信号となる第２の映像信号が得られる。つまり、第２の映像信号は、映像期間とブランキング期間との境界部分がスロープ信号によって滑らかにつながれたものとなる。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、第１の実施の形態としてのビデオカメラ１００を示している。
【００１７】
ビデオカメラ１００は、レンズブロック１０１と、このレンズブロック１０１を通して入射された光を赤、緑、青の色成分光に分解するための色分解プリズム１０２と、この色分解プリズム１０２で分解された赤、緑、青の色成分光が入射されて撮像面上にそれぞれ被写体に係る赤色画像、緑色画像、青色画像が結像されるＣＣＤ固体撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂとを有している。
【００１８】
この場合、解像度向上のために空間画素ずらし法が採用されている。すなわち、図２に示すように、撮像素子１０３Ｒ，１０３Ｂは、撮像素子１０３Ｇに対して水平方向に１／２画素ピッチ（Ｐ／２）だけずらして配置されている。この空間画素ずらし法では、撮像素子１０３Ｇより出力される緑色撮像信号のサンプリング点と、撮像素子１０３Ｒ，１０３Ｂより出力される赤色撮像信号、青色撮像信号のサンプリング点は１８０゜の位相差を有するものとなる。
【００１９】
また、ビデオカメラ１００は、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂよりそれぞれ出力される赤、緑、青の撮像信号に対して相関二重サンプリング処理やレベル制御処理をするアナログプロセス回路１０４Ｒ，１０４Ｇ，１０４Ｂを有している。相関二重サンプリング処理をすることでリセット雑音を低減することができる。また、レベル制御処理では、白バランスや黒バランス等のレベル制御が行われる。
【００２０】
また、ビデオカメラ１００は、アナログプロセス回路１０４Ｒ，１０４Ｇ，１０４Ｂより出力される赤、緑、青の色信号Ｒ，Ｇ，Ｂをディジタル信号に変換するためのＡ／Ｄ変換器１０５Ｒ，１０５Ｇ，１０５Ｂを有している。上述した撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂよりｆs1（例えば１４．３１８１８ＭＨｚ）のレートで赤、緑、青の撮像信号が出力される場合、Ａ／Ｄ変換器１０５Ｒ，１０５Ｇ，１０５Ｂでは色信号Ｒ，Ｇ，Ｂがサンプリング周波数ｆs1でサンプルホールドされてディジタル信号に変換される。
【００２１】
また、ビデオカメラ１００は、Ａ／Ｄ変換器１０５Ｒ，１０５Ｇ，１０５Ｂより出力される赤、緑、青の色データＤＲ，ＤＧ，ＤＢに対して白黒バランス制御、シェーディング補正、欠陥補正等の画像処理を行うプリプロセス回路１０６と、このプリプロセス回路１０６より出力される色データＤＲ，ＤＧ，ＤＢより２倍のサンプリング周波数２ｆs1の赤、緑、青の色データＤＲＵ，ＤＧＵ，ＤＢＵを得るアップコンバータ１０７Ｒ，１０７Ｇ，１０７Ｂとを有している。この場合、サンプリング周波数２ｆs1の色データＤＲＵ，ＤＧＵ，ＤＢＵは、位相が合うように処理される。
【００２２】
また、ビデオカメラ１００は、アップコンバータ１０７Ｒ，１０７Ｇ，１０７Ｂより出力される色データＤＲＵ，ＤＧＵ，ＤＢＵに対してリニアマトリックス処理をする色補正回路１０８を有している。リニアマトリクス処理では、（１）式の演算処理が行われ、撮像画像の色再現性を補正した赤、緑、青の色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃが得られる。なお、ａ〜ｆは係数である。
【００２３】
また、ビデオカメラ１００は、プリプロセス回路１０６より出力される色データＤＲ，ＤＧより、画像の輪郭部を強調するための輪郭強調信号Ｄａ，Ｄｃを生成するイメージエンハンサ１０９を有している。この場合、輪郭強調信号Ｄａは高域側を強調するものであり、輪郭強調信号Ｄｃは低域側を強調するものである。
【００２４】
また、ビデオカメラ１００は、色補正回路１０８より出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃにイメージエンハンサ１０９より出力される輪郭強調信号Ｄｃを加算する加算器１１０Ｒ，１１０Ｇ，１１０Ｂと、この加算器１１０Ｒ，１１０Ｇ，１１０Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃにニー補正やガンマ補正をするニー・ガンマ補正回路１１１Ｒ，１１１Ｇ，１１１Ｂと、この補正回路１１１Ｒ，１１１Ｇ，１１１Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃにイメージエンハンサ１０９より出力される輪郭強調信号Ｄａを加算する加算器１１２Ｒ，１１２Ｇ，１１２Ｂとを有している。
【００２５】
また、ビデオカメラ１００は、加算器１１２Ｒ，１１２Ｇ，１１２Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃに対して一定レベルでクリップ処理するクリップ回路１１３Ｒ，１１３Ｇ，１１３Ｂと、このクリップ回路１１３Ｒ，１１３Ｇ，１１３Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃに対してマトリックス処理をして輝度データＤＹＵ、赤色差データＤＣＲＵ、青色差データＤＣＢＵを形成するマトリックス回路１１４とを有している。
【００２６】
また、ビデオカメラ１００は、マトリックス回路１１４より出力されるデータＤＵＹ、ＤＣＲＵ、ＤＣＢＵに対して一定レベルでクリップ処理するクリップ回路１１５Ｙ，１１５Ｒ，１１５Ｂと、このクリップ回路１１５Ｙ，１１５Ｒ，１１５Ｂより出力されるデータＤＹＵ、ＤＣＲＵ、ＤＣＢＵに対してブランキング期間にブランキングレベルＥＢＬのデータ（以下、「ブランキングデータ」という）ＬＢを挿入するブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂとを有している。
【００２７】
また、ビデオカメラ１００は、ブランキング回路１１６Ｙより出力される輝度データＤＹＵをアナログ信号に変換するＤ／Ａ変換器１１７Ｙと、このＤ／Ａ変換器１１７Ｙの出力信号に帯域制限して輝度信号Ｙを抽出するポストフィルタ（ローパスフィルタ）１１８Ｙと、このポストフィルタ１１８Ｙより出力される輝度信号Ｙを導出する出力端子１１９Ｙとを有している。
【００２８】
また、ビデオカメラ１００は、ブランキング回路１１６Ｒ，１１６Ｂより出力される色差データＤＣＲＵ，ＤＣＢＵをアナログ信号に変換するＤ／Ａ変換器１１７Ｒ，１１７Ｂと、このＤ／Ａ変換器１１７Ｒ，１１７Ｂの出力信号に帯域制限して赤色差信号ＣＲ、青色差信号ＣＢを抽出するポストフィルタ１１８Ｒ，１１８Ｂと、このポストフィルタ１１８Ｒ，１１８Ｂより出力される色差信号ＣＲ，ＣＢを導出する出力端子１１９Ｒ，１１９Ｂとを有している。
【００２９】
また、ビデオカメラ１００は、ブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂより出力されるデータＤＹＵ，ＤＣＲＵ，ＤＣＢＵより所定サンプリング周波数ｆsnの輝度データＤＹｎ、色差データＤＣＲｎ，ＤＣＢｎを得るレートコンバータ１２０と、このレートコンバータ１２０より出力されるデータＤＹｎ、ＤＣＲｎ，ＤＣＢｎをビデオデータとして出力する出力端子１２１Ｙ，１２１Ｒ，１２１Ｂとを有している。
【００３０】
次に、図１に示すビデオカメラ１００の動作を説明する。
【００３１】
レンズブロック１０１を通して入射された被写体からの光は色分解プリズム１０２に供給されて赤色光、緑色光、青色光に分解され、それぞれ撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂに導かれる。撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂの撮像面上には、それぞれ被写体に係る赤色画像、緑色画像、青色画像が結像されて撮像が行われる。そして、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂより出力される赤、緑、青の撮像信号はアナログプロセス回路１０４Ｒ，１０４Ｇ，１０４Ｂに供給されて相関二重サンプリング処理や白バランス、黒バランス等のレベル制御がされる。
【００３２】
また、アナログプロセス回路１０４Ｒ，１０４Ｇ，１０４Ｂより出力される赤、緑、青の色信号Ｒ，Ｇ，ＢはＡ／Ｄ変換器１０５Ｒ，１０５Ｇ，１０５Ｂでｆs1レートの色データＤＲ，ＤＧ，ＤＢに変換される。この色データＤＲ，ＤＧ，ＤＢはプリプロセス回路１０６に供給されて白黒バランス制御、シェーディング補正、欠陥補正等の画像処理がされる。
【００３３】
そして、プリプロセス回路１０６より出力される色データＤＲ，ＤＧ，ＤＢがアップコンバータ１０７Ｒ，１０７Ｇ，１０７Ｂに供給され、互いに位相の合った２倍のサンプリング周波数２ｆs1の赤、緑、青の色データＤＲＵ，ＤＧＵ，ＤＢＵが形成される。そして、この色データＤＲＵ，ＤＧＵ，ＤＢＵが色補正回路１０８に供給されてリニアマトリックス処理が行われ、撮像画像の色再現性を補正した赤、緑、青の色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃが得られる。
【００３４】
また、色補正回路１０８より出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃに対して、加算器１１０Ｒ，１１０Ｇ，１１０Ｂでイメージエンハンサ１０９より出力される低域側を強調する輪郭強調信号Ｄｃが加算され、またニー・ガンマ補正回路１１１Ｒ，１１１Ｇ，１１１Ｂでニー補正およびガンマ補正がされ、さらに加算器１１２Ｒ，１１２Ｇ，１１２Ｂでイメージエンハンサ１０９より出力される高域側を強調する輪郭強調信号Ｄａが加算される。
【００３５】
また、加算器１１２Ｒ，１１２Ｇ，１１２Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃは、クリップ回路１１３Ｒ，１１３Ｇ，１１３Ｂでクリップ処理された後にマトリックス回路１１４に供給されてマトリックス処理されて、２ｆs1レートの輝度データＤＹＵ，赤色差データＤＣＲＵ，青色差データＤＣＢＵが得られる。そして、マトリックス回路１１４より出力される輝度データＤＹＵ，赤色差データＤＣＲＵ、青色差データＤＣＢＵに対して、クリップ回路１１５Ｙ，１１５Ｒ，１１５Ｂでクリップ処理が行われ、またブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂでブランキング期間にブランキングデータＬＢが挿入される。
【００３６】
また、ブランキング回路１１６Ｙより出力される２ｆs1レートの輝度データＤＹＵはＤ／Ａ変換器１１７ＹでＤ／Ａ変換されてポストフィルタ１１８Ｙに供給される。そして、このポストフィルタ１１８Ｙで抽出される輝度信号Ｙが出力端子１１９Ｙに導出される。また、ブランキング回路１１６Ｒ，１１６Ｂより出力される２ｆs1レートの色差データＤＣＲＵ，ＤＣＢＵは、Ｄ／Ａ変換器１１７Ｒ，１１７ＢでＤ／Ａ変換されてポストフィルタ１１８Ｒ，１１８Ｂに供給される。そして、このポストフィルタ１１８Ｒ，１１８Ｂで抽出される赤色差信号ＣＲ、青色差信号ＣＢが出力端子１１９Ｒ，１１９Ｂに導出される。
【００３７】
また、ブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂより出力されるデータＤＹＵ，ＤＣＲＵ，ＤＣＢＵがレートコンバータ１２０に供給され、このレートコンバータ１２０より得られる所定サンプリング周波数ｆsnの輝度データＤＹｎ、色差データＤＣＲｎ，ＤＣＢｎが出力端子１２１Ｙ，１２１Ｒ，１２１Ｂに導出される。
【００３８】
次に、ブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂについて、詳細に説明する。図３は、ブランキング回路１１６Ｙを示している。
【００３９】
ブランキング回路１１６Ｙは、輝度データＤＹＵinが供給される入力端子１６１と、ブランキングデータＬＢが供給される入力端子１６２と、入力端子１６１に供給される輝度データＤＹＵinまたは入力端子１６２に供給されるブランキングデータＬＢを選択的に取り出す切換スイッチ１６３とを有している。この場合、切換スイッチ１６３のａ側の固定端子には入力端子１６１が接続され、そのｂ側の固定端子には入力端子１６２が接続される。切換スイッチ１６３にはブランキング期間を示すブランキング信号ＳＢＬＫが切換制御信号として供給される。そして、切換スイッチ１６３は、映像期間はａ側に接続され、ブランキング期間はｂ側に接続される。なお、上述したブランキング信号ＳＢＬＫは、図示しない同期信号発生回路より供給される。また、ブランキングデータＬＢは、図示せずもブランキング回路１１６Ｙの内部で形成される。
【００４０】
また、ブランキング回路１１６Ｙは、切換スイッチ１６３の出力データＤＹＢよりスロープデータＤＳＬを形成するためのローパスフィルタ１６４と、このローパスフィルタ１６４における信号遅れに対応した時間だけ切換スイッチ１６３の出力データＤＹＢを遅延させる遅延回路１６５と、ローパスフィルタ１６４の出力データＤＳＬまたは遅延回路１６５の出力データＤＤＬを選択的に取り出す切換スイッチ１６６と、この切換スイッチ１６６の出力データを輝度データＤＹＵoutとして出力する出力端子１６７とを有している。この場合、切換スイッチ１６６のａ側の固定端子はローパスフィルタ１６４の出力側に接続され、そのｂ側の固定端子は遅延回路１６５の出力側に接続される。
【００４１】
また、ブランキング回路１１６Ｙは、ブランキング信号ＳＢＬＫよりスロープ期間を決めるスロープ期間信号ＳＳＬＰを発生するスロープ期間信号発生部１６８を有している。このスロープ期間信号発生部１６８は、ブランキング信号ＳＢＬＫをスロープ期間だけ遅延させる遅延回路１６８ａと、この遅延回路１６８ａの出力信号ＳＤＬとブランキング信号ＳＢＬＫとの論理積をとってスロープ期間信号ＳＳＬＰを得るアンド回路１６８とより構成される。上述した、切換スイッチ１６６には、スロープ期間信号発生部１６８で発生されるスロープ期間信号ＳＳＬＰが切換制御信号として供給される。そして、切換スイッチ１６６は、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」である期間はｂ側に接続され、一方ローレベル「Ｌ」である期間はａ側に接続される。
【００４２】
図４は、図３に示すブランキング回路１１６Ｙのローパスフィルタ１６４、遅延回路１６５およびスロープ期間信号発生部１６８の具体的構成例を示している。この場合、スロープ期間は、２ｆs1レートのクロック信号で４クロック分とされる。
【００４３】
図４において、ローパスフィルタ１６４は、［１２２２１］型フィルタで構成される。すなわち、遅延素子１１，１２、加算器１３、遅延素子１４，１５、加算器１６および加算器１７が直列に接続される。また、遅延素子１１の入力側は加算器１３の入力側に接続され、加算器１３の出力側は加算器１６の入力側に接続され、遅延素子１４の出力側は加算器１７の入力側に接続される。この場合、遅延素子１１の入力側がローパスフィルタ１６４の入力部となり、この遅延素子１１の入力側は切換スイッチ１６３の可動端子に接続される。また、加算器１７の出力側がローパスフィルタ１６４の出力部となり、この加算器１７の出力側は切換スイッチ１６６のａ側の固定端子に接続される。
【００４４】
ここで、遅延素子１１，１２，１４，１５は、それぞれ２ｆs1レートのクロック信号で駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。また、加算器１３では、遅延素子１１の入力側のデータおよび遅延素子１２の出力側のデータがそれぞれ１／２の係数をもって加算される。また、加算器１６では、遅延素子１４の入力側のデータおよび遅延素子１５の出力側のデータがそれぞれ１／２の係数をもって加算される。また、加算器１７では、遅延素子１４の出力側のデータおよび加算器１６の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子１１，１２、加算器１３で［１０１］型フィルタが構成され、遅延素子１４，１５、加算器１６，１７で［１２１］型フィルタが構成され、従ってローパスフィルタ１６４で［１２２２１］型フィルタが構成される。図５は、ローパスフィルタ（［１２２２１］型フィルタ）１６４の特性を示している。
【００４５】
また、遅延回路１６５としては、上述したローパスフィルタ１６４を構成する遅延素子１１，１２が兼用される。ローパスフィルタ１６４では、２ｆs1レートのクロック信号で２クロック分のデータ遅延が発生する。そのため、遅延回路１６５の出力データＤＤＬは、切換スイッチ１６３の出力データＤＹＢが２ｆs1レートのクロック信号で２クロック分だけ遅延されたものとなる。
【００４６】
また、スロープ期間信号発生部１６８を構成する遅延回路１６８ａは、遅延素子２１〜２４が直列に接続されて構成される。遅延素子２１〜２４はそれぞれ２ｆs1レートのクロック信号で駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。そのため、遅延回路１６８ａの出力信号は、ブランキング信号ＳＢＬＫが２ｆs1レートのクロック信号で４クロック分だけ遅延されたものとなる。
【００４７】
次に、図３、図４に示すブランキング回路１１６Ｙの動作を説明する。入力端子１６１に図６Ｃに示すような輝度データＤＹＵinが供給される場合を考える。なお、図６Ａはブランキング信号ＳＢＬＫを示しており、図６Ｂは輝度データＤＹＵinに同期した２ｆs1レートのクロック信号ＣＬＫを示している。
【００４８】
この場合、切換スイッチ１６３は映像期間ではａ側に接続され、ブランキング期間ではｂ側に接続される。そのため、切換スイッチ１６３の出力データＤＹＢは、図６Ｄに示すように、映像期間では輝度データＤＹＵinが取り出され、ブランキング期間ではブランキングデータＬＢが取り出されたものとなる。そして、ローパスフィルタ１６４の出力データＤＳＬは、図６Ｅに示すようになる。この図６Ｅにおいて、データ部分「Ｙ」は輝度データＤＹＵinのみからなるデータであり、ハッチング部分はスロープ期間に対応しており、輝度データＤＹＵinとブランキングデータＬＢとからなり、輝度データＤＹＵinからブランキングデータＬＢ、あるいはその逆に滑らかに変化したスロープデータとなる。また、遅延回路１６５の出力データＤＤＬは、図６Ｆに示すように、切換スイッチ１６３の出力データＤＹＢがクロック信号ＣＬＫの２クロック分だけ遅延されたものとなる。
【００４９】
また、スロープ期間信号発生部１６８の遅延回路１６８ａの出力信号ＳＤＬは、図６Ｇに示すように、ブランキング信号ＳＢＬＫがクロック信号ＣＬＫの４クロック分だけ遅延されたものとなる。そのため、スロープ期間信号発生部１６８より出力されるスロープ期間信号ＳＳＬＰは、図６Ｈの実線に示すように、ローパスフィルタ１６４の出力データＤＳＬのスロープデータ（ハッチング部分）およびブランキングデータＬＢの期間ではローレベル「Ｌ」となり、その他の期間ではハイレベル「Ｈ」となる。
【００５０】
したがって、切換スイッチ１６６より出力される輝度データＤＹＵoutは、図６Ｉに示すように、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」の期間で遅延回路１６５の出力データＤＤＬが取り出され、スロープ期間信号ＳＳＬＰがローレベル「Ｌ」の期間でローパスフィルタ１６４の出力データＤＳＬが取り出されたものとなる。つまり、輝度データＤＹＵoutは、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。
【００５１】
図７Ａ〜Ｉは、図３，図４のブランキング回路１１６Ｙの各部の信号波形を示している。図７Ａはブランキング信号ＳＢＬＫ、図７Ｂは入力端子１６１に供給される輝度データＤＹＵin、図７Ｃは切換スイッチ１６５の出力データＤＹＢ、図７Ｄはローパスフィルタ１６４の出力データＤＳＬ、図７Ｅは遅延回路１６５の出力データＤＤＬを示している。
【００５２】
また、図７Ｆはスロープ期間信号発生部１６８を構成する遅延回路１６８ａの出力信号ＳＤＬ、図７Ｇはスロープ信号発生部１６８で発生されるスロープ期間信号ＳＳＬＰ、図７Ｉは切換スイッチ１６６より出力される輝度データＤＹＵoutを示している。図７Ｉより明らかなように、輝度データＤＹＵoutは映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなることがわかる。
【００５３】
なお、図３、図４のブランキング回路１１６Ｙでは、スロープ期間信号発生部１６８で発生されるスロープ期間信号ＳＳＬＰは、ローパスフィルタ１６４の出力データＤＳＬのブランキングデータＬＢの期間もローレベル「Ｌ」となっているが、この期間は遅延回路１６５の出力データＤＤＬもブランキングデータＬＢとなることから、図６Ｈの２点鎖線に示すようにハイレベル「Ｈ」となるようにしてもよい。
【００５４】
ブランキング回路１１６Ｙは以上のように構成されている。詳細説明は省略するが、色差系に配されるブランキング回路１１６Ｒ，１１６Ｂについても同様に構成される。したがって、ブランキング回路１１６Ｒ，１１６Ｂより出力される色差データＤＣＲＵ，ＤＣＢＵも、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。
【００５５】
このように本実施の形態においては、ブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂより出力されるデータＤＹＵ，ＤＣＲＵ，ＤＣＢＵは映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなるため、高周波ノイズの発生を軽減することができる。
【００５６】
ところで、図４に示すブランキング回路１１６Ｙでは、スロープ期間が２ｆs1レートのクロック信号ＣＬＫの４クロック分とされている。したがって、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂの水平駆動周波数ｆs1が変化すると、スロープ期間も変化してしまうことになる。
【００５７】
図８は、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが４０万画素のもの（ｆs1＝１４．３１８１８ＭＨｚ）、５０万画素のもの（ｆs1＝１８ＭＨｚ）、６０万画素のもの（ｆs1＝２２．５ＭＨｚ)である場合のそれぞれにおいて、ほぼ同じスロープ期間とすることができるマルチＣＣＤ用のブランキング回路１７０Ｙを示している。このブランキング回路１７０Ｙは、輝度系に使用した例である。この図８において、図３と対応する部分には同一符号を付して示している。
【００５８】
ブランキング回路１７０Ｙは、輝度データＤＹＵinが供給される入力端子１７１と、ブランキングデータＬＢが供給される入力端子１７２と、入力端子１７１に供給される輝度データＤＹＵinまたは入力端子１７２に供給されるブランキングデータＬＢを選択的に取り出す切換スイッチ１７３とを有している。この場合、切換スイッチ１７３のａ側の固定端子には入力端子１７１が接続され、そのｂ側の固定端子には入力端子１７２が接続される。切換スイッチ１７３にはブランキング期間を示すブランキング信号ＳＢＬＫが切換制御信号として供給される。そして、切換スイッチ１７３は、映像期間はａ側に接続され、ブランキング期間はｂ側に接続される。なお、上述したブランキング信号ＳＢＬＫは、図示しない同期信号発生回路より供給される。また、ブランキングデータＬＢは、図示せずもブランキング回路１７０Ｙの内部で形成される。
【００５９】
また、ブランキング回路１７０Ｙは、切換スイッチ１７３の出力データＤＹＢよりスロープデータＤＳＬを形成するためのローパスフィルタ１７４と、このローパスフィルタ１７４における信号遅れに対応した時間だけ切換スイッチ１７３の出力データＤＹＢを遅延させる遅延回路１７５と、ローパスフィルタ１７４の出力データＤＳＬまたは遅延回路１７５の出力データＤＤＬを選択的に取り出す切換スイッチ１７６と、この切換スイッチ１７６の出力データを輝度データＤＹＵoutとして出力する出力端子１７７とを有している。この場合、切換スイッチ１７６のａ側の固定端子はローパスフィルタ１７４の出力側に接続され、そのｂ側の固定端子は遅延回路１７５の出力側に接続される。
【００６０】
ここで、ローパスフィルタ１７４は、以下のように構成される。すなわち、遅延素子３１，３２、加算器３３，３４、遅延素子３５，３６、加算器３７、切換スイッチ３８、遅延素子３９，４０、加算器４１、切換スイッチ４２、遅延素子４３，４４、加算器４５および切換スイッチ４６が直列に接続される。また、遅延素子３１の入力側は加算器３３の入力側に接続され、遅延素子３１の出力側は加算器３４の入力側に接続される。また、加算器３４の出力側は加算器３７の入力側に接続され、加算器３７の出力側は切換スイッチ３８のｄ側の固定端子に接続され、遅延素子３５の出力側は切換スイッチ３８のｃ側の固定端子に接続される。
【００６１】
また、切換スイッチ３８の可動端子は遅延素子３９の入力側に接続されると共に、この切換スイッチ３８の可動端子は加算器４１の入力側に接続される。また、加算器４１の出力側は切換スイッチ４２のｄ側の固定端子に接続され、遅延素子３９の出力側は切換スイッチ４２のｃ側の固定端子に接続される。また、切換スイッチ４２の可動端子は遅延素子４３の入力側に接続されると共に、加算器４５の入力側に接続される。また、加算器４５の出力側は切換スイッチ４６のｄ側の固定端子に接続され、遅延素子４３の出力側は切換スイッチ４６のｃ側の固定端子に接続される。そして、遅延素子３１の入力側がローパスフィルタ１７４の入力部となり、この遅延素子３１の入力側は切換スイッチ１７３の可動端子に接続される。また、切換スイッチ４６の可動端子がローパスフィルタ１７４の出力部となり、この切換スイッチ４６の可動端子が切換スイッチ１７６のａ側の固定端子に接続される。
【００６２】
ここで、遅延素子３１，３２，３５，３６，３９，４０，４３，４４は、それぞれ２ｆs1レートのクロック信号ＣＬＫで駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。また、加算器３３では、遅延素子３１の入力側のデータおよび遅延素子３２の出力側のデータがそれぞれ１／２の係数をもって加算される。また、加算器３４では、加算器３３の出力側のデータおよび遅延素子３１の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子３１，３２、加算器３３，３４で、［１２１］型フィルタが構成される。
【００６３】
また、加算器３７では、遅延素子３５の入力側のデータおよび遅延素子３６の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子３５，３６、加算器３７で、［１０１］型フィルタが構成される。また、加算器４１では、遅延素子３９の入力側のデータおよび遅延素子４０の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子３９，４０、加算器４１で、［１０１］型フィルタが構成される。さらに、加算器４５では、遅延素子４３の入力側のデータおよび遅延素子４４の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子４３，４４、加算器４５で、［１０１］型フィルタが構成される。
【００６４】
また、切換スイッチ３８，４２，４６は、それぞれ切換制御信号Ｓ１，Ｓ２，Ｓ３に基づいて切り換え制御される。つまり、切換スイッチ３８，４２，４６は、切換制御信号Ｓ１，Ｓ２，Ｓ３が「０」であるときそれぞれｃ側に接続され、一方切換制御信号Ｓ１，Ｓ２，Ｓ３が「１」であるときそれぞれｄ側に接続される。
【００６５】
ここで、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが４０万画素のもの（ｆs1＝１４．３１８１８ＭＨｚ）であるとき、切換制御信号［Ｓ１，Ｓ２，Ｓ３］は、図９に示すように［０，０，１］または［０，１，０］または［１，０，０］とされる。これにより、ローパスフィルタ１７４は、［１２２２１］型フィルタとなり、スロープ期間は２ｆs1レートのクロック信号ＣＬＫで４クロック分（１０％〜９０％のスロープ期間は約１０５ｎｓ）となると共に、このローパスフィルタ１７４によるデータ遅延はクロック信号ＣＬＫの４クロック分となる。
【００６６】
また、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが５０万画素のもの（ｆs1＝１８ＭＨｚ）であるとき、切換制御信号［Ｓ１，Ｓ２，Ｓ３］は、図９に示すように［０，１，１］または［１，０，１］または［１，１，０］とされる。これにより、ローパスフィルタ１７４は、［１２３４３２１］型フィルタとなり、スロープ期間は２ｆs1レートのクロック信号ＣＬＫで６クロック分（１０％〜９０％のスロープ期間は約１１０ｎｓ）となると共に、このローパスフィルタ１７４によるデータ遅延はクロック信号ＣＬＫの４クロック分となる。
【００６７】
また、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが６０万画素のもの（ｆs1＝２２．５ＭＨｚ）であるとき、切換制御信号［Ｓ１，Ｓ２，Ｓ３］は、図９に示すように［１，１，１］とされる。これにより、ローパスフィルタ１７４は、［１２４６６６４２１］型フィルタとなり、スロープ期間は２ｆs1レートのクロック信号ＣＬＫで８クロック分（１０％〜９０％のスロープ期間は約１１０ｎｓ）となると共に、このローパスフィルタ１７４によるデータ遅延はクロック信号ＣＬＫの４クロック分となる。
【００６８】
また、遅延回路１７５は、ローパスフィルタ１７４を構成する遅延素子３１，３２と、遅延素子４７，４８とが直列に接続されて構成される。遅延素子４７，４８も、他の遅延素子と同様に、それぞれ２ｆs1レートのクロック信号ＣＬＫで駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。上述したように、ローパスフィルタ１７４では、２ｆs1レートのクロック信号で４クロック分のデータ遅延が発生する。そのため、遅延回路１７５の出力データＤＤＬは、切換スイッチ１７３の出力データＤＹＢが２ｆs1レートのクロック信号で４クロック分だけ遅延されたものとなる。
【００６９】
また、ブランキング回路１７０Ｙは、ブランキング信号ＳＢＬＫよりスロープ期間を決めるスロープ期間信号ＳＳＬＰを発生するスロープ期間信号発生部１７８を有している。このスロープ期間信号発生部１７８は、ブランキング信号ＳＢＬＫを遅延させる遅延回路１７８ａと、この遅延回路１７８ａで所定時間だけ遅延された信号より、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂがそれぞれ４０万画素、５０万画素、６０万画素であるときのスロープ期間信号ＳＬＰ４，ＳＬＰ６，ＳＬＰ８を得るためのアンド回路１７８ｂ，１７８ｃ，１７８ｄと、このアンド回路１７８ｂ，１７８ｃ，１７８ｄより出力されるスロープ期間信号ＳＬＰ４，ＳＬＰ６，ＳＬＰ８を選択的に取り出してスロープ期間信号ＳＳＬＰを得る切換スイッチ１７８ｅとを有している。
【００７０】
ここで、遅延回路１７８ａは、遅延素子５１〜５８が直列に接続されて構成される。これら遅延素子５１〜５８は、他の遅延素子と同様に、それぞれ２ｆs1レートのクロック信号ＣＬＫで駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。そして、遅延素子５２，５６の出力側がアンド回路１７８ｂの入力側に接続され、遅延素子５１，５７の出力側がアンド回路１７８ｃの入力側に接続され、遅延素子５１の入力側および遅延素子５８の出力側がアンド回路１７８ｄの入力側に接続される。
【００７１】
また、アンド回路１７８ｂ，１７８ｃ，１７８ｄの出力側は、それぞれ切換スイッチ１７８ｅのｅ側、ｆ側、ｇ側の固定端子に接続される。切換スイッチ１７８ｅは、切換制御信号Ｓ１，Ｓ２，Ｓ３に基づいて切り換え制御される。つまり、切換スイッチ１７８ｅは、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが４０万画素のもの（ｆs1＝１４．３１８１８ＭＨｚ）であるときはｅ側に接続され、それが５０万画素のもの（ｆs1＝１８ＭＨｚ）であるときはｆ側に接続され、それが６０万画素のもの（ｆs1＝２２．５ＭＨｚ）であるときはｇ側に接続される。上述した、切換スイッチ１７６には、スロープ期間信号発生部１７８で発生されるスロープ期間信号ＳＳＬＰが切換制御信号として供給される。そして、切換スイッチ１７６は、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」である期間はｂ側に接続され、一方ローレベル「Ｌ」である期間はａ側に接続される。
【００７２】
図８に示すブランキング回路１７０Ｙの動作を説明する。まず、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが４０万画素のもの（ｆs1＝１４．３１８１８ＭＨｚ）である場合について説明する。この場合、上述したようにローパスフィルタ１７４では［１２２２１］型フィルタが構成される。また、スロープ期間信号発生部１７８の切換スイッチ１７８ｅはｅ側に接続され、スロープ期間信号ＳＳＬＰとしてアンド回路１７８ｂより出力されるスロープ期間信号ＳＬＰ４が出力される。
【００７３】
入力端子１７１に図１０Ｃに示すような輝度データＤＹＵinが供給される場合を考える。なお、図１０Ａはブランキング信号ＳＢＬＫを示しており、図１０Ｂは輝度データＤＹＵinに同期した２ｆs1レートのクロック信号ＣＬＫを示している。
【００７４】
この場合、切換スイッチ１７３は映像期間ではａ側に接続され、ブランキング期間ではｂ側に接続される。そのため、切換スイッチ１７３の出力データＤＹＢは、図１０Ｄに示すように、映像期間では輝度データＤＹＵinが取り出され、ブランキング期間ではブランキングデータＬＢが取り出されたものとなる。そして、ローパスフィルタ１７４の出力データＤＳＬは、図１０Ｅに示すようになる。
【００７５】
この図１０Ｅにおいて、データ部分「Ｙ」は輝度データＤＹＵinのみからなるデータであり、ハッチング部分はスロープ期間に対応しており、輝度データＤＹＵinとブランキングデータＬＢとからなり、輝度データＤＹＵinからブランキングデータＬＢ、あるいはその逆に滑らかに変化したスロープデータとなる。
【００７６】
また、遅延回路１７５の出力データＤＤＬは、図１０Ｆに示すように、切換スイッチ１７３の出力データＤＹＢがクロック信号ＣＬＫの４クロック分だけ遅延されたものとなる。
【００７７】
また、スロープ期間信号発生部１７８の遅延回路１７８ａを構成する遅延素子５２，５６の出力信号ＳＤ２，ＳＤ６は、それぞれ図１０Ｇ、図１０Ｈに示すように、ブランキング信号ＳＢＬＫがクロック信号ＣＬＫの２クロック分、６クロック分だけ遅延されたものとなる。そのため、スロープ期間信号発生部１７８より出力されるスロープ期間信号ＳＳＬＰ（ＳＬＰ４）は、図１０Ｉに示すように、ローパスフィルタ１７４の出力データＤＳＬのスロープデータ（ハッチング部分）およびブランキングデータＬＢの期間ではローレベル「Ｌ」となり、その他の期間ではハイレベル「Ｈ」となる。
【００７８】
したがって、切換スイッチ１７６より出力される輝度データＤＹＵoutは、図１０Ｊに示すように、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」の期間で遅延回路１７５の出力データＤＤＬが取り出され、スロープ期間信号ＳＳＬＰがローレベル「Ｌ」の期間でローパスフィルタ１７４の出力データＤＳＬが取り出されたものとなる。つまり、輝度データＤＹＵoutは、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。そして、この場合のスロープ期間は２ｆs1レートのクロック信号ＣＬＫの４クロック分（１０％〜９０％のスロープ期間＝約１０５ｎｓ）となる。
【００７９】
次に、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが５０万画素のもの（ｆs1＝１８ＭＨｚ）である場合について説明する。この場合、上述したようにローパスフィルタ１７４では［１２３４３２１］型フィルタが構成される。また、スロープ期間信号発生部１７８の切換スイッチ１７８ｅはｆ側に接続され、スロープ期間信号ＳＳＬＰとしてアンド回路１７８ｃより出力されるスロープ期間信号ＳＬＰ６が出力される。
【００８０】
入力端子１７１に図１１Ｃに示すような輝度データＤＹＵinが供給される場合を考える。なお、図１１Ａはブランキング信号ＳＢＬＫを示しており、図１１Ｂは輝度データＤＹＵinに同期した２ｆs1レートのクロック信号ＣＬＫを示している。
【００８１】
この場合、切換スイッチ１７３は映像期間ではａ側に接続され、ブランキング期間ではｂ側に接続される。そのため、切換スイッチ１７３の出力データＤＹＢは、図１１Ｄに示すように、映像期間では輝度データＤＹＵinが取り出され、ブランキング期間ではブランキングデータＬＢが取り出されたものとなる。そして、ローパスフィルタ１７４の出力データＤＳＬは、図１１Ｅに示すようになる。
【００８２】
この図１１Ｅにおいて、データ部分「Ｙ」は輝度データＤＹＵinのみからなるデータであり、ハッチング部分はスロープ期間に対応しており、輝度データＤＹＵinとブランキングデータＬＢとからなり、輝度データＤＹＵinからブランキングデータＬＢ、あるいはその逆に滑らかに変化したスロープデータとなる。
【００８３】
また、遅延回路１７５の出力データＤＤＬは、図１１Ｆに示すように、切換スイッチ１７３の出力データＤＹＢがクロック信号ＣＬＫの４クロック分だけ遅延されたものとなる。
【００８４】
また、スロープ期間信号発生部１７８の遅延回路１７８ａを構成する遅延素子５１，５７の出力信号ＳＤ１，ＳＤ７は、それぞれ図１１Ｇ、図１１Ｈに示すように、ブランキング信号ＳＢＬＫがクロック信号ＣＬＫの１クロック分、７クロック分だけ遅延されたものとなる。そのため、スロープ期間信号発生部１７８より出力されるスロープ期間信号ＳＳＬＰ（ＳＬＰ６）は、図１１Ｉに示すように、ローパスフィルタ１７４の出力データＤＳＬのスロープデータ（ハッチング部分）およびブランキングデータＬＢの期間ではローレベル「Ｌ」となり、その他の期間ではハイレベル「Ｈ」となる。
【００８５】
したがって、切換スイッチ１７６より出力される輝度データＤＹＵoutは、図１１Ｊに示すように、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」の期間で遅延回路１７５の出力データＤＤＬが取り出され、スロープ期間信号ＳＳＬＰがローレベル「Ｌ」の期間でローパスフィルタ１７４の出力データＤＳＬが取り出されたものとなる。つまり、輝度データＤＹＵoutは、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。そして、この場合のスロープ期間は２ｆs1レートのクロック信号ＣＬＫの６クロック分（１０％〜９０％のスロープ期間＝約１１０ｎｓ）となる。
【００８６】
次に、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが６０万画素のもの（ｆs1＝２２．５ＭＨｚ）である場合について説明する。この場合、上述したようにローパスフィルタ１７４では［１２４６６６４２１］型フィルタが構成される。また、スロープ期間信号発生部１７８の切換スイッチ１７８ｅはｇ側に接続され、スロープ期間信号ＳＳＬＰとしてアンド回路１７８ｄより出力されるスロープ期間信号ＳＬＰ８が出力される。
【００８７】
入力端子１７１に図１２Ｃに示すような輝度データＤＹＵinが供給される場合を考える。なお、図１２Ａはブランキング信号ＳＢＬＫを示しており、図１２Ｂは輝度データＤＹＵinに同期した２ｆs1レートのクロック信号ＣＬＫを示している。
【００８８】
この場合、切換スイッチ１７３は映像期間ではａ側に接続され、ブランキング期間ではｂ側に接続される。そのため、切換スイッチ１７３の出力データＤＹＢは、図１２Ｄに示すように、映像期間では輝度データＤＹＵinが取り出され、ブランキング期間ではブランキングデータＬＢが取り出されたものとなる。そして、ローパスフィルタ１７４の出力データＤＳＬは、図１２Ｅに示すようになる。
【００８９】
この図１２Ｅにおいて、データ部分「Ｙ」は輝度データＤＹＵinのみからなるデータであり、ハッチング部分はスロープ期間に対応しており、輝度データＤＹＵinとブランキングデータＬＢとからなり、輝度データＤＹＵinからブランキングデータＬＢ、あるいはその逆に滑らかに変化したスロープデータとなる。
【００９０】
また、遅延回路１７５の出力データＤＤＬは、図１２Ｆに示すように、切換スイッチ１７３の出力データＤＹＢがクロック信号ＣＬＫの４クロック分だけ遅延されたものとなる。
【００９１】
また、スロープ期間信号発生部１７８の遅延回路１７８ａを構成する遅延素子５８の出力信号ＳＤ８は、図１２Ｇに示すように、ブランキング信号ＳＢＬＫがクロック信号ＣＬＫの８クロック分だけ遅延されたものとなる。そのため、スロープ期間信号発生部１７８より出力されるスロープ期間信号ＳＳＬＰ（ＳＬＰ８）は、図１２Ｈに示すように、ローパスフィルタ１７４の出力データＤＳＬのスロープデータ（ハッチング部分）およびブランキングデータＬＢの期間ではローレベル「Ｌ」となり、その他の期間ではハイレベル「Ｈ」となる。
【００９２】
したがって、切換スイッチ１７６より出力される輝度データＤＹＵoutは、図１２Ｉに示すように、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」の期間で遅延回路１７５の出力データＤＤＬが取り出され、スロープ期間信号ＳＳＬＰがローレベル「Ｌ」の期間でローパスフィルタ１７４の出力データＤＳＬが取り出されたものとなる。つまり、輝度データＤＹＵoutは、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。そして、この場合のスロープ期間は２ｆs1レートのクロック信号ＣＬＫの８クロック分（１０％〜９０％のスロープ期間＝約１１０ｎｓ）となる。
【００９３】
なお、上述実施の形態においては、輝度データや色差データのブランキング期間にブランキングデータをディジタル的に挿入するものであるが、この発明はアナログ的に信号処理をするものにも同様に適用できることは勿論である。
【００９４】
【発明の効果】
この発明によれば、映像信号のブランキング期間にブランキングレベル信号を挿入する際に、映像信号の映像期間とブランキング期間との境界部分をローパスフィルタで形成されるスロープ信号によって滑らかにつなぐものであり、高調波ノイズの発生を軽減できる。また、ローパスフィルタに互いに異なる個数の直列的に接続された遅延素子からなる複数のローパスフィルタ部を設け、これらを選択的に使用することで、例えば固体撮像素子の水平駆動周波数が異なってもスロープ期間をほぼ同じくできる利益がある。
【図面の簡単な説明】
【図１】この発明の実施の形態としてのビデオカメラを示すブロック図である。
【図２】空間画素ずらし法を説明するための図である。
【図３】ブランキング回路を示すブロック図である。
【図４】ブランキング回路を示す図である。
【図５】ローパスフィルタの特性を示す図である。
【図６】ブランキング回路の動作を示す図である。
【図７】ブランキング回路の各部の信号波形を示す図である。
【図８】マルチＣＣＤ用のブランキング回路を示すブロック図である。
【図９】マルチＣＣＤに対応したフィルタ構成例を示す図である。
【図１０】ブランキング回路の動作（２fs1＝２８．６３６３６ＭＨｚ）を示す図である。
【図１１】ブランキング回路の動作（２fs1＝３６ＭＨｚ）を示す図である。
【図１２】ブランキング回路の動作（２fs1＝４５ＭＨｚ）を示す図である。
【図１３】従来のブランキング回路の一例を示す図である。
【図１４】従来のブランキング回路の動作を示す図である。
【符号の説明】
１００・・・ビデオカメラ、１０３Ｒ，１０３Ｇ，１０３Ｂ・・・ＣＣＤ固体撮像素子、１０４Ｒ，１０４Ｇ，１０４Ｂ・・・アナログプロセス回路、１０５Ｒ，１０５Ｇ，１０５Ｂ・・・Ａ／Ｄ変換器、１０６・・・プリプロセス回路、１０７Ｒ，１０７Ｇ，１０７Ｂ・・・アップコンバータ、１０８・・・色補正回路、１１１Ｒ，１１１Ｇ，１１１Ｂ・・・ニー・ガンマ補正回路、１１４・・・マトリックス回路、１１６Ｙ，１１６Ｒ，１１６Ｂ，１７０Ｙ・・・ブランキング回路、１１７Ｙ，１１７Ｒ，１１７Ｂ・・・Ｄ／Ａ変換器、１１８Ｙ，１１８Ｒ，１１８Ｂ・・・ポストフィルタ、１１９Ｙ，１１９Ｒ，１１９Ｂ・・・出力端子、１６１，１６２，１７１，１７１・・・入力端子、１６３，１６６，１７３，１７６・・・切換スイッチ、１６４，１７４・・・ローパスフィルタ、１６５，１７５・・・遅延回路、１６７，１７７・・・出力端子、１６８，１７８・・・スロープ期間信号発生部
【発明の属する技術分野】
この発明は、映像信号処理回路およびそれを有するビデオカメラに関する。詳しくは、映像信号のブランキング期間にブランキングレベル信号を挿入する際に、映像信号の映像期間とブランキング期間との境界部分をローパスフィルタで形成されるスロープ信号によって滑らかにつなぐことによって、高調波ノイズの発生を軽減しようとした映像信号処理回路等に係るものである。
【０００２】
【従来の技術】
従来のビデオカメラでは、撮像素子より出力される撮像信号を処理して映像期間を越えてブランキング期間にまで信号が存在する映像信号を得た後、その映像信号のブランキング期間にブランキングレベル信号を挿入することが行われている。この場合、映像信号の映像期間とブランキング期間との境界部分における高調波ノイズの発生を軽減するために、その境界部分をスロープ信号でつなぐことが知られている。
【０００３】
図１３は、映像信号を構成する輝度信号Ｙinのブランキング期間にブランキングレベル信号を挿入するためのブランキング回路２００を示している。
【０００４】
ブランキング回路２００は、輝度信号Ｙinが供給される入力端子２０１と、ブランキング信号ＬＢＬＫが供給される入力端子２０２と、入力端子２０１に供給される輝度信号Ｙinまたは入力端子２０２に供給されるブランキング信号ＬＢＬＫを、ブランキング期間を示すブランキング信号ＳＢＬＫに基づいて、選択的に取り出す切換スイッチ２０３とを有している。
【０００５】
この場合、切換スイッチ２０３のａ側の固定端子には入力端子２０１が接続され、そのｂ側の固定端子には入力端子２０２が接続される。そして、切換スイッチ２０３は、映像期間はａ側に接続され、ブランキング期間はｂ側に接続される。また、ブランキング信号ＳＢＬＫは、図１４Ｃに示すように、映像期間とブランキング期間との境界の前後所定期間、すなわちスロープ期間ではブランキングレベルＥＢＬとホワイトピークレベルＥＷＰとの間で緩やかに変化するスロープ信号とされると共に、その他の期間ではブランキングレベルＥＢＬとされている。なお、図１４Ａはブランキング期間でローレベル「Ｌ」となるブランキング信号ＳＢＬＫを示し、図１４Ｂはスロープ期間でハイレベル「Ｈ」となるスロープ期間信号ＳＳＬを示している。
【０００６】
また、ブランキング回路２００は、入力端子２０１に供給される輝度信号Ｙと入力端子２０２に供給されるブランキング信号ＳＢＬＫとを比較して小さい方の信号を選択して出力するＮＡＭ（Non Additive Mixing）回路２０４と、切換スイッチ２０３の出力信号またはＮＡＭ回路２０４の出力信号とをスロープ期間信号ＳＳＬに基づいて選択的に取り出す切換スイッチ２０５と、この切換スイッチ２０５の出力信号を輝度信号Ｙoutとして導出する出力端子２０６とを有している。
【０００７】
この場合、切換スイッチ２０５のａ側の固定端子は切換スイッチ２０３の出力側に接続され、そのｂ側の固定端子はＮＡＭ回路２０４の出力側に接続される。そして、切換スイッチ２０５は、スロープ期間はｂ側に接続され、その他の期間はａ側に接続される。また、ＮＡＭ回路２０４は、スロープ期間信号ＳＳＬに基づき、例えばスロープ期間のみ動作するようにされる。
【０００８】
次に、図１３のブランキング回路２００の動作を説明する。入力端子２０１に図１４Ｄの実線に示すような輝度信号Ｙinが供給される場合、スロープ期間ではＮＡＭ回路２０４より輝度信号Ｙinとブランキング信号ＳＢＬＫを構成するスロープ信号とのうち小さい方の信号が出力される。また、切換スイッチ２０３では、映像期間には輝度信号Ｙinが取り出され、ブランキング期間にはブランキング信号ＳＢＬＫが取り出される。さらに、切換スイッチ２０５では、スロープ期間にはＮＡＭ回路２０４の出力信号が取り出され、その他の期間には切換スイッチ２０３の出力信号が取り出される。したがって、出力端子２０６には、図Ｅに示すような輝度信号Ｙoutが得られる。
【０００９】
同様に、入力端子２０１に図１４Ｆの実線に示すような輝度信号Ｙinが供給される場合、出力端子２０６には図１４Ｇに示すような輝度信号Ｙoutが得られる。また同様に、入力端子２０１に図１４Ｈの実線に示すような輝度信号Ｙinが供給される場合、出力端子２０６には図１４Ｉに示すような輝度信号Ｙoutが得られる。
【００１０】
【発明が解決しようとする課題】
図１４に示すブランキング回路２００においては、図１４Ｈ，Ｉに示すように、スロープ期間で輝度信号Ｙinのレベル変化が大きい場合には、輝度信号Ｙoutのスロープ期間にレベルが急激に変化する部分ができ、高調波ノイズが発生し、他の回路に悪影響を与えるという問題点があった。
【００１１】
なお、映像信号を構成する色差信号のブランキング期間にブランキングレベル信号を挿入するブランキング回路も、基本的には上述したブランキング回路２００と同様に構成されている。ただし、色差信号は正負の値を持つ信号であるため、正または負のスロープ信号を選択的に使用する構成となっており、その分だけ回路構成が複雑となっている。
【００１２】
そこで、この発明では、映像信号の映像期間とブランキング期間との境界部分における高調波ノイズの発生を軽減することを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る映像信号処理回路は、映像期間を越えてブランキング期間にまで信号が存在する第１の映像信号より映像期間の信号を取り出して出力すると共にブランキング期間にブランキングレベル信号を出力する第１の信号切換手段と、この第１の信号切換手段の出力信号よりスロープ信号を形成するローパスフィルタと、ローパスフィルタにおける信号遅れに対応した時間だけ第１の信号切換手段の出力信号を遅延する信号遅延手段と、ブランキング期間を示すブランキング信号に基づいてスロープ期間を決めるスロープ期間信号を発生するスロープ期間信号発生手段と、このスロープ期間信号発生手段で発生されるスロープ期間信号に基づき、スロープ期間ではローパスフィルタの出力信号を取り出し、スロープ期間を除くブランキング期間ではローパスフィルタの出力信号または信号遅延手段の出力信号を取り出し、スロープ期間を除く映像期間では信号遅延手段の出力信号を取り出して第２の映像信号を得る第２の信号切換手段とを備えるものである。
【００１４】
この発明に係るビデオカメラは、固体撮像素子と、この固体撮像素子より出力される撮像信号を処理して映像期間を越えてブランキング期間にまで信号が存在する第１の映像信号を得る撮像信号処理手段と、撮像信号処理手段より出力される映像信号より映像期間の信号を取り出して出力すると共にブランキング期間にブランキングレベル信号を出力する第１の信号切換手段と、第１の信号切換手段の出力信号よりスロープ信号を形成するローパスフィルタと、ローパスフィルタにおける信号遅れに対応した時間だけ第１の信号切換手段の出力信号を遅延する信号遅延手段と、ブランキング期間を示すブランキング信号に基づいてスロープ期間を決めるスロープ期間信号を発生するスロープ期間信号発生手段と、スロープ期間信号発生手段で発生されるスロープ期間信号に基づき、スロープ期間ではローパスフィルタの出力信号を取り出し、スロープ期間を除くブランキング期間ではローパスフィルタの出力信号または信号遅延手段の出力信号を取り出し、スロープ期間を除く映像期間では信号遅延手段の出力信号を取り出して第２の映像信号を得る第２の信号切換手段とを備えるものである。
【００１５】
第１の信号切換手段では、映像期間を越えてブランキング期間にまで信号が存在する第１の映像信号のブランキング期間にブランキングレベル信号が挿入される。そして、この第１の信号切換手段の出力信号がローパスフィルタに供給されて、映像期間とブランキング期間との境界部分が滑らかに変化するスロープ信号が形成される。また、第１の信号切換スイッチ手段の出力信号はローパスフィルタにおける信号遅れに対応した時間だけ信号遅延手段で遅延される。第２の信号切換手段からは、スロープ期間ではスロープ信号となり、スロープ期間を除くブランキング期間ではブランキングレベル信号となり、スロープ期間を除く映像期間では信号遅延手段の出力信号となる第２の映像信号が得られる。つまり、第２の映像信号は、映像期間とブランキング期間との境界部分がスロープ信号によって滑らかにつながれたものとなる。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、第１の実施の形態としてのビデオカメラ１００を示している。
【００１７】
ビデオカメラ１００は、レンズブロック１０１と、このレンズブロック１０１を通して入射された光を赤、緑、青の色成分光に分解するための色分解プリズム１０２と、この色分解プリズム１０２で分解された赤、緑、青の色成分光が入射されて撮像面上にそれぞれ被写体に係る赤色画像、緑色画像、青色画像が結像されるＣＣＤ固体撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂとを有している。
【００１８】
この場合、解像度向上のために空間画素ずらし法が採用されている。すなわち、図２に示すように、撮像素子１０３Ｒ，１０３Ｂは、撮像素子１０３Ｇに対して水平方向に１／２画素ピッチ（Ｐ／２）だけずらして配置されている。この空間画素ずらし法では、撮像素子１０３Ｇより出力される緑色撮像信号のサンプリング点と、撮像素子１０３Ｒ，１０３Ｂより出力される赤色撮像信号、青色撮像信号のサンプリング点は１８０゜の位相差を有するものとなる。
【００１９】
また、ビデオカメラ１００は、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂよりそれぞれ出力される赤、緑、青の撮像信号に対して相関二重サンプリング処理やレベル制御処理をするアナログプロセス回路１０４Ｒ，１０４Ｇ，１０４Ｂを有している。相関二重サンプリング処理をすることでリセット雑音を低減することができる。また、レベル制御処理では、白バランスや黒バランス等のレベル制御が行われる。
【００２０】
また、ビデオカメラ１００は、アナログプロセス回路１０４Ｒ，１０４Ｇ，１０４Ｂより出力される赤、緑、青の色信号Ｒ，Ｇ，Ｂをディジタル信号に変換するためのＡ／Ｄ変換器１０５Ｒ，１０５Ｇ，１０５Ｂを有している。上述した撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂよりｆs1（例えば１４．３１８１８ＭＨｚ）のレートで赤、緑、青の撮像信号が出力される場合、Ａ／Ｄ変換器１０５Ｒ，１０５Ｇ，１０５Ｂでは色信号Ｒ，Ｇ，Ｂがサンプリング周波数ｆs1でサンプルホールドされてディジタル信号に変換される。
【００２１】
また、ビデオカメラ１００は、Ａ／Ｄ変換器１０５Ｒ，１０５Ｇ，１０５Ｂより出力される赤、緑、青の色データＤＲ，ＤＧ，ＤＢに対して白黒バランス制御、シェーディング補正、欠陥補正等の画像処理を行うプリプロセス回路１０６と、このプリプロセス回路１０６より出力される色データＤＲ，ＤＧ，ＤＢより２倍のサンプリング周波数２ｆs1の赤、緑、青の色データＤＲＵ，ＤＧＵ，ＤＢＵを得るアップコンバータ１０７Ｒ，１０７Ｇ，１０７Ｂとを有している。この場合、サンプリング周波数２ｆs1の色データＤＲＵ，ＤＧＵ，ＤＢＵは、位相が合うように処理される。
【００２２】
また、ビデオカメラ１００は、アップコンバータ１０７Ｒ，１０７Ｇ，１０７Ｂより出力される色データＤＲＵ，ＤＧＵ，ＤＢＵに対してリニアマトリックス処理をする色補正回路１０８を有している。リニアマトリクス処理では、（１）式の演算処理が行われ、撮像画像の色再現性を補正した赤、緑、青の色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃが得られる。なお、ａ〜ｆは係数である。
【００２３】
【００２４】
また、ビデオカメラ１００は、色補正回路１０８より出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃにイメージエンハンサ１０９より出力される輪郭強調信号Ｄｃを加算する加算器１１０Ｒ，１１０Ｇ，１１０Ｂと、この加算器１１０Ｒ，１１０Ｇ，１１０Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃにニー補正やガンマ補正をするニー・ガンマ補正回路１１１Ｒ，１１１Ｇ，１１１Ｂと、この補正回路１１１Ｒ，１１１Ｇ，１１１Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃにイメージエンハンサ１０９より出力される輪郭強調信号Ｄａを加算する加算器１１２Ｒ，１１２Ｇ，１１２Ｂとを有している。
【００２５】
また、ビデオカメラ１００は、加算器１１２Ｒ，１１２Ｇ，１１２Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃに対して一定レベルでクリップ処理するクリップ回路１１３Ｒ，１１３Ｇ，１１３Ｂと、このクリップ回路１１３Ｒ，１１３Ｇ，１１３Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃに対してマトリックス処理をして輝度データＤＹＵ、赤色差データＤＣＲＵ、青色差データＤＣＢＵを形成するマトリックス回路１１４とを有している。
【００２６】
また、ビデオカメラ１００は、マトリックス回路１１４より出力されるデータＤＵＹ、ＤＣＲＵ、ＤＣＢＵに対して一定レベルでクリップ処理するクリップ回路１１５Ｙ，１１５Ｒ，１１５Ｂと、このクリップ回路１１５Ｙ，１１５Ｒ，１１５Ｂより出力されるデータＤＹＵ、ＤＣＲＵ、ＤＣＢＵに対してブランキング期間にブランキングレベルＥＢＬのデータ（以下、「ブランキングデータ」という）ＬＢを挿入するブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂとを有している。
【００２７】
また、ビデオカメラ１００は、ブランキング回路１１６Ｙより出力される輝度データＤＹＵをアナログ信号に変換するＤ／Ａ変換器１１７Ｙと、このＤ／Ａ変換器１１７Ｙの出力信号に帯域制限して輝度信号Ｙを抽出するポストフィルタ（ローパスフィルタ）１１８Ｙと、このポストフィルタ１１８Ｙより出力される輝度信号Ｙを導出する出力端子１１９Ｙとを有している。
【００２８】
また、ビデオカメラ１００は、ブランキング回路１１６Ｒ，１１６Ｂより出力される色差データＤＣＲＵ，ＤＣＢＵをアナログ信号に変換するＤ／Ａ変換器１１７Ｒ，１１７Ｂと、このＤ／Ａ変換器１１７Ｒ，１１７Ｂの出力信号に帯域制限して赤色差信号ＣＲ、青色差信号ＣＢを抽出するポストフィルタ１１８Ｒ，１１８Ｂと、このポストフィルタ１１８Ｒ，１１８Ｂより出力される色差信号ＣＲ，ＣＢを導出する出力端子１１９Ｒ，１１９Ｂとを有している。
【００２９】
また、ビデオカメラ１００は、ブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂより出力されるデータＤＹＵ，ＤＣＲＵ，ＤＣＢＵより所定サンプリング周波数ｆsnの輝度データＤＹｎ、色差データＤＣＲｎ，ＤＣＢｎを得るレートコンバータ１２０と、このレートコンバータ１２０より出力されるデータＤＹｎ、ＤＣＲｎ，ＤＣＢｎをビデオデータとして出力する出力端子１２１Ｙ，１２１Ｒ，１２１Ｂとを有している。
【００３０】
次に、図１に示すビデオカメラ１００の動作を説明する。
【００３１】
レンズブロック１０１を通して入射された被写体からの光は色分解プリズム１０２に供給されて赤色光、緑色光、青色光に分解され、それぞれ撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂに導かれる。撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂの撮像面上には、それぞれ被写体に係る赤色画像、緑色画像、青色画像が結像されて撮像が行われる。そして、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂより出力される赤、緑、青の撮像信号はアナログプロセス回路１０４Ｒ，１０４Ｇ，１０４Ｂに供給されて相関二重サンプリング処理や白バランス、黒バランス等のレベル制御がされる。
【００３２】
また、アナログプロセス回路１０４Ｒ，１０４Ｇ，１０４Ｂより出力される赤、緑、青の色信号Ｒ，Ｇ，ＢはＡ／Ｄ変換器１０５Ｒ，１０５Ｇ，１０５Ｂでｆs1レートの色データＤＲ，ＤＧ，ＤＢに変換される。この色データＤＲ，ＤＧ，ＤＢはプリプロセス回路１０６に供給されて白黒バランス制御、シェーディング補正、欠陥補正等の画像処理がされる。
【００３３】
そして、プリプロセス回路１０６より出力される色データＤＲ，ＤＧ，ＤＢがアップコンバータ１０７Ｒ，１０７Ｇ，１０７Ｂに供給され、互いに位相の合った２倍のサンプリング周波数２ｆs1の赤、緑、青の色データＤＲＵ，ＤＧＵ，ＤＢＵが形成される。そして、この色データＤＲＵ，ＤＧＵ，ＤＢＵが色補正回路１０８に供給されてリニアマトリックス処理が行われ、撮像画像の色再現性を補正した赤、緑、青の色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃが得られる。
【００３４】
また、色補正回路１０８より出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃに対して、加算器１１０Ｒ，１１０Ｇ，１１０Ｂでイメージエンハンサ１０９より出力される低域側を強調する輪郭強調信号Ｄｃが加算され、またニー・ガンマ補正回路１１１Ｒ，１１１Ｇ，１１１Ｂでニー補正およびガンマ補正がされ、さらに加算器１１２Ｒ，１１２Ｇ，１１２Ｂでイメージエンハンサ１０９より出力される高域側を強調する輪郭強調信号Ｄａが加算される。
【００３５】
また、加算器１１２Ｒ，１１２Ｇ，１１２Ｂより出力される色データＤＲＵｃ，ＤＧＵｃ，ＤＢＵｃは、クリップ回路１１３Ｒ，１１３Ｇ，１１３Ｂでクリップ処理された後にマトリックス回路１１４に供給されてマトリックス処理されて、２ｆs1レートの輝度データＤＹＵ，赤色差データＤＣＲＵ，青色差データＤＣＢＵが得られる。そして、マトリックス回路１１４より出力される輝度データＤＹＵ，赤色差データＤＣＲＵ、青色差データＤＣＢＵに対して、クリップ回路１１５Ｙ，１１５Ｒ，１１５Ｂでクリップ処理が行われ、またブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂでブランキング期間にブランキングデータＬＢが挿入される。
【００３６】
また、ブランキング回路１１６Ｙより出力される２ｆs1レートの輝度データＤＹＵはＤ／Ａ変換器１１７ＹでＤ／Ａ変換されてポストフィルタ１１８Ｙに供給される。そして、このポストフィルタ１１８Ｙで抽出される輝度信号Ｙが出力端子１１９Ｙに導出される。また、ブランキング回路１１６Ｒ，１１６Ｂより出力される２ｆs1レートの色差データＤＣＲＵ，ＤＣＢＵは、Ｄ／Ａ変換器１１７Ｒ，１１７ＢでＤ／Ａ変換されてポストフィルタ１１８Ｒ，１１８Ｂに供給される。そして、このポストフィルタ１１８Ｒ，１１８Ｂで抽出される赤色差信号ＣＲ、青色差信号ＣＢが出力端子１１９Ｒ，１１９Ｂに導出される。
【００３７】
また、ブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂより出力されるデータＤＹＵ，ＤＣＲＵ，ＤＣＢＵがレートコンバータ１２０に供給され、このレートコンバータ１２０より得られる所定サンプリング周波数ｆsnの輝度データＤＹｎ、色差データＤＣＲｎ，ＤＣＢｎが出力端子１２１Ｙ，１２１Ｒ，１２１Ｂに導出される。
【００３８】
次に、ブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂについて、詳細に説明する。図３は、ブランキング回路１１６Ｙを示している。
【００３９】
ブランキング回路１１６Ｙは、輝度データＤＹＵinが供給される入力端子１６１と、ブランキングデータＬＢが供給される入力端子１６２と、入力端子１６１に供給される輝度データＤＹＵinまたは入力端子１６２に供給されるブランキングデータＬＢを選択的に取り出す切換スイッチ１６３とを有している。この場合、切換スイッチ１６３のａ側の固定端子には入力端子１６１が接続され、そのｂ側の固定端子には入力端子１６２が接続される。切換スイッチ１６３にはブランキング期間を示すブランキング信号ＳＢＬＫが切換制御信号として供給される。そして、切換スイッチ１６３は、映像期間はａ側に接続され、ブランキング期間はｂ側に接続される。なお、上述したブランキング信号ＳＢＬＫは、図示しない同期信号発生回路より供給される。また、ブランキングデータＬＢは、図示せずもブランキング回路１１６Ｙの内部で形成される。
【００４０】
また、ブランキング回路１１６Ｙは、切換スイッチ１６３の出力データＤＹＢよりスロープデータＤＳＬを形成するためのローパスフィルタ１６４と、このローパスフィルタ１６４における信号遅れに対応した時間だけ切換スイッチ１６３の出力データＤＹＢを遅延させる遅延回路１６５と、ローパスフィルタ１６４の出力データＤＳＬまたは遅延回路１６５の出力データＤＤＬを選択的に取り出す切換スイッチ１６６と、この切換スイッチ１６６の出力データを輝度データＤＹＵoutとして出力する出力端子１６７とを有している。この場合、切換スイッチ１６６のａ側の固定端子はローパスフィルタ１６４の出力側に接続され、そのｂ側の固定端子は遅延回路１６５の出力側に接続される。
【００４１】
また、ブランキング回路１１６Ｙは、ブランキング信号ＳＢＬＫよりスロープ期間を決めるスロープ期間信号ＳＳＬＰを発生するスロープ期間信号発生部１６８を有している。このスロープ期間信号発生部１６８は、ブランキング信号ＳＢＬＫをスロープ期間だけ遅延させる遅延回路１６８ａと、この遅延回路１６８ａの出力信号ＳＤＬとブランキング信号ＳＢＬＫとの論理積をとってスロープ期間信号ＳＳＬＰを得るアンド回路１６８とより構成される。上述した、切換スイッチ１６６には、スロープ期間信号発生部１６８で発生されるスロープ期間信号ＳＳＬＰが切換制御信号として供給される。そして、切換スイッチ１６６は、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」である期間はｂ側に接続され、一方ローレベル「Ｌ」である期間はａ側に接続される。
【００４２】
図４は、図３に示すブランキング回路１１６Ｙのローパスフィルタ１６４、遅延回路１６５およびスロープ期間信号発生部１６８の具体的構成例を示している。この場合、スロープ期間は、２ｆs1レートのクロック信号で４クロック分とされる。
【００４３】
図４において、ローパスフィルタ１６４は、［１２２２１］型フィルタで構成される。すなわち、遅延素子１１，１２、加算器１３、遅延素子１４，１５、加算器１６および加算器１７が直列に接続される。また、遅延素子１１の入力側は加算器１３の入力側に接続され、加算器１３の出力側は加算器１６の入力側に接続され、遅延素子１４の出力側は加算器１７の入力側に接続される。この場合、遅延素子１１の入力側がローパスフィルタ１６４の入力部となり、この遅延素子１１の入力側は切換スイッチ１６３の可動端子に接続される。また、加算器１７の出力側がローパスフィルタ１６４の出力部となり、この加算器１７の出力側は切換スイッチ１６６のａ側の固定端子に接続される。
【００４４】
ここで、遅延素子１１，１２，１４，１５は、それぞれ２ｆs1レートのクロック信号で駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。また、加算器１３では、遅延素子１１の入力側のデータおよび遅延素子１２の出力側のデータがそれぞれ１／２の係数をもって加算される。また、加算器１６では、遅延素子１４の入力側のデータおよび遅延素子１５の出力側のデータがそれぞれ１／２の係数をもって加算される。また、加算器１７では、遅延素子１４の出力側のデータおよび加算器１６の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子１１，１２、加算器１３で［１０１］型フィルタが構成され、遅延素子１４，１５、加算器１６，１７で［１２１］型フィルタが構成され、従ってローパスフィルタ１６４で［１２２２１］型フィルタが構成される。図５は、ローパスフィルタ（［１２２２１］型フィルタ）１６４の特性を示している。
【００４５】
また、遅延回路１６５としては、上述したローパスフィルタ１６４を構成する遅延素子１１，１２が兼用される。ローパスフィルタ１６４では、２ｆs1レートのクロック信号で２クロック分のデータ遅延が発生する。そのため、遅延回路１６５の出力データＤＤＬは、切換スイッチ１６３の出力データＤＹＢが２ｆs1レートのクロック信号で２クロック分だけ遅延されたものとなる。
【００４６】
また、スロープ期間信号発生部１６８を構成する遅延回路１６８ａは、遅延素子２１〜２４が直列に接続されて構成される。遅延素子２１〜２４はそれぞれ２ｆs1レートのクロック信号で駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。そのため、遅延回路１６８ａの出力信号は、ブランキング信号ＳＢＬＫが２ｆs1レートのクロック信号で４クロック分だけ遅延されたものとなる。
【００４７】
次に、図３、図４に示すブランキング回路１１６Ｙの動作を説明する。入力端子１６１に図６Ｃに示すような輝度データＤＹＵinが供給される場合を考える。なお、図６Ａはブランキング信号ＳＢＬＫを示しており、図６Ｂは輝度データＤＹＵinに同期した２ｆs1レートのクロック信号ＣＬＫを示している。
【００４８】
この場合、切換スイッチ１６３は映像期間ではａ側に接続され、ブランキング期間ではｂ側に接続される。そのため、切換スイッチ１６３の出力データＤＹＢは、図６Ｄに示すように、映像期間では輝度データＤＹＵinが取り出され、ブランキング期間ではブランキングデータＬＢが取り出されたものとなる。そして、ローパスフィルタ１６４の出力データＤＳＬは、図６Ｅに示すようになる。この図６Ｅにおいて、データ部分「Ｙ」は輝度データＤＹＵinのみからなるデータであり、ハッチング部分はスロープ期間に対応しており、輝度データＤＹＵinとブランキングデータＬＢとからなり、輝度データＤＹＵinからブランキングデータＬＢ、あるいはその逆に滑らかに変化したスロープデータとなる。また、遅延回路１６５の出力データＤＤＬは、図６Ｆに示すように、切換スイッチ１６３の出力データＤＹＢがクロック信号ＣＬＫの２クロック分だけ遅延されたものとなる。
【００４９】
また、スロープ期間信号発生部１６８の遅延回路１６８ａの出力信号ＳＤＬは、図６Ｇに示すように、ブランキング信号ＳＢＬＫがクロック信号ＣＬＫの４クロック分だけ遅延されたものとなる。そのため、スロープ期間信号発生部１６８より出力されるスロープ期間信号ＳＳＬＰは、図６Ｈの実線に示すように、ローパスフィルタ１６４の出力データＤＳＬのスロープデータ（ハッチング部分）およびブランキングデータＬＢの期間ではローレベル「Ｌ」となり、その他の期間ではハイレベル「Ｈ」となる。
【００５０】
したがって、切換スイッチ１６６より出力される輝度データＤＹＵoutは、図６Ｉに示すように、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」の期間で遅延回路１６５の出力データＤＤＬが取り出され、スロープ期間信号ＳＳＬＰがローレベル「Ｌ」の期間でローパスフィルタ１６４の出力データＤＳＬが取り出されたものとなる。つまり、輝度データＤＹＵoutは、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。
【００５１】
図７Ａ〜Ｉは、図３，図４のブランキング回路１１６Ｙの各部の信号波形を示している。図７Ａはブランキング信号ＳＢＬＫ、図７Ｂは入力端子１６１に供給される輝度データＤＹＵin、図７Ｃは切換スイッチ１６５の出力データＤＹＢ、図７Ｄはローパスフィルタ１６４の出力データＤＳＬ、図７Ｅは遅延回路１６５の出力データＤＤＬを示している。
【００５２】
また、図７Ｆはスロープ期間信号発生部１６８を構成する遅延回路１６８ａの出力信号ＳＤＬ、図７Ｇはスロープ信号発生部１６８で発生されるスロープ期間信号ＳＳＬＰ、図７Ｉは切換スイッチ１６６より出力される輝度データＤＹＵoutを示している。図７Ｉより明らかなように、輝度データＤＹＵoutは映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなることがわかる。
【００５３】
なお、図３、図４のブランキング回路１１６Ｙでは、スロープ期間信号発生部１６８で発生されるスロープ期間信号ＳＳＬＰは、ローパスフィルタ１６４の出力データＤＳＬのブランキングデータＬＢの期間もローレベル「Ｌ」となっているが、この期間は遅延回路１６５の出力データＤＤＬもブランキングデータＬＢとなることから、図６Ｈの２点鎖線に示すようにハイレベル「Ｈ」となるようにしてもよい。
【００５４】
ブランキング回路１１６Ｙは以上のように構成されている。詳細説明は省略するが、色差系に配されるブランキング回路１１６Ｒ，１１６Ｂについても同様に構成される。したがって、ブランキング回路１１６Ｒ，１１６Ｂより出力される色差データＤＣＲＵ，ＤＣＢＵも、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。
【００５５】
このように本実施の形態においては、ブランキング回路１１６Ｙ，１１６Ｒ，１１６Ｂより出力されるデータＤＹＵ，ＤＣＲＵ，ＤＣＢＵは映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなるため、高周波ノイズの発生を軽減することができる。
【００５６】
ところで、図４に示すブランキング回路１１６Ｙでは、スロープ期間が２ｆs1レートのクロック信号ＣＬＫの４クロック分とされている。したがって、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂの水平駆動周波数ｆs1が変化すると、スロープ期間も変化してしまうことになる。
【００５７】
図８は、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが４０万画素のもの（ｆs1＝１４．３１８１８ＭＨｚ）、５０万画素のもの（ｆs1＝１８ＭＨｚ）、６０万画素のもの（ｆs1＝２２．５ＭＨｚ)である場合のそれぞれにおいて、ほぼ同じスロープ期間とすることができるマルチＣＣＤ用のブランキング回路１７０Ｙを示している。このブランキング回路１７０Ｙは、輝度系に使用した例である。この図８において、図３と対応する部分には同一符号を付して示している。
【００５８】
ブランキング回路１７０Ｙは、輝度データＤＹＵinが供給される入力端子１７１と、ブランキングデータＬＢが供給される入力端子１７２と、入力端子１７１に供給される輝度データＤＹＵinまたは入力端子１７２に供給されるブランキングデータＬＢを選択的に取り出す切換スイッチ１７３とを有している。この場合、切換スイッチ１７３のａ側の固定端子には入力端子１７１が接続され、そのｂ側の固定端子には入力端子１７２が接続される。切換スイッチ１７３にはブランキング期間を示すブランキング信号ＳＢＬＫが切換制御信号として供給される。そして、切換スイッチ１７３は、映像期間はａ側に接続され、ブランキング期間はｂ側に接続される。なお、上述したブランキング信号ＳＢＬＫは、図示しない同期信号発生回路より供給される。また、ブランキングデータＬＢは、図示せずもブランキング回路１７０Ｙの内部で形成される。
【００５９】
また、ブランキング回路１７０Ｙは、切換スイッチ１７３の出力データＤＹＢよりスロープデータＤＳＬを形成するためのローパスフィルタ１７４と、このローパスフィルタ１７４における信号遅れに対応した時間だけ切換スイッチ１７３の出力データＤＹＢを遅延させる遅延回路１７５と、ローパスフィルタ１７４の出力データＤＳＬまたは遅延回路１７５の出力データＤＤＬを選択的に取り出す切換スイッチ１７６と、この切換スイッチ１７６の出力データを輝度データＤＹＵoutとして出力する出力端子１７７とを有している。この場合、切換スイッチ１７６のａ側の固定端子はローパスフィルタ１７４の出力側に接続され、そのｂ側の固定端子は遅延回路１７５の出力側に接続される。
【００６０】
ここで、ローパスフィルタ１７４は、以下のように構成される。すなわち、遅延素子３１，３２、加算器３３，３４、遅延素子３５，３６、加算器３７、切換スイッチ３８、遅延素子３９，４０、加算器４１、切換スイッチ４２、遅延素子４３，４４、加算器４５および切換スイッチ４６が直列に接続される。また、遅延素子３１の入力側は加算器３３の入力側に接続され、遅延素子３１の出力側は加算器３４の入力側に接続される。また、加算器３４の出力側は加算器３７の入力側に接続され、加算器３７の出力側は切換スイッチ３８のｄ側の固定端子に接続され、遅延素子３５の出力側は切換スイッチ３８のｃ側の固定端子に接続される。
【００６１】
また、切換スイッチ３８の可動端子は遅延素子３９の入力側に接続されると共に、この切換スイッチ３８の可動端子は加算器４１の入力側に接続される。また、加算器４１の出力側は切換スイッチ４２のｄ側の固定端子に接続され、遅延素子３９の出力側は切換スイッチ４２のｃ側の固定端子に接続される。また、切換スイッチ４２の可動端子は遅延素子４３の入力側に接続されると共に、加算器４５の入力側に接続される。また、加算器４５の出力側は切換スイッチ４６のｄ側の固定端子に接続され、遅延素子４３の出力側は切換スイッチ４６のｃ側の固定端子に接続される。そして、遅延素子３１の入力側がローパスフィルタ１７４の入力部となり、この遅延素子３１の入力側は切換スイッチ１７３の可動端子に接続される。また、切換スイッチ４６の可動端子がローパスフィルタ１７４の出力部となり、この切換スイッチ４６の可動端子が切換スイッチ１７６のａ側の固定端子に接続される。
【００６２】
ここで、遅延素子３１，３２，３５，３６，３９，４０，４３，４４は、それぞれ２ｆs1レートのクロック信号ＣＬＫで駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。また、加算器３３では、遅延素子３１の入力側のデータおよび遅延素子３２の出力側のデータがそれぞれ１／２の係数をもって加算される。また、加算器３４では、加算器３３の出力側のデータおよび遅延素子３１の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子３１，３２、加算器３３，３４で、［１２１］型フィルタが構成される。
【００６３】
また、加算器３７では、遅延素子３５の入力側のデータおよび遅延素子３６の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子３５，３６、加算器３７で、［１０１］型フィルタが構成される。また、加算器４１では、遅延素子３９の入力側のデータおよび遅延素子４０の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子３９，４０、加算器４１で、［１０１］型フィルタが構成される。さらに、加算器４５では、遅延素子４３の入力側のデータおよび遅延素子４４の出力側のデータがそれぞれ１／２の係数をもって加算される。これにより、遅延素子４３，４４、加算器４５で、［１０１］型フィルタが構成される。
【００６４】
また、切換スイッチ３８，４２，４６は、それぞれ切換制御信号Ｓ１，Ｓ２，Ｓ３に基づいて切り換え制御される。つまり、切換スイッチ３８，４２，４６は、切換制御信号Ｓ１，Ｓ２，Ｓ３が「０」であるときそれぞれｃ側に接続され、一方切換制御信号Ｓ１，Ｓ２，Ｓ３が「１」であるときそれぞれｄ側に接続される。
【００６５】
ここで、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが４０万画素のもの（ｆs1＝１４．３１８１８ＭＨｚ）であるとき、切換制御信号［Ｓ１，Ｓ２，Ｓ３］は、図９に示すように［０，０，１］または［０，１，０］または［１，０，０］とされる。これにより、ローパスフィルタ１７４は、［１２２２１］型フィルタとなり、スロープ期間は２ｆs1レートのクロック信号ＣＬＫで４クロック分（１０％〜９０％のスロープ期間は約１０５ｎｓ）となると共に、このローパスフィルタ１７４によるデータ遅延はクロック信号ＣＬＫの４クロック分となる。
【００６６】
また、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが５０万画素のもの（ｆs1＝１８ＭＨｚ）であるとき、切換制御信号［Ｓ１，Ｓ２，Ｓ３］は、図９に示すように［０，１，１］または［１，０，１］または［１，１，０］とされる。これにより、ローパスフィルタ１７４は、［１２３４３２１］型フィルタとなり、スロープ期間は２ｆs1レートのクロック信号ＣＬＫで６クロック分（１０％〜９０％のスロープ期間は約１１０ｎｓ）となると共に、このローパスフィルタ１７４によるデータ遅延はクロック信号ＣＬＫの４クロック分となる。
【００６７】
また、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが６０万画素のもの（ｆs1＝２２．５ＭＨｚ）であるとき、切換制御信号［Ｓ１，Ｓ２，Ｓ３］は、図９に示すように［１，１，１］とされる。これにより、ローパスフィルタ１７４は、［１２４６６６４２１］型フィルタとなり、スロープ期間は２ｆs1レートのクロック信号ＣＬＫで８クロック分（１０％〜９０％のスロープ期間は約１１０ｎｓ）となると共に、このローパスフィルタ１７４によるデータ遅延はクロック信号ＣＬＫの４クロック分となる。
【００６８】
また、遅延回路１７５は、ローパスフィルタ１７４を構成する遅延素子３１，３２と、遅延素子４７，４８とが直列に接続されて構成される。遅延素子４７，４８も、他の遅延素子と同様に、それぞれ２ｆs1レートのクロック信号ＣＬＫで駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。上述したように、ローパスフィルタ１７４では、２ｆs1レートのクロック信号で４クロック分のデータ遅延が発生する。そのため、遅延回路１７５の出力データＤＤＬは、切換スイッチ１７３の出力データＤＹＢが２ｆs1レートのクロック信号で４クロック分だけ遅延されたものとなる。
【００６９】
また、ブランキング回路１７０Ｙは、ブランキング信号ＳＢＬＫよりスロープ期間を決めるスロープ期間信号ＳＳＬＰを発生するスロープ期間信号発生部１７８を有している。このスロープ期間信号発生部１７８は、ブランキング信号ＳＢＬＫを遅延させる遅延回路１７８ａと、この遅延回路１７８ａで所定時間だけ遅延された信号より、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂがそれぞれ４０万画素、５０万画素、６０万画素であるときのスロープ期間信号ＳＬＰ４，ＳＬＰ６，ＳＬＰ８を得るためのアンド回路１７８ｂ，１７８ｃ，１７８ｄと、このアンド回路１７８ｂ，１７８ｃ，１７８ｄより出力されるスロープ期間信号ＳＬＰ４，ＳＬＰ６，ＳＬＰ８を選択的に取り出してスロープ期間信号ＳＳＬＰを得る切換スイッチ１７８ｅとを有している。
【００７０】
ここで、遅延回路１７８ａは、遅延素子５１〜５８が直列に接続されて構成される。これら遅延素子５１〜５８は、他の遅延素子と同様に、それぞれ２ｆs1レートのクロック信号ＣＬＫで駆動されるＤフリップフロップで構成され、それぞれ１／２ｆs1の遅延時間を有している。そして、遅延素子５２，５６の出力側がアンド回路１７８ｂの入力側に接続され、遅延素子５１，５７の出力側がアンド回路１７８ｃの入力側に接続され、遅延素子５１の入力側および遅延素子５８の出力側がアンド回路１７８ｄの入力側に接続される。
【００７１】
また、アンド回路１７８ｂ，１７８ｃ，１７８ｄの出力側は、それぞれ切換スイッチ１７８ｅのｅ側、ｆ側、ｇ側の固定端子に接続される。切換スイッチ１７８ｅは、切換制御信号Ｓ１，Ｓ２，Ｓ３に基づいて切り換え制御される。つまり、切換スイッチ１７８ｅは、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが４０万画素のもの（ｆs1＝１４．３１８１８ＭＨｚ）であるときはｅ側に接続され、それが５０万画素のもの（ｆs1＝１８ＭＨｚ）であるときはｆ側に接続され、それが６０万画素のもの（ｆs1＝２２．５ＭＨｚ）であるときはｇ側に接続される。上述した、切換スイッチ１７６には、スロープ期間信号発生部１７８で発生されるスロープ期間信号ＳＳＬＰが切換制御信号として供給される。そして、切換スイッチ１７６は、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」である期間はｂ側に接続され、一方ローレベル「Ｌ」である期間はａ側に接続される。
【００７２】
図８に示すブランキング回路１７０Ｙの動作を説明する。まず、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが４０万画素のもの（ｆs1＝１４．３１８１８ＭＨｚ）である場合について説明する。この場合、上述したようにローパスフィルタ１７４では［１２２２１］型フィルタが構成される。また、スロープ期間信号発生部１７８の切換スイッチ１７８ｅはｅ側に接続され、スロープ期間信号ＳＳＬＰとしてアンド回路１７８ｂより出力されるスロープ期間信号ＳＬＰ４が出力される。
【００７３】
入力端子１７１に図１０Ｃに示すような輝度データＤＹＵinが供給される場合を考える。なお、図１０Ａはブランキング信号ＳＢＬＫを示しており、図１０Ｂは輝度データＤＹＵinに同期した２ｆs1レートのクロック信号ＣＬＫを示している。
【００７４】
この場合、切換スイッチ１７３は映像期間ではａ側に接続され、ブランキング期間ではｂ側に接続される。そのため、切換スイッチ１７３の出力データＤＹＢは、図１０Ｄに示すように、映像期間では輝度データＤＹＵinが取り出され、ブランキング期間ではブランキングデータＬＢが取り出されたものとなる。そして、ローパスフィルタ１７４の出力データＤＳＬは、図１０Ｅに示すようになる。
【００７５】
この図１０Ｅにおいて、データ部分「Ｙ」は輝度データＤＹＵinのみからなるデータであり、ハッチング部分はスロープ期間に対応しており、輝度データＤＹＵinとブランキングデータＬＢとからなり、輝度データＤＹＵinからブランキングデータＬＢ、あるいはその逆に滑らかに変化したスロープデータとなる。
【００７６】
また、遅延回路１７５の出力データＤＤＬは、図１０Ｆに示すように、切換スイッチ１７３の出力データＤＹＢがクロック信号ＣＬＫの４クロック分だけ遅延されたものとなる。
【００７７】
また、スロープ期間信号発生部１７８の遅延回路１７８ａを構成する遅延素子５２，５６の出力信号ＳＤ２，ＳＤ６は、それぞれ図１０Ｇ、図１０Ｈに示すように、ブランキング信号ＳＢＬＫがクロック信号ＣＬＫの２クロック分、６クロック分だけ遅延されたものとなる。そのため、スロープ期間信号発生部１７８より出力されるスロープ期間信号ＳＳＬＰ（ＳＬＰ４）は、図１０Ｉに示すように、ローパスフィルタ１７４の出力データＤＳＬのスロープデータ（ハッチング部分）およびブランキングデータＬＢの期間ではローレベル「Ｌ」となり、その他の期間ではハイレベル「Ｈ」となる。
【００７８】
したがって、切換スイッチ１７６より出力される輝度データＤＹＵoutは、図１０Ｊに示すように、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」の期間で遅延回路１７５の出力データＤＤＬが取り出され、スロープ期間信号ＳＳＬＰがローレベル「Ｌ」の期間でローパスフィルタ１７４の出力データＤＳＬが取り出されたものとなる。つまり、輝度データＤＹＵoutは、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。そして、この場合のスロープ期間は２ｆs1レートのクロック信号ＣＬＫの４クロック分（１０％〜９０％のスロープ期間＝約１０５ｎｓ）となる。
【００７９】
次に、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが５０万画素のもの（ｆs1＝１８ＭＨｚ）である場合について説明する。この場合、上述したようにローパスフィルタ１７４では［１２３４３２１］型フィルタが構成される。また、スロープ期間信号発生部１７８の切換スイッチ１７８ｅはｆ側に接続され、スロープ期間信号ＳＳＬＰとしてアンド回路１７８ｃより出力されるスロープ期間信号ＳＬＰ６が出力される。
【００８０】
入力端子１７１に図１１Ｃに示すような輝度データＤＹＵinが供給される場合を考える。なお、図１１Ａはブランキング信号ＳＢＬＫを示しており、図１１Ｂは輝度データＤＹＵinに同期した２ｆs1レートのクロック信号ＣＬＫを示している。
【００８１】
この場合、切換スイッチ１７３は映像期間ではａ側に接続され、ブランキング期間ではｂ側に接続される。そのため、切換スイッチ１７３の出力データＤＹＢは、図１１Ｄに示すように、映像期間では輝度データＤＹＵinが取り出され、ブランキング期間ではブランキングデータＬＢが取り出されたものとなる。そして、ローパスフィルタ１７４の出力データＤＳＬは、図１１Ｅに示すようになる。
【００８２】
この図１１Ｅにおいて、データ部分「Ｙ」は輝度データＤＹＵinのみからなるデータであり、ハッチング部分はスロープ期間に対応しており、輝度データＤＹＵinとブランキングデータＬＢとからなり、輝度データＤＹＵinからブランキングデータＬＢ、あるいはその逆に滑らかに変化したスロープデータとなる。
【００８３】
また、遅延回路１７５の出力データＤＤＬは、図１１Ｆに示すように、切換スイッチ１７３の出力データＤＹＢがクロック信号ＣＬＫの４クロック分だけ遅延されたものとなる。
【００８４】
また、スロープ期間信号発生部１７８の遅延回路１７８ａを構成する遅延素子５１，５７の出力信号ＳＤ１，ＳＤ７は、それぞれ図１１Ｇ、図１１Ｈに示すように、ブランキング信号ＳＢＬＫがクロック信号ＣＬＫの１クロック分、７クロック分だけ遅延されたものとなる。そのため、スロープ期間信号発生部１７８より出力されるスロープ期間信号ＳＳＬＰ（ＳＬＰ６）は、図１１Ｉに示すように、ローパスフィルタ１７４の出力データＤＳＬのスロープデータ（ハッチング部分）およびブランキングデータＬＢの期間ではローレベル「Ｌ」となり、その他の期間ではハイレベル「Ｈ」となる。
【００８５】
したがって、切換スイッチ１７６より出力される輝度データＤＹＵoutは、図１１Ｊに示すように、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」の期間で遅延回路１７５の出力データＤＤＬが取り出され、スロープ期間信号ＳＳＬＰがローレベル「Ｌ」の期間でローパスフィルタ１７４の出力データＤＳＬが取り出されたものとなる。つまり、輝度データＤＹＵoutは、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。そして、この場合のスロープ期間は２ｆs1レートのクロック信号ＣＬＫの６クロック分（１０％〜９０％のスロープ期間＝約１１０ｎｓ）となる。
【００８６】
次に、撮像素子１０３Ｒ，１０３Ｇ，１０３Ｂが６０万画素のもの（ｆs1＝２２．５ＭＨｚ）である場合について説明する。この場合、上述したようにローパスフィルタ１７４では［１２４６６６４２１］型フィルタが構成される。また、スロープ期間信号発生部１７８の切換スイッチ１７８ｅはｇ側に接続され、スロープ期間信号ＳＳＬＰとしてアンド回路１７８ｄより出力されるスロープ期間信号ＳＬＰ８が出力される。
【００８７】
入力端子１７１に図１２Ｃに示すような輝度データＤＹＵinが供給される場合を考える。なお、図１２Ａはブランキング信号ＳＢＬＫを示しており、図１２Ｂは輝度データＤＹＵinに同期した２ｆs1レートのクロック信号ＣＬＫを示している。
【００８８】
この場合、切換スイッチ１７３は映像期間ではａ側に接続され、ブランキング期間ではｂ側に接続される。そのため、切換スイッチ１７３の出力データＤＹＢは、図１２Ｄに示すように、映像期間では輝度データＤＹＵinが取り出され、ブランキング期間ではブランキングデータＬＢが取り出されたものとなる。そして、ローパスフィルタ１７４の出力データＤＳＬは、図１２Ｅに示すようになる。
【００８９】
この図１２Ｅにおいて、データ部分「Ｙ」は輝度データＤＹＵinのみからなるデータであり、ハッチング部分はスロープ期間に対応しており、輝度データＤＹＵinとブランキングデータＬＢとからなり、輝度データＤＹＵinからブランキングデータＬＢ、あるいはその逆に滑らかに変化したスロープデータとなる。
【００９０】
また、遅延回路１７５の出力データＤＤＬは、図１２Ｆに示すように、切換スイッチ１７３の出力データＤＹＢがクロック信号ＣＬＫの４クロック分だけ遅延されたものとなる。
【００９１】
また、スロープ期間信号発生部１７８の遅延回路１７８ａを構成する遅延素子５８の出力信号ＳＤ８は、図１２Ｇに示すように、ブランキング信号ＳＢＬＫがクロック信号ＣＬＫの８クロック分だけ遅延されたものとなる。そのため、スロープ期間信号発生部１７８より出力されるスロープ期間信号ＳＳＬＰ（ＳＬＰ８）は、図１２Ｈに示すように、ローパスフィルタ１７４の出力データＤＳＬのスロープデータ（ハッチング部分）およびブランキングデータＬＢの期間ではローレベル「Ｌ」となり、その他の期間ではハイレベル「Ｈ」となる。
【００９２】
したがって、切換スイッチ１７６より出力される輝度データＤＹＵoutは、図１２Ｉに示すように、スロープ期間信号ＳＳＬＰがハイレベル「Ｈ」の期間で遅延回路１７５の出力データＤＤＬが取り出され、スロープ期間信号ＳＳＬＰがローレベル「Ｌ」の期間でローパスフィルタ１７４の出力データＤＳＬが取り出されたものとなる。つまり、輝度データＤＹＵoutは、映像期間とブランキング期間との境界部分がスロープデータによって滑らかにつながれたものとなる。そして、この場合のスロープ期間は２ｆs1レートのクロック信号ＣＬＫの８クロック分（１０％〜９０％のスロープ期間＝約１１０ｎｓ）となる。
【００９３】
なお、上述実施の形態においては、輝度データや色差データのブランキング期間にブランキングデータをディジタル的に挿入するものであるが、この発明はアナログ的に信号処理をするものにも同様に適用できることは勿論である。
【００９４】
【発明の効果】
この発明によれば、映像信号のブランキング期間にブランキングレベル信号を挿入する際に、映像信号の映像期間とブランキング期間との境界部分をローパスフィルタで形成されるスロープ信号によって滑らかにつなぐものであり、高調波ノイズの発生を軽減できる。また、ローパスフィルタに互いに異なる個数の直列的に接続された遅延素子からなる複数のローパスフィルタ部を設け、これらを選択的に使用することで、例えば固体撮像素子の水平駆動周波数が異なってもスロープ期間をほぼ同じくできる利益がある。
【図面の簡単な説明】
【図１】この発明の実施の形態としてのビデオカメラを示すブロック図である。
【図２】空間画素ずらし法を説明するための図である。
【図３】ブランキング回路を示すブロック図である。
【図４】ブランキング回路を示す図である。
【図５】ローパスフィルタの特性を示す図である。
【図６】ブランキング回路の動作を示す図である。
【図７】ブランキング回路の各部の信号波形を示す図である。
【図８】マルチＣＣＤ用のブランキング回路を示すブロック図である。
【図９】マルチＣＣＤに対応したフィルタ構成例を示す図である。
【図１０】ブランキング回路の動作（２fs1＝２８．６３６３６ＭＨｚ）を示す図である。
【図１１】ブランキング回路の動作（２fs1＝３６ＭＨｚ）を示す図である。
【図１２】ブランキング回路の動作（２fs1＝４５ＭＨｚ）を示す図である。
【図１３】従来のブランキング回路の一例を示す図である。
【図１４】従来のブランキング回路の動作を示す図である。
【符号の説明】
１００・・・ビデオカメラ、１０３Ｒ，１０３Ｇ，１０３Ｂ・・・ＣＣＤ固体撮像素子、１０４Ｒ，１０４Ｇ，１０４Ｂ・・・アナログプロセス回路、１０５Ｒ，１０５Ｇ，１０５Ｂ・・・Ａ／Ｄ変換器、１０６・・・プリプロセス回路、１０７Ｒ，１０７Ｇ，１０７Ｂ・・・アップコンバータ、１０８・・・色補正回路、１１１Ｒ，１１１Ｇ，１１１Ｂ・・・ニー・ガンマ補正回路、１１４・・・マトリックス回路、１１６Ｙ，１１６Ｒ，１１６Ｂ，１７０Ｙ・・・ブランキング回路、１１７Ｙ，１１７Ｒ，１１７Ｂ・・・Ｄ／Ａ変換器、１１８Ｙ，１１８Ｒ，１１８Ｂ・・・ポストフィルタ、１１９Ｙ，１１９Ｒ，１１９Ｂ・・・出力端子、１６１，１６２，１７１，１７１・・・入力端子、１６３，１６６，１７３，１７６・・・切換スイッチ、１６４，１７４・・・ローパスフィルタ、１６５，１７５・・・遅延回路、１６７，１７７・・・出力端子、１６８，１７８・・・スロープ期間信号発生部
Claims (5)
- 映像期間を越えてブランキング期間にまで信号が存在する第１の映像信号より上記映像期間の信号を取り出して出力すると共に、上記ブランキング期間にブランキングレベル信号を出力する第１の信号切換手段と、
上記第１の信号切換手段の出力信号よりスロープ信号を形成するローパスフィルタと、
上記ローパスフィルタにおける信号遅れに対応した時間だけ上記第１の信号切換手段の出力信号を遅延させる信号遅延手段と、
上記ブランキング期間を示すブランキング信号に基づいてスロープ期間を決めるスロープ期間信号を発生するスロープ期間信号発生手段と、
上記スロープ期間信号発生手段で発生される上記スロープ期間信号に基づき、上記スロープ期間では上記ローパスフィルタの出力信号を取り出し、上記スロープ期間を除く上記ブランキング期間では上記ローパスフィルタの出力信号または上記信号遅延手段の出力信号を取り出し、上記スロープ期間を除く上記映像期間では上記信号遅延手段の出力信号を取り出して第２の映像信号を得る第２の信号切換手段と
を備えることを特徴とする映像信号処理回路。 - 上記ローパスフィルタは、互いに異なる個数の直列的に接続された遅延素子からなる複数のローパスフィルタ部と、上記複数のローパスフィルタ部を切り換えるフィルタ切換手段とを有する
ことを特徴とする請求項１に記載の映像信号処理回路。 - 固体撮像素子と、
上記固体撮像素子より出力される撮像信号を処理して映像期間を越えてブランキング期間にまで信号が存在する第１の映像信号を得る撮像信号処理手段と、
上記撮像信号処理手段より出力される上記映像信号より上記映像期間の信号を取り出して出力すると共に、上記ブランキング期間にブランキングレベル信号を出力する第１の信号切換手段と、
上記第１の信号切換手段の出力信号よりスロープ信号を形成するローパスフィルタと、
上記ローパスフィルタにおける信号遅れに対応した時間だけ上記第１の信号切換手段の出力信号を遅延させる信号遅延手段と、
上記ブランキング期間を示すブランキング信号に基づいてスロープ期間を決めるスロープ期間信号を発生するスロープ期間信号発生手段と、
上記スロープ期間信号発生手段で発生される上記スロープ期間信号に基づき、上記スロープ期間では上記ローパスフィルタの出力信号を取り出し、上記スロープ期間を除く上記ブランキング期間では上記ローパスフィルタの出力信号または上記信号遅延手段の出力信号を取り出し、上記スロープ期間を除く上記映像期間では上記信号遅延手段の出力信号を取り出して第２の映像信号を得る第２の信号切換手段と
を備えることを特徴とするビデオカメラ。 - 上記ローパスフィルタは、互いに異なる個数の直列的に接続された遅延素子からなる複数のローパスフィルタ部と、上記複数のローパスフィルタ部を切り換えるフィルタ切換手段とを有する
ことを特徴とする請求項３に記載のビデオカメラ。 - フィルタ切換手段は、上記固体撮像素子の水平駆動周波数に応じて、上記複数のローパスフィルタ部を切り換える
ことを特徴とする請求項４に記載のビデオカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09161296A JP3791044B2 (ja) | 1996-04-12 | 1996-04-12 | 映像信号処理回路およびそれを有するビデオカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09161296A JP3791044B2 (ja) | 1996-04-12 | 1996-04-12 | 映像信号処理回路およびそれを有するビデオカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284602A JPH09284602A (ja) | 1997-10-31 |
| JP3791044B2 true JP3791044B2 (ja) | 2006-06-28 |
Family
ID=14031400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09161296A Expired - Fee Related JP3791044B2 (ja) | 1996-04-12 | 1996-04-12 | 映像信号処理回路およびそれを有するビデオカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3791044B2 (ja) |
-
1996
- 1996-04-12 JP JP09161296A patent/JP3791044B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09284602A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2931520B2 (ja) | 単板式カラービデオカメラの色分離回路 | |
| KR20090087811A (ko) | 촬상 장치, 화상 처리 장치, 화상 처리 방법, 화상 처리방법의 프로그램 및 화상 처리 방법의 프로그램을 기록한기록 매체 | |
| JPH07298275A (ja) | ビデオカメラの信号処理回路 | |
| KR920001009B1 (ko) | 촬상장치 | |
| JP4320657B2 (ja) | 信号処理装置 | |
| JP4212134B2 (ja) | 画像信号処理装置 | |
| JPH0884348A (ja) | 撮像装置 | |
| EP0746166B1 (en) | Image sensing apparatus and method | |
| JP3791044B2 (ja) | 映像信号処理回路およびそれを有するビデオカメラ | |
| US6762799B2 (en) | Image data synchronizing apparatus and method | |
| JPH10108208A (ja) | 固体撮像素子の撮像出力の輪郭強調方法 | |
| JPH0823541A (ja) | カラー撮像装置 | |
| US6266101B1 (en) | Y/C separator | |
| JP2698404B2 (ja) | 輝度信号処理装置 | |
| JP3806968B2 (ja) | ビデオカメラ | |
| JP2564265B2 (ja) | 固体撮像装置 | |
| JP3869870B2 (ja) | 映像信号処理装置 | |
| JP3663766B2 (ja) | 映像信号処理装置 | |
| JP2650062B2 (ja) | カラー撮像装置 | |
| JP4515546B2 (ja) | 画像信号処理装置およびこの装置を備えた電子スチルカメラ | |
| JP3525445B2 (ja) | ディジタル信号処理カメラ | |
| JP4348789B2 (ja) | 撮像装置 | |
| JP3542396B2 (ja) | 撮像装置及び撮像方法 | |
| JP2001177767A (ja) | 画像データ・フィルタリング装置および方法 | |
| JPH0583598A (ja) | 非線形処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |