JP3787067B2 - 赤外線検出装置 - Google Patents
赤外線検出装置 Download PDFInfo
- Publication number
- JP3787067B2 JP3787067B2 JP2000386974A JP2000386974A JP3787067B2 JP 3787067 B2 JP3787067 B2 JP 3787067B2 JP 2000386974 A JP2000386974 A JP 2000386974A JP 2000386974 A JP2000386974 A JP 2000386974A JP 3787067 B2 JP3787067 B2 JP 3787067B2
- Authority
- JP
- Japan
- Prior art keywords
- detection unit
- voltage
- integration
- circuit
- infrared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、入射赤外線による検出部の温度変化を温度センサで検出し、検出部からの電気信号を信号処理回路にて積分処理したのち出力する赤外線検出装置に関するものである。
【0002】
【従来の技術】
図11(a)及び(b)は、一般的な赤外線撮像素子の一例として、Proc.SPIE vol.3698の556頁〜564頁に記載された赤外線撮像素子の検出部の構造を示す概略図である。赤外線撮像素子の検出部901において、温度センサとなるPN接合ダイオード902は、2本の長い支持脚1101によってシリコン基板1102に設けられた中空部1103の上に支持されており、ダイオード902の電極配線1104が支持脚1101に埋め込まれている。中空部1103は、ダイオード902とシリコン基板1102との間の熱抵抗を高めて、断熱構造を形成している。ダイオード902は、基板1102と独立した層にする必要があるので、SOI基板を用いてSOI層上に形成されており、SOI層下の埋め込み酸化膜は中空構造を支持する構造体の一部になっている。また、ダイオード部に熱的に接触している赤外線吸収構造1106が、図の上方から入射する赤外線を効率良く吸収できるように、支持脚1101の上方に張り出した構造となっている。尚、図11(b)では下部の構造を判りやすくするため、図の前方の部分での赤外線吸収構造を除いて描いてある。
【0003】
赤外線が検出部901に入射すると、赤外線吸収構造1106で吸収され、上記の断熱構造により検出部901の温度が変化し、温度センサとなるダイオード902の順方向電圧特性が変化する。このダイオード902の順方向電圧特性の変化量を、所定の検出回路で読み取ることにより、入射した赤外線量に応じた出力信号を取出すことができる。2次元赤外線撮像素子では、検出部901が多数配列されており、それらを順にアクセスしていく構造となっている。このような素子では検出部901間の特性均一性が重要である。ダイオードの順方向電圧やその温度依存性は固体間のバラツキが非常に小さく、2次元赤外線撮像素子にとって温度センサにダイオードをもちいることは特性均一性を図る上で特に有効である。
【0004】
図9は、上記のような赤外線撮像素子において用いられる、従来の検出回路の主要部を示す回路図である。図9において、901は検出部、902は温度センサとなるPN接合ダイオード、903はダイオードに一定電流を順方向に供給するための電流源、904は温度センサの電源線、916は電気信号を積分処理するための積分回路、918はサンプルホールド回路である。
【0005】
積分回路916は、検出部からの電圧信号を電流に変換するMOSトランジスタ905、MOSトランジスタ905のソース電圧Vsを供給するバイアス線906、積分容量907、積分容量907を電源線909から電圧Vrefにリセットするためのリセットトランジスタ908を備えている。また、サンプルホールド(S/H)回路918は、MOSトランジスタ910とS/H容量911を備えている。トランジスタ908とトランジスタ910のゲートにはそれぞれクロックΦrstとΦshが与えられる。
【0006】
図9に示す検出回路の動作を説明する。赤外線が検出部901に入射して検出部901の温度が変化すると、電流源903により定電流駆動されたダイオード902の順方向電圧が変化し、検出部901と電流源903の接続点の電圧Vinが変化する。尚、ダイオード902の直列個数が増えれば、Vinの変化量も大きくなる。そして、このVinの変化量に応じた出力が、積分回路916とサンプルホールド回路918によって、次のようにして取出される。
【0007】
図10はクロックΦrstとクロックΦshと積分容量907の両端の電圧の関係を示したタイミングチャートである。図10の時刻t1においてΦrstがローレベルとなると、積分回路916内のリセットトランジスタ908が導通し、積分容量907は電源線909から電圧Vrefに充電される。続いて、Φrstがハイレベルとなると、リセットトランジスタ908が非導通状態となり、積分容量907の電位はトランジスタ905を流れる電流により次第に低下していく。この割合はトランジスタ905のゲート電圧Vin、即ち、検出部901からの電圧により変化する。基準となる赤外線入射状態(一般には室温背景光入射状態)に対応する放電特性を、図10の1001で示された線とすると、ゲート電圧Vinが上がった場合はより放電して1002で示された線となり、逆の場合は、1003で示された線となる。そして、所定の時間が経過すると、サンプルホールド回路918のクロックΦshがハイレベルとなり、トランジスタ910が導通して、積分容量907の両端の電圧がS/H容量911に伝えられる。サンプルホールドされた電位は図示しないバッファアンプ等を介して外部に出力される。
【0008】
このように、従来の検出回路において、検出部の電気信号を積分処理するための積分回路916は、トランジスタ905と積分容量907によって構成されており、トランジスタ905のゲートに入力される電圧変化が電流に変換され、積分容量907に蓄積される。この積分回路の利得Giと等価雑音帯域幅Bnは次のようになる。
【0009】
この積分回路の利得Giは、
Gi = gm Ti / Ci (1)
で表される。ここで、gmはトランジスタ905の相互コンダクタンス、Ciは積分容量、Tiは積分時間である。積分時間Tiは、Φrstがハイレベルになってから、Φshがローレベルになるまでの時間である。
【0010】
そして、トランジスタのサイズとプロセス条件で決まる利得係数をβとおくと、gmは次式で表される。
gm = √(2 I β) (2)
ここで、Iは基準となる赤外線入射状態でトランジスタ905を流れる電流で、積分時間終了時の積分容量907の電位降下量をVhとすると、
Vh = I Ti / Ci (3)
で与えられる。したがって、積分回路の利得Giは、次式で表すことができる。
Gi= √(2 Ti β Vh / Ci ) (1’)
【0011】
また、トランジスタ905のしきい値電圧をVth、ソース電圧をVsとすると
I =β(Vin − Vs −Vth ) 2 / 2 (4)
である。このような積分回路の等価雑音帯域幅Bnは、次式で表すことができる。
Bni = 1/(2 Ti) (5)
【0012】
また、積分回路916として、図9に示した回路の他に、演算増幅器に負帰還を施し、その負帰還経路に積分容量をもうけた回路も用いられている。図12にその代表例を示す。この回路は菅野卓雄桜井貴康監訳による“MOS LSI設計入門”の233頁の図8.13(a)に記載されているものに、積分容量1201を積分時間ごとに積分容量をリセットするリセットトランジスタ1202を付加したものである。ここで1203は演算増幅器、1204は入力抵抗Rin、1205は入力端子で図9の検出部901と電流源903の接続点に接続される。1206は、積分器の出力端子で、図9に示すS/H回路に接続される。1207はバイアス端子である。
【0013】
演算増幅器1203は、理想的には無限大入力インピーダンス、無限大電圧利得、0出力インピーダンスであるが、実際にはいずれも有限の値をもち、その代表的な内部回路構成は図13のようになっている。図13の回路は菅野卓雄 桜井貴康 監訳による“MOS LSI設計入門”の224頁の図8.4に記載されているものである。ここで1301は差動電圧増幅器、1302は電圧増幅器、1303は、位相補償用コンデンサ、1304は出力インピーダンスを下げる為の出力バッファアンプである。図12の回路の応答特性Avは演算増幅器の開ループ利得をGoとして、次式で表される。
Av = − Go { 1−exp(−Ti / Tc ) } (6)
ここで、Tc = Rin Ci ( 1+ Go ) (7)である。
もし積分する周波数帯域内でTcが積分時間Tiに比べ十分大きければ
Av〜Ti / (Rin Ci ) (8)
となり、積分動作が実現できる。
【0014】
【発明が解決しようとする課題】
しかしながら、上記従来の赤外線検出装置では以下のような問題があった。
1.図11に示す検出部901において、ダイオード902と基板1102は、完全に断熱されて、検出部901の出力電圧が基板1102の温度変化の影響を受けないことが理想である。しかし、支持脚1101と中空部1103による断熱構造の熱抵抗は有限値をもつため、検出部901の出力電圧は基板1102の温度変化によっても変化する。このため、検出動作を行っているときに、赤外線撮像装置の環境温度が変化して基板1102の温度が変化すると、検出部902の出力も変化してしまう。この環境温度の変化による出力変動は、入射赤外線の変化と区別がつかないため、赤外線の測定精度を低下させる。
【0015】
2.また、図9に示すように、MOSトランジスタと積分容量により構成された積分回路を用いて検出を行った場合、ダイオード902の電源線904の電圧変動、又はトランジスタ905のソース電圧Vsの変動により、(4)式で表される電流Iが変化するので、積分回路の出力電圧(Vref−Vh)と利得Giが変化してしまう。
【0016】
3.図9に示す積分回路を用いた場合、さらに、基準となる赤外線入射状態でも、図10に示すように、積分容量907の電位は積分時間内にリセット電圧VrefからVhだけ低下するので、低電圧駆動化が困難である。特に高感度化を図る為に電流Iを増加させて積分回路の利得Giを上昇させたり、低雑音化を図る為に積分時間Tiを長くすると、(3)式からVhが大きくなるので、低電圧駆動化は一層困難となる。
【0017】
4.一方、図12に示すような、演算増幅器の負帰還経路に積分容量を設けた積分回路を用いれば、基準となる赤外線入射状態における電圧降下Vhをなくすことができるため、低電圧駆動化は可能となる。しかし、積分動作を実現するためには、積分する周波数帯域内でTcを積分時間Tiに比べ十分大きくする必要があり、この為には、図13のような高電圧利得、低出力インピーダンスの演算増幅器を用いなければならない。したがって、回路構成が図9に示す検出回路に比べて複雑になってしまう。また、入力抵抗1204が別途必要であるため、この抵抗で発生する熱雑音が高S/N比を実現する上での障害となるという問題もある。
【0018】
本発明は、上記のような問題点を解決する為になされたものであり、環境温度や電源電圧の変動に対しても出力の変化が少なく、 電源電圧を上げることなく、高感度、低雑音の検出特性を簡単な回路構成で実現できる赤外線検出装置を提供することを目的としている。
【0019】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体装置は、検出部と、前記検出部に定電流を供給する定電流源と、前記検出部からの電気信号を一定時間積分して出力する積分回路とを備えた赤外線検出装置であって、
前記検出部は、断熱構造と赤外線吸収構造を備える温度センサを有する第1の検出部と、断熱構造を備えない温度センサを有する第2の検出部とを備え、
前記積分回路は、前記第1の検出部と前記第2の検出部からの信号電圧の差を電流に変換する差動電圧電流変換アンプと、前記差動電圧電流変換アンプに接続され、周期的に一定電圧にリセットされる積分容量とを備えており、
前記差動電圧電流変換アンプが、負帰還接続なしの状態で動作し、かつ、前記差動電圧電流変換アンプの出力インピーダンスと前記積分容量のキャパシタンスの積である時定数が、前記積分回路の積分時間の5倍以上であることを特徴とする。
【0020】
本発明によれば、第1の検出部と第2の検出部の差分を取ることにより、電源電圧や環境温度の変化による出力変動をなくすことができる。また、演算増幅器を用いることなく簡単な回路で積分回路を構成することができ、かつ、積分容量のリセット電圧を大きくすることなく積分利得の増大を図ることができる。即ち、従来に比べ低電圧駆動化を実現することができる。
【0021】
前記温度センサは、少なくとも1個のPN接合ダイオード又はショットキバリアダイオードから形成し、前記定電流源は、順方向電流を流すように前記温度センサに接続することが好ましい。これにより、温度センサの個体間の特性ばらつきを小さくして、本発明の赤外線検出装置を2次元撮像素子に適用した場合の均一性の向上をはかることができる。
【0022】
さらに、前記差動電圧電流変換アンプは、1個の電流源と、前記電流源に接続された実質的に2個のドライバトランジスタと、互いにカレントミラー接続され、前記ドライバトランジスタの負荷となるように接続された実質的に2個の負荷トランジスタとから構成することができる。こうした構成を用いることにより、演算増幅器を用いた積分回路に比べ、簡単な回路構成で積分回路を構成することができる。
【0023】
また、赤外線検出装置の雑音支配要因が、検出部からの雑音である場合、前記第2の検出部と前記差動電圧電流変換アンプの間に、低域通過フィルタを備えることが好ましい。これにより、第1の検出部と第2の検出部の差動を行うことによる検出部からの雑音増大を抑制することができる。一方、赤外線検出装置の雑音支配要因が装置外からの同期性雑音の場合には、差動により雑音を除去することができるため、低域通過フィルタを付けない方が好ましい。
【0024】
前記低域通過フィルタの等価雑音帯域幅は、前記積分回路の等価雑音帯域幅の1/5以下であることが好ましく、これにより、検出装置の雑音の支配要因が検出部からの雑音で、かつ白色雑音スペクトルである場合、検出装置の雑音にしめる第2の検出部からの雑音寄与を10%以下にすることができる。
【0025】
さらに、前記低域通過フィルタを、スイッチトキャパシタフィルタとすれば、環境温度変動や電源電圧変動のみをモニタするのに必要な狭帯域低域通過フィルタが集積回路に適したかたちで実現することができる。
【0026】
前記低域通過フィルタは、容量とPN接合ダイオードの微分抵抗で構成しても良く、この場合にも、環境温度変動や電源電圧変動のみをモニタするのに必要な狭帯域低域通過フィルタを集積回路に適したかたちで実現することができる。
【0027】
また、前記PN接合ダイオード又は前記ショットキバリアダイオードを、SOI層に形成すれば、温度センサ直下の基板を中空にした断熱構造が容易に形成できる。
【0028】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。尚、従来と同一又は対応する部材には、図9乃至12と同一の符号を付している。
実施の形態1.
図1は、本発明の実施形態1に係る赤外線検出装置の検出回路を示す回路図である。本実施の形態において、検出回路は、断熱構造を有する第1の検出部901と、断熱構造を有しない第2の検出部101と、第1及び第2の検出部に一定電流を順方向に供給するための電流源903及び103と、第2の検出部102に接続した低域通過フィルタ105と、第1の検出部901と第2の検出部101の信号電圧の差を電流に変換して積分するための積分回路106と、サンプルホールド回路918を備えている。第1及び第2の検出部には、温度センサであるPN接合ダイオード又はショットキバリアダイオード902が形成されている。尚、この図では、ダイオードが2個直列に接続された場合を示しているが、ダイオードの個数は特に限定されるものではない。
【0029】
第2の検出部101は、断熱構造を有しておらず、素子環境温度の変化及び電源電圧の変化をモニタするものである。断熱構造を有しない検出部を形成するには、例えば、図11(a)(b)に示した検出器の構造において、基板1102に中空部1103を形成しないか、あるいは支持脚1101の長さを第1の検出部に比べ充分短くすれば良い。第2の検出部101に含まれるダイオード102、及びこれに接続した電流源103の構成は、赤外線を検知するための第1の検出部901に対応するダイオード902及び電流源903の構成と同一のものを用いることができる。尚、温度センサに順方向バイアスされたダイオードを用いることは、本発明の赤外線検出装置を2次元撮像素子に適用した場合の特性均一性向上に有効である。
【0030】
また、積分回路106は、第1の検出部902から出力された信号電圧V1と第2の検出部101から出力された信号電圧V2とを入力側に接続した差動電圧電流変換アンプ104と、差動電圧電流変換アンプ104の出力側に接続された積分容量907と、積分容量907を周期的に電圧Vrefにリセットするように接続されたリセットトランジスタ908を備える。差動電圧電流変換アンプ104は、負帰還なしの状態で接続されており、その出力インピーダンスと積分容量907のキャパシタンスCiとの積(=時定数)が積分時間Tiの5倍以上となるように設定されている。
【0031】
積分回路106の出力(=積分容量907の入力端)には、サンプルホールド用トランジスタ910とサンプルホールド容量911から成るサンプルホールド回路918が接続されている。リセットトランジスタ908及びサンプルホールド用トランジスタ911のゲートには、従来と同様に、クロックΦrst及びΦshが入力されている。
【0032】
以下、本実施の形態における検出回路の動作について説明する。赤外線が入射すると、第1の検出部901からは、入射赤外線量、環境温度変化、及び電源電圧変化に対応した出力電圧V1が出力され、第2の検出部101からは、低域通過フィルタ105を介して、環境温度変化及び電源電圧変化に対応した出力電圧V2が出力される。出力電圧V1と出力電圧V2が差動電圧電流変換アンプに入力すると、次式で表される出力電流Ioutが出力される。ここで、gmは、差動電圧電流変換アンプの相互コンダクタンスである。
Iout=gm(V2−V1) (9)
【0033】
したがって、出力電圧V1及びV2の両者に等しく現れる環境温度変化や電源電圧変化の成分は出力電流Ioutから除去され、Ioutは入射赤外線のみに依存した値となる。この出力電流Ioutにより積分容量907の充放電が行われる。
【0034】
図2は、クロックΦrstとクロックΦshと積分容量907の両端の電圧の関係を示したタイミングチャートである。時刻t1にΦrstがローレベルになると、リセットトランジスタ908がオンになって、リセット電圧Vrefが積分容量907に書き込まれる。続いて、Φrstがハイレベルになると、リセットトランジスタ908が非導通状態となって、積分容量907の電位は差動電圧電流変換アンプ104からの出力電流により変化する。そして、時刻t2にΦshがハイとなって、積分容量の両端電圧に対応した値がサンプルホールドされる。Φrstがハイレベルになってから、Φshがローレベルになるまでの時間が積分時間Tiである。
【0035】
基板温度と同じ環境温度の背景赤外線入力では、電圧V1とV2がほぼ等しくなるため、Ioutはほぼゼロとなって、積分容量907の両端の電圧は積分時間内でほとんど変化しない(グラフ201)。これに対し、環境温度と異なる温度物体からの赤外線が第1の検出部901に入力すると、電圧V1がV2に比べて増加又は減少して、Ioutが正又は負の値を持ち、積分容量907の両端の電圧が変化する(グラフ202又は203)。積分時間Ti経過後に、積分容量907の電位がサンプルホールド回路918によってサンプルホールドされる点は従来と同じである。
【0036】
本実施の形態における赤外線検出器によれば、図9に示すような従来の赤外線検出器と異なり、積分利得Gdiを増加させると同時に、低電圧駆動化を図ることが可能となる。積分回路106の利得Gdiと等価雑音帯域幅Bndiはそれぞれ次式で表される。
Gdi = gm Ti / Ci (10)
Bndi = 1/(2 Ti) (11)
これらは、従来の赤外線検出装置の検出回路における(1)、(5)式と同様である。しかし、従来と異なり、基準となる赤外線入射状態で電流が流れず、定常的な電圧降下成分Vhがゼロとなる。したがって、積分利得Gdiを増加させる場合であっても、低電圧駆動化を図ることが可能である。
【0037】
また、本実施の形態においては、負帰還をしない状態の差動電圧電流変換アンプ104を用いて積分回路を構成しているため、図12で示すような演算増幅器を用いた積分回路に比して回路構成を大巾に簡略化することができる。以下、差動電圧電流変換アンプ104が積分動作をすることについて説明する。一般の帰還を施していない電圧増幅器の入出力応答特性Avは、電圧増幅器の相互コンダクタンスをgm、出力インピーダンスをRout、積分時間をTiとして、
Av =gm Rout{ 1−exp(−Ti / Ta ) } (12)
Ta= Rout Ci (13)
で表される。ここで、Taは時定数である。
Ta≫Ti (14)
であれば、
Av = gm Rout Ti / Ta= gm Ti / Ci (15)
となり、積分器の応答特性となる。
【0038】
(14)式は、出力インピーダンスRoutと積分容量の積で表される時定数が積分時間に比べ充分長いことを示している。例えば、時定数Taを積分時間Tiの少なくとも5倍以上とすれば、積分器の応答特性からのずれを10%以内とすることができる。時定数Taを大きくするためには、出力インピーダンスRoutが非常に大きな電圧増幅器を使えばよい。一般に、電圧利得gm・Routの大きな負帰還を用いない単一のアンプは、出力インピーダンスRoutが大きくなる。例えば、図13に示した演算増幅器のうちの差動アンプ1301のみを取出して、図1に示すように負帰還や入力抵抗無しで接続することにより、差動電圧電流変換アンプ104を構成することができる。したがって、本実施の形態によれば、図12に示した従来の積分回路よりも遥かに簡単な回路構成によって、積分回路を構成することができる。
【0039】
図3(a)(b)は、この発明の差動電圧電流変換アンプ104に適した具体的回路の例を示す回路図である。これらの回路は、演算増幅器内の差動アンプ1301によく用いられるものであり、P.E. ALLENとD.R.HOLBERG著“CMOS Analog Circuit Design”の274〜275頁に記載されているものである。この差動電圧電流変換アンプ104は、ゲート305及び306が信号電圧V1及びV2の入力端子となるドライバトランジスタ対301と、ドライバトランジスタ対のドレインと電源線304(又はアース)の間に設けられ、互いにカレントミラー接続された負荷トランジスタ対302と、ドライバトランジスタ対301のソースに接続された電流源を構成するトランジスタ303を備える。トランジスタ303のゲートにはバイス電圧VGが与えられている。出力端子307は、ドライバトランジスタ対301の一方のドレインに接続されている。
【0040】
図3(a)は、ドライバトランジスタと電流源をNMOSで、負荷トランジスタをPMOSで構成したものであり、図3(b)はこれらの関係を逆にしたものである。尚、上記説明でカッコ内は図3(b)に対応した表記である。この回路の出力インピーダンスRoutは、ドライバトランジスタと負荷トランジスタの飽和領域のドレインソース間抵抗をそれぞれRdsd,Rdslとすると、
Rout = Rdsd・Rdsl / (Rdsd + Rdsl ) (16)
で表される。本発明の積分回路を、Proc.SPIE vol.3698の556頁〜564頁に示されたような2次元の赤外線撮像素子に適用する場合、駆動条件の制約から積分時間Tiは大きくて50μsec程度である。また、集積回路としてくみこむ面積上の制約から積分容量107のキャパシタンスCiは大きくても約30pFである。従って、(13) 式で示される時定数を積分時間Tiの5倍である250μsecとすると、出力抵抗Routは8.3MΩ以上であればよいことになる。図3(a)(b)のトタンジスタは全て飽和領域で動作するので、チャネル長を充分長く(例えば20μm以上)することで、ドレイン・ソース間抵抗は無限大に近くになり、上記要求を充分みたすことができる。
【0041】
ところで、本実施の形態において、低域通過フィルタ105は、第2の検出部101を設けることによる雑音の増大を防止する役割を果たしている。一般に、高S/Nを目指す赤外線検出器では、電源系の雑音は電源回路で充分低減されており、検出部からの雑音が装置の雑音主成分となる。従って、同一構成の第1の検出部901と第2の検出部101の出力を差動回路に入力すると、両者の雑音は無相関であるので、雑音は従来の√2倍になる。一方、環境温度変化による検出部出力変化や、環境温度変化に伴う電源回路特性変動による電源電圧の変化は、その変動が一般に秒オーダ以上の緩やかなものである。したがって、それをモニタする第2の検出部101の帯域は、赤外線を検出する第1の検出部901に必要な帯域にくらべて充分狭くてもよい。そこで、第2の検出部101の出力と差動電圧電流変換アンプ104の入力端子の間に低域通過フィルタ105を入れ、環境温度や電源回路のドリフト等による電圧変動のみを通過するようにすれば、第2の検出部101からの雑音を抑制し、差動による雑音増加を抑制することができる。
【0042】
低域通過フィルタ105の等価雑音帯域幅として好ましい範囲について説明する。第1の検出部901、第2の検出部101の雑音電圧密度を、各々、Vn1 [V/√Hz]、 Vn2 [V/√Hz]とする。また、第1の検出部901に対する赤外線検出装置の等価雑音帯域幅をBn1 [Hz]、第2の検出部101に対する赤外線検出装置の等価雑音帯域幅をBn2 [Hz]とする。雑音電圧密度が白色雑音であるとすると、積分後観測される雑音電圧実効値En[Vrms]は、次式で表される。
En = √ ( Vn1 2 Bn1 + Vn2 2 Bn2 ) (17)
【0043】
第1の検出部901、及び第2の検出部901の電気的構成は同じであるから、Vn1及びVn2は、
Vn1〜Vn2 = Vn (18)
とおくことができる。また、低域通過フィルタ105により、Bn2がBn1の1/m倍になっているとすると、(17)式は、次の(19)式となる。
En = Vn √ {( 1+1/m ) Bn1} (19)
したがって、
1/ m≦1/5 (20)
であれば、
Vn √Bn1≦En≦1.1 Vn √Bn1 (21)
となり、第2の検出部901の雑音寄与は、積分後の雑音出力の1/10以下となり、ほぼ無視できる。即ち、低域通過フィルタ105の等価雑音帯域幅は、積分回路106の等価雑音帯域幅の1/5以下とすることが好ましく、これにより第2の検出部901の雑音寄与を無視できるレベルまで低減することができる。
【0044】
さて、積分時間Tiが50μsecとすると、(11)式から積分回路の等価雑音帯域幅Bndiは約10kHzとなる。よって、低域通過フィルタ105の等価雑音帯域幅は、(20)式から2kHz以下にしなければならない。低域通過フィルタ105としては、図4に示すような、抵抗401と容量402を接続して形成したフィルタが最も簡単である。入力端子403と出力端子404は、抵抗401の両端に接続されている。容量402は、その一方の端子が抵抗401と出力端子404の間に接続され、他方の端子がアースに接続されている。このフィルタの等価雑音帯域幅は、抵抗401の抵抗値をR、容量402のキャパシタンスをCとして、1/(4RC)で表される。集積回路に組み込むためには、容量402のキャパシタンスCは30pF程度以下にする必要がある。よって、抵抗Rは、4MΩ以上でなければならない。しかしながら、このような大きな抵抗を通常の集積回路工程で用いられる拡散層あるいは成膜材料で形成するのは一般に難しい。
【0045】
そこで、本発明においては、低域通過フィルタ105として、図5に示すようなスイッチトキャパシタフィルタを用いることが好ましい。スイッチトキャパシタフィルタの原理は、菅野卓雄 桜井貴康 監訳による“MOS LSI設計入門”の231頁〜232頁に記載されている。その構成は、次の通りである。2つのMOSトランジスタ501及び502が直列接続されており、その両端に入力端子403及び出力端子404が接続されている。そして、トランジスタ501及び502の接続点と、トランジスタ502の出力側とは、各々、容量503及び504を介してアースと接続されている。
【0046】
2つのMOSトランジスタ501及び502のゲートには、互いに重なることのないクロックΦ1、Φ2が加えられており、フィルタの入力端子403から出力端子404に向かって電荷の移動を行わせている。これにより、見かけ上、RCフィルタの抵抗の代わりを行わせる。クロックΦ1、Φ2の周波数をfsc、容量503の値をCscとすると、等価抵抗Rscは、
Rsc = 1/ ( fsc Csc ) (22)
で表される。従って、フィルタの出力側に接続された容量504の値をC0として、図5のフィルタの等価雑音帯域幅Bnfは
Bnf = 1/ ( 4 Rsc Co ) = fsc Csc / (4 Co) (23)
で表される。Coは、差動電圧電流変換アンプの入力容量と考えると、代表的な値は数pFである。ここで仮にCoの値として5pFを想定する。fscとして、2次元の赤外線撮像素子でよく用いられる水平走査周波数15.75kHzを想定すると、Cscが2.5pF以下の場合、Bnfは先に述べた要求値2kHzを下回ることができる。集積回路内で充分実現可能な値でCscをさらに小さくしていくことで、より帯域の減少が図ることができる。
【0047】
図6は、図1の回路の低域通過フィルタ105にスイッチトキャパシタフィルタを適用した場合の具体的回路例である。図6において、検出部の回路と、サンプルホールド回路は省略している。図6において、601と602はON抵抗を減少させるためにトランスミッションゲート構成としたMOSスイッチであり、機能的にはそれぞれ図5のトランジスタ501及び502と同じ働きをし、容量603及び604とあわせてスイッチトキャパシタフィルタを構成している。尚、容量604は、差動電圧電流変換アンプ104の入力容量で代用してもよい。スイッチトキャパシタフィルタの入力端子605は、第2の検出部101の出力に接続される。
【0048】
また、MOSスイッチ607及び608と容量603及び604からなる回路の入力端子606に、第1の検出部901の出力が接続されている。第1の検出部901に接続した前記回路の構成は、MOSスイッチのドレインソース間をショートしていることを除いて、第2の検出部101の接続されたスイッチトキャパシタフィルタと同様のトランスミッションゲート構成をとっている。これは、クロックφ1, クロックφ2のクロストーク等の影響を、差動電圧電流変換アンプの2つの入力端子に等しく現れるようにしてキャンセルし、差動後の出力に現れないようにするためである。
【0049】
図7に、低域通過フィルタ105の他の例として、ダイオードを用いたフィルタ回路を示す。図7において、701はダイオード、702は容量Coである。このフィルタでは、図4における抵抗401の代りに、ダイオード701が用いられている。ダイオードの微分抵抗Rdは、順方向電流をIf、逆方向飽和電流をIsとして、
Rd = kT / { q ( If + Is )} (24)
で表される。ここでkはボルツマン定数、Tは温度、qは素電荷である。図7 の回路を、図1のフィルタ105として用い、差動電圧電流変換アンプ104として、図3(a)(b)のようなMOS回路を用いた場合、その入力インピーダンスは無限大に近いので、(24)式の順方向電流をIfは、ほぼゼロと考えることができる。したがって、室温T=300Kにおいて、
Rd〜26mV / Is (25)
となる。集積回路に組み込む場合、PN接合ダイオードではIsとして1nA以下を容易に達成できる。従って、この時、Rdとして、26MΩ以上の大きな値が得られ、低域通過フィルタの等価雑音帯域幅減少に非常に好都合である。必要であれば、ダイオード701を複数個直列又は並列接続してRdを調整してもよい。
【0050】
実施の形態2.
赤外線検出装置のS/Nをきめている雑音成分の主成分が、検出部からの雑音ではなく、電源系からの同期性雑音である場合がある。例えば、検出装置外に大きな雑音発生要因があるような場合であって、具体的には、自動車等に装置を搭載した場合がある。このような場合、第1の検出部901と第2の検出部101の共通電源線904に等しく同相の雑音が重畳しているので、第2の検出部101の出力に低域通過フィルタ105をいれると、差動電圧電流変換アンプ104の2つの入力に現れる電源からの雑音成分が異なり、差動後の出力にも雑音が現れることになる。そこで、低域通過フィルタ105を省いた図8のよう回路構成とすることで、電源系からの同期性雑音を除去することができる。尚、この回路でも、環境温度変動による出力変動が抑制されることは同じである。
【0051】
上記の実施形態では、検出部を構成するダイオードの具体的構造には言及しなかったが、従来と同じくSOI層に形成することが好ましい。また、温度センサを構成するダイオードをショットキバリアとしてもよく、温度により抵抗値が変化するボロメータとしてもよい。また、上記実施の形態では、積分容量907に直接サンプルホールド回路918を接続する構成としたが、積分容量907とサンプルホールド回路918の間に、バッファアンプ等を介在させてもよい。
【0052】
【発明の効果】
本発明によれば、断熱構造と赤外線吸収構造を備える温度センサを有する第1の検出部と、断熱構造を備えない温度センサを有する第2の検出部を形成し、第1の検出部と第2の検出部からの信号電圧の差を電流に変換する差動電圧電流変換アンプを負帰還接続なしの状態で動作させて積分回路を構成したため、電源電圧や環境温度の変化による出力変動をなくし、簡単な回路で積分回路を構成すると共に低電圧駆動化を図ることができる。
【0053】
また、温度センサを、少なくとも1個のPN接合ダイオード又はショットキバリアダイオードから形成することにより、温度センサの個体間の特性ばらつきを小さくして、本発明の赤外線検出装置を2次元撮像素子に適用した場合の均一性の向上をはかることができる。
【0054】
さらに、前記差動電圧電流変換アンプを、電流源に接続された実質的に2個のドライバトランジスタと、互いにカレントミラー接続された実質的に2個の負荷トランジスタとから構成することにより、簡単な回路構成で積分回路を構成することができる。
【0055】
また、赤外線検出装置の雑音支配要因が、検出部からの雑音である場合、前記第2の検出部と前記差動電圧電流変換アンプの間に、低域通過フィルタを備えることにより、第1の検出部と第2の検出部の差動を行うことによる検出部からの雑音増大を抑制することができる。
【0056】
さらに、低域通過フィルタの等価雑音帯域幅を、積分回路の等価雑音帯域幅の1/5以下にすることにより、検出装置の雑音にしめる第2の検出部からの雑音寄与を10%以下にすることができる。
【0057】
また、低域通過フィルタを、スイッチトキャパシタフィルタ、又は容量とPN接合ダイオードの微分抵抗で構成すれば、環境温度変動や電源電圧変動のみをモニタするのに必要な狭帯域低域通過フィルタを集積回路に適したかたちで実現することができる。
【0058】
またさらに、PN接合ダイオード又はショットキバリアダイオードを、SOI層に形成すれば、温度センサ直下の基板を中空にした断熱構造が容易に形成できる。
【図面の簡単な説明】
【図1】 図1は、本発明の実施形態1に係る赤外線検出装置の検出回路を示す回路図である。
【図2】 図2は、図1に示す検出回路におけるクロックと積分容量両端の電圧の関係を示すタイミングチャートである。
【図3】 図3(a)及び(b)は、本発明に用いられる差動電圧電流変換アンプの一例を示す回路図である。
【図4】 図4は、低域通過フィルタの一例を示す回路図である。
【図5】 図5は、本発明に用いられる低域通過フィルタの一例であるスイッチトキャパシタフィルタを示す回路図である。
【図6】 図6は、低域通過フィルタをスイッチトキャパシタフィルタとしたときの積分回路の一例を示す回路図である。
【図7】 図7は、本発明に用いられる低域通過フィルタの別の一例であるPN接合ダイオードと容量を用いたフィルタを示す回路図である。
【図8】 本発明の実施形態2に係る赤外線検出装置の検出回路を示す回路図である。
【図9】 従来の赤外線検出装置の検出回路を示す回路図である。
【図10】 図10は、図9に示す検出回路におけるクロックと積分容量両端の電圧の関係を示すタイミングチャートである。
【図11】 図11(a)及び(b)は、一般的な赤外線検出装置の検出部を示す断面構造と及び斜視図である。
【図12】 従来の赤外線検出装置に用いられる積分回路の他の例である演算増幅器を用いた回路を示す回路図である。
【図13】 図12の積分回路における演算増幅器の内部回路構成を示した回路図である。
【符号の説明】
901 第1の検出部、902 第1の検出部を構成するPN接合ダイオード、903 第1の検出部に定電流を供給する定電流源、101 第2の検出部、102第2の検出部を構成するPN接合ダイオード、103 第2の検出部に定電流を供給する定電流源、104 差動電圧電流変換アンプ、105 低域通過フィルタ、907 積分容量、910 S/Hトランジスタ、911 S/H容量、301 ドライバトランジスタ、302 負荷トランジスタ、303 電流源、1106 赤外線吸収構造。
Claims (8)
- 検出部と、前記検出部に定電流を供給する定電流源と、前記検出部からの電気信号を一定時間積分して出力する積分回路とを備えた赤外線検出装置であって、
前記検出部は、断熱構造と赤外線吸収構造を備える温度センサを有する第1の検出部と、断熱構造を備えない温度センサを有する第2の検出部とを備え、
前記積分回路は、前記第1の検出部と前記第2の検出部からの信号電圧の差を電流に変換する差動電圧電流変換アンプと、前記差動電圧電流変換アンプに接続され、周期的に一定電圧にリセットされる積分容量とを備えており、
前記差動電圧電流変換アンプが、負帰還接続なしの状態で動作し、かつ、前記差動電圧電流変換アンプの出力インピーダンスと前記積分容量のキャパシタンスの積である時定数が、前記積分回路の積分時間の5倍以上であることを特徴とする赤外線検出装置。 - 前記温度センサは、少なくとも1個のPN接合ダイオード又はショットキバリアダイオードからなり、前記定電流源は、順方向電流を流すように前記温度センサに接続されたことを特徴とする請求項1記載の赤外線検出装置。
- 前記差動電圧電流変換アンプは、1個の電流源と、前記電流源に接続された実質的に2個のドライバトランジスタと、互いにカレントミラー接続され、前記ドライバトランジスタの負荷となるように接続された実質的に2個の負荷トランジスタとからなることを特徴とする請求項1又は2記載の赤外線検出装置。
- 前記第2の検出部と前記差動電圧電流変換アンプの間に、低域通過フィルタを備えることを特徴とする請求項1乃至3のいずれか1項に記載の赤外線検出装置。
- 前記低域通過フィルタの等価雑音帯域幅は、前記積分回路の等価雑音帯域幅の1/5以下であることを特徴とする請求項4記載の赤外線検出装置。
- 前記低域通過フィルタは、スイッチトキャパシタフィルタであることを特徴とする請求項4記載の赤外線検出装置。
- 前記低域通過フィルタは、容量とPN接合ダイオードの微分抵抗で構成されることを特徴とする請求項4記載の赤外線検出装置。
- 前記PN接合ダイオード又は前記ショットキバリアダイオードは、SOI層に形成されていることを特徴とする請求項2記載の赤外線検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000386974A JP3787067B2 (ja) | 2000-12-20 | 2000-12-20 | 赤外線検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000386974A JP3787067B2 (ja) | 2000-12-20 | 2000-12-20 | 赤外線検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002188959A JP2002188959A (ja) | 2002-07-05 |
JP3787067B2 true JP3787067B2 (ja) | 2006-06-21 |
Family
ID=18853990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000386974A Expired - Fee Related JP3787067B2 (ja) | 2000-12-20 | 2000-12-20 | 赤外線検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3787067B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3974902B2 (ja) * | 2004-02-27 | 2007-09-12 | 三菱電機株式会社 | 熱型赤外線検出素子 |
JP5237685B2 (ja) * | 2008-05-09 | 2013-07-17 | パナソニック株式会社 | センサ装置 |
TW201003081A (en) * | 2008-05-09 | 2010-01-16 | Panasonic Elec Works Co Ltd | Sensor device |
CN105572453A (zh) * | 2016-01-08 | 2016-05-11 | 珠海许继电气有限公司 | 一种电压采集电子传感器装置 |
-
2000
- 2000-12-20 JP JP2000386974A patent/JP3787067B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002188959A (ja) | 2002-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866069B2 (ja) | 赤外線固体撮像装置 | |
JP4372097B2 (ja) | 赤外線センサ、赤外線カメラ、赤外線センサの駆動方法および赤外線カメラの駆動方法 | |
JP5127278B2 (ja) | 熱型赤外線固体撮像素子及び赤外線カメラ | |
EP1240485B1 (en) | Photodetector and method for detecting radiation | |
US7746170B2 (en) | Class AB amplifier and imagers and systems using same | |
US5793254A (en) | Monolithic amplifier with stable, high resistance feedback element and method for fabricating the same | |
JP3344163B2 (ja) | 赤外線撮像素子 | |
JP4854410B2 (ja) | 半導体装置 | |
US9012847B2 (en) | Switchable readout device | |
US7277129B1 (en) | Pixel design including in-pixel correlated double sampling circuit | |
JP2993557B2 (ja) | 熱型赤外線撮像装置およびその駆動方法 | |
US20100060622A1 (en) | Cmos linear voltage/current dual-mode imager | |
JP4009598B2 (ja) | 赤外線固体撮像素子 | |
Gruev et al. | Linear current mode imager with low fix pattern noise | |
JP3787067B2 (ja) | 赤外線検出装置 | |
JP3793033B2 (ja) | 赤外線センサ及びその駆動方法 | |
Posch et al. | A two-stage capacitive-feedback differencing amplifier for temporal contrast IR sensors | |
JP4257994B2 (ja) | 赤外線撮像素子と赤外線センサ | |
Degerli et al. | Non-stationary noise responses of some fully differential on-chip readout circuits suitable for CMOS image sensors | |
JP4290034B2 (ja) | 赤外線固体撮像装置 | |
JP2003222555A (ja) | 熱型赤外線固体撮像素子 | |
JP3974902B2 (ja) | 熱型赤外線検出素子 | |
JP2007057449A (ja) | 赤外線センサ | |
Tanzer et al. | Design and evaluation of current-mode image sensors in CMOS-technology | |
JP2004233314A (ja) | 熱型赤外線固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |