JP3786485B2 - ランレングス符号化装置 - Google Patents
ランレングス符号化装置 Download PDFInfo
- Publication number
- JP3786485B2 JP3786485B2 JP31958796A JP31958796A JP3786485B2 JP 3786485 B2 JP3786485 B2 JP 3786485B2 JP 31958796 A JP31958796 A JP 31958796A JP 31958796 A JP31958796 A JP 31958796A JP 3786485 B2 JP3786485 B2 JP 3786485B2
- Authority
- JP
- Japan
- Prior art keywords
- run
- signal
- value
- count
- length encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/93—Run-length coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル映像信号を符号化するランレングス符号化方法及びその装置に関し、特に、映像信号符号化システムに用いられる改善されたランレングス符号化装置に関する。
【０００２】
【従来の技術】
周知のように、ディジタル映像信号の伝送は、アナログ信号の伝送に比べて優れた画質の映像を得ることができる。映像信号がディジタル形態で表現される場合、特に、高精細度テレビジョンシステムの場合、そのデータ伝送の際大量のデータが必要とする。しかし、従来の伝送チャンネル上の利用可能な周波数帯域中が制限されているために、その大量のディジタルデータを伝送するためには伝送すべきデータの量を減らすべきである。
【０００３】
現代の映像伝送または処理システムにおいて、ディジタル映像信号はまず、画素ブロックを離散的コサイン変換（DCT)を行うことによって符号化され得る。映像データのフレーム間の空間的冗長度を減らすかまたは除去するＤＣＴは、ディジタル映像データのブロック（例えば、８×８画素ブロック）を一組の変換係数のデータに変換する。この変換係数のデータは「ゼロ」値を発生するように量子化される。その後、量子化係数はジグザグスキャニングされることによって、複数のゼロ値及びゼロでない値を有する映像データのストリームが生成される。その結果、データストリームは連続的なゼロ値（即ち、ゼロのラン）を用いるためにランレングス符号化（ＲＬＣ）される。
【０００４】
図１に示すように、ＲＬＣを用いる従来のランレングス符号化装置は、第１バッファ１１、ゼロ値検出器１２、カウンタ１３及び第２バッファ１４から構成されている。第１バッファ１１は、入力データストリームを一時的に格納すると共に、ゼロ値検出器１２及び第２バッファ１４へ順次的に供給する。ゼロ値検出器１２は、入力されたデータストリームの要素がゼロ値であるか否かをチェックすると共にチェック値を制御信号としてカウンタ１３及び第２バッファ１４に出力する。カウンタ１３はゼロ値検出器１２にてゼロ値として検出されたデータストリームの要素の数をカウントすると共に、前記制御信号に応じてカウント値をランレングスとして出力する。ゼロ値検出器１２からの制御信号に応じて、第２バッファ１４はデータストリームのゼロでない値をカウンタ１３から取り出したランレングスに対応するレベルとして出力する。従って、データストリームはランレングス及びそれに対応するレベルを有する複数のラン・レベルの対に変換される。ここで、ランレングスは、ゼロでない値に先行する連続的なゼロのラン（長さ）でゼロ値の個数を表し、ここで、レベルは上記の連続的なゼロ値に後続するゼロでない値の大きさを表す。
【０００５】
しかし、従来のランレングス符号化装置は、データストリーム内の各要素を一列に取り扱うために、データの処理速度が低下されるので、その速度をより一層向上させることが好ましい。
【０００６】
【発明が解決しようとする課題】
従って、本発明の主な目的は、より一層向上されたデータ処理速度にて、入力データストリームを複数のラン・レベル対に変換させ得るランレングス符号化装置を提供することである。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、複数のゼロ値及びゼロでない値から成る入力データのストリームをランレングス符号化するランレングス符号化装置であって、
前記入力データストリームから（２Ｍ−１）番目のデータからなる第１シーケンスと２Ｍ番目のデータからなる第２シーケンスとを発生するバッファ手段（Ｍは正の整数）と、
前記第１及び第２シーケンス内のデータに基づいて、第１及び第２カウント制御情報及び加算制御情報を発生する制御手段と、
前記第１カウント制御情報に応じて、前記第１シーケンス内のゼロ値の個数をカウントして第１カウント値を発生する第１カウント手段と、
前記第２カウント制御情報に応じて、前記第２シーケンス内のゼロ値の個数をカウントして、第２カウント値を発生する第２カウント手段と、
前記第１カウント値と前記第２カウント値とを合算すると共に、前記加算制御情報に応じて前記合算値をランレングスとして出力する加算手段であって、前記ランレングスは前記入力データストリーム内のゼロでない値に先行して発生する連続的なゼロ値の個数を表す、前記加算手段と、
を含むことを特徴とするランレングス符号化装置が提供される。
【０００８】
【発明の実施の形態】
以下、本発明の好適実施例について図面を参照しながらより詳しく説明する。
【０００９】
図２には、本発明の好適実施例によるランレングス符号化装置のブロック図が示されている。このランレングス符号化装置１００は、入力データストリームを符号化してランレングス符号化信号を出力する。ここで、入力データストリームは複数のゼロ値とゼロでない値とからなっている。
【００１０】
図２に示すように、入力データストリームは入力バッファ１０に入力されて再配列されると共に一時格納される。この入力バッファ１０では、入力データストリームは奇数シーケンスと偶数シーケンスとに分けられる。ここで、奇数シーケンスは入力データストリームの（２Ｍ−１）番目のデータを、偶数シーケンスは入力データストリームの２Ｍ番目のデータを各々有する。Ｍは正の整数である。
【００１１】
続いて、奇数シーケンスはラインＬ５０を介して第１ゼロ値検出器２０Ａ及びマルチプレクサ６０へ供給される。一方、偶数シーケンスはラインＬ６０を介して第２ゼロ値検出器２０Ｂ及びマルチプレクサ６０へ伝達される。
【００１２】
第１ゼロ値検出器２０Ａは、入力バッファ１０から取り出された入力データストリームの（２Ｍ−１）番目のデータがゼロ値であれば、ローレベルの論理信号「０」の現検出値Ｑ１をコントローラ３０へ供給し、（２Ｍ−１）番目のデータがゼロでない値であれば、ハイレベルの論理信号「１」の現検出値Ｑ１をコントローラ３０へ供給する。同様な方法で、第２ゼロ値検出器２０Ｂは、入力バッファ１０からの入力データストリームの２Ｍ番目のデータに基づいて現検出値Ｑ２をコントローラ３０へ供給する。第１ゼロ値検出２０Ａは、ラインＬ１０を通じて第１カウンタ４０Ａ及び第２カウンタ４０Ｂへ第１書き込み信号ＷＲＩＴＥ１を発生し、第２ゼロ値検出器２０ＢはラインＬ２０を通じて第１カウンタ４０Ａ及び第２カウンタ４０Ｂへ第２書き込み信号ＷＲＩＴＥ２を供給する。第１書き込み信号ＷＲＩＴＥ１は第１現検出値Ｑ１と、第２書き込み信号ＷＲＩＴＥ２は第２現検出値Ｑ２と各々同一の信号パターンを有する。
【００１３】
コントローラ３０は現検出値Ｑ１及びＱ２と、前動作サイクルにて第１及び第２ゼロ値検出器２０Ａ及び２０Ｂから各々発生された前検出値Ｑ１′及びＱ２′とを用いて制御信号を発生することによって、第１カウンタ４０Ａ、第２カウンタ４０Ｂ、加算ブロック５０及びマルチプレクサ６０を制御する。
【００１４】
最初、コントローラ３０は、各カウンタ制御信号を第１カウンタ４０Ａ及び第２カウンタ４０Ｂに供給して、各カウンタのカウント動作を調節する。両カウンタ４０Ａ及び４０Ｂに対する各カウンタ制御信号は、例えば、第１カウンタ４０Ａの場合はセット信号Ｓ１、リセット信号Ｒ１及びカウント信号Ｃ１を、第２カウンタ４０Ｂの場合はセット信号Ｓ２、リセット信号Ｒ２及びカウント信号Ｃ２を備える。両セット信号Ｓ１及びＳ２は各カウンタの現カウント値が１にセットされるように各カウンタを制御し、両リセット信号Ｒ１及びＲ２は、現カウント値が０にリセットされるように各カウンタを制御し、両カウント信号Ｃ１及びＣ２は前カウント値が１だけ増加されるように各カウンタを制御する。また、コントローラ３０はこれらの信号Ｓ１、Ｓ２、Ｒ１、Ｒ２、Ｃ１及びＣ２が全てハイレベルの論理信号にてイネーブルされる際、現カウント値を更新する。各カウンタを制御するために、各信号の中のいずれか一つのみがイネーブルされる。カウンタの制御のためにイネーブルされるべき信号は、下記表１に基づいて決定される。
【００１５】
【表１】
【００１６】
上記表１中、各出力信号はハイレベルの論理信号（即ち、イネーブル状態）を表す。
【００１７】
表１の詳細は図３の（Ａ）〜（Ｆ）に示した各信号Ｃ１、Ｃ２、Ｒ１、Ｒ２、Ｓ１及びＳ２に対する状態図を参照して説明する。表１及び図３の各状態図を参照すると、各出力信号は次のように表れる。
【００１８】
【数３】
Ｓ１＝Ｑ１′＊／Ｑ１＊／Ｑ２＋／Ｑ１′＊Ｑ２′／Ｑ１＊／Ｑ２〔式１〕
Ｓ２＝Ｑ２′＊／Ｑ１＊／Ｑ２＋Ｑ１＊／Ｑ２ 〔式２〕
Ｒ１＝Ｑ１＋／Ｑ１＊Ｑ２ 〔式３〕
Ｒ２＝Ｑ２ 〔式４〕
Ｃ１＝／Ｑ１′＊／Ｑ２′＊／Ｑ１＊／Ｑ２ 〔式５〕
Ｃ２＝／Ｑ２′＊／Ｑ１＊／Ｑ２ 〔式６〕
【００１９】
ここで、／Ｑｉ ：Ｑｉの補数
／Ｑｉ′：Ｑｉ′の補数
ｉ ：１または２
【００２０】
本発明の好適実施例において、カウンタ制御信号を出力するコントローラ３０は、状態方正式〔式１〕〜〔式６〕に基づくゲートアレイで設計される。
【００２１】
従って、第１及び第２カウンタ４０Ａ及び４０Ｂはコントローラ３０からの制御信号に応じて、対応するカウント動作を行うと共に、第１及び第２書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２の中のいずれか一つがイネーブルされると、カウント値を加算ブロック５０へ出力する。
【００２２】
また、コントローラ３０は第１ゼロ値検出器２０Ａからの第１現検出値Ｑ１が「０」で、第２ゼロ値検出器２０Ｂからの第２現検出値Ｑ２が「１」である場合のみ、加算ブロック５０の加算カウント値を「１」だけ増加させる加算信号をラインＬ４０を介して加算ブロック５０へ供給する。ここで、加算カウント値は、両カウンタ４０Ａ及び４０Ｂから取り出されたカウント値の和である。また、コントローラ３０は両現検出値Ｑ１及びＱ２の中のいずれか一つが「１」である場合にイネーブルされる加算器制御信号をラインＬ７０を通じて加算ブロック５０へ供給する。詳述すると、加算器制御信号は現検出値Ｑ１及びＱ２が０，１または１，０の場合に前加算カウント値をランレングスとして出力して、現検出値Ｑ１及びＱ２が「１」である場合には、前加算カウント値及び現加算カウント値をランレングスとして各々供給するように加算ブロック５０を制御する。ここで、前加算カウント値は、前検出値Ｑ１′及びＱ２′に基づいて第１及び第２カウンタ４０Ａ及び４０Ｂからのカウント値の和を表して、現加算カウント値は現検出値Ｑ１及びＱ２によって決定される。
【００２３】
一方、コントローラ３０は、ラインＬ３０を介してマルチプレクサ６０へ選択信号を供給する。この選択信号は、現検出値Ｑ１及びＱ２の中のいずれか一つが「１」である場合にイネーブルされる。マルチプレクサ６０は、選択信号に応じて、両ラインＬ５０及びＬ６０から取り出されたデータのゼロでない値中のいずれか一つをレベルとして決定する。即ち、加算ブロック５０と同様に、選択信号は現検出値Ｑ１及びＱ２が各々０，１または１，０であれば、ラインＬ５０及びＬ６０からのゼロでない値をレベルとして出力し、現検出値Ｑ１及びＱ２が全て「１」である場合は、ラインＬ５０及び６０からのゼロでない値をレベルとして順次的に出力するようにマルチプレクサ６０を制御する信号パターンを有する。ここで、順次的に出力されるラインＬ５０及びＬ６０上のゼロでない値中で、ラインＬ６０上のゼロでない値は常にラインＬ５０上のゼロでない値に後続して出力される。
【００２４】
上記のような方法を通じて、一連のラン・レベル対は入力データストリームから構成されることによって、ランレングス符号化信号を発生する。
【００２５】
本発明のランレングス符号化装置の動作の詳細に対して、以下の例を参照して説明する。
【００２６】
図２に示した入力バッファ１０へ入力される入力データストリームがシーケンス「０，０，０，１1 ，０，０，１2 ，０，０，０，１3 ，１4 ，０，０，………」で構成されており、両カウンタ４０Ａ及び４０Ｂは、初期にゼロ値にリセットされており、１1 ，１2 ，１3 及び１4 はゼロでない値であると仮定する。
【００２７】
入力データストリームのシーケンスは、入力バッファ１０にて奇数シーケンス「０，０，０，１2 ，０，１3 ，０，……」と偶数シーケンス「０，１1 ，０，０，０，１4 ，０，……」とに分けられると共に、シーケンスの値は第１ゼロ値検出器２０Ａ、第２ゼロ値検出器２０Ｂ及びマルチプレクサ６０へ供給される。
【００２８】
第１の動作サイクルの際、奇数シーケンス内の第１番目の値「０」は第１ゼロ値検出器２０Ａへ、偶数シーケンス内の第１番目の値「０」は、第２ゼロ値検出器２０Ｂへ各々供給される。すると、これらの第１番目の値「０」及び「０」に応じて、第１ゼロ値検出器２０Ａはローレベルの第１検出値Ｑ１を発生し、第２ゼロ値検出器２０Ｂはローレベルの第２検出値Ｑ２を発生する。一方、第１ゼロ値検出器２０Ａ、及び第２ゼロ値検出器２０Ｂは、ローレベルの論理信号にてディスエーブルされる第１及び第２書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２を各々発生する。コントローラ３０は、ローレベルの現検出値Ｑ１及びＱ２と、初期にハイレベル「１」にセットされている初期検出値Ｑ１′及びＱ２′とを比較することによって、第１カウンタ４０Ａにイネーブルセット信号Ｓ１を、第２カウンタ４０Ｂにイネーブルセット信号Ｓ２を各々供給する。また、コントローラ３０はディスエーブル加算信号及び加算器制御信号を加算ブロック５０へ供給して、加算ブロック５０が前加算カウント値または現加算カウント値をランレングスとして出力されないように制御し、またディスエーブル選択信号を出力してマルチプレクサ６０が動作できないように制御する。その後、第１カウンタ４０Ａ及び第２カウンタ４０Ｂはイネーブルされたセット信号Ｓ１及びＳ２に応じて現カウント値「１」を各々出力する。第１カウンタ４０Ａ及び第２カウンタ４０Ｂからの現カウント値（即ち、１及び１）は、ディスエーブル書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２によって両カウンタ４０Ａ及び４０Ｂが加算ブロック５０へ現カウント値を伝達できないために、そのイネーブル書き込み信号が入力されるまで一時的に各カウンタに前カウント値として格納される。上記動作サイクルの際に、コントローラ３０で用いられた現検出値Ｑ１及びＱ２は、次の動作サイクルにて前検出値Ｑ１′及びＱ２′として用いられるようにコントローラ３０に格納される。
【００２９】
第１の動作サイクルと同様な方法で、第２の動作サイクルの際には奇数シーケンスの２番目の値「０」は第１ゼロ値検出器２０Ａへ、偶数シーケンスの２番目の値「１1 」は第２ゼロ値検出器２０Ｂへ、各々入力される。第１ゼロ値検出器２０Ａはローレベルの現検出値Ｑ１を、第２ゼロ値検出器２０Ｂはハイレベルの現検出値Ｑ２を各々発生すると共に、第１のディスエーブル書き込み信号ＷＲＩＴＥ１及び第２のイネーブル書き込み信号ＷＲＩＴＥ２を各々発生する。コントローラ３０は、ローレベルの現検出値Ｑ１及びハイレベルの現検出値Ｑ２と、第１の動作サイクルの間に生成されてコントローラ３０に格納されていた、ローレベルの前検出値Ｑ１′及びローレベルの前検出値Ｑ２′とを比較することによって、表１を用いて第１カウンタ４０Ａにイネーブルリセット信号Ｒ１を、第２カウンタ４０Ｂにイネーブルリセット信号Ｒ２を各々供給すると共に、加算ブロック５０にイネーブル加算信号及び加算器制御信号を供給する。ここで、加算信号は、現検出値Ｑ１がローレベルの論理信号で、現検出値Ｑ２がハイレベルの論理信号であるのでイネーブルされる。同時に、コントローラ３０はマルチプレクサ６０にイネーブル選択信号を出力する。従って、加算ブロック５０は前加算カウント値を１だけ増加させ、増加値（即ち、３）をそのランレングスとして出力する。ここで、前加算カウント値は両カウンタ４０Ａ及び４０Ｂからのカウント値の和である。これは、両カウンタ４０Ａ及び４０Ｂが前動作サイクルにてイネーブル信号Ｓ１及びＳ２によって「１」にセットされているためである。一方、マルチプレクサ６０はコントローラ３０からのイネーブル選択信号に応じてゼロでない値「１1 」をレベルとして出力する。その次に、カウンタ４０Ａ及び４０Ｂは、イネーブル信号Ｒ１及びＲ２によって各々リセットされる。第２の動作サイクルの結果としてランレングス３及びレベル１1 からなるラン・レベル対（３，１1 ）が生成される。
【００３０】
第３の動作サイクルの際は、第１ゼロ値検出器２０Ａは入力された奇数シーケンスの第３番目の値「０」に基づいてローレベルの現検出値Ｑ１及びディスエーブル書き込み信号ＷＲＩＴＥ１を発生し、同様に、第２ゼロ値検出器２０Ｂは入力された偶数シーケンスの３番目の値「０」に基づいてローレベルの現検出値Ｑ２及びディスエーブル書き込み信号ＷＲＩＴＥ２を発生する。コントローラ３０では、表１に示したように、ローレベルのＱ１′、ハイレベルのＱ２′及びローレベルのＱ１及びＱ２に基づいてイネーブルセット信号Ｓ１及びＳ２信号が発生されて、加算ブロック５０へはディスエーブル加算信号及びディスエーブル加算器制御信号が供給されて、マルチプレクサ６０へはディスエーブル選択信号が入力される。従って、加算ブロック５０は、ディスエーブル加算器制御信号によってなんの加算カウント値も出力できなく、マルチプレクサ６０もディスエーブル選択信号によって動作できなくなる。続いて、両カウンタ４０Ａ及び４０Ｂは、イネーブルセット信号Ｓ１及びＳ２によってセットされることによってカウント値「１」は、第１カウント４０Ａ及び第２カウンタ４０Ｂに前カウント値として各々格納される。
【００３１】
第４の動作サイクルの際には、奇数シーケンスの４番目の値「１2 」は、第１ゼロ値検出器２０Ａへ、偶数シーケンスの４番目の値「０」は第２ゼロ値検出器２０Ｂへ各々伝達される。従って、両カウンタからハイレベルの現検出値Ｑ１、ローレベルの現検出値Ｑ２、イネーブル書き込み信号ＷＲＩＴＥ１及びディスエーブル書き込み信号ＷＲＩＴＥ２が発生される。これらのＱ１、Ｑ２、ＷＲＩＴＥ１及びＷＲＩＴＥ２に基づいて、コントローラ３０は、イネーブルリセット信号Ｒ１を第１カウンタ４０Ａに、イネーブルセット信号Ｓ２を第２カウンタ４０Ｂに供給すると共に、イネーブル加算器制御信号を加算ブロック５０に供給し、また、マルチプレクサ６０にはイネーブル選択信号を出力する。加算ブロック５０は第１及び第２カウンタ４０Ａ及び４０Ｂからの前カウント値（即ち、１及び１）間の和を計算すると共に、コントローラ３０からのイネーブル加算器制御信号に応じて、その和（即ち、２）をランレングスとして出力する。従って、マルチプレクサ６０は、コントローラ３０からのイネーブル制御信号に応じて、ゼロでない値「１2 」をレベルとして出力する。続けて、第１カウンタ４０Ａはリセット信号Ｒ１によってリセットされ、第２カウンタ４０Ｂはセット信号Ｓ２によってセットされる。第４の動作サイクルの後に第２番目のラン・レベル対（２，１2 ）が求められる。
【００３２】
同様に、入力バッファ１０からの第５番目の値「０」及び「０」に基づく第５動作サイクルも、上記動作で用いられたのと類似な方法で実行される。即ち、各々検出値Ｑ１′、Ｑ２′、Ｑ１及びＱ２が、各々１，０，０及び０値を有するために、表１に示したように、リセット信号Ｓ１及びカウント信号Ｃ２はイネーブルされ、書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２はディスエーブルされる。よって、加算ブロック５０及びマルチプレクサ６０はランレングス及びレベルを発生することができない。第１カウンタ４０Ａはセットされてカウント値「１」を有し、第２カウンタ４０Ｂは前カウント値「１」を１だけ増加させてカウント値「２」を有する。
【００３３】
後続サイクルの際には、ゼロでない値「１3 」は第１ゼロ値検出器２０Ａへ、ゼロでない値「１4 」は第２ゼロ値検出器２０Ｂへ各々入力されると、第１カウンタ４０Ａ及び第２カウンタ４０Ｂを駆動させるようにイネーブル書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２が発生される。そして、コントローラ３０は、イネーブルリセット信号Ｒ１及びＲ２を発生する。しかし、この動作サイクルにおいて、各検出値Ｑ１及びＱ２は「１」値を有しているために、加算器制御信号及び選択信号はゼロでない値「１3 」及び「１4 」をレベルとして順次的に出力できるように、２度イネーブルされなければならない。ここで、２度のイネーブル加算制御信号及び選択信号は第１イネーブル信号と第２イネーブル信号との間に適当な時間間隔を有する必要がある。この時間間隔は、イネーブルリセット信号Ｒ１及びＲ２によって第１及び第２カウンタ４０Ａ及び４０Ｂ各々で現カウント値が決定されるほど長くなくてはならない。即ち、第１のイネーブル加算器制御信号及び第１の選択信号は、加算ブロック５０及びマルチプレクサ６０を制御して、ゼロでない値「１3 」及び第１及び第２カウンタ４０Ａ及び４０Ｂに格納されている前カウント値（即ち、１及び２）に基づいて、第１のラン・レベル対を生成する。
【００３４】
一方、第２のイネーブル加算器制御信号及び第２の選択信号は、加算ブロック５０及びマルチプレクサ６０がゼロでない値「１4 」及びイネーブルリセット信号Ｒ１及びＲ２によって第１及び第２カウンタ４０Ａ及び４０Ｂから発生された各現カウント値（即ち、０及び０）に基づいて第２のラン・レベル対を生成するように制御する。よって、この動作サイクルにて、本発明のランレングス符号化装置１００は２つのラン・レベル対（３、１3 ）及び（１、１）を発生する。
【００３５】
入力バッファ１０の残り出力も表１に基づいて、前記過程で用いられたものと同一であるかまたは類似な方法にて一連のラン・レベル対に変換される。
【００３６】
従って、本発明によるランレングス符号化装置を用いてシーケンス「０，０，０，１1 ，０，０，１2 ，０，０，０，１3 ，１4 ，０，０，……」はラン・レベル対（３，１1 ）、（２，１2 ）、（３，１3 ）、（０，１4 ）のように変換されることによって、ランレングス符号化信号を発生することになる。
【００３７】
上記において、本発明の特定の実施例について説明したが、本明細書に記載した特許請求の範囲を逸脱することなく、当業者は種々の変更を加え得ることは勿論である。
【００３８】
【発明の効果】
従って、本発明によれば、より一層向上されたデータ処理速度にて、入力データストリームを複数のラン・レベル対に変換することができる。
【図面の簡単な説明】
【図１】従来のランレングス符号化装置の概略的なブロック図である。
【図２】本発明によるランレングス符号化装置の概略的なブロック図である。
【図３】（Ａ）〜（Ｆ）よりなり、各図は制御信号の発生を説明するための状態図である。
【符号の説明】
１０ 入力バッファ
１１ 第１バッファ
１２ ゼロ値検出器
１３ カウンタ
１４ 第２バッファ
２０Ａ 第１ゼロ値検出器
２０Ｂ 第２ゼロ値検出器
３０ コントローラ
４０Ａ 第１カウンタ
４０Ｂ 第２カウンタ
５０ 加算ブロック
６０ マルチプレクサ
１００ ランレングス符号化装置
Ｃ１，Ｃ２ カウント信号
Ｌ１０〜Ｌ７０ ライン
Ｑ１，Ｑ２ 現検出値
Ｑ１′，Ｑ２′ 前検出値
Ｒ１，Ｒ２ リセット信号
Ｓ１，Ｓ２ セット信号
【発明の属する技術分野】
本発明は、ディジタル映像信号を符号化するランレングス符号化方法及びその装置に関し、特に、映像信号符号化システムに用いられる改善されたランレングス符号化装置に関する。
【０００２】
【従来の技術】
周知のように、ディジタル映像信号の伝送は、アナログ信号の伝送に比べて優れた画質の映像を得ることができる。映像信号がディジタル形態で表現される場合、特に、高精細度テレビジョンシステムの場合、そのデータ伝送の際大量のデータが必要とする。しかし、従来の伝送チャンネル上の利用可能な周波数帯域中が制限されているために、その大量のディジタルデータを伝送するためには伝送すべきデータの量を減らすべきである。
【０００３】
現代の映像伝送または処理システムにおいて、ディジタル映像信号はまず、画素ブロックを離散的コサイン変換（DCT)を行うことによって符号化され得る。映像データのフレーム間の空間的冗長度を減らすかまたは除去するＤＣＴは、ディジタル映像データのブロック（例えば、８×８画素ブロック）を一組の変換係数のデータに変換する。この変換係数のデータは「ゼロ」値を発生するように量子化される。その後、量子化係数はジグザグスキャニングされることによって、複数のゼロ値及びゼロでない値を有する映像データのストリームが生成される。その結果、データストリームは連続的なゼロ値（即ち、ゼロのラン）を用いるためにランレングス符号化（ＲＬＣ）される。
【０００４】
図１に示すように、ＲＬＣを用いる従来のランレングス符号化装置は、第１バッファ１１、ゼロ値検出器１２、カウンタ１３及び第２バッファ１４から構成されている。第１バッファ１１は、入力データストリームを一時的に格納すると共に、ゼロ値検出器１２及び第２バッファ１４へ順次的に供給する。ゼロ値検出器１２は、入力されたデータストリームの要素がゼロ値であるか否かをチェックすると共にチェック値を制御信号としてカウンタ１３及び第２バッファ１４に出力する。カウンタ１３はゼロ値検出器１２にてゼロ値として検出されたデータストリームの要素の数をカウントすると共に、前記制御信号に応じてカウント値をランレングスとして出力する。ゼロ値検出器１２からの制御信号に応じて、第２バッファ１４はデータストリームのゼロでない値をカウンタ１３から取り出したランレングスに対応するレベルとして出力する。従って、データストリームはランレングス及びそれに対応するレベルを有する複数のラン・レベルの対に変換される。ここで、ランレングスは、ゼロでない値に先行する連続的なゼロのラン（長さ）でゼロ値の個数を表し、ここで、レベルは上記の連続的なゼロ値に後続するゼロでない値の大きさを表す。
【０００５】
しかし、従来のランレングス符号化装置は、データストリーム内の各要素を一列に取り扱うために、データの処理速度が低下されるので、その速度をより一層向上させることが好ましい。
【０００６】
【発明が解決しようとする課題】
従って、本発明の主な目的は、より一層向上されたデータ処理速度にて、入力データストリームを複数のラン・レベル対に変換させ得るランレングス符号化装置を提供することである。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、複数のゼロ値及びゼロでない値から成る入力データのストリームをランレングス符号化するランレングス符号化装置であって、
前記入力データストリームから（２Ｍ−１）番目のデータからなる第１シーケンスと２Ｍ番目のデータからなる第２シーケンスとを発生するバッファ手段（Ｍは正の整数）と、
前記第１及び第２シーケンス内のデータに基づいて、第１及び第２カウント制御情報及び加算制御情報を発生する制御手段と、
前記第１カウント制御情報に応じて、前記第１シーケンス内のゼロ値の個数をカウントして第１カウント値を発生する第１カウント手段と、
前記第２カウント制御情報に応じて、前記第２シーケンス内のゼロ値の個数をカウントして、第２カウント値を発生する第２カウント手段と、
前記第１カウント値と前記第２カウント値とを合算すると共に、前記加算制御情報に応じて前記合算値をランレングスとして出力する加算手段であって、前記ランレングスは前記入力データストリーム内のゼロでない値に先行して発生する連続的なゼロ値の個数を表す、前記加算手段と、
を含むことを特徴とするランレングス符号化装置が提供される。
【０００８】
【発明の実施の形態】
以下、本発明の好適実施例について図面を参照しながらより詳しく説明する。
【０００９】
図２には、本発明の好適実施例によるランレングス符号化装置のブロック図が示されている。このランレングス符号化装置１００は、入力データストリームを符号化してランレングス符号化信号を出力する。ここで、入力データストリームは複数のゼロ値とゼロでない値とからなっている。
【００１０】
図２に示すように、入力データストリームは入力バッファ１０に入力されて再配列されると共に一時格納される。この入力バッファ１０では、入力データストリームは奇数シーケンスと偶数シーケンスとに分けられる。ここで、奇数シーケンスは入力データストリームの（２Ｍ−１）番目のデータを、偶数シーケンスは入力データストリームの２Ｍ番目のデータを各々有する。Ｍは正の整数である。
【００１１】
続いて、奇数シーケンスはラインＬ５０を介して第１ゼロ値検出器２０Ａ及びマルチプレクサ６０へ供給される。一方、偶数シーケンスはラインＬ６０を介して第２ゼロ値検出器２０Ｂ及びマルチプレクサ６０へ伝達される。
【００１２】
第１ゼロ値検出器２０Ａは、入力バッファ１０から取り出された入力データストリームの（２Ｍ−１）番目のデータがゼロ値であれば、ローレベルの論理信号「０」の現検出値Ｑ１をコントローラ３０へ供給し、（２Ｍ−１）番目のデータがゼロでない値であれば、ハイレベルの論理信号「１」の現検出値Ｑ１をコントローラ３０へ供給する。同様な方法で、第２ゼロ値検出器２０Ｂは、入力バッファ１０からの入力データストリームの２Ｍ番目のデータに基づいて現検出値Ｑ２をコントローラ３０へ供給する。第１ゼロ値検出２０Ａは、ラインＬ１０を通じて第１カウンタ４０Ａ及び第２カウンタ４０Ｂへ第１書き込み信号ＷＲＩＴＥ１を発生し、第２ゼロ値検出器２０ＢはラインＬ２０を通じて第１カウンタ４０Ａ及び第２カウンタ４０Ｂへ第２書き込み信号ＷＲＩＴＥ２を供給する。第１書き込み信号ＷＲＩＴＥ１は第１現検出値Ｑ１と、第２書き込み信号ＷＲＩＴＥ２は第２現検出値Ｑ２と各々同一の信号パターンを有する。
【００１３】
コントローラ３０は現検出値Ｑ１及びＱ２と、前動作サイクルにて第１及び第２ゼロ値検出器２０Ａ及び２０Ｂから各々発生された前検出値Ｑ１′及びＱ２′とを用いて制御信号を発生することによって、第１カウンタ４０Ａ、第２カウンタ４０Ｂ、加算ブロック５０及びマルチプレクサ６０を制御する。
【００１４】
最初、コントローラ３０は、各カウンタ制御信号を第１カウンタ４０Ａ及び第２カウンタ４０Ｂに供給して、各カウンタのカウント動作を調節する。両カウンタ４０Ａ及び４０Ｂに対する各カウンタ制御信号は、例えば、第１カウンタ４０Ａの場合はセット信号Ｓ１、リセット信号Ｒ１及びカウント信号Ｃ１を、第２カウンタ４０Ｂの場合はセット信号Ｓ２、リセット信号Ｒ２及びカウント信号Ｃ２を備える。両セット信号Ｓ１及びＳ２は各カウンタの現カウント値が１にセットされるように各カウンタを制御し、両リセット信号Ｒ１及びＲ２は、現カウント値が０にリセットされるように各カウンタを制御し、両カウント信号Ｃ１及びＣ２は前カウント値が１だけ増加されるように各カウンタを制御する。また、コントローラ３０はこれらの信号Ｓ１、Ｓ２、Ｒ１、Ｒ２、Ｃ１及びＣ２が全てハイレベルの論理信号にてイネーブルされる際、現カウント値を更新する。各カウンタを制御するために、各信号の中のいずれか一つのみがイネーブルされる。カウンタの制御のためにイネーブルされるべき信号は、下記表１に基づいて決定される。
【００１５】
【表１】
上記表１中、各出力信号はハイレベルの論理信号（即ち、イネーブル状態）を表す。
【００１７】
表１の詳細は図３の（Ａ）〜（Ｆ）に示した各信号Ｃ１、Ｃ２、Ｒ１、Ｒ２、Ｓ１及びＳ２に対する状態図を参照して説明する。表１及び図３の各状態図を参照すると、各出力信号は次のように表れる。
【００１８】
【数３】
Ｓ１＝Ｑ１′＊／Ｑ１＊／Ｑ２＋／Ｑ１′＊Ｑ２′／Ｑ１＊／Ｑ２〔式１〕
Ｓ２＝Ｑ２′＊／Ｑ１＊／Ｑ２＋Ｑ１＊／Ｑ２ 〔式２〕
Ｒ１＝Ｑ１＋／Ｑ１＊Ｑ２ 〔式３〕
Ｒ２＝Ｑ２ 〔式４〕
Ｃ１＝／Ｑ１′＊／Ｑ２′＊／Ｑ１＊／Ｑ２ 〔式５〕
Ｃ２＝／Ｑ２′＊／Ｑ１＊／Ｑ２ 〔式６〕
【００１９】
ここで、／Ｑｉ ：Ｑｉの補数
／Ｑｉ′：Ｑｉ′の補数
ｉ ：１または２
【００２０】
本発明の好適実施例において、カウンタ制御信号を出力するコントローラ３０は、状態方正式〔式１〕〜〔式６〕に基づくゲートアレイで設計される。
【００２１】
従って、第１及び第２カウンタ４０Ａ及び４０Ｂはコントローラ３０からの制御信号に応じて、対応するカウント動作を行うと共に、第１及び第２書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２の中のいずれか一つがイネーブルされると、カウント値を加算ブロック５０へ出力する。
【００２２】
また、コントローラ３０は第１ゼロ値検出器２０Ａからの第１現検出値Ｑ１が「０」で、第２ゼロ値検出器２０Ｂからの第２現検出値Ｑ２が「１」である場合のみ、加算ブロック５０の加算カウント値を「１」だけ増加させる加算信号をラインＬ４０を介して加算ブロック５０へ供給する。ここで、加算カウント値は、両カウンタ４０Ａ及び４０Ｂから取り出されたカウント値の和である。また、コントローラ３０は両現検出値Ｑ１及びＱ２の中のいずれか一つが「１」である場合にイネーブルされる加算器制御信号をラインＬ７０を通じて加算ブロック５０へ供給する。詳述すると、加算器制御信号は現検出値Ｑ１及びＱ２が０，１または１，０の場合に前加算カウント値をランレングスとして出力して、現検出値Ｑ１及びＱ２が「１」である場合には、前加算カウント値及び現加算カウント値をランレングスとして各々供給するように加算ブロック５０を制御する。ここで、前加算カウント値は、前検出値Ｑ１′及びＱ２′に基づいて第１及び第２カウンタ４０Ａ及び４０Ｂからのカウント値の和を表して、現加算カウント値は現検出値Ｑ１及びＱ２によって決定される。
【００２３】
一方、コントローラ３０は、ラインＬ３０を介してマルチプレクサ６０へ選択信号を供給する。この選択信号は、現検出値Ｑ１及びＱ２の中のいずれか一つが「１」である場合にイネーブルされる。マルチプレクサ６０は、選択信号に応じて、両ラインＬ５０及びＬ６０から取り出されたデータのゼロでない値中のいずれか一つをレベルとして決定する。即ち、加算ブロック５０と同様に、選択信号は現検出値Ｑ１及びＱ２が各々０，１または１，０であれば、ラインＬ５０及びＬ６０からのゼロでない値をレベルとして出力し、現検出値Ｑ１及びＱ２が全て「１」である場合は、ラインＬ５０及び６０からのゼロでない値をレベルとして順次的に出力するようにマルチプレクサ６０を制御する信号パターンを有する。ここで、順次的に出力されるラインＬ５０及びＬ６０上のゼロでない値中で、ラインＬ６０上のゼロでない値は常にラインＬ５０上のゼロでない値に後続して出力される。
【００２４】
上記のような方法を通じて、一連のラン・レベル対は入力データストリームから構成されることによって、ランレングス符号化信号を発生する。
【００２５】
本発明のランレングス符号化装置の動作の詳細に対して、以下の例を参照して説明する。
【００２６】
図２に示した入力バッファ１０へ入力される入力データストリームがシーケンス「０，０，０，１1 ，０，０，１2 ，０，０，０，１3 ，１4 ，０，０，………」で構成されており、両カウンタ４０Ａ及び４０Ｂは、初期にゼロ値にリセットされており、１1 ，１2 ，１3 及び１4 はゼロでない値であると仮定する。
【００２７】
入力データストリームのシーケンスは、入力バッファ１０にて奇数シーケンス「０，０，０，１2 ，０，１3 ，０，……」と偶数シーケンス「０，１1 ，０，０，０，１4 ，０，……」とに分けられると共に、シーケンスの値は第１ゼロ値検出器２０Ａ、第２ゼロ値検出器２０Ｂ及びマルチプレクサ６０へ供給される。
【００２８】
第１の動作サイクルの際、奇数シーケンス内の第１番目の値「０」は第１ゼロ値検出器２０Ａへ、偶数シーケンス内の第１番目の値「０」は、第２ゼロ値検出器２０Ｂへ各々供給される。すると、これらの第１番目の値「０」及び「０」に応じて、第１ゼロ値検出器２０Ａはローレベルの第１検出値Ｑ１を発生し、第２ゼロ値検出器２０Ｂはローレベルの第２検出値Ｑ２を発生する。一方、第１ゼロ値検出器２０Ａ、及び第２ゼロ値検出器２０Ｂは、ローレベルの論理信号にてディスエーブルされる第１及び第２書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２を各々発生する。コントローラ３０は、ローレベルの現検出値Ｑ１及びＱ２と、初期にハイレベル「１」にセットされている初期検出値Ｑ１′及びＱ２′とを比較することによって、第１カウンタ４０Ａにイネーブルセット信号Ｓ１を、第２カウンタ４０Ｂにイネーブルセット信号Ｓ２を各々供給する。また、コントローラ３０はディスエーブル加算信号及び加算器制御信号を加算ブロック５０へ供給して、加算ブロック５０が前加算カウント値または現加算カウント値をランレングスとして出力されないように制御し、またディスエーブル選択信号を出力してマルチプレクサ６０が動作できないように制御する。その後、第１カウンタ４０Ａ及び第２カウンタ４０Ｂはイネーブルされたセット信号Ｓ１及びＳ２に応じて現カウント値「１」を各々出力する。第１カウンタ４０Ａ及び第２カウンタ４０Ｂからの現カウント値（即ち、１及び１）は、ディスエーブル書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２によって両カウンタ４０Ａ及び４０Ｂが加算ブロック５０へ現カウント値を伝達できないために、そのイネーブル書き込み信号が入力されるまで一時的に各カウンタに前カウント値として格納される。上記動作サイクルの際に、コントローラ３０で用いられた現検出値Ｑ１及びＱ２は、次の動作サイクルにて前検出値Ｑ１′及びＱ２′として用いられるようにコントローラ３０に格納される。
【００２９】
第１の動作サイクルと同様な方法で、第２の動作サイクルの際には奇数シーケンスの２番目の値「０」は第１ゼロ値検出器２０Ａへ、偶数シーケンスの２番目の値「１1 」は第２ゼロ値検出器２０Ｂへ、各々入力される。第１ゼロ値検出器２０Ａはローレベルの現検出値Ｑ１を、第２ゼロ値検出器２０Ｂはハイレベルの現検出値Ｑ２を各々発生すると共に、第１のディスエーブル書き込み信号ＷＲＩＴＥ１及び第２のイネーブル書き込み信号ＷＲＩＴＥ２を各々発生する。コントローラ３０は、ローレベルの現検出値Ｑ１及びハイレベルの現検出値Ｑ２と、第１の動作サイクルの間に生成されてコントローラ３０に格納されていた、ローレベルの前検出値Ｑ１′及びローレベルの前検出値Ｑ２′とを比較することによって、表１を用いて第１カウンタ４０Ａにイネーブルリセット信号Ｒ１を、第２カウンタ４０Ｂにイネーブルリセット信号Ｒ２を各々供給すると共に、加算ブロック５０にイネーブル加算信号及び加算器制御信号を供給する。ここで、加算信号は、現検出値Ｑ１がローレベルの論理信号で、現検出値Ｑ２がハイレベルの論理信号であるのでイネーブルされる。同時に、コントローラ３０はマルチプレクサ６０にイネーブル選択信号を出力する。従って、加算ブロック５０は前加算カウント値を１だけ増加させ、増加値（即ち、３）をそのランレングスとして出力する。ここで、前加算カウント値は両カウンタ４０Ａ及び４０Ｂからのカウント値の和である。これは、両カウンタ４０Ａ及び４０Ｂが前動作サイクルにてイネーブル信号Ｓ１及びＳ２によって「１」にセットされているためである。一方、マルチプレクサ６０はコントローラ３０からのイネーブル選択信号に応じてゼロでない値「１1 」をレベルとして出力する。その次に、カウンタ４０Ａ及び４０Ｂは、イネーブル信号Ｒ１及びＲ２によって各々リセットされる。第２の動作サイクルの結果としてランレングス３及びレベル１1 からなるラン・レベル対（３，１1 ）が生成される。
【００３０】
第３の動作サイクルの際は、第１ゼロ値検出器２０Ａは入力された奇数シーケンスの第３番目の値「０」に基づいてローレベルの現検出値Ｑ１及びディスエーブル書き込み信号ＷＲＩＴＥ１を発生し、同様に、第２ゼロ値検出器２０Ｂは入力された偶数シーケンスの３番目の値「０」に基づいてローレベルの現検出値Ｑ２及びディスエーブル書き込み信号ＷＲＩＴＥ２を発生する。コントローラ３０では、表１に示したように、ローレベルのＱ１′、ハイレベルのＱ２′及びローレベルのＱ１及びＱ２に基づいてイネーブルセット信号Ｓ１及びＳ２信号が発生されて、加算ブロック５０へはディスエーブル加算信号及びディスエーブル加算器制御信号が供給されて、マルチプレクサ６０へはディスエーブル選択信号が入力される。従って、加算ブロック５０は、ディスエーブル加算器制御信号によってなんの加算カウント値も出力できなく、マルチプレクサ６０もディスエーブル選択信号によって動作できなくなる。続いて、両カウンタ４０Ａ及び４０Ｂは、イネーブルセット信号Ｓ１及びＳ２によってセットされることによってカウント値「１」は、第１カウント４０Ａ及び第２カウンタ４０Ｂに前カウント値として各々格納される。
【００３１】
第４の動作サイクルの際には、奇数シーケンスの４番目の値「１2 」は、第１ゼロ値検出器２０Ａへ、偶数シーケンスの４番目の値「０」は第２ゼロ値検出器２０Ｂへ各々伝達される。従って、両カウンタからハイレベルの現検出値Ｑ１、ローレベルの現検出値Ｑ２、イネーブル書き込み信号ＷＲＩＴＥ１及びディスエーブル書き込み信号ＷＲＩＴＥ２が発生される。これらのＱ１、Ｑ２、ＷＲＩＴＥ１及びＷＲＩＴＥ２に基づいて、コントローラ３０は、イネーブルリセット信号Ｒ１を第１カウンタ４０Ａに、イネーブルセット信号Ｓ２を第２カウンタ４０Ｂに供給すると共に、イネーブル加算器制御信号を加算ブロック５０に供給し、また、マルチプレクサ６０にはイネーブル選択信号を出力する。加算ブロック５０は第１及び第２カウンタ４０Ａ及び４０Ｂからの前カウント値（即ち、１及び１）間の和を計算すると共に、コントローラ３０からのイネーブル加算器制御信号に応じて、その和（即ち、２）をランレングスとして出力する。従って、マルチプレクサ６０は、コントローラ３０からのイネーブル制御信号に応じて、ゼロでない値「１2 」をレベルとして出力する。続けて、第１カウンタ４０Ａはリセット信号Ｒ１によってリセットされ、第２カウンタ４０Ｂはセット信号Ｓ２によってセットされる。第４の動作サイクルの後に第２番目のラン・レベル対（２，１2 ）が求められる。
【００３２】
同様に、入力バッファ１０からの第５番目の値「０」及び「０」に基づく第５動作サイクルも、上記動作で用いられたのと類似な方法で実行される。即ち、各々検出値Ｑ１′、Ｑ２′、Ｑ１及びＱ２が、各々１，０，０及び０値を有するために、表１に示したように、リセット信号Ｓ１及びカウント信号Ｃ２はイネーブルされ、書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２はディスエーブルされる。よって、加算ブロック５０及びマルチプレクサ６０はランレングス及びレベルを発生することができない。第１カウンタ４０Ａはセットされてカウント値「１」を有し、第２カウンタ４０Ｂは前カウント値「１」を１だけ増加させてカウント値「２」を有する。
【００３３】
後続サイクルの際には、ゼロでない値「１3 」は第１ゼロ値検出器２０Ａへ、ゼロでない値「１4 」は第２ゼロ値検出器２０Ｂへ各々入力されると、第１カウンタ４０Ａ及び第２カウンタ４０Ｂを駆動させるようにイネーブル書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２が発生される。そして、コントローラ３０は、イネーブルリセット信号Ｒ１及びＲ２を発生する。しかし、この動作サイクルにおいて、各検出値Ｑ１及びＱ２は「１」値を有しているために、加算器制御信号及び選択信号はゼロでない値「１3 」及び「１4 」をレベルとして順次的に出力できるように、２度イネーブルされなければならない。ここで、２度のイネーブル加算制御信号及び選択信号は第１イネーブル信号と第２イネーブル信号との間に適当な時間間隔を有する必要がある。この時間間隔は、イネーブルリセット信号Ｒ１及びＲ２によって第１及び第２カウンタ４０Ａ及び４０Ｂ各々で現カウント値が決定されるほど長くなくてはならない。即ち、第１のイネーブル加算器制御信号及び第１の選択信号は、加算ブロック５０及びマルチプレクサ６０を制御して、ゼロでない値「１3 」及び第１及び第２カウンタ４０Ａ及び４０Ｂに格納されている前カウント値（即ち、１及び２）に基づいて、第１のラン・レベル対を生成する。
【００３４】
一方、第２のイネーブル加算器制御信号及び第２の選択信号は、加算ブロック５０及びマルチプレクサ６０がゼロでない値「１4 」及びイネーブルリセット信号Ｒ１及びＲ２によって第１及び第２カウンタ４０Ａ及び４０Ｂから発生された各現カウント値（即ち、０及び０）に基づいて第２のラン・レベル対を生成するように制御する。よって、この動作サイクルにて、本発明のランレングス符号化装置１００は２つのラン・レベル対（３、１3 ）及び（１、１）を発生する。
【００３５】
入力バッファ１０の残り出力も表１に基づいて、前記過程で用いられたものと同一であるかまたは類似な方法にて一連のラン・レベル対に変換される。
【００３６】
従って、本発明によるランレングス符号化装置を用いてシーケンス「０，０，０，１1 ，０，０，１2 ，０，０，０，１3 ，１4 ，０，０，……」はラン・レベル対（３，１1 ）、（２，１2 ）、（３，１3 ）、（０，１4 ）のように変換されることによって、ランレングス符号化信号を発生することになる。
【００３７】
上記において、本発明の特定の実施例について説明したが、本明細書に記載した特許請求の範囲を逸脱することなく、当業者は種々の変更を加え得ることは勿論である。
【００３８】
【発明の効果】
従って、本発明によれば、より一層向上されたデータ処理速度にて、入力データストリームを複数のラン・レベル対に変換することができる。
【図面の簡単な説明】
【図１】従来のランレングス符号化装置の概略的なブロック図である。
【図２】本発明によるランレングス符号化装置の概略的なブロック図である。
【図３】（Ａ）〜（Ｆ）よりなり、各図は制御信号の発生を説明するための状態図である。
【符号の説明】
１０ 入力バッファ
１１ 第１バッファ
１２ ゼロ値検出器
１３ カウンタ
１４ 第２バッファ
２０Ａ 第１ゼロ値検出器
２０Ｂ 第２ゼロ値検出器
３０ コントローラ
４０Ａ 第１カウンタ
４０Ｂ 第２カウンタ
５０ 加算ブロック
６０ マルチプレクサ
１００ ランレングス符号化装置
Ｃ１，Ｃ２ カウント信号
Ｌ１０〜Ｌ７０ ライン
Ｑ１，Ｑ２ 現検出値
Ｑ１′，Ｑ２′ 前検出値
Ｒ１，Ｒ２ リセット信号
Ｓ１，Ｓ２ セット信号
Claims (11)
- 複数のゼロ値及びゼロでない値から成る入力データのストリームをランレングス符号化するランレングス符号化装置であって、
前記入力データストリームから（２Ｍ−１）番目のデータからなる第１シーケンスと２Ｍ番目のデータからなる第２シーケンスとを発生するバッファ手段（Ｍは正の整数）と、
前記第１及び第２シーケンス内のデータに基づいて、第１及び第２カウント制御情報及び加算制御情報を発生する制御手段と、
前記第１カウント制御情報に応じて、前記第１シーケンス内のゼロ値の個数をカウントして第１カウント値を発生する第１カウント手段と、
前記第２カウント制御情報に応じて、前記第２シーケンス内のゼロ値の個数をカウントして、第２カウント値を発生する第２カウント手段と、
前記第１カウント値と前記第２カウント値とを合算すると共に、前記加算制御情報に応じて前記合算値をランレングスとして出力する加算手段であって、前記ランレングスは前記入力データストリーム内のゼロでない値に先行して発生する連続的なゼロ値の個数を表す前記加算手段と、
を含むことを特徴とするランレングス符号化装置。 - 前記ランレングス符号化装置が、
前記第１及び第２シーケンス内のデータに基づいて選択信号を提供する選択信号発生手段と、
前記選択信号に応じて、前記入力データストリーム内のゼロでない値を前記入力ストリーム内の連続的なゼロ値に後続するゼロでない値の大きさを表すレベルとして出力手段をさらに含むことを特徴とする請求項１に記載のランレングス符号化装置。 - 前記制御手段が、
前記第１シーケンス内の各データがゼロ値であるか否かを判断することによって、第１現検出値Ｑ１を発生する第１検出手段と、
前記第２シーケンス内の各データがゼロ値であるか否かを判断することによって、第２現検出値Ｑ２を発生する第２検出手段と、
前記現検出値Ｑ１及びＱ２に先行して発生する前検出値Ｑ１′及びＱ２′を一時的に格納する格納手段と、
前記前検出値Ｑ１′及びＱ２′と、前記現検出値Ｑ１及びＱ２とに基づいて前記第１及び第２カウント制御情報を発生するカウント制御情報発生手段と、
前記現検出値Ｑ１及びＱ２に基づいて、前記加算制御情報を発生する加算制御情報発生手段と、
を備えることを特徴とする請求項２に記載のランレングス符号化装置。 - 前記現検出値Ｑ１及びＱ２の各々が、前記第１及び第２シーケンス内の各データの値がゼロである場合はローレベルの信号「０」を有し、ゼロでない場合にはハイレベルの信号「１」を有することを特徴とする請求項３に記載のランレングス符号化装置。
- 前記第１及び第２カウント手段に対する前記カウント制御情報が、カウント値を１にセットするためのセット信号Ｓと、前記カウント値を０にリセットするためのリセット信号Ｒと、前記カウント値を１だけ増加させるカウント信号Ｃとからなっており、前記各信号Ｓ、Ｒ及びＣが前記前検出値Ｑ１′及びＱ２′と、前記現検出値Ｑ１及びＱ２とによって選択的にイネーブルされることを特徴とする請求項３に記載のランレングス符号化装置。
- 前記第１カウント制御情報内の各信号が次式
【数１】
Ｓ＝Ｑ１′＊／Ｑ１＊／Ｑ２＋／Ｑ１′＊Ｑ２′＊／Ｑ１＊／Ｑ２
Ｒ＝Ｑ１＋／Ｑ１＊Ｑ２
Ｃ＝／Ｑ１′＊／Ｑ２′＊／Ｑ１＊／Ｑ２
ここで、／Ｑｉ ：Ｑｉの補数
／Ｑｉ′：Ｑｉ′の補数
ｉ ：１または２
によって、イネーブルされることを特徴とする請求項５のランレングス符号化装置。 - 前記第２カウント制御情報内の各信号が、次式に
【数２】
Ｓ＝Ｑ２′＊／Ｑ１＊／Ｑ２＋Ｑ１＊／Ｑ２
Ｒ＝Ｑ２
Ｃ＝／Ｑ２′＊／Ｑ１＊／Ｑ２
ここで、／Ｑｉ ：Ｑｉの補数
／Ｑｉ′：Ｑｉ′の補数
ｉ ：１または２
よって、イネーブルされることを特徴とする請求項６に記載のランレングス符号化装置。 - 前記加算制御情報は加算信号と出力信号とを含み、前記加算信号がイネーブルされる場合、前記加算手段は前記第１及び第２カウント値の合算値を１だけ増加させ、前記出力信号がイネーブルされる場合、前記加算手段は前記合算値をランレングスとして出力することを特徴とする請求項７に記載のランレングス符号化装置。
- 前記加算信号は前記現検出値Ｑ１がローレベルの信号「０」で、前記現検出値Ｑ２がハイレベルの信号「１」である場合にのみイネーブルされ、前記出力信号が前記現検出値Ｑ１及びＱ２の中のいずれか一つがハイレベルの信号「１」である場合にイネーブルされることを特徴とする請求項８に記載のランレングス符号化装置。
- 前記出力信号が、第１及び第２出力制御信号と、前記第１及び第２出力制御信号間の時間間隔とを有しており、前記第１出力制御信号が前記現検出値Ｑ１またはＱ２がハイレベルの信号である場合にイネーブルされ、前記第１及び第２出力制御信号が前記現検出値Ｑ１及びＱ２が全てハイレベルの信号である場合にイネーブルされ、前記時間間隔が前記第１及び第２カウント手段が前記第１及び第２カウント制御情報によって動作される程長く設定されていることを特徴とする請求項９に記載のランレングス符号化装置。
- 前記選択信号の信号パターンが、出力信号のパターンと同一であることを特徴とする請求項１０に記載のランレングス符号化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19950045870 | 1995-11-30 | ||
| KR95-45870 | 1995-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186611A JPH09186611A (ja) | 1997-07-15 |
| JP3786485B2 true JP3786485B2 (ja) | 2006-06-14 |
Family
ID=19437230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31958796A Expired - Fee Related JP3786485B2 (ja) | 1995-11-30 | 1996-11-29 | ランレングス符号化装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5764168A (ja) |
| JP (1) | JP3786485B2 (ja) |
| KR (1) | KR100219230B1 (ja) |
| CN (1) | CN1129323C (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633242B2 (en) * | 2001-02-08 | 2003-10-14 | Sun Microsystems, Inc. | Entropy coding using adaptable prefix codes |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4327379A (en) * | 1980-04-11 | 1982-04-27 | Xerox Corporation | Hardware implementation of 4-pixel code encoder |
| US4684923A (en) * | 1984-09-17 | 1987-08-04 | Nec Corporation | Encoder with selective indication of compression encoding and decoder therefor |
| KR0162197B1 (ko) * | 1992-05-30 | 1998-12-15 | 강진구 | 영상데이타의 가변장부호와/복호화방법 및 장치 |
| KR100254402B1 (ko) * | 1994-12-19 | 2000-05-01 | 전주범 | 줄-길이 부호화방법 및 줄-길이 부호화기 |
-
1996
- 1996-11-26 US US08/756,509 patent/US5764168A/en not_active Expired - Lifetime
- 1996-11-29 KR KR1019960060092A patent/KR100219230B1/ko not_active IP Right Cessation
- 1996-11-29 JP JP31958796A patent/JP3786485B2/ja not_active Expired - Fee Related
- 1996-12-02 CN CN96120871A patent/CN1129323C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186611A (ja) | 1997-07-15 |
| KR970032141A (ko) | 1997-06-26 |
| CN1129323C (zh) | 2003-11-26 |
| US5764168A (en) | 1998-06-09 |
| KR100219230B1 (ko) | 1999-09-01 |
| CN1155816A (zh) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205498B2 (ja) | 連続画像の符号化方法及び復号化方法 | |
| US4281344A (en) | Video interframe transform coding technique | |
| JPH0161278B2 (ja) | ||
| WO1991003128A1 (en) | Control system for encoding image | |
| IL115278A (en) | Method and apparatus for compressing a digital signal using vector quantization | |
| JPH04221465A (ja) | 記録装置 | |
| JPS5816665B2 (ja) | フアクシミリシンゴウノフゴウカホウシキ | |
| US5668547A (en) | Runlength coding method and apparatus for use in a video signal encoding system | |
| JP3786485B2 (ja) | ランレングス符号化装置 | |
| US5818363A (en) | Runlength coding apparatus for use in a video signal encoding system | |
| JP3179588B2 (ja) | データ符号化装置及び方法 | |
| JPH09200762A (ja) | 映像信号符号化方法及びその装置 | |
| JPH04341085A (ja) | 動画像符号化装置 | |
| JP3792600B2 (ja) | カラー画像圧縮装置およびその方法 | |
| KR900004962B1 (ko) | 화상 송신 시스템 | |
| JP2794899B2 (ja) | 符号化装置 | |
| JPH0310486A (ja) | 動画像符号化装置 | |
| JP2887843B2 (ja) | 画像データ復元方法および装置 | |
| JPH06178282A (ja) | 画像の符号化装置 | |
| Zailu et al. | MDPCM picture coding | |
| JPH03113979A (ja) | 動画像符号化装置 | |
| JP3093451B2 (ja) | 冗長性低減符号化装置 | |
| JP2547479B2 (ja) | 画像符号化制御システム | |
| JPS60143087A (ja) | バツフアメモリ制御回路 | |
| JPH05217300A (ja) | 映像信号の伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |