JP3785035B2 - APD bias voltage control circuit - Google Patents

APD bias voltage control circuit Download PDF

Info

Publication number
JP3785035B2
JP3785035B2 JP2000271125A JP2000271125A JP3785035B2 JP 3785035 B2 JP3785035 B2 JP 3785035B2 JP 2000271125 A JP2000271125 A JP 2000271125A JP 2000271125 A JP2000271125 A JP 2000271125A JP 3785035 B2 JP3785035 B2 JP 3785035B2
Authority
JP
Japan
Prior art keywords
apd
bias voltage
voltage control
temperature
optical receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000271125A
Other languages
Japanese (ja)
Other versions
JP2002084235A (en
Inventor
洋起 金坂
裕司 宮木
由起治 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000271125A priority Critical patent/JP3785035B2/en
Publication of JP2002084235A publication Critical patent/JP2002084235A/en
Application granted granted Critical
Publication of JP3785035B2 publication Critical patent/JP3785035B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光伝送装置に適用されるAPD(アバランシェフォトダイオード)を使用した光受信器のAPDバイアス電圧制御回路に関する。
【0002】
【従来の技術】
光伝送信号を電気信号に変換する部分には、APDの降伏電圧近傍での増倍作用を利用した回路が用いられる。APDバイアス電圧制御に関して、従来の方式を以下に示す。
【0003】
▲1▼増倍率固定方式(固定バイアス方式)
図5は増倍率固定方式の概念図である。ここで、印加電圧が小さい状態では通常のフォトダイオードに流れる電流とほぼ等しい小さい電流が流れ、印加電圧が大きくなって降伏電圧近傍では、APDには大量の電流が流れる。この大電流と小電流との比率を増倍率Mという。
【0004】
図5において、51はAPDに直流電圧を逆バイアスで印加する直流電圧源である。APDのアノード側にはI/V変換用の負荷抵抗R0が接続されている。この負荷抵抗R0とAPDとの接続点の電位は、前置増幅器(プリアンプ)52に与えられる。
【0005】
この回路では、APDに印加される直流電圧は入力光の大小に関わらず、バイアス電圧が一定であるため、入力光が大きくなると、前置増幅器2が飽和するおそれがある。
【0006】
▲2▼FULL AGC方式
図6はFULL AGC方式の概念図である。図5と同一のものは、同一の符号を付して示す。この方式は、等化増幅器53の出力振幅が一定となるように直流電圧源51を制御している。光入力の増加に伴い、APDバイアス電圧(APDの両端にかかる電圧)Vapdが小さくなり、最大受信レベル付近では、増倍率Mはほぼ1となるため、受信レベルのダイナミックレンジを広くとることができる。
【0007】
一方、最小受信レベル付近では、光入力に対して増倍率Mが負の傾斜を持つため、光入力が増加してもS/N比が一定となり、エラーフロア(誤り率曲線の曲がり)が生じるという問題がある。また、負帰還回路を構成するため、回路規模が大きくなるという問題がある。
【0008】
また、公知例(特開平6−164495号公報)では、図9に示すように、FULL AGC方式により光受信回路を構成し、メモリに格納したAPDの特性データ、感温素子による温度検出データ、信号レベル検出データを基に、出力信号レベルが一定となるようにAPDの駆動電圧を制御することにより、素子ばらつき等に対応して高い精度での細かいAPDの温度補償を可能にしている。
【0009】
図9に示す方式においては、1は全体としての光空間伝送装置を示し、所定の情報信号でレーザダイオード2を駆動し、このレーザダイオード2から所定偏波面の送信光ビームL1を射出する。更に、光空間伝送装置1においては、この送信光ビームL1をレンズ4で平行光線に変換した後、偏向ビームスプリッタ6を透過させてレンズ8に導く。ここで、レンズ8は、送信光ビームL1を収束光に変換して出射し、大口径レンズ10はこの収束光を略平行光線に変換して射出する。
【0010】
これにより、光空間伝送装置1においては、伝送対象に所定偏波面の送信光ビームL1を介して情報信号を伝送する。更に、光空間伝送装置1においては、所望の伝送対象から到来する受信光ビームL2を大口径レンズ10で受光し、レンズ8を介して偏向ビームスプリッタ6に導く。ここで、受信光ビームL2は、送信光ビームL1に対して偏波面が直交するように伝送対象から送出され、これにより光空間伝送装置1においては、この受信光ビームL2を偏向ビームスプリッタ6で反射してビームスプリッタ12に導く。ビームスプリッタ12は、この受信光ビームL2の一部を透過してレンズ14に射出し、レンズ14はこの透過光をAPD16に集光する。
【0011】
光空間伝送装置1においては、このAPD16の出力信号を所定の信号処理回路に出力して処理し、これにより受信光ビームL2を介して伝送対象の情報信号を受信する。更に、ビームスプリッタ12は、この受信光ビームL2の一部を反射してレンズ18に送出し、レンズ18はこの反射光L3をポジショニングセンサ20で集光する。ここで、ポジショニングセンサ20は、反射光L3の集光位置に応じて出力信号が変化する位置検出用受光素子で、この実施例においては、このポジショニングセンサ20の出力信号を位置検出回路22に出力して反射光L3の集光位置を検出する。
【0012】
更に、この実施例において、光空間伝送装置1は、ビームスプリッタ12及びレンズ14間に偏向ビームスプリッタ26を挿入し、偏向ビームスプリッタ26の光軸を中心にして偏向ビームスプリッタ26を所定角度回転させることにより、この偏向ビームスプリッタ26を光減衰器として使用し、アバランシェフォトダイオード16の入射光量を一定値に維持するようになっている。
【0013】
APD16で検出された信号は、プリアンプ36で増幅された後、AGC回路38で更に増幅される。AGC回路38の出力はA/D変換器40によりディジタルデータに変換され、システム制御部30に与えられる。該システム制御部30は、受信したディジタル信号をD/A変換器42でアナログ信号に変換し、圧電源44に与えられる。該圧電源44の出力は、APD16に印加される。以上のループによりフィードバック回路が形成され、APD16から検出される光信号が一定となるようにすることができる。
【0014】
しかしながら、この方式も、出力信号レベル一定の制御を行なう限り、光入力レベルが小さい場合のエラーフロアの問題は解決されない。
▲3▼自己バイアス方式
図7は自己バイアス方式の概念図である。図5と同一のものは、同一の符号を付して示す。
【0015】
本方式では、図7に示すように、直流電圧源51とAPDカソード間にバイアス電圧制御抵抗R1を設置し、この電圧降下を用いて光入力の増加に対してAPDバイアス電圧Vapdが小さくなるように制御する。
【0016】
図8はPin−Iapd特性の一例を示す図である。縦軸はIapd[μA]、横軸は光入力パワー[dBm]である。図に示すように最小受信レベル付近ではIapdが小さいため、FULL AGC方式に比較してこの付近での光入力に対する増倍率の変化は小さい。APDに接続されているCはノイズ除去用コンデンサである。
【0017】
また、抵抗値をある程度大きくすれば、電圧降下により最大受信レベル付近で増倍率Mをほぼ1にすることができる。このように、最小受信レベルで最適増倍率となるように直流電圧源51を設定し、バイアス電圧制御抵抗を適切な値にすることにより、前述した▲1▼、▲2▼の最小受信レベル、最大受信レベル付近の問題を解決することができる。
【0018】
【発明が解決しようとする課題】
(a)自己バイアス方式における直流電圧源、バイアス電圧制御抵抗の調整
前述した自己バイアス方式は、増倍率M固定方式、FULL AGC方式の上記の問題点を解決することができるが、APDのブレイクダウン電圧の個別ばらつき、温度特性に対して直流電圧源を調整、温度補償する必要があり、更にバイアス電圧制御抵抗についても、個々に抵抗値を設定する必要があるという問題がある。
【0019】
▲1▼直流電圧源の調整、温度補償
APDの増倍率Mは、下式の通り、ブレイクダウン電圧VbとAPDバイアス電圧(APDの両端にかかる電圧)Vapdとの関係で決まる。
【0020】
M=1/{1−(Vapd/Vb)n} (1)
ここで、nは素子の材料、構造で決まる係数である。Vbは、個別ばらつきが大きく、また温度に対してある傾斜Γで変化する。増倍率は、APDバイアス電圧が小さい時のIapdと、APDバイアス電圧が十分に大きい時のIapdの比で求められる。
【0021】
このため、自己バイアス方式において、個々のAPDに対して、増倍率が最小受信レベル付近で最適となるように直流電圧源51の出力電圧Vddを調整する必要がある。更に、温度変動に対して増倍率Mが一定となるように個々のAPDの温度特性Γに対して直流電圧源51出力の電圧Vddを温度補償する必要がある。
【0022】
▲2▼バイアス電圧制御抵抗の設定
次に、上記のように直流電圧源51を調整、温度補償した状態で、光入力を最小受信レベル付近より大きくしていった場合、APD電流Iapdの増加に伴い、バイアス電圧制御抵抗R1での電圧降下のためVapdは小さくなる。ある光入力PinにおけるIapd、Vapdは、以下の式より求めることができる。
【0023】
Iapd=S・M・Pin (2)
ここで、SはAPD受光感度[A/W ]
Vapd=Vdd−(R1+R0)・Iapd (3)
ここで、図7の自己バイアス方式のバイアス電圧制御抵抗R1が大きい場合、最大受信レベル付近でのVapdが過小となり、APDの周波数帯域劣化が生じる。逆に、R1の抵抗値が小さい場合、最大受信レベルでのMが十分に小さくならないため、Iapdが前置増幅器52の入力電流の許容最大値を越え、前置増幅器52が飽和し、波形劣化が生じる。
【0024】
図10はPin−Vapd特性の一例を示す図であり、(a)が全体特性を、(b)が拡大図を示す。(b)は(a)の線で囲った領域Aの拡大を示す。縦軸はVapdを、横軸は光入力パワーPinを示す。R1が大きい場合、光入力パワーPinが大きくなるほど、APDにかかる電圧Vapdは小さくなっている。(b)において、領域BはAPD帯域劣化限界領域を示す。
【0025】
図11は、Pin−M特性の一例を示す図である。縦軸は増倍率M、横軸は光入力パワーPinである。(a)が全体を、(b)は(a)の線で囲った領域Cの拡大図を示す。R1の抵抗値が小さ場合、最大受信レベル付近でのMが十分に小さくならないため、Iapdが前記前置増幅器52の入力電流の許容最大値を越え、前置増幅器52の出力に波形劣化が生じる。なお、図7の負荷抵抗R0については、APDの容量と、要求される周波数帯域により最大値が求まる。
【0026】
以上のように、自己バイアス方式では、APDのブレイクダウン電圧の個別ばらつき、温度特性が原因で、光受信モジュール(光受信部)の調整の簡素化、及び構成部品の共通化、一般化が困難になっている。
【0027】
本発明はこのような課題に鑑みてなされたものであって、光受信モジュールとAPDバイアス電圧制御部との汎用的な組み合わせが可能で、APDバイアス電圧制御部の外付けによる光受信モジュールの小型化、更にはPIN素子光受信モジュールの構造の共通化が可能となるAPDバイアス電圧制御回路を提供することを目的としている。
【0028】
【課題を解決するための手段】
(1)図1は本発明の原理ブロック図である。図7と同一のものは、同一の符号を付して示す。図において、60は光信号(Opt In)を受けて、電気信号に変換し、出力データを出力する光受信部(光受信モジュール)、70は該光受信部60のAPDに最適なバイアス電圧を与えるAPDバイアス電圧制御部である。光受信部60とAPDバイアス電圧制御部70は、それぞれ別々に構成されている。
【0029】
APDバイアス電圧制御部70において、71はその出力電圧を制御可能な直流電圧源、R10は該直流電圧源71に接続され、制御信号によりその抵抗値が可変されるバイアス電圧制御用可変抵抗(以下、単に可変抵抗という)、72は各種制御を行なうCPUである。該CPU72は、直流電圧源71と、可変抵抗R10に制御信号を与える。
【0030】
光受信部60において、61はブレイクダウン電圧とその温度傾斜が記憶されているメモリである。該メモリ61から読み出されたブレイクダウン電圧Vbと温度傾斜ΓはCPU72に与えられるようになっている。光受信部60は、温度センサ62を備え、APDの周囲温度を出力する。
【0031】
このように構成すれば、CPU72は、周囲温度とその時のAPDのブレイクダウン電圧に基づいて、受信特性が最適となり、かつ温度変動に対しても増倍率Mが一定となるように補償された電圧値に直流電圧源71を制御し、更に最大受信レベル付近でMとVapdが最適となるような抵抗値に可変抵抗R10を設定するので、光受信モジュールとAPDバイアス電圧制御部70との汎用的な組み合わせが可能で、APDバイアス電圧制御部70の外付けによる光受信部60の小型化、更にはPIN素子光受信部60の構造の共通化が可能となるAPDバイアス電圧制御回路を提供することができる。
【0032】
また、APDバイアス電圧制御部70は、それと組み合わせられる光受信部60の個別情報を基に自動的に制御されるため、光受信部60とAPDバイアス電圧制御部70の任意の組み合わせが可能になり、またAPDのブレイク電圧の個別的なばらつき、温度特性に対して、光受信部60を個々に調整することなく、最適な受信特性を得ることができる。また、バイアス電圧制御に必要な周囲温度データTとその時のブレイクダウン電圧VbをCPU72に与えることができ、APDのバイアス電圧を最適に設定することができる。
【0033】
(2)請求項2記載の発明は、前記温度センサは、前記APDと熱的に離れた箇所に設置され、前記APDバイアス電圧制御部のCPUは、この温度検出データを前記APD素子温度に換算し、この値と前記光受信部から読み込んだAPDのブレイクダウン電圧値とその温度特性データを基に、前記光受信部の受信特性が最適となるAPDバイアス電圧値、及び前記バイアス電圧制御用可変抵抗の抵抗値を算出し、これらの値に前記直流電圧源、前記バイアス電圧制御用可変抵抗を制御することを特徴とする。
【0034】
このように構成すれば、温度センサをAPDから離して設置しても、APD素子温度に換算し、その時のブレイクダウン電圧Vbから、CPUはAPDのバイアス電圧を最適に設定することができる。
【0037】
この発明において、前記光受信部とAPDバイアス電圧制御部との構成において、CPUとバイアス電圧制御用可変抵抗は光受信部に設置され、このCPUは、予めメモリ記憶させたAPDのブレイクダウン電圧値とその温度特性データと、温度センサによるAPD素子温度の検出データを基に、光受信部の受信特性が最適となるようにバイアス電圧制御用可変抵抗の抵抗値を自動的に設定し、また光受信部の受信特性が最適となるAPDバイアス電圧の電圧値を出力し、一方、APDバイアス電圧制御部では、この値に直流電圧源を自動的に制御すれば、APDのバイアス電圧を最適に設定することができる。
【0038】
また、この発明において、APDのブレイクダウン電圧とその温度特性、温度センサの検出出力、直流電圧源制御信号、バイアス電圧制御用可変抵抗設定信号が、離散的なディジタル信号であるようにすれば、CPU72はこれらディジタル信号に基づいてAPDのバイアス電圧を最適に設定することができる。
【0039】
【発明の実施の形態】
図2は本発明の第1の実施の形態例を示すブロック図である。図1、図6、図7と同一のものは、同一の符号を付して示す。光受信部(光受信モジュール)60において、61は温度特性データと対応するブレイクダウン電圧が記憶されたメモリ、62はAPDの周囲に設けられた温度センサである。CはAPDのカソード側に設けられたノイズ除去用コンデンサである。APDのカソード側には、APDバイアス電圧制御部70の可変抵抗R10が接続され、アノード側には抵抗R0が接続されている。
【0040】
52はAPDのアノード側と接続された前置増幅器、53は該前置増幅器52の出力を受ける等化増幅器、54は該等化増幅器53の出力からデータとクロックを抽出して外部に出力する識別再生器である。61は温度特性データとブレイクダウン電圧の関係が記憶されたメモリで、該メモリ61には温度特性データΓとブレイクダウン電圧Vbが設定できるようになっている。該メモリ61の出力は、APDバイアス電圧制御部70のCPU72に入っている。62はAPDの周囲に配置された温度センサで、その出力はCPU72に入っている。このように構成された回路の動作を説明すれば、以下の通りである。
【0041】
光受信部60に内蔵されたメモリ61に、搭載されているAPDの個別情報(温度特性Γ、ブレイクダウン電圧Vb)を書き込む。APDを購入する際に、個別情報は、APD毎に添付されてくるので、その情報を書き込めばよい。これら温度特性Γとブレイクダウン電圧Vbは、CPU72に与えられる。一方、温度センサ62は、APDの温度Tapdを検出してCPU72に与える。
【0042】
APDバイアス電圧制御部70では、光受信部60のメモリ61から出力されるΓ、VbとAPDの周囲温度Tapdを受けて、CPU72が最適なVddの電圧値と、可変抵抗R10の抵抗値を算出し、直流電圧制御信号Vdd Cont、バイアス電圧制御抵抗設定信号R10 Contを出力して、直流電圧源71と、可変抵抗R10の抵抗値を制御する。
【0043】
この結果、CPU72は、周囲温度とその時のAPDのブレイクダウン電圧に基づいて、受信特性が最適となり、かつ温度変動に対しても増倍率Mが一定となるように補償された電圧値に直流電圧源71を制御し、更に最大受信レベル付近でMとVapdが最適となるような抵抗値に可変抵抗R10を設定するので、光受信部60とAPDバイアス電圧制御部70との汎用的な組み合わせが可能で、APDバイアス電圧制御部70の外付けによる光受信モジュールの小型化、更にはPIN素子光受信モジュールの構造の共通化が可能となるAPDバイアス電圧制御回路を提供することができる。
【0044】
また、APDバイアス電圧制御部70は、それと組み合わせられる光受信部60の個別情報を基に自動的に制御されるため、光受信部60とAPDバイアス電圧制御部70の任意の組み合わせが可能になり、またAPDのブレイク電圧の個別的なばらつき、温度特性に対して、光受信部60を個々に調整することなく、最適な受信特性を得ることができる。
【0045】
図3は本発明の第2の実施の形態例を示すブロック図である。図2と同一のものは、同一の符号を付して示す。この実施の形態例では、温度センサ62が光受信部60ではなく、APDバイアス電圧制御部70側に移動している。その他の構成は、図2と同じである。このように構成された回路の動作を説明すれば、以下の通りである。
【0046】
温度センサ62がAPDバイアス電圧制御部70に移動した時、CPU72は温度センサ62の出力Taと実際のAPD素子温度Tapdとの温度差を予め算出し、これを基にTaからTapdを換算してVddの温度補償を行なう。Tapdが算出されたら、後は図2に示す実施の形態例と同じである。
【0047】
即ち、APDバイアス電圧制御部70では、メモリ61から出力される光受信部60からのΓ、Vbを受けて、CPU72が、TapdとΓとVbとから最適なVddの電圧値と、可変抵抗R10の抵抗値を算出し、直流電圧制御信号Vdd Cont、バイアス電圧制御抵抗設定信号R10 Contを出力して、直流電圧源71と、可変抵抗R10の抵抗値を制御する。
【0048】
この結果、CPU72は、周囲温度とその時のAPDのブレイクダウン電圧に基づいて、受信特性が最適となり、かつ温度変動に対しても増倍率Mが一定となるように補償された電圧値に直流電圧源71を制御し、更に最大受信レベル付近でMとVapdが最適となるような抵抗値に可変抵抗R10を設定するので、光受信部60とAPDバイアス電圧制御部70との汎用的な組み合わせが可能で、APDバイアス電圧制御部70の外付けによる光受信モジュールの小型化、更にはPIN素子光受信モジュールの構造の共通化が可能となるAPDバイアス電圧制御回路を提供することができる。
【0049】
図4は本発明の第3の実施の形態例を示すブロック図である。図2と同一のものは、同一の符号を付して示す。この実施の形態例は、図2に示す実施の形態例と比較して、可変抵抗R10とCPU72が光受信部60側に設けられたものである。APDの周囲に設けられた温度センサ62の出力は、CPU72に入り、メモリ61に記憶されている温度特性Γとブレイクダウン電圧Vbが読み出されてメモリ61に入る。その他の構成は、図2と同じである。この実施の形態例では、APDバイアス電圧制御部70は、直流電圧源71のみとなり、光受信部60からの電圧制御信号Vdd Contを受ける。このように構成された回路の動作を説明すれば、以下の通りである。
【0050】
光受信部60に内蔵されたメモリ61に、搭載されているAPDの個別情報(温度特性Γ、ブレイクダウン電圧Vb)を書き込む。これら温度特性Γとブレイクダウン電圧Vbは、CPU72に与えられる。一方、温度センサ62は、APDの温度Tapdを検出してCPU72に与える。
【0051】
メモリ61から出力される温度特性Γ、ブレイクダウン電圧VbとAPDの周囲温度Tapdを受けて、CPU72が最適なVddの電圧値と、可変抵抗R10の抵抗値を算出し、直流電圧制御信号Vdd Cont、バイアス電圧制御抵抗設定信号R10 Contを出力して、直流電圧源71と、可変抵抗R10の抵抗値を制御する。
【0052】
この結果、CPU72は、周囲温度とその時のAPDのブレイクダウン電圧に基づいて、受信特性が最適となり、かつ温度変動に対しても増倍率Mが一定となるように補償された電圧値に直流電圧源71を制御し、更に最大受信レベル付近でMとVapdが最適となるような抵抗値に可変抵抗R10を設定するので、光受信部60とAPDバイアス電圧制御部70との汎用的な組み合わせが可能で、APDバイアス電圧制御部70の外付けによる光受信モジュールの小型化、更にはPIN素子光受信モジュールの構造の共通化が可能となるAPDバイアス電圧制御回路を提供することができる。
【0053】
上述の実施の形態例では、ブレイクダウン電圧Vb、APDの温度Tapd、温度センサ62の出力Ta、直流電圧源制御信号Vdd Cont、可変抵抗制御信号R10 Contは、ディジタル値であってもよく、また電圧値のようなアナログ値であってもよい。
【0054】
また、上述のメモリ61はEEPROMであっても、FLASHメモリであってもよい。
また、上述の可変抵抗R10は、電子ボリュームであっても、電界効果トランジスタ(FET)であってもよい。
【0055】
また、温度センサ62はダイオードであっても、サーミスタであってもよい。本発明によれば、APDバイアス電圧制御部を制御することにより、光受信モジュールと、APDバイアス電圧制御部との汎用的な組み合わせが可能になり、APDバイアス電圧制御部の外付け化による光受信部(光受信モジュール)の小型化、更にはPIN素子光受信モジュールとの構造の共通化が可能となる。また、従来の自己バイアス方式では、APDのブレイクダウン電圧の個別ばらつき、温度特性に対して直流電圧源を調整、温度補償するだけでなく、バイアス電圧制御抵抗についても、個々に抵抗値を設定する必要があったが、本発明により、これらの自動調整が可能になり、光受信モジュールの調整を大幅に簡素化することができる。
【0056】
(付記1) 自己バイアス方式によりアバランシェフォトダイオード(APD)のバイアス電圧を制御するAPDバイアス電圧制御回路において、
光信号入力を受けて、電気信号に変換し、出力データを出力する光受信部と、
該光受信部のAPDに最適なバイアス電圧を与えるAPDバイアス電圧制御部とを別々に構成し、
前記APDバイアス電圧制御部は、
その出力電圧を制御可能な直流電圧源と、
前記直流電圧源に接続され、外部信号によりその抵抗値が可変されるバイアス電圧制御用の可変抵抗と、
各種制御を行なうCPUとから構成され、
前記CPUは、光受信部のメモリに記憶されているAPDのブレイクダウン電圧値とその温度特性データとを読み出し、光受信部の受信特性が最適となるように、前記直流電源とバイアス電圧制御用可変抵抗の制御を行なうことを特徴とするAPDバイアス電圧制御回路。
【0057】
(付記2) 前記光受信部は、
前記バイアス電圧制御用可変抵抗と接続されるAPDと、
APDのブレイクダウン電圧値とその温度特性データが記憶されるメモリと、
APDの周囲の温度を検出する温度センサと、
前記APDに発生した電気信号を増幅する増幅器と、
該増幅器の出力からデータとクロックを出力する識別再生器、
とから構成されることを特徴とする付記1記載のAPDバイアス電圧制御回路。
【0058】
(付記3) 前記温度センサは、APDと熱的に離れた箇所に設置され、APDバイアス電圧制御部のCPUは、この温度検出データをAPD素子温度に換算し、この値と光受信部から読み込んだAPDのブレイクダウン電圧値とその温度特性データを基に、光受信部の受信特性が最適となるAPDバイアス電圧の電圧値、及びバイアス電圧制御用可変抵抗の抵抗値を算出し、これらの値に直流電圧源、バイアス電圧制御用可変抵抗を制御することを特徴とする付記2記載のAPDバイアス電圧制御回路。
【0059】
(付記4) 前記光受信部とAPDバイアス電圧制御部との構成において、CPUとバイアス電圧制御用可変抵抗は光受信部に設置され、このCPUは、予めメモリ記憶させたAPDのブレイクダウン電圧値とその温度特性データと、温度センサによるAPD素子温度の検出データを基に、光受信部の受信特性が最適となるようにバイアス電圧制御用可変抵抗の抵抗値を自動的に設定し、また光受信部の受信特性が最適となるAPDバイアス電圧の電圧値を出力し、一方、APDバイアス電圧制御部では、この値に直流電圧源を自動的に制御することを特徴とする付記1記載のAPDバイアス電圧制御回路。
【0060】
(付記5) APDのブレイクダウン電圧とその温度特性、温度センサの検出出力、直流電圧源制御信号、バイアス電圧制御用可変抵抗設定信号が、離散的なディジタル信号であることを特徴とする付記1乃至4の何れかに記載のAPDバイアス電圧制御回路。
【0061】
【発明の効果】
以上説明したように、本発明によれば、以下の効果が得られる。
(1)請求項1記載の発明によれば、APDバイアス電圧制御部の外付けによる光受信部の小型化、更にはPIN素子光受信部の構造の共通化が可能となるAPDバイアス電圧制御回路を提供することができる。
【0062】
また、APDバイアス電圧制御部は、それと組み合わせられる光受信部の個別情報を基に自動的に制御されるため、光受信部とAPDバイアス電圧制御部の任意の組み合わせが可能になり、またAPDのブレイク電圧の個別的なばらつき、温度特性に対して、光受信部を個々に調整することなく、最適な受信特性を得ることができる。また、バイアス電圧制御に必要な周囲温度データTとその時のブレイクダウン電圧VbをCPUに与えることができ、APDのバイアス電圧を最適に設定することができる。
【0063】
(2)請求項2記載の発明によれば、温度センサをAPDから離して設置しても、APD素子温度に換算し、その時のブレイクダウン電圧Vbから、CPUはAPDのバイアス電圧を最適に設定することができる。
【0065】
この発明において、予めメモリ記憶させたAPDのブレイクダウン電圧値とその温度特性データと、温度センサによるAPD素子温度の検出データを基に、光受信部の受信特性が最適となるようにバイアス電圧制御用可変抵抗の抵抗値を自動的に設定し、また光受信部の受信特性が最適となるAPDバイアス電圧の電圧値を出力し、一方、APDバイアス電圧制御部では、この値に直流電圧源を自動的に制御すれば、APDのバイアス電圧を最適に設定することができる。
【0066】
また、この発明において、APDのブレイクダウン電圧とその温度特性、温度センサの検出出力、直流電圧源制御信号、バイアス電圧制御用可変抵抗設定信号が、離散的なディジタル信号であるようにすれば、CPUはこれらディジタル信号に基づいてAPDのバイアス電圧を最適に設定することができる。
【0067】
このように、本発明によれば、光受信モジュールとAPDバイアス電圧制御部との汎用的な組み合わせが可能で、APDバイアス電圧制御部の外付けによる光受信モジュールの小型化、更にはPIN素子光受信モジュールの構造の共通化が可能となるAPDバイアス電圧制御回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】本発明の第1の実施の形態例を示すブロック図である。
【図3】本発明の第2の実施の形態例を示すブロック図である。
【図4】本発明の第3の実施の形態例を示すブロック図である。
【図5】増倍率M固定方式の概念図である。
【図6】FULL AGC方式の概念図である。
【図7】自己バイアス方式の概念図である。
【図8】Pin−Iapd特性の一例を示す図である。
【図9】光空間伝送装置の公知例を示す図である。
【図10】Pin−Vapd特性の一例を示す図である。
【図11】Pin−M特性の一例を示す図である。
【符号の説明】
60 光受信部
61 メモリ
70 APDバイアス電圧制御部
71 直流電圧源
72 CPU
R10 バイアス電圧制御抵抗(可変抵抗)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an APD bias voltage control circuit for an optical receiver using an APD (avalanche photodiode) applied to an optical transmission apparatus.
[0002]
[Prior art]
A circuit using a multiplication action in the vicinity of the breakdown voltage of the APD is used for the part that converts the optical transmission signal into an electric signal. A conventional method for APD bias voltage control is shown below.
[0003]
(1) Gain fixed method (fixed bias method)
FIG. 5 is a conceptual diagram of the multiplication factor fixing method. Here, when the applied voltage is small, a small current substantially equal to the current flowing through the normal photodiode flows, and the applied voltage becomes large, and a large amount of current flows through the APD near the breakdown voltage. The ratio between the large current and the small current is called a multiplication factor M.
[0004]
In FIG. 5, reference numeral 51 denotes a DC voltage source that applies a DC voltage to the APD with a reverse bias. A load resistor R0 for I / V conversion is connected to the anode side of the APD. The potential at the connection point between the load resistor R0 and the APD is applied to a preamplifier (preamplifier) 52.
[0005]
In this circuit, since the DC voltage applied to the APD is constant regardless of the magnitude of the input light, the preamplifier 2 may be saturated when the input light increases.
[0006]
(2) FULL AGC method
FIG. 6 is a conceptual diagram of the FULL AGC method. The same components as those in FIG. 5 are denoted by the same reference numerals. In this method, the DC voltage source 51 is controlled so that the output amplitude of the equalizing amplifier 53 is constant. As the optical input increases, the APD bias voltage (voltage applied to both ends of the APD) Vapd decreases, and the multiplication factor M is approximately 1 near the maximum reception level, so that the dynamic range of the reception level can be widened. .
[0007]
On the other hand, in the vicinity of the minimum reception level, the multiplication factor M has a negative slope with respect to the optical input, so that the S / N ratio becomes constant even when the optical input increases, and an error floor (bending of the error rate curve) occurs. There is a problem. Further, since the negative feedback circuit is configured, there is a problem that the circuit scale becomes large.
[0008]
In a known example (Japanese Patent Laid-Open No. 6-164495), as shown in FIG. 9, an optical receiver circuit is configured by the FULL AGC method, and APD characteristic data stored in a memory, temperature detection data by a temperature sensing element, By controlling the driving voltage of the APD so that the output signal level becomes constant based on the signal level detection data, fine APD temperature compensation can be performed with high accuracy corresponding to element variations and the like.
[0009]
In the system shown in FIG. 9, reference numeral 1 denotes an optical space transmission device as a whole, which drives a laser diode 2 with a predetermined information signal and emits a transmission light beam L 1 having a predetermined polarization plane from the laser diode 2. Further, in the optical space transmission device 1, the transmission light beam L 1 is converted into parallel rays by the lens 4, and then transmitted through the deflection beam splitter 6 and guided to the lens 8. Here, the lens 8 converts the transmission light beam L1 into a convergent light and emits it, and the large-diameter lens 10 converts this convergent light into a substantially parallel beam and emits it.
[0010]
Thereby, in the optical space transmission apparatus 1, an information signal is transmitted to the transmission target via the transmission light beam L1 having a predetermined polarization plane. Further, in the optical space transmission device 1, the received light beam L 2 arriving from a desired transmission target is received by the large-diameter lens 10 and guided to the deflection beam splitter 6 through the lens 8. Here, the reception light beam L2 is transmitted from the transmission object so that the plane of polarization is orthogonal to the transmission light beam L1. Thus, in the optical space transmission device 1, the reception light beam L2 is deflected by the deflection beam splitter 6. Reflected and guided to the beam splitter 12. The beam splitter 12 transmits a part of the received light beam L2 and emits it to the lens 14, and the lens 14 condenses the transmitted light on the APD 16.
[0011]
In the optical space transmission device 1, the output signal of the APD 16 is output to a predetermined signal processing circuit for processing, thereby receiving the information signal to be transmitted via the reception light beam L2. Further, the beam splitter 12 reflects a part of the received light beam L2 and transmits the reflected light beam L2 to the lens 18. The lens 18 condenses the reflected light L3 by the positioning sensor 20. Here, the positioning sensor 20 is a position detection light-receiving element whose output signal changes in accordance with the condensing position of the reflected light L3. In this embodiment, the output signal of the positioning sensor 20 is output to the position detection circuit 22. Then, the condensing position of the reflected light L3 is detected.
[0012]
Further, in this embodiment, the optical space transmission device 1 inserts the deflection beam splitter 26 between the beam splitter 12 and the lens 14 and rotates the deflection beam splitter 26 by a predetermined angle about the optical axis of the deflection beam splitter 26. Thus, the deflection beam splitter 26 is used as an optical attenuator, and the incident light quantity of the avalanche photodiode 16 is maintained at a constant value.
[0013]
  The signal detected by the APD 16 is amplified by the preamplifier 36 and further amplified by the AGC circuit 38. The output of the AGC circuit 38 is converted into digital data by the A / D converter 40 and given to the system control unit 30. The system control unit 30 converts the received digital signal into an analog signal by the D / A converter 42,HighA voltage power source 44 is provided. TheHighThe output of the pressure power supply 44 is applied to the APD 16. A feedback circuit is formed by the above loop, and the optical signal detected from the APD 16 can be made constant.
[0014]
However, this method also does not solve the problem of the error floor when the optical input level is small as long as the control with a constant output signal level is performed.
(3) Self-bias method
FIG. 7 is a conceptual diagram of the self-bias method. The same components as those in FIG. 5 are denoted by the same reference numerals.
[0015]
In this method, as shown in FIG. 7, a bias voltage control resistor R1 is installed between the DC voltage source 51 and the APD cathode, and the APD bias voltage Vapd decreases with increasing light input by using this voltage drop. To control.
[0016]
FIG. 8 is a diagram illustrating an example of the Pin-Iapd characteristic. The vertical axis represents Iapd [μA], and the horizontal axis represents optical input power [dBm]. As shown in the figure, Iapd is small in the vicinity of the minimum reception level, so that the change in the multiplication factor with respect to the optical input in this vicinity is small compared to the FULL AGC system. C connected to the APD is a noise removing capacitor.
[0017]
Further, if the resistance value is increased to some extent, the multiplication factor M can be made approximately 1 near the maximum reception level due to a voltage drop. Thus, by setting the DC voltage source 51 so that the optimum multiplication factor is obtained at the minimum reception level and setting the bias voltage control resistor to an appropriate value, the minimum reception levels of (1) and (2) described above, The problem near the maximum reception level can be solved.
[0018]
[Problems to be solved by the invention]
(A) Adjustment of DC voltage source and bias voltage control resistor in self-bias method
The self-bias method described above can solve the above-mentioned problems of the multiplication factor M fixed method and the FULL AGC method, but the DC voltage source is adjusted with respect to individual variations and temperature characteristics of the APD breakdown voltage. There is a problem that it is necessary to compensate, and furthermore, it is necessary to individually set the resistance value of the bias voltage control resistor.
[0019]
(1) DC voltage source adjustment, temperature compensation
The multiplication factor M of the APD is determined by the relationship between the breakdown voltage Vb and the APD bias voltage (voltage applied to both ends of the APD) Vapd as shown in the following equation.
[0020]
M = 1 / {1- (Vapd / Vb)n} (1)
Here, n is a coefficient determined by the material and structure of the element. Vb has a large individual variation, and changes at a certain slope Γ with respect to temperature. The multiplication factor is obtained by a ratio of Iapd when the APD bias voltage is small and Iapd when the APD bias voltage is sufficiently large.
[0021]
For this reason, in the self-bias method, it is necessary to adjust the output voltage Vdd of the DC voltage source 51 so that the multiplication factor is optimized near the minimum reception level for each APD. Further, it is necessary to compensate for the voltage Vdd of the output of the DC voltage source 51 with respect to the temperature characteristic Γ of each APD so that the multiplication factor M is constant with respect to temperature fluctuation.
[0022]
(2) Bias voltage control resistor setting
Next, in the state where the DC voltage source 51 is adjusted and temperature-compensated as described above, when the optical input is increased from near the minimum reception level, the bias voltage control resistor R1 increases with the APD current Iapd. Vapd becomes smaller due to the voltage drop. Iapd and Vapd at a certain optical input Pin can be obtained from the following equations.
[0023]
Iapd = SM / Pin (2)
Here, S is the APD light receiving sensitivity [A / W].
Vapd = Vdd− (R1 + R0) · Iapd (3)
Here, when the bias voltage control resistor R1 of the self-bias method of FIG. 7 is large, Vapd near the maximum reception level becomes too small, and the frequency band degradation of the APD occurs. On the contrary, when the resistance value of R1 is small, M at the maximum reception level is not sufficiently small, so that Iapd exceeds the allowable maximum value of the input current of the preamplifier 52, the preamplifier 52 is saturated, and the waveform is deteriorated. Occurs.
[0024]
  FIG. 10 is a diagram illustrating an example of the Pin-Vapd characteristic, where (a) shows the overall characteristic and (b) shows an enlarged view. (B) is from (a)BreakThe enlargement of the area A enclosed by the line is shown. The vertical axis represents Vapd, and the horizontal axis represents the optical input power Pin. When R1 is large, the voltage Vapd applied to the APD decreases as the optical input power Pin increases. In (b), a region B indicates an APD band deterioration limit region.
[0025]
  FIG. 11 is a diagram illustrating an example of the Pin-M characteristic. The vertical axis represents the multiplication factor M, and the horizontal axis represents the optical input power Pin. (A) the whole, (b) of (a)BreakThe enlarged view of the area | region C enclosed with the line is shown. R1 resistance is smallNoIn this case, since M in the vicinity of the maximum reception level does not become sufficiently small, Iapd exceeds the allowable maximum value of the input current of the preamplifier 52, and waveform degradation occurs in the output of the preamplifier 52. Note that the maximum value of the load resistor R0 in FIG. 7 is determined by the APD capacity and the required frequency band.
[0026]
As described above, with the self-bias method, it is difficult to simplify the adjustment of the optical receiver module (optical receiver unit) and to make components common and generalized due to individual variations in the APD breakdown voltage and temperature characteristics. It has become.
[0027]
The present invention has been made in view of such a problem, and can be used for a general-purpose combination of an optical receiver module and an APD bias voltage control unit. The optical receiver module can be downsized by externally attaching an APD bias voltage control unit. It is another object of the present invention to provide an APD bias voltage control circuit that can make the structure of a PIN element optical receiver module common.
[0028]
[Means for Solving the Problems]
(1) FIG. 1 is a principle block diagram of the present invention. The same components as those in FIG. 7 are denoted by the same reference numerals. In the figure, 60 is an optical receiver (optical receiver module) that receives an optical signal (Opt In), converts it into an electrical signal, and outputs output data, and 70 has an optimum bias voltage for the APD of the optical receiver 60. This is an APD bias voltage controller to be applied. The optical receiver 60 and the APD bias voltage controller 70 are configured separately.
[0029]
  In the APD bias voltage controller 70, 71 is a DC voltage source capable of controlling its output voltage, R10 is connected to the DC voltage source 71,controlA bias voltage control variable resistor (hereinafter simply referred to as a variable resistor) 72 whose resistance value is variable by a signal, 72 is a CPU that performs various controls. The CPU 72 gives control signals to the DC voltage source 71 and the variable resistor R10.
[0030]
In the optical receiver 60, reference numeral 61 denotes a memory in which a breakdown voltage and its temperature gradient are stored. The breakdown voltage Vb and the temperature gradient Γ read from the memory 61 are supplied to the CPU 72. The optical receiver 60 includes a temperature sensor 62 and outputs the ambient temperature of the APD.
[0031]
With this configuration, the CPU 72 compensates the voltage so that the reception characteristic is optimal and the multiplication factor M is constant with respect to the temperature variation based on the ambient temperature and the breakdown voltage of the APD at that time. Since the variable resistor R10 is set to a resistance value that controls the DC voltage source 71 to a value and M and Vapd are optimal near the maximum reception level, the optical receiver module and the APD bias voltage control unit 70 To provide an APD bias voltage control circuit that can be combined in various ways, and that can downsize the optical receiver 60 by externally attaching an APD bias voltage controller 70, and that can share the structure of the PIN element optical receiver 60. Can do.
[0032]
  Further, since the APD bias voltage controller 70 is automatically controlled based on the individual information of the optical receiver 60 combined therewith, any combination of the optical receiver 60 and the APD bias voltage controller 70 becomes possible. In addition, optimum reception characteristics can be obtained without individually adjusting the optical receiver 60 with respect to individual variations and temperature characteristics of the APD break voltage.Further, the ambient temperature data T necessary for bias voltage control and the breakdown voltage Vb at that time can be given to the CPU 72, and the APD bias voltage can be set optimally.
[0033]
(2) The invention described in claim 2The temperature sensor is installed at a location thermally separated from the APD, and the CPU of the APD bias voltage controller converts the temperature detection data into the APD element temperature, and reads this value from the optical receiver. Based on the breakdown voltage value of the APD and its temperature characteristic data, the APD bias voltage value and the resistance value of the variable resistor for controlling the bias voltage are calculated, and these values are obtained. To control the DC voltage source and the bias voltage control variable resistorIt is characterized by that.
[0034]
  If configured in this way,Even if the temperature sensor is installed away from the APD, it is converted into the APD element temperature, and the CPU determines the APD bias voltage from the breakdown voltage Vb at that time.Can be set optimally.
[0037]
In the present invention, in the configuration of the optical receiving unit and the APD bias voltage control unit, the CPU and the variable resistor for bias voltage control are installed in the optical receiving unit, and the CPU uses the breakdown voltage value of the APD previously stored in the memory. The resistance value of the variable resistor for bias voltage control is automatically set so that the receiving characteristic of the optical receiver is optimized based on the temperature characteristic data and the APD element temperature detection data by the temperature sensor. The APD bias voltage value at which the receiving characteristic of the receiving unit is optimal is output. On the other hand, the APD bias voltage control unit automatically sets the APD bias voltage to this value by automatically controlling the DC voltage source. can do.
[0038]
In the present invention, if the breakdown voltage of the APD and its temperature characteristics, the detection output of the temperature sensor, the DC voltage source control signal, and the bias voltage control variable resistance setting signal are discrete digital signals, The CPU 72 can optimally set the APD bias voltage based on these digital signals.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 2 is a block diagram showing a first embodiment of the present invention. The same components as those in FIGS. 1, 6, and 7 are denoted by the same reference numerals. In the optical receiver (optical receiver module) 60, 61 is a memory in which a breakdown voltage corresponding to temperature characteristic data is stored, and 62 is a temperature sensor provided around the APD. C is a noise removing capacitor provided on the cathode side of the APD. A variable resistor R10 of the APD bias voltage controller 70 is connected to the cathode side of the APD, and a resistor R0 is connected to the anode side.
[0040]
52 is a preamplifier connected to the anode side of the APD, 53 is an equalizing amplifier that receives the output of the preamplifier 52, and 54 extracts data and a clock from the output of the equalizing amplifier 53 and outputs them to the outside. It is an identification regenerator. Reference numeral 61 denotes a memory in which the relationship between the temperature characteristic data and the breakdown voltage is stored. In the memory 61, the temperature characteristic data Γ and the breakdown voltage Vb can be set. The output of the memory 61 is input to the CPU 72 of the APD bias voltage controller 70. Reference numeral 62 denotes a temperature sensor arranged around the APD, and its output is input to the CPU 72. The operation of the circuit thus configured will be described as follows.
[0041]
Individual information (temperature characteristic Γ, breakdown voltage Vb) of the mounted APD is written into the memory 61 built in the optical receiver 60. When purchasing an APD, the individual information is attached to each APD, so that information may be written. These temperature characteristics Γ and breakdown voltage Vb are given to CPU 72. On the other hand, the temperature sensor 62 detects the temperature Tapd of the APD and gives it to the CPU 72.
[0042]
In the APD bias voltage controller 70, the CPU 72 calculates the optimum voltage value of Vdd and the resistance value of the variable resistor R10 in response to the Γ, Vb output from the memory 61 of the optical receiver 60 and the ambient temperature Tapd of the APD. Then, a DC voltage control signal Vdd Cont and a bias voltage control resistor setting signal R10 Cont are output to control the resistance values of the DC voltage source 71 and the variable resistor R10.
[0043]
As a result, based on the ambient temperature and the APD breakdown voltage at that time, the CPU 72 sets the DC voltage to a voltage value compensated so that the reception characteristics are optimized and the multiplication factor M is constant even with respect to temperature fluctuations. Since the variable resistor R10 is set to a resistance value that controls the source 71 and M and Vapd are optimized near the maximum reception level, there is a general-purpose combination of the optical receiver 60 and the APD bias voltage controller 70. It is possible to provide an APD bias voltage control circuit that is capable of downsizing the optical receiving module by externally attaching the APD bias voltage control unit 70 and further enabling the common structure of the PIN element optical receiving module.
[0044]
Further, since the APD bias voltage controller 70 is automatically controlled based on the individual information of the optical receiver 60 combined therewith, any combination of the optical receiver 60 and the APD bias voltage controller 70 becomes possible. In addition, optimum reception characteristics can be obtained without individually adjusting the optical receiver 60 with respect to individual variations and temperature characteristics of the APD break voltage.
[0045]
FIG. 3 is a block diagram showing a second embodiment of the present invention. The same components as those in FIG. 2 are denoted by the same reference numerals. In this embodiment, the temperature sensor 62 is moved to the APD bias voltage controller 70 side instead of the optical receiver 60. Other configurations are the same as those in FIG. The operation of the circuit thus configured will be described as follows.
[0046]
When the temperature sensor 62 moves to the APD bias voltage controller 70, the CPU 72 calculates a temperature difference between the output Ta of the temperature sensor 62 and the actual APD element temperature Tapd in advance, and converts Tapd from Ta based on this temperature difference. Vdd temperature compensation is performed. Once Tapd is calculated, the rest is the same as the embodiment shown in FIG.
[0047]
That is, the APD bias voltage controller 70 receives Γ and Vb from the optical receiver 60 output from the memory 61, and the CPU 72 determines the optimum voltage Vdd from Tapd, Γ and Vb, and the variable resistor R10. And the DC voltage control signal Vdd Cont and the bias voltage control resistance setting signal R10 Cont are output to control the resistance values of the DC voltage source 71 and the variable resistor R10.
[0048]
As a result, based on the ambient temperature and the APD breakdown voltage at that time, the CPU 72 sets the DC voltage to a voltage value compensated so that the reception characteristics are optimized and the multiplication factor M is constant even with respect to temperature fluctuations. Since the variable resistor R10 is set to a resistance value that controls the source 71 and M and Vapd are optimized near the maximum reception level, there is a general-purpose combination of the optical receiver 60 and the APD bias voltage controller 70. It is possible to provide an APD bias voltage control circuit that is capable of downsizing the optical receiving module by externally attaching the APD bias voltage control unit 70 and further enabling the common structure of the PIN element optical receiving module.
[0049]
FIG. 4 is a block diagram showing a third embodiment of the present invention. The same components as those in FIG. 2 are denoted by the same reference numerals. In this embodiment, as compared with the embodiment shown in FIG. 2, the variable resistor R10 and the CPU 72 are provided on the optical receiver 60 side. The output of the temperature sensor 62 provided around the APD enters the CPU 72, and the temperature characteristic Γ and the breakdown voltage Vb stored in the memory 61 are read and enter the memory 61. Other configurations are the same as those in FIG. In this embodiment, the APD bias voltage controller 70 includes only the DC voltage source 71 and receives the voltage control signal Vdd Cont from the optical receiver 60. The operation of the circuit thus configured will be described as follows.
[0050]
Individual information (temperature characteristic Γ, breakdown voltage Vb) of the mounted APD is written into the memory 61 built in the optical receiver 60. These temperature characteristics Γ and breakdown voltage Vb are given to CPU 72. On the other hand, the temperature sensor 62 detects the temperature Tapd of the APD and gives it to the CPU 72.
[0051]
In response to the temperature characteristic Γ output from the memory 61, the breakdown voltage Vb and the ambient temperature Tapd of the APD, the CPU 72 calculates the optimum voltage value of Vdd and the resistance value of the variable resistor R10, and the DC voltage control signal Vdd Cont. The bias voltage control resistor setting signal R10 Cont is output to control the resistance values of the DC voltage source 71 and the variable resistor R10.
[0052]
As a result, based on the ambient temperature and the APD breakdown voltage at that time, the CPU 72 sets the DC voltage to a voltage value compensated so that the reception characteristics are optimized and the multiplication factor M is constant even with respect to temperature fluctuations. Since the variable resistor R10 is set to a resistance value that controls the source 71 and M and Vapd are optimized near the maximum reception level, there is a general-purpose combination of the optical receiver 60 and the APD bias voltage controller 70. It is possible to provide an APD bias voltage control circuit that is capable of downsizing the optical receiving module by externally attaching the APD bias voltage control unit 70 and further enabling the common structure of the PIN element optical receiving module.
[0053]
In the above embodiment, the breakdown voltage Vb, the APD temperature Tapd, the output Ta of the temperature sensor 62, the DC voltage source control signal Vdd Cont, and the variable resistance control signal R10 Cont may be digital values, It may be an analog value such as a voltage value.
[0054]
Further, the memory 61 described above may be an EEPROM or a FLASH memory.
The variable resistor R10 described above may be an electronic volume or a field effect transistor (FET).
[0055]
The temperature sensor 62 may be a diode or a thermistor. According to the present invention, by controlling the APD bias voltage control unit, a general-purpose combination of the optical reception module and the APD bias voltage control unit becomes possible, and optical reception by externally attaching the APD bias voltage control unit is possible. The unit (optical receiver module) can be downsized, and the structure with the PIN element optical receiver module can be shared. In the conventional self-bias method, not only the DC voltage source is adjusted and temperature compensated for individual variations in the APD breakdown voltage and temperature characteristics, but also the resistance value is individually set for the bias voltage control resistor. Although it was necessary, according to the present invention, these automatic adjustments are possible, and the adjustment of the optical receiving module can be greatly simplified.
[0056]
(Supplementary Note 1) In an APD bias voltage control circuit for controlling a bias voltage of an avalanche photodiode (APD) by a self-bias method,
An optical receiver that receives an optical signal input, converts it into an electrical signal, and outputs output data;
An APD bias voltage control unit that provides an optimum bias voltage to the APD of the optical receiving unit is configured separately.
The APD bias voltage controller is
A DC voltage source capable of controlling the output voltage;
A variable resistor for bias voltage control connected to the DC voltage source, the resistance value of which is variable by an external signal;
It consists of a CPU that performs various controls,
The CPU reads the APD breakdown voltage value and its temperature characteristic data stored in the memory of the optical receiver, and controls the DC power supply and bias voltage so that the reception characteristic of the optical receiver is optimized. An APD bias voltage control circuit that controls a variable resistor.
[0057]
(Supplementary Note 2) The optical receiver is
An APD connected to the bias voltage control variable resistor;
A memory for storing a breakdown voltage value of the APD and its temperature characteristic data;
A temperature sensor that detects the ambient temperature of the APD;
An amplifier for amplifying an electric signal generated in the APD;
An identification regenerator for outputting data and a clock from the output of the amplifier;
The APD bias voltage control circuit according to appendix 1, characterized by comprising:
[0058]
(Supplementary Note 3) The temperature sensor is installed at a location thermally separated from the APD, and the CPU of the APD bias voltage control unit converts the temperature detection data into an APD element temperature, and reads this value and the light receiving unit. Based on the breakdown voltage value of the APD and its temperature characteristic data, calculate the voltage value of the APD bias voltage and the resistance value of the variable resistor for bias voltage control that optimize the reception characteristics of the optical receiver, and these values are calculated. The APD bias voltage control circuit according to appendix 2, wherein a DC voltage source and a bias voltage control variable resistor are controlled.
[0059]
(Supplementary Note 4) In the configuration of the optical receiving unit and the APD bias voltage control unit, the CPU and the variable resistor for bias voltage control are installed in the optical receiving unit, and the CPU uses the APD breakdown voltage value stored in the memory in advance. The resistance value of the variable resistor for bias voltage control is automatically set so as to optimize the reception characteristic of the optical receiver based on the temperature characteristic data and the APD element temperature detection data from the temperature sensor. APD according to appendix 1, wherein the APD bias voltage value at which the receiving characteristic of the receiving unit is optimal is output, while the APD bias voltage control unit automatically controls the DC voltage source to this value. Bias voltage control circuit.
[0060]
(Additional remark 5) The breakdown voltage of APD, its temperature characteristic, the detection output of a temperature sensor, a DC voltage source control signal, and the variable resistance setting signal for bias voltage control are discrete digital signals The APD bias voltage control circuit according to any one of 1 to 4.
[0061]
【The invention's effect】
As described above, according to the present invention, the following effects can be obtained.
(1) According to the first aspect of the present invention, an APD bias voltage control circuit that enables downsizing of an optical receiving unit by externally attaching an APD bias voltage control unit and further enables common use of the structure of the PIN element optical receiving unit. Can be provided.
[0062]
  Further, since the APD bias voltage control unit is automatically controlled based on the individual information of the optical receiving unit combined therewith, any combination of the optical receiving unit and the APD bias voltage control unit is possible. Optimum reception characteristics can be obtained without individually adjusting the optical receiver with respect to individual variations and temperature characteristics of the break voltage.Also, the ambient temperature data T necessary for bias voltage control and the breakdown voltage Vb at that time can be given to the CPU, and the APD bias voltage can be set optimally.
[0063]
(2) According to the invention described in claim 2,Even if the temperature sensor is installed away from the APD, it is converted into the APD element temperature, and the CPU determines the APD bias voltage from the breakdown voltage Vb at that time.Can be set optimally.
[0065]
In the present invention, the bias voltage control is performed so that the reception characteristic of the optical receiver is optimized based on the breakdown voltage value of the APD stored in the memory in advance, the temperature characteristic data thereof, and the detection data of the APD element temperature by the temperature sensor. The resistance value of the variable resistor is automatically set, and the voltage value of the APD bias voltage at which the reception characteristic of the optical receiving unit is optimized is output. On the other hand, the APD bias voltage control unit sets the DC voltage source to this value. If automatically controlled, the bias voltage of the APD can be set optimally.
[0066]
In the present invention, if the breakdown voltage of the APD and its temperature characteristics, the detection output of the temperature sensor, the DC voltage source control signal, and the bias voltage control variable resistance setting signal are discrete digital signals, The CPU can optimally set the APD bias voltage based on these digital signals.
[0067]
As described above, according to the present invention, a general-purpose combination of the optical receiver module and the APD bias voltage control unit is possible, and the optical receiver module can be downsized by externally attaching the APD bias voltage control unit. It is possible to provide an APD bias voltage control circuit capable of sharing the structure of the receiving module.
[Brief description of the drawings]
FIG. 1 is a principle block diagram of the present invention.
FIG. 2 is a block diagram showing a first exemplary embodiment of the present invention.
FIG. 3 is a block diagram showing a second exemplary embodiment of the present invention.
FIG. 4 is a block diagram showing a third exemplary embodiment of the present invention.
FIG. 5 is a conceptual diagram of a multiplication factor M fixing method.
FIG. 6 is a conceptual diagram of the FULL AGC method.
FIG. 7 is a conceptual diagram of a self-bias method.
FIG. 8 is a diagram illustrating an example of a Pin-Iapd characteristic.
FIG. 9 is a diagram illustrating a known example of an optical space transmission device.
FIG. 10 is a diagram illustrating an example of a Pin-Vapd characteristic.
FIG. 11 is a diagram illustrating an example of a Pin-M characteristic.
[Explanation of symbols]
60 Optical receiver
61 memory
70 APD bias voltage controller
71 DC voltage source
72 CPU
R10 Bias voltage control resistor (variable resistor)

Claims (2)

自己バイアス方式によりアバランシェフォトダイオード(APD)のバイアス電圧を制御するAPDバイアス電圧制御回路において、
光信号入力を受けて、電気信号に変換し、出力データを出力する光受信部と、
該光受信部のAPDに最適なバイアス電圧を与えるAPDバイアス電圧制御部とを別々に構成し、
前記APDバイアス電圧制御部は、
その出力電圧を制御可能な直流電圧源と、
直流電圧源に接続され、制御信号によりその抵抗値が可変されるバイアス電圧制御用可変抵抗と、
各種制御を行なうCPUとから構成され、
前記光受信部は、
前記バイアス電圧制御用可変抵抗と接続されるAPDと、
該APDのブレイクダウン電圧値とその温度特性データが記憶されるメモリと、
該APDの出力信号を増幅してデータとクロックに分けて出力する識別再生回路と、
該APDの周囲の温度を検出する温度センサとから構成され、
前記CPUは、前記光受信部の前記メモリに記憶されているAPDのブレイクダウン電圧値とその温度特性データを読み出し、前記光受信部の受信特性が最適となるように、前記直流電源と前記バイアス電圧制御用可変抵抗の制御を行なうことを特徴とするAPDバイアス電圧制御回路。
In an APD bias voltage control circuit that controls a bias voltage of an avalanche photodiode (APD) by a self-bias method,
An optical receiver that receives an optical signal input, converts it into an electrical signal, and outputs output data;
An APD bias voltage control unit that provides an optimum bias voltage to the APD of the optical receiving unit is configured separately.
The APD bias voltage controller is
A DC voltage source capable of controlling the output voltage;
Connected to said DC voltage source, and the bias voltage control - variable resistor whose resistance value is varied by a control signal,
It consists of a CPU that performs various controls,
The optical receiver is
An APD connected to the bias voltage control variable resistor;
A memory for storing a breakdown voltage value of the APD and temperature characteristic data thereof;
An identification reproduction circuit for amplifying the output signal of the APD and outputting the data divided into data and a clock;
A temperature sensor for detecting the ambient temperature of the APD,
Wherein the CPU, the breakdown voltage value of an APD that is stored in the memory of the light receiving unit and reads the temperature characteristic data, so that the reception characteristics of the optical receiver becomes optimum, the said DC voltage supply An APD bias voltage control circuit that controls a variable resistor for bias voltage control.
前記温度センサは、前記APDと熱的に離れた箇所に設置され、前記APDバイアス電圧制御部のCPUは、この温度検出データを前記APD素子温度に換算し、この値と前記光受信部から読み込んだAPDのブレイクダウン電圧値とその温度特性データを基に、前記光受信部の受信特性が最適となるAPDバイアス電圧値、及び前記バイアス電圧制御用可変抵抗の抵抗値を算出し、これらの値に前記直流電圧源、前記バイアス電圧制御用可変抵抗を制御することを特徴とする請求項1記載のAPDバイアス電圧制御回路。 The temperature sensor is installed at a location thermally separated from the APD, and the CPU of the APD bias voltage control unit converts the temperature detection data into the APD element temperature, and reads this value and the light receiving unit. Based on the breakdown voltage value of the APD and its temperature characteristic data, the APD bias voltage value and the resistance value of the bias voltage control variable resistor that optimize the reception characteristics of the optical receiver are calculated, and these values are calculated. 2. The APD bias voltage control circuit according to claim 1, wherein the DC voltage source and the bias voltage control variable resistor are controlled .
JP2000271125A 2000-09-07 2000-09-07 APD bias voltage control circuit Expired - Fee Related JP3785035B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000271125A JP3785035B2 (en) 2000-09-07 2000-09-07 APD bias voltage control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271125A JP3785035B2 (en) 2000-09-07 2000-09-07 APD bias voltage control circuit

Publications (2)

Publication Number Publication Date
JP2002084235A JP2002084235A (en) 2002-03-22
JP3785035B2 true JP3785035B2 (en) 2006-06-14

Family

ID=18757455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271125A Expired - Fee Related JP3785035B2 (en) 2000-09-07 2000-09-07 APD bias voltage control circuit

Country Status (1)

Country Link
JP (1) JP3785035B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923642B2 (en) 2015-02-23 2018-03-20 Mitsubishi Electric Corporation Light receiving device
US12119334B2 (en) 2020-10-14 2024-10-15 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photo-detection system, and movable body

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332702B2 (en) 2002-08-05 2008-02-19 Sumitomo Electric Industries, Ltd. Optical receiver and a method for manufacturing the same
JP2007074397A (en) 2005-09-07 2007-03-22 Sumitomo Electric Ind Ltd Optical receiver
JP2008300726A (en) * 2007-06-01 2008-12-11 Ntt Electornics Corp Optical receiving device
JP2009026789A (en) * 2007-07-17 2009-02-05 Nec Corp Optical module, host board, and manufacturing method of host board
JP5368370B2 (en) * 2010-05-06 2013-12-18 三菱電機株式会社 Optical receiver
US9400211B2 (en) 2011-09-22 2016-07-26 Nec Corporation Optical power monitoring device, method, and program
JP6257916B2 (en) 2013-04-26 2018-01-10 東芝メディカルシステムズ株式会社 Photodetection device, radiation detection device, radiation analysis device, and photodetection method
JP2016061729A (en) 2014-09-19 2016-04-25 株式会社東芝 Photon detection element, photon detection device and radiation analysis device
JP2017049226A (en) * 2015-09-03 2017-03-09 富士電機株式会社 Radioactive ray detection device
JP7003819B2 (en) 2018-04-09 2022-01-21 富士通株式会社 Optical receiver
JP7081508B2 (en) * 2019-01-16 2022-06-07 日本電信電話株式会社 Photodetector
KR102278791B1 (en) * 2020-05-07 2021-07-20 한국과학기술원 System for Searching Operating Voltage of Silicon Photomultipliers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200342A (en) * 1997-01-07 1998-07-31 Nec Corp Bias voltage supply circuit
JP3636411B2 (en) * 1997-03-19 2005-04-06 富士通株式会社 Laser diode drive circuit and drive method
JP3839574B2 (en) * 1998-01-12 2006-11-01 株式会社沖コムテック Bias voltage control circuit for avalanche photodiode and adjustment method thereof
JP2000201031A (en) * 1999-01-07 2000-07-18 Nec Miyagi Ltd Light receiving circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923642B2 (en) 2015-02-23 2018-03-20 Mitsubishi Electric Corporation Light receiving device
US12119334B2 (en) 2020-10-14 2024-10-15 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photo-detection system, and movable body

Also Published As

Publication number Publication date
JP2002084235A (en) 2002-03-22

Similar Documents

Publication Publication Date Title
JP3785035B2 (en) APD bias voltage control circuit
US6762878B2 (en) Gain control device and method for erbium doped fiber amplifier
EP0660471B1 (en) Current driven voltage sensed laser diode driver (CDVS LDD)
US20030160171A1 (en) Microbolometer focal plane array methods and circuitry
US20060280511A1 (en) Optical receiver having bias circuit for avalanche photodiode with wide dynamic range
JPH02113640A (en) Automatic gain controller
JP2004289206A (en) Optical receiver
JP2000171295A (en) Apd bias circuit
KR0153066B1 (en) Semiconductor laser apparatus information recording reproducing apparatus and image recoding apparatus
JPH10276048A (en) Offset compensation circuit
JP2001013005A (en) Light quantity detecting circuit capable of controlling photoelectric conversion ratio
US4987298A (en) Automatic gain control apparatus which adjusts bias and gain to maximize signal to noise ratio
JP2008048334A (en) Optical receiver
JPH11127039A (en) Optical reception circuit and optical reception method
US6693703B2 (en) Distance measuring device and method for adjusting photodetection unit of distance measuring device
US20200233065A1 (en) Optical detector with dc compensation
JP3093638B2 (en) Output level control circuit
JP3642738B2 (en) Optical power level equalization circuit
US6836126B2 (en) Offset calibration system and method of automatic power control loop
JPH03270504A (en) Equivalent amplifier circuit for optical receiver
JP3042951B2 (en) Light quantity stabilizing device in image input device
JPH03179927A (en) Automatic power control circuit
US20050180711A1 (en) Dual loop automatic power control of optical transmitters
JP2634675B2 (en) Optical receiver
JP2621299B2 (en) Optical receiver

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060213

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees