JP2002084235A - Apd bias voltage control circuit - Google Patents

Apd bias voltage control circuit

Info

Publication number
JP2002084235A
JP2002084235A JP2000271125A JP2000271125A JP2002084235A JP 2002084235 A JP2002084235 A JP 2002084235A JP 2000271125 A JP2000271125 A JP 2000271125A JP 2000271125 A JP2000271125 A JP 2000271125A JP 2002084235 A JP2002084235 A JP 2002084235A
Authority
JP
Japan
Prior art keywords
apd
bias voltage
voltage control
temperature
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000271125A
Other languages
Japanese (ja)
Other versions
JP3785035B2 (en
Inventor
Hiroki Kanesaka
洋起 金坂
Yuji Miyaki
裕司 宮木
Yukiharu Fuse
由起治 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000271125A priority Critical patent/JP3785035B2/en
Publication of JP2002084235A publication Critical patent/JP2002084235A/en
Application granted granted Critical
Publication of JP3785035B2 publication Critical patent/JP3785035B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Optical Communication System (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an APD(Avalanche Photo Diode) bias voltage control circuit that can combine an optical reception module and an APD bias voltage control section in a general purpose way, downsize the optical reception module by externally mounting the APD bias voltage control section and commonly structure the PIN element optical reception module. SOLUTION: The optical reception section 60 that receives an optical signal input, converts it into an electric signal and outputs output data and the APD bias circuit control section 70 that provides an optimum bias voltage to an APD of the optical reception section 60 are separately configured, and the APD bias voltage control section 70 consists of a DC voltage source 71 that can control its output voltage, a variable resistor 10 for controlling a bias voltage that is connected to the DC voltage source 71 and the resistance of which is varied with an external signal, and a CPU 72 that conducts various controls.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光伝送装置に適用
されるAPD(アバランシェフォトダイオード)を使用
した光受信器のAPDバイアス電圧制御回路に関する。
The present invention relates to an APD bias voltage control circuit for an optical receiver using an APD (avalanche photodiode) applied to an optical transmission device.

【0002】[0002]

【従来の技術】光伝送信号を電気信号に変換する部分に
は、APDの降伏電圧近傍での増倍作用を利用した回路
が用いられる。APDバイアス電圧制御に関して、従来
の方式を以下に示す。
2. Description of the Related Art A circuit utilizing a multiplication effect near the breakdown voltage of an APD is used in a portion for converting an optical transmission signal into an electric signal. A conventional method for controlling the APD bias voltage is described below.

【0003】増倍率固定方式(固定バイアス方式) 図5は増倍率固定方式の概念図である。ここで、印加電
圧が小さい状態では通常のフォトダイオードに流れる電
流とほぼ等しい小さい電流が流れ、印加電圧が大きくな
って降伏電圧近傍では、APDには大量の電流が流れ
る。この大電流と小電流との比率を増倍率Mという。
[0005] Fixed gain method (fixed bias method) FIG. 5 is a conceptual diagram of a fixed gain method. Here, when the applied voltage is small, a small current substantially equal to the current flowing through a normal photodiode flows, and when the applied voltage increases, a large amount of current flows through the APD near the breakdown voltage. The ratio between the large current and the small current is referred to as a multiplication factor M.

【0004】図5において、51はAPDに直流電圧を
逆バイアスで印加する直流電圧源である。APDのアノ
ード側にはI/V変換用の負荷抵抗R0が接続されてい
る。この負荷抵抗R0とAPDとの接続点の電位は、前
置増幅器(プリアンプ)52に与えられる。
In FIG. 5, reference numeral 51 denotes a DC voltage source for applying a DC voltage to the APD with a reverse bias. A load resistance R0 for I / V conversion is connected to the anode side of the APD. The potential at the connection point between the load resistance R0 and the APD is supplied to a preamplifier (preamplifier) 52.

【0005】この回路では、APDに印加される直流電
圧は入力光の大小に関わらず、バイアス電圧が一定であ
るため、入力光が大きくなると、前置増幅器2が飽和す
るおそれがある。
In this circuit, since the DC voltage applied to the APD has a constant bias voltage regardless of the magnitude of the input light, the preamplifier 2 may be saturated when the input light increases.

【0006】FULL AGC方式 図6はFULL AGC方式の概念図である。図5と同
一のものは、同一の符号を付して示す。この方式は、等
化増幅器53の出力振幅が一定となるように直流電圧源
51を制御している。光入力の増加に伴い、APDバイ
アス電圧(APDの両端にかかる電圧)Vapdが小さく
なり、最大受信レベル付近では、増倍率Mはほぼ1とな
るため、受信レベルのダイナミックレンジを広くとるこ
とができる。
FIG. 6 is a conceptual diagram of the FULL AGC method. The same components as those in FIG. 5 are denoted by the same reference numerals. In this method, the DC voltage source 51 is controlled so that the output amplitude of the equalizing amplifier 53 becomes constant. As the light input increases, the APD bias voltage (the voltage applied to both ends of the APD) Vapd decreases, and the multiplication factor M becomes almost 1 near the maximum reception level, so that the dynamic range of the reception level can be widened. .

【0007】一方、最小受信レベル付近では、光入力に
対して増倍率Mが負の傾斜を持つため、光入力が増加し
てもS/N比が一定となり、エラーフロア(誤り率曲線
の曲がり)が生じるという問題がある。また、負帰還回
路を構成するため、回路規模が大きくなるという問題が
ある。
On the other hand, since the multiplication factor M has a negative slope with respect to the optical input near the minimum reception level, the S / N ratio becomes constant even when the optical input increases, and the error floor (the curve of the error rate curve) is reduced. ) Occurs. Further, since the negative feedback circuit is configured, there is a problem that the circuit scale becomes large.

【0008】また、公知例(特開平6−164495号
公報)では、図9に示すように、FULL AGC方式
により光受信回路を構成し、メモリに格納したAPDの
特性データ、感温素子による温度検出データ、信号レベ
ル検出データを基に、出力信号レベルが一定となるよう
にAPDの駆動電圧を制御することにより、素子ばらつ
き等に対応して高い精度での細かいAPDの温度補償を
可能にしている。
In a known example (Japanese Unexamined Patent Publication No. 6-164495), as shown in FIG. 9, an optical receiving circuit is formed by a FULL AGC method, and characteristic data of an APD stored in a memory and temperature by a temperature-sensitive element. By controlling the driving voltage of the APD based on the detection data and the signal level detection data so that the output signal level becomes constant, it is possible to perform fine temperature compensation of the APD with high accuracy corresponding to element variation and the like. I have.

【0009】図9に示す方式においては、1は全体とし
ての光空間伝送装置を示し、所定の情報信号でレーザダ
イオード2を駆動し、このレーザダイオード2から所定
偏波面の送信光ビームL1を射出する。更に、光空間伝
送装置1においては、この送信光ビームL1をレンズ4
で平行光線に変換した後、偏向ビームスプリッタ6を透
過させてレンズ8に導く。ここで、レンズ8は、送信光
ビームL1を収束光に変換して出射し、大口径レンズ1
0はこの収束光を略平行光線に変換して射出する。
In the system shown in FIG. 9, reference numeral 1 denotes an optical space transmission apparatus as a whole, which drives a laser diode 2 with a predetermined information signal and emits a transmission light beam L1 having a predetermined polarization plane from the laser diode 2. I do. Further, in the optical free space transmission device 1, the transmission light beam L1 is
After the light is converted into a parallel light by, the light is transmitted through the deflection beam splitter 6 and guided to the lens 8. Here, the lens 8 converts the transmission light beam L1 into convergent light and emits the same, and the large-diameter lens 1
0 converts this convergent light into substantially parallel light and emits it.

【0010】これにより、光空間伝送装置1において
は、伝送対象に所定偏波面の送信光ビームL1を介して
情報信号を伝送する。更に、光空間伝送装置1において
は、所望の伝送対象から到来する受信光ビームL2を大
口径レンズ10で受光し、レンズ8を介して偏向ビーム
スプリッタ6に導く。ここで、受信光ビームL2は、送
信光ビームL1に対して偏波面が直交するように伝送対
象から送出され、これにより光空間伝送装置1において
は、この受信光ビームL2を偏向ビームスプリッタ6で
反射してビームスプリッタ12に導く。ビームスプリッ
タ12は、この受信光ビームL2の一部を透過してレン
ズ14に射出し、レンズ14はこの透過光をAPD16
に集光する。
As a result, in the optical free space transmission apparatus 1, an information signal is transmitted to a transmission target via the transmission light beam L1 having a predetermined polarization plane. Further, in the optical free space transmission device 1, a received light beam L 2 arriving from a desired transmission target is received by a large-diameter lens 10 and guided to a deflection beam splitter 6 via a lens 8. Here, the reception light beam L2 is transmitted from the transmission target such that the polarization plane is orthogonal to the transmission light beam L1, so that the spatial light transmission device 1 divides the reception light beam L2 by the deflection beam splitter 6. The light is reflected and guided to the beam splitter 12. The beam splitter 12 transmits part of the received light beam L2 and emits it to the lens 14, and the lens 14 converts the transmitted light into the APD 16
Focus on

【0011】光空間伝送装置1においては、このAPD
16の出力信号を所定の信号処理回路に出力して処理
し、これにより受信光ビームL2を介して伝送対象の情
報信号を受信する。更に、ビームスプリッタ12は、こ
の受信光ビームL2の一部を反射してレンズ18に送出
し、レンズ18はこの反射光L3をポジショニングセン
サ20で集光する。ここで、ポジショニングセンサ20
は、反射光L3の集光位置に応じて出力信号が変化する
位置検出用受光素子で、この実施例においては、このポ
ジショニングセンサ20の出力信号を位置検出回路22
に出力して反射光L3の集光位置を検出する。
In the optical space transmission apparatus 1, the APD
The 16 output signals are output to a predetermined signal processing circuit for processing, whereby the information signal to be transmitted is received via the reception light beam L2. Further, the beam splitter 12 reflects a part of the received light beam L2 and sends it to the lens 18, and the lens 18 condenses the reflected light L3 by the positioning sensor 20. Here, the positioning sensor 20
Is a position detecting light-receiving element whose output signal changes in accordance with the condensing position of the reflected light L3. In this embodiment, the output signal of the positioning sensor 20 is used as the position detecting circuit 22.
To detect the focus position of the reflected light L3.

【0012】更に、この実施例において、光空間伝送装
置1は、ビームスプリッタ12及びレンズ14間に偏向
ビームスプリッタ26を挿入し、偏向ビームスプリッタ
26の光軸を中心にして偏向ビームスプリッタ26を所
定角度回転させることにより、この偏向ビームスプリッ
タ26を光減衰器として使用し、アバランシェフォトダ
イオード16の入射光量を一定値に維持するようになっ
ている。
Further, in this embodiment, the space optical transmission apparatus 1 inserts a deflecting beam splitter 26 between the beam splitter 12 and the lens 14, and moves the deflecting beam splitter 26 around a predetermined optical axis of the deflecting beam splitter 26. By rotating the angle, the deflection beam splitter 26 is used as an optical attenuator, and the amount of incident light on the avalanche photodiode 16 is maintained at a constant value.

【0013】APD16で検出された信号は、プリアン
プ36で増幅された後、AGC回路38で更に増幅され
る。AGC回路38の出力はA/D変換器40によりデ
ィジタルデータに変換され、システム制御部30に与え
られる。該システム制御部30は、受信したディジタル
信号をD/A変換器42でアナログ信号に変換し、降圧
電源44に与えられる。該降圧電源44の出力は、AP
D16に印加される。以上のループによりフィードバッ
ク回路が形成され、APD16から検出される光信号が
一定となるようにすることができる。
The signal detected by the APD 16 is amplified by a preamplifier 36 and then further amplified by an AGC circuit 38. The output of the AGC circuit 38 is converted into digital data by the A / D converter 40 and supplied to the system control unit 30. The system control unit 30 converts the received digital signal into an analog signal by the D / A converter 42 and supplies the analog signal to the step-down power supply 44. The output of the step-down power supply 44 is
D16. A feedback circuit is formed by the above loop, and the optical signal detected from the APD 16 can be made constant.

【0014】しかしながら、この方式も、出力信号レベ
ル一定の制御を行なう限り、光入力レベルが小さい場合
のエラーフロアの問題は解決されない。 自己バイアス方式 図7は自己バイアス方式の概念図である。図5と同一の
ものは、同一の符号を付して示す。
However, this method does not solve the problem of the error floor when the light input level is small, as long as the control is performed to keep the output signal level constant. Self-bias method FIG. 7 is a conceptual diagram of the self-bias method. The same components as those in FIG. 5 are denoted by the same reference numerals.

【0015】本方式では、図7に示すように、直流電圧
源51とAPDカソード間にバイアス電圧制御抵抗R1
を設置し、この電圧降下を用いて光入力の増加に対して
APDバイアス電圧Vapdが小さくなるように制御す
る。
In this system, as shown in FIG. 7, a bias voltage control resistor R1 is connected between a DC voltage source 51 and an APD cathode.
Is controlled by using this voltage drop so that the APD bias voltage Vapd becomes smaller as the light input increases.

【0016】図8はPin−Iapd特性の一例を示す図
である。縦軸はIapd[μA]、横軸は光入力パワー
[dBm]である。図に示すように最小受信レベル付近
ではIapdが小さいため、FULL AGC方式に比較
してこの付近での光入力に対する増倍率の変化は小さ
い。APDに接続されているCはノイズ除去用コンデン
サである。
FIG. 8 shows an example of the Pin-Iapd characteristic. The vertical axis is Iapd [μA], and the horizontal axis is the optical input power [dBm]. As shown in the figure, since Iapd is small near the minimum reception level, the change of the gain with respect to the optical input in this area is small compared to the FULL AGC method. C connected to the APD is a noise removing capacitor.

【0017】また、抵抗値をある程度大きくすれば、電
圧降下により最大受信レベル付近で増倍率Mをほぼ1に
することができる。このように、最小受信レベルで最適
増倍率となるように直流電圧源51を設定し、バイアス
電圧制御抵抗を適切な値にすることにより、前述した
、の最小受信レベル、最大受信レベル付近の問題を
解決することができる。
If the resistance value is increased to some extent, the multiplication factor M can be set to approximately 1 near the maximum reception level due to a voltage drop. As described above, by setting the DC voltage source 51 so that the optimum multiplication factor is obtained at the minimum reception level and setting the bias voltage control resistor to an appropriate value, the above-described problems near the minimum reception level and the maximum reception level can be achieved. Can be solved.

【0018】[0018]

【発明が解決しようとする課題】(a)自己バイアス方
式における直流電圧源、バイアス電圧制御抵抗の調整 前述した自己バイアス方式は、増倍率M固定方式、FU
LL AGC方式の上記の問題点を解決することができ
るが、APDのブレイクダウン電圧の個別ばらつき、温
度特性に対して直流電圧源を調整、温度補償する必要が
あり、更にバイアス電圧制御抵抗についても、個々に抵
抗値を設定する必要があるという問題がある。
(A) Adjustment of DC voltage source and bias voltage control resistor in self-bias system The self-bias system described above is a multiplication factor M fixed system, FU
The above problems of the LL AGC method can be solved. However, it is necessary to adjust a DC voltage source for the individual variation of the breakdown voltage of the APD and the temperature characteristics and to compensate for the temperature. However, there is a problem that it is necessary to individually set a resistance value.

【0019】直流電圧源の調整、温度補償 APDの増倍率Mは、下式の通り、ブレイクダウン電圧
VbとAPDバイアス電圧(APDの両端にかかる電
圧)Vapdとの関係で決まる。
Adjustment of DC Voltage Source, Temperature Compensation The multiplication factor M of the APD is determined by the relationship between the breakdown voltage Vb and the APD bias voltage (the voltage applied to both ends of the APD) Vapd as shown in the following equation.

【0020】 M=1/{1−(Vapd/Vb)n} (1) ここで、nは素子の材料、構造で決まる係数である。V
bは、個別ばらつきが大きく、また温度に対してある傾
斜Γで変化する。増倍率は、APDバイアス電圧が小さ
い時のIapdと、APDバイアス電圧が十分に大きい時
のIapdの比で求められる。
M = 1 / {1− (Vapd / Vb) n } (1) where n is a coefficient determined by the material and structure of the element. V
b has a large individual variation and changes with a certain inclination に 対 し て with respect to the temperature. The multiplication factor is determined by the ratio of Iapd when the APD bias voltage is small and Iapd when the APD bias voltage is sufficiently large.

【0021】このため、自己バイアス方式において、個
々のAPDに対して、増倍率が最小受信レベル付近で最
適となるように直流電圧源51の出力電圧Vddを調整す
る必要がある。更に、温度変動に対して増倍率Mが一定
となるように個々のAPDの温度特性Γに対して直流電
圧源51出力の電圧Vddを温度補償する必要がある。
For this reason, in the self-biasing method, it is necessary to adjust the output voltage Vdd of the DC voltage source 51 so that the multiplication factor becomes optimum near the minimum reception level for each APD. Further, it is necessary to temperature-compensate the voltage Vdd of the output of the DC voltage source 51 with respect to the temperature characteristic の of each APD so that the multiplication factor M becomes constant with respect to the temperature fluctuation.

【0022】バイアス電圧制御抵抗の設定 次に、上記のように直流電圧源51を調整、温度補償し
た状態で、光入力を最小受信レベル付近より大きくして
いった場合、APD電流Iapdの増加に伴い、バイアス
電圧制御抵抗R1での電圧降下のためVapdは小さくな
る。ある光入力PinにおけるIapd、Vapdは、以下の式
より求めることができる。
Setting of Bias Voltage Control Resistor Next, when the DC voltage source 51 is adjusted and the temperature is compensated as described above and the optical input is increased beyond the vicinity of the minimum reception level, the APD current Iapd increases. Accordingly, Vapd becomes smaller due to a voltage drop in the bias voltage control resistor R1. Iapd and Vapd at a certain optical input Pin can be obtained from the following equations.

【0023】 Iapd=S・M・Pin (2) ここで、SはAPD受光感度[A/W ] Vapd=Vdd−(R1+R0)・Iapd (3) ここで、図7の自己バイアス方式のバイアス電圧制御抵
抗R1が大きい場合、最大受信レベル付近でのVapdが
過小となり、APDの周波数帯域劣化が生じる。逆に、
R1の抵抗値が小さい場合、最大受信レベルでのMが十
分に小さくならないため、Iapdが前置増幅器52の入
力電流の許容最大値を越え、前置増幅器52が飽和し、
波形劣化が生じる。
Iapd = S · M · Pin (2) where S is the APD light receiving sensitivity [A / W] Vapd = Vdd− (R1 + R0) · Iapd (3) where the bias voltage of the self-bias method shown in FIG. When the control resistor R1 is large, Vapd near the maximum reception level becomes too small, and the frequency band of the APD deteriorates. vice versa,
When the resistance value of R1 is small, M at the maximum reception level does not become sufficiently small, so that Iapd exceeds the allowable maximum value of the input current of the preamplifier 52, and the preamplifier 52 saturates.
Waveform deterioration occurs.

【0024】図10はPin−Vapd特性の一例を示す図
であり、(a)が全体特性を、(b)が拡大図を示す。
(b)は(a)の波線で囲った領域Aの拡大を示す。縦
軸はVapdを、横軸は光入力パワーPinを示す。R1が
大きい場合、光入力パワーPinが大きくなるほど、AP
Dにかかる電圧Vapdは小さくなっている。(b)にお
いて、領域BはAPD帯域劣化限界領域を示す。
FIGS. 10A and 10B are diagrams showing an example of the Pin-Vapd characteristic, wherein FIG. 10A shows the overall characteristic and FIG. 10B shows an enlarged view.
(B) shows the enlargement of the area A surrounded by the wavy line in (a). The vertical axis represents Vapd, and the horizontal axis represents the optical input power Pin. When R1 is large, as the optical input power Pin increases, the AP
The voltage Vapd applied to D is small. In (b), an area B indicates an APD band degradation limit area.

【0025】図11は、Pin−M特性の一例を示す図で
ある。縦軸は増倍率M、横軸は光入力パワーPinであ
る。(a)が全体を、(b)は(a)の波線で囲った領
域Cの拡大図を示す。R1の抵抗値が小さく場合、最大
受信レベル付近でのMが十分に小さくならないため、I
apdが前置増幅器52の入力電流の許容最大値を越え、
前置増幅器52の出力に波形劣化が生じる。なお、図7
の負荷抵抗R0については、APDの容量と、要求され
る周波数帯域により最大値が求まる。
FIG. 11 is a diagram showing an example of the Pin-M characteristic. The vertical axis represents the multiplication factor M, and the horizontal axis represents the optical input power Pin. (A) is an enlarged view of the whole, and (b) is an enlarged view of a region C surrounded by a wavy line of (a). When the resistance value of R1 is small, M near the maximum reception level does not become sufficiently small.
apd exceeds the allowable maximum value of the input current of the preamplifier 52,
The waveform of the output of the preamplifier 52 deteriorates. FIG.
The maximum value of the load resistance R0 can be determined by the capacity of the APD and the required frequency band.

【0026】以上のように、自己バイアス方式では、A
PDのブレイクダウン電圧の個別ばらつき、温度特性が
原因で、光受信モジュール(光受信部)の調整の簡素
化、及び構成部品の共通化、一般化が困難になってい
る。
As described above, in the self-bias method, A
Due to individual variations in the breakdown voltage of PDs and temperature characteristics, it is difficult to simplify adjustment of an optical receiving module (optical receiving unit), and to make components common and common.

【0027】本発明はこのような課題に鑑みてなされた
ものであって、光受信モジュールとAPDバイアス電圧
制御部との汎用的な組み合わせが可能で、APDバイア
ス電圧制御部の外付けによる光受信モジュールの小型
化、更にはPIN素子光受信モジュールの構造の共通化
が可能となるAPDバイアス電圧制御回路を提供するこ
とを目的としている。
The present invention has been made in view of such a problem, and a general-purpose combination of an optical receiving module and an APD bias voltage control unit is possible. It is an object of the present invention to provide an APD bias voltage control circuit capable of reducing the size of a module and sharing the structure of a PIN light receiving module.

【0028】[0028]

【課題を解決するための手段】(1)図1は本発明の原
理ブロック図である。図7と同一のものは、同一の符号
を付して示す。図において、60は光信号(Opt I
n)を受けて、電気信号に変換し、出力データを出力す
る光受信部(光受信モジュール)、70は該光受信部6
0のAPDに最適なバイアス電圧を与えるAPDバイア
ス電圧制御部である。光受信部60とAPDバイアス電
圧制御部70は、それぞれ別々に構成されている。
(1) FIG. 1 is a block diagram showing the principle of the present invention. The same components as those in FIG. 7 are denoted by the same reference numerals. In the figure, reference numeral 60 denotes an optical signal (Opt I
n), the optical receiving unit (optical receiving module) 70 for converting the received signal into an electric signal and outputting output data,
This is an APD bias voltage control unit that applies an optimal bias voltage to an APD of 0. The light receiving unit 60 and the APD bias voltage control unit 70 are separately configured.

【0029】APDバイアス電圧制御部70において、
71はその出力電圧を制御可能な直流電圧源、R10は
該直流電圧源71に接続され、外部信号によりその抵抗
値が可変されるバイアス電圧制御用可変抵抗(以下、単
に可変抵抗という)、72は各種制御を行なうCPUで
ある。該CPU72は、直流電圧源71と、可変抵抗R
10に制御信号を与える。
In the APD bias voltage controller 70,
Reference numeral 71 denotes a DC voltage source whose output voltage can be controlled, R10 is connected to the DC voltage source 71, and its resistance value is varied by an external signal. Is a CPU for performing various controls. The CPU 72 includes a DC voltage source 71 and a variable resistor R
10 is given a control signal.

【0030】光受信部60において、61はブレイクダ
ウン電圧とその温度傾斜が記憶されているメモリであ
る。該メモリ61から読み出されたブレイクダウン電圧
Vbと温度傾斜ΓはCPU72に与えられるようになっ
ている。光受信部60は、温度センサ62を備え、AP
Dの周囲温度を出力する。
In the light receiving section 60, reference numeral 61 denotes a memory in which a breakdown voltage and its temperature gradient are stored. The breakdown voltage Vb and the temperature gradient Γ read from the memory 61 are given to the CPU 72. The optical receiver 60 includes a temperature sensor 62,
Output the ambient temperature of D.

【0031】このように構成すれば、CPU72は、周
囲温度とその時のAPDのブレイクダウン電圧に基づい
て、受信特性が最適となり、かつ温度変動に対しても増
倍率Mが一定となるように補償された電圧値に直流電圧
源71を制御し、更に最大受信レベル付近でMとVapd
が最適となるような抵抗値に可変抵抗R10を設定する
ので、光受信モジュールとAPDバイアス電圧制御部7
0との汎用的な組み合わせが可能で、APDバイアス電
圧制御部70の外付けによる光受信部60の小型化、更
にはPIN素子光受信部60の構造の共通化が可能とな
るAPDバイアス電圧制御回路を提供することができ
る。
With this configuration, the CPU 72 compensates for the optimum reception characteristics based on the ambient temperature and the breakdown voltage of the APD at that time so that the multiplication factor M is constant with respect to temperature fluctuation. The DC voltage source 71 is controlled to the set voltage value, and M and Vapd near the maximum reception level.
The variable resistor R10 is set to a resistance value that optimizes the optical receiving module and the APD bias voltage control unit 7.
APD bias voltage control that can be used in a versatile combination with the APD bias voltage control unit 70 and allows the optical receiving unit 60 to be miniaturized by externally attaching the APD bias voltage control unit 70 and that allows the PIN element optical receiving unit 60 to have a common structure. A circuit can be provided.

【0032】また、APDバイアス電圧制御部70は、
それと組み合わせられる光受信部60の個別情報を基に
自動的に制御されるため、光受信部60とAPDバイア
ス電圧制御部70の任意の組み合わせが可能になり、ま
たAPDのブレイク電圧の個別的なばらつき、温度特性
に対して、光受信部60を個々に調整することなく、最
適な受信特性を得ることができる。
The APD bias voltage control unit 70
Since it is automatically controlled based on the individual information of the light receiving unit 60 combined therewith, any combination of the light receiving unit 60 and the APD bias voltage control unit 70 is possible, and the individual break voltage of the APD is Optimum receiving characteristics can be obtained without individually adjusting the optical receiving unit 60 with respect to variations and temperature characteristics.

【0033】(2)請求項2記載の発明は、前記光受信
部60は、前記バイアス電圧制御用可変抵抗R10と接
続されるAPDと、APDのブレイクダウン電圧値とそ
の温度特性データが記憶されるメモリと、APDの周囲
の温度を検出する温度センサと、前記APDに発生した
電気信号を増幅する増幅器と、該増幅器の出力からデー
タとクロックを出力する識別再生器、とから構成される
ことを特徴とする。
(2) According to a second aspect of the present invention, in the optical receiving unit 60, the APD connected to the bias voltage controlling variable resistor R10, the breakdown voltage value of the APD, and its temperature characteristic data are stored. Memory, a temperature sensor for detecting a temperature around the APD, an amplifier for amplifying an electric signal generated in the APD, and an identification regenerator for outputting data and a clock from an output of the amplifier. It is characterized by.

【0034】このように構成すれば、バイアス電圧制御
に必要な周囲温度データTとその時のブレイクダウン電
圧VbをCPU72に与えることができ、APDのバイ
アス電圧を最適に設定することができる。
With this configuration, the ambient temperature data T required for the bias voltage control and the breakdown voltage Vb at that time can be given to the CPU 72, and the bias voltage of the APD can be set optimally.

【0035】(3)請求項3記載の発明は、前記温度セ
ンサは、APDと熱的に離れた箇所に設置され、APD
バイアス電圧制御部70のCPU72は、この温度検出
データをAPD素子温度に換算し、この値と光受信部か
ら読み込んだAPDのブレイクダウン電圧値とその温度
特性データを基に、光受信部の受信特性が最適となるA
PDバイアス電圧の電圧値、及びバイアス電圧制御用可
変抵抗の抵抗値を算出し、これらの値に直流電圧源、バ
イアス電圧制御用可変抵抗を制御することを特徴とす
る。
(3) In the invention according to claim 3, the temperature sensor is installed at a place thermally separated from the APD,
The CPU 72 of the bias voltage control unit 70 converts the temperature detection data into an APD element temperature, and receives the APD element temperature based on this value, the APD breakdown voltage value read from the optical reception unit, and its temperature characteristic data. A with optimum characteristics
It is characterized in that the voltage value of the PD bias voltage and the resistance value of the bias voltage control variable resistor are calculated, and the DC voltage source and the bias voltage control variable resistor are controlled to these values.

【0036】このように構成すれば、温度センサをAP
Dから離して設置しても、APD素子温度に換算し、そ
の時のブレイクダウン電圧Vbから、CPU72はAP
Dのバイアス電圧を最適に設定することができる。
With this configuration, the temperature sensor can be connected to the AP.
Even if it is set apart from D, it is converted into the APD element temperature, and from the breakdown voltage Vb at that time, the CPU 72
The bias voltage of D can be set optimally.

【0037】この発明において、前記光受信部とAPD
バイアス電圧制御部との構成において、CPUとバイア
ス電圧制御用可変抵抗は光受信部に設置され、このCP
Uは、予めメモリ記憶させたAPDのブレイクダウン電
圧値とその温度特性データと、温度センサによるAPD
素子温度の検出データを基に、光受信部の受信特性が最
適となるようにバイアス電圧制御用可変抵抗の抵抗値を
自動的に設定し、また光受信部の受信特性が最適となる
APDバイアス電圧の電圧値を出力し、一方、APDバ
イアス電圧制御部では、この値に直流電圧源を自動的に
制御すれば、APDのバイアス電圧を最適に設定するこ
とができる。
In the present invention, the optical receiver and the APD
In the configuration with the bias voltage control unit, the CPU and the variable resistor for controlling the bias voltage are installed in the optical receiving unit.
U is the breakdown voltage value of the APD and its temperature characteristic data stored in advance in the memory, and the APD by the temperature sensor.
Based on the detected data of the element temperature, the resistance of the bias voltage control variable resistor is automatically set so that the receiving characteristic of the optical receiving unit is optimal, and the APD bias that the receiving characteristic of the optical receiving unit is optimal The voltage value of the voltage is output, and the APD bias voltage control unit can optimally set the bias voltage of the APD by automatically controlling the DC voltage source to this value.

【0038】また、この発明において、APDのブレイ
クダウン電圧とその温度特性、温度センサの検出出力、
直流電圧源制御信号、バイアス電圧制御用可変抵抗設定
信号が、離散的なディジタル信号であるようにすれば、
CPU72はこれらディジタル信号に基づいてAPDの
バイアス電圧を最適に設定することができる。
Further, according to the present invention, the breakdown voltage of the APD and its temperature characteristic, the detection output of the temperature sensor,
If the DC voltage source control signal and the bias voltage control variable resistor setting signal are discrete digital signals,
The CPU 72 can optimally set the bias voltage of the APD based on these digital signals.

【0039】[0039]

【発明の実施の形態】図2は本発明の第1の実施の形態
例を示すブロック図である。図1、図6、図7と同一の
ものは、同一の符号を付して示す。光受信部(光受信モ
ジュール)60において、61は温度特性データと対応
するブレイクダウン電圧が記憶されたメモリ、62はA
PDの周囲に設けられた温度センサである。CはAPD
のカソード側に設けられたノイズ除去用コンデンサであ
る。APDのカソード側には、APDバイアス電圧制御
部70の可変抵抗R10が接続され、アノード側には抵
抗R0が接続されている。
FIG. 2 is a block diagram showing a first embodiment of the present invention. 1, 6 and 7 are denoted by the same reference numerals. In the light receiving unit (light receiving module) 60, reference numeral 61 denotes a memory in which temperature characteristic data and a corresponding breakdown voltage are stored;
This is a temperature sensor provided around the PD. C is APD
Is a capacitor for removing noise provided on the cathode side of the. The variable resistance R10 of the APD bias voltage control unit 70 is connected to the cathode side of the APD, and the resistance R0 is connected to the anode side.

【0040】52はAPDのアノード側と接続された前
置増幅器、53は該前置増幅器52の出力を受ける等化
増幅器、54は該等化増幅器53の出力からデータとク
ロックを抽出して外部に出力する識別再生器である。6
1は温度特性データとブレイクダウン電圧の関係が記憶
されたメモリで、該メモリ61には温度特性データΓと
ブレイクダウン電圧Vbが設定できるようになってい
る。該メモリ61の出力は、APDバイアス電圧制御部
70のCPU72に入っている。62はAPDの周囲に
配置された温度センサで、その出力はCPU72に入っ
ている。このように構成された回路の動作を説明すれ
ば、以下の通りである。
Reference numeral 52 denotes a preamplifier connected to the anode side of the APD; 53, an equalizing amplifier receiving the output of the preamplifier 52; Is a discriminating regenerator that outputs the data to the discriminator. 6
Reference numeral 1 denotes a memory in which the relationship between the temperature characteristic data and the breakdown voltage is stored. In the memory 61, the temperature characteristic data Γ and the breakdown voltage Vb can be set. The output of the memory 61 enters the CPU 72 of the APD bias voltage controller 70. Reference numeral 62 denotes a temperature sensor arranged around the APD. The operation of the circuit thus configured will be described as follows.

【0041】光受信部60に内蔵されたメモリ61に、
搭載されているAPDの個別情報(温度特性Γ、ブレイ
クダウン電圧Vb)を書き込む。APDを購入する際
に、個別情報は、APD毎に添付されてくるので、その
情報を書き込めばよい。これら温度特性Γとブレイクダ
ウン電圧Vbは、CPU72に与えられる。一方、温度
センサ62は、APDの温度Tapdを検出してCPU7
2に与える。
In the memory 61 built in the optical receiving unit 60,
The individual information (temperature characteristic Γ, breakdown voltage Vb) of the mounted APD is written. When purchasing an APD, the individual information is attached to each APD, and the information may be written. These temperature characteristics Γ and breakdown voltage Vb are given to CPU 72. On the other hand, the temperature sensor 62 detects the temperature Tapd of the APD and
Give to 2.

【0042】APDバイアス電圧制御部70では、光受
信部60のメモリ61から出力されるΓ、VbとAPD
の周囲温度Tapdを受けて、CPU72が最適なVddの
電圧値と、可変抵抗R10の抵抗値を算出し、直流電圧
制御信号Vdd Cont、バイアス電圧制御抵抗設定信
号R10 Contを出力して、直流電圧源71と、可
変抵抗R10の抵抗値を制御する。
In the APD bias voltage control unit 70, Vb and APD output from the memory 61 of the light receiving unit 60 are output.
Receiving the ambient temperature Tapd, the CPU 72 calculates the optimum voltage value of Vdd and the resistance value of the variable resistor R10, and outputs a DC voltage control signal Vdd Cont and a bias voltage control resistance setting signal R10 Cont to output the DC voltage. The source 71 and the resistance of the variable resistor R10 are controlled.

【0043】この結果、CPU72は、周囲温度とその
時のAPDのブレイクダウン電圧に基づいて、受信特性
が最適となり、かつ温度変動に対しても増倍率Mが一定
となるように補償された電圧値に直流電圧源71を制御
し、更に最大受信レベル付近でMとVapdが最適となる
ような抵抗値に可変抵抗R10を設定するので、光受信
部60とAPDバイアス電圧制御部70との汎用的な組
み合わせが可能で、APDバイアス電圧制御部70の外
付けによる光受信モジュールの小型化、更にはPIN素
子光受信モジュールの構造の共通化が可能となるAPD
バイアス電圧制御回路を提供することができる。
As a result, based on the ambient temperature and the breakdown voltage of the APD at that time, the CPU 72 calculates the voltage value compensated so that the reception characteristics are optimized and the multiplication factor M is constant with respect to temperature fluctuation. And the variable resistor R10 is set to a resistance value that optimizes M and Vapd near the maximum reception level, so that the general use of the optical reception unit 60 and the APD bias voltage control unit 70 is performed. APD that can be combined in various ways, makes it possible to reduce the size of the optical receiving module by externally attaching the APD bias voltage control unit 70, and also to make the structure of the PIN element optical receiving module common
A bias voltage control circuit can be provided.

【0044】また、APDバイアス電圧制御部70は、
それと組み合わせられる光受信部60の個別情報を基に
自動的に制御されるため、光受信部60とAPDバイア
ス電圧制御部70の任意の組み合わせが可能になり、ま
たAPDのブレイク電圧の個別的なばらつき、温度特性
に対して、光受信部60を個々に調整することなく、最
適な受信特性を得ることができる。
The APD bias voltage control unit 70
Since it is automatically controlled based on the individual information of the light receiving unit 60 combined therewith, any combination of the light receiving unit 60 and the APD bias voltage control unit 70 is possible, and the individual break voltage of the APD is Optimum receiving characteristics can be obtained without individually adjusting the optical receiving unit 60 with respect to variations and temperature characteristics.

【0045】図3は本発明の第2の実施の形態例を示す
ブロック図である。図2と同一のものは、同一の符号を
付して示す。この実施の形態例では、温度センサ62が
光受信部60ではなく、APDバイアス電圧制御部70
側に移動している。その他の構成は、図2と同じであ
る。このように構成された回路の動作を説明すれば、以
下の通りである。
FIG. 3 is a block diagram showing a second embodiment of the present invention. The same components as those in FIG. 2 are denoted by the same reference numerals. In this embodiment, the temperature sensor 62 is not the optical receiver 60 but the APD bias voltage controller 70.
Has moved to the side. Other configurations are the same as those in FIG. The operation of the circuit thus configured will be described as follows.

【0046】温度センサ62がAPDバイアス電圧制御
部70に移動した時、CPU72は温度センサ62の出
力Taと実際のAPD素子温度Tapdとの温度差を予め
算出し、これを基にTaからTapdを換算してVddの温
度補償を行なう。Tapdが算出されたら、後は図2に示
す実施の形態例と同じである。
When the temperature sensor 62 moves to the APD bias voltage control unit 70, the CPU 72 calculates a temperature difference between the output Ta of the temperature sensor 62 and the actual APD element temperature Tapd in advance, and calculates Tapd from Ta based on this. The temperature compensation of Vdd is performed by conversion. After Tapd is calculated, the process is the same as that of the embodiment shown in FIG.

【0047】即ち、APDバイアス電圧制御部70で
は、メモリ61から出力される光受信部60からのΓ、
Vbを受けて、CPU72が、TapdとΓとVbとから
最適なVddの電圧値と、可変抵抗R10の抵抗値を算出
し、直流電圧制御信号Vdd Cont、バイアス電圧制
御抵抗設定信号R10 Contを出力して、直流電圧
源71と、可変抵抗R10の抵抗値を制御する。
That is, in the APD bias voltage control unit 70, Γ from the optical receiving unit 60 output from the memory 61,
In response to Vb, the CPU 72 calculates the optimum voltage value of Vdd and the resistance value of the variable resistor R10 from Tapd, Γ, and Vb, and outputs the DC voltage control signal Vdd Cont and the bias voltage control resistance setting signal R10 Cont. Then, the DC voltage source 71 and the resistance value of the variable resistor R10 are controlled.

【0048】この結果、CPU72は、周囲温度とその
時のAPDのブレイクダウン電圧に基づいて、受信特性
が最適となり、かつ温度変動に対しても増倍率Mが一定
となるように補償された電圧値に直流電圧源71を制御
し、更に最大受信レベル付近でMとVapdが最適となる
ような抵抗値に可変抵抗R10を設定するので、光受信
部60とAPDバイアス電圧制御部70との汎用的な組
み合わせが可能で、APDバイアス電圧制御部70の外
付けによる光受信モジュールの小型化、更にはPIN素
子光受信モジュールの構造の共通化が可能となるAPD
バイアス電圧制御回路を提供することができる。
As a result, based on the ambient temperature and the breakdown voltage of the APD at that time, the CPU 72 obtains a voltage value compensated such that the reception characteristics are optimized and the multiplication factor M is constant with respect to temperature fluctuation. And the variable resistor R10 is set to a resistance value that optimizes M and Vapd near the maximum reception level, so that the general use of the optical reception unit 60 and the APD bias voltage control unit 70 is performed. APD that can be combined in various ways, makes it possible to reduce the size of the optical receiving module by externally attaching the APD bias voltage control unit 70, and also to make the structure of the PIN element optical receiving module common
A bias voltage control circuit can be provided.

【0049】図4は本発明の第3の実施の形態例を示す
ブロック図である。図2と同一のものは、同一の符号を
付して示す。この実施の形態例は、図2に示す実施の形
態例と比較して、可変抵抗R10とCPU72が光受信
部60側に設けられたものである。APDの周囲に設け
られた温度センサ62の出力は、CPU72に入り、メ
モリ61に記憶されている温度特性Γとブレイクダウン
電圧Vbが読み出されてメモリ61に入る。その他の構
成は、図2と同じである。この実施の形態例では、AP
Dバイアス電圧制御部70は、直流電圧源71のみとな
り、光受信部60からの電圧制御信号Vdd Contを
受ける。このように構成された回路の動作を説明すれ
ば、以下の通りである。
FIG. 4 is a block diagram showing a third embodiment of the present invention. The same components as those in FIG. 2 are denoted by the same reference numerals. This embodiment is different from the embodiment shown in FIG. 2 in that a variable resistor R10 and a CPU 72 are provided on the optical receiving unit 60 side. The output of the temperature sensor 62 provided around the APD enters the CPU 72, and the temperature characteristic ブ and the breakdown voltage Vb stored in the memory 61 are read and entered into the memory 61. Other configurations are the same as those in FIG. In this embodiment, the AP
The D bias voltage control unit 70 includes only the DC voltage source 71 and receives the voltage control signal Vdd Cont from the optical receiving unit 60. The operation of the circuit thus configured will be described as follows.

【0050】光受信部60に内蔵されたメモリ61に、
搭載されているAPDの個別情報(温度特性Γ、ブレイ
クダウン電圧Vb)を書き込む。これら温度特性Γとブ
レイクダウン電圧Vbは、CPU72に与えられる。一
方、温度センサ62は、APDの温度Tapdを検出して
CPU72に与える。
In the memory 61 built in the optical receiving unit 60,
The individual information (temperature characteristic Γ, breakdown voltage Vb) of the mounted APD is written. These temperature characteristics Γ and breakdown voltage Vb are given to CPU 72. On the other hand, the temperature sensor 62 detects the temperature Tapd of the APD and gives it to the CPU 72.

【0051】メモリ61から出力される温度特性Γ、ブ
レイクダウン電圧VbとAPDの周囲温度Tapdを受け
て、CPU72が最適なVddの電圧値と、可変抵抗R1
0の抵抗値を算出し、直流電圧制御信号Vdd Con
t、バイアス電圧制御抵抗設定信号R10 Contを
出力して、直流電圧源71と、可変抵抗R10の抵抗値
を制御する。
In response to the temperature characteristic Γ output from the memory 61, the breakdown voltage Vb and the ambient temperature Tapd of the APD, the CPU 72 determines the optimum voltage value of Vdd and the variable resistor R1.
0 and calculate the DC voltage control signal Vdd Con.
t, the bias voltage control resistor setting signal R10 Cont is output to control the resistance values of the DC voltage source 71 and the variable resistor R10.

【0052】この結果、CPU72は、周囲温度とその
時のAPDのブレイクダウン電圧に基づいて、受信特性
が最適となり、かつ温度変動に対しても増倍率Mが一定
となるように補償された電圧値に直流電圧源71を制御
し、更に最大受信レベル付近でMとVapdが最適となる
ような抵抗値に可変抵抗R10を設定するので、光受信
部60とAPDバイアス電圧制御部70との汎用的な組
み合わせが可能で、APDバイアス電圧制御部70の外
付けによる光受信モジュールの小型化、更にはPIN素
子光受信モジュールの構造の共通化が可能となるAPD
バイアス電圧制御回路を提供することができる。
As a result, based on the ambient temperature and the breakdown voltage of the APD at that time, the CPU 72 obtains a voltage value compensated such that the reception characteristics are optimized and the multiplication factor M is constant with respect to temperature fluctuation. And the variable resistor R10 is set to a resistance value that optimizes M and Vapd near the maximum reception level, so that the general use of the optical reception unit 60 and the APD bias voltage control unit 70 is performed. APD that can be combined in various ways, makes it possible to reduce the size of the optical receiving module by externally attaching the APD bias voltage control unit 70, and also to make the structure of the PIN element optical receiving module common
A bias voltage control circuit can be provided.

【0053】上述の実施の形態例では、ブレイクダウン
電圧Vb、APDの温度Tapd、温度センサ62の出力
Ta、直流電圧源制御信号Vdd Cont、可変抵抗制
御信号R10 Contは、ディジタル値であってもよ
く、また電圧値のようなアナログ値であってもよい。
In the above embodiment, the breakdown voltage Vb, the temperature Tapd of the APD, the output Ta of the temperature sensor 62, the DC voltage source control signal Vdd Cont, and the variable resistance control signal R10 Cont are digital values. Alternatively, it may be an analog value such as a voltage value.

【0054】また、上述のメモリ61はEEPROMで
あっても、FLASHメモリであってもよい。また、上
述の可変抵抗R10は、電子ボリュームであっても、電
界効果トランジスタ(FET)であってもよい。
The above-mentioned memory 61 may be an EEPROM or a FLASH memory. Further, the above-described variable resistor R10 may be an electronic volume or a field effect transistor (FET).

【0055】また、温度センサ62はダイオードであっ
ても、サーミスタであってもよい。本発明によれば、A
PDバイアス電圧制御部を制御することにより、光受信
モジュールと、APDバイアス電圧制御部との汎用的な
組み合わせが可能になり、APDバイアス電圧制御部の
外付け化による光受信部(光受信モジュール)の小型
化、更にはPIN素子光受信モジュールとの構造の共通
化が可能となる。また、従来の自己バイアス方式では、
APDのブレイクダウン電圧の個別ばらつき、温度特性
に対して直流電圧源を調整、温度補償するだけでなく、
バイアス電圧制御抵抗についても、個々に抵抗値を設定
する必要があったが、本発明により、これらの自動調整
が可能になり、光受信モジュールの調整を大幅に簡素化
することができる。
The temperature sensor 62 may be a diode or a thermistor. According to the present invention, A
By controlling the PD bias voltage control unit, a general-purpose combination of the optical receiving module and the APD bias voltage control unit becomes possible, and the optical receiving unit (optical receiving module) by externally attaching the APD bias voltage control unit , And the structure can be shared with the PIN element optical receiving module. In the conventional self-bias method,
In addition to adjusting and compensating the DC voltage source for individual variations in APD breakdown voltage and temperature characteristics,
For the bias voltage control resistors, it is necessary to individually set the resistance values. However, according to the present invention, these automatic adjustments can be performed, and the adjustment of the optical receiving module can be greatly simplified.

【0056】(付記1) 自己バイアス方式によりアバ
ランシェフォトダイオード(APD)のバイアス電圧を
制御するAPDバイアス電圧制御回路において、光信号
入力を受けて、電気信号に変換し、出力データを出力す
る光受信部と、該光受信部のAPDに最適なバイアス電
圧を与えるAPDバイアス電圧制御部とを別々に構成
し、前記APDバイアス電圧制御部は、その出力電圧を
制御可能な直流電圧源と、前記直流電圧源に接続され、
外部信号によりその抵抗値が可変されるバイアス電圧制
御用の可変抵抗と、各種制御を行なうCPUとから構成
され、前記CPUは、光受信部のメモリに記憶されてい
るAPDのブレイクダウン電圧値とその温度特性データ
とを読み出し、光受信部の受信特性が最適となるよう
に、前記直流電源とバイアス電圧制御用可変抵抗の制御
を行なうことを特徴とするAPDバイアス電圧制御回
路。
(Supplementary Note 1) In an APD bias voltage control circuit that controls a bias voltage of an avalanche photodiode (APD) by a self-bias method, receives an optical signal, converts it into an electric signal, and outputs output data. Unit and an APD bias voltage control unit for providing an optimal bias voltage to the APD of the optical receiving unit, wherein the APD bias voltage control unit comprises: a DC voltage source capable of controlling its output voltage; Connected to a voltage source,
It comprises a variable resistor for bias voltage control whose resistance value is varied by an external signal, and a CPU for performing various controls. The CPU has a breakdown voltage value of the APD stored in a memory of the optical receiving unit. An APD bias voltage control circuit which reads out the temperature characteristic data and controls the DC power supply and the bias voltage control variable resistor so as to optimize the reception characteristic of the optical receiver.

【0057】(付記2) 前記光受信部は、前記バイア
ス電圧制御用可変抵抗と接続されるAPDと、APDの
ブレイクダウン電圧値とその温度特性データが記憶され
るメモリと、APDの周囲の温度を検出する温度センサ
と、前記APDに発生した電気信号を増幅する増幅器
と、該増幅器の出力からデータとクロックを出力する識
別再生器、とから構成されることを特徴とする付記1記
載のAPDバイアス電圧制御回路。
(Supplementary Note 2) The light receiving unit includes an APD connected to the bias voltage controlling variable resistor, a memory for storing a breakdown voltage value of the APD and its temperature characteristic data, and a temperature around the APD. 2. The APD according to claim 1, further comprising: a temperature sensor for detecting an APD, an amplifier for amplifying an electric signal generated in the APD, and an identification regenerator for outputting data and a clock from an output of the amplifier. Bias voltage control circuit.

【0058】(付記3) 前記温度センサは、APDと
熱的に離れた箇所に設置され、APDバイアス電圧制御
部のCPUは、この温度検出データをAPD素子温度に
換算し、この値と光受信部から読み込んだAPDのブレ
イクダウン電圧値とその温度特性データを基に、光受信
部の受信特性が最適となるAPDバイアス電圧の電圧
値、及びバイアス電圧制御用可変抵抗の抵抗値を算出
し、これらの値に直流電圧源、バイアス電圧制御用可変
抵抗を制御することを特徴とする付記2記載のAPDバ
イアス電圧制御回路。
(Supplementary Note 3) The temperature sensor is installed at a location that is thermally separated from the APD, and the CPU of the APD bias voltage control unit converts the temperature detection data into an APD element temperature. Based on the breakdown voltage value of the APD read from the unit and the temperature characteristic data thereof, calculate the voltage value of the APD bias voltage and the resistance value of the variable resistor for controlling the bias voltage at which the receiving characteristic of the optical receiving unit is optimal, The APD bias voltage control circuit according to claim 2, wherein a DC voltage source and a bias voltage control variable resistor are controlled to these values.

【0059】(付記4) 前記光受信部とAPDバイア
ス電圧制御部との構成において、CPUとバイアス電圧
制御用可変抵抗は光受信部に設置され、このCPUは、
予めメモリ記憶させたAPDのブレイクダウン電圧値と
その温度特性データと、温度センサによるAPD素子温
度の検出データを基に、光受信部の受信特性が最適とな
るようにバイアス電圧制御用可変抵抗の抵抗値を自動的
に設定し、また光受信部の受信特性が最適となるAPD
バイアス電圧の電圧値を出力し、一方、APDバイアス
電圧制御部では、この値に直流電圧源を自動的に制御す
ることを特徴とする付記1記載のAPDバイアス電圧制
御回路。
(Supplementary Note 4) In the configuration of the optical receiving unit and the APD bias voltage control unit, the CPU and the bias voltage controlling variable resistor are installed in the optical receiving unit.
Based on the breakdown voltage value of the APD and its temperature characteristic data previously stored in the memory and the data on the temperature of the APD element detected by the temperature sensor, the variable resistor for controlling the bias voltage is adjusted so that the reception characteristic of the optical receiver becomes optimum. APD that automatically sets the resistance value and optimizes the receiving characteristics of the optical receiver
The APD bias voltage control circuit according to claim 1, wherein a voltage value of the bias voltage is output, and the APD bias voltage control unit automatically controls the DC voltage source to this value.

【0060】(付記5) APDのブレイクダウン電圧
とその温度特性、温度センサの検出出力、直流電圧源制
御信号、バイアス電圧制御用可変抵抗設定信号が、離散
的なディジタル信号であることを特徴とする付記1乃至
4の何れかに記載のAPDバイアス電圧制御回路。
(Supplementary Note 5) The breakdown voltage of the APD and its temperature characteristic, the detection output of the temperature sensor, the DC voltage source control signal, and the bias voltage control variable resistor setting signal are discrete digital signals. 5. The APD bias voltage control circuit according to any one of supplementary notes 1 to 4.

【0061】[0061]

【発明の効果】以上説明したように、本発明によれば、
以下の効果が得られる。 (1)請求項1記載の発明によれば、APDバイアス電
圧制御部の外付けによる光受信部の小型化、更にはPI
N素子光受信部の構造の共通化が可能となるAPDバイ
アス電圧制御回路を提供することができる。
As described above, according to the present invention,
The following effects can be obtained. (1) According to the first aspect of the present invention, the size of the optical receiving unit is reduced by externally attaching the APD bias voltage control unit, and further, the PI
It is possible to provide an APD bias voltage control circuit that can share the structure of the N-element light receiving unit.

【0062】また、APDバイアス電圧制御部は、それ
と組み合わせられる光受信部の個別情報を基に自動的に
制御されるため、光受信部とAPDバイアス電圧制御部
の任意の組み合わせが可能になり、またAPDのブレイ
ク電圧の個別的なばらつき、温度特性に対して、光受信
部を個々に調整することなく、最適な受信特性を得るこ
とができる。
Further, since the APD bias voltage control section is automatically controlled based on the individual information of the optical receiving section combined therewith, any combination of the optical receiving section and the APD bias voltage control section becomes possible. Further, it is possible to obtain an optimum receiving characteristic without individually adjusting the optical receiving unit with respect to the individual variation and the temperature characteristic of the break voltage of the APD.

【0063】(2)請求項2記載の発明によれば、バイ
アス電圧制御に必要な周囲温度データTとその時のブレ
イクダウン電圧VbをCPUに与えることができ、AP
Dのバイアス電圧を最適に設定することができる。
(2) According to the second aspect of the present invention, the ambient temperature data T required for bias voltage control and the breakdown voltage Vb at that time can be given to the CPU.
The bias voltage of D can be set optimally.

【0064】(3)請求項3記載の発明によれば、温度
センサをAPDから離して設置しても、APD素子温度
に換算し、その時のブレイクダウン電圧Vbから、CP
UはAPDのバイアス電圧を最適に設定することができ
る。
(3) According to the third aspect of the present invention, even if the temperature sensor is installed at a distance from the APD, the temperature sensor is converted into the temperature of the APD element and the CP is calculated from the breakdown voltage Vb at that time.
U can optimally set the bias voltage of the APD.

【0065】この発明において、予めメモリ記憶させた
APDのブレイクダウン電圧値とその温度特性データ
と、温度センサによるAPD素子温度の検出データを基
に、光受信部の受信特性が最適となるようにバイアス電
圧制御用可変抵抗の抵抗値を自動的に設定し、また光受
信部の受信特性が最適となるAPDバイアス電圧の電圧
値を出力し、一方、APDバイアス電圧制御部では、こ
の値に直流電圧源を自動的に制御すれば、APDのバイ
アス電圧を最適に設定することができる。
In the present invention, the receiving characteristic of the optical receiving unit is optimized based on the breakdown voltage value of the APD and its temperature characteristic data stored in the memory in advance and the detection data of the APD element temperature by the temperature sensor. The resistance value of the variable resistor for controlling the bias voltage is automatically set, and the voltage value of the APD bias voltage at which the receiving characteristic of the optical receiving unit is optimal is output. On the other hand, the APD bias voltage controlling unit By automatically controlling the voltage source, the bias voltage of the APD can be set optimally.

【0066】また、この発明において、APDのブレイ
クダウン電圧とその温度特性、温度センサの検出出力、
直流電圧源制御信号、バイアス電圧制御用可変抵抗設定
信号が、離散的なディジタル信号であるようにすれば、
CPUはこれらディジタル信号に基づいてAPDのバイ
アス電圧を最適に設定することができる。
Also, according to the present invention, the breakdown voltage of the APD and its temperature characteristic, the detection output of the temperature sensor,
If the DC voltage source control signal and the bias voltage control variable resistor setting signal are discrete digital signals,
The CPU can optimally set the bias voltage of the APD based on these digital signals.

【0067】このように、本発明によれば、光受信モジ
ュールとAPDバイアス電圧制御部との汎用的な組み合
わせが可能で、APDバイアス電圧制御部の外付けによ
る光受信モジュールの小型化、更にはPIN素子光受信
モジュールの構造の共通化が可能となるAPDバイアス
電圧制御回路を提供することができる。
As described above, according to the present invention, a general-purpose combination of the optical receiving module and the APD bias voltage control section is possible, and the optical receiving module can be miniaturized by externally attaching the APD bias voltage control section. It is possible to provide an APD bias voltage control circuit capable of sharing the structure of the PIN element light receiving module.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図2】本発明の第1の実施の形態例を示すブロック図
である。
FIG. 2 is a block diagram illustrating a first embodiment of the present invention.

【図3】本発明の第2の実施の形態例を示すブロック図
である。
FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図4】本発明の第3の実施の形態例を示すブロック図
である。
FIG. 4 is a block diagram showing a third embodiment of the present invention.

【図5】増倍率M固定方式の概念図である。FIG. 5 is a conceptual diagram of a multiplication factor M fixing method.

【図6】FULL AGC方式の概念図である。FIG. 6 is a conceptual diagram of a FULL AGC scheme.

【図7】自己バイアス方式の概念図である。FIG. 7 is a conceptual diagram of a self-bias method.

【図8】Pin−Iapd特性の一例を示す図である。FIG. 8 is a diagram illustrating an example of a Pin-Iapd characteristic.

【図9】光空間伝送装置の公知例を示す図である。FIG. 9 is a diagram showing a known example of an optical space transmission device.

【図10】Pin−Vapd特性の一例を示す図である。FIG. 10 is a diagram illustrating an example of a Pin-Vapd characteristic.

【図11】Pin−M特性の一例を示す図である。FIG. 11 is a diagram illustrating an example of a Pin-M characteristic.

【符号の説明】[Explanation of symbols]

60 光受信部 61 メモリ 70 APDバイアス電圧制御部 71 直流電圧源 72 CPU R10 バイアス電圧制御抵抗(可変抵抗) Reference Signs List 60 light receiving unit 61 memory 70 APD bias voltage control unit 71 DC voltage source 72 CPU R10 bias voltage control resistor (variable resistor)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H03F 3/08 (72)発明者 布施 由起治 北海道札幌市北区北七条西四丁目3番地1 富士通北海道ディジタル・テクノロジ株 式会社内 Fターム(参考) 5F049 MA04 MA07 NA19 NA20 UA04 UA11 UA16 UA20 5J092 AA01 AA56 CA02 CA81 CA92 FA10 HA19 HA25 HA26 HA29 HA43 HA44 KA12 KA34 TA01 TA02 UL03 5K002 BA15 CA11 CA18 ────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court ゛ (Reference) H03F 3/08 (72) Inventor Yukiji Fuse 4-3-1 Kita-Nanajo-Nishi 4-chome, Kita-ku, Sapporo, Hokkaido, Japan Fujitsu F-term (reference) in Hokkaido Digital Technology Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 自己バイアス方式によりアバランシェフ
ォトダイオード(APD)のバイアス電圧を制御するA
PDバイアス電圧制御回路において、 光信号入力を受けて、電気信号に変換し、出力データを
出力する光受信部と、 該光受信部のAPDに最適なバイアス電圧を与えるAP
Dバイアス電圧制御部とを別々に構成し、 前記APDバイアス電圧制御部は、 その出力電圧を制御可能な直流電圧源と、 前記直流電圧源に接続され、外部信号によりその抵抗値
が可変されるバイアス電圧制御用の可変抵抗と、 各種制御を行なうCPUとから構成され、 前記CPUは、光受信部のメモリに記憶されているAP
Dのブレイクダウン電圧値とその温度特性データとを読
み出し、光受信部の受信特性が最適となるように、前記
直流電源とバイアス電圧制御用可変抵抗の制御を行なう
ことを特徴とするAPDバイアス電圧制御回路。
1. A method of controlling a bias voltage of an avalanche photodiode (APD) by a self-bias method.
In a PD bias voltage control circuit, an optical receiving unit that receives an optical signal input, converts the optical signal into an electric signal, and outputs output data, and an AP that applies an optimal bias voltage to an APD of the optical receiving unit
A D bias voltage control unit is separately provided; the APD bias voltage control unit is connected to the DC voltage source capable of controlling its output voltage; and the resistance value is varied by an external signal. A variable resistor for controlling a bias voltage; and a CPU for performing various controls. The CPU includes an AP stored in a memory of an optical receiving unit.
An APD bias voltage reading out the breakdown voltage value of D and the temperature characteristic data thereof, and controlling the DC power supply and the variable resistor for bias voltage control so as to optimize the reception characteristic of the optical receiver. Control circuit.
【請求項2】 前記光受信部は、 前記バイアス電圧制御用可変抵抗と接続されるAPD
と、 APDのブレイクダウン電圧値とその温度特性データが
記憶されるメモリと、 APDの周囲の温度を検出する温度センサと、 前記APDに発生した電気信号を増幅する増幅器と、 該増幅器の出力からデータとクロックを出力する識別再
生器、とから構成されることを特徴とする請求項1記載
のAPDバイアス電圧制御回路。
2. An APD connected to the bias voltage controlling variable resistor, wherein:
A memory in which a breakdown voltage value of the APD and its temperature characteristic data are stored; a temperature sensor for detecting a temperature around the APD; an amplifier for amplifying an electric signal generated in the APD; and an output from the amplifier. 2. The APD bias voltage control circuit according to claim 1, comprising an identification regenerator for outputting data and a clock.
【請求項3】 前記温度センサは、APDと熱的に離れ
た箇所に設置され、APDバイアス電圧制御部のCPU
は、この温度検出データをAPD素子温度に換算し、こ
の値と光受信部から読み込んだAPDのブレイクダウン
電圧値とその温度特性データを基に、光受信部の受信特
性が最適となるAPDバイアス電圧の電圧値、及びバイ
アス電圧制御用可変抵抗の抵抗値を算出し、これらの値
に直流電圧源、バイアス電圧制御用可変抵抗を制御する
ことを特徴とする請求項2記載のAPDバイアス電圧制
御回路。
3. The temperature sensor is installed at a location that is thermally separated from the APD, and a CPU of the APD bias voltage control unit.
Converts the temperature detection data into an APD element temperature, and based on this value, the breakdown voltage value of the APD read from the optical receiving unit and its temperature characteristic data, sets the APD bias at which the receiving characteristic of the optical receiving unit is optimal. 3. The APD bias voltage control according to claim 2, wherein the voltage value of the voltage and the resistance value of the bias voltage control variable resistor are calculated, and the DC voltage source and the bias voltage control variable resistor are controlled to these values. circuit.
JP2000271125A 2000-09-07 2000-09-07 APD bias voltage control circuit Expired - Fee Related JP3785035B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000271125A JP3785035B2 (en) 2000-09-07 2000-09-07 APD bias voltage control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271125A JP3785035B2 (en) 2000-09-07 2000-09-07 APD bias voltage control circuit

Publications (2)

Publication Number Publication Date
JP2002084235A true JP2002084235A (en) 2002-03-22
JP3785035B2 JP3785035B2 (en) 2006-06-14

Family

ID=18757455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271125A Expired - Fee Related JP3785035B2 (en) 2000-09-07 2000-09-07 APD bias voltage control circuit

Country Status (1)

Country Link
JP (1) JP3785035B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332702B2 (en) 2002-08-05 2008-02-19 Sumitomo Electric Industries, Ltd. Optical receiver and a method for manufacturing the same
JP2008300726A (en) * 2007-06-01 2008-12-11 Ntt Electornics Corp Optical receiving device
JP2009026789A (en) * 2007-07-17 2009-02-05 Nec Corp Optical module, host board, and manufacturing method of host board
JP2010178383A (en) * 2010-05-06 2010-08-12 Mitsubishi Electric Corp Optical receiver
US7792434B2 (en) 2005-09-07 2010-09-07 Sumitomo Electric Industries, Ltd. Optical receiver
US9400211B2 (en) 2011-09-22 2016-07-26 Nec Corporation Optical power monitoring device, method, and program
JP2017049226A (en) * 2015-09-03 2017-03-09 富士電機株式会社 Radioactive ray detection device
US10064585B2 (en) 2014-09-19 2018-09-04 Kabushiki Kaisha Toshiba Photon detecting element, photon detecting device, and radiation analyzing device
US10357214B2 (en) 2013-04-26 2019-07-23 Toshiba Medical Systems Corporation Photon counting CT apparatus, light detection device, radiation detection device, and radiation analysis device
US10700789B2 (en) 2018-04-09 2020-06-30 Fujitsu Limited Optical receiver
WO2020149264A1 (en) * 2019-01-16 2020-07-23 日本電信電話株式会社 Photodetector
KR102278791B1 (en) * 2020-05-07 2021-07-20 한국과학기술원 System for Searching Operating Voltage of Silicon Photomultipliers

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6275322B2 (en) 2015-02-23 2018-02-07 三菱電機株式会社 Optical receiver

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200342A (en) * 1997-01-07 1998-07-31 Nec Corp Bias voltage supply circuit
JPH10261827A (en) * 1997-03-19 1998-09-29 Fujitsu Ltd Circuit and method for driving laser diode
JPH11205249A (en) * 1998-01-12 1999-07-30 Oki Tec:Kk Bias voltage control circuit for avalanche photo diode and its adjustment method
JP2000201031A (en) * 1999-01-07 2000-07-18 Nec Miyagi Ltd Light receiving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200342A (en) * 1997-01-07 1998-07-31 Nec Corp Bias voltage supply circuit
JPH10261827A (en) * 1997-03-19 1998-09-29 Fujitsu Ltd Circuit and method for driving laser diode
JPH11205249A (en) * 1998-01-12 1999-07-30 Oki Tec:Kk Bias voltage control circuit for avalanche photo diode and its adjustment method
JP2000201031A (en) * 1999-01-07 2000-07-18 Nec Miyagi Ltd Light receiving circuit

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332702B2 (en) 2002-08-05 2008-02-19 Sumitomo Electric Industries, Ltd. Optical receiver and a method for manufacturing the same
US7792434B2 (en) 2005-09-07 2010-09-07 Sumitomo Electric Industries, Ltd. Optical receiver
JP2008300726A (en) * 2007-06-01 2008-12-11 Ntt Electornics Corp Optical receiving device
JP2009026789A (en) * 2007-07-17 2009-02-05 Nec Corp Optical module, host board, and manufacturing method of host board
US7842910B2 (en) 2007-07-17 2010-11-30 Nec Corporation Control of light emitting and receiving elements of optical module based on property data associated with elements as stored on memory circuit of optical module
JP2010178383A (en) * 2010-05-06 2010-08-12 Mitsubishi Electric Corp Optical receiver
US9400211B2 (en) 2011-09-22 2016-07-26 Nec Corporation Optical power monitoring device, method, and program
US10357214B2 (en) 2013-04-26 2019-07-23 Toshiba Medical Systems Corporation Photon counting CT apparatus, light detection device, radiation detection device, and radiation analysis device
US10064585B2 (en) 2014-09-19 2018-09-04 Kabushiki Kaisha Toshiba Photon detecting element, photon detecting device, and radiation analyzing device
JP2017049226A (en) * 2015-09-03 2017-03-09 富士電機株式会社 Radioactive ray detection device
US10700789B2 (en) 2018-04-09 2020-06-30 Fujitsu Limited Optical receiver
WO2020149264A1 (en) * 2019-01-16 2020-07-23 日本電信電話株式会社 Photodetector
JP2020113719A (en) * 2019-01-16 2020-07-27 日本電信電話株式会社 Photodetector
JP7081508B2 (en) 2019-01-16 2022-06-07 日本電信電話株式会社 Photodetector
KR102278791B1 (en) * 2020-05-07 2021-07-20 한국과학기술원 System for Searching Operating Voltage of Silicon Photomultipliers

Also Published As

Publication number Publication date
JP3785035B2 (en) 2006-06-14

Similar Documents

Publication Publication Date Title
US6762878B2 (en) Gain control device and method for erbium doped fiber amplifier
JP2002084235A (en) Apd bias voltage control circuit
US20060027736A1 (en) Light-receiving circuit
JPH02113640A (en) Automatic gain controller
KR0153066B1 (en) Semiconductor laser apparatus information recording reproducing apparatus and image recoding apparatus
JP2004289206A (en) Optical receiver
JP2001013005A (en) Light quantity detecting circuit capable of controlling photoelectric conversion ratio
JP2000171295A (en) Apd bias circuit
JPH10276048A (en) Offset compensation circuit
US4987298A (en) Automatic gain control apparatus which adjusts bias and gain to maximize signal to noise ratio
US6693703B2 (en) Distance measuring device and method for adjusting photodetection unit of distance measuring device
US6426494B1 (en) Optical signal detector and optical signal detecting method
JP2008048334A (en) Optical receiver
JPH05129857A (en) Gain control method for avalanche photodiode
JP3535310B2 (en) Optical transmitter for burst transmission
US20040041571A1 (en) Offset calibration system and method of automatic power control loop
JPH03179927A (en) Automatic power control circuit
JP3047525B2 (en) Avalanche photodiode bias circuit
JP2002237784A (en) Optical power level equalizing circuit
US20050180711A1 (en) Dual loop automatic power control of optical transmitters
JPH104328A (en) Output level control circuit
US7151245B2 (en) Systems and methods for compensating for dim targets in an optical tracking system
JP2009070879A (en) Laser diode drive circuit and drive method
US20200233065A1 (en) Optical detector with dc compensation
JP2009004956A (en) Automatic gain controller

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060213

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees