JP3777840B2 - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法 Download PDF

Info

Publication number
JP3777840B2
JP3777840B2 JP34459698A JP34459698A JP3777840B2 JP 3777840 B2 JP3777840 B2 JP 3777840B2 JP 34459698 A JP34459698 A JP 34459698A JP 34459698 A JP34459698 A JP 34459698A JP 3777840 B2 JP3777840 B2 JP 3777840B2
Authority
JP
Japan
Prior art keywords
bump
circuit board
bumps
diameter portion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34459698A
Other languages
English (en)
Other versions
JP2000174064A (ja
Inventor
正美 鶴見
満 村
大 佐々木
益雄 加藤
勉 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34459698A priority Critical patent/JP3777840B2/ja
Publication of JP2000174064A publication Critical patent/JP2000174064A/ja
Application granted granted Critical
Publication of JP3777840B2 publication Critical patent/JP3777840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装方法に関し、更に詳しくは、フェイスダウンボンディング法による回路基板へのフリップチップの実装方法に関する。
【０００２】
【従来の技術】
近年の半導体装置の実装技術では、高密度、高信頼性、信号伝達距離の短縮化等を図る観点から、フリップチップのフェイスダウンボンディング方法が提案、実用化されている。この方法は、例えば図７および図８に示すように、チップ状の半導体素子（以下、半導体チップという）１の底面に単列、複数列あるいはマトリックス状（面配列）に配列された複数の電極部２にバンプ３を形成し、このバンプ３を対向する回路基板４上の電極部５へ接合剤６を用いて接合し、半導体チップ１と回路基板４とを電気的に接続する方法である。なお、図７では半導体チップ１の底面を上方にして示している。
【０００３】
バンプ３は、電極部２にボールボンディングあるいはワイヤボンディングと同様な手法で、金ワイヤをキャピラリで押し潰した後、ワイヤを切断することにより形成される。接合剤６は非導電性の熱硬化性樹脂（例えばエポキシ樹脂）で予め回路基板４上に塗布されており、接合時はバンプ３を回路基板４の電極部５に圧接させながら接合剤６を加熱して硬化させる。
【０００４】
以上のように、従来では半導体チップ１側にバンプ３を形成し、これを回路基板４の電極部５と位置合わせを行い、フェイスダウン方式で半導体チップ１を実装している。しかしながら、この方法では、バンプピッチが２００μｍ→１５０μｍ→１０５μｍ→８５μｍ→５０μｍとファイン化（狭ピッチ化）するとき、特に１００μｍ以下の場合はバンプ形成時にキャピラリ隣接条件とボールシェアの接合強度条件によりバンプピッチのファイン化が困難であるといった問題がある。すなわち、バンプピッチが狭いとバンプ同士が接触してしまい、又、バンプサイズを極端に小さくしてファイン化を図ればバンプシェア強度が低下してしまい、信頼性が損なわれる。
【０００５】
【発明が解決しようとする課題】
本発明は上述の問題に鑑みてなされ、バンプピッチのファイン化、バンプ接合強度の向上を図ることができる半導体装置の実装方法を提供することを課題とする。
【０００６】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明は、半導体素子の底面とこれに対向する回路基板の上面の双方に前記バンプを形成し、バンプは、底部側に大径部、先端側に小径部を有する、凸型の断面形状であり、小径部の高さは大径部の高さよりも大きく、半導体素子側のバンプと回路基板側のバンプとが、大径部と小径部が接触せずに、交互に配置された配置関係で半導体素子を回路基板上へ実装する。これにより、半導体素子側のバンプ間の隙間を、回路基板側のバンプの小径部が介入するだけの隙間を残して形成すればよいので、バンプサイズを極端に小さくすることなく従来よりも更なるファインピッチのバンプ接続を可能とする。また一方、従来のバンプピッチにおいても、バンプサイズをより大きくすることができるので、応力に強くなり、ボールシェア強度を向上させて信頼性を高めることができる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
図１から図６は、本発明の実施の形態を示している。図１は本実施の形態における半導体チップ１１の底面を示しており、図示するように半導体チップ１１の底面の周縁部に交互に配列された例えばアルミニウムから成る電極部１２ａ、１２ｂのうち一方の電極部１２ａに、後述する形状の金で成るバンプ１３Ａが形成されている。一方、図２は本実施の形態における回路基板１４を示しており、図示するように半導体チップ１１の電極部１２ａ、１２ｂに対応して交互に配列された例えばアルミニウムから成る電極部１５ａ、１５ｂのうち一方の電極部１５ａに、半導体チップ１１側と同一構成のバンプ１３Ｂが形成されている。
【０００９】
次にバンプ１３Ａ、１３Ｂの詳細について、図３を参照して説明する。図は半導体チップ１１の底面に設けられるバンプ１３Ａを示しているが、回路基板１４側に設けられるバンプ１３Ｂも同様に構成されるものとする。
【００１０】
本実施の形態におけるバンプ１３Ａは、電極部１２ａに対し、キャピラリ１８を使用したワイヤボンディング時の途中で金（Ａｕ）ワイヤを引き千切り、その先端をレベリングすることにより形成され、電極部１２ａ側の底部に大径部１３１、先端側に小径部１３２を有している。この小径部１３２の高さｈは大径部１３１の高さＨよりも大きく形成されている。本実施の形態では、電極部１２ａ、１２ｂはそれぞれ交互に配置されることにより、バンプ１３Ａ間に電極部１２ｂが位置する。
【００１１】
回路基板１４側のバンプ１３Ｂも上述と同様に構成されるとともに、その電極部１５ａ、１５ｂもまたそれぞれ交互に配置されることにより、バンプ１３Ｂ間に電極部１５ｂが位置する。このとき、半導体チップ１１側のバンプ１３Ａが形成されていない位置にバンプ１３Ｂが配置されるように構成する。
【００１２】
また、電極部１２ｂ、１５ｂは、それぞれバンプ１３Ｂ、１３Ａの小径部１３２と接続できるだけの面積があれば十分であるので、他方の電極部１２ａ、１５ａの面積よりも小さく形成されている。
【００１３】
次に、半導体チップ１１と回路基板１４との実装方法について説明すると、図４及び図５を参照して、半導体チップ１１の底面と回路基板１４の表面とを対向させ（図４Ａ）、半導体チップ１１側のバンプ１３Ａの小径部１３２を回路基板１４の電極部１５ｂに接続するともに、回路基板１４側のバンプ１３Ｂの小径部１３２を半導体チップ１１の電極部１２ｂに接続し（図４Ｂ）、バンプ１３Ａ間にバンプ１３Ｂが介入する配置関係となるように、半導体チップ１１を回路基板１４へ実装する。ここで本実施の形態では、図示するようにバンプ１３Ａとバンプ１３Ｂとが交互に配置されるよう構成される。なお、回路基板１４上には非導電性の熱硬化性樹脂（例えばエポキシ樹脂）から成る接合剤１６が予め塗布され、これは実装時、半導体チップ１１を回路基板１４に圧接しながら加熱され硬化する。
【００１４】
以上の構成および作用から、以下のような効果を得ることができる。
【００１５】
すなわち、本実施の形態によれば、半導体素子１１側のバンプ１３Ａ間の隙間を、回路基板１４側のバンプ１３Ｂの小径部１３２が介入するだけの隙間を残して形成すればよいので、図６Ｂに示す従来のバンプピッチＰ’（バンプ３とバンプ３との配置間隔）よりも、図６Ａに示すようにバンプピッチＰを小さくすることができる。このとき、バンプ小径部１３２の高さｈを大径部１３１の高さＨよりも高くしているので、実装時、半導体チップ１１側のバンプ大径部１３１と回路基板１４側のバンプ大径部１３１とが接触することはない。したがって、バンプサイズを極端に縮小することなく、換言すれば信頼性を維持したまま、バンプを配列させて接続することができ、従来よりもファインピッチの実装が可能となる。
【００１６】
また、バンプを従来のバンプピッチＰ’で配列しても、バンプサイズをより大きくすることができるので、半導体チップ１１と回路基板１４との熱膨張係数の違いで生じる応力に強くなり、ボールシェア強度を向上させて信頼性を高めることができる。
【００１７】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００１８】
例えば以上の実施の形態では、バンプ１３Ａ、１３Ｂの形状を凸型としたが、例えば円錐台形状のように、底部に対して先端が小径となる形状のバンプでもよい。
【００１９】
また、以上の実施の形態では、バンプ１３Ａの配列を半導体チップ１１の周縁部に沿った単列としたが、複数列あるいはマトリックス状（面配列）のバンプ配列にも、本発明は適用可能であることは言うまでもない。
【００２０】
更に、以上の実施の形態では、半導体チップ１１側のバンプ１３Ａと回路基板１４側のバンプ１３Ｂとが実装時、交互に配列される配置関係となるように構成したが、必要に応じて配置の構成を変更することも可能である。例えば、回路基板側のバンプ数を半導体チップ側のバンプ数よりも少なくして、半導体チップ側のバンプ間の任意の位置に回路基板側のバンプを介入させる配置関係としてもよい。
【００２１】
【発明の効果】
以上述べたように、本発明の半導体装置の実装方法によれば、バンプサイズを極端に小さくすることなく従来よりも更なるファインピッチのバンプ接続が可能となる。また一方、従来のバンプピッチにおいても、バンプサイズをより大きくすることができるので、応力に強くなり、ボールシェア強度を向上させて信頼性を高めることができる。
【００２２】
また、請求項１の発明によれば、半導体素子側のバンプと回路基板側のバンプとを接触させることなく確実に実装することができる。
【００２３】
更に、請求項３の発明により、半導体素子側および回路基板側へのバンプ形成を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体チップ側のバンプ配列を示す半導体チップの裏面図である。
【図２】同回路基板側のバンプ配列を示す回路基板の要部の平面図である。
【図３】同半導体チップ／回路基板のバンプ形状の詳細を示す側断面図である。
【図４】同半導体チップと回路基板との実装方法を示す側断面図であり、Ａは実装前、Ｂは実装後を示している。
【図５】同実装後の半導体チップと回路基板とを示す斜視図である。
【図６】本発明の実施の形態による実装方法で実装したバンプピッチと、従来の実装方法で実装したバンプピッチとを示す側面図であり、Ａは本発明を、Ｂは従来例を示している。
【図７】従来の半導体チップのバンプ配列を示す側断面図である。
【図８】従来の実装後の半導体チップと回路基板とを示す側断面図である。
【符号の説明】
１１……半導体チップ、１２ａ、１２ｂ、１５ａ、１５ｂ……電極部、１３Ａ、１３Ｂ……バンプ、１４……回路基板、１６……接合剤、１３１……大径部、１３２……小径部、Ｈ……大径部の高さ、ｈ……小径部の高さ。

Claims (3)

  1. チップ状の半導体素子を回路基板上にバンプを介して導電接続する半導体装置の実装方法において、
    前記半導体素子の底面とこれに対向する前記回路基板の上面の双方に前記バンプを形成し、
    前記バンプは、底部側に大径部、先端側に小径部を有する、凸型の断面形状であり、
    前記小径部の高さは前記大径部の高さよりも大きく、
    前記半導体素子側の前記バンプと前記回路基板側の前記バンプとが、前記大径部と前記小径部が接触せずに、交互に配置された配置関係で前記半導体素子を前記回路基板上へ実装する
    ことを特徴とする半導体装置の実装方法。
  2. 前記半導体素子と前記回路基板との実装方法において、
    前記半導体素子を前記回路基板上へ、接合剤を介して実装する
    ことを特徴とする請求項１に記載の半導体装置の実装方法。
  3. 前記バンプは、ワイヤボンディングの途中でワイヤを切断し、
    前記ワイヤから切断されたバンプの先端をレベリングすることにより形成されることを特徴とする請求項１に記載の半導体装置の実装方法。
JP34459698A 1998-12-03 1998-12-03 半導体装置の実装方法 Expired - Fee Related JP3777840B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34459698A JP3777840B2 (ja) 1998-12-03 1998-12-03 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34459698A JP3777840B2 (ja) 1998-12-03 1998-12-03 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JP2000174064A JP2000174064A (ja) 2000-06-23
JP3777840B2 true JP3777840B2 (ja) 2006-05-24

Family

ID=18370502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34459698A Expired - Fee Related JP3777840B2 (ja) 1998-12-03 1998-12-03 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP3777840B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528715B2 (ja) 2005-11-25 2010-08-18 株式会社東芝 半導体装置及びその製造方法
KR101485105B1 (ko) 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
KR102300121B1 (ko) * 2014-10-06 2021-09-09 에스케이하이닉스 주식회사 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JP2000174064A (ja) 2000-06-23

Similar Documents

Publication Publication Date Title
JP4175197B2 (ja) フリップチップ実装構造
US9502390B2 (en) BVA interposer
US7514768B2 (en) Package structure for a semiconductor device incorporating enhanced solder bump structure
US6316838B1 (en) Semiconductor device
US4618879A (en) Semiconductor device having adjacent bonding wires extending at different angles
WO2008109524A2 (en) System and method for increased stand-off height in stud bumping process
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
US6081035A (en) Microelectronic bond ribbon design
JPH08264540A (ja) バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法
JPH11312711A (ja) 電子部品の接続方法
US20070182026A1 (en) Semiconductor device
JP3777840B2 (ja) 半導体装置の実装方法
JP3981817B2 (ja) 半導体装置の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH1187556A (ja) 半導体装置
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
US6424049B1 (en) Semiconductor device having chip-on-chip structure and semiconductor chip used therefor
JP2006148037A (ja) フリップチップ・ボールグリッドパッケージ構造
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6331738B1 (en) Semiconductor device having a BGA structure
JP4386012B2 (ja) バンプ接合体の製造方法
US6282100B1 (en) Low cost ball grid array package
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JPH1056030A (ja) 半導体装置及びその製造方法
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060220

LAPS Cancellation because of no payment of annual fees