JP3772846B2 - Data encoding device, data encoding method, data output device, and data output method - Google Patents

Data encoding device, data encoding method, data output device, and data output method Download PDF

Info

Publication number
JP3772846B2
JP3772846B2 JP2003081469A JP2003081469A JP3772846B2 JP 3772846 B2 JP3772846 B2 JP 3772846B2 JP 2003081469 A JP2003081469 A JP 2003081469A JP 2003081469 A JP2003081469 A JP 2003081469A JP 3772846 B2 JP3772846 B2 JP 3772846B2
Authority
JP
Japan
Prior art keywords
data
encoding
digital data
digital
minimum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003081469A
Other languages
Japanese (ja)
Other versions
JP2004289685A (en
Inventor
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003081469A priority Critical patent/JP3772846B2/en
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN200910002105XA priority patent/CN101510979B/en
Priority to PCT/JP2004/003990 priority patent/WO2004086758A1/en
Priority to EP04722714A priority patent/EP1608164A1/en
Priority to KR1020057017808A priority patent/KR101029396B1/en
Priority to CNB2004800079427A priority patent/CN100481917C/en
Priority to US10/550,731 priority patent/US7945102B2/en
Priority to TW093107921A priority patent/TWI250803B/en
Publication of JP2004289685A publication Critical patent/JP2004289685A/en
Application granted granted Critical
Publication of JP3772846B2 publication Critical patent/JP3772846B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、データ符号化装置およびデータ符号化方法、並びにデータ出力装置およびデータ出力方法に関する。
【０００２】
詳しくは、この発明は、位相がずらされたデジタルデータを符号化する構成とすることによって、コピー前のデータによる出力の質を落とすことなく、良好な質を維持したままでのコピーを不可能とするデータ符号化装置等に係るものである。
【０００３】
また、この発明は、出力すべきデジタルデータと同期信号の位相を相対的にずらす構成とすることによって、コピー前のデータによる出力の質を落とすことなく、良好な質を維持したままでのコピーを不可能とするデータ出力装置等に係るものである。
【０００４】
【従来の技術】
図２２は、従来周知の画像表示システム２００の構成例を示している。この画像表示システム２００は、アナログの画像データＶanを出力する再生機２１０と、この再生機２１０から出力される画像データＶanによる画像を表示するディスプレイ２２０とから構成されている。
【０００５】
再生機２１０では、図示しない光ディスク等の記録媒体から再生された符号化された画像データを復号化部２１１で復号化し、さらに復号化されて得られたデジタルの画像データをＤ／Ａ（Digital-to-Analog）変換器２１２でアナログデータに変換することでアナログの画像データＶanが得られる。なお、ディスプレイ２２０は、例えばＣＲＴ(Cathode-Ray Tube)ディスプレイ、ＬＣＤ(Liquid Crystal Display)等である。
【０００６】
ところで、このような画像表示システム２００の再生機２１０より出力されるアナログの画像データＶanを利用して、デジタル的な不正コピーが行われるおそれがあった。
【０００７】
すなわち、アナログの画像データＶanはＡ／Ｄ（analog-to-digital）変換器２３１でデジタルデータＶdgに変換されて符号化部２３２に供給される。符号化部２３２では、デジタルの画像データＶdgが符号化されて、符号化された画像データＶcdが得られる。そして、この符号化された画像データＶcdは記録部２３３に供給され、光ディスク等の記録媒体に記録される。
【０００８】
従来、このようなアナログの画像データＶanを利用した不正コピーを防止するために、著作権保護がなされている場合には、アナログの画像データＶanをスクランブル処理して出力したり、あるいはアナログの画像データＶanの出力を禁止することが提案されている（例えば、特許文献１参照）。
【０００９】
【特許文献１】
特開２００１−２４５２７０号公報
【００１０】
【発明が解決しようとする課題】
上述した特許文献１のようにアナログの画像データＶanをスクランブル処理して出力したり、あるいはアナログの画像データＶanの出力を禁止することで、不正コピーを防止できるが、ディスプレイ２２０に正常な画像が表示されなくなるという問題が発生する。
【００１１】
この発明の目的は、コピー前のデータによる出力の質を落とすことなく、良好な質を維持したままでのコピーを不可能とすることにある。
【００１２】
【課題を解決するための手段】
この発明に係るデータ符号化装置は、アナログデータが入力される入力手段と、この入力手段に入力されるアナログデータをデジタルデータに変換するアナログ・デジタル変換手段と、このアナログ・デジタル変換手段から出力されるデジタルデータの位相をずらす位相ずらし手段と、この位相ずらし手段で位相がずらされたデジタルデータを符号化する符号化手段とを備えるものである。
【００１３】
また、この発明に係るデータ符号化方法は、アナログデータが入力される入力工程と、この入力されたアナログデータをデジタルデータに変換するアナログ・デジタル変換工程と、この変換されたデジタルデータの位相をずらす位相ずらし工程と、この位相がずらされたデジタルデータを符号化する符号化工程とを備えるものである。
【００１４】
また、この発明に係るデータ符号化装置は、デジタルデータが入力される入力手段と、この入力手段に入力されるデジタルデータの位相をずらす位相ずらし手段と、この位相ずらし手段で位相がずらされたデジタルデータを符号化する符号化手段とを備えるものである。
【００１５】
また、この発明に係るデータ符号化方法は、デジタルデータが入力される入力工程と、この入力されたデジタルデータの位相をずらす位相ずらし工程と、この位相がずらされたデジタルデータを符号化する符号化工程と備えるものである。
【００１６】
この発明においては、入力されたアナログデータがデジタルデータに変換される。そして、このデジタルデータの位相がずらされた後に符号化が行われる。ここで、デジタルデータの位相のずらし幅は、固定、あるいはランダムとされる。ランダムの場合のずらし幅は、例えば電源投入時の乱数発生器の出力に基づいて設定される。
【００１７】
例えば、アナログデータが入力されるものでは、デジタルデータの位相のずらしは、アナログデータをデジタルデータに変換する際に行われる。この場合、例えば、サンプリングクロックの位相をずらすことで、デジタルデータの位相をずらすことができる。また例えば、アナログデータの位相をずらすことで、デジタルデータの位相をずらすことができる。
【００１８】
例えば、符号化はサブサンプリングによる符号化である。この符号化では、デジタルデータの位相がずらされることで、サブサンプリングで得られるデータが、上述の入力アナログデータ（入力デジタルデータ）を取得する際に使用された符号化デジタルデータとは異なる位相のものとなる。そのため、符号化後のデジタルデータを記録媒体に記録する場合には、良好な質を維持できなくなる。
【００１９】
また例えば、符号化はＤＣＴ(Discrete Cosine Transform)等の直交変換を用いた変換符号化である。この符号化では、デジタルデータの位相がずらされることで、直交変換をする際のブロック（ＤＣＴブロック）の位置が、上述の入力アナログデータ（入力デジタルデータ）を取得する際に使用された符号化デジタルデータを得る際のブロックの位置からずれたものとなる。そのため、符号化後のデジタルデータを記録媒体に記録する場合には、良好な質を維持できなくなる。
【００２０】
また例えば、符号化はＡＤＲＣ(Adaptive Dynamic Range Coding)である。このＡＤＲＣの符号化では、位相がずらされたデジタルデータから所定範囲のデジタルデータが抽出され、この抽出されたデジタルデータの最大値、最小値、ダイナミックレンジが検出される。そして、抽出されたデジタルデータから最小値が減算されて最小値除去データが生成され、この最小値除去データがダイナミックレンジに応じて決定される量子化ステップにより量子化される。
【００２１】
このＡＤＲＣの符号化では、デジタルデータの位相がずらされることで、デジタルデータを抽出するための所定範囲（ＡＤＲＣブロック）の位置が、上述の入力アナログデータ（入力デジタルデータ）を取得する際に使用された符号化デジタルデータを得る際の所定範囲の位置からずれたものとなる。そのため、符号化後のデジタルデータを記録媒体に記録する場合には、良好な質を維持できなくなる。
【００２２】
このように、位相がずらされたデジタルデータを符号化する構成とすることで、コピー前のデータによる出力の質を落とすことなく、良好な質を維持したままでのコピーを不可能とすることができる。
【００２３】
この発明に係るデータ符号化装置は、デジタルデータが入力される入力手段と、この入力手段に入力されるデジタルデータを符号化する第１の符号化手段と、この第１の符号化手段で符号化されたデジタルデータをさらに符号化する第２の符号化手段と、この第２の符号化手段で符号化されたデジタルデータをさらに符号化する第３の符号化手段とを備え、第１の符号化手段、第２の符号化手段および第３の符号化手段の出力データは、入力手段に入力されるデジタルデータの位相がずれることによって劣化するものである。例えば、第１の符号化手段は、デジタルデータに対してサブサンプリングによる符号化を行い、第２の符号化手段はＡＤＲＣの符号化を行う。その場合、例えば第３の符号化手段は変換符号化を行う。
【００２４】
また、この発明に係るデータ符号化装置は、デジタルデータが入力される入力手段と、この入力手段に入力されるデジタルデータに対してサブサンプリングによる符号化を行う第１の符号化手段と、この第１の符号化手段で符号化されたデジタルデータに対して変換符号化を行う第２の符号化手段とを備えるものである。
【００２５】
また、この発明に係るデータ符号化装置は、デジタルデータが入力される入力手段と、この入力手段に入力されるデジタルデータに対してサブサンプリングによる符号化を行う第１の符号化手段と、この第１の符号化手段で符号化されたデジタルデータに対してＡＤＲＣの符号化を行う第２の符号化手段とを備えるものである。
【００２６】
例えば、デジタルデータが画像データである場合、第１の符号化手段は、ラインオフセットサブサンプリングを行うと共に、連続する２ライン毎にこの２ラインに対応したデジタルデータを構成する画素データを交互に配置して新たなデジタルデータを作成する。この場合、この新たなデジタルデータに対して、第２の符号化手段は、変換符号化、あるいはＡＤＲＣの符号化を行う。
【００２７】
この発明においては、各符号化手段における劣化によって、符号化後のデジタルデータを記録媒体に記録する場合には、良好な質を維持できなくなる。この場合、良好な質を維持できなくなるという効果は、単一の符号化手段を用いる場合と比べて大きなものとなる。
【００２８】
この発明に係るデータ出力装置は、符号化されたデジタルデータを出力するデータ出力手段と、このデータ出力手段から出力されるデジタルデータを復号化する復号化手段と、この復号化手段で得られるデジタルデータに対応した同期情報に基づいて同期信号を発生する同期信号発生手段と、この同期信号発生手段で発生された同期信号および復号化手段で得られるデジタルデータの位相を相対的にずらす位相ずらし手段と、この位相ずらし手段で相対的に位相がずらされた同期信号およびデジタルデータを合成する合成手段とを備えるものである。
【００２９】
また、この発明に係るデータ出力方法は、符号化されたデジタルデータを出力するデータ出力工程と、この出力されたデジタルデータを復号化する復号化工程と、復号化されて得られたデジタルデータに対応した同期情報に基づいて同期信号を発生する同期信号発生工程と、この発生された同期信号および復号化されて得られたデジタルデータ位相を相対的にずらす位相ずらし工程と、この位相が相対的にずらされた同期信号およびデジタルデータを合成する合成工程とを備えるものである。
【００３０】
この発明においては、符号化されたデジタルデータが、例えば記録媒体から再生されて出力される。また例えば、この符号化されたデジタルデータは、放送信号が処理されて出力される。この場合、この符号化されたデジタルデータは復号化される。符号化されたデジタルデータは、例えば、サブサンプリングによる符号化、変換符号化、あるいはＡＤＲＣの符号化等を行うことで得られたものである。
【００３１】
復号化して得られたデジタルデータに対応した同期情報に基づいて同期信号が発生される。そして、この同期信号と復号化して得られたデジタルデータとの位相が相対的にずらされた後に、これら同期信号およびデジタルデータが合成される。このように合成されて得られるデジタルデータは、例えばアナログデータに変換される。位相のずらしは、例えば同期信号またはデジタルデータの位相をずらすことで行うことができる。ここで、位相のずらし幅は、固定、あるいはランダムとされる。
【００３２】
このように同期信号と復号化して得られたデジタルデータとの位相が相対的にずらされる。そのため、同期信号に基づいてデジタルデータを処理して再び符号化を行う場合には、大きな劣化が発生する。なお、このように同期信号とデジタルデータとの位相を相対的にずらしたことによって、このデジタルデータによる出力の質は低下しない。
【００３３】
例えば符号化がサブサンプリングによる符号化である場合、同期信号とデジタルデータの位相が相対的にずらされることで、サブサンプリングで得られるデータが、上述の復号化前の符号化デジタルデータとは異なる位相のものとなる。そのため、符号化後のデジタルデータを記録媒体に記録する場合には、良好な質を維持できない。
【００３４】
また例えば、符号化がＤＣＴ等の直交変換を用いた変換符号化である場合には、同期信号とデジタルデータの位相が相対的にずらされることで、直交変換をする際のブロック（ＤＣＴブロック）の位置が、上述の復号化前の符号化デジタルデータを得る際のブロックの位置からずれたものとなる。そのため、符号化後のデジタルデータを記録媒体に記録する場合には、良好な質を維持できない。
【００３５】
また例えば、符号化がＡＤＲＣの符号化である場合には、同期信号とデジタルデータとの位相が相対的にずらされることで、デジタルデータを抽出するための所定範囲（ＡＤＲＣブロック）の位置が、上述の復号化前の符号化デジタルデータを得る際の所定範囲の位置からずれたものとなる。そのため、符号化後のデジタルデータを記録媒体に記録する場合には、良好な質を維持できなくなる。
【００３６】
このように、出力すべきデジタルデータと同期信号の位相を相対的にずらす構成とすることで、コピー前のデータによる出力の質を落とすことなく、良好な質を維持したままでのコピーを不可能とすることができる。
【００３７】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての画像表示システム１００の構成を示している。
この画像表示システム１００は、アナログの画像データＶan1を出力する再生機１１０と、この再生機１１０から出力される画像データＶan1による画像を表示するディスプレイ１２０とを有している。
【００３８】
再生機１１０では、図示しない光ディスク等の記録媒体から再生された符号化された画像データを復号化部１１１で復号化し、さらに復号化されて得られたデジタルの画像データをＤ／Ａ変換器１１２でアナログデータに変換することで、アナログの画像データＶan1が得られる。なお、ディスプレイ１２０は、例えばＣＲＴディスプレイ、ＬＣＤ等である。
【００３９】
また、この画像表示システム１００は、アナログの画像データＶan1を利用して、再び符号化処理を行い、符号化された画像データを光ディスク等の記録媒体に記録する符号化装置１３０を有している。
【００４０】
この符号化装置１３０は、再生機１１０より出力されるアナログの画像データＶan1から垂直同期信号ＶＤおよび水平同期信号ＨＤを分離する同期分離回路１３１と、この同期分離回路１３１で分離された同期信号ＶＤ，ＨＤを遅延する遅延回路１３２と、この遅延回路１３２で遅延された同期信号ＶＤ，ＨＤに基づいて、有効画面の範囲でサンプリングクロックＣＬＫを発生するクロック発生回路１３３とを有している。
【００４１】
ここで、遅延回路１３２では、同期信号ＶＤ，ＨＤが、それぞれ固定時間あるいはランダムな時間だけ遅延される。ランダムな時間は、例えば乱数発生器を持っており、電源オン時に発生される乱数に基づいて決定でき、あるいはメモリに所定種類の時間を用意しており、電源オン毎に順次選択して得ることができる。
【００４２】
また、符号化装置１３０は、再生機１１０より出力されるアナログの画像データＶan1をデジタルデータに変換するＡ／Ｄ変換器１３４を有している。このＡ／Ｄ変換器１３４には、上述したクロック発生回路１３３で発生されるサンプリングクロックＣＬＫが供給される。
【００４３】
上述したように、同期分離回路１３１で分離された同期信号ＶＤ，ＨＤは遅延回路１３２を介してクロック発生回路１３３に供給されるものであり、このサンプリングクロックＣＬＫの位相は、同期信号ＶＤ，ＨＤを直接クロック発生回路１３３に供給する場合と比べて、垂直方向および水平方向にずれたものとなる。
【００４４】
このようにサンプリングクロックＣＬＫの位相がずれることで、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1の位相も垂直方向および水平方向にずれたものとなる。この場合、Ａ／Ｄ変換器１３４は、位相ずらし手段を含むものである。
【００４５】
図２の「●」で示す位置は、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1を構成する各画素データの画素位置の一例を示している。「○」で示す位置は、位相をずらしていない場合の画素位置を示している。この場合、水平方向にはφhだけ位相がずれており、垂直方向にはφvだけ位相がずれている。φhは水平方向のずらし幅であり、φvは垂直方向のずらし幅である。
【００４６】
なお、図２に示す例では、水平方向および垂直方向の双方に位相をずらしたものであるが、水平方向または垂直方向の一方に位相をずらすこともできる。また、図２に示す例から明らかなように、水平方向への位相のずらし幅は画素間隔より小さな精度で設定できるが、垂直方向へのずらし幅は画素間隔の整数倍にしか設定できない。上述したように同期信号ＶＤ，ＨＤの遅延時間をランダムな時間とすると、ずらし幅φh，φvが遅延時間の変化と共に変化することになる。
【００４７】
図１に戻って、また符号化装置１３０は、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1を符号化する符号化部１３５を有している。この符号化部１３５では、上述した再生機１１０で光ディスク等の記録媒体から再生されて得られる符号化された画像データと同様の符号化が行われる。また、この符号化は、上述したように画像データＶdg1の位相がずれることで、当該符号化により大きな劣化が発生するものである。符号化部１３５の具体構成については後述する。
【００４８】
また、符号化装置１３０は、符号化部１３５より出力される符号化された画像データＶcdを光ディスク等の記録媒体に記録する記録部１３６を有している。この場合、記録部１３６では、アナログの画像データＶan1に基づくコピーが行われることとなる。
【００４９】
また、符号化装置１３０は、符号化部１３５より出力される符号化された画像データＶcdを復号化する復号化部１３７と、この復号化部１３７で復号化されて得られたデジタルの画像データＶdg2をアナログデータに変換するＤ／Ａ変換器１３８と、このＤ／Ａ変換器１３８より出力されるアナログの画像データＶan2による画像を表示するディスプレイ１３９とを有している。ディスプレイ１３９は、例えばＣＲＴディスプレイ、ＬＣＤ等である。
【００５０】
次に、符号化装置１３０の動作を説明する。
再生機１１０より出力されるアナログの画像データＶan1は同期分離回路１３１に供給される。この同期分離回路１３１では、画像データＶan1から垂直同期信号ＶＤおよび水平同期信号ＨＤが分離される。このように分離された同期信号ＶＤ，ＨＤは遅延回路１３２で遅延された後にクロック発生回路１３３に供給される。
【００５１】
クロック発生回路１３３では、遅延された同期信号ＶＤ，ＨＤに基づいて、有効画面の範囲でサンプリングクロックＣＬＫが発生される。このサンプリングクロックＣＬＫは、同期分離回路１３１で分離される同期信号ＶＤ，ＨＤそのものに基づいて発生する場合と比べて、垂直方向および水平方向に位相がずれたものとなる。
【００５２】
また、再生機１１０より出力されるアナログの画像データＶan1はＡ／Ｄ変換器１３４に供給される。このＡ／Ｄ変換器１３４には、上述したクロック発生回路１３３で発生されるサンプリングクロックＣＬＫが供給される。このＡ／Ｄ変換器１３４では、アナログの画像データＶan1が、サンプリングクロックＣＬＫでサンプリングされて、デジタルデータに変換される。
【００５３】
この場合、サンプリングクロックＣＬＫの位相が上述したように垂直方向および水平方向にずれたものとなっていることから、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1の位相も垂直方向および水平方向にずれたものとなる（図２参照）。
【００５４】
このＡ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1は符号化部１３５に供給される。この符号化部１３５では、画像データＶdg1が符号化されて、符号化された画像データＶcdが得られる。この場合、上述したように画像データＶdg1の位相がずれているため、この符号化部１３４における符号化により大きな劣化が発生する。
【００５５】
この符号化部１３５より出力される符号化された画像データＶcdは記録部１３６に供給される。記録部１３６では、この画像データＶcdが光ディスク等の記録媒体に記録され、アナログの画像データＶan1に基づくコピーが行われる。このように記録媒体に記録される画像データＶcdは劣化したものとなっているので、この記録媒体に記録された画像データＶcdを再生して得られる画像の画質は、再生機１１０より出力されるアナログの画像信号Ｖanによる画像に比べて大幅に劣化したものとなる。したがって、この符号化装置１３０では、良好な画質を維持したままでのコピーは不可能となる。
【００５６】
また、符号化部１３５より出力される符号化された画像データＶcdは復号化部１３７に供給されて復号化される。この復号化部１３７で復号化されて得られたデジタルの画像データＶdg2はＤ／Ａ変換器１３８でアナログの画像データＶan2に変換される。そして、Ｄ／Ａ変換器１３８より出力されるアナログの画像データＶan2がディスプレイ１３９に供給される。ディスプレイ１３９には、画像データＶan2による画像が表示される。
【００５７】
この場合、ディスプレイ１３９は、符号化された画像データＶcdによる画像をユーザがモニタするためのものである。上述したように、画像データＶcdは劣化したものとなっているので、ディスプレイ１３９に表示される画像の画質は、再生機１１０より出力されるアナログの画像信号Ｖan1による画像（ディスプレイ１２０に表示される）に比べて大幅に劣化したものとなる。
【００５８】
上述した符号化装置１３０であっても、再生機１１０より出力されるアナログの画像データＶan1の代わりに、符号化部１３５で行われるような符号化およびその復号化を経ていないアナログの画像データが供給される場合には、符号化部１３４における符号化では、上述したように画像データＶdg1の位相がずらされたことに起因する劣化はない。
【００５９】
また、図１に示す画像表示システム１００の場合、符号化装置１３０で良好な画質を維持したままでのコピーを不可能とするために、再生機１１０より出力されるアナログの画像データＶan1に何等加工するものではなく、このアナログの画像データＶan1による画像の画質を落とすことはない。
【００６０】
次に、符号化部１３５の具体構成を説明する。
図３は、符号化部１３５の構成例を示している。この場合、符号化部１３５では、サブサンプリングによる符号化（データ圧縮符号化）が行われる。
【００６１】
この符号化部１３５は、デジタルの画像データＶdg1を入力する入力端子１４１と、この入力端子１４１に入力された画像データＶdg1の帯域を制限するローパスフィルタ（ＬＰＦ）１４２とを有している。ローパスフィルタ１４２は、後段で行われるサブサンプリングによる折り返し歪みの発生を防止するために設けられる。
【００６２】
また、符号化部１３５は、ローパスフィルタ１４２で帯域が制限された画像データＶdg1に対してサブサンプリングによる符号化を行うサブサンプリング回路１４３と、このサブサンプリング回路１４３より出力される符号化された画像データＶcdを出力する出力端子１４４とを有している。サブサンプリング回路１４３では、例えば連続する２ラインでサンプリングされる画素データの位置が互い違いとなる、ラインオフセットサブサンプリングが行われる。
【００６３】
図３に示す符号化部１３５においては、入力端子１４１に入力されたデジタルの画像データＶdg1がローパスフィルタ１４２で帯域制限された後にサブサンプリング回路１４３に供給される。サブサンプリング回路１４３では、画像データＶdg1に対して例えばラインオフセットサブサンプリングが行われて、符号化された画像データＶcdが得られる。この場合、データは１／２に圧縮される。そして、サブサンプリング回路１４３より出力される符号化された画像データＶcdは出力端子１４４に出力される。
【００６４】
図４は、符号化部１３５が、図３に示すように構成される場合における、復号化部１３７の構成を示している。なおこの場合、再生機１１０の復号化部１１１も同様の構成となる。
【００６５】
この復号化部１３７は、符号化された画像データＶcdを入力する入力端子１４５と、この入力端子１４５に入力された画像データＶcdに対して補間処理をする補間回路１４６と、この補間回路１４６より出力される復号化された画像データＶdg2を出力する出力端子１４７とを有している。補間回路１４６では、サブサンプリングにより欠けた画素データが、周囲に位置する画素データを用いて補間される。
【００６６】
図４に示す復号化部１３７においては、入力端子１４５に入力された、符号化された画像データＶcdが補間回路１３７に供給される。この補間回路１３７では、サブサンプリングにより欠けた画素データが、周囲に位置する画素データを用いて補間される。例えば、上述したようにラインオフセットサブサンプリングが行われている場合、このサブサンプリングにより欠けた画素データは、上下左右に位置する４つの画素データを用いて補間される。そして、補間回路１４６より出力される復号化された画像データＶdg2は出力端子１４７に出力される。
【００６７】
次に、このように符号化部１３５でサブサンプリングによる符号化が行われる場合における、当該符号化による劣化について、図５を用いて説明する。
まず、再生機１１０で再生される光ディスク等の記録媒体に記録される、符号化された画像データにＶcd0について説明する。この画像データＶcd0は、図５Ａに示す符号化前のデジタルの画像データＶdg0に対してサブサンプリングが行われることで得られる。図５Ａの「○」は画像データＶdg0を構成する画素データの一部を示している。図５Ｂは、画像データＶcd0を示しており、「○」はサブサンプリングされた画素データ、「×」はサブサンプリングにより欠けた画素データの位置を示している。
【００６８】
図５Ｂに示す符号化された画像データＶcd0に対して復号化部１１１で復号化処理が行われ、この復号化部１１１からは図５Ｃに示すデジタルの画像データＶdg0′が得られる。図５Ｃの「○」はサブサンプリングされていた画素データ、「△」はサブサンプリングにより欠け、復号化部１１１で周囲の画素データを用いて補間された画素データである。
【００６９】
再生機１１０からは、図５Ｃに示す復号化されたデジタルの画像データＶdg0′がＤ／Ａ変換器１１２でアナログデータに変換されて得られたアナログの画像データＶan１が出力される。この画像データＶan1による画像は、サブサンプリングのために帯域を制限していること、およびサブサンプリングにより欠けた画素データを周囲に位置する画素データから補間していることから、図５Ａに示す画像データＶdg0による画像に比べて、画質が多少劣化したものとなる。
【００７０】
このアナログの画像データＶan1が符号化装置１３０のＡ／Ｄ変換器１３４でデジタルデータに変換されてデジタルの画像データＶdg1が得られる。図５Ｄは、サンプリングクロックＣＬＫの位相が、水平方向に１画素間隔分だけずれた場合の画像データＶdg１を示している。「○」、「△」は、それぞれ図５Ｃに示す画像データＶdg0′の「○」、「△」に対応している。
【００７１】
図５Ｄに示す画像データＶdg1に対して符号化部１３５でサブサンプリングによる符号化が行われて画像データＶcdが得られる。図５Ｄは、画像データＶcdを示しており、「△」はサブサンプリングされた画素データ、「×」はサブサンプリングにより欠けた画素データの位置を示している。
【００７２】
このように、画像データＶcdには、図５Ａに示す画像データＶdg0を構成する画素データ（「○」で示す）は全く存在しなくなる。つまり、符号化により大幅な劣化が発生する。図５Ｆは、この画像データＶcdを復号化して得られた画像データＶdg2を示しており、「△」はサブサンプリングされていた画素データ、「□」はサブサンプリングにより欠け、周囲の画素データを用いて補間された画素データである。
【００７３】
なお、図５の説明では、サンプリングクロックＣＬＫの位相が、水平方向に１画素間隔分だけずれた場合について説明したが、この位相のずらし幅が１画素間隔でない場合（２画素間隔の整数倍は含まない）であっても、画像データＶcdには、画像データＶdg0を構成する画素データは全く存在しなくなり、符号化により大幅な劣化が発生することとなる。
【００７４】
図６は、符号化部１３５の他の構成例を示している。この場合、符号化部１３５では、変換符号化が行われる。変換符号化は、離散コサイン変換（ＤＣＴ：Discrete Cosine Transform)などの直交変換を用いて、画像データを空間周波数領域に変換する符号化である。この場合、隣接画素との相関を利用して低域周波数領域に変換係数を偏らせることで、データ圧縮が行われる。この図６に示す符号化部１３５は、直交変換としてＤＣＴを用いたものである。
【００７５】
この符号化部１３５は、デジタルの画像データＶdg1を入力する入力端子１５１と、この入力端子１５１に入力された画像データＶdg1をブロック（ＤＣＴブロック）に分割するブロック化回路１５２とを有している。ブロック化回路１５２では、有効画面の画像データＶdg1が、例えば（８×８）画素等の大きさのブロックに分割される。
【００７６】
また、符号化部１３５は、ブロック化回路１５２でブロック化された画像データに対し、ブロック毎に、直交変換としてのＤＣＴを行って、係数データを算出するＤＣＴ回路１５３と、このＤＣＴ回路１５３からの各ブロックの係数データを、量子化テーブルを用いて量子化する量子化回路１５４を有している。
【００７７】
また、符号化部１３５は、量子化回路１５４で量子化された各ブロックの係数データに対してエントロピー符号化、例えばハフマン符号化を行って符号化された画像データＶcdを得るエントロピー符号化回路１５５と、このエントロピー符号化回路１５５より出力される画像データＶcdを出力する出力端子１５６とを有している。
【００７８】
図６に示す符号化部１３５の動作を説明する。入力端子１５１には、デジタルの画像データＶdg1が入力される。この画像データＶdg1はブロック化回路１５２に供給される。このブロック化回路１５２では、有効画面の画像データＶdg1が、例えば（８×８）画素等の大きさのブロックに分割される。
【００７９】
ブロック化回路１５２でブロック化された画像データはＤＣＴ回路１５３に供給される。このＤＣＴ回路１５３では、ブロック化された画像データに対し、ブロック毎に、ＤＣＴが行われて、係数データが算出される。この係数データは量子化回路１５４に供給される。
【００８０】
量子化回路１５４では、各ブロックの係数データが、量子化テーブルを用いて量子化され、各ブロックの量子化された係数データが順次得られる。この各ブロックの量子化された係数データはエントロピー符号化回路１５５に供給される。この符号化回路１５５では、量子化された各ブロックの係数データに対して、例えばハフマン符号化が行われる。これにより、符号化回路１５５からは符号化された画像データＶcdが得られ、この画像データＶcdは出力端子１５６に出力される。
【００８１】
図７は、符号化部１３５が、図６に示すように構成される場合における、復号化部１３７の構成を示している。なおこの場合、再生機１１０の復号化部１１１も同様の構成となる。
【００８２】
この復号化部１３７は、符号化された画像データＶcdを入力する入力端子１６１と、この入力端子１６１に入力された画像データＶcd（エントロピー符号化データ、例えばハフマン符号化データである）を復号化するエントロピー復号化回路１６２とを有している。
【００８３】
また、復号化部１３７は、復号化回路１６２から出力される各ブロックの量子化された係数データに対して逆量子化を行って係数データを得る逆量子化回路１６３と、この逆量子化回路１６３で逆量子化されて得られた各ブロックの係数データに対し、ブロック毎に、逆ＤＣＴを行って画像データを得る逆ＤＣＴ回路１６４とを有している。
【００８４】
また、復号化部１３７は、逆ＤＣＴ回路１６４より得られる各ブロックの画像データをブロック化前の位置に戻し、復号化された画像データＶdg2を得るブロック分解回路１６５と、このブロック分解回路１６５より出力される画像データＶdg2を出力する出力端子１６６とを有している。ブロック分解回路１６５では、データの順序がラスター走査の順序に戻される。
【００８５】
図７に示す復号化部１３７の動作を説明する。符号化された画像データＶcdは入力端子１６１に入力される。この画像データＶcdはエントロピー復号化回路１６２に供給される。この画像データＶcdは、エントロピー符号化データ、例えばハフマン符号化データである。復号化回路１６２では、画像データＶcdの復号化が行われ、各ブロックの量子化された係数データが得られる。
【００８６】
この各ブロックの量子化された係数データは逆量子化回路１６３に供給される。逆量子化回路１６３では、各ブロックの量子化された係数データに対して逆量子化が行われ、各ブロックの係数データが得られる。この各ブロックの係数データは逆ＤＣＴ回路１６４に供給される。逆ＤＣＴ回路１６４では、各ブロックの係数データに対し、ブロック毎に逆ＤＣＴが行われて、各ブロックの画像データが得られる。
【００８７】
このように逆ＤＣＴ回路１６４で得られる各ブロックの画像データはブロック分解回路１６５に供給される。このブロック分解回路１６５では、データの順序がラスター走査の順序に戻される。これにより、ブロック分解回路１６５からは復号化された画像データＶdg2が得られ、この画像データＶdg2は出力端子１６６に出力される。
【００８８】
次に、このように符号化部１３５で変換符号化が行われる場合における、当該符号化による劣化について説明する。
ここで、再生機１１０で再生される光ディスク等の記録媒体に記録される、符号化された画像データＶcd0は、有効画面の画像データが、図８の実線で示すブロック位置でブロック化されて符号化されたものであるとする。
【００８９】
再生機１１０では、この画像データＶcd0に対して復号化部１１１で復号化処理が行われ、復号化されたデジタルの画像データＶdg0′が得られる。そして、再生機１１０からは、この画像データＶdg0′がＤ／Ａ変換器１１２でアナログデータに変換されて得られたアナログの画像データＶan１が出力される。この画像データＶan1による画像は、量子化処理、逆量子化処理を経たものであるため、符号化前の画像データによる画像に比べて、画質が多少劣化したものとなる。
【００９０】
このアナログの画像データＶan1が符号化装置１３０のＡ／Ｄ変換器１３４でデジタルデータに変換されてデジタルの画像データＶdg1が得られる。そして、この画像データＶdg1が符号化部１３５に供給されて符号化されて、符号化された画像データＶcdが得られる。
【００９１】
この場合、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1の位相がずらされていない場合、符号化部１３５では、有効画面の画像データが、上述したように図８の実線で示すブロック位置でブロック化されて符号化されたものとなる。したがってこの場合には、符号化部１３５における符号化で失う情報量は少なく、符号化部１３５における符号化による劣化は少ない。
【００９２】
しかし、本実施の形態においては、上述したように、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1の位相がずらされているので、符号化部１３５では、有効画面の画像データが、例えば図８の破線で示すブロック位置でブロック化されて符号化されたものとなる。したがってこの場合、符号化部１３５における符号化で失う情報量は多く、符号化により大幅な劣化が発生する。
【００９３】
図９は、符号化部１３５の他の構成例を示している。この場合、符号化部１３５では、サブサンプリングによる符号化が行われ、さらに直交変換としてＤＣＴを用いた変換符号化が行われる。この図９において、図３および図６と対応する部分には同一符号を付し、その詳細説明は省略する。
【００９４】
この符号化部１３５では、図３に示す符号化部１３５と同様に、ローパスフィルタ１４２およびサブサンプリング回路１４３で、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg１に対して、サブサンプリングによる符号化が行われる。
【００９５】
さらに、サブサンプリング回路１４３より出力される符号化された画像データＶcd′に対して、図６に示す符号化部１３５と同様に、ブロック化回路１５２、ＤＣＴ回路１５３、量子化回路１５４およびエントロピー符号化回路１５５で変換符号化が行われ、符号化された画像データＶcdが得られる。
【００９６】
図１０は、サブサンプリングとＤＣＴブロックとの関係を示している。図１０Ａは、画像データＶdg1を構成する画素データの一部（８×８＝６４画素）を示している。「○」は画素データを示している。図１０Ｂは、サブサンプリング後の画像データを示しており、「○」はサブサンプリングされた画素データ、「×」はサブサンプリングにより欠けた画素データの位置を示している。サブサンプリング回路１４３では、連続する２ライン毎に、この２ラインに対応した画像データを構成する、サブサンプリングされた画素データを交互に配置して、新たな画像データを作成する。
【００９７】
図１０Ｃは、サブサンプリング回路１４３から出力される画像データＶcd′を示している。この画像データＶcd′は、画像データＶdg1と比較して、ライン数は１／２となる。ブロック化回路１５２では、上述したように画像データＶcd′のライン数が１／２となることから、例えば（８×４）画素の大きさのブロックに分割される。
【００９８】
図１１は、符号化部１３５が、図９に示すように構成される場合における、復号化部１３７の構成を示している。なおこの場合、再生機１１０の復号化部１１１も同様の構成となる。この図１１において、図７および図４と対応する部分には、同一符号を付し、その詳細説明は省略する。
【００９９】
この復号化部１３７では、図７に示す復号化部１３７と同様に、エントロピー復号化回路１６２、逆量子化回路１６３、逆ＤＣＴ回路１６４およびブロック分解回路１６５で、符号化された画像データＶcdに対して、変換符号化に対応する復号化が行われる。
【０１００】
さらに、ブロック分解回路１６５より出力される画像データＶcd″に対して、図４に示す復号化部１３７と同様に、補間回路１４６で、サブサンプリングによる符号化に対応する復号化が行われ、復号化された画像データＶdg2が得られる。
【０１０１】
このように符号化部１３５でサブサンプリングによる符号化および変換符号化が直列的に行われる場合、符号化部１３５では、双方の符号化による劣化の相乗効果により、図３、図６に示す符号化部１３５における劣化よりも大きな劣化が発生する。
【０１０２】
図１２は、符号化部１３５の他の構成例を示している。この場合、符号化部１３５では、ＡＤＲＣ(Adaptive Dynamic Range Coding)が行われる。このＡＤＲＣは、時空間の相関を利用しながら、画像データのレベル方向の冗長度だけを取り除き、コンシールができるように時空間の冗長度は残すようにした符号化方式である。
【０１０３】
この符号化部１３５は、デジタルの画像データＶdg1を入力する入力端子１７１と、この入力端子１７１に入力された画像データＶdg1をブロック（ＡＤＲＣブロック）に分割するブロック化回路１７２とを有している。ブロック化回路１７２では、有効画面の画像データＶdg1が、例えば（４×４）画素等の大きさのブロックに分割される。このブロック化回路１７２は、デジタルの画像データＶdg1から所定範囲の画像データを抽出する抽出手段を構成している。
【０１０４】
また、符号化部１３５は、ブロック化回路１７２より出力される各ブロックの画像データ（４×４個の画素データからなる）の最大値ＭＡＸを検出する最大値検出回路１７３と、各ブロックの画像データから最小値ＭＩＮを検出する最小値検出回路１７４とを有している。
【０１０５】
また、符号化部１３５は、最大値検出回路１７３で検出される最大値ＭＡＸから最小値検出回路１７４で検出される最小値ＭＩＮを減算して、ダイナミックレンジＤＲを得る減算器１７５と、ブロック化回路１７２より出力される各ブロックの画像データから、最小値検出回路１７４で検出される、対応するブロックの最小値ＭＩＮを減算して、最小値除去データＰＤＩを得る減算器１７７とを有している。なお、各ブロックの画像データは、時間調整用の遅延回路１７６を介して減算器１７７に供給される。
【０１０６】
また、符号化部１３５は、減算器１７７で得られる最小値除去データＰＤＩを、ダイナミックレンジＤＲに応じて決定される量子化ステップにより量子化する量子化回路１７８を有している。この場合、量子化ビット数を、固定とするか、あるいはダイナミックレンジＤＲに応じて変化させる。ダイナミックレンジＤＲに応じて変化させる場合、ダイナミックレンジＤＲが大きいほど量子化ビット数が大きくされる。
【０１０７】
例えば、画像データの値が０〜２５５を取り得る場合、０≦ＤＲ≦４のとき量子化ビット数は０とされ、５≦ＤＲ≦１３のとき量子化ビット数は１とされ、１４≦ＤＲ≦３５のとき量子化ビット数は２とされ、３６≦ＤＲ≦１０３のとき量子化ビット数は３とされ、１０４≦ＤＲ≦２５５のとき量子化ビット数は４とされる。
【０１０８】
量子化回路１７８では、量子化ビット数をｎとすると、最大値ＭＡＸと最小値ＭＩＮとの間のダイナミックレンジＤＲが２n等分されたレベル範囲が設定され、最小値除去データＰＤＩがどのレベル範囲に属するかによって、ｎビットのコード信号が割り当てられる。図１３は、量子化ビット数が２の場合を示しており、最大値ＭＡＸと最小値ＭＩＮとの間のダイナミックレンジＤＲが４等分されたレベル範囲が設定され、最小値除去データＰＤＩがどのレベル範囲に属するかによって、２ビットのコード信号（00)〜(11)が割り当てられる。図１３において、ｔｈ１〜ｔｈ３はレベル範囲の境界を示す閾値である。
【０１０９】
また、符号化部１３５は、ブロック毎に、量子化回路１７８で得られたコード信号ＤＴ、減算器１７５で求められたダイナミックレンジＤＲおよび最小値検出回路１７４で検出された最小値ＭＩＮを合成してブロックデータを生成するデータ合成回路１８１と、このデータ合成回路１８１で生成された各ブロックのブロックデータを、符号化された画像データＶcdとして順次出力する出力端子１８２とを有している。なお、ダイナミックレンジＤＲおよび最小値ＭＩＮは、それぞれ時間調整用の遅延回路１７９，１８０を介して、データ合成回路１８１に供給される。
【０１１０】
図１２に示す符号化部１３５の動作を説明する。入力端子１７１には、デジタルの画像データＶdg1が入力される。この画像データＶdg1はブロック化回路１７２に供給される。このブロック化回路１７２では、有効画面の画像データＶdg1が、例えば（４×４）画素等の大きさのブロックに分割される。
【０１１１】
ブロック化回路１７２でブロック化された画像データは、最大値検出回路１７３および最小値検出回路１７４に供給される。最大値検出回路１７３では、ブロック毎に、画像データの最大値ＭＡＸが検出される。最小値検出回路１７４では、ブロック毎に、画像データの最小値ＭＩＮが検出される。
【０１１２】
最大値検出回路１７３で検出される最大値ＭＡＸおよび最小値検出回路１７４で検出される最小値ＭＩＮは減算器１７５に供給される、この減算器１７５では、ダイナミックレンジＤＲ＝ＭＡＸ−ＭＩＮが演算される。
【０１１３】
また、ブロック化回路１７２より出力される各ブロックの画像データは遅延回路１７６で時間調整された後に減算器１７７に供給される。この減算器１７７には、最小値検出回路１７４で検出される最小値ＭＩＮも供給される。この減算器１７７では、ブロック毎に、ブロックの画像データから当該ブロックの最小値ＭＩＮが減算されて最小値除去データＰＤＩが得られる。
【０１１４】
減算器１７７で得られる各ブロックの最小値除去データＰＤＩは量子化回路１７８に供給される。この量子化回路１７８には、減算器１７５で求められたダイナミックレンジＤＲが供給される。量子化回路１７８では、最小値除去データＰＤＩがダイナミックレンジＤＲに応じて決定される量子化ステップにより量子化される。
【０１１５】
量子化回路１７８で得られるコード信号ＤＴはデータ合成回路１８１に供給される。このデータ合成回路１８１には、減算器１７５で得られるダイナミックレンジＤＲが遅延回路１７９で時間調整されて供給されると共に、最小値検出回路１７４で検出される最小値ＭＩＮも遅延回路１８０で時間調整されて供給される。このデータ合成回路１８１では、ブロック毎に、最小値ＭＩＮ、ダイナミックレンジＤＲおよびブロック内の画素数分のコード信号ＤＴが合成されてブロックデータが生成される。そして、このデータ合成回路１８１で生成された各ブロックのブロックデータが、出力端子１８２に符号化された画像データＶcdとして順次出力される。
【０１１６】
図１４は、符号化部１３５が、図１２に示すように構成される場合における、復号化部１３７の構成を示している。なおこの場合、再生機１１０の復号化部１１１も同様の構成となる。
【０１１７】
この復号化部１３７は、符号化された画像データＶcdを入力する入力端子１８３と、この入力端子１８３に入力された画像データＶcd（ブロックデータ）を、ブロック毎に、最小値ＭＩＮ、ダイナミックレンジＤＲおよびコード信号ＤＴに分解するデータ分解回路１８４とを有している。
【０１１８】
また、復号化部１３７は、データ分解回路１８４より出力されるコード信号ＤＴをダイナミックレンジＤＲに基づいて逆量子化し、最小値除去データＰＤＩ′を得る逆量子化回路１８５を有している。この逆量子化回路１８５では、図１３に示すように、ダイナミックレンジＤＲが量子化ビット数により等分割され、各領域の中央値Ｌ０，Ｌ１，Ｌ２，Ｌ３が、各コード信号ＤＴの復号値（最小値除去データＰＤＩ′）として利用される。
【０１１９】
また、復号化部１３７は、逆量子化回路１８５で得られる各ブロックの最小値除去データＰＤＩ′に、最小値ＭＩＮを加算して画像データを得る加算器１８６と、この加算器１８６より得られる各ブロックの画像データをブロック化前の位置に戻し、復号化された画像データＶdg2を得るブロック分解回路１８７と、このブロック分解回路１８７より出力される画像データＶdg2を出力する出力端子１８８とを有している。ブロック分解回路１８７では、データの順序がラスター走査の順序に戻される。
【０１２０】
図１４に示す復号化部１３７の動作を説明する。符号化された画像データＶcdは入力端子１８３に入力される。この画像データＶcdはデータ分解回路１８４に供給され、ブロック毎に、最小値ＭＩＮ、ダイナミックレンジＤＲおよびコード信号ＤＴに分解される。
【０１２１】
データ分解回路１８４より出力される各ブロックのコード信号ＤＴは、逆量子化回路１８５に供給される。この逆量子化回路１８５には、データ分解回路１８４より出力されるダイナミックレンジＤＲも供給される。逆量子化回路１８５では、各ブロックのコード信号ＤＴが、対応したブロックのダイナミックレンジＤＲに基づいて逆量子化され、最小値除去データＰＤＩ′が得られる。
【０１２２】
逆量子化回路１８５で得られる各ブロックの最小値除去データＰＤＩ′は加算器１８６に供給される。この加算器１８６には、データ分解回路１８４より出力される最小値ＭＩＮも供給される。加算器１８６では、最小値除去データＰＤＩ′に最小値ＭＩＮが加算されて画像データが得られる。
【０１２３】
この加算器１８６で得られる各ブロックの画像データはブロック分解回路１８７に供給される。ブロック分解回路１８７では、データの順序がラスター走査の順序に戻される。これにより、ブロック分解回路１８７からは復号化された画像データＶdg2が得られ、この画像データＶdg2は出力端子１８８に出力される。
【０１２４】
次に、このように符号化部１３５でＡＤＲＣが行われる場合における、当該符号化による劣化について説明する。
ここで、再生機１１０で再生される光ディスク等の記録媒体に記録される、符号化された画像データＶcd0は、有効画面の画像データが、図１５の実線で示すブロック位置でブロック化されて符号化されたものであるとする。
【０１２５】
再生機１１０では、この画像データＶcd0に対して復号化部１１１で復号化処理が行われ、この復号化されたデジタルの画像データＶdg0′が得られる。そして、再生機１１０からは、この画像データＶdg0′がＤ／Ａ変換器１１２でアナログデータに変換されて得られたアナログの画像データＶan１が出力される。この画像データＶan1による画像は、量子化処理、逆量子化処理を経たものであるため、符号化前の画像データによる画像に比べて、画質が多少劣化したものとなる。
【０１２６】
このアナログの画像データＶan1が符号化装置１３０のＡ／Ｄ変換器１３４でデジタルデータに変換されてデジタルの画像データＶdg1が得られる。そして、この画像データＶdg1が符号化部１３５に供給されて符号化されて、符号化された画像データＶcdが得られる。
【０１２７】
この場合、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1の位相がずらされていない場合、符号化部１３５では、有効画面の画像データが、上述したように図１５の実線で示すブロック位置でブロック化されて符号化されたものとなる。したがってこの場合には、符号化部１３５における符号化で失う情報量は少なく、符号化部１３５における符号化による劣化は少ない。
【０１２８】
しかし、本実施の形態においては、上述したように、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg1の位相がずらされているので、符号化部１３５では、有効画面の画像データが、例えば図１５の破線で示すブロック位置でブロック化されて符号化されたものとなる。したがってこの場合、符号化部１３５における符号化で失う情報量は多く、符号化により大幅な劣化が発生する。
【０１２９】
図１６は、符号化部１３５の他の構成例を示している。この場合、符号化部１３５では、サブサンプリングによる符号化が行われ、さらにＡＤＲＣが行われる。この図１６において、図３および図１２と対応する部分には同一符号を付し、その詳細説明は省略する。
【０１３０】
この符号化部１３５では、図３に示す符号化部１３５と同様に、ローパスフィルタ１４２およびサブサンプリング回路１４３で、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg１に対して、サブサンプリングによる符号化が行われる。
【０１３１】
さらに、サブサンプリング回路１４３より出力される符号化された画像データＶcd′に対して、図１２に示す符号化部１３５と同様に、ブロック化回路１７２、最大値検出回路１７３、最小値検出回路１７４、減算器１７５，１７７、量子化回路１７８およびデータ合成回路１８１等でＡＤＲＣが行われ、符号化された画像データＶcdが得られる。
【０１３２】
図１７は、サブサンプリングとＡＤＲＣブロックとの関係を示している。図１７Ａは、画像データＶdg1を構成する画素データの一部（８×８＝６４画素）を示している。「○」は画素データを示している。図１７Ｂは、サブサンプリング後の画像データを示しており、「○」はサブサンプリングされた画素データ、「×」はサブサンプリングにより欠けた画素データの位置を示している。サブサンプリング回路１４３では、連続する２ライン毎に、この２ラインに対応した画像データを構成する、サブサンプリングされた画素データを交互に配置して、新たな画像データを作成する。
【０１３３】
図１７Ｃは、サブサンプリング回路１４３から出力される画像データＶcd′を示している。この画像データＶcd′は、画像データＶdg1と比較して、ライン数は１／２となる。ブロック化回路１７２では、上述したように画像データＶcd′のライン数が１／２となることから、図１７Ａに示す画像データＶdg1の８×８の画素データに対応して、４×４画素のブロックが２個得られる。
【０１３４】
図１８は、符号化部１３５が、図１６に示すように構成される場合における、復号化部１３７の構成を示している。なおこの場合、再生機１１０の復号化部１１１も同様の構成となる。この図において、図１４および図４と対応する部分には、同一符号を付し、その詳細説明は省略する。
【０１３５】
この復号化部１３７では、図１４に示す復号化部１３７と同様に、データ分解回路１８４、逆量子化回路１８５、加算器１８６およびブロック分解回路１８７で、符号化された画像データＶcdに対して、ＡＤＲＣに対応する復号化が行われる。
【０１３６】
さらに、ブロック分解回路１８７より出力される画像データＶcd″に対して、図４に示す復号化部１３７と同様に、補間回路１４６で、サブサンプリングによる符号化に対応する復号化が行われ、復号化された画像データＶdg2が得られる。
【０１３７】
このように符号化部１３５でサブサンプリングによる符号化およびＡＤＲＣが直列的に行われる場合、符号化部１３５では、双方の符号化による劣化の相乗効果により、図３、図１２に示す符号化部１３５における劣化よりも大きな劣化が発生する。
【０１３８】
図１９は、符号化部１３５のさらに他の構成例を示している。この場合、符号化部１３５では、サブサンプリングによる符号化、ＡＤＲＣ、さらに変換符号化が行われる。この図１９において、図３、図６および図１２と対応する部分には同一符号を付し、その詳細説明は省略する。
【０１３９】
この符号化部１３５では、図３に示す符号化部１３５と同様に、ローパスフィルタ１４２およびサブサンプリング回路１４３で、Ａ／Ｄ変換器１３４より出力されるデジタルの画像データＶdg１に対して、サブサンプリングによる符号化が行われる。
【０１４０】
また、サブサンプリング回路１４３より出力される符号化された画像データＶcd′に対して、図１２に示す符号化部１３５と同様に、ブロック化回路１７２、最大値検出回路１７３、最小値検出回路１７４、減算器１７５，１７７、量子化回路１７８およびデータ合成回路１８１等でＡＤＲＣが行われ、符号化された画像データＶcdが得られる。
【０１４１】
ただしこの場合、量子化回路１７８で得られる各ブロックのコード信号ＤＴに対して、図６に示す符号化部１３５と同様に、ＤＣＴ回路１５３、量子化回路１５４およびエントロピー符号化回路１５５で変換符号化が行われる。そして、このエントロピー符号化回路１５５より出力される符号化データＤＴ′が、コード信号ＤＴの代わりにデータ合成回路１８１に供給される。
【０１４２】
図２０は、符号化部１３５が、図１９に示すように構成される場合における、復号化部１３７の構成を示している。なおこの場合、再生機１１０の復号化部１１１も同様の構成となる。この図において、図１４、図７および図４と対応する部分には、同一符号を付し、その詳細説明は省略する。
【０１４３】
この復号化部１３７では、図１４に示す復号化部１３７と同様に、データ分解回路１８４、逆量子化回路１８５、加算器１８６およびブロック分解回路１８７で、符号化された画像データＶcdに対して、ＡＤＲＣに対応する復号化が行われる。
【０１４４】
ただしこの場合、データ分解回路１８４からはコード信号ＤＴの代わりに変換符号化された符号化データＤＴ′が出力される。そのため、この符号化データＤＴ′に対して、図７に示す復号化部１３７と同様に、エントロピー復号化回路１６２、逆量子化回路１６３および逆ＤＣＴ回路１６４で変換符号化に対応する復号化が行われてコード信号ＤＴ″が得られる。そして、このコード信号ＤＴ″に基づいて、逆量子化回路１８５で最小値除去データＰＤＩ′が得られる。
【０１４５】
さらに、ブロック分解回路１８７より出力される画像データＶcd″に対して、図４に示す復号化部１３７と同様に、補間回路１４６で、サブサンプリングによる符号化に対応する復号化が行われ、復号化された画像データＶdg2が得られる。
【０１４６】
このように符号化部１３５でサブサンプリングによる符号化、ＡＤＲＣおよび変換符号化が直列的に行われる場合、符号化部１３５では、これら符号化による劣化の相乗効果により、図３、図６、図１２に示す符号化部１３５における劣化よりも大きな劣化が発生する。
【０１４７】
なお、上述実施の形態における符号化装置１３０は、記録部１３６およびディスプレイ１３９の双方を備えるものであるが、これら記録部１３６およびディスプレイ１３９の双方またはいずれか一方が、符号化装置１３０に外付けされるものも考えられる。
【０１４８】
また、上述実施の形態における符号化装置１３０では、サンプリングクロックＣＬＫの位相をずらすことでＡ／Ｄ変換器１３４より出力される画像データＶdg1の位相をずらすものを示したが、サンプリングクロックＣＬＫの位相をずらす代わりに、Ａ／Ｄ変換器１３４に供給されるアナログの画像データＶan1を遅延回路で遅延させる等して、Ａ／Ｄ変換器１３４より出力される画像データＶdg1の位相をずらすようにしてもよい。要は、画像データとサンプリングクロックＣＬＫとの位相を相対的にずらすようにすればよい。
【０１４９】
また、上述実施の形態における符号化装置１３０では、アナログの画像データＶan1が入力され、この画像データＶan1がＡ／Ｄ変換器１３４でデジタルデータに変換されるものを示したが、デジタルの画像データが直接供給されるものも考えられる。その場合、図１の符号化装置１３０において、アナログの画像データＶan1の代わりに、例えば再生機の復号化部１１１より出力されるデジタルの画像データＶdg0′が供給され、またサンプリングクロック発生回路１３３、Ａ／Ｄ変換器１３４がない構成となる。
【０１５０】
この場合においても、符号化部１３５で、デジタルの画像データＶdg0′から分離され、遅延回路１３２で遅延された同期信号ＶＤ，ＨＤに基づいて、符号化処理を行うことで、デジタルの画像データＶdg0′の位相を実質的にずらすことができる。この場合、遅延回路１３２および符号化部１３５の一部が位相ずらし手段を構成することになる。
【０１５１】
この場合、例えば変換符号化、ＡＤＲＣにおけるブロック位置が、画像データＶdg0′を取得する際に使用された符号化デジタルデータを得る際のブロックの位置からずれたものとなり、符号化部１３５における符号化による劣化を大きくできる。
【０１５２】
次に、この発明の他の実施の形態について説明する。図２１は、他の実施の形態としての、画像表示システム１００Ａを示している。この図２１において、図１と対応する部分には同一符号を付し、その詳細説明は省略する。
【０１５３】
この画像表示システム１００Ａは、アナログの画像データＶan1′を出力する再生機１１０Ａと、この再生機１１０Ａから出力される画像データＶan1′による画像を表示するディスプレイ１２０とを有している。
【０１５４】
再生機１１０Ａについて説明する。この再生機１１０Ａは、光ディスク等の記録媒体を再生して符号化された画像データＶdg0を得る再生部１９１と、この再生部１９１より出力される画像データＶdg0を復号化する復号化部１９２とを有している。
【０１５５】
また、再生機１１０Ａは、復号化部１９２より出力される、この復号化部１９２より出力されるデジタルの画像データＶdg0′に対応した同期情報ＳＩに基づいて、垂直同期信号ＶＤおよび水平同期信号ＨＤを発生する同期信号発生部１９３と、この同期信号発生部で発生される同期信号ＶＤ，ＨＤを所定時間だけ遅延させる遅延回路１９４とを有している。
【０１５６】
この遅延回路１９４は、図１に示す符号化装置１３０における遅延回路１３２と同様のものである。つまり、この遅延回路１９４では、同期信号ＶＤ，ＨＤが、それぞれ固定時間あるいはランダムな時間だけ遅延される。ランダムな時間は、例えば乱数発生器を持っており、電源オン時に発生される乱数に基づいて決定でき、あるいはメモリに所定種類の時間を用意しており、電源オン毎に順次選択して得ることができる。
【０１５７】
また、再生機１１０Ａは、復号化部１９２より出力される画像データＶdg0′に遅延回路１９４で遅延された同期信号ＶＤ，ＨＤを合成する合成器１９５と、この合成器１９５より出力される画像データをアナログデータに変換して、アナログの画像データＶan1′を得るＤ／Ａ変換器１９６とを有している。
【０１５８】
なお、図１に示す再生機１１０は、上述せずも、実際には、この再生機１１０Ａと同様に構成されている。ただし、遅延回路１９４は存在せず、同期信号発生部１９３で発生される同期信号ＶＤ，ＨＤが直接合成器１９５に供給されて、画像データＶdg0′に合成される。
【０１５９】
この再生機１１０Ａの動作を説明する。再生部１９１では、光ディスク等の記録媒体を再生して符号化された画像データＶdg0が得られる。そして、この符号化された画像データＶdg0が復号化部１９２で復号化されて、デジタルの画像データＶdg0′が得られる。
【０１６０】
また、復号化部１９２からは、画像信号Ｖdg0′に対応した同期情報ＳＩが得られ、この同期情報ＳＩは同期信号発生部１９３に供給される。同期信号発生部１９３では、同期情報ＳＩに基づいて、垂直同期信号ＶＤおよび水平同期信号ＨＤが発生される。
【０１６１】
復号化部１９２で得られる画像データＶdg0′は合成器１９５に供給される。また、この合成器１９５には、同期信号発生部１９３で発生された同期信号ＶＤ，ＨＤが遅延回路１９４を介して供給される。合成器１９５では、画像データＶdg0′に同期信号ＶＤ，ＨＤが合成される。
【０１６２】
そして、この合成器１９５より出力される画像データはＤ／Ａ変換器１９６に供給される。このＤ／Ａ変換器１９６では、その画像データがアナログデータに変換され、アナログの画像データＶan1′が得られる。
【０１６３】
この再生機１１０Ａでは、遅延回路１９４で同期信号ＶＤ，ＨＤを遅延させていることで、画像データＶdg0′と同期信号ＶＤ，ＨＤとの位相が相対的にずらされる。なお、同期信号ＶＤ，ＨＤを遅延させる代わりに、画像データＶdg0′を遅延させる等して、画像データＶdg0′と同期信号ＶＤ，ＨＤとの位相を相対的にずらすようにしてもよい。すなわち、この再生機１１０Ａでは、画像データＶdg0′と同期信号ＶＤ，ＨＤとの位相を相対的にずらすことに意義があり、その手段は特に限定されない。
【０１６４】
なお、再生部１９１で再生された符号化された画像データＶdg0は、例えば図３、図６、図９、図１２、図１６、図１９に示すような符号化部１３５で符号化されて得られたものである。またその場合、復号化部１９２は、それぞれ図４、図７、図１１、図１４、図１８、図２０に示すように構成される。
【０１６５】
また、画像表示システム１００Ａは、再生機１１０Ａより出力されるアナログの画像データＶan1′を利用して、再び符号化処理を行い、符号化された画像データを光ディスク等の記録媒体に記録する符号化装置１３０Ａを有している。この符号化装置１３０Ａは、図１に示す符号化装置１３０において、遅延回路１３２が除かれたものである。その他の構成は、符号化装置１３０と同様とされている。なお、符号化部１３５は、再生機１１０Ａで得られる符号化された画像データＶdg0を得る符号化部と同様に構成される。また、復号化部１３７は、再生機１１０Ａの復号化部１９２と同様に構成されている。
【０１６６】
この図２１に示す画像表示システム１００Ａでは、再生機１１０Ａにおいて、画像データＶdg0′と同期信号ＶＤ，ＨＤとの位相が相対的にずらされて合成され、その後にアナログデータに変換された画像データＶan1′が得られる。このアナログの画像データＶan1′はディスプレイ１２０に供給され、ディスプレイ１２０には、この画像データＶdg1′による画像が表示される。この場合、画像データＶdg0′と同期信号ＶＤ，ＨＤとの位相が相対的にずらされたことにより、例えば表示位置が多少ずれることが予想されるが、画質自体には影響を与えない。
【０１６７】
また、画像信号Ｖan1′は符号化装置１３０Ａに供給される。この画像信号Ｖan1′は、上述したように画像データＶdg0′と同期信号ＶＤ，ＨＤとの位相が相対的にずらされたものをアナログデータに変換したものである。そのため、クロック発生回路１３３より出力されるサンプリングクロックＣＬＫは、図１に示す符号化装置１３０におけると同様に、画像データに対して相対的に位相がずれたものとなり、Ａ／Ｄ変換器１３４より出力される画像データＶdg1の位相もずれる。
【０１６８】
したがって、この符号化装置１３０Ａにおける符号化部１３５でも、図１に示す符号化装置１３０の符号化部１３５と同様に、符号化によって大きな劣化が発生する。これにより、符号化装置１３０Ａで良好な画質を維持したままでのコピーが不可能となる。
【０１６９】
図２１に示す再生機１１０Ａの構成では、同期信号ＶＤ，ＨＤを遅延させない通常の符号化装置１３０Ａを用いても、良好な画質を維持したままでのコピーを不可能とできる効果がある。
【０１７０】
なお、上述実施の形態においては、画像データの出力手段が再生機１１０Ａであるものを示したが、この発明は同様の画像データを出力するその他のデータ出力手段にも適用できる。例えば、放送信号を処理して画像データを出力するチューナ等であってもよい。
【０１７１】
また、上述実施の形態においては、データとして画像データを取り扱うものを示したが、この発明は音声データを取り扱うものにも同様に適用できる。音声データの場合には、表示手段としてのディスプレイの部分は、音声出力手段としてのスピーカが対応する。
【０１７２】
また、上述実施の形態における符号化部１３５の構成例を一例であり、これに限定されるものではない。要は、デジタルの画像データＶdg1の位相がずらされることで、大きな劣化が発生する符号化を行うものであればよい。
【０１７３】
【発明の効果】
この発明に係るデータ符号化装置等によれば、位相がずらされたデジタルデータを符号化する構成とするものであり、コピー前のデータによる出力の質を落とすことなく、良好な質を維持したままでのコピーを不可能とできる。
【０１７４】
また、この発明に係るデータ出力装置等よれば、出力すべきデジタルデータと同期信号の位相を相対的にずらす構成とするものであり、コピー前のデータによる出力の質を落とすことなく、良好な質を維持したままでのコピーを不可能とできる。
【図面の簡単な説明】
【図１】実施の形態としての画像表示システムの構成を示すブロック図である。
【図２】位相ずらしを説明するための図である。
【図３】符号化部（サブサンプリング）の構成を示すブロック図である。
【図４】復号化部（サブサンプリング）の構成を示すブロック図である。
【図５】符号化（サブサンプリング）による劣化を説明するための図である。
【図６】符号化部（ＤＣＴ）の構成を示すブロック図である。
【図７】復号化部（ＤＣＴ）の構成を示すブロック図である。
【図８】ＤＣＴブロックのブロック化を説明するための図である。
【図９】符号化部（サブサンプリング＋ＤＣＴ）の構成を示すブロック図である。
【図１０】サブサンプリングとＤＣＴブロックとの関係を示す図である。
【図１１】復号化部（サブサンプリング＋ＤＣＴ）の構成を示すブロック図である。
【図１２】符号化部（ＡＤＲＣ）の構成を示すブロック図である。
【図１３】ＡＤＲＣの量子化、逆量子化を説明するための図である。
【図１４】復号化部（ＡＤＲＣ）の構成を示すブロック図である。
【図１５】ＡＤＲＣブロックのブロック化を説明するための図である。
【図１６】符号化部（サブサンプリング＋ＡＤＲＣ）の構成を示すブロック図である。
【図１７】サブサンプリングとＡＤＲＣブロックとの関係を示す図である。
【図１８】復号化部（サブサンプリング＋ＡＤＲＣ）の構成を示すブロック図である。
【図１９】符号化部（サブサンプリング＋ＡＤＲＣ＋ＤＣＴ）の構成を示すブロック図である。
【図２０】復号化部（サブサンプリング＋ＡＤＲＣ＋ＤＣＴ）の構成を示すブロック図である。
【図２１】この発明の他の実施の形態としての画像表示システムの構成を示すブロック図である。
【図２２】従来の画像表示システムの構成を示すブロック図である。
【符号の説明】
１００，１１０Ａ・・・画像表示システム、１１０，１１０Ａ・・・再生機、１１１・・・復号化部、１１２・・・Ｄ／Ａ変換器、１２０，１３９・・・ディスプレイ、１３０，１３０Ａ・・・符号化装置、１３１・・・同期分離回路、１３２・・・遅延回路、１３３・・・クロック発生回路、１３４・・・Ａ／Ｄ変換器、１３５・・・符号化部、１３６・・・記録部、１３７・・・復号化部、１３８・・・Ｄ／Ａ変換器、１９１・・・再生部、１９２・・・復号化部、１９３・・・同期信号発生部、１９４・・・遅延回路、１９５・・・合成器、１９６・・・Ｄ／Ａ変換器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data encoding device, a data encoding method, a data output device, and a data output method.
[0002]
Specifically, the present invention is configured to encode digital data whose phase is shifted, so that it is impossible to copy while maintaining a good quality without degrading the quality of output by the data before copying. This relates to a data encoding device and the like.
[0003]
In addition, the present invention is configured so that the phase of the digital data to be output and the phase of the synchronization signal are relatively shifted, so that the copy quality can be maintained while maintaining the good quality without degrading the quality of the output before the copy. The present invention relates to a data output device or the like that makes it impossible.
[0004]
[Prior art]
FIG. 22 shows a configuration example of a conventionally known image display system 200. The image display system 200 includes a playback device 210 that outputs analog image data Van, and a display 220 that displays an image based on the image data Van output from the playback device 210.
[0005]
In the player 210, the encoded image data reproduced from a recording medium such as an optical disk (not shown) is decoded by the decoding unit 211, and the digital image data obtained by the decoding is further converted into D / A (Digital- The analog image data Van is obtained by converting into analog data by the to-analog converter 212. The display 220 is, for example, a CRT (Cathode-Ray Tube) display, an LCD (Liquid Crystal Display), or the like.
[0006]
By the way, there is a possibility that digital illegal copying is performed using the analog image data Van output from the reproducing device 210 of such an image display system 200.
[0007]
That is, analog image data Van is converted into digital data Vdg by an A / D (analog-to-digital) converter 231 and supplied to the encoding unit 232. The encoding unit 232 encodes the digital image data Vdg to obtain encoded image data Vcd. The encoded image data Vcd is supplied to the recording unit 233 and recorded on a recording medium such as an optical disk.
[0008]
Conventionally, in order to prevent illegal copying using such analog image data Van, when copyright protection is performed, the analog image data Van is scrambled and output, or an analog image is output. It has been proposed to prohibit the output of data Van (see, for example, Patent Document 1).
[0009]
[Patent Document 1]
JP 2001-245270 A
[0010]
[Problems to be solved by the invention]
Unauthorized copying can be prevented by scrambled and outputting analog image data Van as in Patent Document 1 described above, or by prohibiting the output of analog image data Van, but a normal image is displayed on the display 220. The problem of disappearing occurs.
[0011]
An object of the present invention is to make it impossible to copy while maintaining a good quality without degrading the quality of the output by the data before copying.
[0012]
[Means for Solving the Problems]
The data encoding apparatus according to the present invention includes an input means for inputting analog data, an analog / digital conversion means for converting the analog data input to the input means to digital data, and an output from the analog / digital conversion means. Phase shifting means for shifting the phase of the digital data to be shifted, and encoding means for encoding the digital data whose phase is shifted by the phase shifting means.
[0013]
The data encoding method according to the present invention includes an input process in which analog data is input, an analog / digital conversion process in which the input analog data is converted into digital data, and a phase of the converted digital data. The phase shifting step for shifting and the encoding step for encoding the digital data whose phase is shifted are provided.
[0014]
The data encoding apparatus according to the present invention includes an input unit for inputting digital data, a phase shifting unit for shifting the phase of the digital data input to the input unit, and a phase shifted by the phase shifting unit. Coding means for coding digital data.
[0015]
The data encoding method according to the present invention includes an input process in which digital data is input, a phase shift process in which the phase of the input digital data is shifted, and a code for encoding the digital data in which the phase is shifted. It is equipped with the conversion process.
[0016]
In the present invention, the input analog data is converted into digital data. Then, encoding is performed after the phase of the digital data is shifted. Here, the phase shift width of the digital data is fixed or random. The shift width in the case of random is set based on, for example, the output of the random number generator when the power is turned on.
[0017]
For example, in the case where analog data is input, the phase of the digital data is shifted when the analog data is converted into digital data. In this case, for example, the phase of the digital data can be shifted by shifting the phase of the sampling clock. Further, for example, the phase of the digital data can be shifted by shifting the phase of the analog data.
[0018]
For example, encoding is encoding by subsampling. In this encoding, the phase of the digital data is shifted, so that the data obtained by subsampling has a phase different from that of the encoded digital data used when acquiring the above-described input analog data (input digital data). It will be a thing. Therefore, when recording encoded digital data on a recording medium, it is impossible to maintain good quality.
[0019]
For example, the encoding is transform encoding using orthogonal transform such as DCT (Discrete Cosine Transform). In this encoding, the phase of the digital data is shifted, so that the position of the block (DCT block) when performing orthogonal transform is the encoding used when acquiring the above-mentioned input analog data (input digital data). It is shifted from the position of the block when digital data is obtained. Therefore, when recording encoded digital data on a recording medium, it is impossible to maintain good quality.
[0020]
For example, the encoding is ADRC (Adaptive Dynamic Range Coding). In this ADRC encoding, a predetermined range of digital data is extracted from the digital data whose phase is shifted, and the maximum value, minimum value, and dynamic range of the extracted digital data are detected. Then, the minimum value is subtracted from the extracted digital data to generate minimum value removal data, and the minimum value removal data is quantized by a quantization step determined according to the dynamic range.
[0021]
In this ADRC encoding, the position of a predetermined range (ADRC block) for extracting digital data is used when acquiring the above-mentioned input analog data (input digital data) by shifting the phase of the digital data. Therefore, the encoded digital data is shifted from a predetermined range when the encoded digital data is obtained. Therefore, when recording encoded digital data on a recording medium, it is impossible to maintain good quality.
[0022]
In this way, it is possible to copy while maintaining good quality without degrading the quality of the output of the data before copying by coding digital data that is out of phase. Can do.
[0023]
The data encoding apparatus according to the present invention includes an input means for inputting digital data, a first encoding means for encoding the digital data input to the input means, and an encoding by the first encoding means. Second encoding means for further encoding the converted digital data, and third encoding means for further encoding the digital data encoded by the second encoding means, The output data of the encoding means, the second encoding means, and the third encoding means is deteriorated when the phase of the digital data input to the input means is shifted. For example, the first encoding unit encodes the digital data by subsampling, and the second encoding unit performs ADRC encoding. In that case, for example, the third encoding means performs transform encoding.
[0024]
The data encoding apparatus according to the present invention includes an input means for inputting digital data, a first encoding means for performing encoding by sub-sampling on the digital data input to the input means, and And second encoding means for performing transform encoding on the digital data encoded by the first encoding means.
[0025]
The data encoding apparatus according to the present invention includes an input means for inputting digital data, a first encoding means for performing encoding by sub-sampling on the digital data input to the input means, and And second encoding means for performing ADRC encoding on the digital data encoded by the first encoding means.
[0026]
For example, when the digital data is image data, the first encoding means performs line offset sub-sampling and alternately arranges pixel data constituting digital data corresponding to the two lines for every two consecutive lines. To create new digital data. In this case, the second encoding means performs transform encoding or ADRC encoding for the new digital data.
[0027]
In the present invention, due to deterioration in each encoding means, good quality cannot be maintained when the encoded digital data is recorded on a recording medium. In this case, the effect of not being able to maintain good quality is greater than when using a single encoding means.
[0028]
A data output apparatus according to the present invention comprises a data output means for outputting encoded digital data, a decoding means for decoding digital data output from the data output means, and a digital obtained by the decoding means Synchronization signal generating means for generating a synchronization signal based on synchronization information corresponding to data, and phase shifting means for relatively shifting the phase of the synchronization signal generated by the synchronization signal generating means and the digital data obtained by the decoding means And synthesizing means for synthesizing the synchronization signal and the digital data whose phases are relatively shifted by the phase shifting means.
[0029]
The data output method according to the present invention includes a data output step for outputting encoded digital data, a decoding step for decoding the output digital data, and a digital data obtained by decoding. A synchronization signal generating step for generating a synchronization signal based on the corresponding synchronization information; a phase shifting step for relatively shifting the generated synchronization signal and the digital data phase obtained by decoding; and And a synthesizing step for synthesizing the synchronization signal and the digital data.
[0030]
In the present invention, encoded digital data is reproduced and output from, for example, a recording medium. Also, for example, the encoded digital data is output after the broadcast signal is processed. In this case, the encoded digital data is decoded. The encoded digital data is obtained, for example, by performing sub-sampling encoding, transform encoding, ADRC encoding, or the like.
[0031]
A synchronization signal is generated based on synchronization information corresponding to the digital data obtained by decoding. Then, after the phase of the synchronization signal and the digital data obtained by decoding are relatively shifted, the synchronization signal and the digital data are combined. The digital data obtained by combining in this way is converted into analog data, for example. For example, the phase can be shifted by shifting the phase of the synchronization signal or digital data. Here, the phase shift width is fixed or random.
[0032]
In this way, the phase of the synchronization signal and the digital data obtained by decoding are relatively shifted. For this reason, when digital data is processed and encoded again based on the synchronization signal, significant degradation occurs. Note that, since the phases of the synchronization signal and the digital data are relatively shifted in this way, the output quality of the digital data does not deteriorate.
[0033]
For example, when the encoding is encoding by sub-sampling, the data obtained by sub-sampling is different from the encoded digital data before decoding because the phase of the synchronization signal and the digital data are relatively shifted. It will be in phase. Therefore, good quality cannot be maintained when digital data after encoding is recorded on a recording medium.
[0034]
Also, for example, when the encoding is transform encoding using orthogonal transform such as DCT, a block (DCT block) for performing orthogonal transform by relatively shifting the phase of the synchronization signal and the digital data. Is shifted from the position of the block when the encoded digital data before decoding is obtained. Therefore, good quality cannot be maintained when digital data after encoding is recorded on a recording medium.
[0035]
Further, for example, when the encoding is ADRC encoding, the phase of the synchronization signal and the digital data is relatively shifted so that the position of the predetermined range (ADRC block) for extracting the digital data is The position is shifted from a predetermined range when the encoded digital data before decoding is obtained. Therefore, when recording encoded digital data on a recording medium, it is impossible to maintain good quality.
[0036]
In this way, by adopting a configuration in which the phase of the digital data to be output and the synchronization signal are relatively shifted, it is not possible to copy while maintaining a good quality without degrading the quality of the output of the data before copying. Can be possible.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration of an image display system 100 as an embodiment.
The image display system 100 includes a playback device 110 that outputs analog image data Van1 and a display 120 that displays an image based on the image data Van1 output from the playback device 110.
[0038]
In the playback device 110, the encoded image data reproduced from a recording medium such as an optical disk (not shown) is decoded by the decoding unit 111, and the digital image data obtained by the decoding is further converted into a D / A converter 112. In this way, analog image data Van1 is obtained by converting into analog data. The display 120 is a CRT display, LCD, or the like, for example.
[0039]
The image display system 100 further includes an encoding device 130 that performs encoding processing again using the analog image data Van1 and records the encoded image data on a recording medium such as an optical disk. .
[0040]
The encoding device 130 includes a synchronization separation circuit 131 that separates a vertical synchronization signal VD and a horizontal synchronization signal HD from analog image data Van1 output from the player 110, and a synchronization signal VD separated by the synchronization separation circuit 131. , HD, and a clock generation circuit 133 that generates a sampling clock CLK in the range of the effective screen based on the synchronization signals VD, HD delayed by the delay circuit 132.
[0041]
Here, in the delay circuit 132, the synchronization signals VD and HD are respectively delayed by a fixed time or a random time. The random time has a random number generator, for example, and can be determined based on a random number generated when the power is turned on, or a predetermined type of time is prepared in the memory and can be obtained by selecting each time the power is turned on. Can do.
[0042]
The encoding device 130 also includes an A / D converter 134 that converts analog image data Van1 output from the playback device 110 into digital data. The A / D converter 134 is supplied with the sampling clock CLK generated by the clock generation circuit 133 described above.
[0043]
As described above, the synchronization signals VD and HD separated by the synchronization separation circuit 131 are supplied to the clock generation circuit 133 via the delay circuit 132, and the phase of the sampling clock CLK is synchronized with the synchronization signals VD and HD. Compared with the case where the signal is directly supplied to the clock generation circuit 133, the vertical and horizontal directions are shifted.
[0044]
Since the phase of the sampling clock CLK is shifted in this way, the phase of the digital image data Vdg1 output from the A / D converter 134 is also shifted in the vertical direction and the horizontal direction. In this case, the A / D converter 134 includes phase shifting means.
[0045]
The position indicated by “●” in FIG. 2 shows an example of the pixel position of each pixel data constituting the digital image data Vdg1 output from the A / D converter 134. The position indicated by “◯” indicates the pixel position when the phase is not shifted. In this case, the phase is shifted by φh in the horizontal direction, and the phase is shifted by φv in the vertical direction. φh is a horizontal shift width, and φv is a vertical shift width.
[0046]
In the example shown in FIG. 2, the phase is shifted in both the horizontal direction and the vertical direction, but the phase can be shifted in either the horizontal direction or the vertical direction. As is clear from the example shown in FIG. 2, the horizontal phase shift width can be set with an accuracy smaller than the pixel interval, but the vertical shift width can only be set to an integral multiple of the pixel interval. As described above, assuming that the delay times of the synchronization signals VD and HD are random times, the shift widths φh and φv change as the delay time changes.
[0047]
Returning to FIG. 1, the encoding device 130 further includes an encoding unit 135 that encodes the digital image data Vdg1 output from the A / D converter 134. In the encoding unit 135, encoding similar to encoded image data obtained by reproducing from a recording medium such as an optical disk by the reproducing apparatus 110 described above is performed. Further, in this encoding, as described above, the image data Vdg1 is out of phase, so that a large deterioration occurs due to the encoding. A specific configuration of the encoding unit 135 will be described later.
[0048]
The encoding device 130 also includes a recording unit 136 that records the encoded image data Vcd output from the encoding unit 135 on a recording medium such as an optical disk. In this case, the recording unit 136 performs copying based on the analog image data Van1.
[0049]
The encoding device 130 also decodes the encoded image data Vcd output from the encoding unit 135, and digital image data obtained by decoding by the decoding unit 137. A D / A converter 138 that converts Vdg2 into analog data, and a display 139 that displays an image based on the analog image data Van2 output from the D / A converter 138 are provided. The display 139 is, for example, a CRT display, LCD, or the like.
[0050]
Next, the operation of the encoding device 130 will be described.
The analog image data Van1 output from the playback device 110 is supplied to the sync separation circuit 131. In the synchronization separation circuit 131, the vertical synchronization signal VD and the horizontal synchronization signal HD are separated from the image data Van1. The synchronization signals VD and HD separated in this way are supplied to the clock generation circuit 133 after being delayed by the delay circuit 132.
[0051]
In the clock generation circuit 133, a sampling clock CLK is generated in the range of the effective screen based on the delayed synchronization signals VD and HD. The sampling clock CLK has a phase shifted in the vertical direction and the horizontal direction as compared with the case where the sampling clock CLK is generated based on the synchronization signals VD and HD themselves separated by the synchronization separation circuit 131.
[0052]
The analog image data Van1 output from the playback device 110 is supplied to the A / D converter 134. The A / D converter 134 is supplied with the sampling clock CLK generated by the clock generation circuit 133 described above. In the A / D converter 134, the analog image data Van1 is sampled by the sampling clock CLK and converted into digital data.
[0053]
In this case, since the phase of the sampling clock CLK is shifted in the vertical direction and the horizontal direction as described above, the phase of the digital image data Vdg1 output from the A / D converter 134 is also in the vertical direction and It is shifted in the horizontal direction (see FIG. 2).
[0054]
The digital image data Vdg1 output from the A / D converter 134 is supplied to the encoding unit 135. In the encoding unit 135, the image data Vdg1 is encoded, and the encoded image data Vcd is obtained. In this case, since the phase of the image data Vdg1 is shifted as described above, a large deterioration occurs due to the encoding in the encoding unit 134.
[0055]
The encoded image data Vcd output from the encoding unit 135 is supplied to the recording unit 136. In the recording unit 136, the image data Vcd is recorded on a recording medium such as an optical disk, and copying based on the analog image data Van1 is performed. Since the image data Vcd recorded on the recording medium is deteriorated as described above, the image quality of the image obtained by reproducing the image data Vcd recorded on the recording medium is output from the playback device 110. Compared with the image based on the analog image signal Van, the image is greatly deteriorated. Therefore, the encoding device 130 cannot perform copying while maintaining good image quality.
[0056]
The encoded image data Vcd output from the encoding unit 135 is supplied to the decoding unit 137 and decoded. Digital image data Vdg2 obtained by decoding by the decoding unit 137 is converted into analog image data Van2 by a D / A converter 138. Then, analog image data Van 2 output from the D / A converter 138 is supplied to the display 139. The display 139 displays an image based on the image data Van2.
[0057]
In this case, the display 139 is for the user to monitor an image based on the encoded image data Vcd. As described above, since the image data Vcd is deteriorated, the image quality of the image displayed on the display 139 is the image (displayed on the display 120) based on the analog image signal Van1 output from the player 110. ) And significantly deteriorated.
[0058]
Even in the encoding device 130 described above, instead of the analog image data Van1 output from the playback device 110, analog image data that has not undergone encoding and decoding as performed by the encoding unit 135 is included. When supplied, the encoding in the encoding unit 134 has no deterioration due to the phase shift of the image data Vdg1 as described above.
[0059]
Further, in the case of the image display system 100 shown in FIG. 1, the analog image data Van1 output from the playback device 110 is not changed in order to make it impossible for the encoding device 130 to copy while maintaining good image quality. It is not processed, and the image quality of the analog image data Van1 is not deteriorated.
[0060]
Next, a specific configuration of the encoding unit 135 will be described.
FIG. 3 shows a configuration example of the encoding unit 135. In this case, the encoding unit 135 performs encoding by sub-sampling (data compression encoding).
[0061]
The encoding unit 135 includes an input terminal 141 for inputting digital image data Vdg1 and a low-pass filter (LPF) 142 for limiting the band of the image data Vdg1 input to the input terminal 141. The low-pass filter 142 is provided to prevent the occurrence of aliasing distortion due to sub-sampling performed in the subsequent stage.
[0062]
The encoding unit 135 performs sub-sampling on the image data Vdg1 whose band is limited by the low-pass filter 142, and the encoded image output from the sub-sampling circuit 143. And an output terminal 144 for outputting data Vcd. In the sub-sampling circuit 143, for example, line offset sub-sampling is performed in which the positions of pixel data sampled on two consecutive lines are staggered.
[0063]
In the encoding unit 135 shown in FIG. 3, the digital image data Vdg1 input to the input terminal 141 is band-limited by the low-pass filter 142 and then supplied to the sub-sampling circuit 143. In the subsampling circuit 143, for example, line offset subsampling is performed on the image data Vdg1, and encoded image data Vcd is obtained. In this case, the data is compressed to 1/2. The encoded image data Vcd output from the sub-sampling circuit 143 is output to the output terminal 144.
[0064]
FIG. 4 shows a configuration of the decoding unit 137 when the encoding unit 135 is configured as shown in FIG. In this case, the decoding unit 111 of the playback device 110 has the same configuration.
[0065]
The decoding unit 137 includes an input terminal 145 for inputting the encoded image data Vcd, an interpolation circuit 146 for performing interpolation processing on the image data Vcd input to the input terminal 145, and the interpolation circuit 146. And an output terminal 147 for outputting the decoded image data Vdg2 to be output. In the interpolation circuit 146, pixel data lacking due to sub-sampling is interpolated using pixel data located around.
[0066]
In the decoding unit 137 shown in FIG. 4, the encoded image data Vcd input to the input terminal 145 is supplied to the interpolation circuit 137. In the interpolation circuit 137, pixel data lacking due to sub-sampling is interpolated using pixel data located around. For example, when line offset sub-sampling is performed as described above, pixel data lacked by this sub-sampling is interpolated using four pieces of pixel data positioned in the vertical and horizontal directions. The decoded image data Vdg2 output from the interpolation circuit 146 is output to the output terminal 147.
[0067]
Next, degradation due to the encoding when encoding by sub-sampling is performed in the encoding unit 135 will be described with reference to FIG.
First, Vcd0 will be described in the encoded image data recorded on a recording medium such as an optical disk reproduced by the reproducing device 110. This image data Vcd0 is obtained by performing subsampling on the digital image data Vdg0 before encoding shown in FIG. 5A. “◯” in FIG. 5A indicates a part of the pixel data constituting the image data Vdg0. FIG. 5B shows image data Vcd0, where “◯” indicates pixel data that has been subsampled, and “×” indicates the position of pixel data that has been lost due to subsampling.
[0068]
The decoding unit 111 performs a decoding process on the encoded image data Vcd0 illustrated in FIG. 5B, and the digital image data Vdg0 ′ illustrated in FIG. 5C is obtained from the decoding unit 111. “◯” in FIG. 5C is pixel data that has been subsampled, and “Δ” is pixel data that has been missing due to subsampling and has been interpolated by the decoding unit 111 using surrounding pixel data.
[0069]
The reproduction device 110 outputs analog image data Van1 obtained by converting the decoded digital image data Vdg0 ′ shown in FIG. 5C into analog data by the D / A converter 112. The image based on the image data Van1 has a band limited for sub-sampling, and pixel data lacked by sub-sampling is interpolated from surrounding pixel data. Therefore, the image data shown in FIG. 5A Compared with the image by Vdg0, the image quality is somewhat deteriorated.
[0070]
The analog image data Van1 is converted into digital data by the A / D converter 134 of the encoding device 130 to obtain digital image data Vdg1. FIG. 5D shows image data Vdg1 when the phase of the sampling clock CLK is shifted by one pixel interval in the horizontal direction. “O” and “Δ” correspond to “O” and “Δ” of the image data Vdg0 ′ shown in FIG. 5C, respectively.
[0071]
The image data Vdg1 shown in FIG. 5D is encoded by sub-sampling in the encoding unit 135 to obtain image data Vcd. FIG. 5D shows image data Vcd, where “Δ” indicates pixel data that has been subsampled, and “×” indicates the position of pixel data that has been lost due to subsampling.
[0072]
As described above, the pixel data (indicated by “◯”) constituting the image data Vdg0 shown in FIG. 5A does not exist at all in the image data Vcd. That is, significant deterioration occurs due to encoding. FIG. 5F shows the image data Vdg2 obtained by decoding the image data Vcd, where “Δ” is pixel data that has been subsampled, “□” is missing due to subsampling, and surrounding pixel data is used. Interpolated pixel data.
[0073]
In the description of FIG. 5, the case where the phase of the sampling clock CLK is shifted by one pixel interval in the horizontal direction has been described. However, when this phase shift width is not one pixel interval (an integral multiple of the two pixel interval is Even if the image data Vcd is not included, the pixel data constituting the image data Vdg0 does not exist at all in the image data Vcd, and a significant deterioration occurs due to encoding.
[0074]
FIG. 6 shows another configuration example of the encoding unit 135. In this case, the encoding unit 135 performs transform encoding. Transform coding is coding that transforms image data into a spatial frequency domain using orthogonal transform such as Discrete Cosine Transform (DCT). In this case, data compression is performed by biasing the transform coefficient in the low frequency region using the correlation with adjacent pixels. The encoding unit 135 shown in FIG. 6 uses DCT as orthogonal transform.
[0075]
The encoding unit 135 includes an input terminal 151 for inputting digital image data Vdg1, and a blocking circuit 152 for dividing the image data Vdg1 input to the input terminal 151 into blocks (DCT blocks). . In the blocking circuit 152, the image data Vdg1 of the effective screen is divided into blocks having a size of, for example, (8 × 8) pixels.
[0076]
The encoding unit 135 performs DCT as orthogonal transform on the image data blocked by the blocking circuit 152 for each block to calculate coefficient data, and the DCT circuit 153 The quantization circuit 154 quantizes the coefficient data of each block using a quantization table.
[0077]
In addition, the encoding unit 135 performs entropy encoding, for example, Huffman encoding, on the coefficient data of each block quantized by the quantization circuit 154, and obtains encoded image data Vcd. And an output terminal 156 for outputting the image data Vcd output from the entropy encoding circuit 155.
[0078]
The operation of the encoding unit 135 shown in FIG. 6 will be described. Digital image data Vdg1 is input to the input terminal 151. The image data Vdg1 is supplied to the blocking circuit 152. In the blocking circuit 152, the image data Vdg1 of the effective screen is divided into blocks having a size of, for example, (8 × 8) pixels.
[0079]
The image data blocked by the blocking circuit 152 is supplied to the DCT circuit 153. The DCT circuit 153 performs DCT on the block image data for each block to calculate coefficient data. The coefficient data is supplied to the quantization circuit 154.
[0080]
In the quantization circuit 154, coefficient data of each block is quantized using a quantization table, and quantized coefficient data of each block is sequentially obtained. The quantized coefficient data of each block is supplied to the entropy encoding circuit 155. In the encoding circuit 155, for example, Huffman encoding is performed on the quantized coefficient data of each block. Thus, encoded image data Vcd is obtained from the encoding circuit 155, and this image data Vcd is output to the output terminal 156.
[0081]
FIG. 7 illustrates a configuration of the decoding unit 137 when the encoding unit 135 is configured as illustrated in FIG. In this case, the decoding unit 111 of the playback device 110 has the same configuration.
[0082]
The decoding unit 137 decodes the input terminal 161 for receiving the encoded image data Vcd and the image data Vcd (entropy encoded data, for example, Huffman encoded data) input to the input terminal 161. An entropy decoding circuit 162.
[0083]
Also, the decoding unit 137 performs inverse quantization on the quantized coefficient data of each block output from the decoding circuit 162 to obtain coefficient data, and the inverse quantization circuit An inverse DCT circuit 164 that obtains image data by performing inverse DCT on each block coefficient data obtained by inverse quantization in 163 is provided.
[0084]
Also, the decoding unit 137 returns the image data of each block obtained from the inverse DCT circuit 164 to the position before blocking, and obtains the decoded image data Vdg2, and the block decomposition circuit 165 And an output terminal 166 for outputting the output image data Vdg2. In the block decomposition circuit 165, the data order is returned to the raster scan order.
[0085]
The operation of the decoding unit 137 shown in FIG. 7 will be described. The encoded image data Vcd is input to the input terminal 161. The image data Vcd is supplied to the entropy decoding circuit 162. The image data Vcd is entropy encoded data, for example, Huffman encoded data. In the decoding circuit 162, the image data Vcd is decoded, and quantized coefficient data of each block is obtained.
[0086]
The quantized coefficient data of each block is supplied to the inverse quantization circuit 163. The inverse quantization circuit 163 performs inverse quantization on the quantized coefficient data of each block to obtain coefficient data of each block. The coefficient data of each block is supplied to the inverse DCT circuit 164. In the inverse DCT circuit 164, inverse DCT is performed on the coefficient data of each block for each block, and image data of each block is obtained.
[0087]
Thus, the image data of each block obtained by the inverse DCT circuit 164 is supplied to the block decomposition circuit 165. In the block decomposition circuit 165, the data order is returned to the raster scan order. Thus, the decoded image data Vdg2 is obtained from the block decomposition circuit 165, and this image data Vdg2 is output to the output terminal 166.
[0088]
Next, degradation due to the encoding when transform encoding is performed in the encoding unit 135 will be described.
Here, the encoded image data Vcd0 recorded on a recording medium such as an optical disk to be reproduced by the reproduction device 110 is encoded by the image data of the effective screen being blocked at the block position indicated by the solid line in FIG. Suppose that
[0089]
In the playback device 110, the image data Vcd0 is decoded by the decoding unit 111, and decoded digital image data Vdg0 ′ is obtained. The reproduction device 110 outputs analog image data Van1 obtained by converting the image data Vdg0 ′ into analog data by the D / A converter 112. Since the image based on the image data Van1 has been subjected to quantization processing and inverse quantization processing, the image quality is somewhat deteriorated as compared with the image based on the image data before encoding.
[0090]
The analog image data Van1 is converted into digital data by the A / D converter 134 of the encoding device 130 to obtain digital image data Vdg1. Then, the image data Vdg1 is supplied to the encoding unit 135 and encoded, whereby encoded image data Vcd is obtained.
[0091]
In this case, when the phase of the digital image data Vdg1 output from the A / D converter 134 is not shifted, the encoding unit 135 indicates that the image data of the effective screen is indicated by the solid line in FIG. It is encoded by being blocked at the block position. Therefore, in this case, the amount of information lost by encoding in the encoding unit 135 is small, and deterioration due to encoding in the encoding unit 135 is small.
[0092]
However, in the present embodiment, as described above, since the phase of the digital image data Vdg1 output from the A / D converter 134 is shifted, the encoding unit 135 receives the image data of the effective screen. For example, the block is encoded at a block position indicated by a broken line in FIG. Therefore, in this case, a large amount of information is lost due to encoding in the encoding unit 135, and significant deterioration occurs due to encoding.
[0093]
FIG. 9 shows another configuration example of the encoding unit 135. In this case, the encoding unit 135 performs encoding by sub-sampling, and further performs transform encoding using DCT as orthogonal transform. 9, parts corresponding to those in FIGS. 3 and 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0094]
In the encoding unit 135, as in the encoding unit 135 shown in FIG. 3, the low-pass filter 142 and the sub-sampling circuit 143 subsample the digital image data Vdg1 output from the A / D converter 134. Is encoded.
[0095]
Further, for the encoded image data Vcd ′ output from the sub-sampling circuit 143, the blocking circuit 152, the DCT circuit 153, the quantization circuit 154, and the entropy code, as in the encoding unit 135 shown in FIG. The encoding circuit 155 performs transform encoding, and encoded image data Vcd is obtained.
[0096]
FIG. 10 shows the relationship between subsampling and DCT blocks. FIG. 10A shows a part of pixel data (8 × 8 = 64 pixels) constituting the image data Vdg1. “◯” indicates pixel data. FIG. 10B shows image data after sub-sampling, where “◯” indicates sub-sampled pixel data, and “×” indicates the position of pixel data missing due to sub-sampling. The sub-sampling circuit 143 creates new image data by alternately arranging sub-sampled pixel data constituting image data corresponding to these two lines for every two consecutive lines.
[0097]
FIG. 10C shows the image data Vcd ′ output from the subsampling circuit 143. This image data Vcd ′ has a line number of ½ compared to the image data Vdg1. In the blocking circuit 152, the number of lines of the image data Vcd ′ is halved as described above, so that the block is divided into blocks having a size of (8 × 4) pixels, for example.
[0098]
FIG. 11 shows the configuration of decoding section 137 when encoding section 135 is configured as shown in FIG. In this case, the decoding unit 111 of the playback device 110 has the same configuration. In FIG. 11, parts corresponding to those in FIGS. 7 and 4 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0099]
In the decoding unit 137, as with the decoding unit 137 shown in FIG. On the other hand, decoding corresponding to transform coding is performed.
[0100]
Further, for the image data Vcd ″ output from the block decomposition circuit 165, the decoding unit 1 shown in FIG. 3 7, the interpolation circuit 146 performs decoding corresponding to encoding by sub-sampling, so that decoded image data Vdg2 is obtained.
[0101]
In this way, when the encoding unit 135 performs the sub-sampling encoding and transform encoding in series, the encoding unit 135 uses the code shown in FIGS. 3 and 6 due to the synergistic effect of deterioration due to both encodings. Deterioration that is greater than the deterioration in the conversion unit 135 occurs.
[0102]
FIG. 12 illustrates another configuration example of the encoding unit 135. In this case, the encoding unit 135 performs ADRC (Adaptive Dynamic Range Coding). This ADRC is a coding method in which only the redundancy in the level direction of the image data is removed and the redundancy in the space and time is left so that concealment can be performed while utilizing the correlation in the space and time.
[0103]
The encoding unit 135 includes an input terminal 171 for inputting digital image data Vdg1, and a block circuit 172 for dividing the image data Vdg1 input to the input terminal 171 into blocks (ADRC blocks). . In the blocking circuit 172, the image data Vdg1 of the effective screen is divided into blocks having a size of, for example, (4 × 4) pixels. The blocking circuit 172 constitutes extraction means for extracting a predetermined range of image data from the digital image data Vdg1.
[0104]
In addition, the encoding unit 135 includes a maximum value detection circuit 173 that detects the maximum value MAX of the image data (consisting of 4 × 4 pixel data) of each block output from the blocking circuit 172, and the image of each block. And a minimum value detection circuit 174 for detecting the minimum value MIN from the data.
[0105]
Also, the encoding unit 135 subtracts the minimum value MIN detected by the minimum value detection circuit 174 from the maximum value MAX detected by the maximum value detection circuit 173, and a subtractor 175 that obtains the dynamic range DR, Circuit 1 7 2, a subtractor 177 that subtracts the minimum value MIN of the corresponding block detected by the minimum value detection circuit 174 from the image data of each block output from 2 to obtain minimum value removal data PDI. . The image data of each block is supplied to the subtractor 177 via the time adjustment delay circuit 176.
[0106]
In addition, the encoding unit 135 includes a quantization circuit 178 that quantizes the minimum value removal data PDI obtained by the subtractor 177 by a quantization step determined according to the dynamic range DR. In this case, the number of quantization bits is fixed or changed according to the dynamic range DR. When changing according to the dynamic range DR, the larger the dynamic range DR, the larger the number of quantization bits.
[0107]
For example, when the value of the image data can be 0 to 255, the number of quantization bits is 0 when 0 ≦ DR ≦ 4, the number of quantization bits is 1 when 5 ≦ DR ≦ 13, and 14 ≦ DR The number of quantization bits is 2 when ≦ 35, the number of quantization bits is 3 when 36 ≦ DR ≦ 103, and the number of quantization bits is 4 when 104 ≦ DR ≦ 255.
[0108]
In the quantization circuit 178, when the number of quantization bits is n, the dynamic range DR between the maximum value MAX and the minimum value MIN is 2. n An equally divided level range is set, and an n-bit code signal is assigned depending on which level range the minimum value removal data PDI belongs to. FIG. 13 shows a case where the number of quantization bits is 2, in which a level range in which the dynamic range DR between the maximum value MAX and the minimum value MIN is equally divided is set, and the minimum value removal data PDI is 2-bit code signals (00) to (11) are assigned depending on whether they belong to the level range. In FIG. 13, th1 to th3 are threshold values indicating the boundaries of the level range.
[0109]
Further, the encoding unit 135 combines the code signal DT obtained by the quantization circuit 178, the dynamic range DR obtained by the subtractor 175, and the minimum value MIN detected by the minimum value detection circuit 174 for each block. A data composition circuit 181 for generating block data, and an output terminal 182 for sequentially outputting the block data of each block generated by the data composition circuit 181 as encoded image data Vcd. The dynamic range DR and the minimum value MIN are supplied to the data synthesis circuit 181 via the delay circuits 179 and 180 for time adjustment, respectively.
[0110]
The operation of the encoding unit 135 shown in FIG. 12 will be described. Digital image data Vdg1 is input to the input terminal 171. The image data Vdg1 is supplied to the blocking circuit 172. In the blocking circuit 172, the image data Vdg1 of the effective screen is divided into blocks having a size of, for example, (4 × 4) pixels.
[0111]
The image data blocked by the blocking circuit 172 is supplied to the maximum value detection circuit 173 and the minimum value detection circuit 174. The maximum value detection circuit 173 detects the maximum value MAX of the image data for each block. The minimum value detection circuit 174 detects the minimum value MIN of the image data for each block.
[0112]
The maximum value MAX detected by the maximum value detection circuit 173 and the minimum value MIN detected by the minimum value detection circuit 174 are supplied to the subtractor 175. vessel In 175, the dynamic range DR = MAX−MIN is calculated.
[0113]
Further, the image data of each block output from the blocking circuit 172 is supplied to the subtracter 177 after time adjustment by the delay circuit 176. The subtracter 177 is also supplied with the minimum value MIN detected by the minimum value detection circuit 174. In this subtracter 177, the minimum value removal data PDI is obtained by subtracting the minimum value MIN of the block from the image data of the block for each block.
[0114]
The minimum value removal data PDI of each block obtained by the subtractor 177 is supplied to the quantization circuit 178. The quantization circuit 178 is supplied with the dynamic range DR obtained by the subtracter 175. In the quantization circuit 178, the minimum value removal data PDI is quantized by a quantization step determined according to the dynamic range DR.
[0115]
The code signal DT obtained by the quantization circuit 178 is supplied to the data synthesis circuit 181. The dynamic range DR obtained by the subtracter 175 is time-adjusted by the delay circuit 179 and supplied to the data synthesis circuit 181, and the minimum value MIN detected by the minimum value detection circuit 174 is also supplied to the delay circuit 1. 8 Supplied with time adjusted at zero. In this data synthesizing circuit 181, block data is generated by synthesizing the minimum value MIN, the dynamic range DR, and the code signal DT corresponding to the number of pixels in the block for each block. Then, the block data of each block generated by the data synthesis circuit 181 is sequentially output as image data Vcd encoded at the output terminal 182.
[0116]
FIG. 14 illustrates a configuration of the decoding unit 137 when the encoding unit 135 is configured as illustrated in FIG. In this case, the decoding unit 111 of the playback device 110 has the same configuration.
[0117]
The decoding unit 137 inputs an input terminal 183 to which the encoded image data Vcd is input, and the image data Vcd (block data) input to the input terminal 183 for each block, with a minimum value MIN and a dynamic range DR. And a data decomposition circuit 184 for decomposing the code signal DT.
[0118]
In addition, the decoding unit 137 includes an inverse quantization circuit 185 that inversely quantizes the code signal DT output from the data decomposition circuit 184 based on the dynamic range DR to obtain minimum value removal data PDI ′. In the inverse quantization circuit 185, as shown in FIG. 13, the dynamic range DR is equally divided by the number of quantization bits, and the median values L0, L1, L2, and L3 of each region are the decoded values of the code signals DT ( Used as minimum value removal data PDI ').
[0119]
Further, the decoding unit 137 adds the minimum value MIN to the minimum value removal data PDI ′ of each block obtained by the inverse quantization circuit 185 and obtains image data, and the adder 186 obtains the image data. The block decomposition circuit 187 that returns the image data of each block to the position before the block formation and obtains the decoded image data Vdg2, and the output terminal 188 that outputs the image data Vdg2 output from the block decomposition circuit 187 are provided. is doing. Block disassembly circuit 18 7 Then, the data order is returned to the raster scan order.
[0120]
The operation of the decoding unit 137 shown in FIG. 14 will be described. The encoded image data Vcd is input to the input terminal 183. The image data Vcd is supplied to the data decomposition circuit 184, and is decomposed into a minimum value MIN, a dynamic range DR, and a code signal DT for each block.
[0121]
The code signal DT of each block output from the data decomposition circuit 184 is supplied to the inverse quantization circuit 185. The inverse quantization circuit 185 is also supplied with the dynamic range DR output from the data decomposition circuit 184. In the inverse quantization circuit 185, the code signal DT of each block is inversely quantized based on the dynamic range DR of the corresponding block, and the minimum value removal data PDI 'is obtained.
[0122]
The minimum value removal data PDI ′ of each block obtained by the inverse quantization circuit 185 is supplied to the adder 186. The adder 186 is also supplied with the minimum value MIN output from the data decomposition circuit 184. The adder 186 adds the minimum value MIN to the minimum value removal data PDI ′ to obtain image data.
[0123]
The image data of each block obtained by the adder 186 is supplied to the block decomposition circuit 187. In the block decomposition circuit 187, the data order is returned to the raster scan order. Thus, the decoded image data Vdg2 is obtained from the block decomposition circuit 187, and this image data Vdg2 is output to the output terminal 188.
[0124]
Next, degradation due to the encoding when ADRC is performed in the encoding unit 135 will be described.
Here, the encoded image data Vcd0 recorded on a recording medium such as an optical disk reproduced by the reproducing apparatus 110 is encoded by the image data of the effective screen being blocked at the block position indicated by the solid line in FIG. Suppose that
[0125]
In the playback device 110, the image data Vcd0 is decoded by the decoding unit 111, and the decoded digital image data Vdg0 ′ is obtained. The reproduction device 110 outputs analog image data Van1 obtained by converting the image data Vdg0 ′ into analog data by the D / A converter 112. Since the image based on the image data Van1 has been subjected to quantization processing and inverse quantization processing, the image quality is somewhat deteriorated as compared with the image based on the image data before encoding.
[0126]
The analog image data Van1 is converted into digital data by the A / D converter 134 of the encoding device 130 to obtain digital image data Vdg1. Then, the image data Vdg1 is supplied to the encoding unit 135 and encoded, whereby encoded image data Vcd is obtained.
[0127]
In this case, when the phase of the digital image data Vdg1 output from the A / D converter 134 is not shifted, the encoding unit 135 indicates that the image data of the effective screen is indicated by the solid line in FIG. It is encoded by being blocked at the block position. Therefore, in this case, the amount of information lost by encoding in the encoding unit 135 is small, and deterioration due to encoding in the encoding unit 135 is small.
[0128]
However, in the present embodiment, as described above, since the phase of the digital image data Vdg1 output from the A / D converter 134 is shifted, the encoding unit 135 receives the image data of the effective screen. For example, the block is encoded at a block position indicated by a broken line in FIG. Therefore, in this case, a large amount of information is lost due to encoding in the encoding unit 135, and significant deterioration occurs due to encoding.
[0129]
FIG. 16 illustrates another configuration example of the encoding unit 135. In this case, the encoding unit 135 performs encoding by sub-sampling and further performs ADRC. In FIG. 16, portions corresponding to those in FIGS. 3 and 12 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0130]
In the encoding unit 135, as in the encoding unit 135 shown in FIG. 3, the low-pass filter 142 and the sub-sampling circuit 143 subsample the digital image data Vdg1 output from the A / D converter 134. Is encoded.
[0131]
Further, for the encoded image data Vcd ′ output from the sub-sampling circuit 143, the blocking circuit 172, the maximum value detection circuit 173, and the minimum value detection circuit 174 are the same as the encoding unit 135 shown in FIG. ADRC is performed by the subtracters 175 and 177, the quantization circuit 178, the data synthesis circuit 181 and the like, and the encoded image data Vcd is obtained.
[0132]
FIG. 17 shows the relationship between subsampling and ADRC blocks. FIG. 7 A shows a part of pixel data (8 × 8 = 64 pixels) constituting the image data Vdg1. “◯” indicates pixel data. FIG. 17B shows image data after sub-sampling, where “◯” indicates sub-sampled pixel data, and “×” indicates the position of pixel data missing due to sub-sampling. The sub-sampling circuit 143 creates new image data by alternately arranging sub-sampled pixel data constituting image data corresponding to these two lines for every two consecutive lines.
[0133]
FIG. 17C shows the image data Vcd ′ output from the sub-sampling circuit 143. This image data Vcd ′ has a line number of ½ compared to the image data Vdg1. Blocking circuit 1 7 2, the number of lines of the image data Vcd ′ is halved as described above. 7 Two 4 × 4 pixel blocks are obtained corresponding to the 8 × 8 pixel data of the image data Vdg1 shown in A.
[0134]
FIG. 18 illustrates a configuration of the decoding unit 137 when the encoding unit 135 is configured as illustrated in FIG. In this case, the decoding unit 111 of the playback device 110 has the same configuration. In this figure, portions corresponding to those in FIGS. 14 and 4 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0135]
In the decoding unit 137, as with the decoding unit 137 shown in FIG. 14, the data decomposition circuit 184, the inverse quantization circuit 185, the adder 186, and the block decomposition circuit 187 , Decoding corresponding to ADRC is performed.
[0136]
Further, the image data Vcd ″ output from the block decomposition circuit 187 is subjected to decoding corresponding to encoding by sub-sampling in the interpolation circuit 146, similarly to the decoding unit 137 shown in FIG. The converted image data Vdg2 is obtained.
[0137]
When encoding by sub-sampling and ADRC are performed in series in encoding section 135 in this way, encoding section 135 uses the encoding section shown in FIGS. 3 and 12 due to the synergistic effect of degradation due to both encodings. Degradation greater than the degradation at 135 occurs.
[0138]
FIG. 19 shows still another configuration example of the encoding unit 135. In this case, the encoding unit 135 performs sub-sampling encoding, ADRC, and further transform encoding. 19, parts corresponding to those in FIGS. 3, 6, and 12 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0139]
In the encoding unit 135, as in the encoding unit 135 shown in FIG. 3, the low-pass filter 142 and the sub-sampling circuit 143 subsample the digital image data Vdg1 output from the A / D converter 134. Is encoded.
[0140]
Similarly to the encoding unit 135 shown in FIG. 12, the blocking circuit 172, the maximum value detection circuit 173, and the minimum value detection circuit 174 are applied to the encoded image data Vcd ′ output from the sub-sampling circuit 143. ADRC is performed by the subtracters 175 and 177, the quantization circuit 178, the data synthesis circuit 181 and the like, and the encoded image data Vcd is obtained.
[0141]
In this case, however, the code signal DT of each block obtained by the quantization circuit 178 is transformed by the DCT circuit 153, the quantization circuit 154, and the entropy coding circuit 155 in the same manner as the coding unit 135 shown in FIG. Is done. The encoded data DT ′ output from the entropy encoding circuit 155 is supplied to the data synthesis circuit 181 instead of the code signal DT.
[0142]
FIG. 20 illustrates a configuration of the decoding unit 137 when the encoding unit 135 is configured as illustrated in FIG. In this case, the decoding unit 111 of the playback device 110 has the same configuration. In this figure, portions corresponding to those in FIGS. 14, 7 and 4 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0143]
In the decoding unit 137, as with the decoding unit 137 shown in FIG. 14, the data decomposition circuit 184, the inverse quantization circuit 185, the adder 186, and the block decomposition circuit 187 , Decoding corresponding to ADRC is performed.
[0144]
However, in this case, the data decomposition circuit 184 outputs encoded data DT ′ that has been converted and encoded instead of the code signal DT. Therefore, similar to the decoding unit 137 shown in FIG. 7, the encoded data DT ′ is decoded by the entropy decoding circuit 162, the inverse quantization circuit 163, and the inverse DCT circuit 164 to correspond to the transform encoding. Then, the code signal DT ″ is obtained. Based on the code signal DT ″, the inverse quantization circuit 185 obtains the minimum value removal data PDI ′.
[0145]
Further, the image data Vcd ″ output from the block decomposition circuit 187 is subjected to decoding corresponding to encoding by sub-sampling in the interpolation circuit 146, similarly to the decoding unit 137 shown in FIG. The converted image data Vdg2 is obtained.
[0146]
When the encoding unit 135 performs sub-sampling encoding, ADRC, and transform encoding in this way, the encoding unit 135 causes the synergistic effect of deterioration due to these encodings to be performed as shown in FIGS. Degradation larger than the degradation in the encoding unit 135 shown in FIG.
[0147]
The encoding device 130 in the above-described embodiment includes both the recording unit 136 and the display 139. However, either or both of the recording unit 136 and the display 139 are externally attached to the encoding device 130. It can be considered.
[0148]
In the encoding device 130 in the above-described embodiment, the phase of the sampling clock CLK is shown by shifting the phase of the image data Vdg1 output from the A / D converter 134 by shifting the phase of the sampling clock CLK. Instead of shifting the phase, the phase of the image data Vdg1 output from the A / D converter 134 is shifted by, for example, delaying the analog image data Van1 supplied to the A / D converter 134 by a delay circuit. Also good. In short, the phase of the image data and the sampling clock CLK may be relatively shifted.
[0149]
In the encoding device 130 according to the above-described embodiment, analog image data Van1 is input, and the image data Van1 is converted into digital data by the A / D converter 134. Can be supplied directly. In this case, in the encoding device 130 of FIG. 1, instead of the analog image data Van1, for example, digital image data Vdg0 ′ output from the decoding unit 111 of the player is supplied, and the sampling clock generation circuit 133, The A / D converter 134 is not provided.
[0150]
Also in this case, the encoding unit 135 performs the encoding process based on the synchronization signals VD and HD separated from the digital image data Vdg0 ′ and delayed by the delay circuit 132, thereby obtaining the digital image data Vdg0. The phase of ′ can be substantially shifted. In this case, a part of the delay circuit 132 and the encoding unit 135 constitutes a phase shift unit.
[0151]
In this case, for example, the block position in transform coding and ADRC is shifted from the position of the block in obtaining the encoded digital data used when acquiring the image data Vdg0 ′. Degradation due to can be increased.
[0152]
Next, another embodiment of the present invention will be described. FIG. 21 shows an image display system 100A as another embodiment. In FIG. 21, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0153]
The image display system 100A includes a playback device 110A that outputs analog image data Van1 ′ and a display 120 that displays an image based on the image data Van1 ′ output from the playback device 110A.
[0154]
The player 110A will be described. The reproducing device 110A includes a reproducing unit 191 that reproduces a recording medium such as an optical disk to obtain encoded image data Vdg0, and a decoding unit 192 that decodes the image data Vdg0 output from the reproducing unit 191. Have.
[0155]
Further, the playback device 110A outputs the vertical synchronization signal VD and the horizontal synchronization signal HD based on the synchronization information SI output from the decoding unit 192 and corresponding to the digital image data Vdg0 ′ output from the decoding unit 192. And a delay circuit 194 that delays the synchronization signals VD and HD generated by the synchronization signal generator for a predetermined time.
[0156]
The delay circuit 194 is the same as the delay circuit 132 in the encoding device 130 shown in FIG. That is, in the delay circuit 194, the synchronization signals VD and HD are respectively delayed by a fixed time or a random time. The random time has a random number generator, for example, and can be determined based on a random number generated when the power is turned on, or a predetermined type of time is prepared in the memory and can be obtained by selecting each time the power is turned on. Can do.
[0157]
In addition, the playback device 110A combines the image data Vdg0 ′ output from the decoding unit 192 with the synchronization signals VD and HD delayed by the delay circuit 194, and the image data output from the combiner 195. And a D / A converter 196 which obtains analog image data Van1 ′ by converting the data into analog data.
[0158]
It should be noted that the regenerator 110 shown in FIG. Machine The configuration is the same as 110A. However, the delay circuit 194 does not exist, and the synchronization signals VD and HD generated by the synchronization signal generator 193 are directly supplied to the combiner 195 and combined with the image data Vdg0 ′.
[0159]
The operation of this regenerator 110A will be described. The reproduction unit 191 obtains encoded image data Vdg0 by reproducing a recording medium such as an optical disk. The encoded image data Vdg0 is decoded by the decoding unit 192 to obtain digital image data Vdg0 ′.
[0160]
Further, the decoding unit 192 obtains synchronization information SI corresponding to the image signal Vdg0 ′, and the synchronization information SI is supplied to the synchronization signal generation unit 193. The synchronization signal generator 193 generates a vertical synchronization signal VD and a horizontal synchronization signal HD based on the synchronization information SI.
[0161]
The image data Vdg0 ′ obtained by the decoding unit 192 is supplied to the synthesizer 195. Further, the synthesizer 195 is supplied with the synchronization signals VD and HD generated by the synchronization signal generator 193 via the delay circuit 194. In the synthesizer 195, the synchronization signals VD and HD are synthesized with the image data Vdg0 ′.
[0162]
The image data output from the synthesizer 195 is supplied to the D / A converter 196. In the D / A converter 196, the image data is converted into analog data, and analog image data Van1 ′ is obtained.
[0163]
In the player 110A, the delay signals 194 and HD are delayed by the delay circuit 194, so that the phases of the image data Vdg0 ′ and the synchronization signals VD and HD are relatively shifted. Instead of delaying the synchronization signals VD and HD, the phase of the image data Vdg0 ′ and the synchronization signals VD and HD may be relatively shifted by delaying the image data Vdg0 ′. That is, in this reproducing apparatus 110A, it is meaningful to relatively shift the phases of the image data Vdg0 ′ and the synchronization signals VD and HD, and the means is not particularly limited.
[0164]
Note that the encoded image data Vdg0 reproduced by the reproducing unit 191 is obtained by being encoded by the encoding unit 135 as shown in FIGS. 3, 6, 9, 12, 16, and 19, for example. It is what was done. In that case, the decoding unit 192 is configured as shown in FIGS. 4, 7, 11, 14, 18, and 20, respectively.
[0165]
In addition, the image display system 100A performs encoding processing again using the analog image data Van1 ′ output from the reproducing device 110A, and records the encoded image data on a recording medium such as an optical disk. It has a device 130A. The encoding device 130A is obtained by removing the delay circuit 132 from the encoding device 130 shown in FIG. Other configurations are the same as those of the encoding device 130. The encoding unit 135 is configured in the same manner as the encoding unit that obtains the encoded image data Vdg0 obtained by the reproducing apparatus 110A. The decoding unit 137 is configured in the same manner as the decoding unit 192 of the player 110A.
[0166]
In the image display system 100A shown in FIG. 21, in the playback device 110A, the image data Van1 is synthesized by shifting the phases of the image data Vdg0 ′ and the synchronization signals VD and HD relatively, and then converted into analog data. 'Is obtained. The analog image data Van1 ′ is supplied to the display 120, and an image based on the image data Vdg1 ′ is displayed on the display 120. In this case, for example, the display position is expected to be slightly shifted due to the relative shift between the phases of the image data Vdg0 ′ and the synchronization signals VD and HD, but the image quality itself is not affected.
[0167]
Further, the image signal Van1 ′ is encoded by the encoding device 130. A To be supplied. The image signal Van1 ′ is obtained by converting the image data Vdg0 ′ and the synchronization signals VD and HD whose phases are relatively shifted as described above into analog data. Therefore, the sampling clock CLK output from the clock generation circuit 133 has a phase shifted relative to the image data as in the encoding device 130 shown in FIG. The phase of the output image data Vdg1 is also shifted.
[0168]
Therefore, in the encoding unit 135 in the encoding device 130A, as in the encoding unit 135 of the encoding device 130 shown in FIG. This makes it impossible to copy while maintaining good image quality in the encoding device 130A.
[0169]
The configuration of the playback device 110A shown in FIG. 21 has an effect that it is impossible to copy while maintaining a good image quality even when a normal encoding device 130A that does not delay the synchronization signals VD and HD is used.
[0170]
In the above embodiment, the image data output means is the playback device 110A. However, the present invention can also be applied to other data output means for outputting similar image data. For example, a tuner that processes broadcast signals and outputs image data may be used.
[0171]
Further, in the above-described embodiment, the case where image data is handled as data is shown, but the present invention can be similarly applied to the case where audio data is handled. In the case of audio data, a display portion serving as a display unit corresponds to a speaker serving as an audio output unit.
[0172]
Further, the configuration example of the encoding unit 135 in the above-described embodiment is an example, and the present invention is not limited to this. In short, any encoding may be used as long as the digital image data Vdg1 is shifted in phase so that significant deterioration occurs.
[0173]
【The invention's effect】
According to the data encoding device and the like according to the present invention, it is configured to encode digital data whose phase is shifted, and maintains a good quality without degrading the quality of the output of the data before copying. It is impossible to copy as it is.
[0174]
Further, according to the data output device and the like according to the present invention, the phase of the digital data to be output and the phase of the synchronization signal is relatively shifted, which is good without degrading the output quality of the data before copying. Copying with quality maintained is impossible.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an image display system as an embodiment.
FIG. 2 is a diagram for explaining phase shifting.
FIG. 3 is a block diagram illustrating a configuration of an encoding unit (subsampling).
FIG. 4 is a block diagram showing a configuration of a decoding unit (subsampling).
FIG. 5 is a diagram for explaining deterioration due to encoding (subsampling);
FIG. 6 is a block diagram illustrating a configuration of an encoding unit (DCT).
FIG. 7 is a block diagram showing a configuration of a decoding unit (DCT).
FIG. 8 is a diagram for explaining blocking of a DCT block.
FIG. 9 is a block diagram illustrating a configuration of an encoding unit (subsampling + DCT).
FIG. 10 is a diagram illustrating a relationship between sub-sampling and a DCT block.
FIG. 11 is a block diagram illustrating a configuration of a decoding unit (subsampling + DCT).
FIG. 12 is a block diagram showing a configuration of an encoding unit (ADRC).
FIG. 13 is a diagram for explaining quantization and inverse quantization of ADRC.
FIG. 14 is a block diagram showing a configuration of a decoding unit (ADRC).
FIG. 15 is a diagram for explaining blocking of an ADRC block.
FIG. 16 is a block diagram illustrating a configuration of an encoding unit (subsampling + ADRC).
FIG. 17 is a diagram illustrating a relationship between sub-sampling and an ADRC block.
FIG. 18 is a block diagram illustrating a configuration of a decoding unit (subsampling + ADRC).
FIG. 19 is a block diagram illustrating a configuration of an encoding unit (subsampling + ADRC + DCT).
FIG. 20 is a block diagram illustrating a configuration of a decoding unit (subsampling + ADRC + DCT).
FIG. 21 is a block diagram showing a configuration of an image display system as another embodiment of the present invention.
FIG. 22 is a block diagram illustrating a configuration of a conventional image display system.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100,110A ... Image display system, 110, 110A ... Reproduction machine, 111 ... Decoding part, 112 ... D / A converter, 120, 139 ... Display, 130, 130A ... Encoding device 131... Sync separation circuit 132... Delay circuit 133... Clock generation circuit 134... A / D converter 135. Recording unit, 137 ... decoding unit, 138 ... D / A converter, 191 ... reproducing unit, 192 ... decoding unit, 193 ... synchronizing signal generating unit, 194 ... delay Circuit, 195 ... Synthesizer, 196 ... D / A converter

Claims (33)

データを符号化するデータ符号化装置において、
アナログデータが入力される入力手段と、
上記入力手段に入力されるアナログデータをデジタルデータに変換するアナログ・デジタル変換手段と、
上記アナログ・デジタル変換手段から出力されるデジタルデータの位相をずらす位相ずらし手段と、
上記位相ずらし手段で位相がずらされたデジタルデータを符号化する符号化手段と
を備えることを特徴とするデータ符号化装置。In a data encoding device for encoding data,
Input means for inputting analog data;
Analog-digital conversion means for converting analog data input to the input means into digital data;
Phase shifting means for shifting the phase of the digital data output from the analog / digital conversion means;
A data encoding apparatus comprising: encoding means for encoding digital data whose phase is shifted by the phase shifting means. 上記アナログ・デジタル変換手段は上記位相ずらし手段を含み、
上記アナログ・デジタル変換手段が上記アナログデータを上記デジタルデータに変換する際に、上記デジタルデータの位相をずらす
ことを特徴とする請求項１に記載のデータ符号化装置。The analog / digital conversion means includes the phase shifting means,
2. The data encoding apparatus according to claim 1, wherein when the analog / digital conversion means converts the analog data into the digital data, the phase of the digital data is shifted. 上記符号化手段から出力される符号化データを復号化する復号化手段と、
上記復号化手段から出力されるデジタルデータをアナログデータに変換するデジタル・アナログ変換手段をさらに備える
ことを特徴とする請求項１に記載のデータ符号化装置。Decoding means for decoding encoded data output from the encoding means;
2. The data encoding apparatus according to claim 1, further comprising digital / analog conversion means for converting digital data output from the decoding means into analog data. 上記符号化手段から出力される符号化データを記録媒体に記録する記録手段をさらに備える
ことを特徴とする請求項１に記載のデータ符号化装置。The data encoding apparatus according to claim 1, further comprising recording means for recording the encoded data output from the encoding means on a recording medium. 上記デジタルデータは画像データであって、
上記デジタル・アナログ変換手段から出力されるアナログデータによる画像を表示する画像表示手段をさらに備える
ことを特徴とする請求項３に記載のデータ符号化装置。The digital data is image data,
4. The data encoding apparatus according to claim 3, further comprising image display means for displaying an image based on analog data output from the digital / analog conversion means. 上記デジタルデータは音声データであって、
上記デジタル・アナログ変換手段から出力されるアナログデータによる音声を出力する音声出力手段をさらに備える
ことを特徴とする請求項３に記載のデータ符号化装置。The digital data is audio data,
4. The data encoding apparatus according to claim 3, further comprising audio output means for outputting audio based on analog data output from the digital / analog conversion means. 上記位相ずらし手段は、上記デジタルデータの位相のずらし幅を固定とする
ことを特徴とする請求項１に記載のデータ符号化装置。2. The data encoding apparatus according to claim 1, wherein the phase shifting unit fixes a phase shift width of the digital data. 上記位相ずらし手段は、上記デジタルデータの位相のずらし幅をランダムとする
ことを特徴とする請求項１に記載のデータ符号化装置。2. The data encoding apparatus according to claim 1, wherein the phase shifting means randomizes the phase shift width of the digital data. 上記符号化手段は、上記デジタルデータに対してサブサンプリングによる符号化を行う
ことを特徴とする請求項１に記載のデータ符号化装置。The data encoding apparatus according to claim 1, wherein the encoding means performs encoding by sub-sampling on the digital data. 上記符号化手段は、上記デジタルデータに対して変換符号化を行う
ことを特徴とする請求項１に記載のデータ符号化装置。The data encoding apparatus according to claim 1, wherein the encoding unit performs transform encoding on the digital data. 上記符号化手段は、
上記位相ずらし手段で位相がずらされたデジタルデータから所定範囲のデジタルデータを抽出する抽出手段と、
上記抽出手段で抽出されたデジタルデータの最大値を検出する最大値検出手段と、
上記抽出手段で抽出されたデジタルデータの最小値を検出する最小値検出手段と、
上記最大値検出手段で検出された最大値および上記最小値検出手段で検出された最小値に基づいて、上記抽出手段で抽出されたデジタルデータのダイナミックレンジを検出するダイナミックレンジ検出手段と、
上記抽出手段で抽出されたデジタルデータから上記最小値検出手段で検出された最小値を減算して最小値除去データを生成する生成手段と、
上記生成手段で生成された最小値除去データを、上記ダイナミックレンジ検出手段で検出されたダイナミックレンジに応じて決定される量子化ステップにより量子化する量子化手段とを有する
ことを特徴とする請求項１に記載のデータ符号化装置。The encoding means is
Extracting means for extracting a predetermined range of digital data from the digital data whose phase is shifted by the phase shifting means;
Maximum value detecting means for detecting the maximum value of the digital data extracted by the extracting means;
Minimum value detection means for detecting the minimum value of the digital data extracted by the extraction means;
A dynamic range detecting means for detecting a dynamic range of the digital data extracted by the extracting means based on the maximum value detected by the maximum value detecting means and the minimum value detected by the minimum value detecting means;
Generating means for subtracting the minimum value detected by the minimum value detecting means from the digital data extracted by the extracting means to generate minimum value removal data;
The quantization means for quantizing the minimum value removal data generated by the generating means by a quantization step determined according to the dynamic range detected by the dynamic range detecting means. The data encoding apparatus according to 1. 上記量子化手段は、上記ダイナミックレンジに応じて、量子化ビット数を変化させる
ことを特徴とする請求項１１に記載のデータ符号化装置。12. The data encoding apparatus according to claim 11, wherein the quantization means changes the number of quantization bits according to the dynamic range. 上記符号化手段は、上記デジタルデータに対してデータ圧縮符号化を行う
ことを特徴とする請求項１に記載のデータ符号化装置。The data encoding apparatus according to claim 1, wherein the encoding unit performs data compression encoding on the digital data. データを符号化するデータ符号化装置において、
デジタルデータが入力される入力手段と、
上記入力手段に入力されるデジタルデータの位相をずらす位相ずらし手段と、上記位相ずらし手段で位相がずらされたデジタルデータを符号化する符号化手段と
を備えることを特徴とするデータ符号化装置。In a data encoding device for encoding data,
An input means for inputting digital data;
A data encoding apparatus comprising: phase shifting means for shifting the phase of digital data input to the input means; and encoding means for encoding digital data whose phase is shifted by the phase shifting means. 上記符号化手段から出力される符号化データを復号化する復号化手段と、
上記復号化手段から出力されるデジタルデータをアナログデータに変換するデジタル・アナログ変換手段をさらに備える
ことを特徴とする請求項１４に記載のデータ符号化装置。Decoding means for decoding encoded data output from the encoding means;
15. The data encoding apparatus according to claim 14, further comprising digital / analog conversion means for converting digital data output from the decoding means into analog data. データを符号化する符号化装置において、
デジタルデータが入力される入力手段と、
上記入力手段に入力されるデジタルデータを符号化する第１の符号化手段と、
上記第１の符号化手段で符号化されたデジタルデータをさらに符号化する第２の符号化手段と、
上記第２の符号化手段で符号化されたデジタルデータをさらに符号化する第３の符号化手段とを備え、
上記第１の符号化手段、上記第２の符号化手段および上記第３の符号化手段の出力データは、上記入力手段に入力される上記デジタルデータの位相がずれることによって劣化する
ことを特徴とするデータ符号化装置。In an encoding device for encoding data,
An input means for inputting digital data;
First encoding means for encoding digital data input to the input means;
Second encoding means for further encoding the digital data encoded by the first encoding means;
And third encoding means for further encoding the digital data encoded by the second encoding means,
The output data of the first encoding unit, the second encoding unit, and the third encoding unit is deteriorated by a phase shift of the digital data input to the input unit. A data encoding device. 上記第１の符号化手段は、上記デジタルデータに対してサブサンプリングによる符号化を行い、
上記第２の符号化手段は、
上記第１の符号化手段で符号化されたデジタルデータから所定範囲のデジタルデータを抽出する抽出手段と、
上記抽出手段で抽出されたデジタルデータの最大値を検出する最大値検出手段と、
上記抽出手段で抽出されたデジタルデータの最小値を検出する最小値検出手段と、
上記最大値検出手段で検出された最大値および上記最小値検出手段で検出された最小値に基づいて、上記抽出手段で抽出されたデジタルデータのダイナミックレンジを検出するダイナミックレンジ検出手段と、
上記抽出手段で抽出されたデジタルデータから上記最小値検出手段で検出された最小値を減算して最小値除去データを生成する生成手段と、
上記生成手段で生成された最小値除去データを、上記ダイナミックレンジ検出手段で検出されたダイナミックレンジに応じて決定される量子化ステップにより量子化する量子化手段とを有する
ことを特徴とする請求項１６に記載のデータ符号化装置。The first encoding means performs encoding by sub-sampling on the digital data,
The second encoding means includes:
Extracting means for extracting a predetermined range of digital data from the digital data encoded by the first encoding means;
Maximum value detecting means for detecting the maximum value of the digital data extracted by the extracting means;
Minimum value detection means for detecting the minimum value of the digital data extracted by the extraction means;
A dynamic range detecting means for detecting a dynamic range of the digital data extracted by the extracting means based on the maximum value detected by the maximum value detecting means and the minimum value detected by the minimum value detecting means;
Generating means for subtracting the minimum value detected by the minimum value detecting means from the digital data extracted by the extracting means to generate minimum value removal data;
The quantization means for quantizing the minimum value removal data generated by the generating means by a quantization step determined according to the dynamic range detected by the dynamic range detecting means. 16. The data encoding device according to 16. 上記第３の符号化手段は、上記デジタルデータに対して変換符号化を行う
ことを特徴とする請求項１７に記載のデータ符号化装置。The data encoding apparatus according to claim 17, wherein the third encoding unit performs transform encoding on the digital data. データを符号化するデータ符号化装置において、
デジタルデータが入力される入力手段と、
上記入力手段に入力されるデジタルデータに対してサブサンプリングによる符号化を行う第１の符号化手段と、
上記第１の符号化手段で符号化されたデジタルデータに対して変換符号化を行う第２の符号化手段と
を備えることを特徴とするデータ符号化装置。In a data encoding device for encoding data,
An input means for inputting digital data;
First encoding means for performing sub-sampling encoding on digital data input to the input means;
A data encoding apparatus comprising: second encoding means for performing transform encoding on the digital data encoded by the first encoding means. 上記デジタルデータは画像データであって、
上記第１の符号化手段は、ラインオフセットサブサンプリングを行うと共に、連続する２ライン毎に該２ラインに対応したデジタルデータを構成する画素データを交互に配置して新たなデジタルデータを作成する
ことを特徴とする請求項１９に記載のデータ符号化装置。The digital data is image data,
The first encoding means performs line offset sub-sampling and creates new digital data by alternately arranging pixel data constituting digital data corresponding to the two lines for every two consecutive lines. The data encoding apparatus according to claim 19. データを符号化するデータ符号化装置において、
デジタルデータが入力される入力手段と、
上記入力手段に入力されるデジタルデータに対してサブサンプリングによる符号化を行う第１の符号化手段と、
上記第１の符号化手段で符号化されたデジタルデータをさらに符号化する第２の符号化手段とを備え、
上記第２の符号化手段は、
上記第１の符号化手段で符号化されたデジタルデータから所定範囲のデジタルデータを抽出する抽出手段と、
上記抽出手段で抽出されたデジタルデータの最大値を検出する最大値検出手段と、
上記抽出手段で抽出されたデジタルデータの最小値を検出する最小値検出手段と、
上記最大値検出手段で検出された最大値および上記最小値検出手段で検出された最小値に基づいて、上記抽出手段で抽出されたデジタルデータのダイナミックレンジを検出するダイナミックレンジ検出手段と、
上記抽出手段で抽出されたデジタルデータから上記最小値検出手段で検出された最小値を減算して最小値除去データを生成する生成手段と、
上記生成手段で生成された最小値除去データを、上記ダイナミックレンジ検出手段で検出されたダイナミックレンジに応じて決定される量子化ステップにより量子化する量子化手段とを有する
ことを特徴とするデータ符号化装置。In a data encoding device for encoding data,
An input means for inputting digital data;
First encoding means for performing sub-sampling encoding on digital data input to the input means;
Second encoding means for further encoding the digital data encoded by the first encoding means,
The second encoding means includes:
Extracting means for extracting a predetermined range of digital data from the digital data encoded by the first encoding means;
Maximum value detecting means for detecting the maximum value of the digital data extracted by the extracting means;
Minimum value detection means for detecting the minimum value of the digital data extracted by the extraction means;
A dynamic range detecting means for detecting a dynamic range of the digital data extracted by the extracting means based on the maximum value detected by the maximum value detecting means and the minimum value detected by the minimum value detecting means;
Generating means for subtracting the minimum value detected by the minimum value detecting means from the digital data extracted by the extracting means to generate minimum value removal data;
A data code comprising: quantization means for quantizing the minimum value removal data generated by the generation means by a quantization step determined according to the dynamic range detected by the dynamic range detection means Device. 上記デジタルデータは画像データであって、
上記第１の符号化手段は、ラインオフセットサブサンプリングを行うと共に、連続する２ライン毎に該２ラインに対応したデジタルデータを構成する画素データを交互に配置して新たなデジタルデータを作成する
ことを特徴とする請求項２１に記載のデータ符号化装置。The digital data is image data,
The first encoding means performs line offset sub-sampling and creates new digital data by alternately arranging pixel data constituting digital data corresponding to the two lines for every two consecutive lines. The data encoding apparatus according to claim 21, wherein: データを符号化するデータ符号化方法において、
アナログデータが入力される入力工程と、
上記入力されたアナログデータをデジタルデータに変換するアナログ・デジタル変換工程と、
上記変換されたデジタルデータの位相をずらす位相ずらし工程と、
上記位相がずらされたデジタルデータを符号化する符号化工程と
を備えることを特徴とするデータ符号化方法。In a data encoding method for encoding data,
An input process in which analog data is input;
An analog / digital conversion process for converting the input analog data into digital data;
A phase shifting step for shifting the phase of the converted digital data;
A data encoding method comprising: an encoding step of encoding the digital data whose phase is shifted. データを符号化するデータ符号化方法において、
デジタルデータが入力される入力工程と、
上記入力されたデジタルデータの位相をずらす位相ずらし工程と、
上記位相がずらされたデジタルデータを符号化する符号化工程と
を備えることを特徴とするデータ符号化方法。In a data encoding method for encoding data,
An input process in which digital data is input;
A phase shifting step of shifting the phase of the input digital data;
A data encoding method comprising: an encoding step of encoding the digital data whose phase is shifted. データを出力するデータ出力装置において、
符号化されたデジタルデータを出力するデータ出力手段と、
上記データ出力手段から出力されるデジタルデータを復号化する復号化手段と、
上記復号化手段で得られるデジタルデータに対応した同期情報に基づいて同期信号を発生する同期信号発生手段と、
上記同期信号発生手段で発生される同期信号および上記復号化手段から出力されるデジタルデータの位相を相対的にずらす位相ずらし手段と
上記位相ずらし手段で相対的に位相がずらされた同期信号およびデジタルデータを合成する合成手段と
を備えることを特徴とするデータ出力装置。In a data output device that outputs data,
Data output means for outputting encoded digital data;
Decoding means for decoding the digital data output from the data output means;
Synchronization signal generating means for generating a synchronization signal based on synchronization information corresponding to digital data obtained by the decoding means;
The synchronization signal generated by the synchronization signal generating means and the phase of the digital data output from the decoding means are relatively shifted, and the synchronization signal and the digital signal whose phases are relatively shifted by the phase shifting means. A data output device comprising: a combining unit that combines data. 上記データ出力手段は、記録媒体より上記デジタルデータを再生して出力する
ことを特徴とする請求項２５に記載のデータ出力装置。26. The data output device according to claim 25, wherein the data output means reproduces and outputs the digital data from a recording medium. 上記合成手段から出力されるデジタルデータをアナログデータに変換するデジタル・アナログ変換手段をさらに備える
ことを特徴とする請求項２５に記載のデータ出力装置。26. The data output device according to claim 25, further comprising digital / analog conversion means for converting digital data output from the synthesizing means into analog data. 上記位相ずらし手段は、上記位相のずらし幅を固定とする
ことを特徴とする請求項２５に記載のデータ出力装置。26. The data output device according to claim 25, wherein the phase shifting means fixes the phase shifting width. 上記位相ずらし手段は、上記位相のずらし幅をランダムとする
ことを特徴とする請求項２５に記載のデータ出力装置。26. The data output device according to claim 25, wherein the phase shift means randomizes the phase shift width. 上記符号化されたデジタルデータは、サブサンプリングによる符号化を行うことで得られたデジタルデータである
ことを特徴とする請求項２５に記載のデータ出力装置。26. The data output device according to claim 25, wherein the encoded digital data is digital data obtained by performing encoding by sub-sampling. 上記符号化されたデジタルデータは、変換符号化を行うことで得られたデジタルデータである
ことを特徴とする請求項２５に記載のデータ出力装置。26. The data output device according to claim 25, wherein the encoded digital data is digital data obtained by performing transform encoding. 上記符号化されたデジタルデータは、符号化手段で符号化されて得られたデジタルデータであり、
上記符号化手段は、
符号化前のデジタルデータから所定範囲のデジタルデータを抽出する抽出手段と、
上記抽出手段で抽出されたデジタルデータの最大値を検出する最大値検出手段と、
上記抽出手段で抽出されたデジタルデータの最小値を検出する最小値検出手段と、
上記最大値検出手段で検出された最大値および上記最小値検出手段で検出された最小値に基づいて、上記抽出手段で抽出されたデジタルデータのダイナミックレンジを検出するダイナミックレンジ検出手段と、
上記抽出手段で抽出されたデジタルデータから上記最小値検出手段で検出された最小値を減算して最小値除去データを生成する生成手段と、
上記生成手段で生成された最小値除去データを、上記ダイナミックレンジ検出手段で検出されたダイナミックレンジに応じて決定される量子化ステップにより量子化する量子化手段とを有する
ことを特徴とする請求項２５に記載のデータ出力装置。The encoded digital data is digital data obtained by encoding by an encoding means,
The encoding means is
Extraction means for extracting a predetermined range of digital data from the digital data before encoding;
Maximum value detecting means for detecting the maximum value of the digital data extracted by the extracting means;
Minimum value detection means for detecting the minimum value of the digital data extracted by the extraction means;
A dynamic range detecting means for detecting a dynamic range of the digital data extracted by the extracting means based on the maximum value detected by the maximum value detecting means and the minimum value detected by the minimum value detecting means;
Generating means for subtracting the minimum value detected by the minimum value detecting means from the digital data extracted by the extracting means to generate minimum value removal data;
The quantization means for quantizing the minimum value removal data generated by the generating means by a quantization step determined according to the dynamic range detected by the dynamic range detecting means. 25. The data output device according to 25. データを出力するデータ出力方法において、
符号化されたデジタルデータを出力するデータ出力工程と、
上記出力されたデジタルデータを復号化する復号化工程と、
上記復号化されて得られたデジタルデータに対応した同期情報に基づいて同期信号を発生する同期信号発生工程と、
上記発生された同期信号および上記復号化されて得られたデジタルデータの相対的な位相をずらす位相ずらし工程と
上記相対的な位相がずらされた同期信号およびデジタルデータを合成する合成工程と
を備えることを特徴とするデータ出力方法。In the data output method for outputting data,
A data output process for outputting encoded digital data;
A decoding step of decoding the output digital data;
A synchronization signal generating step for generating a synchronization signal based on the synchronization information corresponding to the digital data obtained by the decoding;
A phase shifting step of shifting the relative phase of the generated synchronization signal and the decoded digital data, and a synthesis step of combining the synchronization signal and the digital data shifted in relative phase. A data output method characterized by the above.
JP2003081469A 2003-03-24 2003-03-24 Data encoding device, data encoding method, data output device, and data output method Expired - Fee Related JP3772846B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003081469A JP3772846B2 (en) 2003-03-24 2003-03-24 Data encoding device, data encoding method, data output device, and data output method
PCT/JP2004/003990 WO2004086758A1 (en) 2003-03-24 2004-03-23 Data encoding apparatus, data encoding method, data output apparatus, data output method, signal processing system, signal processing apparatus, signal processing method, data decoding apparatus, and data decoding method
EP04722714A EP1608164A1 (en) 2003-03-24 2004-03-23 Data encoding apparatus, data encoding method, data output apparatus, data output method, signal processing system, signal processing apparatus, signal processing method, data decoding apparatus, and data decoding method
KR1020057017808A KR101029396B1 (en) 2003-03-24 2004-03-23 Data encoding apparatus, data encoding method, data decoding apparatus, and data decoding method
CN200910002105XA CN101510979B (en) 2003-03-24 2004-03-23 Data encoding and decoding device and method, system and method for processing signal
CNB2004800079427A CN100481917C (en) 2003-03-24 2004-03-23 Data encoding apparatus and method, data output apparatus and method, signal processing system, apparatus, and method, and data decoding apparatus and method
US10/550,731 US7945102B2 (en) 2003-03-24 2004-03-23 Data encoding apparatus, data encoding method, data output apparatus, data output method, signal processing system, signal processing apparatus, signal processing method, data decoding apparatus, and data decoding method
TW093107921A TWI250803B (en) 2003-03-24 2004-03-24 Data encoding device and data encoding method, data output device and data output method, signal processing system, signal processing device and signal processing method and data decoding device and data decoding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003081469A JP3772846B2 (en) 2003-03-24 2003-03-24 Data encoding device, data encoding method, data output device, and data output method

Publications (2)

Publication Number Publication Date
JP2004289685A JP2004289685A (en) 2004-10-14
JP3772846B2 true JP3772846B2 (en) 2006-05-10

Family

ID=33295023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003081469A Expired - Fee Related JP3772846B2 (en) 2003-03-24 2003-03-24 Data encoding device, data encoding method, data output device, and data output method

Country Status (2)

Country Link
JP (1) JP3772846B2 (en)
CN (2) CN101510979B (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217403A (en) * 2005-02-04 2006-08-17 Sony Corp Coding apparatus and method, decoding apparatus and method, recording medium, program, image processing system, and image processing method
JP4716086B2 (en) * 2005-02-04 2011-07-06 ソニー株式会社 Encoding apparatus and method, recording medium, program, and image processing system
JP2006217406A (en) * 2005-02-04 2006-08-17 Sony Corp Coding apparatus and method, decoding apparatus and method, recording medium, program, and image processing system and method
JP4697519B2 (en) * 2005-02-04 2011-06-08 ソニー株式会社 Encoding apparatus and method, decoding apparatus and method, image processing system, recording medium, and program
JP4556124B2 (en) 2005-02-04 2010-10-06 ソニー株式会社 Encoding apparatus and method, decoding apparatus and method, image processing system, recording medium, and program
JP4552677B2 (en) * 2005-02-04 2010-09-29 ソニー株式会社 Encoding apparatus and method, decoding apparatus and method, information processing system, recording medium, and program
JP4696577B2 (en) * 2005-02-04 2011-06-08 ソニー株式会社 Encoding apparatus and method, decoding apparatus and method, recording medium, program, image processing system and method
JP4573110B2 (en) * 2005-02-07 2010-11-04 ソニー株式会社 Encoding apparatus and method, recording medium, program, and image processing system
JP4556694B2 (en) * 2005-02-07 2010-10-06 ソニー株式会社 Encoding apparatus and method, recording medium, program, and image processing system
JP4725127B2 (en) 2005-02-16 2011-07-13 ソニー株式会社 Decoding apparatus and method, recording medium, and program
JP4581733B2 (en) * 2005-02-17 2010-11-17 ソニー株式会社 Encoding apparatus and method, decoding apparatus and method, recording medium, program, and image processing system
JP4561401B2 (en) * 2005-02-25 2010-10-13 ソニー株式会社 Data conversion apparatus and method, data reverse conversion apparatus and method, information processing system, recording medium, and program
JP4742614B2 (en) * 2005-02-25 2011-08-10 ソニー株式会社 Data conversion apparatus and method, data reverse conversion apparatus and method, information processing system, recording medium, and program
JP4591767B2 (en) * 2005-02-28 2010-12-01 ソニー株式会社 Encoding apparatus and method, decoding apparatus and method, image processing system, recording medium, and program
JP4577043B2 (en) * 2005-02-28 2010-11-10 ソニー株式会社 Image processing apparatus and method, recording medium, and program
JP2006238375A (en) * 2005-02-28 2006-09-07 Sony Corp Apparatus and method for coding image data, apparatus and method for decoding image data, image processing system and method, recording medium, and program
JP5618128B2 (en) * 2010-02-22 2014-11-05 ソニー株式会社 Encoding apparatus, encoding method, and program
CN109581894B (en) * 2018-11-13 2021-06-15 苏州灵猴机器人有限公司 High-precision analog quantity transmission system and method based on signal combination

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252706B2 (en) * 1995-07-21 2002-02-04 ソニー株式会社 Video signal reproduction method and apparatus, and signal transmission method and apparatus
JP3778236B2 (en) * 1996-10-22 2006-05-24 ソニー株式会社 Video signal transmission method, video signal output method, video signal output device, and additional information detection device
WO1998031151A1 (en) * 1997-01-10 1998-07-16 Matsushita Electric Industrial Co., Ltd. Image processing method, image processing device, and data recording medium
JP4240554B2 (en) * 1997-07-11 2009-03-18 ソニー株式会社 Image encoding apparatus, image encoding method, image decoding apparatus, and image decoding method

Also Published As

Publication number Publication date
CN101510979A (en) 2009-08-19
CN100481917C (en) 2009-04-22
CN101510979B (en) 2011-06-22
CN1765127A (en) 2006-04-26
JP2004289685A (en) 2004-10-14

Similar Documents

Publication Publication Date Title
JP3772846B2 (en) Data encoding device, data encoding method, data output device, and data output method
US7945102B2 (en) Data encoding apparatus, data encoding method, data output apparatus, data output method, signal processing system, signal processing apparatus, signal processing method, data decoding apparatus, and data decoding method
US5546461A (en) Scramble system for use in digital video signal recording and reproducing system or transmission and receiving system, comprising scramble apparatus and descramble apparatus
EP0649261B1 (en) Image data processing and encrypting apparatus
JP3039836B2 (en) Television integrated video tape recorder
US6301304B1 (en) Architecture and method for inverse quantization of discrete cosine transform coefficients in MPEG decoders
JP4734168B2 (en) Image decoding apparatus and image decoding method
JPH1175180A (en) Image processing device and method, and transmission medium and method
JPH05137113A (en) Digital vtr
JP2006217340A (en) Coding apparatus and method, decoding apparatus and method, information processing system and method, recording medium, and program
JP3149331B2 (en) Digital image data processing device
JP2000115581A (en) Video signal processor
JP4029758B2 (en) Image data encoding apparatus and encoding method, and image data encoding / decoding system and encoding / decoding method
KR20060092133A (en) Coding apparatus and method, decoding apparatus and method, image processing system, image processing method, recording medium, and program
JP3906822B2 (en) Encoding apparatus and encoding method
JP4099600B2 (en) Signal processing system, signal processing apparatus and signal processing method, encoding apparatus and encoding method, and decoding apparatus and decoding method
JP4035890B2 (en) Image processing apparatus and method, and recording medium
JP3716842B2 (en) Data encoding apparatus, data encoding method, and program
JPS6370682A (en) High efficiency coding device for component signal
JP2591437B2 (en) High-definition video signal encoding / decoding device
JP2007295226A (en) Video processor
JP2835740B2 (en) Encoding device
JP4120900B2 (en) Image processing apparatus and method, and recording medium
JP3946177B2 (en) Video encoding apparatus and decoding apparatus
JP4265143B2 (en) Video signal output method, digital signal output apparatus, image processing apparatus, image processing method, information recording medium, and computer program

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees