JP3771862B2 - 半導体デバイス劣化診断装置 - Google Patents
半導体デバイス劣化診断装置 Download PDFInfo
- Publication number
- JP3771862B2 JP3771862B2 JP2002095043A JP2002095043A JP3771862B2 JP 3771862 B2 JP3771862 B2 JP 3771862B2 JP 2002095043 A JP2002095043 A JP 2002095043A JP 2002095043 A JP2002095043 A JP 2002095043A JP 3771862 B2 JP3771862 B2 JP 3771862B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor device
- measurement
- leakage current
- deterioration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ダイオードやサイリスタあるいはＩＧＢＴ等の半導体デバイスの耐圧の経年劣化や故障を診断するための半導体デバイス劣化診断装置に関するものである。
【０００２】
【従来の技術】
発電所や変電所では、整流装置や発電機励磁装置などの主回路交直変換部にダイオードやサイリスタあるいはＩＧＢＴなどの半導体デバイスが使用されている。このような半導体デバイスは、一般に定格電圧が降伏電圧よりも低い値に設定されており、良好なオフ特性、すなわち降伏電圧以下の印加電圧では電流が殆ど流れない特性を有している。しかしながら、上記装置に使用されて長期間経過した半導体デバイスでは、経年劣化などによって降伏電圧が低下する場合がある。そして、降伏電圧が定格電圧よりも低くなると、回路中で短絡現象を引き起こして過渡電流が流れ、その半導体デバイスを使用している上記装置の運転停止や損傷に至る虞がある。
【０００３】
そこで従来より、上述のような降伏電圧の低下を検出して半導体デバイスの劣化を診断するために、半導体デバイスの降伏電圧近傍であって降伏電圧よりも低いレベルに耐圧を設定し、上記装置の定期点検等で耐圧を測定することにより半導体デバイスの劣化診断を行っている。具体的には、非導通状態における半導体デバイスの逆方向電圧−電流特性から耐圧を求め、劣化診断を行う劣化診断手法が一般的に用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来の劣化診断手法で半導体デバイスの耐圧を正確に求めるためには、定格電圧以上の高電圧を半導体デバイスに印加する必要があり、劣化診断時に半導体デバイスに過度の電圧ストレスを与えることとなって、半導体デバイスが損傷や破壊されてしまう虞があった。
【０００５】
本発明は上記事情に鑑みて為されたものであり、その目的は、定格電圧以下の印加電圧であっても耐圧の劣化を精度よく診断できる半導体デバイス劣化診断装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、段階的に上昇する直流電圧に低周波の交流電圧を重畳してなる測定電圧を診断対象の半導体デバイスに対して印加する測定電圧印加手段と、半導体デバイスに印加される測定電圧の交流成分を検出する電圧検出手段と、半導体デバイスに流れるリーク電流の交流成分を検出する電流検出手段と、測定電圧の交流成分とリーク電流の交流成分との位相差を計測する位相差計測手段と、計測された位相差と測定電圧並びにリーク電流の各交流成分の検出値に基づいて半導体デバイスのリアクタンスを求める演算手段と、演算手段で求めたリアクタンスに基づいて半導体デバイスの耐圧の劣化度合いを判断する劣化判断手段とを備えたことを特徴とする。
【０００７】
請求項２の発明は、請求項１の発明において、電流検出手段から出力される検出信号より高周波ノイズを除去する低域通過フィルタを備えたことを特徴とする。
【０００８】
請求項３の発明は、請求項１又は２の発明において、低周波の発振信号を出力する発振器と、入力電圧を昇圧した直流電圧の電圧レベルを発振器から出力される発振信号に応じて変化させることにより測定電圧を生成する電源部とで測定電圧印加手段を構成したことを特徴とする。
【０００９】
【発明の実施の形態】
まず、本発明に係る半導体デバイス劣化診断装置の動作原理について説明する。一般にダイオードやサイリスタなどの半導体デバイスに逆方向電圧を印加した場合、あるいはオフ状態で順方向電圧を印加した場合の等価回路は、半導体デバイスの内部抵抗Ｒｓと接合容量Ｃｊの並列回路で表される。この半導体デバイスに、例えば低周波の交流電圧Ｖacが重畳された直流電圧Ｖdcが逆方向に印加されると、半導体デバイスのｐｎ接合の空乏層が有する接合容量Ｃｊのために、図２に示すように半導体デバイスに流れるリーク電流の交流成分Ｉracは、交流電圧Ｖacに対して位相差θだけ位相が進むこととなる。
【００１０】
ここで、リーク電流Ｉｒは下記式（１）で示すように交流成分Ｉracと直流成分Ｉrdcの和で表され、各成分Ｉrac，Ｉrdcは、半導体デバイスを含めた測定回路のインピーダンスをＺ、測定回路の線路抵抗をＲｏとしてそれぞれ下記式（２），（３）で表される。
【００１１】
Ｉｒ＝Ｉrac＋Ｉrdc …（１）
Ｉrac＝Ｖac／Ｚ …（２）
Ｉrdc＝Ｖdc／（Ｒｏ＋Ｒｓ） …（３）
上述のように半導体デバイスの等価回路が内部抵抗Ｒｓと接合容量Ｃｊの並列回路で表されることから、測定回路の線路リアクタンスをＬｏとすれば、インピーダンスＺの実数部Ｒ及び虚数部（リアクタンス）Ｘはそれぞれ下記式（４），（５）で表され、位相差θは式（６）で表される。
【００１２】
Ｒ＝Ｒｏ＋Ｒｓ／（１＋ω2・Ｃｊ2・Ｒｓ2） …（４）
Ｘ＝ω｛Ｌｏ−Ｃｊ・Ｒｓ2／（１＋ω2・Ｃｊ2・Ｒｓ2）｝ …（５）
但し、ω＝２πｆ、ｆは交流電圧Ｖacの周波数とする。
【００１３】
θ＝tan-1（−Ｘ／Ｒ） …（６）
なお、交流電圧Ｖacの周波数ｆが低ければ、上記式（５）の右辺第１項は第２項に比較してほぼ無視できるレベルであるから、上記式（５）で表されるリアクタンスＸを半導体デバイスのリアクタンスとみなしても特に支障はない。
【００１４】
ここで、半導体デバイスの耐圧が劣化するということは、内部抵抗Ｒｓが減少することを意味しており、上記式（５）で表されるリアクタンスＸには内部抵抗Ｒｓの２乗の項が分子に含まれているため、内部抵抗Ｒｓの変化に応じてリアクタンスＸが大きく変化する、すなわち、高い感度を有していると考えられる。図３及び図４は、交流電圧Ｖacの周波数ｆを２０［Ｈｚ］として内部抵抗Ｒｓ及び接合容量Ｃｊの変化に対するリアクタンスＸの絶対値｜Ｘ｜並びにインピーダンスＺの絶対値｜Ｚ｜がそれぞれどのように変化するかをシミュレーションしたグラフを示しており、リアクタンスＸ並びにインピーダンスＺの何れも内部抵抗Ｒｓの減少に伴って絶対値が低下することが判る。但し、図３と図４を見比べると、インピーダンスＺに比較してリアクタンスＸの変化率の方が大きいので、劣化診断にはリアクタンスＸを用いる方が望ましいと考えられる。
【００１５】
而して、半導体デバイス（例えば、ダイオード）に逆方向に印加する直流電圧Ｖdcのレベルを段階的に上昇させると、ｐｎ接合付近に広がる空乏層の幅ｄが印加電圧に応じて拡大するため、下記式（７）で表される接合容量Ｃｊは減少することになる。
【００１６】
Ｃｊ＝εＳ／ｄ 但し、ε：誘電率、Ｓ：空乏層の面積 …（７）
これに対して内部抵抗Ｒｓは、印加電圧がある程度のレベルまで上昇しないと減少しない。したがって、耐圧が劣化していない正常品では、印加電圧（直流電圧Ｖdc）の上昇に伴って図３の矢印Ａに示すようにリアクタンスＸの絶対値｜Ｘ｜が単調増加するものと考えられる。これに対して耐圧が劣化した劣化品では、印加電圧の上昇に伴って空乏層の幅ｄがある限界まで広がった後に内部抵抗Ｒｓが減少することになるため、図３の矢印Ｂに示すように接合容量Ｃｊがある程度減少した後に内部抵抗Ｒｓが大幅に減少するものと考えられる。なお、図５は交流電圧Ｖacの周波数ｆを１０００［Ｈｚ］としたときの内部抵抗Ｒｓ及び接合容量Ｃｊの変化に対するリアクタンスＸの絶対値｜Ｘ｜がどのように変化するかをシミュレーションしたグラフを示している。図５から明らかなように内部抵抗Ｒｓの変化に対するリアクタンスＸの絶対値｜Ｘ｜の変化率が著しく小さくなっている。つまり、劣化診断の精度を高めるためには、半導体デバイスに印加する測定電圧の周波数（交流電圧Ｖacの周波数ｆ）はある程度まで低い値に設定する必要がある。
【００１７】
而して、リーク電流の交流成分Ｉracと交流電圧Ｖacとの位相差θからリアクタンスＸを求め、直流電圧Ｖdcの上昇に伴うリアクタンスＸの変化に基づいて半導体デバイスの劣化度合いを診断することができるものであり、本発明者らは、診断時に半導体デバイスに印加する測定電圧（交流電圧Ｖacを直流電圧Ｖdcに重畳した電圧）を定格電圧まで上昇させる必要がなく、半導体デバイスに加える電圧ストレスが抑制できることを実験的に確認している（２００１年１０月３日 社団法人電気学会発行の電気学会研究会資料 電力技術・電力系統技術合同研究会 ３７頁〜４２頁参照）。
【００１８】
以下、上記原理を用いた半導体デバイス劣化診断装置の実施形態について詳細に説明する。
【００１９】
（実施形態１）
図１に本実施形態のブロック図を示す。本実施形態の半導体デバイス劣化診断装置は、正弦波からなる低周波の発振信号（交流電圧Ｖac）を出力する発振回路（発振器）２と、発振回路２から出力される発振信号を直流電圧Ｖdcに重畳させて測定電圧Ｖｘを得る重畳回路３と、重畳回路３から出力される測定電圧Ｖｘを増幅する増幅回路４と、診断対象の半導体デバイス（ダイオードやサイリスタなど）１に逆方向（あるいはオフ状態で順方向）に測定電圧Ｖｘを印加したときに流れるリーク電流Ｉｒを検出するリーク電流検出回路５と、交流電圧Ｖacの実効値を検出する交流電圧検出回路６と、リーク電流検出回路５で検出されるリーク電流の交流成分（以下、「交流リーク電流」と呼ぶ）Ｉracの瞬時値と交流電圧Ｖacの瞬時値との差分ΔＩＶの実効値を検出する差分検出回路７と、上記各回路の制御並びに各検出値から位相差θやリアクタンスＸ等を求める演算処理を行う演算処理ブロック１０とを備える。
【００２０】
発振回路２は、例えばダイレクト・ディジタル・シンセサイザ（ＤＤＳ）で構成され、演算処理ブロック１０から与えられる指令に応じた周波数及び振幅レベルの正弦波の発振信号（交流電圧Ｖac）を作成するものである。なお、上記ＤＤＳは従来周知のものであって、ＲＯＭに予め書き込まれている波形データを一定のクロックにより読み取り、その波形データをＤ／Ａ変換してアナログ波を出力するデバイスである。そして、発振回路２から出力される交流電圧Ｖacを重畳回路３において演算処理ブロック１０から出力される直流電圧Ｖdcに重畳して測定電圧Ｖｘが作成され、さらに増幅回路４で増幅された測定電圧Ｖｘが半導体デバイス１に印加される。
【００２１】
リーク電流検出回路５は、半導体デバイス１と直列に接続された検出抵抗Ｒｘと、リーク電流Ｉｒのレベルに応じた検出抵抗Ｒｘの両端電圧を増幅する増幅器５ａと、増幅器５ａの出力（検出信号）を増幅する絶縁増幅器５ｂと、絶縁増幅器５ｂで増幅された検出信号に含まれる高周波ノイズを除去するローパスフィルタ（カットオフ周波数：１０［ｋＨｚ］）５ｃと、高周波ノイズが除去された検出信号から交流リーク電流Ｉracの成分を除去してリーク電流Ｉｒの直流成分（以下、「直流リーク電流」と呼ぶ）Ｉrdcの検出値ＭIrdcを得るローパスフィルタ（カットオフ周波数：１［Ｈｚ］）５ｄと、高周波ノイズが除去された検出信号から直流リーク電流Ｉrdcの成分を除去するハイパスフィルタ（カットオフ周波数：０．１［Ｈｚ］）５ｅと、バッファ５ｆと、バッファ５ｆを介して入力される交流リーク電流Ｉracの検出信号の検出値（実効値）ＭIracを出力するＤＣコンバータ（いわゆるＲＭＳ−ＤＣコンバータ）５ｇとを具備する。また、交流電圧検出回路６は、バッファ６ａと、バッファ６ａを介して入力される交流電圧Ｖａｃの検出値（実効値）ＭVacを出力するＤＣコンバータ（いわゆるＲＭＳ−ＤＣコンバータ）６ｂとを具備する。さらに、差分検出回路７は、交流電圧Ｖacと、リーク電流検出回路５のハイパスフィルタ５ｅから出力される交流リーク電流Ｉracの検出信号とを差動増幅する差動増幅器７ａと、差動増幅器７ａの出力から差分ΔＩＶの検出値（実効値）ＭΔ IVを求めるＤＣコンバータ（いわゆるＲＭＳ−ＤＣコンバータ）７ｂとを具備する。
【００２２】
演算処理ブロック１０はマイクロコンピュータを主構成要素とし、診断対象の半導体デバイス１に対して印加する測定電圧Ｖｘを制御する制御部１１と、制御部１１から発振回路２に対して発振信号の波形や周波数を決定する指令をディジタル信号で与える入出力部１２と、制御部１１から発振回路２に対して与えられる発振信号の振幅を決定する指令をアナログ信号に変換して出力するとともに、制御部１１から出力される指令に応じた直流電圧Ｖdcを重畳回路３に対して出力するＤ／Ａ変換部１３と、リーク電流検出回路５、交流電圧検出回路６並びに差分検出回路７からそれぞれ検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVを取り込んでディジタル値に変換するＡ／Ｄ変換部１４と、Ａ／Ｄ変換部１４でディジタル値に変換された上記各検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVより位相差θやリアクタンスＸの絶対値｜Ｘ｜等を演算する演算部１５と、演算部１５で求めたリアクタンスＸの絶対値｜Ｘ｜に基づいて半導体デバイス１の耐圧の劣化度合いを判断する劣化判断部１６とを具備する。但し、制御部１１、演算部１５並びに劣化判断部１６は、マイクロコンピュータで後述する劣化診断用プログラムを実行することによって実現されるものである。
【００２３】
次に、図６のフローチャートを参照し、定格電圧が６００Ｖの半導体デバイス１（ダイオード）の劣化診断を行う場合の動作を説明する。
【００２４】
まず、上記劣化診断用プログラムが起動すると診断に必要なパラメータ、例えば、交流電圧Ｖacの周波数及び実効値、直流電圧Ｖdcの開始電圧、終了電圧並びに開始電圧から終了電圧まで上昇させる際のステップ電圧などを設定する初期化処理が行われ（ステップ１）、続いて制御部１１がＤ／Ａ変換部１３を通じて重畳回路３に指令を与えることで直流電圧Ｖdcが開始電圧に設定される（ステップ２）。そして、開始電圧（例えば、１００Ｖ）に設定された直流電圧Ｖdcに交流電圧Ｖacが重畳され且つ増幅された測定電圧Ｖｘが半導体デバイス１に印加されて上記各検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVの計測が行われる（ステップ３）。演算部１５では、Ａ／Ｄ変換部１４から複数回（例えば、１６回）取り込んだ各検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVの平均値をそれぞれの検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVのデータとし、これらのデータから位相差θ、リアクタンスＸの絶対値｜Ｘ｜並びにインピーダンスＺの実数成分Ｒをそれぞれ演算する（ステップ４）。具体的には、交流リーク電流Ｉracの検出値ＭIrac、交流電圧Ｖacの検出値ＭVac並びに両者の差分ΔＩＶの検出値ＭΔ IVに余弦定理を適用することによって、下式のように位相差θを求める。
【００２５】
θ＝cos-1｛（ＭVac 2＋ＭIrac 2−ＭΔ IV 2）／（２×ＭIrac×ＭVac）｝
また、上式より求めた位相差θから下式によりリアクタンスＸの絶対値｜Ｘ｜及びインピーダンスＺの実数成分Ｒを求める。
【００２６】
｜Ｘ｜＝ＭVac×sinθ／ＭIrac
Ｒ＝ＭVac×cosθ／ＭIrac
ここで、リーク電流、すなわち交流リーク電流Ｉracの検出値ＭIracと直流リーク電流Ｉrdcの検出値ＭIrdcの和の値が閾値（例えば、８０［μＡ］）を超えているか否かを演算部１５で判断し（ステップ５）、超えている場合には、位相差θやリアクタンスＸの絶対値｜Ｘ｜を求める処理を行わずに、劣化判断部１６にて直ちに劣化品と判断して処理を終了する（ステップ８）。
【００２７】
一方、リーク電流が上記閾値を越えていない場合、制御部１１にて直流電圧Ｖdcが終了電圧（例えば、３００Ｖ）に一致しているか否かを判断し（ステップ６）、一致していなければ現在の直流電圧Ｖdcにステップ電圧（例えば、１００Ｖ）を加算した値を新たに直流電圧Ｖdcに設定した計測電圧Ｖｘを半導体デバイス１に印加する（ステップ７）。なお、演算部１５による上記演算は、直流電圧Ｖdcをステップ電圧分だけ上昇させた場合に計測電圧Ｖｘが安定するまでの待ち時間内に行われる。そして、直流電圧Ｖdcが終了電圧に達するまで上記ステップ３〜ステップ７の処理が繰り返されて位相差θ、リアクタンスＸの絶対値｜Ｘ｜及びインピーダンスＺの実数成分Ｒが求められる。
【００２８】
劣化判断部１６では、演算部１５で求めた位相差θ又はリアクタンスＸの絶対値｜Ｘ｜が、測定電圧Ｖｘの変化（直流電圧Ｖdcの上昇）に伴って変化する際の過程に基づいて半導体デバイス１の劣化度合いを判断する（ステップ８）。すなわち、図３に示すように劣化品の場合には、測定電圧Ｖｘの上昇に伴ってリアクタンスＸの絶対値｜Ｘ｜が上昇から低下に転じ且つその低下率が劣化度合いに対応していることから、劣化判断部１６にてリアクタンスＸの絶対値｜Ｘ｜の変化率（低下率）に基づいて半導体デバイス１の劣化度合いを判断している。
【００２９】
而して、本実施形態によれば、定格電圧（例えば６００Ｖ）の半分程度（例えば３００Ｖ）までの測定電圧Ｖｘを印加して劣化診断を行うことができ、測定電圧Ｖｘを定格電圧まで上昇させる必要がなく、半導体デバイス１に加える電圧ストレスが抑制できる。さらに、従来では交流電源と直流電源の２電源が必要であったのに対し、本実施形態では発振回路２、重畳回路３並びに増幅回路５で測定電圧Ｖｘを作成することができるために携帯可能なケースに収納して容易に持ち運ぶことができ、対象の半導体デバイスが使用されている現場に赴いて劣化診断を行うことができる。
【００３０】
（実施形態２）
実施形態１では直流電圧Ｖdcを最大４００Ｖ、交流電圧Ｖacを最大４０Ｖ（実効値）程度までしか印加することができないものであるが、本実施形態は、直流電圧Ｖdcを最大５０００Ｖ、交流電圧Ｖacを最大５００Ｖ（実効値）程度まで印加可能とした点に特徴がある。但し、本実施形態の基本構成は実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００３１】
本実施形態の半導体デバイス劣化診断装置は、図７に示すように発振回路２と、重畳回路３と、入力電圧を昇圧した直流電圧の電圧レベルを発振回路２から重畳回路３を経て入力される信号に応じて変化させることにより測定電圧Ｖｘを生成する電源部８と、診断対象の半導体デバイス１に逆方向（あるいはオフ状態で順方向）に測定電圧Ｖｘを印加したときに流れるリーク電流Ｉｒを検出するリーク電流検出回路５と、演算処理ブロック１０とを備える。
【００３２】
電源部８は、例えば昇圧チョッパ回路やスイッチド・キャパシタ（コッククロフト・ウォルトン）回路等の昇圧回路を利用して外部電源（例えば、１００Ｖの商用交流電源）の電源電圧を最大６０００Ｖ程度まで昇圧して出力するとともに、外部から与えられる制御信号により出力電圧のレベルを可変とした高圧電源回路で構成される。すなわち、本実施形態では重畳回路３から出力される信号（直流電圧に発振信号が重畳した電圧信号）を上記制御信号とすることにより、直流電圧Ｖdc及び交流電圧Ｖacをそれぞれ最大５０００Ｖ並びに５００Ｖ程度として半導体デバイス１に印加することができるものである。
【００３３】
リーク電流検出回路５は、検出抵抗Ｒｘと、増幅器５ａと、絶縁増幅器５ｂと、ローパスフィルタ（カットオフ周波数：１００［Ｈｚ］）５ｈと、バッファ５ｆとを具備し、リーク電流Ｉｒ（直流リーク電流Ｉrdcと交流リーク電流Ｉracの合成電流）の検出信号の検出値ＭIrを出力する。ここで、測定電圧Ｖｘのレベルが高くなると半導体デバイス１を接続するケーブル９のリーク電流が検出抵抗Ｒｘに流れてリーク電流Ｉｒの検出値ＭIrに影響を及ぼす虞があるので、本実施形態ではケーブル９を二重シールド構造とし、ケーブル９内側のシールド層と電源部８の出力端とを接続するガード線Ｇを設けることによって、ケーブル９のリーク電流が検出抵抗Ｒｘに流れないようにしている。
【００３４】
演算処理ブロック１０のＡ／Ｄ変換部１４には、リーク電流検出回路５からリーク電流Ｉｒの検出値ＭIrが入力されるとともに発振回路２から出力される発振信号（交流電圧Ｖac）の検出値ＭVacがバッファ６ａを介して入力される。而して、演算部１５では上記２つの検出値ＭIr，ＭVacを１周期当たり１８００点で４周期分を取り込み、リーク電流Ｉｒの検出値ＭIrの平均値を直流リーク電流Ｉrdcの検出値ＭIrdcとし、リーク電流Ｉｒの検出値ＭIrの各点から直流リーク電流Ｉrdcの検出値ＭIrdcを差し引いた値の実効値を交流リーク電流Ｉracの検出値ＭIracとし、さらに直流リーク電流Ｉrdcの検出値ＭIrdcを求めた各点におけるリーク電流Ｉｒの検出値ＭIrから交流電圧Ｖacの検出値ＭVacを差し引いた値を差分ΔＩＶの検出値ＭΔ IVとして、実施形態１で説明した手順により位相差θ、リアクタンスＸ及びインピーダンスＺの実数成分の絶対値｜Ｘ｜，｜Ｒ｜を求めている。なお、演算処理ブロック１０の他の動作、すなわち制御部１１、演算部１５並びに劣化判断部１６における処理は実施形態１と共通であるので説明は省略する。
【００３５】
本実施形態においても、実施形態１と同様に定格電圧よりも低い測定電圧Ｖｘを印加して劣化診断を行うことができ、測定電圧Ｖｘを定格電圧まで上昇させる必要がなく、半導体デバイス１に加える電圧ストレスが抑制できる。しかも、発振回路２、重畳回路３並びに電源部８で高電圧の測定電圧Ｖｘを作成することができるため、実施形態１と同様に携帯可能なケースに収納して容易に持ち運ぶことができ、対象の半導体デバイスが使用されている現場に赴いて劣化診断を行うことができる。
【００３６】
【発明の効果】
請求項１の発明は、段階的に上昇する直流電圧に低周波の交流電圧を重畳してなる測定電圧を診断対象の半導体デバイスに対して印加する測定電圧印加手段と、半導体デバイスに印加される測定電圧の交流成分を検出する電圧検出手段と、半導体デバイスに流れるリーク電流の交流成分を検出する電流検出手段と、測定電圧の交流成分とリーク電流の交流成分との位相差を計測する位相差計測手段と、計測された位相差と測定電圧並びにリーク電流の各交流成分の検出値に基づいて半導体デバイスのリアクタンスを求める演算手段と、演算手段で求めたリアクタンスに基づいて半導体デバイスの耐圧の劣化度合いを判断する劣化判断手段とを備えたので、定格電圧以下の測定電圧であっても精度よく劣化診断を行うことができ、測定電圧を定格電圧まで上昇させる必要がなく、半導体デバイスに加える電圧ストレスが抑制できるという効果がある。
【００３７】
請求項２の発明は、請求項１の発明において、電流検出手段から出力される検出信号より高周波ノイズを除去する低域通過フィルタを備えたので、高周波ノイズによる精度の低下や誤動作が防止できるという効果がある。
【００３８】
請求項３の発明は、請求項１又は２の発明において、低周波の発振信号を出力する発振器と、入力電圧を昇圧した直流電圧の電圧レベルを発振器から出力される発振信号に応じて変化させることにより測定電圧を生成する電源部とで測定電圧印加手段を構成したので、従来例のように交流電源と直流電源の２電源を必要としないことから携帯可能な程度まで小型化することができ、半導体デバイスが使用されている現場に赴いて劣化診断を行うことができるから使い勝手に優れるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示すブロック図である。
【図２】測定電圧の交流成分とリーク電流の交流成分との位相差を説明する図である。
【図３】測定電圧の交流成分の周波数を２０Ｈｚとした場合の半導体デバイスの内部抵抗及び接合容量とリアクタンスＸの絶対値｜Ｘ｜との関係を説明する説明図である。
【図４】測定電圧の交流成分の周波数を２０Ｈｚとした場合の半導体デバイスの内部抵抗及び接合容量とインピーダンスＺの絶対値｜Ｚ｜との関係を説明する説明図である。
【図５】測定電圧の交流成分の周波数を１０００Ｈｚとした場合の半導体デバイスの内部抵抗及び接合容量とリアクタンスＸの絶対値｜Ｘ｜との関係を説明する説明図である。
【図６】実施形態１の動作説明用のフローチャートである。
【図７】実施形態２を示すブロック図である。
【符号の説明】
１ 半導体デバイス
２ 発振回路
３ 重畳回路
４ 増幅回路
５ リーク電流検出回路
６ 交流電圧検出回路
７ 差分検出回路
１０ 演算処理ブロック
１１ 制御部
１５ 演算部
１６ 劣化判断部
【発明の属する技術分野】
本発明は、ダイオードやサイリスタあるいはＩＧＢＴ等の半導体デバイスの耐圧の経年劣化や故障を診断するための半導体デバイス劣化診断装置に関するものである。
【０００２】
【従来の技術】
発電所や変電所では、整流装置や発電機励磁装置などの主回路交直変換部にダイオードやサイリスタあるいはＩＧＢＴなどの半導体デバイスが使用されている。このような半導体デバイスは、一般に定格電圧が降伏電圧よりも低い値に設定されており、良好なオフ特性、すなわち降伏電圧以下の印加電圧では電流が殆ど流れない特性を有している。しかしながら、上記装置に使用されて長期間経過した半導体デバイスでは、経年劣化などによって降伏電圧が低下する場合がある。そして、降伏電圧が定格電圧よりも低くなると、回路中で短絡現象を引き起こして過渡電流が流れ、その半導体デバイスを使用している上記装置の運転停止や損傷に至る虞がある。
【０００３】
そこで従来より、上述のような降伏電圧の低下を検出して半導体デバイスの劣化を診断するために、半導体デバイスの降伏電圧近傍であって降伏電圧よりも低いレベルに耐圧を設定し、上記装置の定期点検等で耐圧を測定することにより半導体デバイスの劣化診断を行っている。具体的には、非導通状態における半導体デバイスの逆方向電圧−電流特性から耐圧を求め、劣化診断を行う劣化診断手法が一般的に用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来の劣化診断手法で半導体デバイスの耐圧を正確に求めるためには、定格電圧以上の高電圧を半導体デバイスに印加する必要があり、劣化診断時に半導体デバイスに過度の電圧ストレスを与えることとなって、半導体デバイスが損傷や破壊されてしまう虞があった。
【０００５】
本発明は上記事情に鑑みて為されたものであり、その目的は、定格電圧以下の印加電圧であっても耐圧の劣化を精度よく診断できる半導体デバイス劣化診断装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、段階的に上昇する直流電圧に低周波の交流電圧を重畳してなる測定電圧を診断対象の半導体デバイスに対して印加する測定電圧印加手段と、半導体デバイスに印加される測定電圧の交流成分を検出する電圧検出手段と、半導体デバイスに流れるリーク電流の交流成分を検出する電流検出手段と、測定電圧の交流成分とリーク電流の交流成分との位相差を計測する位相差計測手段と、計測された位相差と測定電圧並びにリーク電流の各交流成分の検出値に基づいて半導体デバイスのリアクタンスを求める演算手段と、演算手段で求めたリアクタンスに基づいて半導体デバイスの耐圧の劣化度合いを判断する劣化判断手段とを備えたことを特徴とする。
【０００７】
請求項２の発明は、請求項１の発明において、電流検出手段から出力される検出信号より高周波ノイズを除去する低域通過フィルタを備えたことを特徴とする。
【０００８】
請求項３の発明は、請求項１又は２の発明において、低周波の発振信号を出力する発振器と、入力電圧を昇圧した直流電圧の電圧レベルを発振器から出力される発振信号に応じて変化させることにより測定電圧を生成する電源部とで測定電圧印加手段を構成したことを特徴とする。
【０００９】
【発明の実施の形態】
まず、本発明に係る半導体デバイス劣化診断装置の動作原理について説明する。一般にダイオードやサイリスタなどの半導体デバイスに逆方向電圧を印加した場合、あるいはオフ状態で順方向電圧を印加した場合の等価回路は、半導体デバイスの内部抵抗Ｒｓと接合容量Ｃｊの並列回路で表される。この半導体デバイスに、例えば低周波の交流電圧Ｖacが重畳された直流電圧Ｖdcが逆方向に印加されると、半導体デバイスのｐｎ接合の空乏層が有する接合容量Ｃｊのために、図２に示すように半導体デバイスに流れるリーク電流の交流成分Ｉracは、交流電圧Ｖacに対して位相差θだけ位相が進むこととなる。
【００１０】
ここで、リーク電流Ｉｒは下記式（１）で示すように交流成分Ｉracと直流成分Ｉrdcの和で表され、各成分Ｉrac，Ｉrdcは、半導体デバイスを含めた測定回路のインピーダンスをＺ、測定回路の線路抵抗をＲｏとしてそれぞれ下記式（２），（３）で表される。
【００１１】
Ｉｒ＝Ｉrac＋Ｉrdc …（１）
Ｉrac＝Ｖac／Ｚ …（２）
Ｉrdc＝Ｖdc／（Ｒｏ＋Ｒｓ） …（３）
上述のように半導体デバイスの等価回路が内部抵抗Ｒｓと接合容量Ｃｊの並列回路で表されることから、測定回路の線路リアクタンスをＬｏとすれば、インピーダンスＺの実数部Ｒ及び虚数部（リアクタンス）Ｘはそれぞれ下記式（４），（５）で表され、位相差θは式（６）で表される。
【００１２】
Ｒ＝Ｒｏ＋Ｒｓ／（１＋ω2・Ｃｊ2・Ｒｓ2） …（４）
Ｘ＝ω｛Ｌｏ−Ｃｊ・Ｒｓ2／（１＋ω2・Ｃｊ2・Ｒｓ2）｝ …（５）
但し、ω＝２πｆ、ｆは交流電圧Ｖacの周波数とする。
【００１３】
θ＝tan-1（−Ｘ／Ｒ） …（６）
なお、交流電圧Ｖacの周波数ｆが低ければ、上記式（５）の右辺第１項は第２項に比較してほぼ無視できるレベルであるから、上記式（５）で表されるリアクタンスＸを半導体デバイスのリアクタンスとみなしても特に支障はない。
【００１４】
ここで、半導体デバイスの耐圧が劣化するということは、内部抵抗Ｒｓが減少することを意味しており、上記式（５）で表されるリアクタンスＸには内部抵抗Ｒｓの２乗の項が分子に含まれているため、内部抵抗Ｒｓの変化に応じてリアクタンスＸが大きく変化する、すなわち、高い感度を有していると考えられる。図３及び図４は、交流電圧Ｖacの周波数ｆを２０［Ｈｚ］として内部抵抗Ｒｓ及び接合容量Ｃｊの変化に対するリアクタンスＸの絶対値｜Ｘ｜並びにインピーダンスＺの絶対値｜Ｚ｜がそれぞれどのように変化するかをシミュレーションしたグラフを示しており、リアクタンスＸ並びにインピーダンスＺの何れも内部抵抗Ｒｓの減少に伴って絶対値が低下することが判る。但し、図３と図４を見比べると、インピーダンスＺに比較してリアクタンスＸの変化率の方が大きいので、劣化診断にはリアクタンスＸを用いる方が望ましいと考えられる。
【００１５】
而して、半導体デバイス（例えば、ダイオード）に逆方向に印加する直流電圧Ｖdcのレベルを段階的に上昇させると、ｐｎ接合付近に広がる空乏層の幅ｄが印加電圧に応じて拡大するため、下記式（７）で表される接合容量Ｃｊは減少することになる。
【００１６】
Ｃｊ＝εＳ／ｄ 但し、ε：誘電率、Ｓ：空乏層の面積 …（７）
これに対して内部抵抗Ｒｓは、印加電圧がある程度のレベルまで上昇しないと減少しない。したがって、耐圧が劣化していない正常品では、印加電圧（直流電圧Ｖdc）の上昇に伴って図３の矢印Ａに示すようにリアクタンスＸの絶対値｜Ｘ｜が単調増加するものと考えられる。これに対して耐圧が劣化した劣化品では、印加電圧の上昇に伴って空乏層の幅ｄがある限界まで広がった後に内部抵抗Ｒｓが減少することになるため、図３の矢印Ｂに示すように接合容量Ｃｊがある程度減少した後に内部抵抗Ｒｓが大幅に減少するものと考えられる。なお、図５は交流電圧Ｖacの周波数ｆを１０００［Ｈｚ］としたときの内部抵抗Ｒｓ及び接合容量Ｃｊの変化に対するリアクタンスＸの絶対値｜Ｘ｜がどのように変化するかをシミュレーションしたグラフを示している。図５から明らかなように内部抵抗Ｒｓの変化に対するリアクタンスＸの絶対値｜Ｘ｜の変化率が著しく小さくなっている。つまり、劣化診断の精度を高めるためには、半導体デバイスに印加する測定電圧の周波数（交流電圧Ｖacの周波数ｆ）はある程度まで低い値に設定する必要がある。
【００１７】
而して、リーク電流の交流成分Ｉracと交流電圧Ｖacとの位相差θからリアクタンスＸを求め、直流電圧Ｖdcの上昇に伴うリアクタンスＸの変化に基づいて半導体デバイスの劣化度合いを診断することができるものであり、本発明者らは、診断時に半導体デバイスに印加する測定電圧（交流電圧Ｖacを直流電圧Ｖdcに重畳した電圧）を定格電圧まで上昇させる必要がなく、半導体デバイスに加える電圧ストレスが抑制できることを実験的に確認している（２００１年１０月３日 社団法人電気学会発行の電気学会研究会資料 電力技術・電力系統技術合同研究会 ３７頁〜４２頁参照）。
【００１８】
以下、上記原理を用いた半導体デバイス劣化診断装置の実施形態について詳細に説明する。
【００１９】
（実施形態１）
図１に本実施形態のブロック図を示す。本実施形態の半導体デバイス劣化診断装置は、正弦波からなる低周波の発振信号（交流電圧Ｖac）を出力する発振回路（発振器）２と、発振回路２から出力される発振信号を直流電圧Ｖdcに重畳させて測定電圧Ｖｘを得る重畳回路３と、重畳回路３から出力される測定電圧Ｖｘを増幅する増幅回路４と、診断対象の半導体デバイス（ダイオードやサイリスタなど）１に逆方向（あるいはオフ状態で順方向）に測定電圧Ｖｘを印加したときに流れるリーク電流Ｉｒを検出するリーク電流検出回路５と、交流電圧Ｖacの実効値を検出する交流電圧検出回路６と、リーク電流検出回路５で検出されるリーク電流の交流成分（以下、「交流リーク電流」と呼ぶ）Ｉracの瞬時値と交流電圧Ｖacの瞬時値との差分ΔＩＶの実効値を検出する差分検出回路７と、上記各回路の制御並びに各検出値から位相差θやリアクタンスＸ等を求める演算処理を行う演算処理ブロック１０とを備える。
【００２０】
発振回路２は、例えばダイレクト・ディジタル・シンセサイザ（ＤＤＳ）で構成され、演算処理ブロック１０から与えられる指令に応じた周波数及び振幅レベルの正弦波の発振信号（交流電圧Ｖac）を作成するものである。なお、上記ＤＤＳは従来周知のものであって、ＲＯＭに予め書き込まれている波形データを一定のクロックにより読み取り、その波形データをＤ／Ａ変換してアナログ波を出力するデバイスである。そして、発振回路２から出力される交流電圧Ｖacを重畳回路３において演算処理ブロック１０から出力される直流電圧Ｖdcに重畳して測定電圧Ｖｘが作成され、さらに増幅回路４で増幅された測定電圧Ｖｘが半導体デバイス１に印加される。
【００２１】
リーク電流検出回路５は、半導体デバイス１と直列に接続された検出抵抗Ｒｘと、リーク電流Ｉｒのレベルに応じた検出抵抗Ｒｘの両端電圧を増幅する増幅器５ａと、増幅器５ａの出力（検出信号）を増幅する絶縁増幅器５ｂと、絶縁増幅器５ｂで増幅された検出信号に含まれる高周波ノイズを除去するローパスフィルタ（カットオフ周波数：１０［ｋＨｚ］）５ｃと、高周波ノイズが除去された検出信号から交流リーク電流Ｉracの成分を除去してリーク電流Ｉｒの直流成分（以下、「直流リーク電流」と呼ぶ）Ｉrdcの検出値ＭIrdcを得るローパスフィルタ（カットオフ周波数：１［Ｈｚ］）５ｄと、高周波ノイズが除去された検出信号から直流リーク電流Ｉrdcの成分を除去するハイパスフィルタ（カットオフ周波数：０．１［Ｈｚ］）５ｅと、バッファ５ｆと、バッファ５ｆを介して入力される交流リーク電流Ｉracの検出信号の検出値（実効値）ＭIracを出力するＤＣコンバータ（いわゆるＲＭＳ−ＤＣコンバータ）５ｇとを具備する。また、交流電圧検出回路６は、バッファ６ａと、バッファ６ａを介して入力される交流電圧Ｖａｃの検出値（実効値）ＭVacを出力するＤＣコンバータ（いわゆるＲＭＳ−ＤＣコンバータ）６ｂとを具備する。さらに、差分検出回路７は、交流電圧Ｖacと、リーク電流検出回路５のハイパスフィルタ５ｅから出力される交流リーク電流Ｉracの検出信号とを差動増幅する差動増幅器７ａと、差動増幅器７ａの出力から差分ΔＩＶの検出値（実効値）ＭΔ IVを求めるＤＣコンバータ（いわゆるＲＭＳ−ＤＣコンバータ）７ｂとを具備する。
【００２２】
演算処理ブロック１０はマイクロコンピュータを主構成要素とし、診断対象の半導体デバイス１に対して印加する測定電圧Ｖｘを制御する制御部１１と、制御部１１から発振回路２に対して発振信号の波形や周波数を決定する指令をディジタル信号で与える入出力部１２と、制御部１１から発振回路２に対して与えられる発振信号の振幅を決定する指令をアナログ信号に変換して出力するとともに、制御部１１から出力される指令に応じた直流電圧Ｖdcを重畳回路３に対して出力するＤ／Ａ変換部１３と、リーク電流検出回路５、交流電圧検出回路６並びに差分検出回路７からそれぞれ検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVを取り込んでディジタル値に変換するＡ／Ｄ変換部１４と、Ａ／Ｄ変換部１４でディジタル値に変換された上記各検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVより位相差θやリアクタンスＸの絶対値｜Ｘ｜等を演算する演算部１５と、演算部１５で求めたリアクタンスＸの絶対値｜Ｘ｜に基づいて半導体デバイス１の耐圧の劣化度合いを判断する劣化判断部１６とを具備する。但し、制御部１１、演算部１５並びに劣化判断部１６は、マイクロコンピュータで後述する劣化診断用プログラムを実行することによって実現されるものである。
【００２３】
次に、図６のフローチャートを参照し、定格電圧が６００Ｖの半導体デバイス１（ダイオード）の劣化診断を行う場合の動作を説明する。
【００２４】
まず、上記劣化診断用プログラムが起動すると診断に必要なパラメータ、例えば、交流電圧Ｖacの周波数及び実効値、直流電圧Ｖdcの開始電圧、終了電圧並びに開始電圧から終了電圧まで上昇させる際のステップ電圧などを設定する初期化処理が行われ（ステップ１）、続いて制御部１１がＤ／Ａ変換部１３を通じて重畳回路３に指令を与えることで直流電圧Ｖdcが開始電圧に設定される（ステップ２）。そして、開始電圧（例えば、１００Ｖ）に設定された直流電圧Ｖdcに交流電圧Ｖacが重畳され且つ増幅された測定電圧Ｖｘが半導体デバイス１に印加されて上記各検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVの計測が行われる（ステップ３）。演算部１５では、Ａ／Ｄ変換部１４から複数回（例えば、１６回）取り込んだ各検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVの平均値をそれぞれの検出値ＭIrac，ＭIrdc，ＭVac，ＭΔ IVのデータとし、これらのデータから位相差θ、リアクタンスＸの絶対値｜Ｘ｜並びにインピーダンスＺの実数成分Ｒをそれぞれ演算する（ステップ４）。具体的には、交流リーク電流Ｉracの検出値ＭIrac、交流電圧Ｖacの検出値ＭVac並びに両者の差分ΔＩＶの検出値ＭΔ IVに余弦定理を適用することによって、下式のように位相差θを求める。
【００２５】
θ＝cos-1｛（ＭVac 2＋ＭIrac 2−ＭΔ IV 2）／（２×ＭIrac×ＭVac）｝
また、上式より求めた位相差θから下式によりリアクタンスＸの絶対値｜Ｘ｜及びインピーダンスＺの実数成分Ｒを求める。
【００２６】
｜Ｘ｜＝ＭVac×sinθ／ＭIrac
Ｒ＝ＭVac×cosθ／ＭIrac
ここで、リーク電流、すなわち交流リーク電流Ｉracの検出値ＭIracと直流リーク電流Ｉrdcの検出値ＭIrdcの和の値が閾値（例えば、８０［μＡ］）を超えているか否かを演算部１５で判断し（ステップ５）、超えている場合には、位相差θやリアクタンスＸの絶対値｜Ｘ｜を求める処理を行わずに、劣化判断部１６にて直ちに劣化品と判断して処理を終了する（ステップ８）。
【００２７】
一方、リーク電流が上記閾値を越えていない場合、制御部１１にて直流電圧Ｖdcが終了電圧（例えば、３００Ｖ）に一致しているか否かを判断し（ステップ６）、一致していなければ現在の直流電圧Ｖdcにステップ電圧（例えば、１００Ｖ）を加算した値を新たに直流電圧Ｖdcに設定した計測電圧Ｖｘを半導体デバイス１に印加する（ステップ７）。なお、演算部１５による上記演算は、直流電圧Ｖdcをステップ電圧分だけ上昇させた場合に計測電圧Ｖｘが安定するまでの待ち時間内に行われる。そして、直流電圧Ｖdcが終了電圧に達するまで上記ステップ３〜ステップ７の処理が繰り返されて位相差θ、リアクタンスＸの絶対値｜Ｘ｜及びインピーダンスＺの実数成分Ｒが求められる。
【００２８】
劣化判断部１６では、演算部１５で求めた位相差θ又はリアクタンスＸの絶対値｜Ｘ｜が、測定電圧Ｖｘの変化（直流電圧Ｖdcの上昇）に伴って変化する際の過程に基づいて半導体デバイス１の劣化度合いを判断する（ステップ８）。すなわち、図３に示すように劣化品の場合には、測定電圧Ｖｘの上昇に伴ってリアクタンスＸの絶対値｜Ｘ｜が上昇から低下に転じ且つその低下率が劣化度合いに対応していることから、劣化判断部１６にてリアクタンスＸの絶対値｜Ｘ｜の変化率（低下率）に基づいて半導体デバイス１の劣化度合いを判断している。
【００２９】
而して、本実施形態によれば、定格電圧（例えば６００Ｖ）の半分程度（例えば３００Ｖ）までの測定電圧Ｖｘを印加して劣化診断を行うことができ、測定電圧Ｖｘを定格電圧まで上昇させる必要がなく、半導体デバイス１に加える電圧ストレスが抑制できる。さらに、従来では交流電源と直流電源の２電源が必要であったのに対し、本実施形態では発振回路２、重畳回路３並びに増幅回路５で測定電圧Ｖｘを作成することができるために携帯可能なケースに収納して容易に持ち運ぶことができ、対象の半導体デバイスが使用されている現場に赴いて劣化診断を行うことができる。
【００３０】
（実施形態２）
実施形態１では直流電圧Ｖdcを最大４００Ｖ、交流電圧Ｖacを最大４０Ｖ（実効値）程度までしか印加することができないものであるが、本実施形態は、直流電圧Ｖdcを最大５０００Ｖ、交流電圧Ｖacを最大５００Ｖ（実効値）程度まで印加可能とした点に特徴がある。但し、本実施形態の基本構成は実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００３１】
本実施形態の半導体デバイス劣化診断装置は、図７に示すように発振回路２と、重畳回路３と、入力電圧を昇圧した直流電圧の電圧レベルを発振回路２から重畳回路３を経て入力される信号に応じて変化させることにより測定電圧Ｖｘを生成する電源部８と、診断対象の半導体デバイス１に逆方向（あるいはオフ状態で順方向）に測定電圧Ｖｘを印加したときに流れるリーク電流Ｉｒを検出するリーク電流検出回路５と、演算処理ブロック１０とを備える。
【００３２】
電源部８は、例えば昇圧チョッパ回路やスイッチド・キャパシタ（コッククロフト・ウォルトン）回路等の昇圧回路を利用して外部電源（例えば、１００Ｖの商用交流電源）の電源電圧を最大６０００Ｖ程度まで昇圧して出力するとともに、外部から与えられる制御信号により出力電圧のレベルを可変とした高圧電源回路で構成される。すなわち、本実施形態では重畳回路３から出力される信号（直流電圧に発振信号が重畳した電圧信号）を上記制御信号とすることにより、直流電圧Ｖdc及び交流電圧Ｖacをそれぞれ最大５０００Ｖ並びに５００Ｖ程度として半導体デバイス１に印加することができるものである。
【００３３】
リーク電流検出回路５は、検出抵抗Ｒｘと、増幅器５ａと、絶縁増幅器５ｂと、ローパスフィルタ（カットオフ周波数：１００［Ｈｚ］）５ｈと、バッファ５ｆとを具備し、リーク電流Ｉｒ（直流リーク電流Ｉrdcと交流リーク電流Ｉracの合成電流）の検出信号の検出値ＭIrを出力する。ここで、測定電圧Ｖｘのレベルが高くなると半導体デバイス１を接続するケーブル９のリーク電流が検出抵抗Ｒｘに流れてリーク電流Ｉｒの検出値ＭIrに影響を及ぼす虞があるので、本実施形態ではケーブル９を二重シールド構造とし、ケーブル９内側のシールド層と電源部８の出力端とを接続するガード線Ｇを設けることによって、ケーブル９のリーク電流が検出抵抗Ｒｘに流れないようにしている。
【００３４】
演算処理ブロック１０のＡ／Ｄ変換部１４には、リーク電流検出回路５からリーク電流Ｉｒの検出値ＭIrが入力されるとともに発振回路２から出力される発振信号（交流電圧Ｖac）の検出値ＭVacがバッファ６ａを介して入力される。而して、演算部１５では上記２つの検出値ＭIr，ＭVacを１周期当たり１８００点で４周期分を取り込み、リーク電流Ｉｒの検出値ＭIrの平均値を直流リーク電流Ｉrdcの検出値ＭIrdcとし、リーク電流Ｉｒの検出値ＭIrの各点から直流リーク電流Ｉrdcの検出値ＭIrdcを差し引いた値の実効値を交流リーク電流Ｉracの検出値ＭIracとし、さらに直流リーク電流Ｉrdcの検出値ＭIrdcを求めた各点におけるリーク電流Ｉｒの検出値ＭIrから交流電圧Ｖacの検出値ＭVacを差し引いた値を差分ΔＩＶの検出値ＭΔ IVとして、実施形態１で説明した手順により位相差θ、リアクタンスＸ及びインピーダンスＺの実数成分の絶対値｜Ｘ｜，｜Ｒ｜を求めている。なお、演算処理ブロック１０の他の動作、すなわち制御部１１、演算部１５並びに劣化判断部１６における処理は実施形態１と共通であるので説明は省略する。
【００３５】
本実施形態においても、実施形態１と同様に定格電圧よりも低い測定電圧Ｖｘを印加して劣化診断を行うことができ、測定電圧Ｖｘを定格電圧まで上昇させる必要がなく、半導体デバイス１に加える電圧ストレスが抑制できる。しかも、発振回路２、重畳回路３並びに電源部８で高電圧の測定電圧Ｖｘを作成することができるため、実施形態１と同様に携帯可能なケースに収納して容易に持ち運ぶことができ、対象の半導体デバイスが使用されている現場に赴いて劣化診断を行うことができる。
【００３６】
【発明の効果】
請求項１の発明は、段階的に上昇する直流電圧に低周波の交流電圧を重畳してなる測定電圧を診断対象の半導体デバイスに対して印加する測定電圧印加手段と、半導体デバイスに印加される測定電圧の交流成分を検出する電圧検出手段と、半導体デバイスに流れるリーク電流の交流成分を検出する電流検出手段と、測定電圧の交流成分とリーク電流の交流成分との位相差を計測する位相差計測手段と、計測された位相差と測定電圧並びにリーク電流の各交流成分の検出値に基づいて半導体デバイスのリアクタンスを求める演算手段と、演算手段で求めたリアクタンスに基づいて半導体デバイスの耐圧の劣化度合いを判断する劣化判断手段とを備えたので、定格電圧以下の測定電圧であっても精度よく劣化診断を行うことができ、測定電圧を定格電圧まで上昇させる必要がなく、半導体デバイスに加える電圧ストレスが抑制できるという効果がある。
【００３７】
請求項２の発明は、請求項１の発明において、電流検出手段から出力される検出信号より高周波ノイズを除去する低域通過フィルタを備えたので、高周波ノイズによる精度の低下や誤動作が防止できるという効果がある。
【００３８】
請求項３の発明は、請求項１又は２の発明において、低周波の発振信号を出力する発振器と、入力電圧を昇圧した直流電圧の電圧レベルを発振器から出力される発振信号に応じて変化させることにより測定電圧を生成する電源部とで測定電圧印加手段を構成したので、従来例のように交流電源と直流電源の２電源を必要としないことから携帯可能な程度まで小型化することができ、半導体デバイスが使用されている現場に赴いて劣化診断を行うことができるから使い勝手に優れるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示すブロック図である。
【図２】測定電圧の交流成分とリーク電流の交流成分との位相差を説明する図である。
【図３】測定電圧の交流成分の周波数を２０Ｈｚとした場合の半導体デバイスの内部抵抗及び接合容量とリアクタンスＸの絶対値｜Ｘ｜との関係を説明する説明図である。
【図４】測定電圧の交流成分の周波数を２０Ｈｚとした場合の半導体デバイスの内部抵抗及び接合容量とインピーダンスＺの絶対値｜Ｚ｜との関係を説明する説明図である。
【図５】測定電圧の交流成分の周波数を１０００Ｈｚとした場合の半導体デバイスの内部抵抗及び接合容量とリアクタンスＸの絶対値｜Ｘ｜との関係を説明する説明図である。
【図６】実施形態１の動作説明用のフローチャートである。
【図７】実施形態２を示すブロック図である。
【符号の説明】
１ 半導体デバイス
２ 発振回路
３ 重畳回路
４ 増幅回路
５ リーク電流検出回路
６ 交流電圧検出回路
７ 差分検出回路
１０ 演算処理ブロック
１１ 制御部
１５ 演算部
１６ 劣化判断部
Claims (3)
- 段階的に上昇する直流電圧に低周波の交流電圧を重畳してなる測定電圧を診断対象の半導体デバイスに対して印加する測定電圧印加手段と、半導体デバイスに印加される測定電圧の交流成分を検出する電圧検出手段と、半導体デバイスに流れるリーク電流の交流成分を検出する電流検出手段と、測定電圧の交流成分とリーク電流の交流成分との位相差を計測する位相差計測手段と、計測された位相差と測定電圧並びにリーク電流の各交流成分の検出値に基づいて半導体デバイスのリアクタンスを求める演算手段と、演算手段で求めたリアクタンスに基づいて半導体デバイスの耐圧の劣化度合いを判断する劣化判断手段とを備えたことを特徴とする半導体デバイス劣化診断装置。
- 電流検出手段から出力される検出信号より高周波ノイズを除去する低域通過フィルタを備えたことを特徴とする請求項１記載の半導体デバイス劣化診断装置。
- 低周波の発振信号を出力する発振器と、入力電圧を昇圧した直流電圧の電圧レベルを発振器から出力される発振信号に応じて変化させることにより測定電圧を生成する電源部とで測定電圧印加手段を構成したことを特徴とする請求項１又は２記載の半導体デバイス劣化診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002095043A JP3771862B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体デバイス劣化診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002095043A JP3771862B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体デバイス劣化診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003294807A JP2003294807A (ja) | 2003-10-15 |
| JP3771862B2 true JP3771862B2 (ja) | 2006-04-26 |
Family
ID=29238735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002095043A Expired - Fee Related JP3771862B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体デバイス劣化診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3771862B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101975916A (zh) * | 2010-09-20 | 2011-02-16 | 中国电力科学研究院 | 一种新型晶闸管反向恢复保护试验方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101865973B (zh) * | 2010-06-08 | 2012-06-27 | 中国西电电气股份有限公司 | 一种便携式晶闸管触发性能测试仪 |
| JP5692185B2 (ja) | 2012-08-09 | 2015-04-01 | トヨタ自動車株式会社 | 半導体モジュール |
| JP2020071215A (ja) * | 2018-10-31 | 2020-05-07 | 電元社トーア株式会社 | 整流素子劣化測定装置および整流素子劣化測定方法 |
| CN110954753B (zh) * | 2019-11-26 | 2021-12-14 | 中广核核电运营有限公司 | 发电机励端密封瓦的对地绝缘测量装置及方法 |
-
2002
- 2002-03-29 JP JP2002095043A patent/JP3771862B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101975916A (zh) * | 2010-09-20 | 2011-02-16 | 中国电力科学研究院 | 一种新型晶闸管反向恢复保护试验方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003294807A (ja) | 2003-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9091742B2 (en) | Fault identification techniques for high resistance grounded systems | |
| US9318944B2 (en) | Methods and apparatus for active front end filter capacitor degradation detection | |
| WO2008016179A1 (fr) | Système de détermination de résistance d'isolement, appareil de détermination de résistance d'isolement et procédé de détermination de résistance d'isolement | |
| US8310242B2 (en) | Circuit arrangement and method for insulation monitoring for inverter applications | |
| US11119159B2 (en) | On-line diagnostic method for electronic switch faults in neutral-point-clamped converters | |
| KR100812760B1 (ko) | 축전지 내부 임피던스 유효성분 측정연산 장치 및 그 방법 | |
| US9667128B2 (en) | Power converter resonance detection apparatus and method | |
| KR101306397B1 (ko) | 정보기술 네트워크 내의 절연저항 측정 방법 | |
| CN113238093B (zh) | 非接触电压测量方法、装置、计算机设备和存储介质 | |
| US9973132B2 (en) | Detection of an inter-turn winding fault in a motor | |
| CN105830326A (zh) | 用于确定转换器单元中的单元电容器劣化的方法和功率转换器 | |
| JP3771862B2 (ja) | 半導体デバイス劣化診断装置 | |
| US10725116B2 (en) | Automatic system grounding condition detection | |
| JP2021004733A (ja) | 漏洩電流検出装置及び漏洩電流検出方法 | |
| JP4195458B2 (ja) | インバータ回路診断装置 | |
| JP2004361309A (ja) | モータ駆動装置 | |
| Kamel et al. | Open circuit fault diagnoses for power electronic converters | |
| JP2006078449A (ja) | 漏電検出装置 | |
| JP2011196810A (ja) | 直流回路の漏電検出システムおよび方法 | |
| JP2002354841A (ja) | インバータ制御モータの非停電絶縁診断装置 | |
| JP7409560B2 (ja) | 絶縁抵抗算出装置および絶縁抵抗算出方法 | |
| JP6590387B1 (ja) | 漏洩電流検出装置及び対地漏洩電流検出方法 | |
| JP2011055590A (ja) | 電力変換装置及び電力変換装置の異常検出方法 | |
| JP2000197372A (ja) | コンバ―タ―の補償方法 | |
| JPH11281685A (ja) | 絶縁抵抗検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |