JP3771215B2 - Power supply circuit, display device and electronic device - Google Patents
Power supply circuit, display device and electronic device Download PDFInfo
- Publication number
- JP3771215B2 JP3771215B2 JP2002355259A JP2002355259A JP3771215B2 JP 3771215 B2 JP3771215 B2 JP 3771215B2 JP 2002355259 A JP2002355259 A JP 2002355259A JP 2002355259 A JP2002355259 A JP 2002355259A JP 3771215 B2 JP3771215 B2 JP 3771215B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- drain
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 79
- 239000003990 capacitor Substances 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 154
- 239000010410 layer Substances 0.000 description 113
- 238000000034 method Methods 0.000 description 58
- 239000000463 material Substances 0.000 description 34
- 239000012535 impurity Substances 0.000 description 31
- 239000011159 matrix material Substances 0.000 description 26
- 238000005530 etching Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 15
- 239000000126 substance Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000002347 injection Methods 0.000 description 13
- 239000007924 injection Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 7
- 230000005525 hole transport Effects 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000565 sealant Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置に関する。特に、ガラス、プラスチックなどの透明基板上に形成された薄膜トランジスタを用いたＯＬＥＤ表示装置に関する。
また、表示装置を用いた電子機器に関する。
【０００２】
【従来の技術】
近年、通信技術の発展によって、携帯電話が普及している。今後はさらに動画の電送や、より多量の情報伝達が予想される。一方パーソナルコンピュータもその軽量化によって、モバイル対応の製品が生産されている。電子手帳にはじまったパーソナルデジタルアシスタント（ＰＤＡ）と呼ばれる情報機器も多数生産され、普及しつつある。また、表示装置などの発展により、それらの携帯情報機器にはほとんどのものにフラットディスプレイが装備されている。
【０００３】
さらに最近の技術では、それらに使用される表示装置としてアクティブマトリクス型表示装置を使用する方向に向かっている。
【０００４】
アクティブマトリクス型表示装置は、画素１つずつに対して、ＴＦＴ（薄膜トランジスタ）を配置し、そのＴＦＴによって、画面を制御している。この様なアクティブマトリクス型表示装置はパッシブマトリクス型表示装置と比較して、高精細化が可能である、画質の向上が可能である、動画対応が可能であるなどの長所を持っている。それ故に今後は携帯情報機器の表示装置はパッシブマトリクス型からアクティブマトリクス型に変化していくと思われる。
【０００５】
また、アクティブマトリクス型表示装置のなかでも、近年、低温ポリシリコンを用いた、表示装置の製品化が行われている。低温ポリシリコン技術では画素を構成する画素ＴＦＴの他に、画素部の周辺部に、ＴＦＴを用いて駆動回路を同時形成することができ、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大が著しいモバイル機器の表示部等に、低温ポリシリコン表示装置は不可欠なデバイスとなってきている。
【０００６】
また、近年有機エレクトロルミネッセンス素子（ＯＬＥＤ素子）を用いた表示装置の開発が活発化している。ここでＯＬＥＤ素子とは一重項励起子からの発光（蛍光）を利用するものと、三重項励起子からの発光（燐光）を利用するものとの両方を含むものとする。本明細書では発光素子の例としてＯＬＥＤ素子をあげているが他の発光素子を用いてもかまわない。
【０００７】
ＯＬＥＤ素子は一対の電極（陰極と陽極）の間にＯＬＥＤ層がはさまれる形で構成され、通常積層構造をとっている。代表的にはイーストマン・コダック・カンパニーのＴａｎｇが提案した（正孔輸送層・発光層・電子輸送層）という積層構造があげられる。
【０００８】
これ以外にも（正孔注入層・正孔輸送層・発光層・電子輸送層）または（正孔注入層・正孔輸送層・発光層・電子輸送層・電子注入層）の順に積層する構造がある。本発明においては、どれを採用しても良いし、また、発光層に対して蛍光性色素をドーピングしてもよい。
【０００９】
本明細書においては陽極と陰極の間に設けられるすべての層を総称してＯＬＥＤ層と呼ぶ。よって前記の正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層はすべてＯＬＥＤ層に含まれる。陽極、ＯＬＥＤ層、陰極で構成される発光素子をＯＬＥＤ素子と呼ぶ。
【００１０】
図３に、アクティブマトリクス型ＯＬＥＤ表示装置の画素部の構成の例を示す。ゲート信号線駆動回路から選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ３０１のゲート電極に接続されている。また、各画素が有するスイッチング用ＴＦＴ３０１のソース領域とドレイン領域は、一方がソース信号線駆動回路から信号を入力するソース信号線（Ｓ１〜Ｓｘ）に、他方がＯＬＥＤ駆動用ＴＦＴ３０２のゲート電極及び各画素が有するコンデンサ３０３の一方の電極に接続されている。コンデンサ３０３のもう一方の電極は、電源供給線（Ｖ１〜Ｖｘ）に接続されている。各画素の有するＯＬＥＤ駆動用ＴＦＴ３０２のソース領域とドレイン領域の一方は、電源供給線（Ｖ１〜Ｖｘ）に、他方は、各画素が有するＯＬＥＤ素子３０４の一方の電極に接続されている。
【００１１】
ＯＬＥＤ素子３０４は、陽極と、陰極と、陽極と陰極の間に設けられたＯＬＥＤ層とを有する。ＯＬＥＤ素子３０４の陽極がＯＬＥＤ駆動用ＴＦＴ３０２のソース領域またはドレイン領域と接続している場合、ＯＬＥＤ素子３０４の陽極が画素電極、陰極が対向電極となる。逆に、ＯＬＥＤ素子３０４の陰極がＯＬＥＤ駆動用ＴＦＴ３０２のソース領域またはドレイン領域と接続している場合、ＯＬＥＤ素子３０４の陰極が画素電極、陽極が対向電極となる。
【００１２】
なお、本明細書において、対向電極の電位を対向電位という。なお、対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＯＬＥＤ駆動電圧であり、このＯＬＥＤ駆動電圧がＯＬＥＤ層に印加される。
【００１３】
上記ＯＬＥＤ表示装置の階調表示方法として、アナログ階調方式と、時間階調方式が挙げられる。
【００１４】
このような駆動方式については、アクティブマトリクス型表示装置の構成を開示し た特許文献１に示されている。
【００１５】
【特許文献１】
特開２００１−３４３９３３号公報
【００１６】
まず、ＯＬＥＤ表示装置のアナログ階調方式について説明する。図３で示した表示装置をアナログ階調方式で駆動した場合のタイミングチャートを図４に示す。１つのゲート信号線が選択されてから、その次のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また、１つの画像が選択されてから、次の画像が選択されるまでの期間が、１フレーム期間に相当する。図３のＯＬＥＤ表示装置の場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【００１７】
解像度が高くなるにつれ、１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【００１８】
電源供給線（Ｖ１〜Ｖｘ）は、一定の電位（電源電位）に保たれている。また、対向電位も一定に保たれている。対向電位は、ＯＬＥＤ素子が発光する程度に電源電位との間に電位差を有している。
【００１９】
第１のライン期間（Ｌ１）においてゲート信号線Ｇ１にはゲート信号線駆動回路からの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２０】
ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ３０１はオンの状態になるので、ソース信号線（Ｓ１〜Ｓｘ）に入力されたアナログのビデオ信号は、スイッチング用ＴＦＴ３０１を介してＯＬＥＤ駆動用ＴＦＴ３０２のゲート電極に入力される。
【００２１】
スイッチング用ＴＦＴ３０１がオンとなって画素内に入力されたアナログのビデオ信号の電位により、ＯＬＥＤ駆動用ＴＦＴ３０２のゲート電圧が変化する。このときＯＬＥＤ駆動用ＴＦＴ３０２のＩｄ−Ｖｇ特性に従ってゲート電圧に対してドレイン電流が１対１で決まる。即ち、ＯＬＥＤ駆動用ＴＦＴ３０２のゲート電極に入力されるアナログのビデオ信号の電位に対応して、ドレイン領域の電位（オンのＯＬＥＤ駆動電位）が定まり、所定のドレイン電流がＯＬＥＤ素子に流れ、その電流量に対応した発光量で前記ＯＬＥＤ素子が発光する。
【００２２】
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力される。そして第１のライン期間（Ｌ１）と同様にソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２３】
そして全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【００２４】
以上のように、アナログのビデオ信号によってＯＬＥＤ素子の発光量が制御され、その発光量の制御によって階調表示がなされる。このように、アナログ階調方式では、ソース信号線に入力されるアナログのビデオ信号の電位の変化で階調表示が行われる。
【００２５】
次に、時間階調方式について説明する。
【００２６】
時間階調方式では、画素にデジタル信号を入力して、ＯＬＥＤ素子の発光状態もしくは非発光状態を選択し、１フレーム期間あたりにＯＬＥＤ素子が発光した期間の累計によって階調を表現する。
【００２７】
ここでは２n（ｎは、自然数）階調を表現する場合ついて説明する。図３で示した表示装置を、この時間階調方式で駆動した場合のタイミングチャートを図５に示す。まず、１フレーム期間をｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。また、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００２８】
１つのサブフレーム期間は書き込み期間（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み期間とは、１サブフレーム期間中、全画素にデジタル信号を入力する期間であり、表示期間（点灯期間とも呼ぶ）とは、入力されたデジタル信号によってＯＬＥＤ素子が発光または非発光状態となり、表示を行う期間を示している。
【００２９】
また、図５に示したＯＬＥＤ駆動電圧は発光状態を選択されたＯＬＥＤ素子のＯＬＥＤ駆動電圧を表す。すなわち、発光状態を選択されたＯＬＥＤ素子のＯＬＥＤ駆動電圧（図３）は、書き込み期間中は０Ｖとなり、表示期間中はＯＬＥＤ素子が発光する程度の大きさを有する。
【００３０】
対向電位は外部スイッチ（図示せず）により制御され、対向電位は、書き込み期間において電源電位とほぼ同じ高さに保たれ、表示期間において電源電位との間にＯＬＥＤ素子が発光する程度の電位差を有する。
【００３１】
まず、それぞれのサブフレーム期間が有する書き込み期間と表示期間について、図３と図５を用いて詳しく説明し、その後、時間階調表示について説明する。
【００３２】
まずゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ３０１がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｘ）に順にデジタル信号が入力される。対向電位は電源供給線（Ｖ１〜Ｖｘ）の電位（電源電位）と同じ高さに保たれている。デジタル信号は「０」または「１」の情報を有している。「０」と「１」のデジタル信号はそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味する。
【００３３】
そしてソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ３０１を介してＯＬＥＤ駆動用ＴＦＴ３０２のゲート電極に入力される。またコンデンサ３０３にもデジタル信号が入力され保持される。
【００３４】
そして順にゲート信号線Ｇ２〜Ｇｙにゲート信号を入力することで上述した動作を繰り返し、全ての画素にデジタル信号が入力され、各画素において入力されたデジタル信号が保持される。全ての画素にデジタル信号が入力されるまでの期間を書き込み期間と呼ぶ。
【００３５】
全ての画素にデジタル信号が入力されると、全てのスイッチング用ＴＦＴ３０１はオフの状態となる。そして対向電極に接続されている外部スイッチ（図示せず）によって、対向電位は、電源電位との間にＯＬＥＤ素子３０４が発光する程度の電位差を有するように変化する。
【００３６】
デジタル信号が「０」の情報を有していた場合、ＯＬＥＤ駆動用ＴＦＴ３０２はオフの状態となりＯＬＥＤ素子３０４は発光しない。逆に、「１」の情報を有していた場合、ＯＬＥＤ駆動用ＴＦＴ３０２はオンの状態となる。その結果ＯＬＥＤ素子３０４の画素電極はほぼ電源電位に等しく保たれ、ＯＬＥＤ素子３０４は発光する。このようにデジタル信号が有する情報によって、ＯＬＥＤ素子の発光状態または非発光状態が選択され、全ての画素が一斉に表示を行う。全ての画素が表示を行うことによって、画像が形成される。画素が表示を行う期間を表示期間と呼ぶ。
【００３７】
ｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）がそれぞれ有する書き込み期間（Ｔａ1〜Ｔａn）の長さは全て同じである。ＳＦ1〜ＳＦnがそれぞれ有する表示期間（Ｔｓ）をそれぞれＴｓ1〜Ｔｓnとする。
【００３８】
表示期間の長さは、Ｔｓ1：Ｔｓ2：Ｔｓ3：…：Ｔｓ(n-1)：Ｔｓn＝２0：２-1：２-2：…：２(-(n-2))：２(-(n-1))となるように設定する。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００３９】
表示期間はＴｓ1〜Ｔｓnまでのいずれかの期間である。ここではＴｓ1の期間、所定の画素を点灯させたとする。
【００４０】
次に、再び書き込み期間に入り、全画素にデータ信号を入力したら表示期間に入る。このときはＴｓ2〜Ｔｓnのいずれかの期間が表示期間となる。ここではＴｓ2の期間、所定の画素を点灯させたとする。
【００４１】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ3、Ｔｓ4…Ｔｓnと表示期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００４２】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していた表示期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には１６％の輝度が表現できる。
【００４３】
なお、ｎビットのデジタル信号を入力して階調を表現する時間階調方式の駆動方法において、１フレーム期間を複数のサブフレーム期間に分割する際の、分割数や個々のサブフレーム期間の長さ等は、上記に限定されない。
【００４４】
また、多結晶半導体（ポリシリコン）により形成されたトランジスタを用いること により、同一絶縁表面上に画素及び駆動回路（以下内部回路と表記）を形成し、この 内部回路をＦＰＣ等を介して電源回路等と接続することにより、その動作を制御する 技術がある（特許文献１参照）。
【００４５】
【発明が解決しようとする課題】
以上に述べたような従来のＯＬＥＤ表示装置では、以下のような課題があった。
画素部に配置されたＯＬＥＤ素子を発光させるためには必要なだけの電流を供給する必要がある。ここで２インチのＯＬＥＤパネルを考えるとき、現状のＯＬＥＤ材料を用いると、例えば２００ｃｄ／ｍ２の輝度を得るためには、赤色では３．５ｍＡ／ｃｍ２の電流が、緑色では１ｍＡ／ｃｍ２の電流が、青色では３ｍＡ／ｃｍ２の電流が必要であるため、２インチに換算すると、それぞれ１４ｍＡ、４ｍＡ、１２ｍＡの電流が必要となる。また、ＯＬＥＤ素子には各色それぞれ８Ｖ、５Ｖ、７Ｖの電圧が発生している。これらの電流を供給するため、図２に示すように、従来ではソースフォロワを用いた電源回路をパネルの外側に３個用意していた。これらの電源回路は実装面積の拡大、部品点数の増加などの欠点をまねいていた。
【００４６】
また、これらのソースフォロワで構成した電源回路を使用する場合は、ソースフォロワはＭＯＳトランジスタを飽和領域で使用するため、Ｖｄｓ（ドレインソース間電圧）の増加となり、消費電力の増加となる。例えばＶｄｓが５Ｖ必要な場合、各色の電源回路のソースフォロワのＶｄｓは、ＶＣＣを最もＯＬＥＤ電圧の高い赤にあわせて設定するため、赤色では５Ｖ、緑色では８Ｖ、青色では６Ｖの電圧が必要となる。これに前述した電流を掛け合わせて、ソースフォロワの消費電力を求めると、各色の電力は、７０ｍＷ、４０ｍＷ、７２ｍＷの電力が発生し、合計１８４ｍＷが必要となる。このような電力は、携帯機器においてバッテリーの消耗をまねき、携帯機器の使用時間の減少を招いていた。よって、電力の少ない電源回路をパネルに内蔵することが望まれていた。
【００４７】
そこで本発明は、ＯＬＥＤ素子を用いた表示装置において、実装面積の縮小、部品個コストの低減、消費電力の低減を図るため、低消費電力の電源を内蔵することを課題とする。
また、本発明は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。たとえば正孔注入層、正孔輸送層、電子注入層、電子輸送層に無機材料を含む発光素子を適応した表示装置に用いることができる。
【００４８】
【課題を解決するための手段】
前述の課題を解決するために、本発明では次のような手段を用いた。
【００４９】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素はＯＬＥＤ素子を有する表示装置において、前記ＯＬＥＤ素子に電流または電圧を与え発光をさせる電源回路を基板上に形成したことを特徴とする表示装置が提供される。
【００５０】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光するＯＬＥＤ素子を有する表示装置において、赤色、緑色、青色ごとの前記ＯＬＥＤ素子に電流または電圧を与え発光をさせる電源回路を基板上に形成したことを特徴とする表示装置が提供される。
【００５１】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素はＯＬＥＤ素子を有する表示装置において、前記ＯＬＥＤ素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路であることを特徴とする表示装置が提供される。
【００５２】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光するＯＬＥＤ素子を有する表示装置において、赤色、緑色、青色ごとの前記ＯＬＥＤ素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路であることを特徴とする表示装置が提供される。
【００５３】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光するＯＬＥＤ素子を有し、赤色、緑色、青色ごとの前記ＯＬＥＤ素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路である表示装置において、前記ＯＬＥＤ素子はカソードを共通としており、且つ電源回路の出力はソース接地Ｐチャネル型トランジスタで構成されていることを特徴とする表示装置が提供される。
【００５４】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光するＯＬＥＤ素子を有し、赤色、緑色、青色ごとの前記ＯＬＥＤ素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路である表示装置において、前記ＯＬＥＤ素子はアノードを共通としており、且つ電源回路の出力はソース接地Ｎチャネル型トランジスタで構成されていることを特徴とする表示装置が提供される。
【００５５】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光するＯＬＥＤ素子を有し、赤色、緑色、青色ごとの前記ＯＬＥＤ素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路である表示装置であり、前記ＯＬＥＤ素子はカソードを共通としており、且つ電源回路の出力はソース接地Ｐチャネル型トランジスタで構成されている表示装置において、前記電源回路は電源回路内の最高電位と出力電位の差がＰチャネル型トランジスタのしきい値以下であることを特徴とする表示装置が提供される。
【００５６】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光するＯＬＥＤ素子を有し、赤色、緑色、青色ごとの前記ＯＬＥＤ素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路である表示装置であり、前記ＯＬＥＤ素子はカソードを共通としており、且つ電源回路の出力はソース接地Ｎチャネル型トランジスタで構成されている表示装置において、前記電源回路は電源回路内の最低電位と出力電位の差がＮチャネル型トランジスタのしきい値以下であることを特徴とする表示装置が提供される。
【００５７】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光するＯＬＥＤ素子を有する表示装置において、赤色、緑色、青色のうちの２つに電流または電圧を供給する電源回路を基板上に形成したことを特徴とする表示装置が提供される。
【００５８】
本発明によって、
上記表示装置のいずれかを使用した電子機器が提供される。
【００５９】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は発光素子を有する表示装置において、前記発光素子に電流または電圧を与え発光をさせる電源回路を基板上に形成したことを特徴とする表示装置が提供される。
【００６０】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光する発光素子を有する表示装置において、赤色、緑色、青色ごとの前記発光素子に電流または電圧を与え発光をさせる電源回路を基板上に形成したことを特徴とする表示装置が提供される。
【００６１】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は発光素子を有する表示装置において、前記発光素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路であることを特徴とする表示装置が提供される。
【００６２】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光する発光素子を有する表示装置において、赤色、緑色、青色ごとの前記発光素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路であることを特徴とする表示装置が提供される。
【００６３】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光する発光素子を有し、赤色、緑色、青色ごとの前記発光素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路である表示装置において、前記発光素子はカソードを共通としており、且つ電源回路の出力はソース接地Ｐチャネル型トランジスタで構成されていることを特徴とする表示装置が提供される。
【００６４】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光する発光素子を有し、赤色、緑色、青色ごとの前記発光素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路である表示装置において、前記発光素子はアノードを共通としており、且つ電源回路の出力はソース接地Ｎチャネル型トランジスタで構成されていることを特徴とする表示装置が提供される。
【００６５】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光する発光素子を有し、赤色、緑色、青色ごとの前記発光素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路である表示装置であり、前記発光素子はカソードを共通としており、且つ電源回路の出力はソース接地Ｐチャネル型トランジスタで構成されている表示装置において、前記電源回路は電源回路内の最高電位と出力電位の差がＰチャネル型トランジスタのしきい値以下であることを特徴とする表示装置が提供される。
【００６６】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光する発光素子を有し、赤色、緑色、青色ごとの前記発光素子に電流または電圧を与え発光をさせる電源回路を基板上に形成し、且つ前記電源回路は演算増幅器を用いた電源回路である表示装置であり、前記発光素子はカソードを共通としており、且つ電源回路の出力はソース接地Ｎチャネル型トランジスタで構成されている表示装置において、前記電源回路は電源回路内の最低電位と出力電位の差がＮチャネル型トランジスタのしきい値以下であることを特徴とする表示装置が提供される。
【００６７】
本発明によって、
基板上に複数の画素と複数のソース信号線と複数のゲート信号線がマトリクス状に配置され、前記画素は赤色、緑色、青色に発光する発光素子を有する表示装置において、赤色、緑色、青色のうちの２つに電流または電圧を供給する電源回路を基板上に形成したことを特徴とする表示装置が提供される。
【００６８】
本発明によって、
上記表示装置のいずれかを使用した電子機器が提供される。
【００６９】
従来の表示装置においては、画素内のＯＬＥＤ素子に与える電流または電圧を外部の電源回路によって供給していた。そのため、外付け部品の増加、基板サイズの増大などをまねき、それによって製造コストの増大をまねいていた。本発明では、パネル内部に電源回路を内蔵することによって、部品の削減、基板サイズの削減を可能としている。
なお、本発明は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。
【００７０】
【発明の実施の形態】
まず、本発明のＯＬＥＤ表示装置について説明する。
【００７１】
図１は本発明の構成を示したものである。本発明では、ＯＬＥＤ表示装置を基板１０１上に一体形成し、画素部１０５だけでなく、信号線駆動回路１０２、走査線駆動回路１０３、１０４、電源回路１０６を有している。電源回路１０６は赤色、緑色、青色の３色に対応するため、３個の電源回路よりなっている。
図６に電源回路の具体例を示す。図６の回路は従来例のようなソースフォロワ回路ではなく、演算増幅器タイプの電源回路であり、かつ、出力段にＰチャネル型トランジスタから成る出力回路を構成することによって、電源電位と、出力電位の差電圧を小さくすることが可能である。
【００７２】
以下その内容について、図６を用いて具体的に説明をおこなう。
入力端子６０９に外部より基準となる電圧を入力する。電源回路６０１の入力インピーダンスは非常に高いので、基準電圧が電源回路６０１の影響を受けることはない。よって、基準電圧は図６に示すような可変抵抗と固定抵抗の組み合わせのような簡単なものであっても良い。この電圧がトランジスタ６０２，６０３で構成される差動回路に入力され、出力端子６１１の電位すなわちトランジスタ６０３のゲート電位がもし低い場合には、差動回路の電流は定電流源６０７によって与えられているため、トランジスタ６０２の電流がトランジスタ６０３の電流より多くなる。またトランジスタ６０４と６０５はカレントミラー回路を構成しているため、トランジスタ６０４の電流はトランジスタ６０３の電流と等しくなる。よって容量６１０が放電し、トランジスタ６０６のゲート電位は下がる方向に動作し、トランジスタ６０６は定電流６０８より多くの電流を流し、出力電位を持ち上げる。このようにして、負帰還がかかることによって、出力電位は入力電位とほぼ同じ電位になる。また出力のトランジスタ６０６はソース接地のＰチャネル型トランジスタを使用することによって、出力トランジスタの動作点を線形領域に設定すれば電源電圧ＶＤＤに近い電位まで上昇させることができる。すなわち出力電圧と電源電圧の差がＰチャネル型トランジスタのしきい値以下の電圧まで、小さくすることが可能である。電源回路６０１の出力端子６１１は画素部６１２の電源供給線につながり、画素に電流を供給する。
【００７３】
ここで、電源電圧ＶＤＤと出力電圧との差を１Ｖとすると、従来でのＯＬＥＤ素子の特性を前提にした場合、赤の電源電圧は９Ｖ（ＯＬＥＤ電圧８Ｖ＋電源１Ｖ）となる。このとき緑の差電圧は４Ｖ、青色の差電圧は２Ｖとなる。ここでの各色ごとの消費電力は１４ｍＷ、１６ｍＷ、２４ｍＷとなり合計の消費電力は５４ｍＷとなる。
従来例で示したソースフォロワタイプの電源回路では１８４ｍＷであったことを考えると本発明によって、電力は約３分の１になった。これによって、発熱量も約３分の１となり、電源回路の内蔵を可能とすることができた。
【００７４】
以上の説明では、赤色のＯＬＥＤ材料が発光効率が低く、緑色の発光効率が高いとしているが、本発明はそれに限定されるものではなく、今後において材料特性が変化し、赤色が低効率でなくなっても、十分活用できるものである。
また、本説明ではＯＬＥＤはカソードコモンを前提としているが、トップエミッション方式の採用などでアノードコモンが実現した場合でも対応可能である。このような場合には出力トランジスタはソース接地のＮチャネル型トランジスタとなり、ＧＮＤまたは負側電源と出力電位の差電圧をＮチャネル型トランジスタのしきい値以下まで小さくすることができる。この場合の回路は、基本的には図６の回路の極性を反転させればよい。
ここではＯＬＥＤ表示装置について説明したが、本発明は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。
【００７５】
【実施例】
以下に本発明の実施例について記述する。
【００７６】
[実施例１]
図７は実施形態と異なる電源回路の実施例である。実施形態では差動回路の出力が直接出力回路につながっているため、差動回路からみたインピーダンスが低くなる可能性がある。本実施例では、それを防止する為、トランジスタ７０２と７０３で構成される差動回路とソース接地のＰチャネル型トランジスタ７０６で構成される出力回路の間にトランジスタ７１２と抵抗７１３で構成されるバッファ回路を入れている。このようなバッファ回路を追加することによって、差動回路からみた出力段のインピーダンスの低下を防ぐことが可能となる。ただし、この方式の欠点として差動回路の出力電位すなわちトランジスタ７１２のゲート電位は低下する。これによって、トランジスタ７０２、７０３のゲート電位が図６の構成では高すぎ、正常動作ができなくなる可能性がある。よって動作不良を防ぐため、トランジスタ７０２，７０３の差動の入力電圧を下げる必要があり、その対策として、差動回路の入力にもトランジスタ７１４、７１５と電流源７１６、７１７で構成されるバッファ回路を設け、差動回路の電位を下げている。このような対策によって、動作不良を招くことなく、インピーダンスをあげることができる。
このような回路では、電源回路に求められる電流容量が大きくなっても、入出力間の電源変動の少ない電源回路を供給できる。電源回路７０１の出力端子７１１は実施形態と同様に画素部７１８の電源供給線に接続され、画素に電流を供給する。
【００７７】
実施の形態と同様に本実施例においても、ＯＬＥＤはカソードコモンを前提としているが、トップエミッション方式の採用などでアノードコモンが実現した場合でも対応可能である。このような場合には出力トランジスタはソース接地のＮチャネル型トランジスタとなり、ＧＮＤまたは負側電源と出力電位の差電圧をＮチャネル型トランジスタのしきい値より小さくすることができる。この場合の回路は基本的には図７の回路の極性を反転させればよい。
また、本実施例は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。
【００７８】
[実施例２]
図８は赤色の電源を外付けとして、他の２色の電源を内蔵した場合である。このような場合では、外部電源を安定化させる必要はあるが、パネル内部に取り込む電源は２色分のみでよいため、さらにパネル内の消費電力は下げることが可能となる。
また、本実施例は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。
【００７９】
[実施例３]
本実施例では、本発明のＯＬＥＤ表示装置の画素部とその周辺に設けられる駆動回路部（ソース信号線駆動回路、ゲート信号線駆動回路、電源回路）のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００８０】
まず、図９（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００８１】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）固溶体などで形成すると良い。
【００８２】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０[kHz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８[％]として行う。また、レーザーとしては特願２００１−３６５３０２にあるようなＣＷＬＣをもちいても良い。
【００８３】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）、電力密度０．５〜０．８[W/cm2]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【００８４】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【００８５】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【００８６】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
【００８７】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。
【００８８】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００８９】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。（図９（Ｂ））
【００９０】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１５がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２５が形成される。第１の不純物領域５０１７〜５０２５には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でＮ型を付与する不純物元素を添加する。（図９（Ｂ））
【００９１】
次に、図９（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１（第１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３１で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００９２】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００９３】
そして、図１０（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]のドーズ量で行い、図９（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０３０を不純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０３０ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３２〜５０３６が形成される。この第３の不純物領域５０３２〜５０３６に添加されたリン（Ｐ）の濃度は、第１の導電層５０２６ａ〜５０３０ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２６ａ〜５０３０ａのテーパー部と重なる半導体層において、第１の導電層５０２６ａ〜５０３０ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【００９４】
図１０（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３７〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第２の導電層５０３７ｂ〜５０４２ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００９５】
第３のエッチング処理によって、第３の不純物領域５０３２〜５０３６においては、第１の導電層５０３７ａ〜５０４１ａと重なる第３の不純物領域５０３２ａ〜５０３６ａと、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３２ｂ〜５０３６ｂとが形成される。
【００９６】
そして、図１０（Ｃ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００４に第1の導電型とは逆の導電型の第４の不純物領域５０４３〜５０４８を形成する。第３の形状の導電層５０３８ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体層５００３、５００５、５００６および配線部５０４２はレジストマスク５２００で全面を被覆しておく。不純物領域５０４３〜５０４８にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるようにする。
【００９７】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３７〜５０４１がゲート電極として機能する。また、５０４２は島状のソース信号線として機能する。
【００９８】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００９９】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１００】
次いで、図１１（Ａ）に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜から１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線（接続配線、信号線を含む）５０５７〜５０６２、５０６４をパターニング形成した後、接続配線５０６２に接する画素電極５０６３をパターニング形成する。
【０１０１】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm]（さらに好ましくは２〜４[μm]）とすれば良い。
【０１０２】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、Ｎ型の不純物領域５０１７、５０１８、５０２１、５０２３〜５０２５またはＰ型の不純物領域５０４３〜５０４８に達するコンタクトホール、配線５０４２に達するコンタクトホール、電源供給線に達するコンタクトホール（図示せず）、およびゲート電極に達するコンタクトホール（図示せず）をそれぞれ形成する。
【０１０３】
また、配線（接続配線、信号線を含む）５０５７〜５０６２、５０６４として、Ｔｉ膜を１００[nm]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１５０[nm]をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０１０４】
また、本実施例では、画素電極５０６３としてＭｇＡｇ膜を１１０[nm]の厚さに形成し、パターニングを行った。画素電極５０６３を接続配線５０６２と接して重なるように配置することでコンタクトを取っている。この画素電極５０６３がＯＬＥＤ素子の陰極となる。（図１１（Ａ））
【０１０５】
次に、図１１（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形成し、画素電極５０６３に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＯＬＥＤ層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１０６】
次に、ＯＬＥＤ層５０６６および陽極（対向電極）５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＯＬＥＤ層５０６６の膜厚は８０〜２００[nm]（典型的には１００〜１２０[nm]）、陽極５０６７は、ＩＴＯ膜にて形成した。
【０１０７】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、ＯＬＥＤ層および陽極を形成する。但し、ＯＬＥＤ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＯＬＥＤ層および陽極を形成するのが好ましい。
【０１０８】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＯＬＥＤ層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＯＬＥＤ層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＯＬＥＤ層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０１０９】
ここではＲＧＢに対応した３種類のＯＬＥＤ素子を形成する方式を用いたが、白色発光のＯＬＥＤ素子とカラーフィルタとを組み合わせた方式、青色または青緑発光のＯＬＥＤ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（画素電極）に透明電極を利用してＲＧＢに対応したＯＬＥＤ素子を重ねる方式などを用いても良い。
【０１１０】
なお、ＯＬＥＤ層５０６６としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造をＯＬＥＤ層とすれば良い。
【０１１１】
次に、同じゲート信号線にゲート電極が接続されたスイッチ用ＴＦＴを有する画素（同じラインの画素）上に、メタルマスクを用いて陽極５０６７を形成する。
【０１１２】
なお本実施例では、陽極５０６７としてＩＴＯを用い、陰極５０６３としてＭｇＡｇを用いたが、本発明はこれに限定されない。陽極５０６７及び陰極５０６３として他の公知の材料を用いても良い。
【０１１３】
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００[nm]の厚さに形成する。パッシベーション膜５０６８を形成しておくことで、ＯＬＥＤ層５０６６を水分等から保護することができ、ＯＬＥＤ素子の信頼性をさらに高めることが出来る。
【０１１４】
こうして図１１（Ｂ）に示すような構造のＯＬＥＤ表示装置が完成する。なお、本実施例におけるＯＬＥＤ表示装置の作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１１５】
なお、上記の行程により作製されるアクティブマトリクス型ＯＬＥＤ表示装置におけるＴＦＴはトップゲート構造をとっているが、ボトムゲート構造のＴＦＴやその他の構造のＴＦＴに対しても本実施例は容易に適用され得る。
【０１１６】
また、本実施例においては、ガラス基板を使用しているが、ガラス基板に限らず、プラスチック基板、ステンレス基板、単結晶ウェハ等、ガラス基板以外のものを使用することによっても実施が可能である。
【０１１７】
ところで、本実施例のＯＬＥＤ表示装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を１０[MHz]以上にすることが可能である。
【０１１８】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦＴとして用いる。
【０１１９】
本実施例の場合、Ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域（ＬOV領域）、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域（ＬOFF領域）およびチャネル形成領域を含む。
【０１２０】
また、ＣＭＯＳ回路のＰチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１２１】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。また駆動回路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、ＬOV領域を有していることが好ましい。
【０１２２】
なお、実際には図１１（Ｂ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤ素子の信頼性が向上する。
【０１２３】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。
【０１２４】
また、本実施例で示す工程に従えば、ＯＬＥＤ表示装置の作製に必要なフォトマスクの数を抑えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。
【０１２５】
なお、上述の表示装置の作製工程は、Ｐ型のＴＦＴの形成工程を除くことによって、Ｎ型のＴＦＴのみで構成される、単極性のＴＦＴを用いた表示装置の作製工程に適用することができる。
【０１２６】
また、作製工程は、これに限定されない。表示装置を構成するＴＦＴの構造もトップゲート型に限定されず、ボトムゲート型、デュアルゲート型であっても良い。
また、本実施例は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。
【０１２７】
[実施例４]
本実施例では、本発明のＯＬＥＤ表示装置を作製した例について、図１２を用いて説明する。
【０１２８】
図１２（Ａ）は、ＯＬＥＤ表示装置の上面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ−Ａ’における断面図、図１２（Ｃ）は図１２（Ａ）のＢ−Ｂ’における断面図である。
【０１２９】
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０１３０】
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１２（Ｂ）では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれる画素ＴＦＴ（ＯＬＥＤ素子へドレイン電流を入力するＴＦＴ）４２０２を図示した。
【０１３１】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴが用いられ、ＴＦＴ４２０２には公知の方法で作製されたＰチャネル型ＴＦＴが用いられる。
【０１３２】
駆動ＴＦＴ４２０１及びＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４３０１が形成され、その上にＴＦＴ４２０２のドレイン領域と電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１３３】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上にはＯＬＥＤ層４２０４が形成される。ＯＬＥＤ層４２０４は公知の有機材料または無機材料を用いることができる。また、有機材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０１３４】
ＯＬＥＤ層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＯＬＥＤ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１３５】
ＯＬＥＤ層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５とＯＬＥＤ層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、ＯＬＥＤ層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５には所定の電圧が与えられている。
【０１３６】
以上のようにして、画素電極（陽極）４２０３、ＯＬＥＤ層４２０４及び陰極４２０５からなるＯＬＥＤ素子４３０３が形成される。そしてＯＬＥＤ素子４３０３を覆うように、絶縁膜４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、ＯＬＥＤ素子４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０１３７】
４００５ａは電源供給線に接続された引き回し配線であり、ＴＦＴ４２０１のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３３３に電気的に接続される。
【０１３８】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１３９】
但し、ＯＬＥＤ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０１４０】
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０１４１】
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ素子４３０３の劣化を抑制できる。
【０１４２】
図１２（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
【０１４３】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３３３とが、導電性フィラー４３００ａによって電気的に接続される。
また、本実施例は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。
【０１４４】
[実施例５]
図１３に本発明のＯＬＥＤ表示装置の画素の構成を示す断面図を示す。なお、本実施例では、ＯＬＥＤ表示装置の画素を構成する素子として、ＯＬＥＤ素子及びＯＬＥＤ素子にドレイン電流を流すＴＦＴのみを示す。
【０１４５】
図１３（Ａ）において、画素基板１６００上に、ＴＦＴ１６０１が形成されている。ＴＦＴ１６０１は、第１のゲート電極１６０３ａと、第２のゲート電極１６０３ｂと、第１のゲート電極と第２のゲート電極の間に、絶縁膜１６０２及び絶縁膜１６０５を介して挟まれた、チャネル形成領域１６０４ｂとを有する、デュアルゲート型ＴＦＴである。ＴＦＴ１６０１のソース領域とドレイン領域は、一方は１６０４ａ、もう一方は１６０４ｃである。ＴＦＴ１６０１が形成された後、層間膜１６０６が形成される。
【０１４６】
なお、ＴＦＴ１６０１としては、図に示した構成に限定されず、公知の構成のＴＦＴを自由に用いることができる。
【０１４７】
次に、ＩＴＯ等を代表とする透明導電膜を成膜し、所望の形状にパターニングして、画素電極１６０８を形成する。ここで、画素電極１６０８は、陽極である。層間膜１６０６に、ＴＦＴ１６０１のソース領域及びドレイン領域、１６０４ａ、１６０４ｃに達するコンタクトホールを形成し、Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜を成膜し、所望の形状にパターニングして、配線１６０７及び配線１６０９を形成する。配線１６０９を、画素電極１６０８と接触させることによって、導通をとっている。
【０１４８】
続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、ＯＬＥＤ素子１６１４の画素電極１６０８に対応する位置に開口部を形成して絶縁膜１６１０を形成する。ここで、開口部の側壁の段差に起因するＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開口部は、十分になだらかなテーパー形状の側壁を有するように形成する。
【０１４９】
次に、ＯＬＥＤ層１６１１を形成した後、ＯＬＥＤ素子１６１４の対向電極（陰極）１６１２を、２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成する。ＯＬＥＤ素子１６１４の対向電極１６１２の膜厚を極めて薄くすることにより、ＯＬＥＤ層１６１１で発生した光は対向電極１６１２を透過して、画素基板１６００とは逆の方向に出射される。次いで、ＯＬＥＤ素子１６１４の保護を目的として、保護膜１６１３を成膜する。
【０１５０】
このように、画素基板１６００とは逆の方向に光を放射する表示装置の場合、ＯＬＥＤ素子１６１４に対して、画素基板１６００側に形成された、ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ素子１６１４の発光を視認する必要が無いため、開口率を大きくすることが可能である。
【０１５１】
なお、画素電極１６０８の材料として、ＴｉＮ等を用い、画素電極を陰極とし、対向電極１６１２をＩＴＯ等を代表とする透明導電膜を用いて形成し、陽極とする。こうして、陽極側から画素基板１６００とは逆の方向に、ＯＬＥＤ層１６１１が発光した光を放射する構成としてもよい。
【０１５２】
図１３（Ｂ）は、図１３（Ａ）と異なる構成のＯＬＥＤ素子を有する画素の構成を示す断面図である。
【０１５３】
図１３（Ｂ）において、図１３（Ａ）と同じ部分は同じ符号を用いて説明する。
【０１５４】
図１３（Ｂ）において、ＴＦＴ１６０１を形成し、層間膜１６０６を形成するまでは、図１３（Ａ）で示した構成と同様に作成することができる。
【０１５５】
次に、層間膜１６０６に、ＴＦＴ１６０１のソース領域及びドレイン領域、１６０４ａ、１６０４ｃに達するコンタクトホールを形成する。その後、Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜を成膜し、続いて、ＩＴＯ等を代表とする透明導電膜を成膜する。Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜と、ＩＴＯ等を代表とする透明導電膜とを、所望の形状にパターニングして、１６０７及び１６０８ｂによって構成される配線１６２１と、配線１６１９と、画素電極１６２０を形成する。画素電極１６２０がＯＬＥＤ素子１６２４の陽極に相当する。
【０１５６】
続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、ＯＬＥＤ素子１６２４の画素電極１６２０に対応する位置に開口部を形成して絶縁膜１６１０を形成する。ここで、開口部の側壁の段差に起因するＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開口部は、十分になだらかなテーパー形状の側壁を有するように形成する。
【０１５７】
次に、ＯＬＥＤ層１６１１を形成した後、ＯＬＥＤ素子１６２４の対向電極（陰極）１６１２を、２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成する。ＯＬＥＤ素子１６２４の対向電極１６１２の膜厚を極めて薄くすることにより、ＯＬＥＤ層１６１１で発生した光は対向電極１６１２を透過して、画素基板１６００とは逆の方向に出射される。次いで、ＯＬＥＤ素子１６２４の保護を目的として、保護膜１６１３を成膜する。
【０１５８】
このように、画素基板１６００とは逆の方向に光を放射する表示装置の場合、ＯＬＥＤ素子１６２４に対して、画素基板１６００側に形成された、ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ素子１６２４の発光を視認する必要が無いため、開口率を大きくすることが可能である。
【０１５９】
なお、画素電極１６２０及び配線１６２１の材料として、ＴｉＮ等を用い、画素電極を陰極とし、対向電極１６１２をＩＴＯ等を代表とする透明導電膜を用いて形成し、陽極とする。こうして、陽極側から、画素基板１６００とは逆の方向に、ＯＬＥＤ層１６１１が発光した光を放射する構成としてもよい。
【０１６０】
この場合、本発明の表示装置の画素が有する、ＯＬＥＤ素子に電流を流すＴＦＴは、Ｎ型で構成することが必要である。
【０１６１】
図１３（Ｂ）で示した構成の画素は、図１３（Ａ）で示した構成の画素と比較して、ＴＦＴのソース領域またはドレイン領域と接続される配線１６１９と、画素電極１６２０を、共通のフォトマスクを用いてパターニン形成することができるため、作成工程において必要となるフォトマスクの削減及び工程の簡略化が可能となる。
また、本実施例は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。
【０１６２】
[実施例６]
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０１６３】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０１６４】
上記の論文により報告された有機発光材料(クマリン色素)の分子式を以下に示す。
【０１６５】
【化１】
(M.A.Baldo, D.F.O’Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
【０１６７】
上記の論文により報告された有機発光材料(Ｐｔ錯体)の分子式を以下に示す。
【０１６８】
【化２】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０１７０】
上記の論文により報告された有機発光材料(Ｉｒ錯体)の分子式を以下に示す。
【０１７１】
【化３】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０１７３】
[実施例７]
ＯＬＥＤ素子をはじめとした発光素子を用いた表示装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０１７４】
本発明が適用可能な電子機器の例として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１４に示す。
【０１７５】
図１４(Ａ)はディスプレイ装置であり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明は表示部３００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ディスプレイ装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全てのディスプレイ装置が含まれる。
【０１７６】
図１４(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本発明は表示部３１０２に用いることができる。
【０１７７】
図１４(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。本発明は表示部３２０３に用いることができる。
【０１７８】
図１４(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明は表示部３３０２に用いることができる。
【０１７９】
図１４(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であり、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(ＤＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示するが、本発明はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１８０】
図１４(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５０１、表示部３５０２、アーム部３５０３を含む。本発明は表示部３５０２に用いることができる。
【０１８１】
図１４(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７、音声入力部３６０８、操作キー３６０９等を含む。本発明は表示部３６０２に用いることができる。
【０１８２】
図１４(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アンテナ３７０８等を含む。本発明は表示部３７０３に用いることができる。なお、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０１８３】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型もしくはリア型のプロジェクターに用いることも可能となる。
【０１８４】
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１８５】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１８６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜６に示したいずれの構成の発光装置を用いても良い。
また、本実施例は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能である。
【０１８７】
【発明の効果】
前述したように本発明では表示装置の基板上にＯＬＥＤ素子に電流または電圧を供給する電源回路を内蔵することによって、表示装置の部品点数の削減、実装面積の削減、消費電力の削減が可能になる。
また、本発明は、ＯＬＥＤ素子を用いた表示装置のみならず、他の発光素子を用いた表示装置にも適応可能であり、上記の効果を得ることが可能である。
【図面の簡単な説明】
【図１】 本発明の表示装置の構成を示すブロック図。
【図２】 従来の表示装置の構成を示すブロック図。
【図３】 従来の表示装置の画素の回路構成を示す図。
【図４】 従来の表示装置の画素の駆動方法を示すタイミングチャートを示す図。
【図５】 従来の表示装置の画素の駆動方法を示すタイミングチャートを示す図。
【図６】 本発明の表示装置に内蔵する電源回路を示す図
【図７】 本発明の表示装置に内蔵する電源回路を示す図
【図８】 本発明の表示装置の構成を示すブロック図
【図９】 本発明の表示装置の作製工程を示す図。
【図１０】 本発明の表示装置の作製工程を示す図。
【図１１】 本発明の表示装置の作製工程を示す図。
【図１２】 本発明の表示装置の外観を示す上面図及び断面図。
【図１３】 本発明の表示装置の画素の構成を示す断面図。
【図１４】 本発明が適用可能な電子機器の例を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device. In particular, the present invention relates to an OLED display device using a thin film transistor formed on a transparent substrate such as glass or plastic.
Further, the present invention relates to an electronic device using the display device.
[0002]
[Prior art]
In recent years, mobile phones have become popular due to the development of communication technology. In the future, more video transmission and more information transmission are expected. On the other hand, personal computers are also being produced with mobile-friendly products due to their light weight. A number of information devices called personal digital assistants (PDAs) beginning with electronic notebooks are also produced and are becoming popular. In addition, with the development of display devices and the like, most portable information devices are equipped with flat displays.
[0003]
Further, in recent technology, an active matrix type display device is being used as a display device used for them.
[0004]
In an active matrix display device, a TFT (thin film transistor) is arranged for each pixel, and a screen is controlled by the TFT. Such an active matrix display device has advantages such as higher definition, improved image quality, and support for moving images, compared to a passive matrix display device. Therefore, in the future, the display device of portable information equipment will change from a passive matrix type to an active matrix type.
[0005]
In addition, among active matrix display devices, display devices using low-temperature polysilicon have been commercialized in recent years. In the low-temperature polysilicon technology, in addition to the pixel TFT that constitutes the pixel, a driving circuit can be simultaneously formed on the periphery of the pixel portion by using the TFT, which greatly contributes to downsizing and low power consumption of the device. Accordingly, a low-temperature polysilicon display device has become an indispensable device for a display unit of a mobile device whose application field has been remarkably expanded in recent years.
[0006]
In recent years, development of display devices using organic electroluminescence elements (OLED elements) has been activated. Here, the OLED element includes both those using light emission (fluorescence) from singlet excitons and those using light emission (phosphorescence) from triplet excitons. In this specification, an OLED element is given as an example of a light emitting element, but other light emitting elements may be used.
[0007]
An OLED element is configured in such a manner that an OLED layer is sandwiched between a pair of electrodes (a cathode and an anode), and usually has a laminated structure. A typical example is a stacked structure (hole transport layer / light emitting layer / electron transport layer) proposed by Tang of Eastman Kodak Company.
[0008]
Other than this, (hole injection layer / hole transport layer / light emitting layer / electron transport layer) or (hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer) layered in this order There is. In the present invention, any of them may be adopted, and the light emitting layer may be doped with a fluorescent dye.
[0009]
In this specification, all layers provided between the anode and the cathode are collectively referred to as an OLED layer. Therefore, the hole injection layer, hole transport layer, light emitting layer, electron transport layer, and electron injection layer are all included in the OLED layer. A light emitting element composed of an anode, an OLED layer, and a cathode is called an OLED element.
[0010]
FIG. 3 shows an example of the configuration of a pixel portion of an active matrix OLED display device. Gate signal lines (G1 to Gy) for inputting selection signals from the gate signal line driving circuit are connected to the gate electrode of the switching
[0011]
The
[0012]
Note that in this specification, the potential of the counter electrode is referred to as a counter potential. A power source that applies a counter potential to the counter electrode is referred to as a counter power source. The potential difference between the pixel electrode potential and the counter electrode potential is the OLED drive voltage, and this OLED drive voltage is applied to the OLED layer.
[0013]
As the gradation display method of the OLED display device, there are an analog gradation method and a time gradation method.
[0014]
Such a driving method is disclosed in
[0015]
[Patent Document 1]
JP 2001-343933 A
[0016]
First, the analog gradation method of the OLED display device will be described. FIG. 4 shows a timing chart when the display device shown in FIG. 3 is driven by an analog gray scale method. A period from selection of one gate signal line to selection of the next gate signal line is referred to as one line period (L). In addition, a period from when one image is selected until the next image is selected corresponds to one frame period. In the case of the OLED display device of FIG. 3, since there are y gate signal lines, y line periods (L1 to Ly) are provided in one frame period.
[0017]
As the resolution increases, the number of line periods in one frame period increases, and the driving circuit must be driven at a high frequency.
[0018]
The power supply lines (V1 to Vx) are kept at a constant potential (power supply potential). In addition, the counter potential is also kept constant. The counter potential has a potential difference from the power supply potential to such an extent that the OLED element emits light.
[0019]
In the first line period (L1), a selection signal from the gate signal line driver circuit is input to the gate signal line G1. Then, analog video signals are sequentially input to the source signal lines (S1 to Sx).
[0020]
Since all the switching
[0021]
The gate voltage of the
[0022]
When the operation described above is repeated and the input of the analog video signal to the source signal lines (S1 to Sx) is finished, the first line period (L1) is finished. The period until the input of the analog video signal to the source signal lines (S1 to Sx) and the horizontal blanking period may be combined into one line period. Then, in the second line period (L2), a selection signal is input to the gate signal line G2. Similarly to the first line period (L1), analog video signals are sequentially input to the source signal lines (S1 to Sx).
[0023]
When selection signals are input to all the gate signal lines (G1 to Gy), all the line periods (L1 to Ly) are finished. When all the line periods (L1 to Ly) end, one frame period ends. All pixels display during one frame period, and one image is formed. All the line periods (L1 to Ly) and the vertical blanking period may be combined into one frame period.
[0024]
As described above, the light emission amount of the OLED element is controlled by the analog video signal, and gradation display is performed by controlling the light emission amount. As described above, in the analog gradation method, gradation display is performed by changing the potential of the analog video signal input to the source signal line.
[0025]
Next, the time gradation method will be described.
[0026]
In the time gray scale method, a digital signal is input to a pixel, the light emitting state or non-light emitting state of the OLED element is selected, and the gray scale is expressed by the total of the periods during which the OLED element emits light per frame period.
[0027]
Here 2 n (N is a natural number) The case where a gradation is expressed will be described. FIG. 5 shows a timing chart when the display device shown in FIG. 3 is driven by this time gray scale method. First, one frame period is divided into n subframe periods (SF 1 ~ SF n ). Note that a period in which all the pixels in the pixel portion display one image is referred to as one frame period (F). A period obtained by dividing one frame period into a plurality of frames is called a subframe period. As the number of gradations increases, the number of divisions in one frame period also increases, and the drive circuit must be driven at a high frequency.
[0028]
One subframe period is divided into a writing period (Ta) and a display period (Ts). The writing period is a period in which a digital signal is input to all pixels in one subframe period. The display period (also referred to as a lighting period) is a state in which the OLED element emits light or does not emit light according to the input digital signal. The period for displaying is shown.
[0029]
Further, the OLED drive voltage shown in FIG. 5 represents the OLED drive voltage of the OLED element whose light emission state is selected. That is, the OLED drive voltage (FIG. 3) of the OLED element whose light emission state is selected is 0 V during the writing period and has a magnitude that allows the OLED element to emit light during the display period.
[0030]
The counter potential is controlled by an external switch (not shown). The counter potential is maintained at substantially the same level as the power supply potential in the writing period, and a potential difference that causes the OLED element to emit light between the power supply potential and the display period. Have.
[0031]
First, a writing period and a display period included in each subframe period will be described in detail with reference to FIGS. 3 and 5, and then time gray scale display will be described.
[0032]
First, a gate signal is input to the gate signal line G1, and all the switching
[0033]
Then, the digital signal input to the source signal lines (S1 to Sx) is input to the gate electrode of the
[0034]
The above-described operation is repeated by inputting gate signals to the gate signal lines G2 to Gy in order, and digital signals are input to all the pixels, and the digital signals input to each pixel are held. A period until digital signals are input to all pixels is called a writing period.
[0035]
When digital signals are input to all the pixels, all the switching
[0036]
When the digital signal has information of “0”, the
[0037]
n subframe periods (SF 1 ~ SF n ) Each writing period (Ta 1 ~ Ta n ) Are all the same length. SF 1 ~ SF n Each has a display period (Ts) 1 ~ Ts n And
[0038]
The length of the display period is Ts 1 : Ts 2 : Ts Three : ...: Ts (n-1) : Ts n = 2 0 : 2 -1 : 2 -2 : ...: 2 (-(n-2)) : 2 (-(n-1)) Set to be. 2 in combination with this display period n Of the gradations, a desired gradation display can be performed.
[0039]
The display period is Ts 1 ~ Ts n It is either period until. Here Ts 1 Assume that a predetermined pixel is turned on during the period.
[0040]
Next, the writing period starts again, and when a data signal is input to all pixels, the display period starts. At this time Ts 2 ~ Ts n One of the periods becomes the display period. Here Ts 2 Assume that a predetermined pixel is turned on during the period.
[0041]
Thereafter, the same operation is repeated for the remaining n-2 subframes, and sequentially Ts Three , Ts Four ... Ts n And a display period are set, and predetermined pixels are turned on in each subframe.
[0042]
When n subframe periods appear, one frame period is finished. At this time, the gradation of the pixel is determined by integrating the length of the display period during which the pixel is lit. For example, when n = 8, assuming that the luminance is 100% when the pixels emit light in the entire display period, Ts 1 And Ts 2 When the pixel emits light at 75%, 75% luminance can be expressed and Ts Three And Ts Five And Ts 8 When is selected, a luminance of 16% can be expressed.
[0043]
Note that in the time gray scale driving method in which an n-bit digital signal is input to express gray scale, the number of divisions and the length of each sub frame period when dividing one frame period into a plurality of sub frame periods It is not limited to the above.
[0044]
In addition, by using a transistor formed of a polycrystalline semiconductor (polysilicon), a pixel and a driving circuit (hereinafter referred to as an internal circuit) are formed on the same insulating surface, and this internal circuit is connected to a power supply circuit via an FPC or the like. There is a technology for controlling the operation by connecting to the above (see Patent Document 1).
[0045]
[Problems to be solved by the invention]
The conventional OLED display device as described above has the following problems.
In order to emit light from the OLED elements arranged in the pixel portion, it is necessary to supply a current as much as necessary. Here, when considering a 2-inch OLED panel, using the current OLED material, for example, to obtain a luminance of 200 cd /
[0046]
Further, when a power supply circuit constituted by these source followers is used, since the source follower uses a MOS transistor in a saturation region, Vds (drain-source voltage) increases and power consumption increases. For example, when Vds is 5V, Vds of the source follower of each color power supply circuit sets VCC according to red with the highest OLED voltage. Therefore, a voltage of 5V for red, 8V for green, and 6V for blue is required. Become. When the power consumption of the source follower is obtained by multiplying this with the above-described current, the power of each color is 70 mW, 40 mW, and 72 mW, and a total of 184 mW is required. Such electric power causes battery consumption in the portable device, leading to a reduction in usage time of the portable device. Therefore, it has been desired to incorporate a power supply circuit with low power in the panel.
[0047]
Accordingly, an object of the present invention is to incorporate a low power consumption power supply in a display device using an OLED element in order to reduce the mounting area, the component cost, and the power consumption.
Further, the present invention can be applied not only to a display device using an OLED element but also to a display device using another light emitting element. For example, it can be used for a display device in which a light-emitting element including an inorganic material is used for a hole injection layer, a hole transport layer, an electron injection layer, and an electron transport layer.
[0048]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention uses the following means.
[0049]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have OLED elements, a power supply circuit that emits light by applying current or voltage to the OLED elements A display device characterized in that is formed on a substrate is provided.
[0050]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have OLED elements that emit light in red, green, and blue, each of red, green, and blue A display device is provided in which a power supply circuit that emits light by applying a current or voltage to the OLED element is formed on a substrate.
[0051]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have OLED elements, a power supply circuit that emits light by applying current or voltage to the OLED elements Is provided on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
[0052]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have OLED elements that emit light in red, green, and blue, each of red, green, and blue A display device is provided, wherein a power circuit for applying light or light to the OLED element to emit light is formed on a substrate, and the power circuit is a power circuit using an operational amplifier.
[0053]
According to the present invention,
A plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels have OLED elements that emit light in red, green, and blue. In a display device in which a power circuit for applying current or voltage to an OLED element to emit light is formed on a substrate, and the power circuit is a power circuit using an operational amplifier, the OLED element has a common cathode and a power source A display device is provided in which the output of the circuit is composed of a common source P-channel transistor.
[0054]
According to the present invention,
A plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels have OLED elements that emit light in red, green, and blue. In a display device in which a power supply circuit that applies current or voltage to an OLED element to emit light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier, the OLED element has a common anode and a power supply A display device is provided in which the output of the circuit is composed of a common source N-channel transistor.
[0055]
According to the present invention,
A plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels have OLED elements that emit light in red, green, and blue. A power supply circuit for applying current or voltage to the OLED element to emit light is formed on a substrate, the power supply circuit is a power supply circuit using an operational amplifier, the OLED element has a common cathode, and In the display device in which the output of the power supply circuit is composed of a source-grounded P-channel transistor, the difference between the highest potential in the power supply circuit and the output potential is less than the threshold value of the P-channel transistor. A display device is provided.
[0056]
According to the present invention,
A plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels have OLED elements that emit light in red, green, and blue. A power supply circuit for applying current or voltage to the OLED element to emit light is formed on a substrate, the power supply circuit is a power supply circuit using an operational amplifier, the OLED element has a common cathode, and In the display device in which the output of the power supply circuit is composed of a source-grounded N-channel transistor, the difference between the lowest potential and the output potential in the power supply circuit is less than or equal to the threshold value of the N-channel transistor. A display device is provided.
[0057]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have OLED elements that emit light in red, green, and blue, red, green, and blue A display device is provided in which a power supply circuit for supplying current or voltage to two of them is formed on a substrate.
[0058]
According to the present invention,
An electronic device using any of the above display devices is provided.
[0059]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have light emitting elements, a power supply circuit that emits light by applying current or voltage to the light emitting elements A display device characterized in that is formed on a substrate is provided.
[0060]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have light emitting elements that emit red, green, and blue light, each of red, green, and blue A display device is provided in which a power supply circuit that emits light by applying a current or a voltage to the light emitting element is formed on a substrate.
[0061]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have light emitting elements, a power supply circuit that emits light by applying current or voltage to the light emitting elements Is provided on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
[0062]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have light emitting elements that emit red, green, and blue light, each of red, green, and blue A display device is provided, wherein a power supply circuit for applying light or current to the light emitting element to emit light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
[0063]
According to the present invention,
A plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels each include a light emitting element that emits red, green, and blue light. A power supply circuit for applying current or voltage to a light emitting element to emit light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier. In the display device, the light emitting element has a common cathode and a power supply A display device is provided in which the output of the circuit is composed of a common source P-channel transistor.
[0064]
According to the present invention,
A plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels each include a light emitting element that emits red, green, and blue light. In a display device in which a power supply circuit that emits light by applying current or voltage to a light emitting element is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier, the light emitting element has a common anode and a power supply A display device is provided in which the output of the circuit is composed of a common source N-channel transistor.
[0065]
According to the present invention,
A plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels each include a light emitting element that emits red, green, and blue light. A power supply circuit that emits light by applying a current or a voltage to the light emitting element is formed on the substrate, and the power supply circuit is a power supply circuit using an operational amplifier, the light emitting element has a common cathode, and In the display device in which the output of the power supply circuit is composed of a source-grounded P-channel transistor, the difference between the highest potential in the power supply circuit and the output potential is less than the threshold value of the P-channel transistor. A display device is provided.
[0066]
According to the present invention,
A plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels each include a light emitting element that emits red, green, and blue light. A power supply circuit that emits light by applying a current or a voltage to the light emitting element is formed on the substrate, and the power supply circuit is a power supply circuit using an operational amplifier, the light emitting element has a common cathode, and In the display device in which the output of the power supply circuit is composed of a source-grounded N-channel transistor, the difference between the lowest potential and the output potential in the power supply circuit is less than or equal to the threshold value of the N-channel transistor. A display device is provided.
[0067]
According to the present invention,
In a display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have light emitting elements that emit red, green, and blue light, red, green, and blue A display device is provided in which a power supply circuit for supplying current or voltage to two of them is formed on a substrate.
[0068]
According to the present invention,
An electronic device using any of the above display devices is provided.
[0069]
In a conventional display device, a current or voltage applied to an OLED element in a pixel is supplied by an external power supply circuit. For this reason, an increase in the number of external parts and an increase in the board size are caused, thereby increasing the manufacturing cost. In the present invention, by incorporating a power supply circuit inside the panel, it is possible to reduce the number of components and the board size.
Note that the present invention can be applied not only to display devices using OLED elements but also to display devices using other light emitting elements.
[0070]
DETAILED DESCRIPTION OF THE INVENTION
First, the OLED display device of the present invention will be described.
[0071]
FIG. 1 shows the configuration of the present invention. In the present invention, an OLED display device is integrally formed on a
FIG. 6 shows a specific example of the power supply circuit. The circuit of FIG. 6 is not a source follower circuit as in the conventional example, but an operational amplifier type power supply circuit, and an output circuit composed of a P-channel transistor is configured in the output stage. It is possible to reduce the difference voltage.
[0072]
The contents will be specifically described below with reference to FIG.
A reference voltage is input to the
[0073]
Here, assuming that the difference between the power supply voltage VDD and the output voltage is 1V, the red power supply voltage is 9V (
Considering that the power source circuit of the source follower type shown in the conventional example is 184 mW, the power is reduced to about one third by the present invention. As a result, the heat generation amount is also reduced to about one third, and the power supply circuit can be incorporated.
[0074]
In the above description, the red OLED material has low luminous efficiency and high green luminous efficiency. However, the present invention is not limited to this, and the material characteristics will change in the future, and red will not be less efficient. However, it can be fully utilized.
In this description, the OLED is premised on the cathode common. However, even when the anode common is realized by adopting a top emission method or the like, it can be dealt with. In such a case, the output transistor is an N-channel transistor with a common source, and the voltage difference between the GND or negative power supply and the output potential can be reduced to a value equal to or lower than the threshold value of the N-channel transistor. The circuit in this case basically has only to reverse the polarity of the circuit of FIG.
Although the OLED display device has been described here, the present invention can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
[0075]
【Example】
Examples of the present invention will be described below.
[0076]
[Example 1]
FIG. 7 shows an example of a power supply circuit different from the embodiment. In the embodiment, since the output of the differential circuit is directly connected to the output circuit, the impedance viewed from the differential circuit may be low. In this embodiment, in order to prevent this, a buffer composed of a
In such a circuit, even if the current capacity required for the power supply circuit is increased, a power supply circuit with less power fluctuation between input and output can be supplied. The
[0077]
Similar to the embodiment, in this embodiment, the OLED is premised on the cathode common, but it is possible to cope with the case where the anode common is realized by adopting a top emission method or the like. In such a case, the output transistor is an N-channel transistor with a common source, and the voltage difference between the GND or negative power source and the output potential can be made smaller than the threshold value of the N-channel transistor. The circuit in this case basically has only to reverse the polarity of the circuit of FIG.
Further, this embodiment can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
[0078]
[Example 2]
FIG. 8 shows a case where a red power source is externally attached and other two color power sources are incorporated. In such a case, it is necessary to stabilize the external power supply. However, since only two colors of power are taken into the panel, power consumption in the panel can be further reduced.
Further, this embodiment can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
[0079]
[Example 3]
In this embodiment, a method for simultaneously manufacturing TFTs of a pixel portion of an OLED display device of the present invention and a driver circuit portion (a source signal line driver circuit, a gate signal line driver circuit, and a power supply circuit) provided around the pixel portion will be described. However, in order to simplify the description, a CMOS circuit which is a basic unit is illustrated in the drive circuit portion.
[0080]
First, as shown in FIG. 9A, a silicon oxide film is formed on a
[0081]
The island-shaped
[0082]
In order to fabricate a crystalline semiconductor film by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO Four Use a laser. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. The conditions for crystallization are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 [Hz] and the laser energy density is 100 to 400 [mJ / cm. 2 ] (Typically 200-300 [mJ / cm 2 ]). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is set to 1 to 10 [kHz], and the laser energy density is set to 300 to 600 [mJ / cm. 2 ] (Typically 350-500 [mJ / cm 2 ]) Then, a laser beam focused in a linear shape with a width of 100 to 1000 [μm], for example, 400 [μm] is irradiated over the entire surface of the substrate, and the superposition ratio (overlap ratio) of the linear laser light at this time is 80 Perform as ~ 98 [%]. As the laser, CWLC as disclosed in Japanese Patent Application No. 2001-365302 may be used.
[0083]
Next, a
[0084]
Then, a first
[0085]
The Ta film is formed by sputtering, and a Ta target is sputtered with Ar. In this case, when an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relieved and peeling of the film can be prevented. The resistivity of the α-phase Ta film is about 20 [μΩcm] and can be used as a gate electrode. However, the resistivity of the β-phase Ta film is about 180 [μΩcm] and is used as a gate electrode. It is unsuitable. In order to form an α-phase Ta film, tantalum nitride having a crystal structure close to Ta's α-phase is formed on a Ta base with a thickness of about 10 to 50 nm. It can be easily obtained.
[0086]
When forming a W film, it is formed by sputtering using W as a target. In addition, tungsten hexafluoride (WF 6 It can also be formed by a thermal CVD method using In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and it is desirable that the resistivity of the W film be 20 [μΩcm] or less. Although the resistivity of the W film can be reduced by increasing the crystal grains, if the impurity element such as oxygen is large in W, the crystallization is hindered and the resistance is increased. From this, in the case of the sputtering method, by using a W target having a purity of 99.9999 [%] and further forming a W film with sufficient consideration so that impurities are not mixed in the gas phase during film formation, A resistivity of 9 to 20 [μΩcm] can be realized.
[0087]
Note that in this embodiment, the first
[0088]
Next, a resist
[0089]
Under the above etching conditions, by making the shape of the resist mask suitable, the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 [nm] by the overetching process. become. Thus, the first shape conductive layers 5011 to 5016 (the first conductive layers 5011a to 5016a and the second conductive layers 5011b to 5016b) formed of the first conductive layer and the second conductive layer by the first etching treatment. Form. At this time, in the
[0090]
Then, an impurity element imparting N-type is added by performing a first doping process. As a doping method, an ion doping method or an ion implantation method may be used. The condition of the ion doping method is a dose of 1 × 10 13 ~ 5x10 14 [atoms / cm 2 The acceleration voltage is set to 60 to 100 [keV]. As an impurity element imparting N-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used. Here, phosphorus (P) is used. In this case, the conductive layers 5011 to 5015 serve as a mask for the impurity element imparting N-type, and the
[0091]
Next, as shown in FIG. 9C, a second etching process is performed without removing the resist mask. CF as etching gas Four And Cl 2 And O 2 Then, the W film is selectively etched. At this time, second shape
[0092]
CF of W film and Ta film Four And Cl 2 The etching reaction by the mixed gas can be estimated from the generated radical or ion species and the vapor pressure of the reaction product. Comparing the vapor pressure of fluoride and chloride of W and Ta, WF, which is fluoride of W 6 Is extremely high, other WCl Five , TaF Five , TaCl Five Are comparable. Therefore, CF Four And Cl 2 With this mixed gas, both the W film and the Ta film are etched. However, an appropriate amount of O is added to this mixed gas. 2 When CF is added Four And O 2 Reacts to CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure is increased. On the other hand, the increase in etching rate of Ta is relatively small even when F increases. Further, since Ta is more easily oxidized than W, O 2 When Ta is added, the surface of Ta is oxidized. Since the Ta oxide does not react with fluorine or chlorine, the etching rate of the Ta film further decreases. Therefore, it is possible to make a difference in the etching rate between the W film and the Ta film, and the etching rate of the W film can be made larger than that of the Ta film.
[0093]
Then, a second doping process is performed as shown in FIG. In this case, the impurity amount imparting N-type is doped as a condition of a high acceleration voltage by lowering the dose than the first doping treatment. For example, the acceleration voltage is set to 70 to 120 [keV] and 1 × 10 13 [atoms / cm 2 A new impurity region is formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG. 9B. Doping is performed using the second shape
[0094]
A third etching process is performed as shown in FIG. CHF as etching gas 6 And using a reactive ion etching method (RIE method). By the third etching treatment, the tapered portions of the first
[0095]
By the third etching process, in the
[0096]
Then, as shown in FIG. 10C,
[0097]
Through the above steps, impurity regions are formed in each island-like semiconductor layer. The third shape
[0098]
After removing the resist
[0099]
Further, a heat treatment is performed at 300 to 450 [° C.] for 1 to 12 hours in an atmosphere containing 3 to 100 [%] hydrogen to perform a step of hydrogenating the island-shaped semiconductor layer. This step is a step of terminating dangling bonds in the semiconductor layer with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0100]
Next, as shown in FIG. 11A, a first
[0101]
As the second
[0102]
The contact holes are formed by dry etching or wet etching, contact holes reaching N-
[0103]
Further, as wirings (including connection wirings and signal lines) 5057 to 5062 and 5064, a Ti film is 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film 150 nm is continuously formed by sputtering. A film obtained by patterning the laminated film having the three-layer structure into a desired shape is used. Of course, other conductive films may be used.
[0104]
In this example, an MgAg film having a thickness of 110 [nm] was formed as the
[0105]
Next, as shown in FIG. 11B, an insulating film containing silicon (silicon oxide film in this embodiment) is formed to a thickness of 500 nm, and an opening is formed at a position corresponding to the
[0106]
Next, the
[0107]
In this step, an OLED layer and an anode are sequentially formed on a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue. However, since the OLED layer has poor resistance to a solution, it must be formed for each color individually without using a photolithography technique. Therefore, it is preferable to hide other than the desired pixels using a metal mask, and selectively form the OLED layer and the anode only at necessary portions.
[0108]
That is, first, a mask that hides all pixels other than those corresponding to red is set, and an OLED layer that emits red light is selectively formed using the mask. Next, a mask that hides all pixels other than those corresponding to green is set, and an OLED layer that emits green light is selectively formed using the mask. Next, similarly, a mask for hiding all but the pixels corresponding to blue is set, and a blue light emitting OLED layer is selectively formed using the mask. Note that although all the different masks are described here, the same mask may be used.
[0109]
Here, a method of forming three types of OLED elements corresponding to RGB is used, but a method of combining a white light emitting OLED element and a color filter, a blue or blue green light emitting OLED element and a phosphor (fluorescent color). A method in which a conversion layer (CCM) is combined, a method in which a transparent electrode is used for a cathode (pixel electrode), and an OLED element corresponding to RGB is overlapped may be used.
[0110]
A known material can be used for the
[0111]
Next, an
[0112]
In this embodiment, ITO is used as the
[0113]
Finally, a
[0114]
Thus, an OLED display device having a structure as shown in FIG. 11B is completed. Note that in the manufacturing process of the OLED display device in this example, the source signal line is formed of Ta and W, which are materials forming the gate electrode, due to the circuit configuration and the process, and the source and drain electrodes are formed. Although the gate signal line is formed of Al which is the wiring material being formed, a different material may be used.
[0115]
Although the TFT in the active matrix OLED display device manufactured by the above process has a top gate structure, the present embodiment can be easily applied to a TFT having a bottom gate structure and other structures. obtain.
[0116]
In this embodiment, a glass substrate is used. However, the present invention is not limited to a glass substrate, and can be implemented by using a substrate other than a glass substrate such as a plastic substrate, a stainless steel substrate, a single crystal wafer, or the like. .
[0117]
By the way, the OLED display device according to the present embodiment can provide extremely high reliability and improve operating characteristics by arranging TFTs having an optimal structure not only in the pixel portion but also in the drive circuit portion. In addition, it is possible to increase the crystallinity by adding a metal catalyst such as Ni in the crystallization step. Thereby, the driving frequency of the source signal line driving circuit can be increased to 10 [MHz] or more.
[0118]
First, a TFT having a structure that reduces hot carrier injection so as not to decrease the operating speed as much as possible is used as an N-channel TFT of a CMOS circuit that forms a drive circuit portion.
[0119]
In this embodiment, the active layer of the N-channel TFT has an overlapping LDD region (L that overlaps the gate electrode with the source region, drain region, and gate insulating film interposed therebetween. OV Region), an offset LDD region (L OFF Region) and a channel formation region.
[0120]
In addition, since the P-channel TFT of the CMOS circuit is hardly concerned about deterioration due to hot carrier injection, it is not particularly necessary to provide an LDD region. Of course, it is also possible to provide an LDD region as in the case of the N-channel TFT and take measures against hot carriers.
[0121]
In addition, when the driving circuit uses a CMOS circuit in which a current flows bidirectionally in the channel formation region, that is, a CMOS circuit in which the roles of the source region and the drain region are switched, an N-channel TFT that forms the CMOS circuit In this case, it is preferable to form the LDD region in such a manner that the channel formation region is sandwiched between both sides of the channel formation region. In the case where a CMOS circuit that needs to keep off current as low as possible is used in the driver circuit, the N-channel TFT forming the CMOS circuit is L OV It is preferable to have a region.
[0122]
Actually, when the state shown in FIG. 11B is completed, a protective film (laminate film, ultraviolet curable resin film, etc.) or a light-transmitting material having high hermeticity and low degassing so as not to be exposed to the outside air. It is preferable to package (enclose) with a sealing material. At that time, if the inside of the sealing material is made an inert atmosphere or a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the OLED element is improved.
[0123]
In addition, when the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting the terminal routed from the element or circuit formed on the substrate and the external signal terminal is attached. Completed as a product.
[0124]
Further, according to the steps shown in this embodiment, the number of photomasks necessary for manufacturing an OLED display device can be suppressed. As a result, the process can be shortened, and the manufacturing cost can be reduced and the yield can be improved.
[0125]
Note that the above-described manufacturing process of the display device can be applied to a manufacturing process of a display device using a unipolar TFT including only an N-type TFT, by excluding a formation process of a P-type TFT. it can.
[0126]
Further, the manufacturing process is not limited to this. The structure of the TFT constituting the display device is not limited to the top gate type, and may be a bottom gate type or a dual gate type.
Further, this embodiment can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
[0127]
[Example 4]
In this example, an example of manufacturing the OLED display device of the present invention will be described with reference to FIGS.
[0128]
12A is a top view of the OLED display device, FIG. 12B is a cross-sectional view taken along the line AA ′ of FIG. 12A, and FIG. 12C is a cross-sectional view of FIG. It is sectional drawing in -B '.
[0129]
A
[0130]
In addition, the
[0131]
In this embodiment, a P-channel TFT and an N-channel TFT manufactured by a known method are used for the driving
[0132]
An interlayer insulating film (planarization film) 4301 is formed over the driving
[0133]
An insulating
[0134]
As a method for forming the
[0135]
On the
[0136]
As described above, the
[0137]
[0138]
As the sealing
[0139]
However, when the light emission direction from the OLED element is directed to the cover material side, the cover material must be transparent. In that case, a transparent material such as a glass plate, a plastic plate, a polyester film or an acrylic film is used.
[0140]
As the
[0141]
In order to expose the
[0142]
As shown in FIG. 12C, the
[0143]
The anisotropic
Further, this embodiment can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
[0144]
[Example 5]
FIG. 13 is a cross-sectional view illustrating a configuration of a pixel of the OLED display device of the present invention. In the present embodiment, only the OLED element and the TFT that allows the drain current to flow through the OLED element are shown as elements constituting the pixel of the OLED display device.
[0145]
In FIG. 13A, a
[0146]
Note that the
[0147]
Next, a transparent conductive film typified by ITO or the like is formed and patterned into a desired shape to form a
[0148]
Subsequently, an insulating film made of an organic resin material such as acrylic is formed, and an opening is formed at a position corresponding to the
[0149]
Next, after the
[0150]
As described above, in the case of a display device that emits light in a direction opposite to that of the
[0151]
Note that TiN or the like is used as a material for the
[0152]
FIG. 13B is a cross-sectional view illustrating a structure of a pixel having an OLED element having a structure different from that in FIG.
[0153]
In FIG. 13B, the same portions as those in FIG. 13A are described using the same reference numerals.
[0154]
In FIG. 13B, until the
[0155]
Next, contact holes reaching the source and
[0156]
Subsequently, an insulating film made of an organic resin material such as acrylic is formed, and an opening is formed at a position corresponding to the
[0157]
Next, after the
[0158]
As described above, in the case of a display device that emits light in the direction opposite to that of the
[0159]
Note that as a material of the
[0160]
In this case, it is necessary to configure the TFT of the pixel of the display device of the present invention, which has a current flowing through the OLED element, to be an N type.
[0161]
In the pixel having the structure illustrated in FIG. 13B, the
Further, this embodiment can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
[0162]
[Example 6]
In the present invention, by using an organic light emitting material that can utilize phosphorescence from triplet excitons for light emission, the external light emission quantum efficiency can be dramatically improved. This makes it possible to reduce the power consumption, extend the life, and reduce the weight of the light emitting element.
[0163]
Here, a report of using triplet excitons to improve the external emission quantum efficiency is shown. (T. Tsutsui, C. Adachi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p.437.)
[0164]
The molecular formula of the organic light-emitting material (coumarin dye) reported by the above paper is shown below.
[0165]
[Chemical 1]
(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.)
[0167]
The molecular formula of the organic light-emitting material (Pt complex) reported by the above paper is shown below.
[0168]
[Chemical 2]
(MABaldo, S. Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
[0170]
The molecular formula of the organic light emitting material (Ir complex) reported by the above paper is shown below.
[0171]
[Chemical 3]
As described above, if phosphorescence emission from triplet excitons can be used, in principle, it is possible to realize an external emission quantum efficiency that is 3 to 4 times higher than that in the case of using fluorescence emission from singlet excitons.
[0173]
[Example 7]
Since a display device using a light-emitting element such as an OLED element is a self-luminous type, it has excellent visibility in a bright place and a wide viewing angle compared to a liquid crystal display. Therefore, it can be used for display portions of various electronic devices.
[0174]
Examples of electronic devices to which the present invention can be applied include video cameras, digital cameras, goggles type displays (head mounted displays), navigation systems, sound playback devices (car audio, audio components, etc.), notebook personal computers, game machines, A portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device equipped with a recording medium (specifically, a recording medium such as a Digital Versatile Disc (DVD), etc.) A device provided with a display capable of displaying). In particular, since a wide viewing angle is important for a portable information terminal that often has an opportunity to see a screen from an oblique direction, it is desirable to use a light emitting device. Specific examples of these electronic devices are shown in FIGS.
[0175]
FIG. 14A illustrates a display device, which includes a
[0176]
FIG. 14B shows a digital still camera, which includes a
[0177]
FIG. 14C illustrates a laptop personal computer, which includes a
[0178]
FIG. 14D shows a mobile computer, which includes a
[0179]
FIG. 14E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
[0180]
FIG. 14F illustrates a goggle type display (head mounted display), which includes a
[0181]
FIG. 14G shows a video camera, which includes a main body 3601, a display portion 3602, a
[0182]
FIG. 14H illustrates a mobile phone, which includes a
[0183]
If the light emission luminance of the organic light emitting material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
[0184]
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the organic light emitting material has a very high response speed, the light emitting device is preferable for displaying moving images.
[0185]
In addition, since the light emitting device consumes electric power in the light emitting device, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0186]
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic apparatus of this embodiment may use the light emitting device having any structure shown in
Further, this embodiment can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
[0187]
【The invention's effect】
As described above, in the present invention, the power supply circuit for supplying current or voltage to the OLED element is built on the substrate of the display device, so that the number of components of the display device, the mounting area, and the power consumption can be reduced. Become.
Further, the present invention can be applied not only to a display device using an OLED element but also to a display device using another light emitting element, and the above effects can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a display device of the present invention.
FIG. 2 is a block diagram illustrating a configuration of a conventional display device.
FIG. 3 is a diagram showing a circuit configuration of a pixel of a conventional display device.
FIG. 4 is a timing chart showing a pixel driving method of a conventional display device.
FIG. 5 is a timing chart showing a pixel driving method of a conventional display device.
FIG. 6 is a diagram showing a power supply circuit built in the display device of the present invention.
FIG. 7 is a diagram showing a power supply circuit built in a display device of the present invention.
FIG. 8 is a block diagram showing a configuration of a display device of the present invention.
FIGS. 9A to 9C are diagrams illustrating a manufacturing process of a display device of the present invention. FIGS.
10A and 10B illustrate a manufacturing process of a display device of the present invention.
11A to 11C illustrate a manufacturing process of a display device of the present invention.
12A and 12B are a top view and a cross-sectional view illustrating the appearance of a display device of the present invention.
13 is a cross-sectional view illustrating a structure of a pixel of a display device of the present invention.
FIG. 14 is a diagram showing an example of an electronic apparatus to which the present invention can be applied.
Claims (30)
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源の一方の端子と、前記第４のトランジスタのソース又はドレインの一方に接続され、One of the source and drain of the first transistor is connected to one terminal of the first constant current source and one of the source and drain of the fourth transistor,
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と、前記容量素子の一方の端子と、前記第５のトランジスタのゲートに接続され、The other of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor, one terminal of the capacitor, and the gate of the fifth transistor,
前記第２のトランジスタのゲートは、前記容量素子の他方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、A gate of the second transistor is connected to the other terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
前記第２のトランジスタのソース又はドレインの他方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、第１の電圧に保たれており、The other of the source and the drain of the second transistor, the other of the source and the drain of the third transistor, and one of the source and the drain of the fifth transistor are kept at the first voltage,
前記第４のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と、前記第２の定電流源の一方の端子に接続され、A gate of the fourth transistor is connected to the other of the source and the drain of the fifth transistor and one terminal of the second constant current source;
前記第１の定電流源の他方の端子と前記第２の定電流源の他方の端子は、第２の電圧に保たれており、The other terminal of the first constant current source and the other terminal of the second constant current source are maintained at a second voltage;
前記第１のトランジスタのゲートに入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする電源回路。When an input voltage is input to the gate of the first transistor, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源の一方の端子と、前記第４のトランジスタのソース又はドレインの一方に接続され、One of the source and drain of the first transistor is connected to one terminal of the first constant current source and one of the source and drain of the fourth transistor,
前記第２のトランジスタのゲートは、前記容量素子の一方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、A gate of the second transistor is connected to one terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
前記第２のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、第１の電圧に保たれており、One of the source or the drain of the second transistor, the other of the source or the drain of the third transistor, and one of the source or the drain of the fifth transistor are kept at the first voltage,
前記第５のトランジスタのソース又はドレインの他方は、前記第２の定電流源の一方の端子に接続され、The other of the source and the drain of the fifth transistor is connected to one terminal of the second constant current source,
前記第１の定電流源の他方の端子と、前記第２の定電流源の他方の端子は、第２の電圧に保たれており、The other terminal of the first constant current source and the other terminal of the second constant current source are maintained at a second voltage,
前記第１のバッファ回路は、前記第１のトランジスタのゲートと、前記第４のトランジスタのゲートと、前記第５のトランジスタのソース又はドレインの他方に接続され、The first buffer circuit is connected to the other of the gate of the first transistor, the gate of the fourth transistor, and the source or drain of the fifth transistor,
前記第２のバッファ回路は、前記第１のトランジスタのソース又はドレインの他方と、前記第２のトランジスタのソース又はドレインの他方と、前記容量素子の他方の端子と、前記第５のトランジスタのゲートに接続され、The second buffer circuit includes the other of the source and the drain of the first transistor, the other of the source and the drain of the second transistor, the other terminal of the capacitor, and the gate of the fifth transistor. Connected to
前記第１のバッファ回路に入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする電源回路。When an input voltage is input to the first buffer circuit, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記第１の電圧と前記出力電圧の差は、前記第５のトランジスタのしきい値電圧以下でThe difference between the first voltage and the output voltage is less than or equal to a threshold voltage of the fifth transistor. あることを特徴とする電源回路。A power supply circuit characterized by being.
前記第２の電圧と前記出力電圧の差は、前記第５のトランジスタのしきい値電圧以下であることを特徴とする電源回路。A power supply circuit, wherein a difference between the second voltage and the output voltage is not more than a threshold voltage of the fifth transistor.
前記第１のトランジスタと前記第４のトランジスタは、Ｎチャネル型トランジスタであり、The first transistor and the fourth transistor are N-channel transistors,
前記第２のトランジスタ、前記第３のトランジスタ及び前記第５のトランジスタは、Ｐチャネル型トランジスタであることを特徴とする電源回路。The power supply circuit, wherein the second transistor, the third transistor, and the fifth transistor are P-channel transistors.
前記第１のトランジスタと前記第４のトランジスタは、Ｐチャネル型トランジスタであり、The first transistor and the fourth transistor are P-channel transistors,
前記第２のトランジスタ、前記第３のトランジスタ及び前記第５のトランジスタは、Ｎチャネル型トランジスタであることを特徴とする電源回路。The power supply circuit, wherein the second transistor, the third transistor, and the fifth transistor are N-channel transistors.
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ及び前記第５のトランジスタの各々は、薄膜トランジスタであることを特徴とする電源回路。Each of the first transistor, the second transistor, the third transistor, the fourth transistor, and the fifth transistor is a thin film transistor.
前記複数の画素の各々は、赤色に発光するＯＬＥＤ素子、緑色に発光するＯＬＥＤ素子及び青色に発光するＯＬＥＤ素子を有し、
前記電源回路は、赤色に発光する前記ＯＬＥＤ素子、前記緑色に発光する前記ＯＬＥＤ素子及び青色に発光する前記ＯＬＥＤ素子のうちの２つに電流又は電圧を供給することを特徴とする表示装置。On a substrate, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines and the power supply circuit is provided, et al is,
Each of the plurality of pixels, possess OLED element emits red light, the OLED element for emitting OLED elements and the blue emitting green,
Said power supply circuit, the OLED element emits red light, a display device and supplying the two current or voltage of said OLED device emits light to the OLED element, and the blue emitting the green.
前記複数の画素の各々は、ＯＬＥＤ素子を有し、
前記電源回路は、前記ＯＬＥＤ素子に電流又は電圧を供給し、
前記電源回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、容量素子、第１の定電流源及び第２の定電流源を有し、
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源と、前記第４のトランジスタのソース又はドレインの一方に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と、前記容量素子の一方の端子と、前記第５のトランジスタのゲートに接続され、
前記第２のトランジスタのゲートは、前記容量素子の他方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、
前記第２のトランジスタのソース又はドレインの他方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、一定の電位に保たれており、
前記第４のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と、前記第２の定電流源に接続され、
前記第１のトランジスタのゲートに入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする表示装置。 On a substrate, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines and the power supply circuit is provided,
Each of the plurality of pixels, have a OLED element,
The power supply circuit supplies current or voltage to the OLED element ,
The power supply circuit includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, a first constant current source, and a second constant current source,
The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
One of the source and drain of the first transistor is connected to the first constant current source and one of the source and drain of the fourth transistor,
The other of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor, one terminal of the capacitor, and the gate of the fifth transistor.
A gate of the second transistor is connected to the other terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
The other of the source and drain of the second transistor, the other of the source and drain of the third transistor, and one of the source and drain of the fifth transistor are kept at a constant potential,
A gate of the fourth transistor is connected to the other of the source and the drain of the fifth transistor and the second constant current source;
When an input voltage is input to the gate of the first transistor, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記複数の画素の各々は、ＯＬＥＤ素子を有し、Each of the plurality of pixels has an OLED element;
前記電源回路は、前記ＯＬＥＤ素子に電流又は電圧を供給し、The power supply circuit supplies current or voltage to the OLED element,
前記電源回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、容量素子、第１の定電流源、第２の定電流源、第１のバッファ回路及び第２のバッファ回路を有し、The power supply circuit includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, a first constant current source, a second constant current source, a first transistor A buffer circuit and a second buffer circuit;
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源と、前記第４のトランジスタのソース又はドレインの一方に接続され、One of the source and drain of the first transistor is connected to the first constant current source and one of the source and drain of the fourth transistor,
前記第２のトランジスタのゲートは、前記容量素子の一方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、A gate of the second transistor is connected to one terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
前記第２のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、一定の電位に保たれており、One of the source or drain of the second transistor, the other of the source or drain of the third transistor, and one of the source or drain of the fifth transistor are kept at a constant potential,
前記第１のバッファ回路は、前記第１のトランジスタのゲートと、前記第４のトランジスタのゲートと、前記第５のトランジスタのソース又はドレインの他方に接続され、The first buffer circuit is connected to the other of the gate of the first transistor, the gate of the fourth transistor, and the source or drain of the fifth transistor,
前記第２のバッファ回路は、前記第１のトランジスタのソース又はドレインの他方と、前記第２のトランジスタのソース又はドレインの他方と、前記容量素子の他方の端子と、前記第５のトランジスタのゲートに接続され、The second buffer circuit includes the other of the source and the drain of the first transistor, the other of the source and the drain of the second transistor, the other terminal of the capacitor, and the gate of the fifth transistor. Connected to
前記第１のバッファ回路に入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする表示装置。When an input voltage is input to the first buffer circuit, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記複数の画素の各々は、赤色に発光するＯＬＥＤ素子、緑色に発光するＯＬＥＤ素子及び青色に発光するＯＬＥＤ素子を有し、
前記電源回路は、赤色に発光する前記ＯＬＥＤ素子、緑色に発光する前記ＯＬＥＤ素子及び青色に発光する前記ＯＬＥＤ素子に電流又は電圧を供給し、
前記電源回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、容量素子、第１の定電流源及び第２の定電流源を有し、
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源と、前記第４のトランジスタのソース又はドレインの一方に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と、前記容量素子の一方の端子と、前記第５のトランジスタのゲートに接続され、
前記第２のトランジスタのゲートは、前記容量素子の他方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、
前記第２のトランジスタのソース又はドレインの他方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、一定の電位に保たれており、
前記第４のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と、前記第２の定電流源に接続され、
前記第１のトランジスタのゲートに入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする表示装置。 On a substrate, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines and the power supply circuit is provided,
Each of the plurality of pixels, possess OLED element emits red light, the OLED element for emitting OLED elements and the blue emitting green,
The power supply circuit supplies current or voltage to the OLED element that emits red light, the OLED element that emits green light, and the OLED element that emits blue light .
The power supply circuit includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, a first constant current source, and a second constant current source,
The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
One of the source and drain of the first transistor is connected to the first constant current source and one of the source and drain of the fourth transistor,
The other of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor, one terminal of the capacitor, and the gate of the fifth transistor.
A gate of the second transistor is connected to the other terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
The other of the source and drain of the second transistor, the other of the source and drain of the third transistor, and one of the source and drain of the fifth transistor are kept at a constant potential,
A gate of the fourth transistor is connected to the other of the source and the drain of the fifth transistor and the second constant current source;
When an input voltage is input to the gate of the first transistor, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記複数の画素の各々は、赤色に発光するＯＬＥＤ素子、緑色に発光するＯＬＥＤ素子及び青色に発光するＯＬＥＤ素子を有し、Each of the plurality of pixels includes an OLED element that emits red light, an OLED element that emits green light, and an OLED element that emits blue light.
前記電源回路は、赤色に発光する前記ＯＬＥＤ素子、緑色に発光する前記ＯＬＥＤ素子及び青色に発光する前記ＯＬＥＤ素子に電流又は電圧を供給し、The power supply circuit supplies current or voltage to the OLED element that emits red light, the OLED element that emits green light, and the OLED element that emits blue light.
前記電源回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、容量素子、第１の定電流源、第２の定電流源、第１のバッファ回路及び第２のバッファ回路を有し、The power supply circuit includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, a first constant current source, a second constant current source, a first transistor A buffer circuit and a second buffer circuit;
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源と、前記第４のトランジスタのソース又はドレインの一方に接続され、One of the source and drain of the first transistor is connected to the first constant current source and one of the source and drain of the fourth transistor,
前記第２のトランジスタのゲートは、前記容量素子の一方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、A gate of the second transistor is connected to one terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
前記第２のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、一定の電位に保たれており、One of the source or drain of the second transistor, the other of the source or drain of the third transistor, and one of the source or drain of the fifth transistor are kept at a constant potential,
前記第１のバッファ回路は、前記第１のトランジスタのゲートと、前記第４のトランジスタのゲートと、前記第５のトランジスタのソース又はドレインの他方に接続され、The first buffer circuit is connected to the other of the gate of the first transistor, the gate of the fourth transistor, and the source or drain of the fifth transistor,
前記第２のバッファ回路は、前記第１のトランジスタのソース又はドレインの他方と、前記第２のトランジスタのソース又はドレインの他方と、前記容量素子の他方の端子と、前記第５のトランジスタのゲートに接続され、The second buffer circuit includes the other of the source and the drain of the first transistor, the other of the source and the drain of the second transistor, the other terminal of the capacitor, and the gate of the fifth transistor. Connected to
前記第１のバッファ回路に入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする表示装置。When an input voltage is input to the first buffer circuit, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記複数の画素の各々が含む前記ＯＬＥＤ素子のカソードは、互いに接続されており、
前記第５のトランジスタは、Ｐチャネル型トランジスタであることを特徴とする表示装置。 In any one of Claims 10 to 13,
The cathodes of the OLED elements included in each of the plurality of pixels are connected to each other,
The display device , wherein the fifth transistor is a P-channel transistor .
前記複数の画素の各々が含む前記ＯＬＥＤ素子のアノードは、互いに接続されており、
前記第５のトランジスタは、Ｎチャネル型トランジスタであることを特徴とする表示装置。 In any one of Claims 10 to 13,
The anodes of the OLED elements included in each of the plurality of pixels are connected to each other,
The display device , wherein the fifth transistor is an N-channel transistor .
前記複数の画素の各々は、赤色に発光する発光素子、緑色に発光する発光素子及び青色に発光する発光素子を有し、
前記電源回路は、赤色に発光する前記発光素子、前記緑色に発光する前記発光素子及び青色に発光する前記発光素子のうちの２つに電流又は電圧を供給することを特徴とする表示装置。On a substrate, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines and the power supply circuit is provided, et al is,
Each of the plurality of pixels includes a light emitting element that emits red light, have a light-emitting element which emits light to the light-emitting element and a blue emitting green,
Said power supply circuit, the light emitting element that emits red light, the display device characterized by supplying current or voltage to two of the light emitting element which emits the light emitting element and a blue emitting the green.
前記複数の画素の各々は、発光素子を有し、
前記電源回路は、前記発光素子に電流又は電圧を供給し、
前記電源回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、容量素子、第１の定電流源及び第２の定電流源を有し、
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源と、前記第４のトランジスタのソース又はドレインの一方に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と、前記容量素子の一方の端子と、前記第５のトランジスタのゲートに接続され、
前記第２のトランジスタのゲートは、前記容量素子の他方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、
前記第２のトランジスタのソース又はドレインの他方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、一定の電位に保たれており、
前記第４のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と、前記第２の定電流源に接続され、
前記第１のトランジスタのゲートに入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする表示装置。 On a substrate, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines and the power supply circuit is provided,
Each of the plurality of pixels, have a light-emitting element,
The power supply circuit supplies current or voltage to the light emitting element ,
The power supply circuit includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, a first constant current source, and a second constant current source,
The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
One of the source and drain of the first transistor is connected to the first constant current source and one of the source and drain of the fourth transistor,
The other of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor, one terminal of the capacitor, and the gate of the fifth transistor.
A gate of the second transistor is connected to the other terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
The other of the source and drain of the second transistor, the other of the source and drain of the third transistor, and one of the source and drain of the fifth transistor are kept at a constant potential,
A gate of the fourth transistor is connected to the other of the source and the drain of the fifth transistor and the second constant current source;
When an input voltage is input to the gate of the first transistor, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記複数の画素の各々は、発光素子を有し、Each of the plurality of pixels has a light emitting element,
前記電源回路は、前記発光素子に電流又は電圧を供給し、The power supply circuit supplies current or voltage to the light emitting element,
前記電源回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、容量素子、第１の定電流源、第２の定電流源、第１のバッファ回路及び第２のバッファ回路を有し、The power supply circuit includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, a first constant current source, a second constant current source, a first transistor A buffer circuit and a second buffer circuit;
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源と、前記第４のトランジスタのソース又はドレインの一方に接続され、One of the source and drain of the first transistor is connected to the first constant current source and one of the source and drain of the fourth transistor,
前記第２のトランジスタのゲートは、前記容量素子の一方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、A gate of the second transistor is connected to one terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
前記第２のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、一定の電位に保たれており、One of the source or drain of the second transistor, the other of the source or drain of the third transistor, and one of the source or drain of the fifth transistor are kept at a constant potential,
前記第１のバッファ回路は、前記第１のトランジスタのゲートと、前記第４のトランジスタのゲートと、前記第５のトランジスタのソース又はドレインの他方に接続され、The first buffer circuit is connected to the other of the gate of the first transistor, the gate of the fourth transistor, and the source or drain of the fifth transistor,
前記第２のバッファ回路は、前記第１のトランジスタのソース又はドレインの他方と、前記第２のトランジスタのソース又はドレインの他方と、前記容量素子の他方の端子と、前記第５のトランジスタのゲートに接続され、The second buffer circuit includes the other of the source and the drain of the first transistor, the other of the source and the drain of the second transistor, the other terminal of the capacitor, and the gate of the fifth transistor. Connected to
前記第１のバッファ回路に入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする表示装置。When an input voltage is input to the first buffer circuit, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記複数の画素の各々は、赤色に発光する発光素子、緑色に発光する発光素子及び青色に発光する発光素子を有し、
前記電源回路は、赤色に発光する前記発光素子、緑色に発光する前記発光素子及び青色に発光する前記発光素子に電流又は電圧を供給し、
前記電源回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、容量素子、第１の定電流源及び第２の定電流源を有し、
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源と、前記第４のトランジスタのソース又はドレインの一方に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と、前記容量素子の一方の端子と、前記第５のトランジスタのゲートに接続され、
前記第２のトランジスタのゲートは、前記容量素子の他方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、
前記第２のトランジスタのソース又はドレインの他方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、一定の電位に保たれており、
前記第４のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と、前記第２の定電流源に接続され、
前記第１のトランジスタのゲートに入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする表示装置。 On a substrate, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines and the power supply circuit is provided,
Each of the plurality of pixels includes a light emitting element that emits red light, have a light-emitting element which emits light to the light-emitting element and a blue emitting green,
The power supply circuit supplies current or voltage to the light emitting element emitting red light, the light emitting element emitting green light, and the light emitting element emitting blue light ,
The power supply circuit includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, a first constant current source, and a second constant current source,
The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
One of the source and drain of the first transistor is connected to the first constant current source and one of the source and drain of the fourth transistor,
The other of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor, one terminal of the capacitor, and the gate of the fifth transistor.
A gate of the second transistor is connected to the other terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
The other of the source and drain of the second transistor, the other of the source and drain of the third transistor, and one of the source and drain of the fifth transistor are kept at a constant potential,
A gate of the fourth transistor is connected to the other of the source and the drain of the fifth transistor and the second constant current source;
When an input voltage is input to the gate of the first transistor, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記複数の画素の各々は、赤色に発光する発光素子、緑色に発光する発光素子及び青色に発光する発光素子を有し、Each of the plurality of pixels includes a light emitting element that emits red light, a light emitting element that emits green light, and a light emitting element that emits blue light.
前記電源回路は、赤色に発光する前記発光素子、緑色に発光する前記発光素子及び青色に発光する前記発光素子に電流又は電圧を供給し、The power supply circuit supplies current or voltage to the light emitting element emitting red light, the light emitting element emitting green light, and the light emitting element emitting blue light,
前記電源回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、容量素子、第１の定電流源、第２の定電流源、第１のバッファ回路及び第２のバッファ回路を有し、The power supply circuit includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a capacitor, a first constant current source, a second constant current source, a first transistor A buffer circuit and a second buffer circuit;
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、直列に接続され、The first transistor, the second transistor, the third transistor, and the fourth transistor are connected in series,
前記第１のトランジスタのソース又はドレインの一方は、前記第１の定電流源と、前記第４のトランジスタのソース又はドレインの一方に接続され、One of the source and drain of the first transistor is connected to the first constant current source and one of the source and drain of the fourth transistor,
前記第２のトランジスタのゲートは、前記容量素子の一方の端子と、前記第３のトランジスタのゲートと、前記第３のトランジスタのソース又はドレインの一方に接続され、A gate of the second transistor is connected to one terminal of the capacitor, a gate of the third transistor, and one of a source or a drain of the third transistor;
前記第２のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの他方と、前記第５のトランジスタのソース又はドレインの一方は、一定の電位に保たれており、One of the source or drain of the second transistor, the other of the source or drain of the third transistor, and one of the source or drain of the fifth transistor are kept at a constant potential,
前記第１のバッファ回路は、前記第１のトランジスタのゲートと、前記第４のトランジスタのゲートと、前記第５のトランジスタのソース又はドレインの他方に接続され、The first buffer circuit is connected to the other of the gate of the first transistor, the gate of the fourth transistor, and the source or drain of the fifth transistor,
前記第２のバッファ回路は、前記第１のトランジスタのソース又はドレインの他方と、The second buffer circuit includes the other of the source and the drain of the first transistor; 前記第２のトランジスタのソース又はドレインの他方と、前記容量素子の他方の端子と、前記第５のトランジスタのゲートに接続され、Connected to the other of the source and the drain of the second transistor, the other terminal of the capacitor, and the gate of the fifth transistor;
前記第１のバッファ回路に入力電圧が入力されると、前記第５のトランジスタのソース又はドレインの他方から出力電圧を出力することを特徴とする表示装置。When an input voltage is input to the first buffer circuit, an output voltage is output from the other of the source and the drain of the fifth transistor.
前記複数の画素の各々が含む前記発光素子のカソードは、互いに接続されており、
前記第５のトランジスタは、Ｐチャネル型トランジスタであることを特徴とする表示装置。 In any one of Claims 18 to 21,
The cathodes of the light emitting elements included in each of the plurality of pixels are connected to each other,
The display device , wherein the fifth transistor is a P-channel transistor .
前記複数の画素の各々が含む前記発光素子のアノードは、互いに接続されており、
前記第５のトランジスタは、Ｎチャネル型トランジスタであることを特徴とする表示装置。 In any one of Claims 18 to 21,
The anodes of the light emitting elements included in each of the plurality of pixels are connected to each other,
The display device , wherein the fifth transistor is an N-channel transistor .
前記第１の電圧と前記出力電圧の差は、前記第５のトランジスタのしきい値電圧以下であることを特徴とする表示装置。 In any one of Claim 10 thru | or Claim 15, or Claim 18 thru | or 23,
The display device , wherein a difference between the first voltage and the output voltage is not more than a threshold voltage of the fifth transistor .
前記第２の電圧と前記出力電圧の差は、前記第５のトランジスタのしきい値電圧以下であることを特徴とする表示装置。 In any one of Claim 10 thru | or Claim 15, or Claim 18 thru | or 23,
A difference between the second voltage and the output voltage is not more than a threshold voltage of the fifth transistor .
前記第１のトランジスタと前記第４のトランジスタは、Ｎチャネル型トランジスタであり、The first transistor and the fourth transistor are N-channel transistors,
前記第２のトランジスタ、前記第３のトランジスタ及び前記第５のトランジスタは、Ｐチャネル型トランジスタであることを特徴とする表示装置。The display device, wherein the second transistor, the third transistor, and the fifth transistor are P-channel transistors.
前記第１のトランジスタと前記第４のトランジスタは、Ｐチャネル型トランジスタであり、The first transistor and the fourth transistor are P-channel transistors,
前記第２のトランジスタ、前記第３のトランジスタ及び前記第５のトランジスタは、Ｎチャネル型トランジスタであることを特徴とする表示装置。The display device, wherein the second transistor, the third transistor, and the fifth transistor are N-channel transistors.
前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ及び前記第５のトランジスタの各々は、薄膜トランジスタであることを特徴とする表示装置。The display device, wherein each of the first transistor, the second transistor, the third transistor, the fourth transistor, and the fifth transistor is a thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355259A JP3771215B2 (en) | 2001-12-07 | 2002-12-06 | Power supply circuit, display device and electronic device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374938 | 2001-12-07 | ||
| JP2001-374938 | 2001-12-07 | ||
| JP2002355259A JP3771215B2 (en) | 2001-12-07 | 2002-12-06 | Power supply circuit, display device and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234188A JP2003234188A (en) | 2003-08-22 |
| JP3771215B2 true JP3771215B2 (en) | 2006-04-26 |
Family
ID=27790629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002355259A Expired - Fee Related JP3771215B2 (en) | 2001-12-07 | 2002-12-06 | Power supply circuit, display device and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3771215B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5117001B2 (en) | 2006-07-07 | 2013-01-09 | 株式会社ジャパンディスプレイイースト | Organic EL display device |
| KR101940570B1 (en) | 2011-05-13 | 2019-01-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | El display device and electronic device |
| KR102006674B1 (en) * | 2018-03-05 | 2019-08-02 | 주식회사 라온텍 | Driver having self-test and self-repair function for flat panel display |
| JP7344249B2 (en) * | 2021-06-14 | 2023-09-13 | レノボ・シンガポール・プライベート・リミテッド | power supply device |
-
2002
- 2002-12-06 JP JP2002355259A patent/JP3771215B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234188A (en) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6651587B2 (en) | Display device | |
| JP6474433B2 (en) | Display device | |
| JP5089782B2 (en) | Manufacturing method of semiconductor device, manufacturing method of light emitting device, manufacturing method of module, manufacturing method of electronic device | |
| JP5005020B2 (en) | Semiconductor device | |
| JP5448277B2 (en) | LIGHT EMITTING DEVICE, DISPLAY MODULE AND ELECTRONIC DEVICE | |
| US6809482B2 (en) | Light emitting device and method of driving the same | |
| JP4155389B2 (en) | LIGHT EMITTING DEVICE, ITS DRIVE METHOD, AND ELECTRONIC DEVICE | |
| KR100934396B1 (en) | Display device and electronic device using same | |
| JP4137454B2 (en) | Light emitting device, electronic device, and method for manufacturing light emitting device | |
| JP4954380B2 (en) | Light emitting device, semiconductor device | |
| JP5127099B2 (en) | Electronic device, display device | |
| JP4202069B2 (en) | Semiconductor device and display device | |
| JP3771215B2 (en) | Power supply circuit, display device and electronic device | |
| JP4798865B2 (en) | Semiconductor device | |
| JP4451477B2 (en) | Driving method of semiconductor device | |
| JP5639988B2 (en) | Light emitting device | |
| JP4039930B2 (en) | Semiconductor device | |
| JP4043494B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |