JP4137454B2 - Light emitting device, electronic device, and method for manufacturing light emitting device - Google Patents
Light emitting device, electronic device, and method for manufacturing light emitting device Download PDFInfo
- Publication number
- JP4137454B2 JP4137454B2 JP2002008184A JP2002008184A JP4137454B2 JP 4137454 B2 JP4137454 B2 JP 4137454B2 JP 2002008184 A JP2002008184 A JP 2002008184A JP 2002008184 A JP2002008184 A JP 2002008184A JP 4137454 B2 JP4137454 B2 JP 4137454B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- emitting device
- electrode
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims description 149
- 239000003990 capacitor Substances 0.000 claims description 120
- 239000011229 interlayer Substances 0.000 claims description 108
- 238000003860 storage Methods 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 57
- 238000000059 patterning Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 description 53
- 239000000463 material Substances 0.000 description 27
- 239000000758 substrate Substances 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 229910052760 oxygen Inorganic materials 0.000 description 18
- 239000000126 substance Substances 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 239000002585 base Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 239000003566 sealing material Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000000565 sealant Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000010407 anodic oxide Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 150000005072 1,3,4-oxadiazoles Chemical class 0.000 description 1
- IUOOGQJPAJDLFV-UHFFFAOYSA-N 2,3-dihydroxybutanedioic acid;ethane-1,2-diol Chemical compound OCCO.OC(=O)C(O)C(O)C(O)=O IUOOGQJPAJDLFV-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical group [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、基板上に形成されたOLEDを、該基板とシーリング材の間に封入したOLEDパネルに関する。また、該OLEDパネルにICを実装したOLEDモジュールに関する。なお本明細書において、OLEDパネル及びOLEDモジュールを発光装置と総称する。本発明はさらに、該発光装置を用いた電子機器に関する。
【0002】
【従来の技術】
OLEDは自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年OLED(Organic Light Emitting Diode)を用いた発光装置は、CRTやLCDに代わる表示装置として注目されている。
【0003】
OLEDは、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(以下、有機発光層と記す)と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の発光装置では、蛍光と燐光の両方、またはいずれか一方を用いることができる。
【0004】
なお、本明細書では、OLEDの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にOLEDは、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。
【0005】
ところで、OLEDを有する発光装置の駆動方法として、アナログのビデオ信号(以下、アナログビデオ信号と呼ぶ)を用いた、アナログ駆動と呼ばれる駆動方法がある。
【0006】
アナログ駆動では、OLEDに流れる電流を制御するTFT(駆動用TFT)のゲート電極に、アナログのビデオ信号(アナログビデオ信号)が入力される。そして該アナログビデオ信号の電位により駆動用TFTのドレイン電流の大きさが制御され、該ドレイン電流がOLEDに流れることで、その電流の大きさに対応した輝度で前記OLEDが発光し、階調が表示される。
【0007】
上述したアナログ駆動において、OLEDに供給される電流の量が駆動用TFTのゲート電圧によって制御される様子を、図19を用いて詳しく説明する。
【0008】
図19は駆動用TFTのトランジスタ特性を示すグラフであり、IDS−VGS特性(又はIDS−VGS曲線)と呼ばれている。ここでIDSはドレイン電流であり、VGSはゲート電極とソース領域間の電圧(ゲート電圧)である。また、VTHは閾値電圧であり、V∞はVGSが無限大であることを意味する。このグラフにより任意のゲート電圧に対して流れる電流量を知ることができる。
【0009】
図19に示したIDS−VGS特性に従ってゲート電圧に対してドレイン電流が1対1で決まる。即ち、駆動用TFTのゲート電極に入力されるアナログビデオ信号の電位に対応してドレイン電流が定まり、該ドレイン電流がOLEDに流れ、その電流量に対応した輝度でOLEDが発光する。
【0010】
【発明が解決しようとする課題】
ソース領域とドレイン領域間の電圧をVDSとすると、図19に示した駆動用TFTのトランジスタ特性は、VGSとVDSの値によって2つの領域に分けられる。|VGS−VTH|<|VDS|である領域が飽和領域、|VGS−VTH|>|VDS|である領域が線形領域である。
【0011】
飽和領域においては以下の式1が成り立つ。なお、β=μC0W/Lであり、μは移動度、C0は単位面積あたりのゲート容量、W/Lはチャネル形成領域のチャネル幅Wとチャネル長Lの比である。
【0012】
【式1】
IDS=β(VGS−VTH)2/2
【0013】
式1からわかるように、飽和領域において電流値はVDSによってほとんど変化せず、VGSのみによって電流値が定まる。よってアナログ信号の電位による階調の制御が比較的容易であるため、一般的にアナログ駆動では、主に飽和領域において駆動用TFTを動作させる。
【0014】
しかし飽和領域では、図19からも明らかなように、ゲート電圧の変化に対してドレイン電流が指数関数的に変化する。そのため、アナログ駆動では、アナログビデオ信号が入力されてから、次のアナログビデオ信号が入力されるまでの間、リーク等により僅かでもゲート電圧が変化すると、ドレイン電流が大きく変化するといった事態が生じうる。ドレイン電流の変化が大きいと、それに伴ってOLEDの輝度も大きく変化するため、フレーム周波数によっては、画面がちらついて見えるという問題が起こることがある。
【0015】
上記問題を回避するためには、ゲート電圧を確実に保持することが重要である。ゲート電圧をより確実に保持する手段として、保持容量の容量値を大きくする方法が考えられる。しかし、保持容量を大きくすると開口率が低下し、画素において実際に発光が得られる面積(有効発光面積)が小さくなる。なお有効発光面積とは、OLEDが有する画素電極のうち、OLEDから発せられる光が基板上に形成されたTFT、配線等の光を透過しないものに遮られない領域の面積を指す。
【0016】
特に近年では、画像の高精細化に対する要求が高まっており、画素の高精細化に伴う開口率の低下をいかに抑えるかが課題となっている。よって保持容量の画素に占める面積を大きくするのは好ましくない。
【0017】
本発明は上記問題点を鑑みてなされたものであり、リーク等によるゲート電圧の変化を抑えることと、開口率の低下を抑えることを同時に満たす発光装置の提供を課題とする。
【0018】
【課題を解決するための手段】
本発明では、上記の課題を解決するために、画素が有するTFTのゲート電極及び活性層上に形成され、かつ活性層に接続された配線(接続配線)と、前記接続配線上に形成された絶縁膜と、前記絶縁膜上に形成された配線(容量配線)とで保持容量を形成した。なお容量配線は、画素電極と共に同一の層間絶縁膜上に形成されていても良い。この場合、容量配線と画素電極とを同じ導電膜から形成していても良い。また、電源線を容量配線として用いても良い。
【0019】
上記構成によって、TFTと保持容量とを重ねて形成することが可能であるので、開口率の低下を抑えつつ保持容量の容量値を大きくすることができる。よって、リーク等によるゲート電圧の変化を抑えることができるので、アナログ駆動において、OLEDの輝度が変化するのを抑え、画面のちらつきを抑えることができる。
【0020】
また開口率の低下を抑えることは、画素の有効発光面積の縮小化を抑えることにつながる。有効発光面積は大きければ大きいほど、画面の輝度が高くなるため、本発明の構成によって消費電力を抑えることができる。
【0021】
なお本発明の構成は、デジタル駆動の場合でも用いることができる。
【0022】
【発明の実施の形態】
以下、本発明の構成について説明する。
【0023】
本発明の発光装置は、画素部に複数の画素がマトリクス状に設けられている。図1を用いて、本発明の画素が有するTFTの接続構成について説明する。
【0024】
ソース線の1つ(S)と、ゲート線の1つ(G)と、電源線の1つ(V)とを有する領域が画素100に相当する。各画素はスイッチング用TFT101と、駆動用TFT102と、OLED103と、保持容量104とを有している。
【0025】
スイッチング用TFT101のゲート電極はゲート線(G)に接続されている。またスイッチング用TFT101のソース領域とドレイン領域は、一方はソース線(S)に、もう一方は駆動用TFT102のゲート電極に接続されている。
【0026】
駆動用TFTのソース領域とドレイン領域は、一方は電源線(V)に、もう一方はOLED103の画素電極に接続されている。なお、OLED103の陽極を画素電極として用いる場合、陰極を対向電極と呼ぶ。逆に、OLED103の陰極を画素電極として用いる場合、陽極を対向電極と呼ぶ。
【0027】
なお、スイッチング用TFT101はpチャネル型TFTでもnチャネル型TFTでもどちらでも良い。また、駆動用TFT102も、pチャネル型TFTでもnチャネル型TFTでもどちらでも良い。ただし、陽極を画素電極として用いる場合、駆動用TFTはpチャネル型TFTであるほうが望ましい。逆に、陰極を画素電極として用いる場合、駆動用TFTはnチャネル型TFTであるほうが望ましい。
【0028】
保持容量が有する2つの電極のうち、一方は駆動用TFT102のゲート電極と電気的に接続されており、もう一方は電源線(V)と電気的に接続されている。
【0029】
次に、本発明の発光装置における保持容量の具体的な構成について、図2を用いて説明する。101はスイッチング用TFT、102は駆動用TFTであり、それぞれ絶縁表面上に形成されている。
【0030】
スイッチング用TFT101の活性層130は、ソース領域またはドレイン領域として機能する不純物領域110、111を有している。またゲート絶縁膜116を間に介して、活性層130上にゲート電極114が形成されている。
【0031】
駆動用TFT102の活性層131は、ソース領域またはドレイン領域として機能する不純物領域112、113を有している。またゲート絶縁膜116を間に介して、活性層131上にゲート電極115が形成されている。
【0032】
スイッチング用TFT101と駆動用TFT102の活性層130、131と、ゲート電極114、115と、ゲート絶縁膜116とを覆って、第1層間絶縁膜133及び第2層間絶縁膜117が形成されている。なお図2では第1層間絶縁膜133及び第2層間絶縁膜117の2層層間絶縁膜を形成したが、層間絶縁膜は一層でも良い。そして第2層間絶縁膜117上にはソース線(S)と、接続配線118、119と、電源線(V)とが形成されている。
【0033】
ソース線(S)は第1層間絶縁膜133、第2層間絶縁膜117及びゲート絶縁膜116に形成されたコンタクトホールを介して不純物領域110と接続されている。また接続配線118は、第1層間絶縁膜133及び第2層間絶縁膜117及びゲート絶縁膜116に形成されたコンタクトホールを介して不純物領域111と接続されている。
【0034】
接続配線119は、第1層間絶縁膜133、第2層間絶縁膜117に形成されたコンタクトホールを介して不純物領域112と接続されている。また、電源線(V)は第1層間絶縁膜133及び第2層間絶縁膜117に形成されたコンタクトホールを介して不純物領域113と接続されている。
【0035】
接続配線118は間に第2層間絶縁膜117、第1層間絶縁膜133及びゲート絶縁膜116を挟んで、活性層130と重なっている。
【0036】
ソース線(S)と、接続配線118、119と、電源線(V)を覆うように、第2層間絶縁膜117上に第3層間絶縁膜120が形成されている。そして第3層間絶縁膜120上に容量配線121と画素電極122が形成されている。
【0037】
画素電極122は第3層間絶縁膜120に形成されたコンタクトホールを介して接続配線119に接続されている。
【0038】
本発明では、接続配線118と容量配線121との間に第3層間絶縁膜120が形成されている部分において、保持容量104が形成されている。容量配線121は画素電極122と同じ導電膜から形成することができるため、工程数を増やさなくても保持容量を形成することが可能である。また、スイッチング用TFT101の活性層130と重なるように保持容量104が形成されるために、保持容量を形成しても開口率の低下を抑えることができる。
【0039】
容量配線121と、画素電極122とを覆うように、第3層間絶縁膜120上に第4層間絶縁膜125が形成されている。第4層間絶縁膜125は一部エッチングされ、画素電極122が露出している。
【0040】
そして画素電極122と第4層間絶縁膜125を覆って有機発光層123と対向電極124とが順に積層されており、画素電極122と、有機発光層123と、対向電極124とが重なっている部分が、OLED103に相当する。
【0041】
なお本発明において、TFTは図2に示した構造に限定されない。また、本発明では、接続配線118と容量配線121を用いて形成される保持容量104に加えて、別の構成の保持容量を有していても良い。
【0042】
また、本発明で開示する画素構造では、接続配線118がスイッチング用TFT101の活性層と重なるように形成されるため、OLEDからの発せられる光や、発光装置の外部から入射する光が活性層130に入射することで、スイッチング用TFT101にオフ電流が流れるのを防ぐことができる。
【0043】
なお図2では、スイッチング用TFT101がnチャネル型TFT、駆動用TFT102がpチャネル型の場合について示しているが、本発明はこれに限定されない。スイッチング用TFT101と駆動用TFT102はpチャネル型TFTでもnチャネル型TFTでもどちらでも良い。ただし、図2では画素電極122として陽極を用いているので、駆動用TFTはpチャネル型TFTであるのが望ましい。
【0044】
また、本実施の形態では、画素に2つTFTが設けられた例について示したが、本発明はこの構成に限定されない。画素が有するTFTは幾つであっても、本発明の構成の保持容量を形成することが可能である。本発明では、画素が有するTFTのゲート電極及び活性層上に形成され、かつ活性層に接続された配線(接続配線)と、前記接続配線上に形成された絶縁膜と、前記絶縁膜上に形成された配線(容量配線)とで保持容量を形成していれば良い。
【0045】
本発明は上記構成によって、TFTと保持容量とを重ねて形成することが可能であるので、開口率を抑えつつ保持容量の容量値を大きくすることができる。よって、リーク等によるゲート電圧の変化を抑えることができるので、アナログ駆動において、OLEDの輝度が変化するのを抑え、画面のちらつきを抑えることができる。
【0046】
また開口率の低下を抑えることは、画素の有効発光面積の縮小化を抑えることにつながる。有効発光面積は大きければ大きいほど、画面の輝度が高くなるため、本発明の構成によって消費電力を抑えることができる。
【0047】
【実施例】
以下、本発明の実施例について説明する。
【0048】
(実施例1)
本発明の発光装置の作製方法の一例について、図3〜図8を用いて説明する。ここでは、図1において示した画素のTFTを作製する方法について、工程に従って詳細に説明する。
【0049】
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板200を用いる。なお、基板200としては、透光性を有する基板であれば良く、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0050】
次いで、図3(A)に示すように、基板200上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜201を形成する。本実施例では下地膜201として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜201の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜201aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化珪素膜201a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜201のニ層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜201bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜201b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。
【0051】
次いで、下地膜201上に半導体層202〜204を形成する。半導体層202〜204は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層202〜204の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素(シリコン)またはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02))合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層202〜204を形成した。
【0052】
また、半導体層202〜204を形成した後、TFTのしきい値を制御するために、半導体層202〜204に微量な不純物元素(ボロンまたはリン)をドーピングしてもよい。
【0053】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数30〜300kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50〜98%として行えばよい。
【0054】
次いで、半導体層202〜204を覆うゲート絶縁膜205を形成する。ゲート絶縁膜205はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0055】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。ここまでの工程によって、図3(A)に示す断面図が完成する。
【0056】
次いで、レジストからなるマスク206を形成し、n型不純物元素(本実施例では、リン)を添加して、高濃度にリンを含む不純物領域207〜209を形成する。この領域には、リンが1×1020〜5×1021atoms/cm3、代表的には2×1020〜1×1022atoms/cm3の濃度が含まれるようにする。(図3(B))
【0057】
そして、ゲート絶縁膜205上にゲート電極を形成するための耐熱性導電層を形成する(図3(C))。耐熱性導電層210は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本実施例では、導電膜(A)210aおよび導電膜(B)210bでなる積層膜を形成する。耐熱性導電層にはタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素、または前記元素を主成分とする導電膜(代表的には、窒化タンタル膜、窒化タングステン膜、窒化チタン膜等)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金膜、Mo−Ta合金膜、タングステンシリサイド膜等)を用いることができる。本実施例では、導電膜(A)210aとしてTaN膜、導電膜(B)210bとしてW膜を用いる。これらの耐熱性導電層はスパッタ法やCVD法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とすると良い。W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タングステン(WF6)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.99%または純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。
【0058】
一方、耐熱性導電層210にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ta膜はスパッタガスにArを用いる。また、スパッタ時のガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することができるが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、Ta膜の下地にTaN膜を形成すればα相のTa膜が容易に得られる。また、図示しないが、耐熱性導電層210の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層210が微量に含有するアルカリ金属元素が第1の形状のゲート絶縁膜205に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層210は抵抗率を10〜50μΩcmの範囲ですることが好ましい。
【0059】
その後、導電膜(A)210aおよび導電膜(B)210bを所望の形状にパターニングして、ゲート電極211、212及び容量電極213を形成する(図3(D))。なお図3(D)ではわからないが、容量電極213はゲート電極212と接続されている。
【0060】
(図3(D))の工程が終了した時点における画素の上面図を図4に示す。(図3(D))は図4に示す画素の、A−A’における断面図に相当する。なお、図を分かり易くするために、ゲート絶縁膜205は省略している。また、250はゲート線に相当し、ゲート電極211と接続されている。
【0061】
次いで、ゲート電極211をマスクとして用いて、n型を付与する不純物元素(以下、n型不純物元素とする)を後のTFTの活性層となる半導体層202、203に添加する。n型不純物元素としては、周期表の15族に属する元素、典型的にはリンまたはヒ素を用いることができる。この工程により、第1不純物領域215〜217、220、221、第2不純物領域218、チャネル形成領域219、222が形成される。第1不純物領域215と217は、一方がソース領域、もう一方がドレイン領域として機能する。また第2不純物領域218はLDD領域として機能させるための低濃度不純物領域であり、n型不純物元素が1×1016〜5×1018atoms/cm3(代表的には、1×1017〜5×1018atoms/cm3)の濃度で含まれている(図5(A))。
【0062】
次いで、後のnチャネル型TFTとなる領域をマスク223で覆い、後のpチャネル型TFTの活性層となる半導体層203にp型不純物元素としてボロンを3×1020〜3×1021atoms/cm3、代表的には5×1020〜1×1021atoms/cm3の濃度が含まれるように添加する(図5(B))。この工程によって、半導体層203に第3不純物領域224、225が形成される。
【0063】
次に、ゲート電極211、212、容量電極213およびゲート絶縁膜205上に第1層間絶縁膜226を形成する。第1層間絶縁膜226は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1層間絶縁膜226は無機絶縁物材料から形成する。第1層間絶縁膜226の膜厚は100〜200nmとする。第1層間絶縁膜226として酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。また、第1層間絶縁膜226として酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(60MHz)電力密度0.1〜1.0W/cm2で形成することができる。また、第1層間絶縁膜226としてSiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。
【0064】
そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う(図5(C))。なお、本実施例でゲート電極として用いている導電膜は、非常に酸化されやすく、酸化すると抵抗率が上がってしまうという問題があった。そこで、本実施例における活性化のための加熱処理は、ロータリーポンプおよびメカニカルブースターポンプにより排気を行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で加熱処理を行うことが好ましい。
【0065】
次いで、熱的に励起された水素により活性層中のダングリングボンドを終端する水素化のため、水素雰囲気中で、410℃で1時間の加熱処理を行う。水素化の他の手段として、プラズマにより励起された水素を用いるプラズマ水素化を行ってもよい。
【0066】
次いで、第2層間絶縁膜227を膜厚500〜1000nm(本実施例では800nm)に形成する。第2層間絶縁膜227としては、アクリル、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)といった有機絶縁膜、もしくは、酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を用いればよい。
【0067】
その後、所定のパターンのレジストマスクを形成し、第1不純物領域215、217、第3不純物領域224、225、不純物領域209に達するコンタクトホールを形成する。ただし、図5(D)では不純物領域209に達するコンタクトホールは省略している。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機樹脂材料から成る第2層間絶縁膜227をまずエッチングし、その後、続いてエッチングガスをCF4、O2として第1層間絶縁膜226をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをCHF3に切り替えてゲート絶縁膜205をエッチングすることによりコンタクトホールを形成することができる。
【0068】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、ソース線228、接続配線229、230、電源線231を形成する。ソース線228は第1不純物領域215に、接続配線229は第1不純物領域217に、接続配線230は第3不純物領域224に、電源線231は第3不純物領域225に接続されている。また(図5(D))では図示していないが、接続配線229は、ゲート電極212と接続されている。また(図5(D))では図示していないが、電源線231は不純物領域209に接続されている。
【0069】
図示していないが、本実施例ではこの配線を、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜で形成した(図5(D))。
【0070】
(図5(D))の工程が終了した時点における画素の上面図を図6に示す。(図5(D))は図6に示す画素の、A−A’における断面図に相当する。なお、図を分かり易くするために、ゲート絶縁膜205及び第1及び第2層間絶縁膜226、227は省略している。また、250はゲート線である。
【0071】
接続配線229とゲート電極212とが接続されている様子を、図20(A)に示す。なお図20(A)は図6に示す画素の、B−B’における断面図に相当する。接続配線229は第2層間絶縁膜227及び第1層間絶縁膜226に形成されたコンタクトホールを介して、ゲート電極212に接続されている。
【0072】
電源線231と不純物領域209とが接続されている様子を、図20(B)に示す。なお図20(B)は図6に示す画素の、C−C’における断面図に相当する。電源線231は第2層間絶縁膜227及び第1層間絶縁膜226に形成されたコンタクトホールを介して、不純物領域209に接続されている。
【0073】
次いで、第3層間絶縁膜233を形成する。第3層間絶縁膜233は、平坦化する必要があるため、ポリイミド、アクリルといった有機絶縁膜を用いて膜厚1.5μmに形成する。そして、第3層間絶縁膜233に接続配線230に達するコンタクトホールを形成し、次いで、第3層間絶縁膜233上に透明導電膜を80〜120nmの厚さで形成し、パターニングすることによって画素電極234及び容量配線235を形成する(図7(A))。なお、本実施例では、透明導電膜として酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。
【0074】
容量配線235は、第3層間絶縁膜233を間に介して接続配線229と重なっている。本発明では、容量配線235と、第3層間絶縁膜233と、接続配線229とによって、保持容量236が形成されている。
【0075】
図7(A)の工程が終了した時点における画素の上面図を図8に示す。図7(A)は図8に示す画素の、A−A’における断面図に相当する。なお、図を分かり易くするために、第3層間絶縁膜233は省略している。
【0076】
なお、図7(A)では図示していないが、保持容量236を形成している容量配線235は、隣り合う画素間で互いに接続している。図9に、図8で示した画素が複数配置されている様子を示す。
【0077】
228はソース線、231は電源線である。そして容量配線235は図9に示すとおり、隣接する画素間において接続または共有されており、全ての接続配線229には一定の電位が与えられている。なお、250はゲート線に相当し、ゲート電極211と接続されている。
【0078】
次に、図7(B)に示すように、画素電極234に対応する位置に開口部を有する第4層間絶縁膜237を形成する。第4層間絶縁膜237は絶縁性を有していて、バンクとして機能し、隣接する画素の有機発光層を分離する役割を有している。本実施例ではレジストを用いて第4層間絶縁膜237を形成する。
【0079】
次に、有機発光層238を蒸着法により形成し、更に蒸着法により陰極(MgAg電極)239および保護電極240を形成する。このとき有機発光層238及び陰極239を形成するに先立って画素電極234に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではOLEDの陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。
【0080】
なお、有機発光層238としては、公知の材料を用いることができる。本実施例では正孔輸送層(Hole transporting layer)及び発光層(Emitting layer)でなる2層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【0081】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに1,3,4−オキサジアゾール誘導体のPBDを30〜40%分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン6を約1%添加している。
【0082】
また、保護電極240でも有機発光層238を水分や酸素から保護することは可能であるが、さらに好ましくは保護膜241を設けると良い。本実施例では保護膜241として300nm厚の窒化珪素膜を設ける。この保護膜も保護電極240の後に大気解放しないで連続的に形成しても構わない。
【0083】
また、保護電極240は陰極239の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層238、陰極239は非常に水分に弱いので、保護電極240までを大気解放しないで連続的に形成し、外気から有機発光層と陰極を保護することが望ましい。
【0084】
なお、有機発光層238の膜厚は10〜400[nm](典型的には60〜150[nm])、陰極239の厚さは80〜200[nm](典型的には100〜150[nm])とすれば良い。
【0085】
こうして図7(B)に示すような構造の発光装置が完成する。なお、画素電極234、有機発光層238、陰極239の重なっている部分242がOLEDに相当する。
【0086】
本実施例では、不純物領域209と、ゲート絶縁膜205と、容量電極213とで、保持容量243が形成される。また、容量電極213と、第2層間絶縁膜227と、電源線231とで保持容量244が形成される。不純物領域209と容量電極213とは電源線231と重なっているので、保持容量243、244は開口率を下げることなく形成することができる。
【0087】
なお、245はスイッチング用TFTであり、246は駆動用TFTである。
【0088】
なお、実際には図7(B)まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとOLEDの信頼性が向上する。
【0089】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。本発明の発光装置は公知の方法を用いて作成することが可能である。
【0090】
(実施例2)
本実施例では、図7(A)と異なる構成を有する、本発明の保持容量について説明する。
【0091】
図10に本実施例の画素の断面図を示す。301はスイッチング用TFT、302は駆動用TFTであり、本実施例ではそれぞれnチャネル型TFT、pチャネル型TFTを用いているが、本実施例はこの構成に限定されない。スイッチング用TFTと駆動用TFTは、nチャネル型TFTとpチャネル型TFTのどちらを用いても良い。
【0092】
第2層間絶縁膜303を形成した後、第2層間絶縁膜303、ゲート絶縁膜307及び第1層間絶縁膜306にコンタクトホールを形成する。次に、接続配線305、320、ソース線304、電源線321となる導電層を形成する。本実施例では、導電層として、チタン(Ti)を主成分とする導電膜を膜厚50〜100nmに成膜した後、アルミニウム(Al)を主成分とする導電膜を膜厚300〜500nmに成膜する積層構造とした。なお、接続配線を形成するための導電膜としては、タンタル(Ta)を主成分とする膜、アルミニウム(Al)を主成分とする導電膜またはチタン(Ti)を主成分とする膜のいずれかを積層させて形成すればよい。
【0093】
そして、該導電層の表面に、陽極酸化法またはプラズマ酸化法(本実施例では陽極酸化法)により20〜100nm(好ましくは30〜50nm)の厚さの誘電体となる絶縁膜310を形成する。本実施例では接続配線305としてチタンを主成分とする膜と、アルミニウムを主成分とする膜とを積層して用いており、アルミニウムを主成分とする膜が陽極酸化され、陽極酸化膜である酸化アルミニウム膜(アルミナ膜)が形成される。本実施例では、この陽極酸化膜が絶縁膜310に相当し、保持容量の誘電体として用いられる。なお、タンタル(Ta)またはチタン(Ti)を陽極酸化して得られる酸化絶縁膜も誘電率が高いため、保持容量の誘電体として好適に用いることができる。
【0094】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは15%の酒石酸アンモニウム水溶液とエチレングリコールとを2:8で混合した溶液であり、これにアンモニア水を加え、pHが7±0.5となるように調節する。そして、この溶液中に陰極となる白金電極を設け、導電層が形成されている基板を溶液に浸し、導電層を陽極として、一定(数mA〜数十mA)の直流電流を流す。本実施例では1枚の基板に200mAの電流を流した。
【0095】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま一定の昇圧レートで電圧を上昇させて、到達電圧45Vに達したところで陽極酸化処理を終了させる。このようにして接続配線305の表面には厚さ約50nmの絶縁膜305を形成することができる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【0096】
本実施例における陽極酸化法の条件で、アルミニウム膜に陽極酸化膜を形成すると膜厚51.4nmのAlXOY膜が形成された。このAlXOY膜上に1mmΦのITO膜を形成し、Al膜−AlXOY膜−ITO膜間に5Vの電圧をかけたところ、1×10-11(A)の微少なリーク電流が測定された。これにより、AlXOY膜は発光装置の保持容量の誘電体として用いることができることがわかった。
【0097】
なお、ここでは陽極酸化法を用いて絶縁膜310を形成する構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、DLC(Diamond Like Carbon)膜、酸化タンタル膜または有機絶縁膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【0098】
絶縁膜310を形成した後、導電膜と絶縁膜310を所望の形状にパターニングして、接続配線305、ソース線304、接続配線320及び電源線321を形成する。ソース配線304は、第2層間絶縁膜303、第1層間絶縁膜306、ゲート絶縁膜307に形成されたコンタクトホールを介して、スイッチング用TFT301が有する活性層の不純物領域308に接続されている。また接続配線305も同様に、第2層間絶縁膜303、第1層間絶縁膜306、ゲート絶縁膜307に形成されたコンタクトホールを介して、スイッチング用TFT301が有する活性層の不純物領域309に接続されている。
【0099】
その後、第3層間絶縁膜311を形成する。そして、エッチングすることで第3層間絶縁膜311の一部を除去して接続配線305に接している絶縁膜310を露出させる。またこの工程とは別に、接続配線320に達するコンタクトホールも形成する。このとき、接続配線320に接して形成されている絶縁膜310の一部を除去し、接続配線320を露出させる。
【0100】
その後、透明導電膜を成膜し、エッチングすることで、容量配線322、画素電極323を形成する。画素電極は第3層間絶縁膜311に形成されたコンタクトホールを介して接続配線320に接続されている。
【0101】
本実施例では、接続配線305と、接続配線305に接している絶縁膜310と、容量配線322とで、保持容量324が形成される。
【0102】
本実施例の構成の保持容量では、誘電体の厚さや誘電率等の選択の幅が実施例1に比べて広くなる。
【0103】
(実施例3)
本実施例では、ゲート線を接続配線と同じ層に形成する例について説明する。
【0104】
図11に本実施例の画素の断面図を示す。301はスイッチング用TFT、302は駆動用TFTである。303はソース線、304は電源線に相当する。
【0105】
ソース線303及び電源線304は、スイッチング用TFT301のゲート電極305と、駆動用TFT302のゲート電極306と同時に、ゲート絶縁膜307上に形成されている。容量電極304はゲート絶縁膜307を間に介して不純物領域308と重なっている。そして、容量電極304と、ゲート絶縁膜307と、不純物領域308とで、保持容量309が形成されている。
【0106】
第2層間絶縁膜310上には、接続配線311〜314と、ゲート線330が形成されている。そして、第2層間絶縁膜310、第1層間絶縁膜320に形成されたコンタクトホールを介して、ソース線303と接続配線311とが接続されており、また容量電極304と接続配線314とが接続されている。
【0107】
また、第2層間絶縁膜310、第1層間絶縁膜320、ゲート絶縁膜307に形成されたコンタクトホールを介して、スイッチング用TFT301の不純物領域321と接続配線311が接続されており、スイッチング用TFT301の不純物領域322と接続配線312が接続されている。同様に、第2層間絶縁膜310、第1層間絶縁膜320、ゲート絶縁膜307に形成されたコンタクトホールを介して、駆動用TFT302の不純物領域323と接続配線313が接続されており、駆動用TFT302の不純物領域324と接続配線314が接続されている。
【0108】
接続配線312は、スイッチング用TFTの活性層と、第1及び第2層間絶縁膜320、310を間に介して重なっている。また図示していないが、ゲート線330は、第2層間絶縁膜310、第1層間絶縁膜320に形成されたコンタクトホールを介して、スイッチング用TFTのゲート電極305に接続されている。
【0109】
接続配線311〜314と、ゲート線330とを覆って、第2層間絶縁膜310上に、第3層間絶縁膜340が形成されている。そして第3層間絶縁膜340上には同じ導電膜からなる容量配線341と画素電極342とが形成されている。画素電極342は第3層間絶縁膜340に形成されたコンタクトホールを間に介して接続配線313と接続されている。
【0110】
本発明の特徴である保持容量343は、接続配線312と、第3層間絶縁膜340と、容量配線341とで形成されている。
【0111】
本実施例のように、ゲート線を接続配線と同じ層に形成することで、ゲート電極とゲート線とを異なる材料で形成しても工程数を抑えることができる。よって、精密加工が容易な材料を用いてゲート電極を形成し、抵抗の低い材料を用いてゲート線を形成することも可能である。
【0112】
本実施例は実施例2と自由に組み合わせて実施することが可能である。
【0113】
(実施例4)
本実施例では、逆スタガ型のTFTを用いた画素構成について説明する。
【0114】
図12に本実施例の画素の断面図を示す。401はスイッチング用TFT、402は駆動用TFTである。
【0115】
ソース線405、接続配線406、407、電源線408は第1層間絶縁膜409上に形成されている。ソース線405は第1層間絶縁膜409に形成されたコンタクトホールを介して、スイッチング用TFT401の不純物領域410に接続されている。また、接続配線406も第1層間絶縁膜409に形成されたコンタクトホールを介して、スイッチング用TFT401の不純物領域411に接続されている。
【0116】
また、接続配線407は第1層間絶縁膜409に形成されたコンタクトホールを介して、駆動用TFT402の不純物領域412に接続されている。電源線408は第1層間絶縁膜409に形成されたコンタクトホールを介して、駆動用TFT402の不純物領域413に接続されている。
【0117】
ソース線405、接続配線406、407、電源線408を覆って、第1層間絶縁膜409上に第2層間絶縁膜415が形成されている。そして第2層間絶縁膜415上には、同じ導電膜からなる容量配線416と画素電極417とが形成されている。なお画素電極417は第2層間絶縁膜415に形成されたコンタクトホールを介して接続配線407に接続されている。
【0118】
本実施例は、実施例2の構成と自由に組み合わせて実施することが可能である。
【0119】
(実施例5)
本実施例では、ゲート線をスイッチング用TFTの活性層と、基板との間に形成する例について説明する。
【0120】
本実施例の画素の断面図を図13に示す。501はスイッチング用TFTであり、502は駆動用TFTである。スイッチング用TFT501の活性層503と、基板504との間にはゲート線として機能する遮光膜505が形成されている。
【0121】
遮光膜505を形成する膜としては、ポリシリコン膜、WSix(x=2.0〜2.8)膜、Al、Ta、W、Cr、Mo等の導電性材料からなる膜のいずれか一種または複数種を成膜すればよい。本実施例では、ポリシリコン膜を膜厚50nm、WSix膜を膜厚100nmで積層して形成し、遮光膜505とした。
【0122】
そして、遮光膜505と活性層503の間には下地絶縁膜506が形成されている。下地絶縁膜506は、シリコンを含む絶縁膜(例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜等)をプラズマCVD法またはスパッタ法等で形成する。
【0123】
そして後の工程において、スイッチング用TFT501のゲート電極507を形成する前に、遮光膜505に達するコンタクトホールを下地絶縁膜506に形成し、ゲート電極507となる導電膜を形成する。そして該導電膜をパターニングし、遮光膜505に接続したゲート電極507が形成される。
【0124】
上記構成では、ゲート線とスイッチング用TFT501が重なるので、開口率を高くすることができる。
【0125】
本実施例は、実施例2と自由に組み合わせて実施することが可能である。
【0126】
(実施例6)
本実施例では、本発明の発光装置の駆動方法について説明する。
【0127】
図14は本発明の発光装置の画素部の回路図である。601はスイッチング用TFT、602は駆動用TFT、603はOLED、604は保持容量である。画素の詳しい接続構成は、図1に示した画素と同じである。
【0128】
画素部にはソース線S1〜Sx、電源線V1〜Vx、ゲート線G1〜Gyが形成されている。各画素はソース線S1〜Sxのいずれか1つと、電源線V1〜Vxのいずれか1つと、ゲート線G1〜Gyのいずれか1つとを有している。
【0129】
図14で示した発光装置を、アナログ駆動させた場合のタイミングチャートを図15に示す。1つのゲート線が選択されてから、その次に別のゲート線が選択されるまでの期間を1ライン期間(L)とする。なお本明細書においてゲート線が選択されるとは、該ゲート線にゲート電極が接続された全てのTFTがオンになることを意味する。
【0130】
また1つの画像が表示されてから次の画像が表示されるまでの期間が1フレーム期間(F)に相当する。図14に示す発光装置の場合、ゲート線はy本あるので、1フレーム期間中にy個のライン期間(L1〜Ly)が設けられている。
【0131】
まず電源線(V1〜Vx)の電位(電源電位)は一定に保たれている。そして対向電極の電位も一定に保たれている。対向電極の電位は、電源電位がOLEDの画素電極に与えられたときにOLEDが発光する程度に、電源電位との間に電位差を有している。
【0132】
第1のライン期間(L1)において、選択信号によってゲート線G1が選択され、ゲート線G1に接続されている全てのスイッチング用TFT601がオンになる。そして、ソース線(S1〜Sx)に順にアナログビデオ信号が入力される。ソース線(S1〜Sx)に入力されたアナログビデオ信号は、スイッチング用TFT601を介して駆動用TFT602のゲート電極に入力される。
【0133】
駆動用TFT602のチャネル形成領域を流れる電流の量は、駆動用TFT602のゲート電極とソース領域の電位差であるゲート電圧VGSによって制御される。よって、OLED603の画素電極に与えられる電位は、駆動用TFT602のゲート電極に入力されたアナログビデオ信号の電位の高さによって決まる。したがって、OLED603はアナログビデオ信号の電位によって輝度が制御されて発光する。
【0134】
上述した動作を繰り返し、全てのソース線(S1〜Sx)へのアナログビデオ信号の入力が終了すると、第1のライン期間(L1)が終了する。なお、ソース線(S1〜Sx)へのアナログビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて1つのライン期間としても良い。そして次に第2のライン期間(L2)が開始され、選択信号によってゲート線G2が選択され、第1のライン期間(L1)と同様にソース線(S1〜Sx)に順にアナログビデオ信号が入力される。
【0135】
そして全てのゲート線(G1〜Gy)が選択されると、全てのライン期間(L1〜Ly)が終了する。全てのライン期間(L1〜Ly)が終了すると、1フレーム期間が終了する。1フレーム期間中において全ての画素が表示を行い、1つの画像が形成される。なお全てのライン期間(L1〜Ly)と垂直帰線期間とを合わせて1フレーム期間としても良い。
【0136】
以上のように、アナログ駆動では、アナログビデオ信号の電位によってOLEDの輝度が制御され、その輝度の制御によって階調表示がなされる。
【0137】
アナログ駆動ではデジタル駆動の場合に比べて保持容量の容量値が大きいことが望ましいので、本発明の発光装置のように、開口率の低下を抑えつつ容量値の大きな保持容量を有する構成は、アナログ駆動に適している。しかし本発明はこの駆動方法に限定されることはなく、デジタル駆動の発光装置に本発明を適用するは十分可能である。
【0138】
本実施例は実施例1〜5と自由に組み合わせて実施することが可能である。
【0139】
(実施例7)
本実施例では、図14に示した構成を有する発光装置の、実施例6とは異なる駆動方法について説明する。
【0140】
本実施例の発光装置は、画像情報を有するデジタルのビデオ信号(以下、デジタルビデオ信号と呼ぶ)を用いて画像を表示する。図16はデジタル駆動における書き込み期間と発光期間の出現するタイミングを示しており、横軸は時間を、縦軸は各ラインの画素の位置を示している。
【0141】
まず、電源線(V1〜Vx)の電源電位は、OLED603の対向電極の電位と同じに保たれている。そしてゲート線G1が選択信号によって選択され、ゲート線G1に接続されている全ての画素(1ライン目の画素)のスイッチング用TFT601がオンになる。
【0142】
そして、ソース線(S1〜Sx)に1ビット目のデジタルビデオ信号が入力される。デジタルビデオ信号はスイッチング用TFT601を介して駆動用TFT602のゲート電極に入力される。
【0143】
次にゲート線G1の選択が終了し、ゲート線G2が選択され、ゲート線G2に接続されている全ての画素のスイッチング用TFT601がオンになる。そして、2ライン目の画素にソース線(S1〜Sx)から1ビット目のデジタルビデオ信号が入力される。
【0144】
そして順に、全てのゲート線(G1〜Gy)が選択されていく。全てのゲート線(G1〜Gy)が選択され、全てのラインの画素に1ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ta1である。
【0145】
書き込み期間Ta1が終了すると次に表示期間Tr1になる。表示期間Tr1では、電源線の電源電位は、電源電位がOLEDの画素電極に与えられたときにOLEDが発光する程度に、対向電極との間に電位差を有する高さになる。
【0146】
そして、表示期間Tr1では、書きこみ期間Ta1において画素に書き込まれたデジタルビデオ信号によって、OLED603が発光するかしないかが選択される。デジタルビデオ信号が「0」の情報を有していた場合、駆動用TFT602はオフの状態となる。よってOLED603の画素電極には電源電位は与えられない。その結果、「0」の情報を有するデジタルビデオ信号が入力された画素が有するOLED603は発光しない。逆に、「1」の情報を有していた場合、駆動用TFT602はオンの状態となる。よってOLED603の画素電極には電源電位が与えられる。その結果、「1」の情報を有するデジタルビデオ信号が入力された画素が有するOLED603は、発光する。
【0147】
このように、表示期間Tr1ではOLED603が発光、または非発光の状態になり、全ての画素は表示を行う。
【0148】
表示期間Tr1が終了すると書き込み期間Ta2となり、電源線の電源電位はOLEDの対向電極の電位と同じになる。そして書き込み期間Ta1の場合と同様に順に全てのゲート線が選択され、2ビット目のデジタルビデオ信号が全ての画素に入力される。全てのラインの画素に2ビット目のデジタルビデオ信号が入力し終わるまでの期間を、書き込み期間Ta2と呼ぶ。
【0149】
書き込み期間Ta2が終了すると表示期間Tr2になり、電源線の電源電位は、電源電位がOLED603の画素電極に与えられたときにOLED603が発光する程度に、対向電極との間に電位差を有する電位になる。そして全ての画素が表示を行う。
【0150】
上述した動作はnビット目のデジタルビデオ信号が画素に入力されるまで繰り返し行われ、書き込み期間Taと表示期間Trとが繰り返し出現する。全ての表示期間(Tr1〜Trn)が終了すると1つの画像を表示することができる。本実施例の駆動方法において、1つの画像を表示する期間を1フレーム期間(F)と呼ぶ。1フレーム期間が終了すると次のフレーム期間が開始される。そして再び書き込み期間Ta1が出現し、上述した動作を繰り返す。
【0151】
通常の発光装置では1秒間に60以上のフレーム期間を設けることが好ましい。1秒間に表示される画像の数が60より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【0152】
本実施例では、全ての書き込み期間の長さの和が1フレーム期間よりも短く、なおかつ表示期間の長さ比は、Tr1:Tr2:Tr3:…:Tr(n−1):Trn=20:21:22:…:2(n-2):2(n-1)となるようにすることが必要である。この表示期間の組み合わせで2n階調のうち所望の階調表示を行うことができる。
【0153】
1フレーム期間中にOLEDが発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。例えば、n=8のとき、全部の表示期間で画素が発光した場合の輝度を100%とすると、Tr1とTr2において画素が発光した場合には1%の輝度が表現でき、Tr3とTr5とTr8を選択した場合には60%の輝度が表現できる。
【0154】
また表示期間Tr1〜Trnは、どのような順序で出現させても良い。例えば1フレーム期間中において、Tr1の次にTr3、Tr5、Tr2、…という順序で表示期間を出現させることも可能である。
【0155】
なお本実施例では、電源線の電源電位の高さを書き込み期間と表示期間とで変化させていたが、本発明はこれに限定されない。電源電位がOLEDの画素電極に与えられたときにOLEDが発光する程度の電位差を、電源電位と対向電極の電位とが常に有するようにしても良い。その場合、書き込み期間においてもOLEDを発光させることが可能になる。よって、当該フレーム期間において画素が表示する階調は、1フレーム期間中にOLEDが発光した書き込み期間と表示期間の長さの総和によって決まる。なおこの場合、各ビットのデジタルビデオ信号に対応する書き込み期間と表示期間の長さの和の比が、(Ta1+Tr1):(Ta2+Tr2):(Ta3+Tr3):…:(Ta(n−1)+Tr(n−1)):(Tan+Trn)=20:21:22:…:2(n-2):2(n-1)となることが必要である。
【0156】
本実施例は実施例1〜5と自由に組み合わせて実施することが可能である。
【0157】
(実施例8)
本実施例では、本発明を用いて発光装置を作製した例について、図17を用いて説明する。
【0158】
図17(A)は、OLEDが形成された基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図17(B)は、図17(A)のA−A’における断面図、図17(C)は図17(A)のB−B’における断面図である。
【0159】
基板4001上に設けられた画素部4002と、ソース線駆動回路4003と、第1及び第2のゲート線駆動回路4004a、bとを囲むようにして、シール材4009が設けられている。また画素部4002と、ソース線駆動回路4003と、第1及び第2のゲート線駆動回路4004a、bとの上にシーリング材4008が設けられている。よって画素部4002と、ソース線駆動回路4003と、第1及び第2のゲート線駆動回路4004a、bとは、基板4001とシール材4009とシーリング材4008とによって、充填材4210で密封されている。
【0160】
また基板4001上に設けられた画素部4002と、ソース線駆動回路4003と、第1及び第2のゲート線駆動回路4004a、bとは、複数のTFTを有している。ソース線駆動回路4003はソース線にビデオ信号を入力する回路であり、第1及び第2のゲート線駆動回路4004a、bは、選択信号によってゲート線を選択する回路である。
【0161】
図17(B)では代表的に、下地膜4010上に形成された、ソース線駆動回路4003に含まれる駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを図示する)4201及び画素部4002に含まれる駆動用TFT(OLEDへの電流を制御するTFT)4202を図示した。
【0162】
本実施例では、駆動回路用TFT4201には公知の方法で作製されたpチャネル型TFTまたはnチャネル型TFTが用いられ、駆動用TFT4202には公知の方法で作製されたpチャネル型TFTが用いられる。また、画素部4002には駆動用TFT4202のゲートに接続された保持容量(図示せず)が設けられる。
【0163】
駆動回路用TFT4201及び駆動用TFT4202上には層間絶縁膜(平坦化膜)4301が形成され、その上に駆動用TFT4202のドレインと電気的に接続する画素電極(陽極)4203が形成される。画素電極4203としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【0164】
そして、画素電極4203の上には絶縁膜4302が形成され、絶縁膜4302は画素電極4203の上に開口部が形成されている。この開口部において、画素電極4203の上には有機発光層4204が形成される。有機発光層4204は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系(モノマー系)材料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
【0165】
有機発光層4204の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【0166】
有機発光層4204の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極4205が形成される。また、陰極4205と有機発光層4204の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層4204を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極4205を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。そして陰極4205は所定の電圧が与えられている。
【0167】
以上のようにして、画素電極(陽極)4203、有機発光層4204及び陰極4205からなるOLED4303が形成される。そしてOLED4303を覆うように、絶縁膜4302上に保護膜4209が形成されている。保護膜4209は、OLED4303に酸素や水分等が入り込むのを防ぐのに効果的である。
【0168】
4005aは電源供給線に接続された引き回し配線であり、駆動用TFT4202のソース領域に電気的に接続されている。引き回し配線4005aはシール材4009と基板4001との間を通り、異方導電性フィルム4300を介してFPC4006が有するFPC用配線4301に電気的に接続される。
【0169】
シーリング材4008としては、ガラス材、金属材(代表的にはステンレス材)、セラミックス材、プラスチック材(プラスチックフィルムも含む)を用いることができる。プラスチック材としては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【0170】
但し、OLEDからの光の放射方向がシーリング材側に向かう場合にはシーリング材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【0171】
また、充填材4210としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。
【0172】
また充填材4210を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる物質にさらしておくために、シーリング材4008の基板4001側の面に凹部4007を設けて吸湿性物質または酸素を吸着しうる物質4207を配置する。そして、吸湿性物質または酸素を吸着しうる物質4207が飛び散らないように、凹部カバー材4208によって吸湿性物質または酸素を吸着しうる物質4207は凹部4007に保持されている。なお凹部カバー材4208は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質4207は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質4207を設けることで、OLED4303の劣化を抑制できる。
【0173】
図17(C)に示すように、画素電極4203が形成されると同時に、引き回し配線4005a上に接するように導電性膜4203aが形成される。
【0174】
また、異方導電性フィルム4300は導電性フィラー4300aを有している。基板4001とFPC4006とを熱圧着することで、基板4001上の導電性膜4203aとFPC4006上のFPC用配線4301とが、導電性フィラー4300aによって電気的に接続される。
【0175】
本実施例は、実施例1〜7と自由に組み合わせて実施することが可能である。
【0176】
(実施例9)
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、OLEDの低消費電力化、長寿命化、および軽量化が可能になる。
【0177】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【0178】
上記の論文により報告された有機発光材料(クマリン色素)の分子式を以下に示す。
【0179】
【化1】
【0180】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
【0181】
上記の論文により報告された有機発光材料(Pt錯体)の分子式を以下に示す。
【0182】
【化2】
【0183】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【0184】
上記の論文により報告された有機発光材料(Ir錯体)の分子式を以下に示す。
【0185】
【化3】
【0186】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3〜4倍の高い外部発光量子効率の実現が可能となる。
【0187】
なお、本実施例の構成は、実施例1〜実施例8のいずれの構成とも自由に組み合わせて実施することが可能である。
【0188】
(実施例10)
本実施例では、図2と異なる構成を有する、本発明の保持容量について説明する。
【0189】
図21に本実施例の画素の断面図を示す。なお、図2において既に図示しているものには同じ符号を付す。
【0190】
第2層間絶縁膜117上にはソース線(S)と、接続配線118、119と、電源線(V)とが形成されており、ソース線(S)は第2層間絶縁膜117に形成されたコンタクトホールを介して不純物領域110と接続されている。また接続配線118は、第2層間絶縁膜117に形成されたコンタクトホールを介して不純物領域111と接続されている。接続配線119は、第2層間絶縁膜117に形成されたコンタクトホールを介して不純物領域112と接続されている。また、電源線(V)は第2層間絶縁膜117に形成されたコンタクトホールを介して不純物領域113と接続されている。そして接続配線118は間に第2層間絶縁膜117を挟んで、活性層130と重なっている。
【0191】
そして、ソース線(S)と、接続配線118、119と、電源線(V)を覆うように、第2層間絶縁膜117上に容量用絶縁膜170を形成する。容量用絶縁膜170の材料は絶縁性を有するならば無機物の材料と有機物の材料のどちらでも、用いることができる。ただし、後に形成される第3層間絶縁膜120とエッチングの選択比が異なっていることが重要である。
【0192】
次に、容量用絶縁膜170上に第3層間絶縁膜120が形成されている。第3層間絶縁膜は、接続配線118と重なる部分において、一部がエッチングにより除去されており、容量用絶縁膜170が露出する。上記構成により、後に形成される容量配線121と、容量用絶縁膜170と、接続配線118とが順に接して形成される。
【0193】
そして第3層間絶縁膜120上に容量配線121と画素電極122が形成されている。
【0194】
画素電極122は第3層間絶縁膜120に形成されたコンタクトホールを介して接続配線119に形成されている。
【0195】
本実施例では、接続配線118と容量配線121との間に容量用絶縁膜170が形成されている部分において、保持容量104が形成されている。なお、本実施例では容量用絶縁膜170を第3層間絶縁膜120と異なる層として記述しているが、容量用絶縁膜170を複数の絶縁膜の層からなる第3層間絶縁膜120の一部としてみなすこともできる。
【0196】
なお、本実施例の構成は、実施例1、実施例3〜実施例9のいずれの構成とも自由に組み合わせて実施することが可能である。
【0197】
(実施例11)
発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【0198】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図18に示す。
【0199】
図18(A)はOLED表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の発光装置は表示部2003に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、OLED表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0200】
図18(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の発光装置は表示部2102に用いることができる。
【0201】
図18(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の発光装置は表示部2203に用いることができる。
【0202】
図18(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の発光装置は表示部2302に用いることができる。
【0203】
図18(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の発光装置はこれら表示部A、B2403、2404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0204】
図18(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の発光装置は表示部2502に用いることができる。
【0205】
図18(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明の発光装置は表示部2602に用いることができる。
【0206】
ここで図18(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明の発光装置は表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【0207】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0208】
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【0209】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0210】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜9に示したいずれの構成の発光装置を用いても良い。
【0211】
【発明の効果】
本発明は上記構成によって、TFTと保持容量とを重ねて形成することが可能であるので、開口率の低下を抑えつつ保持容量の容量値を大きくすることができる。よって、リーク等によるゲート電圧の変化を抑えることができるので、アナログ駆動において、OLEDの輝度が変化するのを抑え、画面のちらつきを抑えることができる。
【0212】
また開口率の低下を抑えることは、画素の有効発光面積の縮小化を抑えることにつながる。有効発光面積は大きければ大きいほど、画面の輝度が高くなるため、本発明の構成によって消費電力を抑えることができる。
【図面の簡単な説明】
【図1】 本発明の発光装置の画素の回路図。
【図2】 本発明の発光装置の画素の断面図。
【図3】 本発明の発光装置の作製工程を示す図。
【図4】 本発明の発光装置の上面図。
【図5】 本発明の発光装置の作製工程を示す図。
【図6】 本発明の発光装置の上面図。
【図7】 本発明の発光装置の作製工程を示す図。
【図8】 本発明の発光装置の上面図。
【図9】 本発明の発光装置の上面図。
【図10】 本発明の発光装置の画素の断面図。
【図11】 本発明の発光装置の画素の断面図。
【図12】 本発明の発光装置の画素の断面図。
【図13】 本発明の発光装置の画素の断面図。
【図14】 本発明の発光装置の画素部の回路図。
【図15】 アナログ駆動におけるタイミングチャート。
【図16】 デジタル駆動におけるタイミングチャート。
【図17】 本発明の発光装置の上面図及び断面図。
【図18】 本発明の発光装置を用いた電子機器の図。
【図19】 駆動用TFTのトランジスタ特性を示す図。
【図20】 本発明の発光装置の画素の断面図。
【図21】 本発明の発光装置の画素の断面図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an OLED panel in which an OLED formed on a substrate is enclosed between the substrate and a sealing material. The present invention also relates to an OLED module in which an IC is mounted on the OLED panel. In this specification, the OLED panel and the OLED module are collectively referred to as a light emitting device. The present invention further relates to an electronic apparatus using the light emitting device.
[0002]
[Prior art]
The OLED emits light by itself and has high visibility, is not required for a backlight necessary for a liquid crystal display device (LCD), is optimal for thinning, and has no restriction on the viewing angle. Therefore, in recent years, light emitting devices using OLEDs (Organic Light Emitting Diodes) have attracted attention as display devices that replace CRTs and LCDs.
[0003]
The OLED has a layer containing an organic compound (hereinafter, referred to as an organic light emitting layer) from which luminescence generated by applying an electric field is obtained, an anode layer, and a cathode layer. Luminescence in an organic compound includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. In the light emitting device of the present invention, , Fluorescence and / or phosphorescence can be used.
[0004]
In this specification, all layers provided between the anode and the cathode of the OLED are defined as organic light emitting layers. Specifically, the organic light emitting layer includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, the OLED has a structure in which an anode / light emitting layer / cathode is laminated in this order. In addition to this structure, the anode / hole injection layer / light emitting layer / cathode and the anode / hole injection layer / The light emitting layer / electron transport layer / cathode may be stacked in this order.
[0005]
Incidentally, as a driving method of a light emitting device having an OLED, there is a driving method called analog driving using an analog video signal (hereinafter referred to as an analog video signal).
[0006]
In analog driving, an analog video signal (analog video signal) is input to a gate electrode of a TFT (driving TFT) that controls a current flowing through the OLED. The magnitude of the drain current of the driving TFT is controlled by the potential of the analog video signal, and when the drain current flows to the OLED, the OLED emits light with a luminance corresponding to the magnitude of the current, and the gradation is Is displayed.
[0007]
The manner in which the amount of current supplied to the OLED is controlled by the gate voltage of the driving TFT in the analog driving described above will be described in detail with reference to FIG.
[0008]
FIG. 19 is a graph showing transistor characteristics of the driving TFT. DS -V GS Characteristic (or I DS -V GS Curve). Where I DS Is the drain current and V GS Is the voltage between the gate electrode and the source region (gate voltage). Also, V TH Is the threshold voltage and V∞ is V GS Means infinite. From this graph, the amount of current flowing for an arbitrary gate voltage can be known.
[0009]
I shown in FIG. DS -V GS According to the characteristics, the drain current is determined one-to-one with respect to the gate voltage. That is, a drain current is determined corresponding to the potential of the analog video signal input to the gate electrode of the driving TFT, the drain current flows to the OLED, and the OLED emits light with a luminance corresponding to the amount of the current.
[0010]
[Problems to be solved by the invention]
The voltage between the source region and the drain region is V DS Then, the transistor characteristics of the driving TFT shown in FIG. GS And V DS It is divided into two areas according to the value of. | V GS -V TH | <| V DS | Is the saturation region, | V GS -V TH | > | V DS A region that is | is a linear region.
[0011]
In the saturation region, the following
[0012]
[Formula 1]
I DS = Β (V GS -V TH ) 2 / 2
[0013]
As can be seen from
[0014]
However, in the saturation region, as is apparent from FIG. 19, the drain current changes exponentially with respect to the change in the gate voltage. Therefore, in the analog drive, when the gate voltage changes even a little due to leakage between the input of the analog video signal and the input of the next analog video signal, the drain current may change greatly. . When the change in drain current is large, the luminance of the OLED is also greatly changed accordingly. Therefore, depending on the frame frequency, there may be a problem that the screen appears to flicker.
[0015]
In order to avoid the above problem, it is important to reliably maintain the gate voltage. As a means for more reliably holding the gate voltage, a method of increasing the capacitance value of the holding capacitor can be considered. However, when the storage capacitor is increased, the aperture ratio is reduced, and the area where the pixel can actually emit light (effective light emission area) is reduced. Note that the effective light emission area refers to the area of a pixel electrode of the OLED in which the light emitted from the OLED is not obstructed by a TFT, wiring, or the like that does not transmit light, such as a TFT formed on the substrate.
[0016]
Particularly in recent years, there has been an increasing demand for high-definition images, and how to suppress a decrease in aperture ratio associated with high-definition pixels has become a problem. Therefore, it is not preferable to increase the area occupied by the storage capacitor in the pixel.
[0017]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a light-emitting device that simultaneously suppresses a change in gate voltage due to leakage and the like and suppresses a decrease in aperture ratio.
[0018]
[Means for Solving the Problems]
In the present invention, in order to solve the above-described problem, a wiring (connection wiring) formed on the gate electrode and the active layer of the TFT included in the pixel and connected to the active layer, and formed on the connection wiring A storage capacitor was formed by the insulating film and a wiring (capacitive wiring) formed on the insulating film. Note that the capacitor wiring may be formed on the same interlayer insulating film together with the pixel electrode. In this case, the capacitor wiring and the pixel electrode may be formed from the same conductive film. Further, a power supply line may be used as a capacitor wiring.
[0019]
With the above structure, since the TFT and the storage capacitor can be formed to overlap each other, the capacitance value of the storage capacitor can be increased while suppressing a decrease in the aperture ratio. Accordingly, a change in gate voltage due to leakage or the like can be suppressed, so that a change in luminance of the OLED can be suppressed and a screen flicker can be suppressed in analog driving.
[0020]
Further, suppressing the decrease in the aperture ratio leads to suppressing the reduction of the effective light emission area of the pixel. The larger the effective light emitting area, the higher the luminance of the screen. Therefore, the power consumption can be suppressed by the configuration of the present invention.
[0021]
Note that the structure of the present invention can be used even in the case of digital driving.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
The configuration of the present invention will be described below.
[0023]
In the light-emitting device of the present invention, a plurality of pixels are provided in a matrix in the pixel portion. A connection configuration of a TFT included in a pixel of the present invention will be described with reference to FIG.
[0024]
A region having one source line (S), one gate line (G), and one power supply line (V) corresponds to the pixel 100. Each pixel has a switching
[0025]
The gate electrode of the switching
[0026]
One of the source region and the drain region of the driving TFT is connected to the power supply line (V), and the other is connected to the pixel electrode of the
[0027]
Note that the switching
[0028]
Of the two electrodes of the storage capacitor, one is electrically connected to the gate electrode of the driving TFT 102 and the other is electrically connected to the power supply line (V).
[0029]
Next, a specific structure of the storage capacitor in the light-emitting device of the present invention will be described with reference to FIG.
[0030]
The active layer 130 of the switching
[0031]
The active layer 131 of the driving TFT 102 includes impurity regions 112 and 113 that function as a source region or a drain region. A gate electrode 115 is formed on the active layer 131 with the gate insulating film 116 interposed therebetween.
[0032]
A first interlayer insulating film 133 and a second interlayer insulating film 117 are formed to cover the active layers 130 and 131 of the switching
[0033]
The source line (S) is connected to the
[0034]
The connection wiring 119 is connected to the impurity region 112 through contact holes formed in the first interlayer insulating film 133 and the second interlayer insulating film 117. The power supply line (V) is connected to the impurity region 113 through a contact hole formed in the first interlayer insulating film 133 and the second interlayer insulating film 117.
[0035]
The connection wiring 118 overlaps the active layer 130 with the second interlayer insulating film 117, the first interlayer insulating film 133, and the gate insulating film 116 interposed therebetween.
[0036]
A third interlayer insulating film 120 is formed on the second interlayer insulating film 117 so as to cover the source line (S), the connection wirings 118 and 119, and the power supply line (V). A capacitor wiring 121 and a pixel electrode 122 are formed on the third interlayer insulating film 120.
[0037]
The pixel electrode 122 is connected to the connection wiring 119 through a contact hole formed in the third interlayer insulating film 120.
[0038]
In the present invention, the storage capacitor 104 is formed in a portion where the third interlayer insulating film 120 is formed between the connection wiring 118 and the capacitor wiring 121. Since the capacitor wiring 121 can be formed using the same conductive film as the pixel electrode 122, a storage capacitor can be formed without increasing the number of steps. In addition, since the storage capacitor 104 is formed so as to overlap with the active layer 130 of the switching
[0039]
A fourth interlayer insulating film 125 is formed on the third interlayer insulating film 120 so as to cover the capacitor wiring 121 and the pixel electrode 122. The fourth interlayer insulating film 125 is partially etched, and the pixel electrode 122 is exposed.
[0040]
The organic light emitting layer 123 and the counter electrode 124 are sequentially stacked so as to cover the pixel electrode 122 and the fourth interlayer insulating film 125, and the pixel electrode 122, the organic light emitting layer 123, and the counter electrode 124 overlap each other. Corresponds to the
[0041]
In the present invention, the TFT is not limited to the structure shown in FIG. In the present invention, in addition to the storage capacitor 104 formed using the connection wiring 118 and the capacitor wiring 121, a storage capacitor having another configuration may be provided.
[0042]
In the pixel structure disclosed in the present invention, since the connection wiring 118 is formed so as to overlap with the active layer of the switching
[0043]
Note that although FIG. 2 shows the case where the switching
[0044]
Further, although an example in which two TFTs are provided in a pixel is described in this embodiment mode, the present invention is not limited to this structure. A storage capacitor having the structure of the present invention can be formed regardless of the number of TFTs included in the pixel. In the present invention, a wiring (connection wiring) formed on the gate electrode and the active layer of the TFT included in the pixel and connected to the active layer, an insulating film formed on the connection wiring, and the insulating film It is only necessary to form a storage capacitor with the formed wiring (capacitive wiring).
[0045]
According to the present invention, since the TFT and the storage capacitor can be formed with the above structure, the capacitance value of the storage capacitor can be increased while suppressing the aperture ratio. Accordingly, a change in gate voltage due to leakage or the like can be suppressed, so that a change in luminance of the OLED can be suppressed and a screen flicker can be suppressed in analog driving.
[0046]
Further, suppressing the decrease in the aperture ratio leads to suppressing the reduction of the effective light emission area of the pixel. The larger the effective light emitting area, the higher the luminance of the screen. Therefore, the power consumption can be suppressed by the configuration of the present invention.
[0047]
【Example】
Examples of the present invention will be described below.
[0048]
(Example 1)
An example of a method for manufacturing a light-emitting device of the present invention will be described with reference to FIGS. Here, a method for manufacturing the pixel TFT shown in FIG. 1 will be described in detail according to the steps.
[0049]
First, in this embodiment, a
[0050]
Next, as illustrated in FIG. 3A, a
[0051]
Next, semiconductor layers 202 to 204 are formed over the
[0052]
In addition, after the semiconductor layers 202 to 204 are formed, the semiconductor layers 202 to 204 may be doped with a trace amount of impurity elements (boron or phosphorus) in order to control the threshold value of the TFT.
[0053]
When a crystalline semiconductor film is formed by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO Four A laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner, but when an excimer laser is used, the pulse oscillation frequency is 300 Hz and the laser energy density is 100 to 400 mJ / cm. 2 (Typically 200-300mJ / cm 2 ). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is set to 30 to 300 kHz, and the laser energy density is set to 300 to 600 mJ / cm. 2 (Typically 350-500mJ / cm 2 ) Then, if the laser beam condensed linearly with a width of 100 to 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, the superposition ratio (overlap ratio) of the linear laser light at this time is 50 to 98%. Good.
[0054]
Next, a
[0055]
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 The reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56 MHz) power density is 0.5 to 0.8 W / cm. 2 And can be formed by discharging. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by thermal annealing at 400 to 500 ° C. thereafter. Through the steps so far, the cross-sectional view shown in FIG.
[0056]
Next, a resist
[0057]
Then, a heat-resistant conductive layer for forming a gate electrode is formed over the gate insulating film 205 (FIG. 3C). The heat-resistant
[0058]
On the other hand, when a Ta film is used for the heat resistant
[0059]
After that, the conductive film (A) 210a and the conductive film (B) 210b are patterned into desired shapes to form the
[0060]
FIG. 4 shows a top view of the pixel at the time when the step of FIG. 3D is completed. FIG. 3D corresponds to a cross-sectional view taken along the line AA ′ of the pixel shown in FIG. Note that the
[0061]
Next, using the
[0062]
Next, a region to be a later n-channel TFT is covered with a
[0063]
Next, a first
[0064]
Then, a step of activating the impurity element imparting n-type or p-type added at each concentration is performed (FIG. 5C). Note that the conductive film used as the gate electrode in this example was very easily oxidized, and there was a problem that the resistivity increased when oxidized. Therefore, the heat treatment for activation in this embodiment is preferably performed by exhausting with a rotary pump and a mechanical booster pump to reduce the oxygen concentration in the atmosphere and performing the heat treatment in a reduced-pressure atmosphere.
[0065]
Next, heat treatment is performed at 410 ° C. for 1 hour in a hydrogen atmosphere for hydrogenation in which dangling bonds in the active layer are terminated by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation using hydrogen excited by plasma may be performed.
[0066]
Next, a second
[0067]
Thereafter, a resist mask having a predetermined pattern is formed, and contact holes reaching the
[0068]
Then, a conductive metal film is formed by a sputtering method or a vacuum deposition method, patterned with a mask, and then etched to form a
[0069]
Although not shown, in this embodiment, this wiring is formed by a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm (FIG. 5D). ).
[0070]
FIG. 6 shows a top view of the pixel at the time when the step of FIG. 5D is completed. FIG. 5D corresponds to a cross-sectional view taken along the line AA ′ of the pixel shown in FIG. Note that the
[0071]
FIG. 20A illustrates a state where the
[0072]
FIG. 20B illustrates a state where the
[0073]
Next, a third
[0074]
The
[0075]
FIG. 8 shows a top view of the pixel at the time when the step of FIG. FIG. 7A corresponds to a cross-sectional view taken along line AA ′ of the pixel shown in FIG. Note that the third
[0076]
Note that although not illustrated in FIG. 7A, the
[0077]
228 is a source line and 231 is a power supply line. As shown in FIG. 9, the
[0078]
Next, as shown in FIG. 7B, a fourth
[0079]
Next, the organic
[0080]
A known material can be used for the organic
[0081]
In this embodiment, polyphenylene vinylene is formed by a vapor deposition method as a hole transport layer. In addition, as the light emitting layer, 30-40% molecular dispersion of PBD, which is a 1,3,4-oxadiazole derivative, is formed by vapor deposition in polyvinyl carbazole, and about 1% of coumarin 6 is used as a green light emitting center. It is added.
[0082]
In addition, the
[0083]
Further, the
[0084]
The thickness of the organic
[0085]
Thus, a light emitting device having a structure as shown in FIG. 7B is completed. A
[0086]
In this embodiment, the
[0087]
Reference numeral 245 denotes a switching TFT, and 246 denotes a driving TFT.
[0088]
Actually, when completed up to FIG. 7 (B), a protective film (laminate film, UV curable resin film, etc.) or a light-transmitting sealing material that is highly airtight and less degassed so as not to be exposed to the outside air. It is preferable to package (enclose). At that time, if the inside of the sealing material is made an inert atmosphere or a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the OLED is improved.
[0089]
The manufacturing method of the light-emitting device of the present invention is not limited to the manufacturing method described in this embodiment. The light emitting device of the present invention can be manufactured using a known method.
[0090]
(Example 2)
In this embodiment, a storage capacitor of the present invention having a structure different from that in FIG.
[0091]
FIG. 10 shows a cross-sectional view of the pixel of this embodiment.
[0092]
After forming the second
[0093]
Then, an insulating
[0094]
In this anodizing treatment, first, an ethylene glycol tartrate solution having a sufficiently low alkali ion concentration is prepared. This is a solution of 15% ammonium tartrate aqueous solution and ethylene glycol mixed at 2: 8, and ammonia water is added to this to adjust the pH to 7 ± 0.5. Then, a platinum electrode serving as a cathode is provided in the solution, the substrate on which the conductive layer is formed is immersed in the solution, and a constant (several mA to several tens mA) direct current is passed using the conductive layer as an anode. In this embodiment, a current of 200 mA was passed through one substrate.
[0095]
The voltage between the cathode and the anode in the solution changes with time according to the growth of the anodic oxide, but the voltage is increased at a constant step-up rate while maintaining a constant current. Terminate. In this manner, the insulating
[0096]
When an anodic oxide film is formed on an aluminum film under the conditions of the anodic oxidation method in this embodiment, an Al film with a thickness of 51.4 nm is formed. X O Y A film was formed. This Al X O Y An ITO film of 1 mmΦ is formed on the film, and Al film-Al X O Y When a voltage of 5 V is applied between the film and the ITO film, 1 × 10 -11 The minute leak current of (A) was measured. As a result, Al X O Y It was found that the film can be used as a dielectric for a storage capacitor of a light emitting device.
[0097]
Note that although the insulating
[0098]
After the insulating
[0099]
Thereafter, a third
[0100]
Thereafter, a transparent conductive film is formed and etched, whereby the
[0101]
In this embodiment, a
[0102]
In the storage capacitor of the configuration of the present embodiment, the selection range such as the thickness of the dielectric and the dielectric constant is wider than that of the first embodiment.
[0103]
(Example 3)
In this embodiment, an example in which a gate line is formed in the same layer as a connection wiring will be described.
[0104]
FIG. 11 shows a cross-sectional view of the pixel of this embodiment.
[0105]
The
[0106]
On the second
[0107]
Further, the
[0108]
The
[0109]
A third
[0110]
The
[0111]
By forming the gate line in the same layer as the connection wiring as in this embodiment, the number of steps can be suppressed even if the gate electrode and the gate line are formed of different materials. Therefore, it is also possible to form the gate electrode using a material that can be precisely processed and to form the gate line using a material having low resistance.
[0112]
This embodiment can be implemented in combination with
[0113]
Example 4
In this embodiment, a pixel configuration using an inverted staggered TFT will be described.
[0114]
FIG. 12 shows a cross-sectional view of the pixel of this embodiment. Reference numeral 401 denotes a switching TFT, and 402 denotes a driving TFT.
[0115]
A
[0116]
The
[0117]
A second
[0118]
This embodiment can be implemented by freely combining with the configuration of the second embodiment.
[0119]
(Example 5)
In this embodiment, an example in which a gate line is formed between an active layer of a switching TFT and a substrate will be described.
[0120]
A cross-sectional view of the pixel of this example is shown in FIG. Reference numeral 501 denotes a switching TFT, and reference numeral 502 denotes a driving TFT. A
[0121]
As a film for forming the
[0122]
A
[0123]
In a later step, before forming the
[0124]
In the above structure, since the gate line and the switching TFT 501 overlap, the aperture ratio can be increased.
[0125]
This embodiment can be implemented by freely combining with the second embodiment.
[0126]
(Example 6)
In this embodiment, a driving method of the light emitting device of the present invention will be described.
[0127]
FIG. 14 is a circuit diagram of a pixel portion of the light emitting device of the present invention.
[0128]
Source lines S1 to Sx, power supply lines V1 to Vx, and gate lines G1 to Gy are formed in the pixel portion. Each pixel has any one of source lines S1 to Sx, any one of power supply lines V1 to Vx, and any one of gate lines G1 to Gy.
[0129]
FIG. 15 shows a timing chart when the light emitting device shown in FIG. 14 is driven in an analog manner. A period from selection of one gate line to selection of another gate line is defined as one line period (L). In this specification, the selection of a gate line means that all TFTs connected to the gate line of the gate line are turned on.
[0130]
A period from when one image is displayed until the next image is displayed corresponds to one frame period (F). In the case of the light-emitting device shown in FIG. 14, since there are y gate lines, y line periods (L1 to Ly) are provided in one frame period.
[0131]
First, the potential (power supply potential) of the power supply lines (V1 to Vx) is kept constant. The potential of the counter electrode is also kept constant. The potential of the counter electrode has a potential difference from the power supply potential to such an extent that the OLED emits light when the power supply potential is applied to the pixel electrode of the OLED.
[0132]
In the first line period (L1), the gate line G1 is selected by the selection signal, and all the switching
[0133]
The amount of current flowing through the channel formation region of the driving
[0134]
When the operation described above is repeated and the input of analog video signals to all the source lines (S1 to Sx) is completed, the first line period (L1) is completed. The period until the input of the analog video signal to the source lines (S1 to Sx) and the horizontal blanking period may be combined into one line period. Then, the second line period (L2) is started, the gate line G2 is selected by the selection signal, and analog video signals are sequentially input to the source lines (S1 to Sx) as in the first line period (L1). Is done.
[0135]
When all the gate lines (G1 to Gy) are selected, all the line periods (L1 to Ly) are finished. When all the line periods (L1 to Ly) end, one frame period ends. All pixels display during one frame period, and one image is formed. All the line periods (L1 to Ly) and the vertical blanking period may be combined into one frame period.
[0136]
As described above, in analog driving, the luminance of the OLED is controlled by the potential of the analog video signal, and gradation display is performed by controlling the luminance.
[0137]
In analog driving, it is desirable that the capacitance value of the storage capacitor is larger than that in the case of digital driving. Therefore, a configuration having a storage capacitor with a large capacitance value while suppressing a decrease in the aperture ratio as in the light emitting device of the present invention is analog Suitable for driving. However, the present invention is not limited to this driving method, and it is sufficiently possible to apply the present invention to a digitally driven light emitting device.
[0138]
This embodiment can be implemented by freely combining with Embodiments 1-5.
[0139]
(Example 7)
In this example, a driving method different from that in Example 6 of the light emitting device having the configuration shown in FIG. 14 will be described.
[0140]
The light emitting device of this embodiment displays an image using a digital video signal having image information (hereinafter referred to as a digital video signal). FIG. 16 shows the timings at which the writing period and the light emission period appear in digital driving. The horizontal axis indicates time, and the vertical axis indicates the pixel position of each line.
[0141]
First, the power supply potential of the power supply lines (V1 to Vx) is kept the same as the potential of the counter electrode of the
[0142]
Then, the first bit digital video signal is input to the source lines (S1 to Sx). The digital video signal is input to the gate electrode of the driving
[0143]
Next, the selection of the gate line G1 is completed, the gate line G2 is selected, and the switching
[0144]
In turn, all the gate lines (G1 to Gy) are selected. The period until all the gate lines (G1 to Gy) are selected and the first bit digital video signal is input to the pixels of all the lines is the writing period Ta1.
[0145]
When the writing period Ta1 ends, the display period Tr1 follows. In the display period Tr1, the power supply potential of the power supply line is high enough to have a potential difference from the counter electrode so that the OLED emits light when the power supply potential is applied to the pixel electrode of the OLED.
[0146]
In the display period Tr1, whether or not the
[0147]
As described above, in the display period Tr1, the
[0148]
When the display period Tr1 ends, the writing period Ta2 starts, and the power supply potential of the power supply line becomes the same as the potential of the counter electrode of the OLED. In the same manner as in the writing period Ta1, all the gate lines are sequentially selected, and the second bit digital video signal is input to all the pixels. A period until the second bit digital video signal is completely input to the pixels of all the lines is referred to as a writing period Ta2.
[0149]
When the writing period Ta2 ends, the display period Tr2 starts, and the power supply potential of the power supply line is set to a potential having a potential difference with the counter electrode so that the
[0150]
The above-described operation is repeated until the n-th digital video signal is input to the pixel, and the writing period Ta and the display period Tr appear repeatedly. When all the display periods (Tr1 to Trn) are completed, one image can be displayed. In the driving method of this embodiment, a period for displaying one image is referred to as one frame period (F). When one frame period ends, the next frame period starts. Then, the writing period Ta1 appears again, and the above-described operation is repeated.
[0151]
In a normal light emitting device, it is preferable to provide 60 or more frame periods per second. When the number of images displayed per second is less than 60, flickering of images may start to be noticeable visually.
[0152]
In this embodiment, the sum of the lengths of all the writing periods is shorter than one frame period, and the length ratio of the display periods is Tr1: Tr2: Tr3:...: Tr (n−1): Trn = 2 0 : 2 1 : 2 2 : ...: 2 (n-2) : 2 (n-1) It is necessary to ensure that 2 in combination with this display period n Of the gradations, a desired gradation display can be performed.
[0153]
By obtaining the sum of the lengths of the display periods during which the OLED emits light during one frame period, the gradation displayed by the pixel in the frame period is determined. For example, when n = 8, assuming that the luminance is 100% when the pixels emit light in the entire display period, 1% luminance can be expressed when the pixels emit light in Tr1 and Tr2, and Tr3, Tr5, and Tr8 When is selected, a luminance of 60% can be expressed.
[0154]
The display periods Tr1 to Trn may appear in any order. For example, in one frame period, it is possible to cause the display period to appear in the order of Tr3, Tr5, Tr2,.
[0155]
In this embodiment, the power supply potential of the power supply line is changed between the writing period and the display period, but the present invention is not limited to this. The power supply potential and the potential of the counter electrode may always have a potential difference such that the OLED emits light when the power supply potential is applied to the pixel electrode of the OLED. In that case, the OLED can emit light even in the writing period. Therefore, the gradation displayed by the pixel in the frame period is determined by the sum of the length of the writing period and the display period during which the OLED emits light during one frame period. In this case, the ratio of the sum of the length of the writing period and the display period corresponding to the digital video signal of each bit is (Ta1 + Tr1) :( Ta2 + Tr2) :( Ta3 + Tr3): ... :( Ta (n-1) + Tr ( n-1)): (Tan + Trn) = 2 0 : 2 1 : 2 2 : ...: 2 (n-2) : 2 (n-1) It is necessary to become.
[0156]
This embodiment can be implemented by freely combining with Embodiments 1-5.
[0157]
(Example 8)
In this example, an example in which a light-emitting device is manufactured using the present invention will be described with reference to FIGS.
[0158]
FIG. 17A is a top view of a light-emitting device formed by sealing a substrate on which an OLED is formed with a sealing material, and FIG. 17B is a cross-sectional view taken along line AA ′ of FIG. FIG. 17C is a cross-sectional view taken along the line BB ′ of FIG.
[0159]
A
[0160]
The
[0161]
In FIG. 17B, a driver circuit TFT included in the source
[0162]
In this embodiment, a p-channel TFT or an n-channel TFT manufactured by a known method is used for the
[0163]
An interlayer insulating film (planarization film) 4301 is formed over the
[0164]
An insulating
[0165]
As a method for forming the organic light emitting layer 4204, a known vapor deposition technique or coating technique may be used. The structure of the organic light emitting layer may be a laminated structure or a single layer structure by freely combining a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, or an electron injection layer.
[0166]
On the organic light emitting layer 4204, a
[0167]
As described above, the
[0168]
Reference numeral 4005 a denotes a lead wiring connected to the power supply line, and is electrically connected to the source region of the driving
[0169]
As the sealing
[0170]
However, when the radiation direction of light from the OLED is directed toward the sealing material, the sealing material must be transparent. In that case, a transparent material such as a glass plate, a plastic plate, a polyester film or an acrylic film is used.
[0171]
As the
[0172]
In order to expose the
[0173]
As shown in FIG. 17C, the
[0174]
The anisotropic
[0175]
This embodiment can be implemented by freely combining with Embodiments 1-7.
[0176]
Example 9
In the present invention, by using an organic light emitting material that can utilize phosphorescence from triplet excitons for light emission, the external light emission quantum efficiency can be dramatically improved. Thereby, low power consumption, long life, and light weight of the OLED can be achieved.
[0177]
Here, a report of using triplet excitons to improve the external emission quantum efficiency is shown.
(T. Tsutsui, C. Adachi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p.437.)
[0178]
The molecular formula of the organic light-emitting material (coumarin dye) reported by the above paper is shown below.
[0179]
[Chemical 1]
[0180]
(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.)
[0181]
The molecular formula of the organic light-emitting material (Pt complex) reported by the above paper is shown below.
[0182]
[Chemical 2]
[0183]
(MABaldo, S. Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
[0184]
The molecular formula of the organic light-emitting material (Ir complex) reported by the above paper is shown below.
[0185]
[Chemical 3]
[0186]
As described above, if phosphorescence emission from triplet excitons can be used, in principle, it is possible to realize an external emission quantum efficiency that is 3 to 4 times higher than that in the case of using fluorescence emission from singlet excitons.
[0187]
In addition, the structure of a present Example can be implemented in combination freely with any structure of Example 1- Example 8. FIG.
[0188]
(Example 10)
In this embodiment, a storage capacitor of the present invention having a configuration different from that in FIG. 2 will be described.
[0189]
FIG. 21 is a cross-sectional view of the pixel of this example. 2 that are already shown in FIG.
[0190]
A source line (S), connection wirings 118 and 119, and a power supply line (V) are formed on the second interlayer insulating film 117. The source line (S) is formed on the second interlayer insulating film 117. The
[0191]
Then, a capacitor insulating film 170 is formed on the second interlayer insulating film 117 so as to cover the source line (S), the connection wirings 118 and 119, and the power supply line (V). As the material of the capacitor insulating film 170, either an inorganic material or an organic material can be used as long as it has insulating properties. However, it is important that the etching selectivity is different from that of the third interlayer insulating film 120 to be formed later.
[0192]
Next, a third interlayer insulating film 120 is formed on the capacitor insulating film 170. The third interlayer insulating film is partially removed by etching in the portion overlapping with the connection wiring 118, and the capacitor insulating film 170 is exposed. With the above structure, the capacitor wiring 121 to be formed later, the capacitor insulating film 170, and the connection wiring 118 are sequentially formed in contact with each other.
[0193]
A capacitor wiring 121 and a pixel electrode 122 are formed on the third interlayer insulating film 120.
[0194]
The pixel electrode 122 is formed on the connection wiring 119 through a contact hole formed in the third interlayer insulating film 120.
[0195]
In this embodiment, the storage capacitor 104 is formed in a portion where the capacitor insulating film 170 is formed between the connection wiring 118 and the capacitor wiring 121. In this embodiment, the capacitor insulating film 170 is described as a layer different from the third interlayer insulating film 120, but the capacitor insulating film 170 is a part of the third interlayer insulating film 120 formed of a plurality of insulating film layers. It can also be regarded as a part.
[0196]
In addition, the structure of a present Example can be implemented in combination freely with any structure of Example 1, Example 3-Example 9. FIG.
[0197]
(Example 11)
Since the light-emitting device is a self-luminous type, it has excellent visibility in a bright place and a wide viewing angle compared to a liquid crystal display. Therefore, it can be used for display portions of various electronic devices.
[0198]
As an electronic device using the light emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, A portable information terminal (mobile computer, cellular phone, portable game machine, electronic book, etc.), an image playback device equipped with a recording medium (specifically, a DVD: Digital Versatile Disc or other recording medium is played back, and the image is displayed. And a device equipped with a display that can be used. In particular, it is desirable to use a light-emitting device for a portable information terminal that often has an opportunity to see a screen from an oblique direction because the wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.
[0199]
FIG. 18A illustrates an OLED display device which includes a
[0200]
FIG. 18B shows a digital still camera, which includes a
[0201]
FIG. 18C illustrates a laptop personal computer, which includes a
[0202]
FIG. 18D illustrates a mobile computer, which includes a
[0203]
FIG. 18E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
[0204]
FIG. 18F illustrates a goggle type display (head mounted display), which includes a
[0205]
FIG. 18G illustrates a video camera, which includes a main body 2601, a display portion 2602, a
[0206]
Here, FIG. 18H shows a mobile phone, which includes a
[0207]
If the light emission luminance of the organic light emitting material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used in a front type or rear type projector.
[0208]
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the organic light emitting material has a very high response speed, the light emitting device is preferable for displaying moving images.
[0209]
Further, since the light emitting part consumes power in the light emitting device, it is desirable to display information so that the light emitting part is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0210]
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the light emitting device having any configuration shown in
[0211]
【The invention's effect】
According to the present invention, since the TFT and the storage capacitor can be formed to overlap each other with the above structure, the capacitance value of the storage capacitor can be increased while suppressing a decrease in the aperture ratio. Accordingly, a change in gate voltage due to leakage or the like can be suppressed, so that a change in luminance of the OLED can be suppressed and a screen flicker can be suppressed in analog driving.
[0212]
Further, suppressing the decrease in the aperture ratio leads to suppressing the reduction of the effective light emission area of the pixel. The larger the effective light emitting area, the higher the luminance of the screen. Therefore, the power consumption can be suppressed by the configuration of the present invention.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a pixel of a light emitting device of the present invention.
FIG. 2 is a cross-sectional view of a pixel of a light-emitting device of the present invention.
FIGS. 3A to 3D are diagrams illustrating a manufacturing process of a light-emitting device of the present invention. FIGS.
FIG. 4 is a top view of the light-emitting device of the present invention.
FIGS. 5A to 5D are diagrams illustrating a manufacturing process of a light-emitting device of the present invention. FIGS.
FIG. 6 is a top view of the light-emitting device of the present invention.
7A and 7B illustrate a manufacturing process of a light-emitting device of the present invention.
FIG. 8 is a top view of the light-emitting device of the present invention.
FIG. 9 is a top view of the light-emitting device of the present invention.
FIG. 10 is a cross-sectional view of a pixel of a light-emitting device of the present invention.
FIG. 11 is a cross-sectional view of a pixel of a light-emitting device of the present invention.
12 is a cross-sectional view of a pixel of a light-emitting device of the present invention.
13 is a cross-sectional view of a pixel of a light-emitting device of the present invention.
FIG. 14 is a circuit diagram of a pixel portion of a light emitting device of the present invention.
FIG. 15 is a timing chart in analog driving.
FIG. 16 is a timing chart in digital driving.
FIGS. 17A and 17B are a top view and a cross-sectional view of a light-emitting device of the present invention. FIGS.
FIG. 18 is a diagram of an electronic device using the light-emitting device of the present invention.
FIG. 19 shows transistor characteristics of a driving TFT.
FIG. 20 is a cross-sectional view of a pixel of a light-emitting device of the present invention.
FIG. 21 is a cross-sectional view of a pixel of a light-emitting device of the present invention.
Claims (25)
前記スイッチング用TFTのソース領域及びドレイン領域の一方は前記ソース線に電気的に接続され、他方は接続配線を介して前記駆動用TFTのゲート電極に電気的に接続され、
前記駆動用TFTのソース領域及びドレイン領域の一方は前記電源線に電気的に接続され、他方は前記OLEDが有する画素電極に電気的に接続され、
前記接続配線は、前記スイッチング用TFTのゲート電極を覆っている層間絶縁膜上に形成されており、
前記第1の保持容量は、前記接続配線と、容量配線と、前記接続配線と前記容量配線の間に形成された第1の絶縁膜とを有しており、
前記第2の保持容量は、前記駆動用TFTのゲート電極と同一の導電膜からなる容量電極と、前記スイッチング用TFT及び駆動用TFTの有する半導体層と同時に形成される半導体層と、前記容量電極と前記第2の保持容量が有する前記半導体層の間に形成される第2の絶縁膜とを有していることを特徴とする発光装置。A light emitting device having a source line, a power supply line, a switching TFT, a driving TFT, a first storage capacitor, a second storage capacitor, and an OLED,
One of the source region and the drain region of the switching TFT is electrically connected to the source line, and the other is electrically connected to the gate electrode of the driving TFT through a connection wiring,
One of a source region and a drain region of the driving TFT is electrically connected to the power supply line, and the other is electrically connected to a pixel electrode included in the OLED.
The connection wiring is formed on an interlayer insulating film covering the gate electrode of the switching TFT,
The first storage capacitor includes the connection wiring, the capacitance wiring, and a first insulating film formed between the connection wiring and the capacitance wiring.
The second storage capacitor includes a capacitor electrode made of the same conductive film as the gate electrode of the driving TFT, a semiconductor layer formed simultaneously with the semiconductor layer of the switching TFT and the driving TFT, and the capacitor electrode And a second insulating film formed between the semiconductor layers of the second storage capacitor .
前記スイッチング用TFTのソース領域及びドレイン領域の一方は前記ソース線に電気的に接続され、他方は接続配線を介して前記駆動用TFTのゲート電極に電気的に接続され、
前記駆動用TFTのソース領域及びドレイン領域の一方は前記電源線に電気的に接続され、他方は前記OLEDが有する画素電極に電気的に接続され、
前記接続配線は、前記スイッチング用TFTのゲート電極を覆っている層間絶縁膜上に形成されており、
前記第1の保持容量は、前記接続配線と、容量配線と、前記接続配線と前記容量配線の間に形成された第1の絶縁膜とを有しており、
前記第2の保持容量は、前記駆動用TFTのゲート電極と同一の導電膜からなる容量電極と、前記電源線と、前記容量電極と前記電源線の間に形成される第2の絶縁膜とを有し、前記第2の絶縁膜は前記層間絶縁膜であることを特徴とする発光装置。A light emitting device having a source line, a power supply line, a switching TFT, a driving TFT, a first storage capacitor, a second storage capacitor, and an OLED,
One of the source region and the drain region of the switching TFT is electrically connected to the source line, and the other is electrically connected to the gate electrode of the driving TFT through a connection wiring,
One of a source region and a drain region of the driving TFT is electrically connected to the power supply line, and the other is electrically connected to a pixel electrode included in the OLED.
The connection wiring is formed on an interlayer insulating film covering the gate electrode of the switching TFT,
The first storage capacitor includes the connection wiring, the capacitance wiring, and a first insulating film formed between the connection wiring and the capacitance wiring.
The second storage capacitor includes a capacitor electrode made of the same conductive film as the gate electrode of the driving TFT, the power line, and a second insulating film formed between the capacitor electrode and the power line. have a, the second insulating film is a light-emitting device, characterized in that said interlayer insulating film.
前記スイッチング用TFTのソース領域及びドレイン領域の一方は前記ソース線に電気的に接続され、他方は接続配線を介して前記駆動用TFTのゲート電極に電気的に接続され、
前記駆動用TFTのソース領域及びドレイン領域の一方は前記電源線に電気的に接続され、他方は前記OLEDが有する画素電極に電気的に接続され、
前記接続配線は、前記スイッチング用TFTのゲート電極を覆っている層間絶縁膜上に形成されており、
前記第1の保持容量は、前記接続配線と、容量配線と、前記接続配線と前記容量配線の間に形成された第1の絶縁膜とを有しており、
前記第2の保持容量は、前記駆動用TFTのゲート電極と同一の導電膜からなる容量電極と、前記スイッチング用TFT及び駆動用TFTの有する半導体層と同時に形成される半導体層と、前記容量電極と前記第2の保持容量が有する前記半導体層の間に形成される第2の絶縁膜とを有しており、
前記第3の保持容量は、前記容量電極と、前記電源線と、前記容量電極と前記電源線の間に設けられた第3の絶縁膜とを有し、前記第3の絶縁膜は前記層間絶縁膜であることを特徴とする発光装置。A light emitting device having a source line, a power supply line, a switching TFT, a driving TFT, a first storage capacitor, a second storage capacitor, a third storage capacitor, and an OLED,
One of the source region and the drain region of the switching TFT is electrically connected to the source line, and the other is electrically connected to the gate electrode of the driving TFT through a connection wiring,
One of a source region and a drain region of the driving TFT is electrically connected to the power supply line, and the other is electrically connected to a pixel electrode included in the OLED.
The connection wiring is formed on an interlayer insulating film covering the gate electrode of the switching TFT,
The first storage capacitor includes the connection wiring, the capacitance wiring, and a first insulating film formed between the connection wiring and the capacitance wiring.
The second storage capacitor includes a capacitor electrode made of the same conductive film as a gate electrode of the driving TFT, a semiconductor layer formed simultaneously with a semiconductor layer of the switching TFT and the driving TFT, and the capacitor electrode And a second insulating film formed between the semiconductor layers of the second storage capacitor ,
The third storage capacitor, and the capacitor electrode, and the power line, have a third insulating film provided between the capacitor electrode and the power supply line, said third insulating film is the interlayer A light-emitting device which is an insulating film .
前記半導体膜をパターニングし、第1及び第2の半導体層を形成し、Patterning the semiconductor film to form first and second semiconductor layers;
前記第1及び第2の半導体層の上方に絶縁膜アを形成し、An insulating film is formed above the first and second semiconductor layers;
前記絶縁膜アの上方に第1の導電膜を形成し、Forming a first conductive film above the insulating film;
前記第1の導電膜をパターニングし、前記第1の半導体層の上方に第1のゲート電極を形成し、前記第2の半導体層の上方に第2のゲート電極を形成するとともに、容量電極を形The first conductive film is patterned, a first gate electrode is formed above the first semiconductor layer, a second gate electrode is formed above the second semiconductor layer, and a capacitor electrode is formed form 成し、And
前記第1及び第2のゲート電極及び容量電極の上方に絶縁膜イを形成し、Forming an insulating film a over the first and second gate electrodes and the capacitor electrode;
前記絶縁膜イの上方に第2の導電膜を形成し、Forming a second conductive film above the insulating film A;
前記第2の導電膜をパターニングし、前記第1の半導体層と前記第2のゲート電極に電気的に接続する接続配線を形成するとともに、前記容量電極に重なり且つ前記第2の半導体層に電気的に接続する電源線を形成し、The second conductive film is patterned to form a connection wiring that is electrically connected to the first semiconductor layer and the second gate electrode, and overlaps the capacitor electrode and is electrically connected to the second semiconductor layer. Power supply lines to be connected
前記接続配線及び電源線の上方に絶縁膜ウを形成し、Forming an insulating film over the connection wiring and the power supply line;
前記絶縁膜ウの上方に第3の導電膜を形成し、Forming a third conductive film above the insulating film C;
前記第3の導電膜をパターニングし、前記第2の半導体層に電気的に接続する画素電極を形成するとともに、前記接続配線に重なる容量配線を形成し、Patterning the third conductive film to form a pixel electrode electrically connected to the second semiconductor layer, and forming a capacitor wiring overlapping the connection wiring;
前記画素電極の上方に発光層及び対向電極を形成することを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device, wherein a light-emitting layer and a counter electrode are formed above the pixel electrode.
前記半導体膜をパターニングし、第1、第2及び第3の半導体層を形成し、Patterning the semiconductor film to form first, second and third semiconductor layers;
前記第1、第2及び第3の半導体層の上方に絶縁膜アを形成し、Forming an insulating film over the first, second and third semiconductor layers;
前記絶縁膜アの上方に第1の導電膜を形成し、Forming a first conductive film above the insulating film;
前記第1の導電膜をパターニングし、前記第1の半導体層の上方に第1のゲート電極を形成し、前記第2の半導体層の上方に第2のゲート電極を形成するとともに、前記第3の半導体層に重なる容量電極を形成し、The first conductive film is patterned, a first gate electrode is formed above the first semiconductor layer, a second gate electrode is formed above the second semiconductor layer, and the third Forming a capacitive electrode overlying the semiconductor layer of
前記第1及び第2のゲート電極及び容量電極の上方に絶縁膜イを形成し、Forming an insulating film a over the first and second gate electrodes and the capacitor electrode;
前記絶縁膜イの上方に第2の導電膜を形成し、Forming a second conductive film above the insulating film A;
前記第2の導電膜をパターニングし、前記第1の半導体層と前記第2のゲート電極に電気的に接続する接続配線を形成するとともに、前記第2の半導体層に電気的に接続する電源線を形成し、The second conductive film is patterned to form a connection wiring electrically connected to the first semiconductor layer and the second gate electrode, and a power supply line electrically connected to the second semiconductor layer Form the
前記接続配線及び電源線の上方に絶縁膜ウを形成し、Forming an insulating film over the connection wiring and the power supply line;
前記絶縁膜ウの上方に第3の導電膜を形成し、Forming a third conductive film above the insulating film C;
前記第3の導電膜をパターニングし、前記第2の半導体層に電気的に接続する画素電極を形成するとともに、前記接続配線に重なる容量配線を形成し、Patterning the third conductive film to form a pixel electrode electrically connected to the second semiconductor layer, and forming a capacitor wiring overlapping the connection wiring;
前記画素電極の上方に発光層及び対向電極を形成することを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device, wherein a light-emitting layer and a counter electrode are formed above the pixel electrode.
前記半導体膜をパターニングし、第1、第2及び第3の半導体層を形成し、Patterning the semiconductor film to form first, second and third semiconductor layers;
前記第1、第2及び第3の半導体層の上方に絶縁膜アを形成し、Forming an insulating film over the first, second and third semiconductor layers;
前記絶縁膜アの上方に第1の導電膜を形成し、Forming a first conductive film above the insulating film;
前記第1の導電膜をパターニングし、前記第1の半導体層の上方に第1のゲート電極を形成し、前記第2の半導体層の上方に第2のゲート電極を形成するとともに、前記第3の半導体層に重なる容量電極を形成し、The first conductive film is patterned, a first gate electrode is formed above the first semiconductor layer, a second gate electrode is formed above the second semiconductor layer, and the third Forming a capacitive electrode overlying the semiconductor layer of
前記第1及び第2のゲート電極及び容量電極の上方に絶縁膜イを形成し、Forming an insulating film a over the first and second gate electrodes and the capacitor electrode;
前記絶縁膜イの上方に第2の導電膜を形成し、Forming a second conductive film above the insulating film A;
前記第2の導電膜をパターニングし、前記第1の半導体層と前記第2のゲート電極に電気的に接続する接続配線を形成するとともに、前記容量電極に重なり且つ前記第2の半導体層に電気的に接続する電源線を形成し、The second conductive film is patterned to form a connection wiring that is electrically connected to the first semiconductor layer and the second gate electrode, and overlaps the capacitor electrode and is electrically connected to the second semiconductor layer. Power supply lines to be connected
前記接続配線及び電源線の上方に絶縁膜ウを形成し、Forming an insulating film over the connection wiring and the power supply line;
前記絶縁膜ウの上方に第3の導電膜を形成し、Forming a third conductive film above the insulating film C;
前記第3の導電膜をパターニングし、前記第2の半導体層に電気的に接続する画素電極を形成するとともに、前記接続配線に重なる容量配線を形成し、Patterning the third conductive film to form a pixel electrode electrically connected to the second semiconductor layer, and forming a capacitor wiring overlapping the connection wiring;
前記画素電極の上方に発光層及び対向電極を形成することを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device, wherein a light-emitting layer and a counter electrode are formed above the pixel electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002008184A JP4137454B2 (en) | 2001-01-17 | 2002-01-17 | Light emitting device, electronic device, and method for manufacturing light emitting device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-8379 | 2001-01-17 | ||
JP2001008379 | 2001-01-17 | ||
JP2002008184A JP4137454B2 (en) | 2001-01-17 | 2002-01-17 | Light emitting device, electronic device, and method for manufacturing light emitting device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002311857A JP2002311857A (en) | 2002-10-25 |
JP2002311857A5 JP2002311857A5 (en) | 2005-08-11 |
JP4137454B2 true JP4137454B2 (en) | 2008-08-20 |
Family
ID=26607805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002008184A Expired - Lifetime JP4137454B2 (en) | 2001-01-17 | 2002-01-17 | Light emitting device, electronic device, and method for manufacturing light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4137454B2 (en) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI353467B (en) * | 2003-01-08 | 2011-12-01 | Samsung Electronics Co Ltd | Polysilicon thin film transistor array panel and m |
JP4702516B2 (en) | 2003-05-07 | 2011-06-15 | エルジー エレクトロニクス インコーポレイティド | Organic EL device and manufacturing method thereof |
JP3965583B2 (en) * | 2003-09-01 | 2007-08-29 | カシオ計算機株式会社 | Display pixel and display device |
US7619258B2 (en) * | 2004-03-16 | 2009-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2006030635A (en) * | 2004-07-16 | 2006-02-02 | Sony Corp | Display apparatus |
US7791270B2 (en) | 2004-09-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd | Light-emitting device with reduced deterioration of periphery |
TWI429327B (en) | 2005-06-30 | 2014-03-01 | Semiconductor Energy Lab | Semiconductor device, display device, and electronic appliance |
CN100483232C (en) * | 2006-05-23 | 2009-04-29 | 北京京东方光电科技有限公司 | TFT LCD array substrate structure and its production method |
US7863612B2 (en) | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
JP4934599B2 (en) | 2007-01-29 | 2012-05-16 | キヤノン株式会社 | Active matrix display device |
JP2008257086A (en) * | 2007-04-09 | 2008-10-23 | Sony Corp | Display device, manufacturing method of display device, and electronic equipment |
JP2010019950A (en) * | 2008-07-09 | 2010-01-28 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP5778960B2 (en) * | 2011-03-29 | 2015-09-16 | 株式会社Joled | Display panel, display device and electronic device |
KR101833235B1 (en) * | 2011-07-14 | 2018-04-16 | 삼성디스플레이 주식회사 | Thin-film transistor array substrate, organic light emitting display device comprising the same and manufacturing method of the same |
KR20130089044A (en) * | 2012-02-01 | 2013-08-09 | 삼성디스플레이 주식회사 | Semiconductor device and flat panel display device having the same |
KR102060732B1 (en) * | 2013-04-23 | 2019-12-31 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
KR102273443B1 (en) * | 2013-12-05 | 2021-07-07 | 엘지디스플레이 주식회사 | Organic electro luminescent device |
KR102161600B1 (en) * | 2013-12-17 | 2020-10-06 | 삼성디스플레이 주식회사 | Organic light emitting display and manufacturing method thereof |
KR102262772B1 (en) * | 2013-12-30 | 2021-06-08 | 엘지디스플레이 주식회사 | Organic Light Emitting Display |
KR102364387B1 (en) * | 2014-07-04 | 2022-02-18 | 삼성디스플레이 주식회사 | Organic light emitting display device |
JP6432222B2 (en) * | 2014-09-03 | 2018-12-05 | セイコーエプソン株式会社 | Organic electroluminescence device and electronic device |
KR102297075B1 (en) * | 2014-11-14 | 2021-09-02 | 엘지디스플레이 주식회사 | Narrow Bezel Large Area Organic Light Emitting Diode Display |
US10224386B2 (en) * | 2016-09-23 | 2019-03-05 | Apple Inc. | Display with power supply mesh |
JP7048292B2 (en) * | 2017-12-14 | 2022-04-05 | 株式会社ジャパンディスプレイ | Organic EL display device |
JP6822450B2 (en) * | 2018-08-13 | 2021-01-27 | セイコーエプソン株式会社 | Light emitting device and electronic equipment |
JP6687068B2 (en) * | 2018-08-13 | 2020-04-22 | セイコーエプソン株式会社 | Light emitting device and electronic device |
CN112582381B (en) * | 2020-12-10 | 2023-09-26 | 武汉华星光电半导体显示技术有限公司 | Touch display panel and preparation method thereof |
KR20230032187A (en) | 2021-08-30 | 2023-03-07 | 엘지디스플레이 주식회사 | Display apparatus having an oxide semiconductor |
KR20230085519A (en) * | 2021-12-07 | 2023-06-14 | 엘지디스플레이 주식회사 | Light Emitting Display Device and Manufacturing Method of the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10319872A (en) * | 1997-01-17 | 1998-12-04 | Xerox Corp | Active matrix organic light emitting diode display device |
JP4493778B2 (en) * | 1999-01-26 | 2010-06-30 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP4514871B2 (en) * | 1999-01-29 | 2010-07-28 | 株式会社半導体エネルギー研究所 | Semiconductor device and electronic equipment |
JP4334045B2 (en) * | 1999-02-09 | 2009-09-16 | 三洋電機株式会社 | Electroluminescence display device |
JP4549475B2 (en) * | 1999-02-12 | 2010-09-22 | 株式会社半導体エネルギー研究所 | Semiconductor device, electronic device, and method for manufacturing semiconductor device |
US6576926B1 (en) * | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
JP4860026B2 (en) * | 1999-03-03 | 2012-01-25 | 株式会社半導体エネルギー研究所 | Display device |
JP4307635B2 (en) * | 1999-06-22 | 2009-08-05 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
-
2002
- 2002-01-17 JP JP2002008184A patent/JP4137454B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002311857A (en) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10263059B2 (en) | Light emitting device | |
JP4137454B2 (en) | Light emitting device, electronic device, and method for manufacturing light emitting device | |
JP6487985B2 (en) | Display device | |
JP5292452B2 (en) | LIGHT EMITTING DEVICE, MODULE, AND ELECTRONIC DEVICE | |
JP2012027479A (en) | Light-emitting device and electronic apparatus | |
JP5127099B2 (en) | Electronic device, display device | |
JP2007179066A (en) | Display device and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4137454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |