JP2003234188A - Display device and electronic apparatus using the same - Google Patents
Display device and electronic apparatus using the sameInfo
- Publication number
- JP2003234188A JP2003234188A JP2002355259A JP2002355259A JP2003234188A JP 2003234188 A JP2003234188 A JP 2003234188A JP 2002355259 A JP2002355259 A JP 2002355259A JP 2002355259 A JP2002355259 A JP 2002355259A JP 2003234188 A JP2003234188 A JP 2003234188A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- power supply
- supply circuit
- substrate
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000011159 matrix material Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 63
- 239000010408 film Substances 0.000 description 157
- 239000010410 layer Substances 0.000 description 114
- 239000000463 material Substances 0.000 description 34
- 239000012535 impurity Substances 0.000 description 30
- 238000005530 etching Methods 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 17
- 239000000126 substance Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000002347 injection Methods 0.000 description 13
- 239000007924 injection Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 230000005525 hole transport Effects 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910004529 TaF 5 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229920006158 high molecular weight polymer Polymers 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、表示装置に関す
る。特に、ガラス、プラスチックなどの透明基板上に形
成された薄膜トランジスタを用いたOLED表示装置に
関する。また、表示装置を用いた電子機器に関する。TECHNICAL FIELD The present invention relates to a display device. In particular, it relates to an OLED display device using a thin film transistor formed on a transparent substrate such as glass or plastic. Further, the invention relates to an electronic device using the display device.
【0002】[0002]
【従来の技術】近年、通信技術の発展によって、携帯電
話が普及している。今後はさらに動画の電送や、より多
量の情報伝達が予想される。一方パーソナルコンピュー
タもその軽量化によって、モバイル対応の製品が生産さ
れている。電子手帳にはじまったパーソナルデジタルア
シスタント(PDA)と呼ばれる情報機器も多数生産さ
れ、普及しつつある。また、表示装置などの発展によ
り、それらの携帯情報機器にはほとんどのものにフラッ
トディスプレイが装備されている。2. Description of the Related Art In recent years, mobile phones have become widespread due to the development of communication technology. In the future, it is expected that video will be transmitted more and more information will be transmitted. On the other hand, the weight reduction of personal computers has led to the production of mobile-compatible products. A large number of information devices called personal digital assistants (PDAs), which started with electronic notebooks, have been produced and are becoming popular. Further, due to the development of display devices and the like, most of these portable information devices are equipped with a flat display.
【0003】さらに最近の技術では、それらに使用され
る表示装置としてアクティブマトリクス型表示装置を使
用する方向に向かっている。In more recent technology, an active matrix type display device is being used as a display device used for them.
【0004】アクティブマトリクス型表示装置は、画素
1つずつに対して、TFT(薄膜トランジスタ)を配置
し、そのTFTによって、画面を制御している。この様
なアクティブマトリクス型表示装置はパッシブマトリク
ス型表示装置と比較して、高精細化が可能である、画質
の向上が可能である、動画対応が可能であるなどの長所
を持っている。それ故に今後は携帯情報機器の表示装置
はパッシブマトリクス型からアクティブマトリクス型に
変化していくと思われる。In the active matrix type display device, a TFT (thin film transistor) is arranged for each pixel, and the screen is controlled by the TFT. Such an active matrix display device has advantages such as higher definition, improved image quality, and moving image support, as compared with the passive matrix display device. Therefore, it is expected that the display device of portable information equipment will change from the passive matrix type to the active matrix type in the future.
【0005】また、アクティブマトリクス型表示装置の
なかでも、近年、低温ポリシリコンを用いた、表示装置
の製品化が行われている。低温ポリシリコン技術では画
素を構成する画素TFTの他に、画素部の周辺部に、T
FTを用いて駆動回路を同時形成することができ、装置
の小型化、低消費電力化に大いに貢献し、それに伴っ
て、近年その応用分野の拡大が著しいモバイル機器の表
示部等に、低温ポリシリコン表示装置は不可欠なデバイ
スとなってきている。In addition, among active matrix type display devices, in recent years, display devices using low temperature polysilicon have been commercialized. In the low-temperature polysilicon technology, in addition to the pixel TFT which constitutes a pixel, the T
A driving circuit can be formed at the same time by using FT, which greatly contributes to downsizing of the device and low power consumption. Along with this, a low temperature poly Silicon display devices are becoming indispensable devices.
【0006】また、近年有機エレクトロルミネッセンス
素子(OLED素子)を用いた表示装置の開発が活発化
している。ここでOLED素子とは一重項励起子からの
発光(蛍光)を利用するものと、三重項励起子からの発
光(燐光)を利用するものとの両方を含むものとする。
本明細書では発光素子の例としてOLED素子をあげて
いるが他の発光素子を用いてもかまわない。Further, in recent years, the development of a display device using an organic electroluminescence element (OLED element) has become active. Here, the OLED element includes both an element that uses light emission (fluorescence) from singlet excitons and an element that uses light emission (phosphorescence) from triplet excitons.
Although an OLED element is given as an example of the light emitting element in this specification, other light emitting elements may be used.
【0007】OLED素子は一対の電極(陰極と陽極)
の間にOLED層がはさまれる形で構成され、通常積層
構造をとっている。代表的にはイーストマン・コダック
・カンパニーのTangが提案した(正孔輸送層・発光
層・電子輸送層)という積層構造があげられる。The OLED element is a pair of electrodes (cathode and anode).
The OLED layer is sandwiched between the two, and usually has a laminated structure. A typical example is the laminated structure (hole transport layer / light emitting layer / electron transport layer) proposed by Tang of Eastman Kodak Company.
【0008】これ以外にも(正孔注入層・正孔輸送層・
発光層・電子輸送層)または(正孔注入層・正孔輸送層
・発光層・電子輸送層・電子注入層)の順に積層する構
造がある。本発明においては、どれを採用しても良い
し、また、発光層に対して蛍光性色素をドーピングして
もよい。In addition to these (hole injection layer, hole transport layer,
There is a structure in which (light emitting layer / electron transport layer) or (hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer) is laminated in this order. In the present invention, any one may be adopted, and the light emitting layer may be doped with a fluorescent dye.
【0009】本明細書においては陽極と陰極の間に設け
られるすべての層を総称してOLED層と呼ぶ。よって
前記の正孔注入層、正孔輸送層、発光層、電子輸送層、
電子注入層はすべてOLED層に含まれる。陽極、OL
ED層、陰極で構成される発光素子をOLED素子と呼
ぶ。In this specification, all layers provided between the anode and the cathode are collectively referred to as an OLED layer. Therefore, the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer,
The electron injection layer is entirely included in the OLED layer. Anode, OL
A light emitting element composed of an ED layer and a cathode is called an OLED element.
【0010】図3に、アクティブマトリクス型OLED
表示装置の画素部の構成の例を示す。ゲート信号線駆動
回路から選択信号を入力するゲート信号線(G1〜G
y)は、各画素が有するスイッチング用TFT301の
ゲート電極に接続されている。また、各画素が有するス
イッチング用TFT301のソース領域とドレイン領域
は、一方がソース信号線駆動回路から信号を入力するソ
ース信号線(S1〜Sx)に、他方がOLED駆動用T
FT302のゲート電極及び各画素が有するコンデンサ
303の一方の電極に接続されている。コンデンサ30
3のもう一方の電極は、電源供給線(V1〜Vx)に接
続されている。各画素の有するOLED駆動用TFT3
02のソース領域とドレイン領域の一方は、電源供給線
(V1〜Vx)に、他方は、各画素が有するOLED素
子304の一方の電極に接続されている。FIG. 3 shows an active matrix OLED.
An example of a structure of a pixel portion of a display device is shown. Gate signal lines (G1 to G) for inputting selection signals from the gate signal line drive circuit
y) is connected to the gate electrode of the switching TFT 301 included in each pixel. In addition, one of a source region and a drain region of the switching TFT 301 included in each pixel is a source signal line (S1 to Sx) to which a signal is input from a source signal line driver circuit, and the other is an OLED driving T.
It is connected to the gate electrode of the FT 302 and one electrode of a capacitor 303 included in each pixel. Capacitor 30
The other electrode of 3 is connected to the power supply lines (V1 to Vx). OLED driving TFT 3 of each pixel
One of the source region and the drain region of 02 is connected to the power supply lines (V1 to Vx), and the other is connected to one electrode of the OLED element 304 included in each pixel.
【0011】OLED素子304は、陽極と、陰極と、
陽極と陰極の間に設けられたOLED層とを有する。O
LED素子304の陽極がOLED駆動用TFT302
のソース領域またはドレイン領域と接続している場合、
OLED素子304の陽極が画素電極、陰極が対向電極
となる。逆に、OLED素子304の陰極がOLED駆
動用TFT302のソース領域またはドレイン領域と接
続している場合、OLED素子304の陰極が画素電
極、陽極が対向電極となる。The OLED element 304 includes an anode, a cathode, and
An OLED layer provided between the anode and the cathode. O
The anode of the LED element 304 is the OLED driving TFT 302.
When connected to the source or drain region of
The anode of the OLED element 304 serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, when the cathode of the OLED element 304 is connected to the source region or the drain region of the OLED driving TFT 302, the cathode of the OLED element 304 serves as a pixel electrode and the anode serves as a counter electrode.
【0012】なお、本明細書において、対向電極の電位
を対向電位という。なお、対向電極に対向電位を与える
電源を対向電源と呼ぶ。画素電極の電位と対向電極の電
位の電位差がOLED駆動電圧であり、このOLED駆
動電圧がOLED層に印加される。In the present specification, the potential of the counter electrode is called the counter potential. A power supply that applies a counter potential to the counter electrode is called a counter power supply. The potential difference between the pixel electrode potential and the counter electrode potential is the OLED drive voltage, and this OLED drive voltage is applied to the OLED layer.
【0013】上記OLED表示装置の階調表示方法とし
て、アナログ階調方式と、時間階調方式が挙げられる。The gradation display method of the OLED display device includes an analog gradation method and a time gradation method.
【0014】このような駆動方式については、アクティ
ブマトリクス型表示装置の構成を開示し た特許文献1
に示されている。Regarding such a driving method, Patent Document 1 which discloses the structure of an active matrix type display device is disclosed.
Is shown in.
【0015】[0015]
【特許文献1】特開2001−343933号公報[Patent Document 1] Japanese Patent Laid-Open No. 2001-343933
【0016】まず、OLED表示装置のアナログ階調方
式について説明する。図3で示した表示装置をアナログ
階調方式で駆動した場合のタイミングチャートを図4に
示す。1つのゲート信号線が選択されてから、その次の
ゲート信号線が選択されるまでの期間を1ライン期間
(L)と呼ぶ。また、1つの画像が選択されてから、次
の画像が選択されるまでの期間が、1フレーム期間に相
当する。図3のOLED表示装置の場合、ゲート信号線
はy本あるので、1フレーム期間中にy個のライン期間
(L1〜Ly)が設けられている。First, the analog gradation method of the OLED display device will be described. FIG. 4 shows a timing chart when the display device shown in FIG. 3 is driven by the analog gradation method. A period from the selection of one gate signal line to the selection of the next gate signal line is called one line period (L). A period from the selection of one image to the selection of the next image corresponds to one frame period. In the case of the OLED display device of FIG. 3, since there are y gate signal lines, y line periods (L1 to Ly) are provided in one frame period.
【0017】解像度が高くなるにつれ、1フレーム期間
中のライン期間の数も増え、駆動回路を高い周波数で駆
動しなければならなくなる。As the resolution becomes higher, the number of line periods in one frame period also increases, and the driving circuit has to be driven at a high frequency.
【0018】電源供給線(V1〜Vx)は、一定の電位
(電源電位)に保たれている。また、対向電位も一定に
保たれている。対向電位は、OLED素子が発光する程
度に電源電位との間に電位差を有している。The power supply lines (V1 to Vx) are kept at a constant potential (power supply potential). The opposing potential is also kept constant. The opposite potential has a potential difference with the power supply potential to the extent that the OLED element emits light.
【0019】第1のライン期間(L1)においてゲート
信号線G1にはゲート信号線駆動回路からの選択信号が
入力される。そして、ソース信号線(S1〜Sx)に順
にアナログのビデオ信号が入力される。In the first line period (L1), the selection signal from the gate signal line drive circuit is input to the gate signal line G1. Then, analog video signals are sequentially input to the source signal lines (S1 to Sx).
【0020】ゲート信号線G1に接続された全てのスイ
ッチング用TFT301はオンの状態になるので、ソー
ス信号線(S1〜Sx)に入力されたアナログのビデオ
信号は、スイッチング用TFT301を介してOLED
駆動用TFT302のゲート電極に入力される。Since all the switching TFTs 301 connected to the gate signal line G1 are turned on, the analog video signal input to the source signal lines (S1 to Sx) is OLED through the switching TFT 301.
It is input to the gate electrode of the driving TFT 302.
【0021】スイッチング用TFT301がオンとなっ
て画素内に入力されたアナログのビデオ信号の電位によ
り、OLED駆動用TFT302のゲート電圧が変化す
る。このときOLED駆動用TFT302のId−Vg
特性に従ってゲート電圧に対してドレイン電流が1対1
で決まる。即ち、OLED駆動用TFT302のゲート
電極に入力されるアナログのビデオ信号の電位に対応し
て、ドレイン領域の電位(オンのOLED駆動電位)が
定まり、所定のドレイン電流がOLED素子に流れ、そ
の電流量に対応した発光量で前記OLED素子が発光す
る。When the switching TFT 301 is turned on, the gate voltage of the OLED driving TFT 302 changes according to the potential of the analog video signal input into the pixel. At this time, Id-Vg of the OLED driving TFT 302
Drain current is 1: 1 with respect to gate voltage according to characteristics
Depends on. That is, the potential of the drain region (the OLED drive potential of ON) is determined corresponding to the potential of the analog video signal input to the gate electrode of the OLED drive TFT 302, and a predetermined drain current flows through the OLED element, and the current The OLED element emits light with a light emission amount corresponding to the amount.
【0022】上述した動作を繰り返し、ソース信号線
(S1〜Sx)へのアナログのビデオ信号の入力が終了
すると、第1のライン期間(L1)が終了する。なお、
ソース信号線(S1〜Sx)へのアナログのビデオ信号
の入力が終了するまでの期間と水平帰線期間とを合わせ
て1つのライン期間としても良い。そして次に第2のラ
イン期間(L2)となりゲート信号線G2に選択信号が
入力される。そして第1のライン期間(L1)と同様に
ソース信号線(S1〜Sx)に順にアナログのビデオ信
号が入力される。When the input of the analog video signal to the source signal lines (S1 to Sx) is finished by repeating the above-mentioned operation, the first line period (L1) is finished. In addition,
The period until the input of the analog video signal to the source signal lines (S1 to Sx) is completed and the horizontal retrace period may be combined to form one line period. Then, next, in the second line period (L2), the selection signal is input to the gate signal line G2. Then, similarly to the first line period (L1), analog video signals are sequentially input to the source signal lines (S1 to Sx).
【0023】そして全てのゲート信号線(G1〜Gy)
に選択信号が入力されると、全てのライン期間(L1〜
Ly)が終了する。全てのライン期間(L1〜Ly)が
終了すると、1フレーム期間が終了する。1フレーム期
間中において全ての画素が表示を行い、1つの画像が形
成される。なお全てのライン期間(L1〜Ly)と垂直
帰線期間とを合わせて1フレーム期間としても良い。And all the gate signal lines (G1 to Gy)
When a selection signal is input to, all line periods (L1 to
Ly) ends. When all the line periods (L1 to Ly) end, one frame period ends. All pixels display during one frame period and one image is formed. Note that all the line periods (L1 to Ly) and the vertical blanking period may be combined to form one frame period.
【0024】以上のように、アナログのビデオ信号によ
ってOLED素子の発光量が制御され、その発光量の制
御によって階調表示がなされる。このように、アナログ
階調方式では、ソース信号線に入力されるアナログのビ
デオ信号の電位の変化で階調表示が行われる。As described above, the light emission amount of the OLED element is controlled by the analog video signal, and gradation display is performed by controlling the light emission amount. As described above, in the analog gradation method, gradation display is performed by a change in the potential of the analog video signal input to the source signal line.
【0025】次に、時間階調方式について説明する。Next, the time gray scale method will be described.
【0026】時間階調方式では、画素にデジタル信号を
入力して、OLED素子の発光状態もしくは非発光状態
を選択し、1フレーム期間あたりにOLED素子が発光
した期間の累計によって階調を表現する。In the time gray scale method, a digital signal is input to a pixel to select a light emitting state or a non-light emitting state of the OLED element, and a gray scale is expressed by a total of the periods in which the OLED element emits light per one frame period. .
【0027】ここでは2n(nは、自然数)階調を表現
する場合ついて説明する。図3で示した表示装置を、こ
の時間階調方式で駆動した場合のタイミングチャートを
図5に示す。まず、1フレーム期間をn個のサブフレー
ム期間(SF1〜SFn)に分割する。なお、画素部の全
ての画素が1つの画像を表示する期間を1フレーム期間
(F)と呼ぶ。また、1フレーム期間をさらに複数に分
割した期間をサブフレーム期間と呼ぶ。階調数が多くな
るにつれて1フレーム期間の分割数も増え、駆動回路を
高い周波数で駆動しなければならない。Here, a case of expressing 2 n (n is a natural number) gradation will be described. FIG. 5 shows a timing chart when the display device shown in FIG. 3 is driven by this time gray scale method. First, one frame period is divided into n subframe periods (SF 1 to SF n ). Note that a period in which all the pixels in the pixel portion display one image is referred to as one frame period (F). In addition, a period obtained by further dividing one frame period into a plurality of periods is called a subframe period. As the number of gradations increases, the number of divisions in one frame period also increases, and the drive circuit must be driven at a high frequency.
【0028】1つのサブフレーム期間は書き込み期間
(Ta)と表示期間(Ts)とに分けられる。書き込み
期間とは、1サブフレーム期間中、全画素にデジタル信
号を入力する期間であり、表示期間(点灯期間とも呼
ぶ)とは、入力されたデジタル信号によってOLED素
子が発光または非発光状態となり、表示を行う期間を示
している。One sub-frame period is divided into a writing period (Ta) and a display period (Ts). The writing period is a period in which a digital signal is input to all pixels in one subframe period, and the display period (also referred to as a lighting period) is a state in which an OLED element emits light or does not emit light depending on the input digital signal. The period during which the display is performed is shown.
【0029】また、図5に示したOLED駆動電圧は発
光状態を選択されたOLED素子のOLED駆動電圧を
表す。すなわち、発光状態を選択されたOLED素子の
OLED駆動電圧(図3)は、書き込み期間中は0Vと
なり、表示期間中はOLED素子が発光する程度の大き
さを有する。The OLED drive voltage shown in FIG. 5 represents the OLED drive voltage of the OLED element whose light emitting state is selected. That is, the OLED drive voltage (FIG. 3) of the OLED element whose light emitting state is selected is 0 V during the writing period, and has a magnitude such that the OLED element emits light during the display period.
【0030】対向電位は外部スイッチ(図示せず)によ
り制御され、対向電位は、書き込み期間において電源電
位とほぼ同じ高さに保たれ、表示期間において電源電位
との間にOLED素子が発光する程度の電位差を有す
る。The opposite potential is controlled by an external switch (not shown), the opposite potential is maintained at almost the same level as the power supply potential during the writing period, and the OLED element emits light during the display period with the power supply potential. Has a potential difference of.
【0031】まず、それぞれのサブフレーム期間が有す
る書き込み期間と表示期間について、図3と図5を用い
て詳しく説明し、その後、時間階調表示について説明す
る。First, the writing period and the display period of each sub-frame period will be described in detail with reference to FIGS. 3 and 5, and then the time gray scale display will be described.
【0032】まずゲート信号線G1にゲート信号が入力
され、ゲート信号線G1に接続されている全てのスイッ
チング用TFT301がオンの状態になる。そしてソー
ス信号線(S1〜Sx)に順にデジタル信号が入力され
る。対向電位は電源供給線(V1〜Vx)の電位(電源
電位)と同じ高さに保たれている。デジタル信号は
「0」または「1」の情報を有している。「0」と
「1」のデジタル信号はそれぞれHiまたはLoのいず
れかの電圧を有する信号を意味する。First, a gate signal is input to the gate signal line G1, and all the switching TFTs 301 connected to the gate signal line G1 are turned on. Then, digital signals are sequentially input to the source signal lines (S1 to Sx). The opposite potential is kept at the same height as the potential (power supply potential) of the power supply lines (V1 to Vx). The digital signal has information of "0" or "1". The digital signals of "0" and "1" mean signals having a voltage of either Hi or Lo, respectively.
【0033】そしてソース信号線(S1〜Sx)に入力
されたデジタル信号は、オンの状態のスイッチング用T
FT301を介してOLED駆動用TFT302のゲー
ト電極に入力される。またコンデンサ303にもデジタ
ル信号が入力され保持される。The digital signal input to the source signal lines (S1 to Sx) is the switching T in the ON state.
It is input to the gate electrode of the OLED driving TFT 302 via the FT 301. A digital signal is also input and held in the capacitor 303.
【0034】そして順にゲート信号線G2〜Gyにゲー
ト信号を入力することで上述した動作を繰り返し、全て
の画素にデジタル信号が入力され、各画素において入力
されたデジタル信号が保持される。全ての画素にデジタ
ル信号が入力されるまでの期間を書き込み期間と呼ぶ。Then, the above-described operation is repeated by sequentially inputting the gate signal to the gate signal lines G2 to Gy, the digital signal is input to all the pixels, and the digital signal input to each pixel is held. A period until a digital signal is input to all pixels is called a writing period.
【0035】全ての画素にデジタル信号が入力される
と、全てのスイッチング用TFT301はオフの状態と
なる。そして対向電極に接続されている外部スイッチ
(図示せず)によって、対向電位は、電源電位との間に
OLED素子304が発光する程度の電位差を有するよ
うに変化する。When the digital signal is input to all the pixels, all the switching TFTs 301 are turned off. Then, by an external switch (not shown) connected to the counter electrode, the counter potential is changed so as to have a potential difference with the power supply potential such that the OLED element 304 emits light.
【0036】デジタル信号が「0」の情報を有していた
場合、OLED駆動用TFT302はオフの状態となり
OLED素子304は発光しない。逆に、「1」の情報
を有していた場合、OLED駆動用TFT302はオン
の状態となる。その結果OLED素子304の画素電極
はほぼ電源電位に等しく保たれ、OLED素子304は
発光する。このようにデジタル信号が有する情報によっ
て、OLED素子の発光状態または非発光状態が選択さ
れ、全ての画素が一斉に表示を行う。全ての画素が表示
を行うことによって、画像が形成される。画素が表示を
行う期間を表示期間と呼ぶ。When the digital signal has information "0", the OLED driving TFT 302 is turned off and the OLED element 304 does not emit light. On the contrary, when the information of “1” is included, the OLED driving TFT 302 is turned on. As a result, the pixel electrode of the OLED element 304 is kept substantially equal to the power supply potential, and the OLED element 304 emits light. As described above, the light emitting state or the non-light emitting state of the OLED element is selected according to the information included in the digital signal, and all the pixels display at the same time. An image is formed by displaying all the pixels. A period in which a pixel displays is called a display period.
【0037】n個のサブフレーム期間(SF1〜SFn)
がそれぞれ有する書き込み期間(Ta1〜Tan)の長さ
は全て同じである。SF1〜SFnがそれぞれ有する表示
期間(Ts)をそれぞれTs1〜Tsnとする。N subframe periods (SF 1 to SF n )
There are all the same length of the writing period, each having (Ta 1 ~Ta n). The display periods (Ts) that SF 1 to SF n have are set to Ts 1 to Ts n , respectively.
【0038】表示期間の長さは、Ts1:Ts2:T
s3:…:Ts(n-1):Tsn=20:2-1:2-2:…:2
(-(n-2)):2(-(n-1))となるように設定する。この表示
期間の組み合わせで2n階調のうち所望の階調表示を行
うことができる。The length of the display period is Ts 1 : Ts 2 : T
s 3 : ...: Ts (n-1) : Ts n = 2 0 : 2 -1 : 2 -2 : ...: 2
(-(n-2)) : Set to be 2 (-(n-1)) . With this combination of display periods, it is possible to perform a desired gradation display out of 2 n gradations.
【0039】表示期間はTs1〜Tsnまでのいずれかの
期間である。ここではTs1の期間、所定の画素を点灯
させたとする。The display period is any period from Ts 1 to Ts n . Here, it is assumed that a predetermined pixel is turned on during the period of Ts 1 .
【0040】次に、再び書き込み期間に入り、全画素に
データ信号を入力したら表示期間に入る。このときはT
s2〜Tsnのいずれかの期間が表示期間となる。ここで
はTs2の期間、所定の画素を点灯させたとする。Next, the writing period is started again, and when the data signals are input to all pixels, the display period is started. At this time T
Any one of the periods s 2 to Ts n is the display period. Here, it is assumed that a predetermined pixel is turned on during the period of Ts 2 .
【0041】以下、残りのn−2個のサブフレームにつ
いて同様の動作を繰り返し、順次Ts3、Ts4…Tsn
と表示期間を設定し、それぞれのサブフレームで所定の
画素を点灯させたとする。Thereafter, the same operation is repeated for the remaining n-2 sub-frames, and Ts 3 , Ts 4 ... Ts n are sequentially performed.
It is assumed that the display period is set and a predetermined pixel is turned on in each subframe.
【0042】n個のサブフレーム期間が出現したら1フ
レーム期間を終えたことになる。このとき、画素が点灯
していた表示期間の長さを積算することによって、その
画素の階調がきまる。例えば、n=8のとき、全部の表
示期間で画素が発光した場合の輝度を100%とする
と、Ts1とTs2において画素が発光した場合には75
%の輝度が表現でき、Ts3とTs5とTs8を選択した
場合には16%の輝度が表現できる。When n sub-frame periods appear, one frame period is completed. At this time, the gradation of the pixel is determined by integrating the length of the display period in which the pixel is lit. For example, when n = 8 and the luminance when the pixel emits light in the entire display period is 100%, when the pixel emits light at Ts 1 and Ts 2 , it is 75%.
% Luminance can be expressed, and when Ts 3 , Ts 5, and Ts 8 are selected, 16% luminance can be expressed.
【0043】なお、nビットのデジタル信号を入力して
階調を表現する時間階調方式の駆動方法において、1フ
レーム期間を複数のサブフレーム期間に分割する際の、
分割数や個々のサブフレーム期間の長さ等は、上記に限
定されない。In the time gray scale driving method in which an n-bit digital signal is input to express gray levels, when one frame period is divided into a plurality of sub frame periods,
The number of divisions, the length of each subframe period, and the like are not limited to the above.
【0044】また、多結晶半導体(ポリシリコン)によ
り形成されたトランジスタを用いること により、同一
絶縁表面上に画素及び駆動回路(以下内部回路と表記)
を形成し、この 内部回路をFPC等を介して電源回路
等と接続することにより、その動作を制御する 技術が
ある(特許文献1参照)。By using a transistor formed of a polycrystalline semiconductor (polysilicon), a pixel and a driving circuit (hereinafter referred to as an internal circuit) are formed on the same insulating surface.
There is a technique for controlling the operation of the internal circuit by connecting the internal circuit to a power circuit or the like via an FPC or the like (see Patent Document 1).
【0045】[0045]
【発明が解決しようとする課題】以上に述べたような従
来のOLED表示装置では、以下のような課題があっ
た。画素部に配置されたOLED素子を発光させるため
には必要なだけの電流を供給する必要がある。ここで2
インチのOLEDパネルを考えるとき、現状のOLED
材料を用いると、例えば200cd/m2の輝度を得る
ためには、赤色では3.5mA/cm2の電流が、緑色
では1mA/cm2の電流が、青色では3mA/cm2
の電流が必要であるため、2インチに換算すると、それ
ぞれ14mA、4mA、12mAの電流が必要となる。
また、OLED素子には各色それぞれ8V、5V、7V
の電圧が発生している。これらの電流を供給するため、
図2に示すように、従来ではソースフォロワを用いた電
源回路をパネルの外側に3個用意していた。これらの電
源回路は実装面積の拡大、部品点数の増加などの欠点を
まねいていた。The conventional OLED display device described above has the following problems. It is necessary to supply a necessary amount of current in order to cause the OLED element arranged in the pixel portion to emit light. 2 here
When considering an inch OLED panel, the current OLED
Using a material, for example, in order to obtain a brightness of 200 cd / m2, a current of 3.5 mA / cm2 for red, a current of 1 mA / cm2 for green, and a current of 3 mA / cm2 for blue are used.
Therefore, when converted into 2 inches, currents of 14 mA, 4 mA, and 12 mA are required.
In addition, each color is 8V, 5V, 7V for the OLED element.
Is generated. To supply these currents,
As shown in FIG. 2, conventionally, three power supply circuits using a source follower are prepared outside the panel. These power supply circuits have had drawbacks such as an increase in mounting area and an increase in the number of parts.
【0046】また、これらのソースフォロワで構成した
電源回路を使用する場合は、ソースフォロワはMOSト
ランジスタを飽和領域で使用するため、Vds(ドレイ
ンソース間電圧)の増加となり、消費電力の増加とな
る。例えばVdsが5V必要な場合、各色の電源回路の
ソースフォロワのVdsは、VCCを最もOLED電圧
の高い赤にあわせて設定するため、赤色では5V、緑色
では8V、青色では6Vの電圧が必要となる。これに前
述した電流を掛け合わせて、ソースフォロワの消費電力
を求めると、各色の電力は、70mW、40mW、72
mWの電力が発生し、合計184mWが必要となる。こ
のような電力は、携帯機器においてバッテリーの消耗を
まねき、携帯機器の使用時間の減少を招いていた。よっ
て、電力の少ない電源回路をパネルに内蔵することが望
まれていた。When a power supply circuit composed of these source followers is used, since the source followers use MOS transistors in the saturation region, Vds (drain-source voltage) increases and power consumption also increases. . For example, when Vds is required to be 5V, Vds of the source follower of the power supply circuit of each color is required to have a voltage of 5V for red, 8V for green, and 6V for blue because VCC is set according to red, which has the highest OLED voltage. Become. When the power consumption of the source follower is calculated by multiplying this by the above-mentioned current, the power of each color is 70 mW, 40 mW, 72
mW of power is generated, requiring a total of 184 mW. Such electric power causes the battery of the portable device to be consumed, and the usage time of the portable device is reduced. Therefore, it has been desired to incorporate a power supply circuit with low power in the panel.
【0047】そこで本発明は、OLED素子を用いた表
示装置において、実装面積の縮小、部品個コストの低
減、消費電力の低減を図るため、低消費電力の電源を内
蔵することを課題とする。また、本発明は、OLED素
子を用いた表示装置のみならず、他の発光素子を用いた
表示装置にも適応可能である。たとえば正孔注入層、正
孔輸送層、電子注入層、電子輸送層に無機材料を含む発
光素子を適応した表示装置に用いることができる。Therefore, an object of the present invention is to incorporate a low power consumption power supply in a display device using an OLED element in order to reduce the mounting area, the cost of individual parts, and the power consumption. Further, the present invention is applicable not only to a display device using an OLED element but also to a display device using another light emitting element. For example, the hole injection layer, the hole transport layer, the electron injection layer, and the electron transport layer can be used in a display device to which a light emitting element containing an inorganic material is applied.
【0048】[0048]
【課題を解決するための手段】前述の課題を解決するた
めに、本発明では次のような手段を用いた。In order to solve the aforementioned problems, the present invention uses the following means.
【0049】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素はOLED素子を有する表示装置
において、前記OLED素子に電流または電圧を与え発
光をさせる電源回路を基板上に形成したことを特徴とす
る表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have an OLED element. In the display device, a current or a voltage is applied to the OLED element. There is provided a display device characterized in that a power supply circuit for emitting light is provided on a substrate.
【0050】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光するO
LED素子を有する表示装置において、赤色、緑色、青
色ごとの前記OLED素子に電流または電圧を与え発光
をさせる電源回路を基板上に形成したことを特徴とする
表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels emit red, green and blue light.
Provided is a display device having an LED element, characterized in that a power supply circuit for applying a current or a voltage to each of the red, green, and blue OLED elements to emit light is provided on a substrate.
【0051】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素はOLED素子を有する表示装置
において、前記OLED素子に電流または電圧を与え発
光をさせる電源回路を基板上に形成し、且つ前記電源回
路は演算増幅器を用いた電源回路であることを特徴とす
る表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and in the display device having the OLED elements, the pixels have a current or a voltage applied to the OLED elements. There is provided a display device characterized in that a power supply circuit for giving light and emitting light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
【0052】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光するO
LED素子を有する表示装置において、赤色、緑色、青
色ごとの前記OLED素子に電流または電圧を与え発光
をさせる電源回路を基板上に形成し、且つ前記電源回路
は演算増幅器を用いた電源回路であることを特徴とする
表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels emit red, green and blue light.
In a display device having an LED element, a power supply circuit for applying a current or a voltage to the red, green, and blue OLED elements to emit light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier. A display device characterized by the above is provided.
【0053】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光するO
LED素子を有し、赤色、緑色、青色ごとの前記OLE
D素子に電流または電圧を与え発光をさせる電源回路を
基板上に形成し、且つ前記電源回路は演算増幅器を用い
た電源回路である表示装置において、前記OLED素子
はカソードを共通としており、且つ電源回路の出力はソ
ース接地Pチャネル型トランジスタで構成されているこ
とを特徴とする表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels emit red, green and blue light.
The OLE for each of red, green and blue having an LED element
In a display device in which a power supply circuit for applying current or voltage to the D element to emit light is formed on the substrate, and the power supply circuit is a power supply circuit using an operational amplifier, the OLED element has a common cathode and a power supply. A display device is provided in which an output of the circuit is configured by a source-grounded P-channel transistor.
【0054】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光するO
LED素子を有し、赤色、緑色、青色ごとの前記OLE
D素子に電流または電圧を与え発光をさせる電源回路を
基板上に形成し、且つ前記電源回路は演算増幅器を用い
た電源回路である表示装置において、前記OLED素子
はアノードを共通としており、且つ電源回路の出力はソ
ース接地Nチャネル型トランジスタで構成されているこ
とを特徴とする表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels emit red, green and blue light.
The OLE for each of red, green and blue having an LED element
In a display device in which a power supply circuit for applying current or voltage to the D element to emit light is formed on the substrate, and the power supply circuit is a power supply circuit using an operational amplifier, the OLED element has a common anode and a power supply. There is provided a display device characterized in that the output of the circuit is composed of a source-grounded N-channel transistor.
【0055】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光するO
LED素子を有し、赤色、緑色、青色ごとの前記OLE
D素子に電流または電圧を与え発光をさせる電源回路を
基板上に形成し、且つ前記電源回路は演算増幅器を用い
た電源回路である表示装置であり、前記OLED素子は
カソードを共通としており、且つ電源回路の出力はソー
ス接地Pチャネル型トランジスタで構成されている表示
装置において、前記電源回路は電源回路内の最高電位と
出力電位の差がPチャネル型トランジスタのしきい値以
下であることを特徴とする表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels emit red, green and blue light.
The OLE for each of red, green and blue having an LED element
A power supply circuit for applying current or voltage to the D element to emit light is formed on the substrate, and the power supply circuit is a display device which is a power supply circuit using an operational amplifier, and the OLED element has a common cathode. In a display device in which an output of a power supply circuit is composed of a source-grounded P-channel transistor, the power supply circuit has a difference between a maximum potential and an output potential in the power supply circuit is equal to or less than a threshold value of the P-channel transistor. A display device is provided.
【0056】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光するO
LED素子を有し、赤色、緑色、青色ごとの前記OLE
D素子に電流または電圧を与え発光をさせる電源回路を
基板上に形成し、且つ前記電源回路は演算増幅器を用い
た電源回路である表示装置であり、前記OLED素子は
カソードを共通としており、且つ電源回路の出力はソー
ス接地Nチャネル型トランジスタで構成されている表示
装置において、前記電源回路は電源回路内の最低電位と
出力電位の差がNチャネル型トランジスタのしきい値以
下であることを特徴とする表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels emit red, green and blue light.
The OLE for each of red, green and blue having an LED element
A power supply circuit for applying current or voltage to the D element to emit light is formed on the substrate, and the power supply circuit is a display device which is a power supply circuit using an operational amplifier, and the OLED element has a common cathode. In a display device in which an output of a power supply circuit is configured by a source-grounded N-channel transistor, the power supply circuit has a difference between a minimum potential and an output potential in the power supply circuit is equal to or less than a threshold value of the N-channel transistor. A display device is provided.
【0057】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光するO
LED素子を有する表示装置において、赤色、緑色、青
色のうちの2つに電流または電圧を供給する電源回路を
基板上に形成したことを特徴とする表示装置が提供され
る。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on the substrate, and the pixels emit red, green and blue light.
A display device having an LED element is provided, in which a power supply circuit for supplying current or voltage to two of red, green, and blue is formed on a substrate.
【0058】本発明によって、上記表示装置のいずれか
を使用した電子機器が提供される。The present invention provides an electronic device using any of the above display devices.
【0059】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は発光素子を有する表示装置にお
いて、前記発光素子に電流または電圧を与え発光をさせ
る電源回路を基板上に形成したことを特徴とする表示装
置が提供される。According to the present invention, in a display device in which a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate and the pixels have a light emitting element, a current or a voltage is applied to the light emitting element. There is provided a display device characterized in that a power supply circuit for emitting light is provided on a substrate.
【0060】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光する発
光素子を有する表示装置において、赤色、緑色、青色ご
との前記発光素子に電流または電圧を与え発光をさせる
電源回路を基板上に形成したことを特徴とする表示装置
が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have a light emitting element that emits red, green and blue light. A display device is provided, in which a power supply circuit for applying current or voltage to each of the light emitting elements for red, green, and blue to emit light is formed on a substrate.
【0061】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は発光素子を有する表示装置にお
いて、前記発光素子に電流または電圧を与え発光をさせ
る電源回路を基板上に形成し、且つ前記電源回路は演算
増幅器を用いた電源回路であることを特徴とする表示装
置が提供される。According to the present invention, in a display device in which a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate and the pixels have a light emitting element, a current or a voltage is applied to the light emitting element. There is provided a display device characterized in that a power supply circuit for giving light and emitting light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
【0062】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光する発
光素子を有する表示装置において、赤色、緑色、青色ご
との前記発光素子に電流または電圧を与え発光をさせる
電源回路を基板上に形成し、且つ前記電源回路は演算増
幅器を用いた電源回路であることを特徴とする表示装置
が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have a light emitting element which emits red, green and blue light. A display device characterized in that a power supply circuit for applying current or voltage to the light emitting elements for each of red, green, and blue to emit light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier. Will be provided.
【0063】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光する発
光素子を有し、赤色、緑色、青色ごとの前記発光素子に
電流または電圧を与え発光をさせる電源回路を基板上に
形成し、且つ前記電源回路は演算増幅器を用いた電源回
路である表示装置において、前記発光素子はカソードを
共通としており、且つ電源回路の出力はソース接地Pチ
ャネル型トランジスタで構成されていることを特徴とす
る表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and each pixel has a light emitting element that emits red, green and blue light. In a display device in which a power supply circuit for applying a current or a voltage to the light emitting element for each of green, blue, and blue to emit light is formed, and the power supply circuit is a power supply circuit using an operational amplifier, the light emitting element is a cathode. Is provided in common, and the output of the power supply circuit is constituted by a source-grounded P-channel type transistor.
【0064】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光する発
光素子を有し、赤色、緑色、青色ごとの前記発光素子に
電流または電圧を与え発光をさせる電源回路を基板上に
形成し、且つ前記電源回路は演算増幅器を用いた電源回
路である表示装置において、前記発光素子はアノードを
共通としており、且つ電源回路の出力はソース接地Nチ
ャネル型トランジスタで構成されていることを特徴とす
る表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and each pixel has a light emitting element that emits red, green and blue light. In a display device in which a power supply circuit for applying current or voltage to each of the light emitting elements for green, green, and blue to emit light is formed, and the power supply circuit is a power supply circuit using an operational amplifier, the light emitting element is an anode. Is provided in common, and the output of the power supply circuit is composed of a source grounded N-channel type transistor.
【0065】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光する発
光素子を有し、赤色、緑色、青色ごとの前記発光素子に
電流または電圧を与え発光をさせる電源回路を基板上に
形成し、且つ前記電源回路は演算増幅器を用いた電源回
路である表示装置であり、前記発光素子はカソードを共
通としており、且つ電源回路の出力はソース接地Pチャ
ネル型トランジスタで構成されている表示装置におい
て、前記電源回路は電源回路内の最高電位と出力電位の
差がPチャネル型トランジスタのしきい値以下であるこ
とを特徴とする表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and each pixel has a light emitting element that emits red, green and blue light. A power supply circuit for applying a current or a voltage to the light emitting element for each of green, blue, and blue to emit light, and the power supply circuit is a display device that is a power supply circuit using an operational amplifier, and the light emitting element is In a display device in which the cathode is common and the output of the power supply circuit is composed of a source-grounded P-channel transistor, in the power supply circuit, the difference between the maximum potential and the output potential in the power supply circuit is the threshold of the P-channel transistor. A display device is provided, which is less than or equal to a value.
【0066】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光する発
光素子を有し、赤色、緑色、青色ごとの前記発光素子に
電流または電圧を与え発光をさせる電源回路を基板上に
形成し、且つ前記電源回路は演算増幅器を用いた電源回
路である表示装置であり、前記発光素子はカソードを共
通としており、且つ電源回路の出力はソース接地Nチャ
ネル型トランジスタで構成されている表示装置におい
て、前記電源回路は電源回路内の最低電位と出力電位の
差がNチャネル型トランジスタのしきい値以下であるこ
とを特徴とする表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and each pixel has a light emitting element that emits red, green and blue light. A power supply circuit for applying a current or a voltage to the light emitting element for each of green, blue, and blue to emit light, and the power supply circuit is a display device that is a power supply circuit using an operational amplifier, and the light emitting element is In a display device in which the cathode is common and the output of the power supply circuit is composed of a source-grounded N-channel transistor, in the power supply circuit, the difference between the lowest potential in the power supply circuit and the output potential is the threshold of the N-channel transistor. A display device is provided, which is less than or equal to a value.
【0067】本発明によって、基板上に複数の画素と複
数のソース信号線と複数のゲート信号線がマトリクス状
に配置され、前記画素は赤色、緑色、青色に発光する発
光素子を有する表示装置において、赤色、緑色、青色の
うちの2つに電流または電圧を供給する電源回路を基板
上に形成したことを特徴とする表示装置が提供される。According to the present invention, a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have a light emitting element which emits red, green and blue light. Provided is a display device having a power supply circuit for supplying current or voltage to two of red, green, and blue on a substrate.
【0068】本発明によって、上記表示装置のいずれか
を使用した電子機器が提供される。The present invention provides an electronic device using any of the above display devices.
【0069】従来の表示装置においては、画素内のOL
ED素子に与える電流または電圧を外部の電源回路によ
って供給していた。そのため、外付け部品の増加、基板
サイズの増大などをまねき、それによって製造コストの
増大をまねいていた。本発明では、パネル内部に電源回
路を内蔵することによって、部品の削減、基板サイズの
削減を可能としている。なお、本発明は、OLED素子
を用いた表示装置のみならず、他の発光素子を用いた表
示装置にも適応可能である。In the conventional display device, the OL in the pixel is
The current or voltage applied to the ED element is supplied by an external power supply circuit. Therefore, the number of external parts and the board size are increased, which leads to an increase in manufacturing cost. According to the present invention, by incorporating the power supply circuit inside the panel, it is possible to reduce the number of components and the substrate size. The present invention can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
【0070】[0070]
【発明の実施の形態】まず、本発明のOLED表示装置
について説明する。First, an OLED display device of the present invention will be described.
【0071】図1は本発明の構成を示したものである。
本発明では、OLED表示装置を基板101上に一体形
成し、画素部105だけでなく、信号線駆動回路10
2、走査線駆動回路103、104、電源回路106を
有している。電源回路106は赤色、緑色、青色の3色
に対応するため、3個の電源回路よりなっている。図6
に電源回路の具体例を示す。図6の回路は従来例のよう
なソースフォロワ回路ではなく、演算増幅器タイプの電
源回路であり、かつ、出力段にPチャネル型トランジス
タから成る出力回路を構成することによって、電源電位
と、出力電位の差電圧を小さくすることが可能である。FIG. 1 shows the configuration of the present invention.
In the present invention, the OLED display device is integrally formed on the substrate 101, and not only the pixel portion 105 but also the signal line driving circuit 10 is formed.
2. It has scanning line drive circuits 103 and 104 and a power supply circuit 106. The power supply circuit 106 is composed of three power supply circuits in order to support three colors of red, green, and blue. Figure 6
Shows a concrete example of the power supply circuit. The circuit of FIG. 6 is not a source follower circuit as in the conventional example, but an operational amplifier type power supply circuit, and by configuring an output circuit composed of P-channel transistors in the output stage, the power supply potential and the output potential are It is possible to reduce the voltage difference between the two.
【0072】以下その内容について、図6を用いて具体
的に説明をおこなう。入力端子609に外部より基準と
なる電圧を入力する。電源回路601の入力インピーダ
ンスは非常に高いので、基準電圧が電源回路601の影
響を受けることはない。よって、基準電圧は図6に示す
ような可変抵抗と固定抵抗の組み合わせのような簡単な
ものであっても良い。この電圧がトランジスタ602,
603で構成される差動回路に入力され、出力端子61
1の電位すなわちトランジスタ603のゲート電位がも
し低い場合には、差動回路の電流は定電流源607によ
って与えられているため、トランジスタ602の電流が
トランジスタ603の電流より多くなる。またトランジ
スタ604と605はカレントミラー回路を構成してい
るため、トランジスタ604の電流はトランジスタ60
3の電流と等しくなる。よって容量610が放電し、ト
ランジスタ606のゲート電位は下がる方向に動作し、
トランジスタ606は定電流608より多くの電流を流
し、出力電位を持ち上げる。このようにして、負帰還が
かかることによって、出力電位は入力電位とほぼ同じ電
位になる。また出力のトランジスタ606はソース接地
のPチャネル型トランジスタを使用することによって、
出力トランジスタの動作点を線形領域に設定すれば電源
電圧VDDに近い電位まで上昇させることができる。す
なわち出力電圧と電源電圧の差がPチャネル型トランジ
スタのしきい値以下の電圧まで、小さくすることが可能
である。電源回路601の出力端子611は画素部61
2の電源供給線につながり、画素に電流を供給する。The contents will be specifically described below with reference to FIG. A reference voltage is input to the input terminal 609 from the outside. Since the input impedance of the power supply circuit 601 is very high, the reference voltage is not affected by the power supply circuit 601. Therefore, the reference voltage may be as simple as a combination of a variable resistance and a fixed resistance as shown in FIG. This voltage is applied to the transistor 602
Input to the differential circuit composed of 603 and output terminal 61
When the potential of 1 is low, that is, the gate potential of the transistor 603 is low, the current of the differential circuit is given by the constant current source 607, so that the current of the transistor 602 becomes larger than the current of the transistor 603. Further, since the transistors 604 and 605 form a current mirror circuit, the current of the transistor 604 is equal to that of the transistor 60.
3 equals the current. Therefore, the capacitor 610 is discharged, and the gate potential of the transistor 606 operates in the direction of decreasing,
The transistor 606 allows more current than the constant current 608 to flow, and raises the output potential. In this way, by applying negative feedback, the output potential becomes substantially the same as the input potential. The output transistor 606 is a source-grounded P-channel transistor,
If the operating point of the output transistor is set in the linear region, it can be raised to a potential close to the power supply voltage VDD. That is, it is possible to reduce the difference between the output voltage and the power supply voltage to a voltage equal to or lower than the threshold value of the P-channel transistor. The output terminal 611 of the power supply circuit 601 is the pixel portion 61.
It is connected to the power supply line 2 and supplies a current to the pixel.
【0073】ここで、電源電圧VDDと出力電圧との差
を1Vとすると、従来でのOLED素子の特性を前提に
した場合、赤の電源電圧は9V(OLED電圧8V+電
源1V)となる。このとき緑の差電圧は4V、青色の差
電圧は2Vとなる。ここでの各色ごとの消費電力は14
mW、16mW、24mWとなり合計の消費電力は54
mWとなる。従来例で示したソースフォロワタイプの電
源回路では184mWであったことを考えると本発明に
よって、電力は約3分の1になった。これによって、発
熱量も約3分の1となり、電源回路の内蔵を可能とする
ことができた。Assuming that the difference between the power supply voltage VDD and the output voltage is 1V, the red power supply voltage is 9V (OLED voltage 8V + power supply 1V), assuming the characteristics of the conventional OLED element. At this time, the green differential voltage is 4V and the blue differential voltage is 2V. The power consumption for each color here is 14
mW, 16mW, 24mW, total power consumption is 54
It becomes mW. Considering that the power supply circuit of the source follower type shown in the conventional example was 184 mW, the present invention reduced the power consumption to about one third. As a result, the amount of heat generated is reduced to about one-third, and the power supply circuit can be built in.
【0074】以上の説明では、赤色のOLED材料が発
光効率が低く、緑色の発光効率が高いとしているが、本
発明はそれに限定されるものではなく、今後において材
料特性が変化し、赤色が低効率でなくなっても、十分活
用できるものである。また、本説明ではOLEDはカソ
ードコモンを前提としているが、トップエミッション方
式の採用などでアノードコモンが実現した場合でも対応
可能である。このような場合には出力トランジスタはソ
ース接地のNチャネル型トランジスタとなり、GNDま
たは負側電源と出力電位の差電圧をNチャネル型トラン
ジスタのしきい値以下まで小さくすることができる。こ
の場合の回路は、基本的には図6の回路の極性を反転さ
せればよい。ここではOLED表示装置について説明し
たが、本発明は、OLED素子を用いた表示装置のみな
らず、他の発光素子を用いた表示装置にも適応可能であ
る。In the above description, the red OLED material has a low luminous efficiency and a high green luminous efficiency, but the present invention is not limited to this, and the material characteristics will change in the future and the red color will be low. Even if it is no longer efficient, it can be fully utilized. Further, in the present description, the OLED is premised on the cathode common, but it is also possible to cope with the case where the anode common is realized by adopting a top emission system or the like. In such a case, the output transistor becomes a source-grounded N-channel transistor, and the difference voltage between the GND or the negative power supply and the output potential can be reduced to the threshold value of the N-channel transistor or less. In the circuit in this case, basically, the polarity of the circuit in FIG. 6 may be inverted. Although an OLED display device has been described here, the present invention is applicable not only to a display device using an OLED element but also to a display device using another light emitting element.
【0075】[0075]
【実施例】以下に本発明の実施例について記述する。EXAMPLES Examples of the present invention will be described below.
【0076】[実施例1]図7は実施形態と異なる電源回
路の実施例である。実施形態では差動回路の出力が直接
出力回路につながっているため、差動回路からみたイン
ピーダンスが低くなる可能性がある。本実施例では、そ
れを防止する為、トランジスタ702と703で構成さ
れる差動回路とソース接地のPチャネル型トランジスタ
706で構成される出力回路の間にトランジスタ712
と抵抗713で構成されるバッファ回路を入れている。
このようなバッファ回路を追加することによって、差動
回路からみた出力段のインピーダンスの低下を防ぐこと
が可能となる。ただし、この方式の欠点として差動回路
の出力電位すなわちトランジスタ712のゲート電位は
低下する。これによって、トランジスタ702、703
のゲート電位が図6の構成では高すぎ、正常動作ができ
なくなる可能性がある。よって動作不良を防ぐため、ト
ランジスタ702,703の差動の入力電圧を下げる必
要があり、その対策として、差動回路の入力にもトラン
ジスタ714、715と電流源716、717で構成さ
れるバッファ回路を設け、差動回路の電位を下げてい
る。このような対策によって、動作不良を招くことな
く、インピーダンスをあげることができる。このような
回路では、電源回路に求められる電流容量が大きくなっ
ても、入出力間の電源変動の少ない電源回路を供給でき
る。電源回路701の出力端子711は実施形態と同様
に画素部718の電源供給線に接続され、画素に電流を
供給する。Example 1 FIG. 7 is an example of a power supply circuit different from the embodiment. In the embodiment, since the output of the differential circuit is directly connected to the output circuit, the impedance seen from the differential circuit may be low. In this embodiment, in order to prevent this, a transistor 712 is provided between the differential circuit composed of the transistors 702 and 703 and the output circuit composed of the source-grounded P-channel transistor 706.
And a buffer circuit composed of a resistor 713.
By adding such a buffer circuit, it becomes possible to prevent a decrease in the impedance of the output stage viewed from the differential circuit. However, as a drawback of this method, the output potential of the differential circuit, that is, the gate potential of the transistor 712 decreases. This causes the transistors 702 and 703 to
6 is too high in the configuration of FIG. 6 and normal operation may not be possible. Therefore, in order to prevent malfunction, it is necessary to lower the differential input voltage of the transistors 702 and 703. As a countermeasure against that, a buffer circuit including transistors 714 and 715 and current sources 716 and 717 is also input to the differential circuit. Is provided to lower the potential of the differential circuit. By taking such measures, the impedance can be increased without causing a malfunction. In such a circuit, even if the current capacity required for the power supply circuit is large, it is possible to supply the power supply circuit with little power supply fluctuation between the input and the output. The output terminal 711 of the power supply circuit 701 is connected to the power supply line of the pixel portion 718 as in the embodiment, and supplies a current to the pixel.
【0077】実施の形態と同様に本実施例においても、
OLEDはカソードコモンを前提としているが、トップ
エミッション方式の採用などでアノードコモンが実現し
た場合でも対応可能である。このような場合には出力ト
ランジスタはソース接地のNチャネル型トランジスタと
なり、GNDまたは負側電源と出力電位の差電圧をNチ
ャネル型トランジスタのしきい値より小さくすることが
できる。この場合の回路は基本的には図7の回路の極性
を反転させればよい。また、本実施例は、OLED素子
を用いた表示装置のみならず、他の発光素子を用いた表
示装置にも適応可能である。In this embodiment as well as the embodiment,
The OLED is premised on the cathode common, but it can be applied even when the anode common is realized by adopting a top emission system or the like. In such a case, the output transistor is a source-grounded N-channel transistor, and the difference voltage between the GND or negative power supply and the output potential can be made smaller than the threshold value of the N-channel transistor. The circuit in this case basically has the polarity of the circuit of FIG. 7 inverted. Further, the present embodiment is applicable not only to the display device using the OLED element but also to the display device using other light emitting elements.
【0078】[実施例2]図8は赤色の電源を外付けとし
て、他の2色の電源を内蔵した場合である。このような
場合では、外部電源を安定化させる必要はあるが、パネ
ル内部に取り込む電源は2色分のみでよいため、さらに
パネル内の消費電力は下げることが可能となる。また、
本実施例は、OLED素子を用いた表示装置のみなら
ず、他の発光素子を用いた表示装置にも適応可能であ
る。[Embodiment 2] FIG. 8 shows a case where a red power source is externally attached and other two color power sources are incorporated. In such a case, it is necessary to stabilize the external power source, but since the power sources to be taken into the panel are only for two colors, the power consumption in the panel can be further reduced. Also,
This embodiment can be applied not only to a display device using an OLED element but also to a display device using another light emitting element.
【0079】[実施例3]本実施例では、本発明のOLE
D表示装置の画素部とその周辺に設けられる駆動回路部
(ソース信号線駆動回路、ゲート信号線駆動回路、電源
回路)のTFTを同時に作製する方法について説明す
る。但し、説明を簡単にするために、駆動回路部に関し
ては基本単位であるCMOS回路を図示することとす
る。[Embodiment 3] In this embodiment, the OLE of the present invention is used.
A method of simultaneously manufacturing TFTs of a pixel portion of a D display device and a driver circuit portion (source signal line driver circuit, gate signal line driver circuit, power supply circuit) provided around the pixel portion is described. However, in order to simplify the description, a CMOS circuit, which is a basic unit for the drive circuit unit, is illustrated.
【0080】まず、図9(A)に示すように、コーニン
グ社の#7059ガラスや#1737ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスから成る基板5001上に酸
化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜5002を形成する。例
えば、プラズマCVD法でSiH4、NH3、N2Oから
作製される酸化窒化シリコン膜5002aを10〜20
0[nm](好ましくは50〜100[nm])形成し、同様に
SiH4、N2Oから作製される酸化窒化水素化シリコン
膜5002bを50〜200[nm](好ましくは100〜
150[nm])の厚さに積層形成する。本実施例では下地
膜5002を2層構造として示したが、前記絶縁膜の単
層膜または2層以上積層させた構造として形成しても良
い。First, as shown in FIG. 9A, a substrate 5001 made of glass such as barium borosilicate glass typified by Corning's # 7059 glass or # 1737 glass or aluminoborosilicate glass is oxidized. A base film 5002 made of an insulating film such as a silicon film, a silicon nitride film, or a silicon oxynitride film is formed. For example, a silicon oxynitride film 5002a formed of SiH 4 , NH 3 , and N 2 O by plasma CVD is used for 10 to 20 times.
0 [nm] (preferably 50-100 [nm]) is formed, and a hydrogenated silicon oxynitride film 5002b similarly made of SiH 4 and N 2 O is 50-200 [nm] (preferably 100-nm).
It is laminated to have a thickness of 150 [nm]). Although the base film 5002 is shown as a two-layer structure in this embodiment, it may be formed as a single layer film of the insulating film or a structure in which two or more layers are laminated.
【0081】島状半導体層5003〜5006は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層5003〜5006の厚さは25〜8
0[nm](好ましくは30〜60[nm])の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム(SiGe)固溶
体などで形成すると良い。The island-shaped semiconductor layers 5003 to 5006 are formed of crystalline semiconductor films obtained by using a laser crystallization method or a known thermal crystallization method for a semiconductor film having an amorphous structure.
The island-shaped semiconductor layers 5003 to 5006 have a thickness of 25 to 8
It is formed with a thickness of 0 [nm] (preferably 30 to 60 [nm]). Although the material of the crystalline semiconductor film is not limited, it is preferably formed of silicon or a silicon germanium (SiGe) solid solution.
【0082】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやYAGレーザー、YVO4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数30[Hz]とし、レーザーエ
ネルギー密度を100〜400[mJ/cm2](代表的には2
00〜300[mJ/cm2])とする。また、YAGレーザー
を用いる場合にはその第2高調波を用いパルス発振周波
数1〜10[kHz]とし、レーザーエネルギー密度を30
0〜600[mJ/cm2](代表的には350〜500[mJ/c
m2])とすると良い。そして幅100〜1000[μm]、
例えば400[μm]で線状に集光したレーザー光を基板
全面に渡って照射し、この時の線状レーザー光の重ね合
わせ率(オーバーラップ率)を80〜98[%]として行
う。また、レーザーとしては特願2001−36530
2にあるようなCWLCをもちいても良い。To form a crystalline semiconductor film by the laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser is used.
When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and is applied to a semiconductor film. The crystallization conditions are appropriately selected by the practitioner, but when an excimer laser is used, the pulse oscillation frequency is 30 [Hz] and the laser energy density is 100 to 400 [mJ / cm 2 ] (typically Two
00-300 [mJ / cm 2 ]). When a YAG laser is used, its second harmonic is used, the pulse oscillation frequency is set to 1 to 10 [kHz], and the laser energy density is set to 30.
0 to 600 [mJ / cm 2 ] (typically 350 to 500 [mJ / c
m 2 ]) is good. And the width 100-1000 [μm],
For example, laser light focused in a linear shape at 400 [μm] is irradiated over the entire surface of the substrate, and the overlapping ratio (overlap ratio) of the linear laser light at this time is set to 80 to 98%. As a laser, Japanese Patent Application No. 2001-36530.
You may use CWLC as in 2.
【0083】次いで、島状半導体層5003〜5006
を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜
5007はプラズマCVD法またはスパッタ法を用い、
厚さを40〜150[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、120[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマCVD法でTEOS(Tetraethyl Orthosilicat
e)とO2とを混合し、反応圧力40[Pa]、基板温度30
0〜400[℃]とし、高周波(13.56[MHz])、電
力密度0.5〜0.8[W/cm2]で放電させて形成するこ
とが出来る。このようにして作製される酸化シリコン膜
は、その後400〜500[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることが出来る。Next, island-shaped semiconductor layers 5003 to 5006
A gate insulating film 5007 is formed to cover. The gate insulating film 5007 is formed by a plasma CVD method or a sputtering method,
It is formed of an insulating film containing silicon with a thickness of 40 to 150 [nm]. In this embodiment, the silicon oxynitride film is formed to a thickness of 120 [nm]. Of course, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a laminated structure. For example, when a silicon oxide film is used, TEOS (Tetraethyl Orthosilicat
e) and O 2 are mixed, reaction pressure 40 [Pa], substrate temperature 30
It can be formed by discharging at a high frequency (13.56 [MHz]) and a power density of 0.5 to 0.8 [W / cm 2 ] at 0 to 400 [° C.]. The silicon oxide film thus manufactured can be excellently used as a gate insulating film by subsequent thermal annealing at 400 to 500 [° C.].
【0084】そして、ゲート絶縁膜5007上にゲート
電極を形成するための第1の導電膜5008と第2の導
電膜5009とを形成する。本実施例では、第1の導電
膜5008をTaで50〜100[nm]の厚さに形成し、
第2の導電膜5009をWで100〜300[nm]の厚さ
に形成する。Then, a first conductive film 5008 and a second conductive film 5009 for forming a gate electrode are formed over the gate insulating film 5007. In this embodiment, the first conductive film 5008 is formed of Ta to a thickness of 50 to 100 [nm],
The second conductive film 5009 is formed of W to a thickness of 100 to 300 [nm].
【0085】Ta膜はスパッタ法で、Taのターゲット
をArでスパッタすることにより形成する。この場合、
Arに適量のXeやKrを加えると、Ta膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のTa膜の抵抗率は20[μΩcm]程度でありゲート電
極に使用することが出来るが、β相のTa膜の抵抗率は
180[μΩcm]程度でありゲート電極とするには不向き
である。α相のTa膜を形成するために、Taのα相に
近い結晶構造をもつ窒化タンタルを10〜50[nm]程度
の厚さでTaの下地に形成しておくとα相のTa膜を容
易に得ることが出来る。The Ta film is formed by the sputtering method, and the Ta target is sputtered with Ar. in this case,
When an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relaxed and the film peeling can be prevented. Also, α
The Ta film of the phase has a resistivity of about 20 [μΩcm] and can be used for the gate electrode, but the Ta film of β phase has a resistivity of about 180 [μΩcm] and is not suitable for the gate electrode. . In order to form an α-phase Ta film, tantalum nitride having a crystal structure close to that of Ta α-phase is formed on a Ta underlayer with a thickness of about 10 to 50 nm to form an α-phase Ta film. It can be easily obtained.
【0086】W膜を形成する場合には、Wをターゲット
としたスパッタ法で形成する。その他に6フッ化タング
ステン(WF6)を用いる熱CVD法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、W膜の抵抗率は20
[μΩcm]以下にすることが望ましい。W膜は結晶粒を大
きくすることで低抵抗率化を図ることが出来るが、W中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度99.9999[%]のWターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してW膜を形成することにより、抵抗率9〜20
[μΩcm]を実現することが出来る。When the W film is formed, it is formed by a sputtering method with W as a target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, it is necessary to reduce the resistance in order to use it as the gate electrode, and the resistivity of the W film is 20.
It is desirable to keep it below [μΩcm]. The W film can be made low in resistivity by enlarging the crystal grains, but when a large amount of an impurity element such as oxygen is contained in W, crystallization is hindered and the resistance becomes high. From this fact, in the case of the sputtering method, a W target having a purity of 99.9999 [%] is used, and the W film is formed with sufficient consideration so that impurities are not mixed from the vapor phase during film formation. Resistivity 9-20
[μΩcm] can be realized.
【0087】なお、本実施例では、第1の導電膜500
8をTa、第2の導電膜5009をWとしたが、特に限
定されず、いずれもTa、W、Ti、Mo、Al、Cu
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第1の
導電膜5008を窒化タンタル(TaN)で形成し、第
2の導電膜5009をWとする組み合わせ、第1の導電
膜5008を窒化タンタル(TaN)で形成し、第2の
導電膜5009をAlとする組み合わせ、第1の導電膜
5008を窒化タンタル(TaN)で形成し、第2の導
電膜5009をCuとする組み合わせが挙げられる。In this embodiment, the first conductive film 500 is used.
Although 8 is Ta and the second conductive film 5009 is W, it is not particularly limited, and any of Ta, W, Ti, Mo, Al and Cu is used.
It may be formed of an element selected from the above, or an alloy material or a compound material containing the above element as a main component. Also,
A semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. As a preferable example of another combination other than this embodiment, a combination in which the first conductive film 5008 is formed of tantalum nitride (TaN) and the second conductive film 5009 is W, and the first conductive film 5008 is used. Are formed of tantalum nitride (TaN), the second conductive film 5009 is made of Al, the first conductive film 5008 is made of tantalum nitride (TaN), and the second conductive film 5009 is made of Cu. Can be mentioned.
【0088】次に、レジストによるマスク5010を形
成し、電極及び配線を形成するための第1のエッチング
処理を行う。本実施例ではICP(Inductively Couple
d Plasma:誘導結合型プラズマ)エッチング法を用い、
エッチング用ガスにCF4とCl2を混合し、1[Pa]の圧
力でコイル型の電極に500[W]のRF(13.56[MH
z])電力を投入してプラズマを生成して行う。基板側
(試料ステージ)にも100[W]のRF(13.56[MH
z])電力を投入し、実質的に負の自己バイアス電圧を印
加する。CF4とCl2を混合した場合にはW膜及びTa
膜とも同程度にエッチングされる。Next, a mask 5010 made of resist is formed, and a first etching process for forming electrodes and wirings is performed. In this embodiment, ICP (Inductively Couple)
d Plasma: Inductively coupled plasma) etching method,
CF 4 and Cl 2 are mixed in the etching gas, and RF of 500 [W] (13.56 [MH] is applied to the coil type electrode at a pressure of 1 [Pa].
z]) Applying electric power to generate plasma. RF of 100 [W] (13.56 [MH] also on the substrate side (sample stage)
z]) Apply power and apply a substantially negative self-bias voltage. When CF 4 and Cl 2 are mixed, W film and Ta
The film is etched to the same extent.
【0089】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第1の導電層及び第
2の導電層の端部がテーパー形状となる。テーパー部の
角度は15〜45°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、10〜20[%]程
度の割合でエッチング時間を増加させると良い。W膜に
対する酸化窒化シリコン膜の選択比は2〜4(代表的に
は3)であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は20〜50[nm]程度エ
ッチングされることになる。こうして、第1のエッチン
グ処理により第1の導電層と第2の導電層から成る第1
の形状の導電層5011〜5016(第1の導電層50
11a〜5016aと第2の導電層5011b〜501
6b)を形成する。このとき、ゲート絶縁膜5007に
おいては、第1の形状の導電層5011〜5016で覆
われない領域は20〜50[nm]程度エッチングされ薄く
なった領域が形成される。(図9(B))Under the above etching conditions, the shape of the mask made of a resist is made appropriate, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. Become. The angle of the taper portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, it is advisable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed should be etched by about 20 to 50 nm by the overetching process. become. Thus, the first etching process is performed to form the first conductive layer and the second conductive layer.
Shaped conductive layers 5011 to 5016 (first conductive layer 50
11a to 5016a and second conductive layers 5011b to 501
6b) is formed. At this time, in the gate insulating film 5007, a region which is not covered with the first shape conductive layers 5011 to 5016 is etched to be thinned by about 20 to 50 nm. (Fig. 9 (B))
【0090】そして、第1のドーピング処理を行いN型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を1×1013〜5×10
14[atoms/cm2]とし、加速電圧を60〜100[keV]とし
て行う。N型を付与する不純物元素として15族に属す
る元素、典型的にはリン(P)または砒素(As)を用
いるが、ここではリン(P)を用いる。この場合、導電
層5011〜5015がN型を付与する不純物元素に対
するマスクとなり、自己整合的に第1の不純物領域50
17〜5025が形成される。第1の不純物領域501
7〜5025には1×1020〜1×1021[atoms/cm3]
の濃度範囲でN型を付与する不純物元素を添加する。
(図9(B))Then, a first doping process is performed to add an impurity element imparting N-type conductivity. The doping method may be an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose amount is 1 × 10 13 to 5 × 10 5.
14 [atoms / cm 2 ] and the acceleration voltage is 60 to 100 [keV]. An element belonging to Group 15 is used as an impurity element imparting N-type, typically phosphorus (P) or arsenic (As), but phosphorus (P) is used here. In this case, the conductive layers 5011 to 5015 serve as masks for the impurity element imparting N-type conductivity, and the first impurity regions 50 are self-aligned.
17-5025 are formed. First impurity region 501
7 to 5025 is 1 × 10 20 to 1 × 10 21 [atoms / cm 3 ].
An impurity element imparting N-type conductivity is added within the concentration range of.
(Fig. 9 (B))
【0091】次に、図9(C)に示すように、レジスト
マスクは除去しないまま、第2のエッチング処理を行
う。エッチングガスにCF4とCl2とO2とを用い、W
膜を選択的にエッチングする。この時、第2のエッチン
グ処理により第2の形状の導電層5026〜5031
(第1の導電層5026a〜5031aと第2の導電層
5026b〜5031b)を形成する。このとき、ゲー
ト絶縁膜5007においては、第2の形状の導電層50
26〜5031で覆われない領域はさらに20〜50[n
m]程度エッチングされ薄くなった領域が形成される。Next, as shown in FIG. 9C, a second etching process is performed without removing the resist mask. CF 4 , Cl 2, and O 2 are used as etching gas, and W
The film is selectively etched. At this time, the second shape conductive layers 5026 to 5031 are formed by the second etching treatment.
(First conductive layers 5026a to 5031a and second conductive layers 5026b to 5031b) are formed. At this time, in the gate insulating film 5007, the second shape conductive layer 50 is formed.
The area not covered by 26-5031 is 20-50 [n
A region thinned by etching about [m] is formed.
【0092】W膜やTa膜のCF4とCl2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
WとTaのフッ化物と塩化物の蒸気圧を比較すると、W
のフッ化物であるWF6が極端に高く、その他のWC
l5、TaF5、TaCl5は同程度である。従って、C
F4とCl2の混合ガスではW膜及びTa膜共にエッチン
グされる。しかし、この混合ガスに適量のO2を添加す
るとCF4とO2が反応してCOとFになり、Fラジカル
またはFイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いW膜のエッチング速度が増大する。一
方、TaはFが増大しても相対的にエッチング速度の増
加は少ない。また、TaはWに比較して酸化されやすい
ので、O2を添加することでTaの表面が酸化される。
Taの酸化物はフッ素や塩素と反応しないためさらにT
a膜のエッチング速度は低下する。従って、W膜とTa
膜とのエッチング速度に差を作ることが可能となりW膜
のエッチング速度をTa膜よりも大きくすることが可能
となる。The etching reaction of the W film or the Ta film with the mixed gas of CF 4 and Cl 2 can be estimated from the radical or ion species generated and the vapor pressure of the reaction product.
Comparing the vapor pressures of fluoride and chloride of W and Ta,
WF 6 which is a fluoride of
l 5 , TaF 5 , and TaCl 5 are in the same level. Therefore, C
Both the W film and the Ta film are etched by the mixed gas of F 4 and Cl 2 . However, when an appropriate amount of O 2 is added to this mixed gas, CF 4 and O 2 react to form CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure is increased. On the other hand, Ta has a relatively small increase in etching rate even if F increases. Moreover, since Ta is more easily oxidized than W, the surface of Ta is oxidized by adding O 2 .
Since Ta oxide does not react with fluorine or chlorine,
The etching rate of the a film decreases. Therefore, W film and Ta
It becomes possible to make a difference in the etching rate from the film, and the etching rate of the W film can be made higher than that of the Ta film.
【0093】そして、図10(A)に示すように第2の
ドーピング処理を行う。この場合、第1のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてN
型を付与する不純物元素をドーピングする。例えば、加
速電圧を70〜120[keV]とし、1×1013[atoms/cm
2]のドーズ量で行い、図9(B)で島状半導体層に形成
された第1の不純物領域の内側に新たな不純物領域を形
成する。ドーピングは、第2の形状の導電層5026〜
5030を不純物元素に対するマスクとして用い、第1
の導電層5026a〜5030aの下側の領域にも不純
物元素が添加されるようにドーピングする。こうして、
第3の不純物領域5032〜5036が形成される。こ
の第3の不純物領域5032〜5036に添加されたリ
ン(P)の濃度は、第1の導電層5026a〜5030
aのテーパー部の膜厚に従って緩やかな濃度勾配を有し
ている。なお、第1の導電層5026a〜5030aの
テーパー部と重なる半導体層において、第1の導電層5
026a〜5030aのテーパー部の端部から内側に向
かって若干、不純物濃度が低くなっているものの、ほぼ
同程度の濃度である。Then, a second doping process is performed as shown in FIG. In this case, the dose amount is made lower than that in the first doping process, and N is set as a condition for a high acceleration voltage.
Doping with an impurity element that imparts a mold. For example, the acceleration voltage is 70 to 120 [keV] and 1 × 10 13 [atoms / cm
2 ], and a new impurity region is formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG. 9B. The doping is performed in the second shape conductive layer 5026 to
5030 is used as a mask for impurity elements,
The regions below the conductive layers 5026a to 5030a are also doped with the impurity element. Thus
Third impurity regions 5032 to 5036 are formed. The concentration of phosphorus (P) added to the third impurity regions 5032 to 5036 is the first conductive layers 5026a to 5030.
It has a gradual concentration gradient according to the film thickness of the taper portion of a. Note that in the semiconductor layer which overlaps with the tapered portions of the first conductive layers 5026a to 5030a, the first conductive layer 5
Although the impurity concentrations are slightly lowered from the ends of the tapered portions of 026a to 5030a toward the inside, the concentrations are almost the same.
【0094】図10(B)に示すように第3のエッチン
グ処理を行う。エッチングガスにCHF6を用い、反応
性イオンエッチング法(RIE法)を用いて行う。第3
のエッチング処理により、第1の導電層5026a〜5
031aのテーパー部を部分的にエッチングして、第1
の導電層が半導体層と重なる領域が縮小される。第3の
エッチング処理によって、第3の形状の導電層5037
〜5042(第1の導電層5037a〜5042aと第
2の導電層5037b〜5042b)を形成する。この
とき、ゲート絶縁膜5007においては、第3の形状の
導電層5037〜5042で覆われない領域はさらに2
0〜50[nm]程度エッチングされ薄くなった領域が形成
される。A third etching process is performed as shown in FIG. CHF 6 is used as an etching gas and a reactive ion etching method (RIE method) is used. Third
Of the first conductive layers 5026a to 526a-5
The taper part of 031a is partially etched to
The area in which the conductive layer of the first layer overlaps the semiconductor layer is reduced. The third shape conductive layer 5037 is formed by the third etching treatment.
5042 (first conductive layers 5037a to 5042a and second conductive layers 5037b to 5042b) are formed. At this time, in the gate insulating film 5007, the area which is not covered with the third shape conductive layers 5037 to 5042 is further increased by 2.
A thinned region is formed by etching about 0 to 50 [nm].
【0095】第3のエッチング処理によって、第3の不
純物領域5032〜5036においては、第1の導電層
5037a〜5041aと重なる第3の不純物領域50
32a〜5036aと、第1の不純物領域と第3の不純
物領域との間の第2の不純物領域5032b〜5036
bとが形成される。By the third etching process, in the third impurity regions 5032 to 5036, the third impurity region 50 overlapping the first conductive layers 5037a to 5041a.
32a to 5036a and second impurity regions 5032b to 5036 between the first impurity region and the third impurity region.
b are formed.
【0096】そして、図10(C)に示すように、Pチ
ャネル型TFTを形成する島状半導体層5004に第1
の導電型とは逆の導電型の第4の不純物領域5043〜
5048を形成する。第3の形状の導電層5038bを
不純物元素に対するマスクとして用い、自己整合的に不
純物領域を形成する。このとき、Nチャネル型TFTを
形成する島状半導体層5003、5005、5006お
よび配線部5042はレジストマスク5200で全面を
被覆しておく。不純物領域5043〜5048にはそれ
ぞれ異なる濃度でリンが添加されているが、ジボラン
(B2H6)を用いたイオンドープ法で形成し、そのいず
れの領域においても不純物濃度が2×10 20〜2×10
21[atoms/cm3]となるようにする。Then, as shown in FIG.
Firstly, the island-shaped semiconductor layer 5004 forming the channel type TFT is formed.
From the fourth impurity region 5043 having a conductivity type opposite to that of
Forming 5048. The third shape conductive layer 5038b
It is used as a mask against impurity elements, and it is
Form a pure area. At this time, the N-channel type TFT
The island-shaped semiconductor layers 5003, 5005, 5006 to be formed and
And the wiring portion 5042 is entirely covered with a resist mask 5200.
Cover. The impurity regions 5043 to 5048 have this
Phosphorus was added at different concentrations, but diborane
(B2H6) Is used for the ion-doping method.
Even in these regions, the impurity concentration is 2 × 10 20~ 2 x 10
twenty one[atoms / cm3]
【0097】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第3
の形状の導電層5037〜5041がゲート電極として
機能する。また、5042は島状のソース信号線として
機能する。Impurity regions are formed in the respective island-shaped semiconductor layers by the above steps. Third overlapping with island-shaped semiconductor layer
The conductive layers 5037 to 5041 in the shape of function as gate electrodes. Further, 5042 functions as an island-shaped source signal line.
【0098】レジストマスク5200を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法(RTA法)を適用することが出来る。熱
アニール法では酸素濃度が1[ppm]以下、好ましくは
0.1[ppm]以下の窒素雰囲気中で400〜700
[℃]、代表的には500〜600[℃]で行うものであ
り、本実施例では500[℃]で4時間の熱処理を行う。
ただし、第3の形状の導電層5037〜5042に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜(シリコンを主成分とする)を形成した後で
活性化を行うことが好ましい。After removing the resist mask 5200, a step of activating the impurity element added to each island-shaped semiconductor layer is performed for the purpose of controlling the conductivity type. This step is performed by a thermal annealing method using a furnace annealing furnace.
Besides, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 400 ppm to 700 in a nitrogen atmosphere having an oxygen concentration of 1 [ppm] or less, preferably 0.1 [ppm] or less.
The heat treatment is performed at [° C.], typically 500 to 600 [° C.], and in this embodiment, heat treatment is performed at 500 [° C.] for 4 hours.
However, when the wiring material used for the third shape conductive layers 5037 to 5042 is weak to heat, activation is performed after forming an interlayer insulating film (mainly containing silicon) to protect the wiring and the like. It is preferable to carry out.
【0099】さらに、3〜100[%]の水素を含む雰囲
気中で、300〜450[℃]で1〜12時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化(プラズマにより励起された水素を
用いる)を行っても良い。Further, a step of hydrogenating the island-shaped semiconductor layer is performed by performing heat treatment at 300 to 450 [° C.] for 1 to 12 hours in an atmosphere containing 3 to 100 [%] of hydrogen. This step is a step of terminating the dangling bond of the semiconductor layer by thermally excited hydrogen. Plasma hydrogenation (using hydrogen excited by plasma) may be performed as another means of hydrogenation.
【0100】次いで、図11(A)に示すように、第1
の層間絶縁膜5055を酸化窒化シリコン膜から100
〜200[nm]の厚さで形成する。その上に有機絶縁物材
料から成る第2の層間絶縁膜5056を形成した後、第
1の層間絶縁膜5055、第2の層間絶縁膜5056、
およびゲート絶縁膜5007に対してコンタクトホール
を形成し、各配線(接続配線、信号線を含む)5057
〜5062、5064をパターニング形成した後、接続
配線5062に接する画素電極5063をパターニング
形成する。Then, as shown in FIG. 11A, the first
The interlayer insulating film 5055 of 100 is formed from a silicon oxynitride film.
It is formed with a thickness of about 200 [nm]. After forming a second interlayer insulating film 5056 made of an organic insulating material thereon, a first interlayer insulating film 5055, a second interlayer insulating film 5056,
A contact hole is formed in the gate insulating film 5007 and each wiring (including a connection wiring and a signal line) 5057.
After patterning 5062 and 5064, a pixel electrode 5063 that contacts the connection wiring 5062 is patterned.
【0101】第2の層間絶縁膜5056としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、BCB(ベンゾシクロ
ブテン)等を使用することが出来る。特に、第2の層間
絶縁膜5056は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではTFTによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは1〜5[μm](さらに好ま
しくは2〜4[μm])とすれば良い。As the second interlayer insulating film 5056, a film made of an organic resin can be used, and as the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene) or the like can be used. In particular, since the second interlayer insulating film 5056 has a strong implication of flattening, acrylic having excellent flatness is preferable. In this embodiment, the acrylic film is formed with a film thickness that can sufficiently flatten the step formed by the TFT. The thickness is preferably 1 to 5 [μm] (more preferably 2 to 4 [μm]).
【0102】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、N型の不純物領
域5017、5018、5021、5023〜5025
またはP型の不純物領域5043〜5048に達するコ
ンタクトホール、配線5042に達するコンタクトホー
ル、電源供給線に達するコンタクトホール(図示せ
ず)、およびゲート電極に達するコンタクトホール(図
示せず)をそれぞれ形成する。The contact holes are formed by dry etching or wet etching, and N type impurity regions 5017, 5018, 5021, 5023 to 5025 are formed.
Alternatively, a contact hole reaching the P-type impurity regions 5043 to 5048, a contact hole reaching the wiring 5042, a contact hole (not shown) reaching the power supply line, and a contact hole (not shown) reaching the gate electrode are formed, respectively. .
【0103】また、配線(接続配線、信号線を含む)5
057〜5062、5064として、Ti膜を100[n
m]、Tiを含むアルミニウム膜を300[nm]、Ti膜1
50[nm]をスパッタ法で連続形成した3層構造の積層膜
を所望の形状にパターニングしたものを用いる。勿論、
他の導電膜を用いても良い。Wiring (including connection wiring and signal line) 5
057-5062, 5064, Ti film 100 [n
m], 300 [nm] aluminum film containing Ti, Ti film 1
A laminated film having a three-layer structure in which 50 [nm] is continuously formed by a sputtering method is patterned into a desired shape is used. Of course,
Other conductive films may be used.
【0104】また、本実施例では、画素電極5063と
してMgAg膜を110[nm]の厚さに形成し、パターニ
ングを行った。画素電極5063を接続配線5062と
接して重なるように配置することでコンタクトを取って
いる。この画素電極5063がOLED素子の陰極とな
る。(図11(A))In addition, in this embodiment, a MgAg film is formed as the pixel electrode 5063 to a thickness of 110 nm, and patterning is performed. Contact is made by disposing the pixel electrode 5063 so as to be in contact with and overlap with the connection wiring 5062. This pixel electrode 5063 serves as the cathode of the OLED element. (Figure 11 (A))
【0105】次に、図11(B)に示すように、珪素を
含む絶縁膜(本実施例では酸化珪素膜)を500[nm]の
厚さに形成し、画素電極5063に対応する位置に開口
部を形成して、バンクとして機能する第3の層間絶縁膜
5065を形成する。開口部を形成する際、ウエットエ
ッチング法を用いることで容易にテーパー形状の側壁と
することが出来る。開口部の側壁が十分になだらかでな
いと段差に起因するOLED層の劣化が顕著な問題とな
ってしまうため、注意が必要である。Next, as shown in FIG. 11B, an insulating film containing silicon (a silicon oxide film in this embodiment) is formed to a thickness of 500 [nm] and is formed at a position corresponding to the pixel electrode 5063. An opening is formed and a third interlayer insulating film 5065 which functions as a bank is formed. By using a wet etching method when forming the opening, it is possible to easily form a tapered side wall. If the side wall of the opening is not sufficiently gentle, the deterioration of the OLED layer due to the step difference becomes a significant problem, so caution is required.
【0106】次に、OLED層5066および陽極(対
向電極)5067を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、OLED層5066の膜厚は
80〜200[nm](典型的には100〜120[nm])、
陽極5067は、ITO膜にて形成した。Next, the OLED layer 5066 and the anode (counter electrode) 5067 are continuously formed by using a vacuum evaporation method without exposing to the atmosphere. The thickness of the OLED layer 5066 is 80 to 200 [nm] (typically 100 to 120 [nm]),
The anode 5067 was formed of an ITO film.
【0107】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、OLED層および陽極を形成する。但し、OLED
層は溶液に対する耐性に乏しいためフォトリソグラフィ
技術を用いずに各色個別に形成しなくてはならない。そ
こでメタルマスクを用いて所望の画素以外を隠し、必要
箇所だけ選択的にOLED層および陽極を形成するのが
好ましい。In this step, the OLED layer and the anode are sequentially formed on the pixel corresponding to red, the pixel corresponding to green and the pixel corresponding to blue. However, OLED
The layers have poor resistance to solutions and must be formed individually for each color without the use of photolithographic techniques. Therefore, it is preferable to hide a portion other than a desired pixel by using a metal mask and selectively form the OLED layer and the anode only at necessary portions.
【0108】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
OLED層を選択的に形成する。次いで、緑色に対応す
る画素以外を全て隠すマスクをセットし、そのマスクを
用いて緑色発光のOLED層を選択的に形成する。次い
で、同様に青色に対応する画素以外を全て隠すマスクを
セットし、そのマスクを用いて青色発光のOLED層を
選択的に形成する。なお、ここでは全て異なるマスクを
用いるように記載しているが、同じマスクを使いまわし
ても構わない。That is, first, a mask for hiding all but the pixels corresponding to red is set, and the OLED layer emitting red light is selectively formed using the mask. Next, a mask that hides all pixels other than the pixels corresponding to green is set, and the OLED layer emitting green light is selectively formed using the mask. Next, similarly, a mask that hides all pixels other than the pixel corresponding to blue is set, and the OLED layer emitting blue light is selectively formed using the mask. Note that although different masks are used here, the same mask may be used again.
【0109】ここではRGBに対応した3種類のOLE
D素子を形成する方式を用いたが、白色発光のOLED
素子とカラーフィルタとを組み合わせた方式、青色また
は青緑発光のOLED素子と蛍光体(蛍光性の色変換
層:CCM)とを組み合わせた方式、陰極(画素電極)
に透明電極を利用してRGBに対応したOLED素子を
重ねる方式などを用いても良い。Here, three kinds of OLEs corresponding to RGB are used.
Although the method of forming D element was used, white light emitting OLED
A method in which an element and a color filter are combined, a method in which an OLED element emitting blue or blue-green light and a phosphor (fluorescent color conversion layer: CCM) are combined, and a cathode (pixel electrode)
Alternatively, a method of stacking OLED elements corresponding to RGB by utilizing transparent electrodes may be used.
【0110】なお、OLED層5066としては公知の
材料を用いることが出来る。公知の材料としては、駆動
電圧を考慮すると有機材料を用いるのが好ましい。例え
ば正孔注入層、正孔輸送層、発光層および電子注入層で
なる4層構造をOLED層とすれば良い。A known material can be used for the OLED layer 5066. As a known material, it is preferable to use an organic material in consideration of driving voltage. For example, a four-layer structure including a hole injection layer, a hole transport layer, a light emitting layer, and an electron injection layer may be used as the OLED layer.
【0111】次に、同じゲート信号線にゲート電極が接
続されたスイッチ用TFTを有する画素(同じラインの
画素)上に、メタルマスクを用いて陽極5067を形成
する。Next, an anode 5067 is formed using a metal mask on a pixel (a pixel on the same line) having a switching TFT whose gate electrode is connected to the same gate signal line.
【0112】なお本実施例では、陽極5067としてI
TOを用い、陰極5063としてMgAgを用いたが、
本発明はこれに限定されない。陽極5067及び陰極5
063として他の公知の材料を用いても良い。In this embodiment, the anode 5067 is I
Although TO was used and MgAg was used as the cathode 5063,
The present invention is not limited to this. Anode 5067 and cathode 5
Other known materials may be used as 063.
【0113】最後に、窒化珪素膜でなるパッシベーショ
ン膜5068を300[nm]の厚さに形成する。パッシベ
ーション膜5068を形成しておくことで、OLED層
5066を水分等から保護することができ、OLED素
子の信頼性をさらに高めることが出来る。Finally, a passivation film 5068 made of a silicon nitride film is formed to a thickness of 300 [nm]. By forming the passivation film 5068, the OLED layer 5066 can be protected from moisture and the like, and the reliability of the OLED element can be further improved.
【0114】こうして図11(B)に示すような構造の
OLED表示装置が完成する。なお、本実施例における
OLED表示装置の作製工程においては、回路の構成お
よび工程の関係上、ゲート電極を形成している材料であ
るTa、Wによってソース信号線を形成し、ソース、ド
レイン電極を形成している配線材料であるAlによって
ゲート信号線を形成しているが、異なる材料を用いても
良い。Thus, the OLED display device having the structure shown in FIG. 11B is completed. In the manufacturing process of the OLED display device of this embodiment, the source signal line is formed of Ta and W, which are the materials forming the gate electrode, and the source and drain electrodes are formed because of the circuit configuration and the process. Although the gate signal line is formed of Al that is the wiring material that is formed, a different material may be used.
【0115】なお、上記の行程により作製されるアクテ
ィブマトリクス型OLED表示装置におけるTFTはト
ップゲート構造をとっているが、ボトムゲート構造のT
FTやその他の構造のTFTに対しても本実施例は容易
に適用され得る。Although the TFT in the active matrix OLED display device manufactured by the above process has a top gate structure, it has a bottom gate structure.
The present embodiment can be easily applied to FT and TFTs having other structures.
【0116】また、本実施例においては、ガラス基板を
使用しているが、ガラス基板に限らず、プラスチック基
板、ステンレス基板、単結晶ウェハ等、ガラス基板以外
のものを使用することによっても実施が可能である。Further, although the glass substrate is used in the present embodiment, the present invention is not limited to the glass substrate, and the present invention can be carried out by using a plastic substrate, a stainless steel substrate, a single crystal wafer or the like other than the glass substrate. It is possible.
【0117】ところで、本実施例のOLED表示装置
は、画素部だけでなく駆動回路部にも最適な構造のTF
Tを配置することにより、非常に高い信頼性を示し、動
作特性も向上しうる。また結晶化工程においてNi等の
金属触媒を添加し、結晶性を高めることも可能である。
それによって、ソース信号線駆動回路の駆動周波数を1
0[MHz]以上にすることが可能である。By the way, the OLED display device of this embodiment has a TF structure having an optimum structure not only for the pixel portion but also for the driving circuit portion.
By arranging T, it is possible to exhibit extremely high reliability and improve operating characteristics. It is also possible to add a metal catalyst such as Ni in the crystallization step to enhance the crystallinity.
Thereby, the drive frequency of the source signal line drive circuit is set to 1
It is possible to set it to 0 [MHz] or higher.
【0118】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路部を形成するCMOS回路のNチャネル型TF
Tとして用いる。First, a TFT having a structure in which hot carrier injection is reduced so as not to decrease the operation speed as much as possible,
N-channel TF of CMOS circuit forming drive circuit section
Used as T.
【0119】本実施例の場合、Nチャネル型TFTの活
性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間
に挟んでゲート電極と重なるオーバーラップLDD領域
(L OV領域)、ゲート絶縁膜を間に挟んでゲート電極と
重ならないオフセットLDD領域(LOFF領域)および
チャネル形成領域を含む。In the case of this embodiment, the N-channel TFT active
The insulating layer is formed between the source region, drain region, and gate insulating film.
Overlap LDD region that overlaps with the gate electrode
(L OVRegion) and the gate electrode with the gate insulating film sandwiched between
Offset LDD area (LOFFArea) and
Including a channel formation region.
【0120】また、CMOS回路のPチャネル型TFT
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にLDD領域を設けなくても良い。勿論、Nチ
ャネル型TFTと同様にLDD領域を設け、ホットキャ
リア対策を講じることも可能である。Also, a P channel type TFT of a CMOS circuit
Since the deterioration due to hot carrier injection is hardly noticeable, it is not necessary to particularly provide the LDD region. Of course, it is possible to provide an LDD region as in the N-channel TFT and take measures against hot carriers.
【0121】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなCMOS回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なCMOS回路が用いられる場合、CMOS回路を形成
するNチャネル型TFTは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でLDD領域を形成する
ことが好ましい。また駆動回路において、オフ電流を極
力低く抑える必要のあるCMOS回路が用いられる場
合、CMOS回路を形成するNチャネル型TFTは、L
OV領域を有していることが好ましい。In addition, when a CMOS circuit in which a current flows bidirectionally in the channel forming region, that is, a CMOS circuit in which the roles of the source region and the drain region are exchanged is used in the driving circuit, the N circuit forming the CMOS circuit is formed. In the channel type TFT, it is preferable to form LDD regions on both sides of the channel formation region with the channel formation region sandwiched therebetween. Further, in the case where a CMOS circuit that needs to suppress off current as low as possible is used in the driver circuit, the N-channel TFT forming the CMOS circuit is
It preferably has an OV region.
【0122】なお、実際には図11(B)の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)や透光性のシーリング
材でパッケージング(封入)することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置したりする
とOLED素子の信頼性が向上する。When the state shown in FIG. 11 (B) is completed, a protective film (laminate film, ultraviolet curable resin film, etc.) having high airtightness and little degassing and a transparent film are provided so as not to be further exposed to the outside air. It is preferable to perform packaging (encapsulation) with an optical sealing material. At that time, the reliability of the OLED element is improved by making the inside of the sealing material an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.
【0123】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ(フレキシブルプリントサーキット:FPC)を取
り付けて製品として完成する。When the airtightness is improved by a process such as packaging, a connector (flexible printed circuit: FPC) for connecting a terminal routed from an element or a circuit formed on a substrate to an external signal terminal. Is attached to complete the product.
【0124】また、本実施例で示す工程に従えば、OL
ED表示装置の作製に必要なフォトマスクの数を抑える
ことが出来る。その結果、工程を短縮し、製造コストの
低減及び歩留まりの向上に寄与することが出来る。According to the process shown in this embodiment, the OL
The number of photomasks required for manufacturing the ED display device can be suppressed. As a result, the process can be shortened, the manufacturing cost can be reduced, and the yield can be improved.
【0125】なお、上述の表示装置の作製工程は、P型
のTFTの形成工程を除くことによって、N型のTFT
のみで構成される、単極性のTFTを用いた表示装置の
作製工程に適用することができる。In the manufacturing process of the display device described above, the N-type TFT is removed by omitting the forming process of the P-type TFT.
The present invention can be applied to a manufacturing process of a display device using a unipolar TFT, which is configured by only.
【0126】また、作製工程は、これに限定されない。
表示装置を構成するTFTの構造もトップゲート型に限
定されず、ボトムゲート型、デュアルゲート型であって
も良い。また、本実施例は、OLED素子を用いた表示
装置のみならず、他の発光素子を用いた表示装置にも適
応可能である。The manufacturing process is not limited to this.
The structure of the TFT constituting the display device is not limited to the top gate type, and may be the bottom gate type or the dual gate type. Further, the present embodiment is applicable not only to the display device using the OLED element but also to the display device using other light emitting elements.
【0127】[実施例4]本実施例では、本発明のOLE
D表示装置を作製した例について、図12を用いて説明
する。Example 4 In this example, the OLE of the present invention is used.
An example of manufacturing a D display device will be described with reference to FIGS.
【0128】図12(A)は、OLED表示装置の上面
図であり、図12(B)は、図12(A)のA−A’に
おける断面図、図12(C)は図12(A)のB−B’
における断面図である。FIG. 12A is a top view of the OLED display device, FIG. 12B is a sectional view taken along the line AA ′ in FIG. 12A, and FIG. 12C is FIG. ) BB '
FIG.
【0129】基板4001上に設けられた画素部400
2と、ソース信号線駆動回路4003と、第1及び第2
のゲート信号線駆動回路4004a、bとを囲むように
して、シール材4009が設けられている。また画素部
4002と、ソース信号線駆動回路4003と、第1及
び第2のゲート信号線駆動回路4004a、bとの上に
シーリング材4008が設けられている。よって画素部
4002と、ソース信号線駆動回路4003と、第1及
び第2のゲート信号線駆動回路4004a、bとは、基
板4001とシール材4009とシーリング材4008
とによって、充填材4210で密封されている。Pixel portion 400 provided on substrate 4001
2, source signal line driver circuit 4003, first and second
A sealing material 4009 is provided so as to surround the gate signal line driver circuits 4004a and 4004b. Further, a sealing material 4008 is provided over the pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b. Therefore, the pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b include the substrate 4001, the sealant 4009, and the sealant 4008.
And are sealed with a filling material 4210.
【0130】また基板4001上に設けられた画素部4
002と、ソース信号線駆動回路4003と、第1及び
第2のゲート信号線駆動回路4004a、bとは、複数
のTFTを有している。図12(B)では代表的に、下
地膜4010上に形成された、ソース信号線駆動回路4
003に含まれる駆動TFT(但し、ここではNチャネ
ル型TFTとPチャネル型TFTを図示する)4201
及び画素部4002に含まれる画素TFT(OLED素
子へドレイン電流を入力するTFT)4202を図示し
た。Further, the pixel portion 4 provided on the substrate 4001
002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b include a plurality of TFTs. In FIG. 12B, typically, the source signal line driver circuit 4 formed over the base film 4010.
Drive TFT included in 003 (however, N-channel type TFT and P-channel type TFT are shown here) 4201
A pixel TFT (TFT for inputting a drain current to the OLED element) 4202 included in the pixel portion 4002 is illustrated.
【0131】本実施例では、駆動TFT4201には公
知の方法で作製されたPチャネル型TFT及びNチャネ
ル型TFTが用いられ、TFT4202には公知の方法
で作製されたPチャネル型TFTが用いられる。In this embodiment, a P-channel type TFT and an N-channel type TFT manufactured by a known method are used as the driving TFT 4201, and a P-channel type TFT manufactured by a known method is used as the TFT 4202.
【0132】駆動TFT4201及びTFT4202上
には層間絶縁膜(平坦化膜)4301が形成され、その
上にTFT4202のドレイン領域と電気的に接続する
画素電極(陽極)4203が形成される。画素電極42
03としては仕事関数の大きい透明導電膜が用いられ
る。透明導電膜としては、酸化インジウムと酸化スズと
の化合物、酸化インジウムと酸化亜鉛との化合物、酸化
亜鉛、酸化スズまたは酸化インジウムを用いることがで
きる。また、前記透明導電膜にガリウムを添加したもの
を用いても良い。An interlayer insulating film (planarizing film) 4301 is formed on the driving TFT 4201 and the TFT 4202, and a pixel electrode (anode) 4203 electrically connected to the drain region of the TFT 4202 is formed thereon. Pixel electrode 42
As 03, a transparent conductive film having a large work function is used. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide or indium oxide can be used. Moreover, you may use what added gallium to the said transparent conductive film.
【0133】そして、画素電極4203の上には絶縁膜
4302が形成され、絶縁膜4302は画素電極420
3の上に開口部が形成されている。この開口部におい
て、画素電極4203の上にはOLED層4204が形
成される。OLED層4204は公知の有機材料または
無機材料を用いることができる。また、有機材料には低
分子系(モノマー系)材料と高分子系(ポリマー系)材
料があるがどちらを用いても良い。An insulating film 4302 is formed on the pixel electrode 4203, and the insulating film 4302 forms the pixel electrode 420.
3, an opening is formed on the upper part. An OLED layer 4204 is formed on the pixel electrode 4203 in this opening. A known organic material or inorganic material can be used for the OLED layer 4204. Further, the organic material includes a low molecular weight (monomer type) material and a high molecular weight (polymer type) material, but either may be used.
【0134】OLED層4204の形成方法は公知の蒸
着技術もしくは塗布法技術を用いれば良い。また、OL
ED層の構造は正孔注入層、正孔輸送層、発光層、電子
輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。As a method of forming the OLED layer 4204, a known vapor deposition technique or coating technique may be used. Also, OL
The structure of the ED layer may be a laminated structure or a single layer structure by freely combining a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer or an electron injection layer.
【0135】OLED層4204の上には遮光性を有す
る導電膜(代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜)からなる陰極4205が形成される。また、陰極4
205とOLED層4204の界面に存在する水分や酸
素は極力排除しておくことが望ましい。従って、OLE
D層4204を窒素または希ガス雰囲気で形成し、酸素
や水分に触れさせないまま陰極4205を形成するとい
った工夫が必要である。本実施例ではマルチチャンバー
方式(クラスターツール方式)の成膜装置を用いること
で上述のような成膜を可能とする。そして陰極4205
には所定の電圧が与えられている。A cathode 4205 made of a conductive film having a light-shielding property (typically, a conductive film containing aluminum, copper or silver as a main component or a laminated film of these and another conductive film) is provided on the OLED layer 4204. It is formed. Also, the cathode 4
It is desirable to remove water and oxygen existing at the interface between 205 and the OLED layer 4204 as much as possible. Therefore, OLE
It is necessary to devise that the D layer 4204 is formed in a nitrogen or rare gas atmosphere and the cathode 4205 is formed without being exposed to oxygen or moisture. In the present embodiment, the above-described film formation is possible by using a multi-chamber type (cluster tool type) film forming apparatus. And the cathode 4205
Is applied with a predetermined voltage.
【0136】以上のようにして、画素電極(陽極)42
03、OLED層4204及び陰極4205からなるO
LED素子4303が形成される。そしてOLED素子
4303を覆うように、絶縁膜4302上に保護膜42
09が形成されている。保護膜4209は、OLED素
子4303に酸素や水分等が入り込むのを防ぐのに効果
的である。As described above, the pixel electrode (anode) 42
03, an OLED layer 4204 and a cathode 4205
The LED element 4303 is formed. Then, the protective film 42 is formed on the insulating film 4302 so as to cover the OLED element 4303.
09 are formed. The protective film 4209 is effective in preventing oxygen, moisture, and the like from entering the OLED element 4303.
【0137】4005aは電源供給線に接続された引き
回し配線であり、TFT4201のソース領域に電気的
に接続されている。引き回し配線4005aはシール材
4009と基板4001との間を通り、異方導電性フィ
ルム4300を介してFPC4006が有するFPC用
配線4333に電気的に接続される。Reference numeral 4005a is a lead wiring connected to the power supply line, and is electrically connected to the source region of the TFT 4201. The lead wiring 4005a passes between the sealing material 4009 and the substrate 4001 and is electrically connected to the FPC wiring 4333 included in the FPC 4006 through the anisotropic conductive film 4300.
【0138】シーリング材4008としては、ガラス
材、金属材(代表的にはステンレス材)、セラミックス
材、プラスチック材(プラスチックフィルムも含む)を
用いることができる。プラスチック材としては、FRP
(Fiberglass−Reinforced Pl
astics)板、PVF(ポリビニルフルオライド)
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。As the sealing material 4008, a glass material, a metal material (typically a stainless material), a ceramic material, and a plastic material (including a plastic film) can be used. As a plastic material, FRP
(Fiberglass-Reinforced Pl
astics) plate, PVF (polyvinyl fluoride)
A film, mylar film, polyester film or acrylic resin film can be used. Alternatively, a sheet having a structure in which an aluminum foil is sandwiched between PVF films or mylar films can be used.
【0139】但し、OLED素子からの光の放射方向が
カバー材側に向かう場合にはカバー材は透明でなければ
ならない。その場合には、ガラス板、プラスチック板、
ポリエステルフィルムまたはアクリルフィルムのような
透明物質を用いる。However, when the emission direction of light from the OLED element is toward the cover material side, the cover material must be transparent. In that case, glass plate, plastic plate,
A transparent material such as polyester film or acrylic film is used.
【0140】また、充填材4210としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、PVC(ポリビニルク
ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、PVB(ポリビニルブチラル)またはE
VA(エチレンビニルアセテート)を用いることができ
る。本実施例では充填材として窒素を用いた。Further, as the filler 4210, an ultraviolet curable resin or a thermosetting resin can be used in addition to an inert gas such as nitrogen or argon, and PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicone can be used. Resin, PVB (polyvinyl butyral) or E
VA (ethylene vinyl acetate) can be used. In this example, nitrogen was used as the filler.
【0141】また充填材4210を吸湿性物質(好まし
くは酸化バリウム)もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材4008の基板400
1側の面に凹部4007を設けて吸湿性物質または酸素
を吸着しうる物質4207を配置する。そして、吸湿性
物質または酸素を吸着しうる物質4207が飛び散らな
いように、凹部カバー材4208によって吸湿性物質ま
たは酸素を吸着しうる物質4207は凹部4007に保
持されている。なお凹部カバー材4208は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質4207は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
4207を設けることで、OLED素子4303の劣化
を抑制できる。In order to expose the filler 4210 to a hygroscopic substance (preferably barium oxide) or a substance capable of adsorbing oxygen, the substrate 400 of the sealing material 4008 is used.
A concave portion 4007 is provided on the surface on the first side, and a hygroscopic substance or a substance 4207 capable of adsorbing oxygen is arranged. The hygroscopic substance or the substance 4207 capable of adsorbing oxygen is held by the recessed cover material 4208 in the recess 4007 so that the hygroscopic substance or the substance 4207 capable of adsorbing oxygen does not scatter. Note that the recess cover material 4208 has a fine mesh shape and has a structure in which air and moisture can pass through and a hygroscopic substance or a substance that can adsorb oxygen 4207 cannot pass through. By providing the hygroscopic substance or the substance 4207 capable of adsorbing oxygen, deterioration of the OLED element 4303 can be suppressed.
【0142】図12(C)に示すように、画素電極42
03が形成されると同時に、引き回し配線4005a上
に接するように導電性膜4203aが形成される。As shown in FIG. 12C, the pixel electrode 42
At the same time that 03 is formed, a conductive film 4203a is formed so as to be in contact with the lead wiring 4005a.
【0143】また、異方導電性フィルム4300は導電
性フィラー4300aを有している。基板4001とF
PC4006とを熱圧着することで、基板4001上の
導電性膜4203aとFPC4006上のFPC用配線
4333とが、導電性フィラー4300aによって電気
的に接続される。また、本実施例は、OLED素子を用
いた表示装置のみならず、他の発光素子を用いた表示装
置にも適応可能である。The anisotropic conductive film 4300 has a conductive filler 4300a. Substrate 4001 and F
By thermocompression bonding with the PC 4006, the conductive film 4203a on the substrate 4001 and the FPC wiring 4333 on the FPC 4006 are electrically connected by the conductive filler 4300a. Further, the present embodiment is applicable not only to the display device using the OLED element but also to the display device using other light emitting elements.
【0144】[実施例5]図13に本発明のOLED表示
装置の画素の構成を示す断面図を示す。なお、本実施例
では、OLED表示装置の画素を構成する素子として、
OLED素子及びOLED素子にドレイン電流を流すT
FTのみを示す。[Embodiment 5] FIG. 13 is a sectional view showing the structure of a pixel of an OLED display device of the present invention. In addition, in the present embodiment, as an element constituting a pixel of the OLED display device,
T for flowing a drain current through the OLED element and the OLED element
Only FT is shown.
【0145】図13(A)において、画素基板1600
上に、TFT1601が形成されている。TFT160
1は、第1のゲート電極1603aと、第2のゲート電
極1603bと、第1のゲート電極と第2のゲート電極
の間に、絶縁膜1602及び絶縁膜1605を介して挟
まれた、チャネル形成領域1604bとを有する、デュ
アルゲート型TFTである。TFT1601のソース領
域とドレイン領域は、一方は1604a、もう一方は1
604cである。TFT1601が形成された後、層間
膜1606が形成される。In FIG. 13A, the pixel substrate 1600
A TFT 1601 is formed on the top. TFT 160
1 denotes a channel formation in which a first gate electrode 1603a, a second gate electrode 1603b, and an insulating film 1602 and an insulating film 1605 are sandwiched between the first gate electrode and the second gate electrode. A dual-gate TFT having a region 1604b. One of the source region and the drain region of the TFT 1601 is 1604a and the other is 1604a.
604c. After the TFT 1601 is formed, the interlayer film 1606 is formed.
【0146】なお、TFT1601としては、図に示し
た構成に限定されず、公知の構成のTFTを自由に用い
ることができる。Note that the TFT 1601 is not limited to the structure shown in the figure, and a TFT having a known structure can be used freely.
【0147】次に、ITO等を代表とする透明導電膜を
成膜し、所望の形状にパターニングして、画素電極16
08を形成する。ここで、画素電極1608は、陽極で
ある。層間膜1606に、TFT1601のソース領域
及びドレイン領域、1604a、1604cに達するコ
ンタクトホールを形成し、Ti、Tiを含むAlおよび
Tiでなる積層膜を成膜し、所望の形状にパターニング
して、配線1607及び配線1609を形成する。配線
1609を、画素電極1608と接触させることによっ
て、導通をとっている。Next, a transparent conductive film typified by ITO or the like is formed, patterned into a desired shape, and the pixel electrode 16 is formed.
08 is formed. Here, the pixel electrode 1608 is an anode. In the interlayer film 1606, contact holes reaching the source region and the drain region of the TFT 1601, 1604a and 1604c are formed, and a laminated film of Ti and Al containing Ti and Ti is formed and patterned into a desired shape to form wiring. 1607 and the wiring 1609 are formed. The wiring 1609 is brought into contact with the pixel electrode 1608 to be electrically connected.
【0148】続いて、アクリル等の有機樹脂材料等でな
る絶縁膜を形成し、OLED素子1614の画素電極1
608に対応する位置に開口部を形成して絶縁膜161
0を形成する。ここで、開口部の側壁の段差に起因する
OLED層の劣化、段切れ等の問題を回避するため、開
口部は、十分になだらかなテーパー形状の側壁を有する
ように形成する。Subsequently, an insulating film made of an organic resin material such as acrylic is formed, and the pixel electrode 1 of the OLED element 1614 is formed.
An opening is formed at a position corresponding to 608 to form an insulating film 161.
Form 0. Here, in order to avoid problems such as deterioration of the OLED layer and step breakage due to steps on the side wall of the opening, the opening is formed to have a sufficiently gentle tapered side wall.
【0149】次に、OLED層1611を形成した後、
OLED素子1614の対向電極(陰極)1612を、
2[nm]以下の厚さのセシウム(Cs)膜及び10[nm]以下
の厚さの銀(Ag)膜を順に成膜した積層膜によって形成
する。OLED素子1614の対向電極1612の膜厚
を極めて薄くすることにより、OLED層1611で発
生した光は対向電極1612を透過して、画素基板16
00とは逆の方向に出射される。次いで、OLED素子
1614の保護を目的として、保護膜1613を成膜す
る。Next, after forming the OLED layer 1611,
The counter electrode (cathode) 1612 of the OLED element 1614 is
It is formed by a laminated film in which a cesium (Cs) film having a thickness of 2 [nm] or less and a silver (Ag) film having a thickness of 10 [nm] or less are sequentially formed. By making the counter electrode 1612 of the OLED element 1614 extremely thin, the light generated in the OLED layer 1611 passes through the counter electrode 1612 and the pixel substrate 16
The light is emitted in the direction opposite to 00. Next, a protective film 1613 is formed for the purpose of protecting the OLED element 1614.
【0150】このように、画素基板1600とは逆の方
向に光を放射する表示装置の場合、OLED素子161
4に対して、画素基板1600側に形成された、TFT
1601をはじめとする素子を介して、OLED素子1
614の発光を視認する必要が無いため、開口率を大き
くすることが可能である。As described above, in the case of a display device that emits light in the direction opposite to that of the pixel substrate 1600, the OLED element 161 is used.
4, the TFT formed on the pixel substrate 1600 side
OLED element 1 through elements including 1601
Since it is not necessary to visually check the light emission of 614, the aperture ratio can be increased.
【0151】なお、画素電極1608の材料として、T
iN等を用い、画素電極を陰極とし、対向電極1612
をITO等を代表とする透明導電膜を用いて形成し、陽
極とする。こうして、陽極側から画素基板1600とは
逆の方向に、OLED層1611が発光した光を放射す
る構成としてもよい。As a material of the pixel electrode 1608, T
iN or the like is used, the pixel electrode is used as a cathode, and the counter electrode 1612 is used.
Is formed using a transparent conductive film typified by ITO or the like to serve as an anode. In this way, the light emitted from the OLED layer 1611 may be emitted from the anode side in the opposite direction to the pixel substrate 1600.
【0152】図13(B)は、図13(A)と異なる構
成のOLED素子を有する画素の構成を示す断面図であ
る。FIG. 13B is a sectional view showing the structure of a pixel having an OLED element having a structure different from that of FIG. 13A.
【0153】図13(B)において、図13(A)と同
じ部分は同じ符号を用いて説明する。In FIG. 13B, the same parts as those in FIG. 13A will be described using the same reference numerals.
【0154】図13(B)において、TFT1601を
形成し、層間膜1606を形成するまでは、図13
(A)で示した構成と同様に作成することができる。13B, the TFT 1601 is formed and the interlayer film 1606 is formed until the TFT 1601 is formed.
It can be created in the same manner as the configuration shown in (A).
【0155】次に、層間膜1606に、TFT1601
のソース領域及びドレイン領域、1604a、1604
cに達するコンタクトホールを形成する。その後、T
i、Tiを含むAlおよびTiでなる積層膜を成膜し、
続いて、ITO等を代表とする透明導電膜を成膜する。
Ti、Tiを含むAlおよびTiでなる積層膜と、IT
O等を代表とする透明導電膜とを、所望の形状にパター
ニングして、1607及び1608bによって構成され
る配線1621と、配線1619と、画素電極1620
を形成する。画素電極1620がOLED素子1624
の陽極に相当する。Next, the TFT 1601 is formed on the interlayer film 1606.
Source and drain regions, 1604a, 1604
A contact hole reaching c is formed. Then T
forming a laminated film of Al and Ti including i and Ti,
Then, a transparent conductive film typified by ITO or the like is formed.
Ti, a laminated film made of Al containing Ti and Ti, and IT
A transparent conductive film typified by O or the like is patterned into a desired shape to form a wiring 1621 composed of 1607 and 1608b, a wiring 1619, and a pixel electrode 1620.
To form. The pixel electrode 1620 is the OLED element 1624.
Corresponding to the anode of.
【0156】続いて、アクリル等の有機樹脂材料等でな
る絶縁膜を形成し、OLED素子1624の画素電極1
620に対応する位置に開口部を形成して絶縁膜161
0を形成する。ここで、開口部の側壁の段差に起因する
OLED層の劣化、段切れ等の問題を回避するため、開
口部は、十分になだらかなテーパー形状の側壁を有する
ように形成する。Subsequently, an insulating film made of an organic resin material such as acrylic is formed, and the pixel electrode 1 of the OLED element 1624 is formed.
An opening is formed at a position corresponding to 620 to form the insulating film 161.
Form 0. Here, in order to avoid problems such as deterioration of the OLED layer and step breakage due to steps on the side wall of the opening, the opening is formed to have a sufficiently gentle tapered side wall.
【0157】次に、OLED層1611を形成した後、
OLED素子1624の対向電極(陰極)1612を、
2[nm]以下の厚さのセシウム(Cs)膜及び10[nm]以下
の厚さの銀(Ag)膜を順に成膜した積層膜によって形成
する。OLED素子1624の対向電極1612の膜厚
を極めて薄くすることにより、OLED層1611で発
生した光は対向電極1612を透過して、画素基板16
00とは逆の方向に出射される。次いで、OLED素子
1624の保護を目的として、保護膜1613を成膜す
る。Next, after forming the OLED layer 1611,
The counter electrode (cathode) 1612 of the OLED element 1624 is
It is formed by a laminated film in which a cesium (Cs) film having a thickness of 2 [nm] or less and a silver (Ag) film having a thickness of 10 [nm] or less are sequentially formed. By making the film thickness of the counter electrode 1612 of the OLED element 1624 extremely thin, the light generated in the OLED layer 1611 passes through the counter electrode 1612 and the pixel substrate 16
The light is emitted in the direction opposite to 00. Next, a protective film 1613 is formed for the purpose of protecting the OLED element 1624.
【0158】このように、画素基板1600とは逆の方
向に光を放射する表示装置の場合、OLED素子162
4に対して、画素基板1600側に形成された、TFT
1601をはじめとする素子を介して、OLED素子1
624の発光を視認する必要が無いため、開口率を大き
くすることが可能である。As described above, in the case of a display device that emits light in the direction opposite to that of the pixel substrate 1600, the OLED element 162 is used.
4, the TFT formed on the pixel substrate 1600 side
OLED element 1 through elements including 1601
Since it is not necessary to visually check the light emission of 624, the aperture ratio can be increased.
【0159】なお、画素電極1620及び配線1621
の材料として、TiN等を用い、画素電極を陰極とし、
対向電極1612をITO等を代表とする透明導電膜を
用いて形成し、陽極とする。こうして、陽極側から、画
素基板1600とは逆の方向に、OLED層1611が
発光した光を放射する構成としてもよい。It should be noted that the pixel electrode 1620 and the wiring 1621.
TiN or the like is used as the material of
The counter electrode 1612 is formed using a transparent conductive film typified by ITO or the like to serve as an anode. In this way, light emitted from the OLED layer 1611 may be emitted from the anode side in a direction opposite to that of the pixel substrate 1600.
【0160】この場合、本発明の表示装置の画素が有す
る、OLED素子に電流を流すTFTは、N型で構成す
ることが必要である。In this case, it is necessary for the TFT of the pixel of the display device of the present invention to pass a current through the OLED element to be of N type.
【0161】図13(B)で示した構成の画素は、図1
3(A)で示した構成の画素と比較して、TFTのソー
ス領域またはドレイン領域と接続される配線1619
と、画素電極1620を、共通のフォトマスクを用いて
パターニン形成することができるため、作成工程におい
て必要となるフォトマスクの削減及び工程の簡略化が可
能となる。また、本実施例は、OLED素子を用いた表
示装置のみならず、他の発光素子を用いた表示装置にも
適応可能である。The pixel having the structure shown in FIG.
As compared with the pixel having the structure shown in FIG. 3A, a wiring 1619 connected to the source region or the drain region of the TFT
Since the pixel electrode 1620 can be patterned using a common photomask, the number of photomasks required in the manufacturing process can be reduced and the process can be simplified. Further, the present embodiment is applicable not only to the display device using the OLED element but also to the display device using other light emitting elements.
【0162】[実施例6]本発明において、三重項励起子
からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることがで
きる。これにより、発光素子の低消費電力化、長寿命
化、および軽量化が可能になる。[Example 6] In the present invention, by using an organic light emitting material that can utilize phosphorescence from triplet excitons for light emission, external emission quantum efficiency can be dramatically improved. As a result, it is possible to reduce the power consumption of the light emitting element, extend the life of the light emitting element, and reduce the weight thereof.
【0163】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)Here, a report is presented in which triplet excitons are used to improve the external emission quantum efficiency. (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo, 1991) p.437.)
【0164】上記の論文により報告された有機発光材料
(クマリン色素)の分子式を以下に示す。Organic light emitting materials reported by the above papers
The molecular formula of (coumarin dye) is shown below.
【0165】[0165]
【化1】 [Chemical 1]
【0166】(M.A.Baldo, D.F.O’Brien, Y.You, A.Sho
ustikov, S.Sibley, M.E.Thompson,S.R.Forrest, Natur
e 395 (1998) p.151.)(MA Baldo, DFO'Brien, Y.You, A.Sho
ustikov, S. Sibley, METhompson, SRForrest, Natur
e 395 (1998) p.151.)
【0167】上記の論文により報告された有機発光材料
(Pt錯体)の分子式を以下に示す。Organic light emitting materials reported by the above papers
The molecular formula of (Pt complex) is shown below.
【0168】[0168]
【化2】 [Chemical 2]
【0169】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)(MA Baldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【0170】上記の論文により報告された有機発光材料
(Ir錯体)の分子式を以下に示す。Organic light emitting materials reported by the above papers
The molecular formula of (Ir complex) is shown below.
【0171】[0171]
【化3】 [Chemical 3]
【0172】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。As described above, if the phosphorescence emission from the triplet excitons can be utilized, it is possible in principle to realize the external emission quantum efficiency that is 3 to 4 times higher than that when the fluorescence emission from the singlet excitons is used. .
【0173】[実施例7]OLED素子をはじめとした発
光素子を用いた表示装置は自発光型であるため、液晶デ
ィスプレイに比べ、明るい場所での視認性に優れ、視野
角が広い。従って、様々な電子機器の表示部に用いるこ
とができる。[Embodiment 7] Since a display device using a light emitting element such as an OLED element is a self-luminous type, it has better visibility in a bright place and a wider viewing angle than a liquid crystal display. Therefore, it can be used for a display unit of various electronic devices.
【0174】本発明が適用可能な電子機器の例として、
ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレ
イ(ヘッドマウントディスプレイ)、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコン
ポ等)、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等)、記録媒体を備えた
画像再生装置(具体的にはDigital Versatile Disc(DV
D)等の記録媒体を再生し、その画像を表示しうるディ
スプレイを備えた装置)などが挙げられる。特に、斜め
方向から画面を見る機会が多い携帯情報端末は、視野角
の広さが重要視されるため、発光装置を用いることが望
ましい。それら電子機器の具体例を図14に示す。As an example of electronic equipment to which the present invention is applicable,
Video cameras, digital cameras, goggle-type displays (head-mounted displays), navigation systems, sound reproduction devices (car audio, audio components, etc.), notebook personal computers, game devices, personal digital assistants (mobile computers, mobile phones,
An image reproducing device provided with a recording medium such as a portable game machine or an electronic book (specifically, Digital Versatile Disc (DV)
D) and other recording media, and a device equipped with a display capable of displaying the image). In particular, for a portable information terminal that often sees the screen from an oblique direction, since a wide viewing angle is important, it is preferable to use a light emitting device. Specific examples of those electronic devices are shown in FIGS.
【0175】図14(A)はディスプレイ装置であり、筐
体3001、支持台3002、表示部3003、スピー
カー部3004、ビデオ入力端子3005等を含む。本
発明は表示部3003に用いることができる。発光装置
は自発光型であるためバックライトが必要なく、液晶デ
ィスプレイよりも薄い表示部とすることができる。な
お、ディスプレイ装置は、パソコン用、TV放送受信
用、広告表示用などの全てのディスプレイ装置が含まれ
る。FIG. 14A shows a display device, which includes a housing 3001, a supporting base 3002, a display portion 3003, a speaker portion 3004, a video input terminal 3005, and the like. The present invention can be used in the display portion 3003. Since the light-emitting device is a self-luminous type, it does not require a backlight and can have a thinner display portion than a liquid crystal display. The display device includes all display devices for personal computers, TV broadcast reception, advertisement display, and the like.
【0176】図14(B)はデジタルスチルカメラであ
り、本体3101、表示部3102、受像部3103、
操作キー3104、外部接続ポート3105、シャッタ
ー3106等を含む。本発明は表示部3102に用いる
ことができる。FIG. 14B shows a digital still camera including a main body 3101, a display section 3102, an image receiving section 3103, and
An operation key 3104, an external connection port 3105, a shutter 3106 and the like are included. The present invention can be used in the display portion 3102.
【0177】図14(C)はノート型パーソナルコンピュ
ータであり、本体3201、筐体3202、表示部32
03、キーボード3204、外部接続ポート3205、
ポインティングマウス3206等を含む。本発明は表示
部3203に用いることができる。FIG. 14C shows a laptop personal computer, which has a main body 3201, a housing 3202, and a display section 32.
03, keyboard 3204, external connection port 3205,
A pointing mouse 3206 and the like are included. The present invention can be used in the display portion 3203.
【0178】図14(D)はモバイルコンピュータであ
り、本体3301、表示部3302、スイッチ330
3、操作キー3304、赤外線ポート3305等を含
む。本発明は表示部3302に用いることができる。FIG. 14D shows a mobile computer, which has a main body 3301, a display portion 3302, and a switch 330.
3, operation keys 3304, infrared port 3305 and the like. The present invention can be used in the display portion 3302.
【0179】図14(E)は記録媒体を備えた携帯型の画
像再生装置(具体的にはDVD再生装置)であり、本体3
401、筐体3402、表示部A3403、表示部B3
404、記録媒体(DVD等)読込部3405、操作キー
3406、スピーカー部3407等を含む。表示部A3
403は主として画像情報を表示し、表示部B3404
は主として文字情報を表示するが、本発明はこれら表示
部A、B3403、3404に用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。FIG. 14 (E) shows a portable image reproducing device (specifically, a DVD reproducing device) equipped with a recording medium.
401, housing 3402, display unit A3403, display unit B3
404, a recording medium (DVD or the like) reading unit 3405, operation keys 3406, a speaker unit 3407, and the like. Display A3
403 mainly displays image information, and a display unit B3404
Mainly displays character information, but the present invention can be used in these display portions A, B 3403 and 3404. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.
【0180】図14(F)はゴーグル型ディスプレイ(ヘ
ッドマウントディスプレイ)であり、本体3501、表
示部3502、アーム部3503を含む。本発明は表示
部3502に用いることができる。FIG. 14F shows a goggle type display (head mount display), which includes a main body 3501, a display portion 3502, and an arm portion 3503. The present invention can be used in the display portion 3502.
【0181】図14(G)はビデオカメラであり、本体3
601、表示部3602、筐体3603、外部接続ポー
ト3604、リモコン受信部3605、受像部360
6、バッテリー3607、音声入力部3608、操作キ
ー3609等を含む。本発明は表示部3602に用いる
ことができる。FIG. 14G shows a video camera, which is a main body 3
601, display unit 3602, housing 3603, external connection port 3604, remote control receiving unit 3605, image receiving unit 360
6, a battery 3607, a voice input unit 3608, operation keys 3609, and the like. The present invention can be used in the display portion 3602.
【0182】図14(H)は携帯電話であり、本体370
1、筐体3702、表示部3703、音声入力部370
4、音声出力部3705、操作キー3706、外部接続
ポート3707、アンテナ3708等を含む。本発明は
表示部3703に用いることができる。なお、表示部3
703は黒色の背景に白色の文字を表示することで携帯
電話の消費電流を抑えることができる。FIG. 14H shows a mobile phone, which is a main body 370.
1, housing 3702, display unit 3703, voice input unit 370
4, a voice output unit 3705, operation keys 3706, an external connection port 3707, an antenna 3708, and the like. The present invention can be used in the display portion 3703. The display unit 3
703 displays white characters on a black background, so that the current consumption of the mobile phone can be suppressed.
【0183】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型もしくはリア型のプロジェクター
に用いることも可能となる。If the emission brightness of the organic light-emitting material becomes higher in the future, it is possible to magnify and project the output light containing image information with a lens or the like and use it for a front-type or rear-type projector.
【0184】また、上記電子機器はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて配
信された情報を表示することが多くなり、特に動画情報
を表示する機会が増してきている。有機発光材料の応答
速度は非常に高いため、発光装置は動画表示に好まし
い。[0184] Further, the above electronic devices are the Internet and C
Information distributed through electronic communication lines such as ATV (cable television) is often displayed, and in particular, opportunities for displaying moving image information are increasing. Since the response speed of the organic light emitting material is very high, the light emitting device is suitable for displaying moving images.
【0185】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。Since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is as small as possible. Therefore, when a light emitting device is used in a display unit mainly for character information such as a mobile information terminal, a mobile phone or a sound reproducing device, it is driven so that the character information is formed in the light emitting portion with the non-light emitting portion as the background. It is desirable to do.
【0186】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例1〜6に示した
いずれの構成の発光装置を用いても良い。また、本実施
例は、OLED素子を用いた表示装置のみならず、他の
発光素子を用いた表示装置にも適応可能である。As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in all fields. Further, the electronic apparatus of this embodiment may use the light emitting device having any of the configurations shown in Embodiments 1 to 6. Further, the present embodiment is applicable not only to the display device using the OLED element but also to the display device using other light emitting elements.
【0187】[0187]
【発明の効果】前述したように本発明では表示装置の基
板上にOLED素子に電流または電圧を供給する電源回
路を内蔵することによって、表示装置の部品点数の削
減、実装面積の削減、消費電力の削減が可能になる。ま
た、本発明は、OLED素子を用いた表示装置のみなら
ず、他の発光素子を用いた表示装置にも適応可能であ
り、上記の効果を得ることが可能である。As described above, according to the present invention, the power supply circuit for supplying the current or voltage to the OLED element is built in the substrate of the display device, thereby reducing the number of parts of the display device, the mounting area, and the power consumption. Can be reduced. Further, the present invention can be applied not only to a display device using an OLED element but also to a display device using another light emitting element, and the above effects can be obtained.
【図1】 本発明の表示装置の構成を示すブロック
図。FIG. 1 is a block diagram showing a configuration of a display device of the present invention.
【図2】 従来の表示装置の構成を示すブロック図。FIG. 2 is a block diagram showing a configuration of a conventional display device.
【図3】 従来の表示装置の画素の回路構成を示す
図。FIG. 3 is a diagram showing a circuit configuration of a pixel of a conventional display device.
【図4】 従来の表示装置の画素の駆動方法を示すタ
イミングチャートを示す図。FIG. 4 is a diagram showing a timing chart showing a driving method of a pixel of a conventional display device.
【図5】 従来の表示装置の画素の駆動方法を示すタ
イミングチャートを示す図。FIG. 5 is a diagram showing a timing chart showing a pixel driving method of a conventional display device.
【図6】 本発明の表示装置に内蔵する電源回路を示
す図FIG. 6 is a diagram showing a power supply circuit incorporated in the display device of the present invention.
【図7】 本発明の表示装置に内蔵する電源回路を示
す図FIG. 7 shows a power supply circuit incorporated in a display device of the present invention.
【図8】 本発明の表示装置の構成を示すブロック図FIG. 8 is a block diagram showing a configuration of a display device of the present invention.
【図9】 本発明の表示装置の作製工程を示す図。9A to 9C are diagrams showing manufacturing steps of a display device of the present invention.
【図10】 本発明の表示装置の作製工程を示す図。FIG. 10 is a diagram showing a manufacturing process of a display device of the present invention.
【図11】 本発明の表示装置の作製工程を示す図。FIG. 11 is a diagram showing a manufacturing process of a display device of the present invention.
【図12】 本発明の表示装置の外観を示す上面図及び
断面図。12A and 12B are a top view and a cross-sectional view illustrating an appearance of a display device of the present invention.
【図13】 本発明の表示装置の画素の構成を示す断面
図。FIG. 13 is a cross-sectional view showing a structure of a pixel of a display device of the present invention.
【図14】 本発明が適用可能な電子機器の例を示す
図。FIG. 14 illustrates examples of electronic devices to which the present invention can be applied.
Claims (20)
と複数のゲート信号線がマトリクス状に配置され、前記
画素はOLED素子を有する表示装置において、前記O
LED素子に電流または電圧を与え発光をさせる電源回
路を基板上に形成したことを特徴とする表示装置。1. A display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have OLED elements.
A display device characterized in that a power supply circuit for applying current or voltage to an LED element to emit light is formed on a substrate.
と複数のゲート信号線がマトリクス状に配置され、前記
画素は赤色、緑色、青色に発光するOLED素子を有す
る表示装置において、赤色、緑色、青色ごとの前記OL
ED素子に電流または電圧を与え発光をさせる電源回路
を基板上に形成したことを特徴とする表示装置。2. A display device having a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines arranged in a matrix on a substrate, wherein the pixels have red, green, and blue OLED elements. OL for each of green, green and blue
A display device characterized in that a power supply circuit for applying current or voltage to an ED element to emit light is formed on a substrate.
と複数のゲート信号線がマトリクス状に配置され、前記
画素はOLED素子を有する表示装置において、前記O
LED素子に電流または電圧を与え発光をさせる電源回
路を基板上に形成し、且つ前記電源回路は演算増幅器を
用いた電源回路であることを特徴とする表示装置。3. A display device in which a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have OLED elements.
A display device characterized in that a power supply circuit for applying current or voltage to an LED element to emit light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
と複数のゲート信号線がマトリクス状に配置され、前記
画素は赤色、緑色、青色に発光するOLED素子を有す
る表示装置において、赤色、緑色、青色ごとの前記OL
ED素子に電流または電圧を与え発光をさせる電源回路
を基板上に形成し、且つ前記電源回路は演算増幅器を用
いた電源回路であることを特徴とする表示装置。4. A display device having a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines arranged in a matrix on a substrate, wherein the pixels have red, green, and blue OLED elements. OL for each of green, green and blue
A display device, wherein a power supply circuit for applying a current or a voltage to an ED element to emit light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
LED素子はカソードを共通としており、且つ電源回路
の出力はソース接地Pチャネル型トランジスタで構成さ
れていることを特徴とする表示装置。5. The O according to claim 3 or 4,
The display device is characterized in that the LED element has a common cathode, and the output of the power supply circuit is composed of a source-grounded P-channel transistor.
LED素子はアノードを共通としており、且つ電源回路
の出力はソース接地Nチャネル型トランジスタで構成さ
れていることを特徴とする表示装置。6. The O according to claim 3 or 4,
A display device characterized in that the LED elements have a common anode, and the output of the power supply circuit is composed of a source grounded N-channel transistor.
路内の最高電位と出力電位の差がPチャネル型トランジ
スタのしきい値以下であることを特徴とする表示装置。7. The display device according to claim 5, wherein the difference between the maximum potential and the output potential in the power supply circuit is less than or equal to the threshold value of the P-channel transistor.
路内の最低電位と出力電位の差がNチャネル型トランジ
スタのしきい値以下であることを特徴とする表示装置。8. The display device according to claim 6, wherein the power supply circuit has a difference between a minimum potential and an output potential in the power supply circuit which is equal to or less than a threshold value of an N-channel transistor.
と複数のゲート信号線がマトリクス状に配置され、前記
画素は赤色、緑色、青色に発光するOLED素子を有す
る表示装置において、前記赤色、緑色、青色に発光する
OLED素子のうちの2つに電流または電圧を供給する
電源回路を基板上に形成したことを特徴とする表示装
置。9. A display device in which a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have OLED elements that emit red, green and blue light. A display device, wherein a power supply circuit for supplying a current or a voltage to two of the OLED elements that emit red, green, and blue is formed on a substrate.
利用した電子機器。10. An electronic device using any one of claims 1 to 9.
線と複数のゲート信号線がマトリクス状に配置され、前
記画素は発光素子を有する表示装置において、前記発光
素子に電流または電圧を与え発光をさせる電源回路を基
板上に形成したことを特徴とする表示装置。11. A display device in which a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have a light emitting element, and a current or a voltage is applied to the light emitting element. A display device characterized in that a power supply circuit for emitting light is formed on a substrate.
線と複数のゲート信号線がマトリクス状に配置され、前
記画素は赤色、緑色、青色に発光する発光素子を有する
表示装置において、赤色、緑色、青色ごとの前記発光素
子に電流または電圧を与え発光をさせる電源回路を基板
上に形成したことを特徴とする表示装置。12. A display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have a light emitting element that emits red, green, and blue light. A display device is characterized in that a power supply circuit for applying a current or a voltage to the light emitting elements for each of green and blue to emit light is formed on a substrate.
線と複数のゲート信号線がマトリクス状に配置され、前
記画素は発光素子を有する表示装置において、前記発光
素子に電流または電圧を与え発光をさせる電源回路を基
板上に形成し、且つ前記電源回路は演算増幅器を用いた
電源回路であることを特徴とする表示装置。13. A display device having a plurality of pixels, a plurality of source signal lines and a plurality of gate signal lines arranged in a matrix on a substrate, wherein the pixels have a light emitting element, and apply current or voltage to the light emitting element. A display device, wherein a power supply circuit for emitting light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
線と複数のゲート信号線がマトリクス状に配置され、前
記画素は赤色、緑色、青色に発光する発光素子を有する
表示装置において、赤色、緑色、青色ごとの前記発光素
子に電流または電圧を与え発光をさせる電源回路を基板
上に形成し、且つ前記電源回路は演算増幅器を用いた電
源回路であることを特徴とする表示装置。14. A display device in which a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines are arranged in a matrix on a substrate, and the pixels have a light emitting element that emits red, green, and blue light. A display device is characterized in that a power supply circuit for applying current or voltage to the light emitting elements for each of green and blue to emit light is formed on a substrate, and the power supply circuit is a power supply circuit using an operational amplifier.
前記発光素子はカソードを共通としており、且つ電源回
路の出力はソース接地Pチャネル型トランジスタで構成
されていることを特徴とする表示装置。15. The method according to claim 13 or 14,
The display device is characterized in that the light emitting element has a common cathode, and the output of the power supply circuit is composed of a source-grounded P-channel transistor.
前記発光素子はアノードを共通としており、且つ電源回
路の出力はソース接地Nチャネル型トランジスタで構成
されていることを特徴とする表示装置。16. The method according to claim 13 or 14,
The display device is characterized in that the light emitting element has a common anode, and the output of the power supply circuit is composed of a source grounded N-channel transistor.
源回路内の最高電位と出力電位の差がPチャネル型トラ
ンジスタのしきい値以下であることを特徴とする表示装
置。17. The display device according to claim 15, wherein a difference between a maximum potential and an output potential in the power supply circuit is less than or equal to a threshold value of a P-channel type transistor in the power supply circuit.
源回路内の最低電位と出力電位の差がNチャネル型トラ
ンジスタのしきい値以下であることを特徴とする表示装
置。18. The display device according to claim 16, wherein the power supply circuit has a difference between a minimum potential and an output potential in the power supply circuit which is equal to or less than a threshold value of an N-channel transistor.
線と複数のゲート信号線がマトリクス状に配置され、前
記画素は赤色、緑色、青色に発光する発光素子を有する
表示装置において、前記赤色、緑色、青色に発光する発
光素子のうちの2つに電流または電圧を供給する電源回
路を基板上に形成したことを特徴とする表示装置。19. A display device having a plurality of pixels, a plurality of source signal lines, and a plurality of gate signal lines arranged in a matrix on a substrate, wherein the pixels each have a light emitting element that emits red, green, and blue light. A display device, wherein a power supply circuit for supplying a current or a voltage to two of the light emitting elements that emit red, green, and blue is formed on a substrate.
項を利用した電子機器。20. Any one of claims 11 to 19
Electronic equipment using the term.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355259A JP3771215B2 (en) | 2001-12-07 | 2002-12-06 | Power supply circuit, display device and electronic device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-374938 | 2001-12-07 | ||
JP2001374938 | 2001-12-07 | ||
JP2002355259A JP3771215B2 (en) | 2001-12-07 | 2002-12-06 | Power supply circuit, display device and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234188A true JP2003234188A (en) | 2003-08-22 |
JP3771215B2 JP3771215B2 (en) | 2006-04-26 |
Family
ID=27790629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002355259A Expired - Fee Related JP3771215B2 (en) | 2001-12-07 | 2002-12-06 | Power supply circuit, display device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3771215B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7795808B2 (en) | 2006-07-07 | 2010-09-14 | Hitachi Displays, Ltd. | Organic electroluminescent display device having pixel structure and terminal structure |
JP2012256034A (en) * | 2011-05-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | El display device and electronic apparatus |
KR102006674B1 (en) * | 2018-03-05 | 2019-08-02 | 주식회사 라온텍 | Driver having self-test and self-repair function for flat panel display |
JP2022190476A (en) * | 2021-06-14 | 2022-12-26 | レノボ・シンガポール・プライベート・リミテッド | Power supply device |
-
2002
- 2002-12-06 JP JP2002355259A patent/JP3771215B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7795808B2 (en) | 2006-07-07 | 2010-09-14 | Hitachi Displays, Ltd. | Organic electroluminescent display device having pixel structure and terminal structure |
JP2012256034A (en) * | 2011-05-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | El display device and electronic apparatus |
US9954110B2 (en) | 2011-05-13 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device |
KR102006674B1 (en) * | 2018-03-05 | 2019-08-02 | 주식회사 라온텍 | Driver having self-test and self-repair function for flat panel display |
JP2022190476A (en) * | 2021-06-14 | 2022-12-26 | レノボ・シンガポール・プライベート・リミテッド | Power supply device |
JP7344249B2 (en) | 2021-06-14 | 2023-09-13 | レノボ・シンガポール・プライベート・リミテッド | power supply device |
Also Published As
Publication number | Publication date |
---|---|
JP3771215B2 (en) | 2006-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6651587B2 (en) | Display device | |
JP6474433B2 (en) | Display device | |
JP5292452B2 (en) | LIGHT EMITTING DEVICE, MODULE, AND ELECTRONIC DEVICE | |
US8749455B2 (en) | Display device and electronic equipment using the same | |
US6809482B2 (en) | Light emitting device and method of driving the same | |
KR100934396B1 (en) | Display device and electronic device using same | |
JP2001343911A (en) | Electronic device | |
JP2003162254A (en) | Display device and electronic equipment using the display device | |
JP3771215B2 (en) | Power supply circuit, display device and electronic device | |
JP2001356734A (en) | Electronic device and drive method therefor | |
JP5639988B2 (en) | Light emitting device | |
JP2003188389A (en) | Switching element, and display and semiconductor device using it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |