JP2001356734A - Electronic device and drive method therefor - Google Patents

Electronic device and drive method therefor

Info

Publication number
JP2001356734A
JP2001356734A JP2001106823A JP2001106823A JP2001356734A JP 2001356734 A JP2001356734 A JP 2001356734A JP 2001106823 A JP2001106823 A JP 2001106823A JP 2001106823 A JP2001106823 A JP 2001106823A JP 2001356734 A JP2001356734 A JP 2001356734A
Authority
JP
Japan
Prior art keywords
electrically connected
transistor
connection
signal line
current supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001106823A
Other languages
Japanese (ja)
Other versions
JP4798865B2 (en
JP2001356734A5 (en
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001106823A priority Critical patent/JP4798865B2/en
Publication of JP2001356734A publication Critical patent/JP2001356734A/en
Publication of JP2001356734A5 publication Critical patent/JP2001356734A5/ja
Application granted granted Critical
Publication of JP4798865B2 publication Critical patent/JP4798865B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an optoelectronic device having a pixel part of a new structure for improving display defects such as crosstalk, caused by a voltage drop due to wiring resistance of a current supply line in the optoelectronic device. SOLUTION: Attention is paid to the fact that no signal is inputted to a source signal line 106 and a gate signal line 105 for a period that signal writing is not performed from the signal line to a pixel. A current supply line 107 is connected with the source signal line 106 or the gate signal line 105 through a connecting transistor 111 or 112, and the connecting transistor 111 or 112 is brought into conduction by inputting a signal to a connection control line 114 for a sustained period, and the source signal line 106 and the gate signal line 105 are used as a current supply path to an EL element 103.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子装置の構成に
関する。本発明は、特に、絶縁体上に作製される薄膜ト
ランジスタ(TFT)を有するアクティブマトリクス型
電子装置に関する。
The present invention relates to a configuration of an electronic device. The present invention particularly relates to an active matrix electronic device having a thin film transistor (TFT) formed on an insulator.

【0002】[0002]

【従来の技術】近年、LCD(液晶ディスプレイ)に替
わるフラットパネルディスプレイとして、ELディスプ
レイが注目を集めており、活発な研究が行われている。
2. Description of the Related Art In recent years, an EL display has attracted attention as a flat panel display replacing an LCD (liquid crystal display), and active research has been conducted.

【0003】LCDには、駆動方式として大きく分けて
2つのタイプがあった。1つは、STN−LCDなどに
用いられているパッシブマトリクス型であり、もう1つ
は、TFT−LCDなどに用いられているアクティブマ
トリクス型であった。ELディスプレイにおいても、同
様に、大きく分けて2種類の駆動方式がある。1つはパ
ッシブマトリクス型、もう1つがアクティブマトリクス
型である。
There are roughly two types of LCD drive systems. One is a passive matrix type used for STN-LCDs and the like, and the other is an active matrix type used for TFT-LCDs and the like. Similarly, in the EL display, there are roughly two types of driving methods. One is a passive matrix type and the other is an active matrix type.

【0004】パッシブマトリクス型の場合は、EL素子
の上部と下部とに、電極となる配線が配置されている。
そして、その配線に電圧を順に加えて、EL素子に電流
を流すことによって点灯させている。一方、アクティブ
マトリクス型の場合は、各画素にTFTを有し、各画素
内で信号を保持出来るようになっている。
[0004] In the case of the passive matrix type, wirings serving as electrodes are arranged above and below the EL element.
Then, a voltage is sequentially applied to the wiring, and a current is caused to flow through the EL element, thereby lighting the element. On the other hand, in the case of the active matrix type, each pixel has a TFT so that a signal can be held in each pixel.

【0005】ELディスプレイに用いられているアクテ
ィブマトリクス型電子装置の構成例を図19に示す。図
19(A)は全体回路構成図であり、中央に画素部18
53を有している。画素部の左右には、ゲート信号線を
制御するためのゲート信号線側駆動回路1852が配置
されている。これは左右いずれかの片側配置としても良
いが、動作の効率、信頼性等を考慮すると、図19
(A)のように両側配置とするのが望ましい。画素部の
上側には、ソース信号線を制御するためのソース信号線
側駆動回路1851が配置されている。図19(A)の
画素部1853における、1画素分の回路を図19
(B)に示す。図19(B)において、1801は、画
素に信号を書き込む時のスイッチング素子として機能す
るTFT(以下、スイッチング用TFTという)であ
る。1802はEL素子1803に供給する電流を制御
するための素子(電流制御素子)として機能するTFT
(以下、EL駆動用TFTという)である。ここで、T
FTの動作としてソース接地が良いこと、EL素子18
03の製造上の制約などから、EL駆動用TFTにはP
チャネル型を用い、EL素子1803の陽極と電流供給
線1807との間にEL駆動用TFTを配置する方式が
一般的であり、多く採用されている。1804は、ソー
ス信号線1805から入力される信号(電圧)を保持す
るための保持容量である。図19(B)での保持容量1
804の一方の端子は、電流供給線1807に接続され
ているが、専用の配線を用いることもある。スイッチン
グ用TFT1801のゲート端子は、ゲート信号線18
06に、ソース端子は、ソース信号線1805に接続さ
れている。また、EL駆動用TFT1802のドレイン
端子はEL素子1803の陽極もしくは陰極に、ソース
端子は電流供給線1807に接続されている。
FIG. 19 shows a configuration example of an active matrix type electronic device used for an EL display. FIG. 19A is an overall circuit configuration diagram.
53. On the left and right sides of the pixel portion, gate signal line side driving circuits 1852 for controlling gate signal lines are arranged. This may be arranged on either one of the right and left sides. However, considering the operation efficiency and reliability, FIG.
It is desirable to arrange on both sides as in (A). A source signal line side driver circuit 1851 for controlling a source signal line is provided above the pixel portion. A circuit for one pixel in the pixel portion 1853 in FIG.
It is shown in (B). In FIG. 19B, reference numeral 1801 denotes a TFT that functions as a switching element when writing a signal to a pixel (hereinafter, referred to as a switching TFT). Reference numeral 1802 denotes a TFT functioning as an element (current control element) for controlling a current supplied to the EL element 1803
(Hereinafter referred to as EL driving TFT). Where T
As for the FT operation, the fact that the source ground is good, the EL element 18
03, the EL driving TFT has P
A method of using a channel type and disposing an EL driving TFT between an anode of an EL element 1803 and a current supply line 1807 is generally used, and is often used. Reference numeral 1804 denotes a storage capacitor for holding a signal (voltage) input from the source signal line 1805. Storage capacity 1 in FIG. 19 (B)
One terminal of 804 is connected to the current supply line 1807, but a dedicated wiring may be used in some cases. The gate terminal of the switching TFT 1801 is connected to the gate signal line 18.
At 06, the source terminal is connected to the source signal line 1805. A drain terminal of the EL driving TFT 1802 is connected to an anode or a cathode of the EL element 1803, and a source terminal is connected to a current supply line 1807.

【0006】EL素子は、エレクトロルミネッセンス
(Electro Luminescence:電場を加えることで発生する
ルミネッセンス)が得られる有機化合物を含む層(以
下、EL層と記す)と、陽極と、陰極とを有する。有機
化合物におけるルミネッセンスには、一重項励起状態か
ら基底状態に戻る際の発光(蛍光)と三重項励起状態か
ら基底状態に戻る際の発光(リン光)とがあるが、本発
明はどちらの発光を用いた発光装置にも適用可能であ
る。
[0006] An EL element has a layer containing an organic compound capable of obtaining electroluminescence (electroluminescence generated by applying an electric field) (hereinafter, referred to as an EL layer), an anode, and a cathode. Luminescence of an organic compound includes light emission when returning from a singlet excited state to a ground state (fluorescence) and light emission when returning from a triplet excited state to a ground state (phosphorescence). The present invention can also be applied to a light emitting device using.

【0007】なお、本明細書では、陽極と陰極の間に設
けられた全ての層をEL層と定義する。EL層には具体
的に、発光層、正孔注入層、電子注入層、正孔輸送層、
電子輸送層等が含まれる。基本的にEL素子は、陽極/
発光層/陰極が順に積層された構造を有しており、この
構造に加えて、陽極/正孔注入層/発光層/陰極や、陽
極/正孔注入層/発光層/電子輸送層/陰極等の順に積
層した構造を有していることもある。
In this specification, all layers provided between the anode and the cathode are defined as EL layers. Specifically, the EL layer includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer,
An electron transport layer and the like are included. Basically, the EL element has an anode /
It has a structure in which a light emitting layer / cathode is laminated in order. In addition to this structure, an anode / hole injection layer / light emitting layer / cathode or anode / hole injection layer / light emitting layer / electron transport layer / cathode Etc. in some cases.

【0008】また、本明細書中では、陽極、EL層及び
陰極で形成される素子をEL素子と呼ぶ。
In this specification, an element formed by an anode, an EL layer, and a cathode is called an EL element.

【0009】次に、同図19を参照して、アクティブマ
トリクス型電子装置の回路の動作について説明する。ま
ず、ゲート信号線1806が選択されると、スイッチン
グ用TFT1801のゲート電極に電圧が印加され、ス
イッチング用TFT1801が導通状態になる。する
と、ソース信号線1805の信号(電圧)が保持容量1
804に蓄積される。保持容量1804の電圧は、EL
駆動用TFT1802のゲート・ソース間電圧VGSとな
るため、保持容量1804の電圧に応じた電流がEL駆
動用TFT1802とEL素子1803に流れる。その
結果、EL素子1803が点灯する。
Next, the operation of the circuit of the active matrix type electronic device will be described with reference to FIG. First, when the gate signal line 1806 is selected, a voltage is applied to the gate electrode of the switching TFT 1801, and the switching TFT 1801 is turned on. Then, the signal (voltage) of the source signal line 1805 changes to the storage capacitor 1
804. The voltage of the storage capacitor 1804 is EL
Since the voltage between the gate and the source of the driving TFT 1802 becomes V GS , a current corresponding to the voltage of the storage capacitor 1804 flows through the EL driving TFT 1802 and the EL element 1803. As a result, the EL element 1803 is turned on.

【0010】EL素子1803の輝度、つまりEL素子
1803を流れる電流量は、VGSによって制御出来る。
GSは、保持容量1804の電圧であり、それはソース
信号線1805に入力される信号(電圧)である。つま
り、ソース信号線1805に入力される信号(電圧)を
制御することによって、EL素子1803の輝度を制御
する。最後に、ゲート信号線1806を非選択状態にし
て、スイッチング用TFT1801のゲートを閉じ、ス
イッチング用TFT1801を非導通状態にする。その
時、保持容量1804に蓄積された電荷は保持される。
よって、VGSは、そのまま保持され、VGSに応じた電流
がEL駆動用TFT1802を通りEL素子1803に
流れ続ける。
[0010] luminance of the EL element 1803, i.e. the amount of current flowing through the EL element 1803 can be controlled by V GS.
V GS is a voltage of the storage capacitor 1804, which is a signal (voltage) input to the source signal line 1805. That is, the luminance of the EL element 1803 is controlled by controlling a signal (voltage) input to the source signal line 1805. Finally, the gate signal line 1806 is set to a non-selected state, the gate of the switching TFT 1801 is closed, and the switching TFT 1801 is set to a non-conductive state. At that time, the electric charge accumulated in the storage capacitor 1804 is held.
Therefore, V GS is held as it is, and a current corresponding to V GS continues to flow to the EL element 1803 through the EL driving TFT 1802.

【0011】以上の内容に関しては、SID99 Digest : P
372 :“Current Status and futureof Light-Emitting
Polymer Display Driven by Poly-Si TFT”、ASIA DISP
LAY98 : P217 :“High Resolution Light Emitting Pol
ymer Display Driven by Low Temperature Polysilicon
Thin Film Transistor with Integrated Driver”、Eu
ro Display99 Late News : P27 :“3.8 Green OLED wit
h Low TemperaturePoly-Si TFT”などに報告されてい
る。
Regarding the above contents, SID99 Digest: P
372: “Current Status and futureof Light-Emitting
Polymer Display Driven by Poly-Si TFT ”, ASIA DISP
LAY98: P217: “High Resolution Light Emitting Pol
ymer Display Driven by Low Temperature Polysilicon
Thin Film Transistor with Integrated Driver ”, Eu
ro Display99 Late News: P27: “3.8 Green OLED wit
h Low Temperature Poly-Si TFT ”etc.

【0012】[0012]

【発明が解決しようとする課題】アクティブマトリクス
型ELディスプレイにおいては、その高精細化と同時
に、大画面化が求められている。しかし、大画面化に伴
う配線長の増大は、書き込み時間の不足や供給電流のば
らつき等といった問題点の原因となる。特に電流供給線
の抵抗によるEL素子への供給電流のばらつきは、直
接、画面内の輝度ムラやクロストーク等の表示不良に繋
がるため、大画面化への足枷となっている。
In an active matrix EL display, a large screen is required at the same time as high definition. However, the increase in the wiring length due to the enlargement of the screen causes problems such as insufficient writing time and variation in supply current. In particular, variations in the supply current to the EL elements due to the resistance of the current supply line directly lead to display failures such as uneven brightness and crosstalk in the screen, which is a hindrance to the enlargement of the screen.

【0013】前述の問題を解決するには、電流供給線の
本数を増やすことで、1画素あたりの電流供給線におけ
る抵抗を減らす方法が挙げられる。しかし、画素部で単
純に配線本数を増やしたり、配線を太くしたりすること
は、開口率の低下を招くため、望ましい方法とは言えな
い。
In order to solve the above problem, there is a method of increasing the number of current supply lines to reduce the resistance of the current supply lines per pixel. However, simply increasing the number of wires or making the wires thicker in the pixel portion is not a desirable method because the aperture ratio is reduced.

【0014】以上のように、高い開口率を保ちつつ、配
線の抵抗を減ずるためには、従来にない新規の画素の構
成が求められる。
As described above, in order to reduce the resistance of the wiring while maintaining a high aperture ratio, a novel pixel configuration which has not been used in the past is required.

【0015】本発明は、そのような要求に答えるもので
あり、新規の構成を有する画素を用いて、電流供給の経
路を増やし、配線抵抗を低減することを可能とする電子
装置を提供することを課題とする。
The present invention meets such a demand and provides an electronic device capable of increasing a current supply path and reducing wiring resistance by using a pixel having a novel configuration. As an issue.

【0016】[0016]

【課題を解決するための手段】上述した従来技術の課題
を解決するために、本発明においては以下の手段を講じ
た。
In order to solve the above-mentioned problems of the prior art, the present invention takes the following measures.

【0017】本発明の電子装置は、その画素部の構成に
おいて、電流供給線の他に配線として存在しているゲー
ト信号線およびソース信号線が、画素に信号の書き込み
を行う以外の期間においてはある一定の電位をとってい
る点に着目した。本発明の電子装置における特徴は、ア
ドレス(書き込み)期間と重複していないサステイン
(点灯)期間におけるゲート信号線あるいはソース信号
線の電位を電流供給線の電位と等しくし、TFTを介し
て電流供給線と電気的に接続することにより、電流供給
線として用いるというものである。
In the electronic device of the present invention, in the configuration of the pixel portion, the gate signal line and the source signal line existing as wirings in addition to the current supply lines are used during periods other than when signals are written to the pixels. We paid attention to the fact that a certain potential was taken. A feature of the electronic device of the present invention is that a potential of a gate signal line or a source signal line in a sustain (lighting) period which does not overlap with an address (writing) period is made equal to a potential of a current supply line, and a current is supplied through a TFT. It is used as a current supply line by being electrically connected to the line.

【0018】電流供給の経路を増やすには、新たに電流
供給線を追加する方法が最も簡単であるといえるが、本
発明によると、接続用TFTの制御線を追加することに
より、ソース信号線およびゲート信号線を電流供給の経
路として利用出来るため、前述のように単純に電流供給
線を追加するよりも効率よく電流供給の経路を増やすこ
とが可能となる。結果的に、配線抵抗を低減し、輝度ム
ラ、クロストーク等の解消が可能となり、画質の向上に
大きく寄与することが出来る。
In order to increase the current supply path, the method of adding a new current supply line can be said to be the simplest method. However, according to the present invention, by adding a control line of the connection TFT, the source signal line can be added. Since the gate signal line can be used as a current supply path, the number of current supply paths can be increased more efficiently than simply adding a current supply line as described above. As a result, the wiring resistance can be reduced, and unevenness in brightness, crosstalk, and the like can be eliminated, which can greatly contribute to improvement in image quality.

【0019】以下に、本発明の電子装置の構成について
記載する。
Hereinafter, the configuration of the electronic device of the present invention will be described.

【0020】請求項1に記載の本発明の電子装置は、ソ
ース信号線側駆動回路と、ゲート信号線側駆動回路と、
画素部とを有する電子装置であって、前記画素部は、複
数のソース信号線と、複数のゲート信号線と、複数の電
流供給線と、接続制御線と、複数の画素とを有し、前記
複数の画素の各々は、スイッチング用トランジスタと、
EL駆動用トランジスタと、EL素子と、第1の接続用
トランジスタまたは第2の接続用トランジスタを有し、
前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、前記EL
駆動用トランジスタのソース領域とドレイン領域のう
ち、いずれか一方は電流供給線と電気的に接続されてお
り、残る一方はEL素子の一方の電極と電気的に接続さ
れており、前記第1の接続用トランジスタのゲート電極
は、前記接続制御線と電気的に接続されており、前記第
1の接続用トランジスタのソース領域またはドレイン領
域の一方は前記複数のソース信号線のいずれか1本と電
気的に接続されており、残る一方は前記複数の電流供給
線のいずれか1本と電気的に接続されており、前記第2
の接続用トランジスタのゲート電極は、前記接続制御線
と電気的に接続されており、前記第2の接続用トランジ
スタのソース領域またはドレイン領域の一方は前記複数
のゲート信号線のいずれか1本と電気的に接続されてお
り、残る一方は前記複数の電流供給線のいずれか1本と
電気的に接続されていることを特徴としている。
According to the first aspect of the present invention, there is provided an electronic device comprising: a source signal line side driving circuit; a gate signal line side driving circuit;
An electronic device having a pixel portion, wherein the pixel portion has a plurality of source signal lines, a plurality of gate signal lines, a plurality of current supply lines, a connection control line, and a plurality of pixels, Each of the plurality of pixels, a switching transistor,
An EL driving transistor, an EL element, a first connection transistor or a second connection transistor,
A gate electrode of the switching transistor is electrically connected to a gate signal line, and one of a source region and a drain region is electrically connected to a source signal line, and the other is EL. Electrically connected to a gate electrode of a driving transistor;
One of a source region and a drain region of the driving transistor is electrically connected to a current supply line, and the other is electrically connected to one electrode of an EL element. A gate electrode of the connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the first connection transistor is electrically connected to any one of the plurality of source signal lines. And the other is electrically connected to any one of the plurality of current supply lines, and the second
A gate electrode of the connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the second connection transistor is connected to one of the plurality of gate signal lines. It is electrically connected, and the other is electrically connected to any one of the plurality of current supply lines.

【0021】請求項2に記載の本発明の電子装置は、ソ
ース信号線側駆動回路と、ゲート信号線側駆動回路と、
画素部とを有する電子装置であって、前記画素部は、複
数のソース信号線と、複数のゲート信号線と、複数の電
流供給線と、接続制御線と、複数の画素とを有し、前記
複数の画素の各々は、スイッチング用トランジスタと、
EL駆動用トランジスタと、EL素子と、接続用トラン
ジスタとを有し、前記スイッチング用トランジスタのゲ
ート電極は、ゲート信号線と電気的に接続されており、
ソース領域とドレイン領域のうち、いずれか一方はソー
ス信号線と電気的に接続されており、残る一方は前記E
L駆動用トランジスタのゲート電極と電気的に接続され
ており、前記EL駆動用トランジスタのソース領域とド
レイン領域のうち、いずれか一方は電流供給線と電気的
に接続されており、残る一方はEL素子の一方の電極と
電気的に接続されており、前記接続用トランジスタのゲ
ート電極は、前記接続制御線と電気的に接続されてお
り、前記接続用トランジスタのソース領域またはドレイ
ン領域の一方は前記複数のソース信号線のいずれか1本
と電気的に接続されており、残る一方は前記複数の電流
制御線のいずれか1本と電気的に接続されていることを
特徴としている。
According to a second aspect of the present invention, there is provided an electronic device comprising: a source signal line side driving circuit; a gate signal line side driving circuit;
An electronic device having a pixel portion, wherein the pixel portion has a plurality of source signal lines, a plurality of gate signal lines, a plurality of current supply lines, a connection control line, and a plurality of pixels, Each of the plurality of pixels, a switching transistor,
An EL driving transistor, an EL element, and a connection transistor, wherein a gate electrode of the switching transistor is electrically connected to a gate signal line;
One of the source region and the drain region is electrically connected to a source signal line, and the other is connected to the E signal line.
The transistor is electrically connected to a gate electrode of the L driving transistor, and one of a source region and a drain region of the EL driving transistor is electrically connected to a current supply line, and the other is EL. Electrically connected to one electrode of the element, a gate electrode of the connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the connection transistor is It is characterized in that it is electrically connected to any one of the plurality of source signal lines, and the other is electrically connected to any one of the plurality of current control lines.

【0022】請求項3に記載の本発明の電子装置は、ソ
ース信号線側駆動回路と、ゲート信号線側駆動回路と、
画素部とを有する電子装置であって、前記画素部は、複
数のソース信号線と、複数のゲート信号線と、複数の電
流供給線と、接続制御線と、複数の画素とを有し、前記
複数の画素の各々は、スイッチング用トランジスタと、
EL駆動用トランジスタと、EL素子と、接続用トラン
ジスタとを有し、前記スイッチング用トランジスタのゲ
ート電極は、ゲート信号線と電気的に接続されており、
ソース領域とドレイン領域のうち、いずれか一方はソー
ス信号線と電気的に接続されており、残る一方は前記E
L駆動用トランジスタのゲート電極と電気的に接続され
ており、前記EL駆動用トランジスタのソース領域とド
レイン領域のうち、いずれか一方は電流供給線と電気的
に接続されており、残る一方はEL素子の一方の電極と
電気的に接続されており、前記接続用トランジスタのゲ
ート電極は、前記接続制御線と電気的に接続されてお
り、前記接続用トランジスタのソース領域またはドレイ
ン領域の一方は前記複数のゲート信号線のいずれか1本
と電気的に接続されており、残る一方は前記複数の電流
制御線のいずれか1本と電気的に接続されていることを
特徴としている。
According to a third aspect of the present invention, there is provided an electronic device comprising: a source signal line side driving circuit; a gate signal line side driving circuit;
An electronic device having a pixel portion, wherein the pixel portion has a plurality of source signal lines, a plurality of gate signal lines, a plurality of current supply lines, a connection control line, and a plurality of pixels, Each of the plurality of pixels, a switching transistor,
An EL driving transistor, an EL element, and a connection transistor, wherein a gate electrode of the switching transistor is electrically connected to a gate signal line;
One of the source region and the drain region is electrically connected to a source signal line, and the other is connected to the E signal line.
The transistor is electrically connected to a gate electrode of the L driving transistor, and one of a source region and a drain region of the EL driving transistor is electrically connected to a current supply line, and the other is EL. Electrically connected to one electrode of the element, a gate electrode of the connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the connection transistor is It is characterized in that it is electrically connected to any one of the plurality of gate signal lines, and the other is electrically connected to any one of the plurality of current control lines.

【0023】請求項4に記載の本発明の電子装置は、ソ
ース信号線側駆動回路と、ゲート信号線側駆動回路と、
画素部とを有する電子装置であって、前記画素部は、複
数のソース信号線と、複数のゲート信号線と、複数の電
流供給線と、接続制御線と、複数の画素とを有し、前記
複数の画素の各々は、スイッチング用トランジスタと、
EL駆動用トランジスタと、EL素子と、第1の接続用
トランジスタと、第2の接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、前記EL
駆動用トランジスタのソース領域とドレイン領域のう
ち、いずれか一方は電流供給線と電気的に接続されてお
り、残る一方はEL素子の一方の電極と電気的に接続さ
れており、前記第1の接続用トランジスタのゲート電極
は、前記接続制御線と電気的に接続されており、前記第
1の接続用トランジスタのソース領域またはドレイン領
域の一方は前記複数のソース信号線のいずれか1本と電
気的に接続されており、残る一方は前記複数の電流供給
線のいずれか1本と電気的に接続されており、前記第2
の接続用トランジスタのゲート電極は、前記接続制御線
と電気的に接続されており、前記第2の接続用トランジ
スタのソース領域またはドレイン領域の一方は前記複数
のゲート信号線のいずれか1本と電気的に接続されてお
り、残る一方は前記複数の電流供給線のいずれか1本と
電気的に接続されていることを特徴としている。
According to a fourth aspect of the present invention, there is provided an electronic device comprising: a source signal line side driving circuit; a gate signal line side driving circuit;
An electronic device having a pixel portion, wherein the pixel portion has a plurality of source signal lines, a plurality of gate signal lines, a plurality of current supply lines, a connection control line, and a plurality of pixels, Each of the plurality of pixels, a switching transistor,
An EL driving transistor, an EL element, a first connection transistor, and a second connection transistor;
A gate electrode of the switching transistor is electrically connected to a gate signal line, and one of a source region and a drain region is electrically connected to a source signal line, and the other is EL. Electrically connected to a gate electrode of a driving transistor;
One of a source region and a drain region of the driving transistor is electrically connected to a current supply line, and the other is electrically connected to one electrode of an EL element. A gate electrode of the connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the first connection transistor is electrically connected to any one of the plurality of source signal lines. And the other is electrically connected to any one of the plurality of current supply lines, and the second
A gate electrode of the connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the second connection transistor is connected to one of the plurality of gate signal lines. It is electrically connected, and the other is electrically connected to any one of the plurality of current supply lines.

【0024】請求項5に記載の本発明の電子装置は、ソ
ース信号線側駆動回路と、ゲート信号線側駆動回路と、
画素部とを有する電子装置であって、前記画素部は、複
数のソース信号線と、複数のゲート信号線と、複数の電
流供給線と、接続制御線と、複数の画素とを有し、前記
複数の画素の各々は、スイッチング用トランジスタと、
EL駆動用トランジスタと、EL素子と、第1の接続用
トランジスタと、第2の接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、前記EL
駆動用トランジスタのソース領域とドレイン領域のう
ち、いずれか一方は電流供給線と電気的に接続されてお
り、残る一方はEL素子の一方の電極と電気的に接続さ
れており、前記第1の接続用トランジスタのゲート電極
は、前記接続制御線と電気的に接続されており、前記第
1の接続用トランジスタのソース領域またはドレイン領
域の一方は前記複数のソース信号線のいずれか1本と電
気的に接続されており、残る一方は前記複数の電流供給
線のいずれか1本と電気的に接続されており、前記第2
の接続用トランジスタのゲート電極は、前記接続制御線
と電気的に接続されており、前記第2の接続用トランジ
スタのソース領域またはドレイン領域の一方は前記複数
のソース信号線のいずれか1本と電気的に接続されてお
り、残る一方は前記複数のゲート信号線のいずれか1本
と電気的に接続されていることを特徴としている。
According to a fifth aspect of the present invention, there is provided an electronic device comprising: a source signal line side driving circuit; a gate signal line side driving circuit;
An electronic device having a pixel portion, wherein the pixel portion has a plurality of source signal lines, a plurality of gate signal lines, a plurality of current supply lines, a connection control line, and a plurality of pixels, Each of the plurality of pixels, a switching transistor,
An EL driving transistor, an EL element, a first connection transistor, and a second connection transistor;
A gate electrode of the switching transistor is electrically connected to a gate signal line, and one of a source region and a drain region is electrically connected to a source signal line, and the other is EL. Electrically connected to a gate electrode of a driving transistor;
One of a source region and a drain region of the driving transistor is electrically connected to a current supply line, and the other is electrically connected to one electrode of an EL element. A gate electrode of the connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the first connection transistor is electrically connected to any one of the plurality of source signal lines. And the other is electrically connected to any one of the plurality of current supply lines, and the second
The gate electrode of the connection transistor is electrically connected to the connection control line, and one of the source region and the drain region of the second connection transistor is connected to one of the plurality of source signal lines. The plurality of gate signal lines are electrically connected, and the other is electrically connected to any one of the plurality of gate signal lines.

【0025】請求項6に記載の本発明の電子装置は、ソ
ース信号線側駆動回路と、ゲート信号線側駆動回路と、
画素部とを有する電子装置であって、前記画素部は、複
数のソース信号線と、複数のゲート信号線と、複数の電
流供給線と、接続制御線と、複数の画素とを有し、前記
複数の画素の各々は、スイッチング用トランジスタと、
EL駆動用トランジスタと、EL素子と、第1の接続用
トランジスタと、第2の接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、前記EL
駆動用トランジスタのソース領域とドレイン領域のう
ち、いずれか一方は電流供給線と電気的に接続されてお
り、残る一方はEL素子の一方の電極と電気的に接続さ
れており、前記第1の接続用トランジスタのゲート電極
は、前記接続制御線と電気的に接続されており、前記第
1の接続用トランジスタのソース領域またはドレイン領
域の一方は前記複数のゲート信号線のいずれか1本と電
気的に接続されており、残る一方は前記複数の電流供給
線のいずれか1本と電気的に接続されており、前記第2
の接続用トランジスタのゲート電極は、前記接続制御線
と電気的に接続されており、前記第2の接続用トランジ
スタのソース領域またはドレイン領域の一方は前記複数
のソース信号線のいずれか1本と電気的に接続されてお
り、残る一方は前記複数のゲート信号線のいずれか1本
と電気的に接続されていることを特徴としている。
According to a sixth aspect of the present invention, there is provided an electronic device comprising: a source signal line side driving circuit; a gate signal line side driving circuit;
An electronic device having a pixel portion, wherein the pixel portion has a plurality of source signal lines, a plurality of gate signal lines, a plurality of current supply lines, a connection control line, and a plurality of pixels, Each of the plurality of pixels, a switching transistor,
An EL driving transistor, an EL element, a first connection transistor, and a second connection transistor;
A gate electrode of the switching transistor is electrically connected to a gate signal line, and one of a source region and a drain region is electrically connected to a source signal line, and the other is EL. Electrically connected to a gate electrode of a driving transistor;
One of a source region and a drain region of the driving transistor is electrically connected to a current supply line, and the other is electrically connected to one electrode of an EL element. A gate electrode of the connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the first connection transistor is electrically connected to any one of the plurality of gate signal lines. And the other is electrically connected to any one of the plurality of current supply lines, and the second
The gate electrode of the connection transistor is electrically connected to the connection control line, and one of the source region and the drain region of the second connection transistor is connected to one of the plurality of source signal lines. The plurality of gate signal lines are electrically connected, and the other is electrically connected to any one of the plurality of gate signal lines.

【0026】請求項7に記載の本発明の電子装置は、ソ
ース信号線側駆動回路と、ゲート信号線側駆動回路と、
画素部とを有する電子装置であって、前記画素部は、複
数のソース信号線と、複数のゲート信号線と、複数の電
流供給線と、接続制御線と、複数の画素とを有し、前記
複数の画素の各々は、スイッチング用トランジスタと、
EL駆動用トランジスタと、EL素子と、第1の接続用
トランジスタと、第2の接続用トランジスタと、第3の
接続用トランジスタとを有し、前記スイッチング用トラ
ンジスタのゲート電極は、ゲート信号線と電気的に接続
されており、ソース領域とドレイン領域のうち、いずれ
か一方はソース信号線と電気的に接続されており、残る
一方は前記EL駆動用トランジスタのゲート電極と電気
的に接続されており、前記EL駆動用トランジスタのソ
ース領域とドレイン領域のうち、いずれか一方は電流供
給線と電気的に接続されており、残る一方はEL素子の
一方の電極と電気的に接続されており、前記第1の接続
用トランジスタのゲート電極は、前記接続制御線と電気
的に接続されており、前記第1の接続用トランジスタの
ソース領域またはドレイン領域の一方は前記複数のソー
ス信号線のいずれか1本と電気的に接続されており、残
る一方は前記複数の電流供給線のいずれか1本と電気的
に接続されており、前記第2の接続用トランジスタのゲ
ート電極は、前記接続制御線と電気的に接続されてお
り、前記第2の接続用トランジスタのソース領域または
ドレイン領域の一方は前記複数のゲート信号線のいずれ
か1本と電気的に接続されており、残る一方は前記複数
の電流供給線のいずれか1本と電気的に接続されてお
り、前記第3の接続用トランジスタのゲート電極は、前
記接続制御線と電気的に接続されており、前記第3の接
続用トランジスタのソース領域またはドレイン領域の一
方は前記複数のソース信号線のいずれか1本と電気的に
接続されており、残る一方は前記複数のゲート信号線の
いずれか1本と電気的に接続されていることを特徴とし
ている。
According to a seventh aspect of the present invention, there is provided an electronic device comprising: a source signal line side driving circuit; a gate signal line side driving circuit;
An electronic device having a pixel portion, wherein the pixel portion has a plurality of source signal lines, a plurality of gate signal lines, a plurality of current supply lines, a connection control line, and a plurality of pixels, Each of the plurality of pixels, a switching transistor,
An EL driving transistor, an EL element, a first connection transistor, a second connection transistor, and a third connection transistor, wherein a gate electrode of the switching transistor has a gate signal line; Electrically connected, one of a source region and a drain region is electrically connected to a source signal line, and the other is electrically connected to a gate electrode of the EL driving transistor. One of a source region and a drain region of the EL driving transistor is electrically connected to a current supply line, and the other is electrically connected to one electrode of the EL element; A gate electrode of the first connection transistor is electrically connected to the connection control line, and a source region of the first connection transistor or One of the rain regions is electrically connected to any one of the plurality of source signal lines, and the other is electrically connected to any one of the plurality of current supply lines. A gate electrode of the second connection transistor is electrically connected to the connection control line, and one of a source region and a drain region of the second connection transistor is connected to one of the plurality of gate signal lines. The other is electrically connected to any one of the plurality of current supply lines, and the gate electrode of the third connection transistor is electrically connected to the connection control line. One of the source region or the drain region of the third connection transistor is electrically connected to any one of the plurality of source signal lines, and the other is connected to the plurality of source signal lines. It is characterized by being either one electrically connected over preparative signal line.

【0027】請求項8に記載の本発明の電子装置は、請
求項1乃至請求項7のいずれか1項において、前記EL
駆動用トランジスタのソース領域またはドレイン領域の
いずれか一方と、EL素子の陽極が電気的に接続されて
いるときは、前記EL駆動用トランジスタの極性はPチ
ャネル型であり、前記EL駆動用トランジスタのソース
領域またはドレイン領域のいずれか一方と、EL素子の
陰極が電気的に接続されているときは、前記EL駆動用
トランジスタの極性はNチャネル型であることを特徴と
している。
According to an eighth aspect of the present invention, there is provided the electronic device according to any one of the first to seventh aspects.
When one of the source region and the drain region of the driving transistor is electrically connected to the anode of the EL element, the polarity of the EL driving transistor is a P-channel type, and the polarity of the EL driving transistor is When one of the source region and the drain region is electrically connected to the cathode of the EL element, the polarity of the EL driving transistor is an N-channel type.

【0028】請求項9に記載の本発明の電子装置は、請
求項1乃至請求項8のいずれか1項において、前記スイ
ッチング用トランジスタの極性は、前記EL駆動用トラ
ンジスタの極性と同一のものを用いることを特徴として
いる。
According to a ninth aspect of the present invention, in the electronic device according to any one of the first to eighth aspects, the polarity of the switching transistor is the same as the polarity of the EL driving transistor. It is characterized in that it is used.

【0029】請求項10に記載の本発明の電子装置は、
請求項1乃至請求項9のいずれか1項において、前記ゲ
ート信号線はアルミニウムあるいはそれを主たる成分と
した材料を用いて形成されることを特徴としている。
The electronic device of the present invention according to claim 10 is
The semiconductor device according to any one of claims 1 to 9, wherein the gate signal line is formed using aluminum or a material containing aluminum as a main component.

【0030】請求項11に記載の本発明の電子装置は、
EL素子の点灯時間の長さを制御してnビットの階調制
御を行う電子装置の駆動方法において、前記アドレス
(書き込み)期間と重複しない前記サステイン(点灯)
期間においては、第1の接続用トランジスタまたは第2
の接続用トランジスタが導通して、前記第1の接続用ト
ランジスタのソース領域とドレイン領域とに電気的に接
続された電流供給線とソース信号線または、前記第2の
接続用トランジスタのソース領域とドレイン領域とに電
気的に接続された電流供給線とゲート信号線が導通状態
となることを特徴としている。
The electronic device of the present invention according to claim 11 is
In the driving method of an electronic device that controls the length of the lighting time of an EL element to perform n-bit gradation control, the sustain (lighting) that does not overlap with the address (writing) period
In the period, the first connection transistor or the second connection transistor
Is turned on, the current supply line and the source signal line electrically connected to the source region and the drain region of the first connection transistor, or the source region of the second connection transistor. A current supply line electrically connected to the drain region and a gate signal line are electrically connected.

【0031】請求項12に記載の本発明の電子装置は、
EL素子の点灯時間の長さを制御してnビットの階調制
御を行う電子装置の駆動方法において、前記アドレス
(書き込み)期間と重複しない前記サステイン(点灯)
期間においては、前記EL素子への電流の供給は、電流
供給線並びに、第1の接続用トランジスタを介して前記
電流供給線と電気的に接続されたソース信号線または、
第2の接続用トランジスタを介して前記電流供給線と電
気的に接続されたゲート信号線を経由して行われること
を特徴としている。
The electronic device according to the twelfth aspect of the present invention provides
In the driving method of an electronic device that controls the length of the lighting time of an EL element to perform n-bit gradation control, the sustain (lighting) that does not overlap with the address (writing) period
In the period, the supply of current to the EL element includes a current supply line and a source signal line electrically connected to the current supply line via a first connection transistor, or
The operation is performed via a gate signal line electrically connected to the current supply line via a second connection transistor.

【0032】請求項13に記載の本発明の電子装置は、
EL素子の点灯時間の長さを制御してnビットの階調制
御を行う電子装置の駆動方法において、i行目のゲート
信号線が非選択状態にある期間で、接続用トランジスタ
のソース領域とドレイン領域とに電気的に接続された電
流供給線と前記i行目のゲート信号線が導通状態となる
ことを特徴としている。
The electronic device of the present invention according to claim 13 is
In a method for driving an electronic device in which the length of a lighting time of an EL element is controlled to perform n-bit gradation control, a source region of a connection transistor is connected to a source region of a connection transistor during a period in which an i-th gate signal line is in a non-selected state. A current supply line electrically connected to the drain region and the gate signal line in the i-th row are in a conductive state.

【0033】[0033]

【発明の実施の形態】本発明の実施形態について説明す
る。従来の画素構成の場合、電流供給線は、他の配線、
例えば、ソース信号線やゲート信号線とは、接続されて
いなかった。本発明では、電流供給線を他の配線、例え
ばソース信号線やゲート信号線、あるいはその両方など
と、TFTを介して接続する。ここで用いるTFTを接
続用TFTと呼ぶことにする。そして、必要な時(ソー
ス信号線やゲート信号線を電流供給線として用いる時)
にのみ、接続用TFTを導通状態にして、電流供給線が
他の配線と電気的に接続されている状態にする。接続用
TFTが非導通状態のときは、電流供給線は、他の配線
と電気的に非接続となる。よって、その時は、電流供給
線、ソース信号線およびゲート信号線などの電位がそれ
ぞれ変化しても、相互に影響を与えることはない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described. In the case of the conventional pixel configuration, the current supply line is
For example, it was not connected to a source signal line or a gate signal line. In the present invention, the current supply line is connected to another wiring, for example, a source signal line, a gate signal line, or both of them through a TFT. The TFT used here is called a connection TFT. And when necessary (when using source signal lines and gate signal lines as current supply lines)
Only in this case, the connection TFT is made conductive, and the current supply line is electrically connected to another wiring. When the connection TFT is in a non-conductive state, the current supply line is electrically disconnected from other wiring. Therefore, at this time, even if the potentials of the current supply line, the source signal line, the gate signal line, and the like change, they do not affect each other.

【0034】図1に、本発明での画素構成を示す。図1
(A)に示す3×3画素のうち、点線枠で囲まれた範囲
100で示される1つの画素を拡大したものを図1
(B)に示す。ゲート信号線105と電流供給線107
との間は、接続用TFT111を介して接続されてい
る。ソース信号線106と電流供給線107との間は、
接続用TFT112を介して接続されている。ゲート信
号線105とソース信号線106の間は、接続用TFT
113を介して接続されている。接続用TFT111、
112、113のゲート電極は、接続制御線114に接
続されている。そして、必要なときに、接続制御線11
4に信号を入力して、接続用TFT111、112、1
13を導通状態にする。そのとき、ソース信号線106
の電位は、電流供給線107と同じ電位にしておくのが
望ましい。ゲート信号線105の電位も、電流供給線1
07と同じ電位にしておくのが望ましい。
FIG. 1 shows a pixel configuration according to the present invention. FIG.
FIG. 1 is an enlarged view of one pixel shown in a range 100 surrounded by a dotted line frame among 3 × 3 pixels shown in FIG.
It is shown in (B). Gate signal line 105 and current supply line 107
Are connected via a connection TFT 111. Between the source signal line 106 and the current supply line 107,
The connection is made via the connection TFT 112. A connection TFT is provided between the gate signal line 105 and the source signal line 106.
113 are connected. Connection TFT 111,
The gate electrodes of 112 and 113 are connected to a connection control line 114. Then, when necessary, the connection control line 11
4 to the connection TFTs 111, 112, 1
13 is made conductive. At that time, the source signal line 106
Is preferably set to the same potential as the current supply line 107. The potential of the gate signal line 105 is also
It is desirable to keep the same potential as 07.

【0035】この時は、スイッチング用TFT101が
非導通状態になっている必要があるため、スイッチング
用TFT101には、Pチャネル型を用いるのが望まし
い。
At this time, since the switching TFT 101 needs to be in a non-conductive state, it is desirable to use a P-channel type for the switching TFT 101.

【0036】以上のような構成の結果、EL素子103
を流れる電流は、電流供給線107だけでなく、ソース
信号線106やゲート信号線105も経由して流れてい
くことになる。従って、実質的な配線の抵抗を低減する
ことが出来、配線部分における電圧降下も少なくなるた
め、画面内の輝度ムラやクロストークの低減に大きく寄
与出来る。
As a result of the above configuration, the EL element 103
Flows through not only the current supply line 107 but also the source signal line 106 and the gate signal line 105. Therefore, the substantial resistance of the wiring can be reduced, and the voltage drop in the wiring portion is also reduced, which can greatly contribute to the reduction of luminance unevenness and crosstalk in the screen.

【0037】本発明では、ソース信号線106やゲート
信号線105を、信号を伝達したり、スイッチング用T
FTを制御したりするだけでなく、EL素子103に流
れる電流を供給する用途にも使用するが、信号の画素へ
の書き込みとEL素子103への電流供給は、同時に行
うことが出来ない。従って、画素へ信号を書き込む期間
(アドレス(書き込み)期間)と、EL素子103へ電
流を供給する期間(サステイン(点灯)期間)とが重複
している期間中、およびアドレス(書き込み)期間中
は、接続用TFT111、112、113は非導通状態
にしておかなければならない。
According to the present invention, the source signal line 106 and the gate signal line 105
Although it is used not only for controlling the FT but also for supplying a current flowing to the EL element 103, writing a signal to a pixel and supplying a current to the EL element 103 cannot be performed at the same time. Accordingly, during a period in which a signal is written to a pixel (address (write) period) and a period in which a current is supplied to the EL element 103 (sustain (lighting) period) and during an address (write) period, The connection TFTs 111, 112, and 113 must be kept in a non-conductive state.

【0038】[0038]

【実施例】 以下に本発明の実施例について記述する。EXAMPLES Examples of the present invention will be described below.

【0039】[実施例1]図2〜7に、本発明の構成を実
施するための、画素部における回路の構成例の一例を示
す。以後の記述においては、図中、点線枠で囲まれた1
つの画素を基準として述べる。
[Embodiment 1] FIGS. 2 to 7 show an example of the configuration of a circuit in a pixel portion for implementing the configuration of the present invention. In the following description, 1 surrounded by a dotted frame
The following description is based on one pixel.

【0040】図2の場合は、画素内で、ソース信号線2
06と電流供給線207を、接続用TFT211を介し
て接続している。図3の場合は、電流供給線308が、
隣の画素に接続されているソース信号線307と、接続
用TFT312を介して接続している。この場合、図2
に比較して、接続用TFTを画素と画素の間に配置でき
るため、開口率の大幅な低下を回避することが可能であ
る。図4の場合は、自分の画素内では電流供給線408
とソース信号線406とを接続用TFT412を介して
接続し、さらに隣の画素に接続されているソース信号線
407とも、接続用TFT413を介して接続してい
る。図2〜図4で示した回路構成例では、電流供給線は
ゲート信号線とは接続していない。よって、スイッチン
グ用TFT201、301、401は、Nチャネル型を
用いれば良い。もちろん、Pチャネル型を用いても構わ
ない。
In the case of FIG. 2, the source signal line 2
06 and the current supply line 207 are connected via the connection TFT 211. In the case of FIG. 3, the current supply line 308 is
A source signal line 307 connected to an adjacent pixel is connected via a connection TFT 312. In this case, FIG.
Since the connection TFT can be arranged between the pixels as compared with the above, it is possible to avoid a large decrease in the aperture ratio. In the case of FIG. 4, the current supply line 408
And the source signal line 406 are connected via a connection TFT 412, and further connected to a source signal line 407 connected to an adjacent pixel via a connection TFT 413. In the circuit configuration examples shown in FIGS. 2 to 4, the current supply lines are not connected to the gate signal lines. Therefore, the switching TFTs 201, 301, and 401 may be of an N-channel type. Of course, a P-channel type may be used.

【0041】図5に、電流供給線508をソース信号線
506とゲート信号線516の双方に接続した場合の回
路図を示す。ここでは、下の画素に接続されているゲー
ト信号線516と接続しているが、もちろん自分の画素
のゲート信号線505や上の画素のゲート信号線517
と接続しても構わない。
FIG. 5 shows a circuit diagram when the current supply line 508 is connected to both the source signal line 506 and the gate signal line 516. Here, it is connected to the gate signal line 516 connected to the lower pixel, but it is needless to say that the gate signal line 505 of the own pixel and the gate signal line 517 of the upper pixel are connected.
May be connected.

【0042】図6には、さらに接続用TFT615を追
加することにより、ソース信号線606とゲート信号線
617とを接続した場合の回路図を示す。配線抵抗を低
減し、EL素子603を流れる電流の通路が増えるとい
う観点から考えると、図6に示した回路構成例が最適と
いえる。反面、接続用TFTの数が増えるため、開口率
が低下するという欠点がある。各要素のバランスを考慮
して、最適な構成を考える必要がある。設計上、画素部
の開口率を優先したい場合には、図2、図3のように接
続用TFTの数の少ない構成を用いれば良いし、電流経
路を増やす点を優先する場合には、図5、図6のよう
に、各信号線同士を接続用TFTを介して接続するよう
な構成を用いれば良い。
FIG. 6 is a circuit diagram in the case where the source signal line 606 and the gate signal line 617 are connected by further adding a connection TFT 615. Considering that the wiring resistance is reduced and the path of the current flowing through the EL element 603 is increased, the circuit configuration example shown in FIG. 6 is optimal. On the other hand, since the number of connecting TFTs increases, there is a disadvantage that the aperture ratio decreases. It is necessary to consider the optimal configuration in consideration of the balance of each element. When it is desired to prioritize the aperture ratio of the pixel portion in design, a configuration having a small number of connection TFTs as shown in FIGS. 2 and 3 may be used. 5, a configuration in which the signal lines are connected to each other via the connection TFT as shown in FIG. 6 may be used.

【0043】図7に、電流供給線707と接続制御線7
12を上下、左右の画素で共用して、電流供給線707
とソース信号線706、および、ソース信号線706と
ゲート信号線705とを接続した場合の回路図を示す。
FIG. 7 shows the current supply line 707 and the connection control line 7.
12 is shared by the upper, lower, left and right pixels,
And a source signal line 706, and a circuit diagram in the case where the source signal line 706 and the gate signal line 705 are connected.

【0044】ところで、図5〜7に示した例の場合は電
流供給線に接続される配線にゲート信号線が含まれる。
よって、スイッチング用TFTには、Pチャネル型を用
いるのが望ましい。
Incidentally, in the case of the example shown in FIGS. 5 to 7, the wiring connected to the current supply line includes the gate signal line.
Therefore, it is desirable to use a P-channel type for the switching TFT.

【0045】図5〜7の回路構成例では、接続用TFT
には、Pチャネル型を用いてきたが、Nチャネル型を用
いても構わない。ただし、接続用TFTを導通状態にす
るとき、電流供給線、ソース信号線、ゲート信号線など
の電位は高くなっている。その状態でNチャネル型の接
続用TFTを用いる場合、接続用TFTを導通させる時
のゲート電圧は、さらに高い電位を加える必要があるた
め、TFT耐圧等、信頼性の面で不安が生ずる。よっ
て、このような場合には、接続用TFTにはPチャネル
型を用いるのが望ましいといえる。
In the circuit configuration examples shown in FIGS.
Has used a P-channel type, but may use an N-channel type. Note that when the connection TFT is turned on, the potentials of the current supply line, the source signal line, the gate signal line, and the like are high. When an N-channel connection TFT is used in this state, it is necessary to apply an even higher potential to the gate voltage when the connection TFT is turned on, so that there is concern about reliability such as TFT breakdown voltage. Therefore, in such a case, it is desirable to use a P-channel type for the connection TFT.

【0046】次に、信号のタイミングチャートを示す。
図8は、各サブフレーム期間内で、アドレス(書き込
み)期間とサステイン(点灯)期間を分離している場合
の駆動方法に基づくものである。回路は、図1に示した
ものを用いれば良いので、説明には図1に示した番号を
用いる。
Next, a signal timing chart is shown.
FIG. 8 is based on a driving method when an address (writing) period and a sustain (lighting) period are separated in each subframe period. Since the circuit shown in FIG. 1 may be used, the numbers shown in FIG. 1 are used for the description.

【0047】接続制御線114は、サステイン(点灯)
期間に入ると同時に、全画素の接続用TFT111、1
12、113が導通状態になるようにする。図8におい
ては、接続用TFTがPチャネル型である場合における
接続制御線114の電圧信号を示している。その下に
は、ある列のソース信号線106の電圧信号を示す。ア
ドレス(書き込み)期間中は、ソース信号線106は、
映像(画像)信号によってその電位は様々な値をとる
(801)。そして、サステイン(点灯)期間に入る
と、電流供給線107と同電位に固定され(802)、
電流供給線の一部として機能する。その下には、ある行
のゲート信号線105の電圧信号を示している。アドレ
ス(書き込み)期間中は、その行が選択されている1ゲ
ート信号線選択期間のみ、低い電位になっている(80
3)。そして、サステイン(点灯)期間に入ると、電流
供給線107と同電位に固定される(804)。
The connection control line 114 is sustained (lit).
During the period, the connection TFTs 111, 1
12 and 113 are made conductive. FIG. 8 shows a voltage signal of the connection control line 114 when the connection TFT is a P-channel type. Below that, a voltage signal of the source signal line 106 in a certain column is shown. During the address (write) period, the source signal line 106
The potential takes various values depending on the video (image) signal (801). Then, in the sustain (lighting) period, the potential is fixed to the same potential as the current supply line 107 (802),
Functions as a part of the current supply line. Below that, the voltage signal of the gate signal line 105 in a certain row is shown. During the address (write) period, the potential is low only during one gate signal line selection period in which the row is selected (80).
3). Then, in the sustain (lighting) period, the potential is fixed to the same potential as the current supply line 107 (804).

【0048】図9には、各サブフレーム期間内で、アド
レス(書き込み)期間とサステイン(点灯)期間を分離
していない場合の駆動方法に基づくタイミングチャート
を示す。回路は、図1に示したものを用いれば良いの
で、説明には図1に示した番号を用いる。
FIG. 9 shows a timing chart based on a driving method when an address (writing) period and a sustain (lighting) period are not separated in each subframe period. Since the circuit shown in FIG. 1 may be used, the numbers shown in FIG. 1 are used for the description.

【0049】接続制御線114は、アドレス(書き込
み)期間が終了してサステイン(点灯)期間のみの期間
に入ると同時に、全画素の接続用TFT111、11
2、113を導通状態にする。図9においては、接続用
TFTがPチャネル型である場合における接続制御線1
14の電圧信号を示している。その下には、ある列のソ
ース信号線106の電圧信号を示している。アドレス
(書き込み)期間中は、ソース信号線106は、映像
(画像)信号によって、その電位は様々な値をとる(9
01)。そして、アドレス(書き込み)期間が終了して
サステイン(点灯)期間のみの期間に入ると、電流供給
線107と同電位に固定され(902)、電流供給線の
一部として機能する。その下には、ある行のゲート信号
線105の電圧信号を示している。アドレス(書き込
み)期間中は、その行が選択されている1ゲート信号線
選択期間のみ、低い電位になっている(903)。そし
て、アドレス(書き込み)期間が終了してサステイン
(点灯)期間のみの期間に入ると、電流供給線107と
同電位に固定される(904)。
The connection control line 114 enters the period of only the sustain (lighting) period after the end of the address (writing) period, and at the same time, the connection TFTs 111 and 11 of all the pixels.
2, 113 are made conductive. In FIG. 9, the connection control line 1 when the connection TFT is a P-channel type is shown.
14 shows voltage signals. Below that, a voltage signal of the source signal line 106 in a certain column is shown. During the address (write) period, the potential of the source signal line 106 takes various values depending on the video (image) signal (9).
01). Then, when the address (write) period ends and only the sustain (lighting) period starts, the potential is fixed to the same potential as the current supply line 107 (902) and functions as a part of the current supply line. Below that, the voltage signal of the gate signal line 105 in a certain row is shown. During the address (write) period, the potential is low only during one gate signal line selection period in which the row is selected (903). Then, when the address (write) period ends and a period of only the sustain (lighting) period starts, the potential is fixed to the same potential as the current supply line 107 (904).

【0050】なお、図8、図9に示したタイミングチャ
ートは、スイッチング用TFTがPチャネル型、EL駆
動用TFTがPチャネル型、接続用TFTがPチャネル
型の場合の例である。これらのTFTの極性が異なる場
合には、それに合わせて電位等を反転させる必要があ
る。
The timing charts shown in FIGS. 8 and 9 are examples in which the switching TFT is a P-channel type, the EL driving TFT is a P-channel type, and the connection TFT is a P-channel type. When the TFTs have different polarities, it is necessary to invert the potential and the like in accordance with the polarity.

【0051】本実施例においては、全画素の電流供給線
107の電位が同じ場合について述べてきた。しかし、
RGBの3色分離型のカラーELディスプレイ等に用い
られる場合には、RGB3色の輝度が同一になるために
は、EL素子103に印加される電圧を各色ごとに変え
る場合がある。
In this embodiment, the case where the potentials of the current supply lines 107 of all the pixels are the same has been described. But,
When used in a three-color separation type color EL display of RGB or the like, the voltage applied to the EL element 103 may be changed for each color in order to make the luminance of the three colors RGB the same.

【0052】図10は、RGB3色分離型のカラーEL
ディスプレイの画素部において、本発明の構成を実施し
た例である。EL素子の横にそれぞれ発光色(R、G、
B)が記されている。
FIG. 10 shows a color EL of RGB three-color separation type.
This is an example in which the configuration of the present invention is implemented in a pixel portion of a display. Emission colors (R, G,
B) is indicated.

【0053】3色にそれぞれ異なる電圧を印加する必要
があるため、電流供給線は3種類の電位を有するものを
用意する必要がある。画素を配置する際には、1本の電
流供給線には同一の発光色の画素を接続する形を考える
と、図10の様な配置が最も容易で、かつ配線も少なく
て済むことから、望ましい。R用の電位を有する電流供
給線1011には、Rを表示する画素1001、100
4、1007が接続され、G用の電位を有する電流供給
線1012には、Gを表示する画素1002、100
5、1008が接続され、R用の電位を有する電流供給
線1013には、Rを表示する画素1003、100
6、1009が接続される。
Since different voltages need to be applied to the three colors, it is necessary to prepare current supply lines having three types of potentials. When arranging pixels, considering the case where pixels of the same emission color are connected to one current supply line, the arrangement as shown in FIG. 10 is the easiest and requires less wiring. desirable. Pixels 1001 and 100 that display R are provided on a current supply line 1011 having an R potential.
4 and 1007 are connected, and a current supply line 1012 having a G potential is connected to pixels 1002 and 100 for displaying G.
5 and 1008 are connected, and a current supply line 1013 having an R potential is connected to pixels 1003 and 100 for displaying R.
6, 1009 are connected.

【0054】また、ソース信号線1021、1022、
1023に関しては、接続されている画素の表示色に合
わせた電流供給線の電位に合わせるようにしておけば、
同一の画素内でならば接続用TFT1051〜1059
を介して電流供給線と接続できる。
The source signal lines 1021, 1022,
Regarding 1023, if the potential of the current supply line is adjusted to the display color of the connected pixel,
Connection TFTs 1051 to 1059 within the same pixel
And can be connected to a current supply line.

【0055】この構成で、ゲート信号線1031、10
32、1033を電流供給線として用いる場合の一例と
しては、図10に示すように、その電圧に対応している
画素とのみ、接続用TFTを介して他の配線と接続すれ
ばよい。図10の場合、ゲート信号線1031を電流供
給線として機能させる際の電位は、R用の電流供給線1
011と同電位としているので、R用の電流供給線10
11とR用の画素を制御するソース信号線1021と
に、接続用TFT1061、1071を介して接続され
る。ゲート信号線1032を電流供給線として機能させ
る際の電位は、G用の電流供給線1012と同電位とし
ているので、G用の電流供給線1012とG用の画素を
制御するソース信号線1022とに、接続用TFT10
62、1072を介して接続される。ゲート信号線10
33を電流供給線として機能させる際の電位は、B用の
電流供給線1013と同電位としているので、B用の電
流供給線1013とB用の画素を制御するソース信号線
1023とに、接続用TFT1063、1073を介し
て接続される。
With this configuration, the gate signal lines 1031, 10
As an example of a case where the current supply lines 32 and 1033 are used as shown in FIG. 10, only the pixel corresponding to the voltage may be connected to another wiring via the connection TFT. In the case of FIG. 10, the potential when the gate signal line 1031 functions as the current supply line is the potential of the R current supply line 1.
011 so that the current supply line 10 for R
11 and a source signal line 1021 for controlling the R pixel are connected via connection TFTs 1061 and 1071. Since the potential when the gate signal line 1032 functions as a current supply line is the same as the potential of the G current supply line 1012, the G current supply line 1012 and the source signal line 1022 for controlling the G pixel are connected to each other. The connection TFT 10
62, 1072. Gate signal line 10
Since the potential at which the pixel 33 functions as a current supply line is the same as the potential of the B current supply line 1013, the potential is connected to the B current supply line 1013 and the source signal line 1023 that controls the B pixel. Are connected via the TFTs 1063 and 1073.

【0056】また、図10の例では、3×3画素の範囲
内でのみ接続例を示しているが、電位が同じ信号線同士
であれば、図示されている範囲外から配線を引いて、各
信号線を接続しても構わない。
Further, in the example of FIG. 10, the connection example is shown only within the range of 3 × 3 pixels. However, if the signal lines have the same potential, wiring is drawn from outside the illustrated range. Each signal line may be connected.

【0057】ここで、図10に示したように、カラー表
示用の電子装置において本発明を実施する条件について
述べる。
Here, conditions for implementing the present invention in an electronic device for color display as shown in FIG. 10 will be described.

【0058】今、図10において、EL素子1001、
1002、1003を有する3画素の状態について考え
る。接続用TFT1051〜1053および1071が
導通して、各信号線はサステイン(点灯)期間において
電流供給線として機能しているものとする。
Now, in FIG. 10, the EL elements 1001,
Consider the state of three pixels having 1002 and 1003. It is assumed that the connection TFTs 1051 to 1053 and 1071 conduct, and each signal line functions as a current supply line during a sustain (lighting) period.

【0059】R用電流供給線の電位がVCUL(R)、G用電
流供給線の電位をVCUL(G)、B用電流供給線の電位をV
CUL(B)であるとき、接続用TFT1051〜1053の
導通によって、各ソース信号線1021〜1023の電
位はそれぞれの電流供給線と同電位となる。
The potential of the R current supply line is V CUL (R) , the potential of the G current supply line is V CUL (G) , and the potential of the B current supply line is V CUL (R) .
When CUL (B) , the potentials of the source signal lines 1021 to 1023 become the same as the current supply lines due to conduction of the connection TFTs 1051 to 1053.

【0060】このとき、スイッチング用TFT1091
のゲート・ソース間電圧をVGS(R)、スイッチング用T
FT1092のゲート・ソース間電圧をVGS(G)、スイ
ッチング用TFT1093のゲート・ソース間電圧をV
GS(B)とすると、ゲート信号線1031は、R用電流供
給線と同電位となっているので、|VGS(R)|=0、|V
GS(G)|=|VCUL(R)−VCUL(G)|、|VGS(B)|=|VCUL(R)
−VCUL(B)|となる。
At this time, the switching TFT 1091
Gate-source voltage of VGS (R), T for switching
When the gate-source voltage of FT1092 is VGS (G), Sui
The gate-source voltage of the switching TFT 1093 is V
GS (B)Then, the gate signal line 1031 is connected to the R
Since it has the same potential as the feed line, | VGS (R)| = 0, | V
GS (G)| = | VCUL (R)-VCUL (G)|, | VGS (B)| = | VCUL (R)
-VCUL (B)|

【0061】接続用TFTが導通している期間はサステ
イン(点灯)期間内であるから、スイッチング用TFT
は非導通状態である必要がある。つまり、|VGS(G)|、|
GS (B)|がともにスイッチング用TFTのしきい値の絶
対値|Vth|を下回っていなければならない。これを言い
換えると、各発光色のEL素子が同輝度となるように決
定される電流供給線の電位のばらつきが、スイッチング
用TFTのしきい値よりも小さくなければならないこと
になる。さもなければ、サステイン(点灯)期間内であ
るにもかかわらず、スイッチング用TFT1092ある
いは1093が導通し、誤動作することになる。
Since the period during which the connection TFT is conductive is within the sustain (lighting) period, the switching TFT is turned on.
Must be non-conductive. That is, | V GS (G) |, |
V GS (B) | must both be lower than the absolute value | V th | of the threshold value of the switching TFT. In other words, the variation in the potential of the current supply line determined so that the EL elements of each emission color have the same brightness must be smaller than the threshold value of the switching TFT. Otherwise, the switching TFT 1092 or 1093 conducts and malfunctions, even within the sustain (lighting) period.

【0062】よって、カラー表示用の電子装置において
は、上記の条件を満たす場合に限り、ゲート信号線を電
流供給線として用いることが可能である。
Therefore, in the electronic device for color display, the gate signal line can be used as the current supply line only when the above condition is satisfied.

【0063】ところで、接続用TFTを介して、電流供
給線とゲート信号線のみを電気的に接続する場合なら
ば、アドレス(書き込み)期間と重複したサステイン
(点灯)期間においても、ゲート信号線を電流供給の経
路として用いることが可能である。
When only the current supply line and the gate signal line are electrically connected via the connection TFT, the gate signal line is connected even during the sustain (lighting) period overlapping the address (writing) period. It can be used as a current supply path.

【0064】図20、図21を参照して説明する。接続
用TFT1911を介して、電流供給線1907とゲー
ト信号線1905とが電気的に接続されている。このゲ
ート信号線1905はi行目のゲート信号線であるとす
る。このi行目のゲート信号線1905が非選択状態に
ある期間でのみ、電流供給線と導通させて、電流供給の
経路とすることが出来る。図8、図9に示したタイミン
グチャートでは、全ての接続制御線に同一の信号を入力
して、同一のタイミングで接続用TFTのON、OFF
を制御していたが、この場合は、図21に示すように、
各列の接続制御線は、その接続制御線とゲート電極が電
気的に接続されている接続用TFTのソース領域あるい
はドレイン領域のいずれか一方に電気的に接続されてい
るゲート信号線と同じタイミングで信号を入力する。つ
まり、図20においては、ゲート信号線1905が選択
されると同時に、接続制御線1912の電位が変化し、
接続用TFT1911が非導通状態となる。その後、ゲ
ート信号線1905が非選択状態に戻ると同時に、接続
制御線1912の電位が変化し、接続用TFT1911
が導通状態となる。このようにすることで、アドレス
(書き込み)期間と重複したサステイン(点灯)期間に
おいても、ゲート信号線を電流供給の経路として用いる
ことが出来る。なお、この方法を用いると、アナログ階
調方式による駆動方法への適用も可能である。
A description will be given with reference to FIGS. The current supply line 1907 and the gate signal line 1905 are electrically connected via the connection TFT 1911. This gate signal line 1905 is assumed to be the i-th gate signal line. Only during the period in which the gate signal line 1905 of the i-th row is in the non-selected state, it can be made conductive with the current supply line to form a current supply path. In the timing charts shown in FIGS. 8 and 9, the same signal is input to all the connection control lines, and the connection TFTs are turned on and off at the same timing.
, But in this case, as shown in FIG.
The connection control line in each column has the same timing as the gate signal line electrically connected to either the source region or the drain region of the connection TFT to which the connection control line and the gate electrode are electrically connected. To input the signal. That is, in FIG. 20, at the same time that the gate signal line 1905 is selected, the potential of the connection control line 1912 changes,
The connection TFT 1911 is turned off. After that, at the same time when the gate signal line 1905 returns to the non-selected state, the potential of the connection control line 1912 changes, and the connection TFT 1911
Becomes conductive. In this manner, the gate signal line can be used as a current supply path even in a sustain (lighting) period overlapping with an address (writing) period. When this method is used, application to a driving method based on an analog gray scale method is also possible.

【0065】図20、図21で示した例では、1画素内
でゲート信号線と電流供給線とを導通させる場合につい
て示したが、他の行のゲート信号線と電流供給線とを接
続しても構わない。その場合は、そのゲート信号線が選
択されている期間は電流供給線と導通しないように、接
続制御線への信号を入力する必要がある。
In the examples shown in FIGS. 20 and 21, the case where the gate signal line and the current supply line are made conductive in one pixel is shown, but the gate signal line and the current supply line in another row are connected. It does not matter. In that case, it is necessary to input a signal to the connection control line so as not to conduct with the current supply line while the gate signal line is selected.

【0066】なお、図21に示したタイミングチャート
は、スイッチング用TFTがPチャネル型、EL駆動用
TFTがPチャネル型、接続用TFTがNチャネル型の
場合の例である。これらのTFTの極性が異なる場合に
は、それに合わせて電位等を反転させる必要がある。
The timing chart shown in FIG. 21 is an example in which the switching TFT is a P-channel type, the EL driving TFT is a P-channel type, and the connection TFT is an N-channel type. When the TFTs have different polarities, it is necessary to invert the potential and the like in accordance with the polarity.

【0067】[実施例2]本実施例においては、実施例1
で説明した電子装置の作製方法例として、画素部の周辺
に設けられる駆動回路(ソース信号線側駆動回路、ゲー
ト信号線側駆動回路等)のTFTと、画素部のスイッチ
ングTFTおよびEL駆動用TFTとを同一基板上に作
製する方法について工程に従って詳細に説明する。但
し、説明を簡単にするために、駆動回路部としてはその
基本構成回路であるCMOS回路と、EL駆動用TFT
としてはスイッチング用TFTとEL駆動用TFTとを
図示することにする。
[Embodiment 2] In this embodiment, Embodiment 1
As an example of a method for manufacturing the electronic device described in the above section, a TFT of a driver circuit (a source signal line side driver circuit, a gate signal line side driver circuit, and the like) provided around a pixel portion, a switching TFT of a pixel portion, and an EL driving TFT The method for manufacturing the same on the same substrate will be described in detail according to the steps. However, for the sake of simplicity, the driving circuit section includes a CMOS circuit, which is a basic configuration circuit thereof, and an EL driving TFT.
As an example, a switching TFT and an EL driving TFT will be illustrated.

【0068】まず、図11(A)に示すように、コーニ
ング社の#7059ガラスや#1737ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板5001上に
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜5002を形成する。
例えば、プラズマCVD法でSiH4、NH3、N2Oか
ら作製される酸化窒化シリコン膜5002aを10〜2
00[nm](好ましくは50〜100[nm])形成し、同様
にSiH4、N2Oから作製される酸化窒化水素化シリコ
ン膜5002bを50〜200[nm](好ましくは100
〜150[nm])の厚さに積層形成する。本実施例では下
地膜5002を2層構造として示したが、前記絶縁膜の
単層膜または2層以上積層させた構造として形成しても
良い。
First, as shown in FIG. 11A, a substrate 5001 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass is oxidized. A base film 5002 made of an insulating film such as a silicon film, a silicon nitride film, or a silicon oxynitride film is formed.
For example, a plasma CVD method SiH 4, NH 3, N 2 silicon oxynitride film 5002a made from O 10 to 2
00 [nm] (preferably 50 to 100 [nm]) is formed, similarly SiH 4, N 2 O hydrogenated silicon oxynitride film 5002b made from 50 to 200 [nm] (preferably 100
150150 [nm]). Although the base film 5002 has a two-layer structure in this embodiment, the base film 5002 may have a single-layer structure or a structure in which two or more insulating films are stacked.

【0069】島状半導体層5003〜5006は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層5003〜5006の厚さは25〜8
0[nm](好ましくは30〜60[nm])の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム(SiGe)合金
などで形成すると良い。
The island-shaped semiconductor layers 5003 to 5006 are formed of a crystalline semiconductor film formed by using a semiconductor film having an amorphous structure by a laser crystallization method or a known thermal crystallization method.
The thickness of the island-shaped semiconductor layers 5003 to 5006 is 25 to 8
It is formed with a thickness of 0 [nm] (preferably 30 to 60 [nm]). The material of the crystalline semiconductor film is not limited, but is preferably formed of silicon or a silicon germanium (SiGe) alloy.

【0070】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやYAGレーザー、YVO4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数30[Hz]とし、レーザーエ
ネルギー密度を100〜400[mJ/cm2](代表的には2
00〜300[mJ/cm2])とする。また、YAGレーザー
を用いる場合にはその第2高調波を用いパルス発振周波
数1〜10[kHz]とし、レーザーエネルギー密度を30
0〜600[mJ/cm2] (代表的には350〜500[mJ/cm
2])とすると良い。そして幅100〜1000[um]、例
えば400[um]で線状に集光したレーザー光を基板全面
に渡って照射し、この時の線状レーザー光の重ね合わせ
率(オーバーラップ率)を80〜98[%]として行う。
In order to form a crystalline semiconductor film by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser is used.
In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 [Hz], and the laser energy density is 100 to 400 [mJ / cm 2 ] (typically, 2
00 to 300 [mJ / cm 2 ]). When a YAG laser is used, the second harmonic is used, the pulse oscillation frequency is set to 1 to 10 [kHz], and the laser energy density is set to 30.
0 to 600 [mJ / cm 2 ] (typically 350 to 500 [mJ / cm 2 ]
2 ]) Then, a laser beam condensed linearly with a width of 100 to 1000 [um], for example, 400 [um] is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser light at this time is 80. Perform as ~ 98 [%].

【0071】次いで、島状半導体層5003〜5006
を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜
5007はプラズマCVD法またはスパッタ法を用い、
厚さを40〜150[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、120[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマCVD法でTEOS(Tetraethyl Orthosilicat
e)とO2とを混合し、反応圧力40[Pa]、基板温度30
0〜400[℃]とし、高周波(13.56[MHz])電力
密度0.5〜0.8[W/cm2]で放電させて形成すること
が出来る。このようにして作製される酸化シリコン膜
は、その後400〜500[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることが出来る。
Next, island-shaped semiconductor layers 5003 to 5006
Is formed to cover the gate insulating film 5007. The gate insulating film 5007 is formed by a plasma CVD method or a sputtering method.
It is formed of an insulating film containing silicon with a thickness of 40 to 150 [nm]. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 [nm]. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. For example, when a silicon oxide film is used, TEOS (Tetraethyl Orthosilicat
e) and O 2 were mixed, the reaction pressure was 40 [Pa], and the substrate temperature was 30.
It can be formed by discharging at a high frequency (13.56 [MHz]) power density of 0.5 to 0.8 [W / cm 2 ] at 0 to 400 [° C.]. The silicon oxide film thus manufactured can obtain favorable characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 [° C.].

【0072】そして、ゲート絶縁膜5007上にゲート
電極を形成するための第1の導電膜5008と第2の導
電膜5009とを形成する。本実施例では、第1の導電
膜5008をTaで50〜100[nm]の厚さに形成し、
第2の導電膜5009をWで100〜300[nm]の厚さ
に形成する。
Then, a first conductive film 5008 and a second conductive film 5009 for forming a gate electrode are formed over the gate insulating film 5007. In this embodiment, the first conductive film 5008 is formed of Ta to a thickness of 50 to 100 [nm],
A second conductive film 5009 is formed with W to a thickness of 100 to 300 [nm].

【0073】Ta膜はスパッタ法で形成し、Taのター
ゲットをArでスパッタする。この場合、Arに適量の
XeやKrを加えると、Ta膜の内部応力を緩和して膜
の剥離を防止することが出来る。また、α相のTa膜の
抵抗率は20[μΩcm]程度でありゲート電極に使用する
ことが出来るが、β相のTa膜の抵抗率は180[μΩc
m]程度でありゲート電極とするには不向きである。α相
のTa膜を形成するために、Taのα相に近い結晶構造
をもつ窒化タンタルを10〜50[nm]程度の厚さでTa
の下地に形成しておくとα相のTa膜を容易に得ること
が出来る。
The Ta film is formed by a sputtering method, and a Ta target is sputtered with Ar. In this case, when an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relaxed and the film can be prevented from peeling. The resistivity of the α-phase Ta film is about 20 [μΩcm] and can be used for the gate electrode. However, the resistivity of the β-phase Ta film is 180 [μΩc].
m], which is not suitable for use as a gate electrode. In order to form an α-phase Ta film, tantalum nitride having a crystal structure close to the α phase of Ta is formed with a thickness of about 10 to 50 [nm].
If it is formed on an underlayer, an α-phase Ta film can be easily obtained.

【0074】W膜を形成する場合には、Wをターゲット
としたスパッタ法で形成する。その他に6フッ化タング
ステン(WF6)を用いる熱CVD法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、W膜の抵抗率は20
[μΩcm]以下にすることが望ましい。W膜は結晶粒を大
きくすることで低抵抗率化を図ることが出来るが、W中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度99.9999[%]のWターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してW膜を形成することにより、抵抗率9〜20
[μΩcm]を実現することが出来る。
When a W film is formed, it is formed by a sputtering method using W as a target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, it is necessary to lower the resistance in order to use it as a gate electrode.
[μΩcm] or less is desirable. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when there are many impurity elements such as oxygen in W, the crystallization is inhibited and the resistance is increased. From this, in the case of using the sputtering method, a W target having a purity of 99.9999 [%] is used, and a W film is formed by giving sufficient consideration so as not to mix impurities from the gas phase during film formation. Resistivity 9-20
[μΩcm] can be realized.

【0075】なお、本実施例では、第1の導電膜500
8をTa、第2の導電膜5009をWとしたが、特に限
定されず、いずれもTa、W、Ti、Mo、Al、Cu
から選ばれた元素、または前記元素を主成分とする合金
材料若しくは化合物材料で形成しても良い。また、リン
等の不純物元素をドーピングした多結晶シリコン膜に代
表される半導体膜を用いても良い。本実施例以外の他の
組み合わせの一例は、第1の導電膜5008を窒化タン
タル(TaN)で形成し、第2の導電膜5009をWと
する組み合わせ、第1の導電膜5008を窒化タンタル
(TaN)で形成し、第2の導電膜5009をAlとす
る組み合わせ、第1の導電膜5008を窒化タンタル
(TaN)で形成し、第2の導電膜5009をCuとす
る組み合わせが挙げられるが、特に、第1の導電膜50
08と第2の導電膜5009とが、エッチングにより選
択比の取れる組み合わせを用いて形成することが好まし
い。(図11(A))
In this embodiment, the first conductive film 500
8 was Ta, and the second conductive film 5009 was W. However, there is no particular limitation, and any of Ta, W, Ti, Mo, Al, and Cu was used.
Or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. An example of another combination other than this embodiment is a combination in which the first conductive film 5008 is formed of tantalum nitride (TaN), the second conductive film 5009 is formed of W, and the first conductive film 5008 is formed of tantalum nitride (TaN). TaN), the second conductive film 5009 is made of Al, the first conductive film 5008 is made of tantalum nitride (TaN), and the second conductive film 5009 is made of Cu. In particular, the first conductive film 50
08 and the second conductive film 5009 are preferably formed using a combination which can obtain a selectivity by etching. (FIG. 11A)

【0076】次に、レジストによるマスク5010を形
成し、電極および配線を形成するための第1のエッチン
グ処理を行う。本実施例ではICP(Inductively Coup
ledPlasma:誘導結合型プラズマ)エッチング法を用
い、エッチング用ガスにCF4とCl2を混合し、1[Pa]
の圧力でコイル型の電極に500[W]のRF(13.5
6[MHz])電力を投入してプラズマを生成して行う。基
板側(試料ステージ)にも100[W]のRF(13.5
6[MHz])電力を投入し、実質的に負の自己バイアス電
圧を印加する。CF4とCl2を混合した場合にはW膜お
よびTa膜とも同程度にエッチングされる。
Next, a mask 5010 made of a resist is formed, and a first etching process for forming electrodes and wirings is performed. In this embodiment, ICP (Inductively Coup
ledPlasma: Inductively coupled plasma) Using an etching method, CF 4 and Cl 2 are mixed in an etching gas, and 1 [Pa]
500 [W] RF (13.5)
6 [MHz]) Power is supplied to generate plasma. 100 [W] RF (13.5) is also provided on the substrate side (sample stage).
6 [MHz]) Power is applied and a substantially negative self-bias voltage is applied. When CF 4 and Cl 2 are mixed, the W film and the Ta film are etched to the same extent.

【0077】上記のエッチング条件では、レジストによ
るマスクの形状を適したものとすることにより、基板側
に印加するバイアス電圧の効果により第1の導電層およ
び第2の導電層の端部がテーパー形状となる。テーパー
部の角度は15〜45°となる。ゲート絶縁膜上に残渣
を残すことなくエッチングするためには、10〜20
[%]程度の割合でエッチング時間を増加させると良い。
W膜に対する酸化窒化シリコン膜の選択比は2〜4(代
表的には3)であるので、オーバーエッチング処理によ
り、酸化窒化シリコン膜が露出した面は20〜50[nm]
程度エッチングされることになる。こうして、第1のエ
ッチング処理により第1の導電層と第2の導電層から成
る第1の形状の導電層5011〜5016(第1の導電
層5011a〜5016aと第2の導電層5011b〜
5016b)を形成する。ゲート絶縁膜5007は、第
1の形状の導電層5011〜5016で覆われない領域
は20〜50[nm]程度エッチングされ、薄くなった領域
が形成される。
Under the above-mentioned etching conditions, the shape of the resist mask is made appropriate, and the end portions of the first and second conductive layers are tapered due to the effect of the bias voltage applied to the substrate side. Becomes The angle of the tapered portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, 10 to 20
It is preferable to increase the etching time at a rate of about [%].
Since the selectivity of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed by the over-etching process is 20 to 50 [nm].
It will be etched to some extent. Thus, the first-shaped conductive layers 5011 to 5016 (the first conductive layers 5011a to 5016a and the second conductive layers 5011b to 5011b) each including the first conductive layer and the second conductive layer are formed by the first etching process.
5016b) is formed. In the gate insulating film 5007, a region which is not covered with the first shape conductive layers 5011 to 5016 is etched by about 20 to 50 [nm] to form a thinned region.

【0078】そして、第1のドーピング処理を行いN型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法若しくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を1×1013〜5×10
14[atoms/cm2]とし、加速電圧を60〜100[keV]とし
て行う。N型を付与する不純物元素として15族に属す
る元素、典型的にはリン(P)または砒素(As)を用
いるが、ここではリン(P)を用いる。この場合、導電
層5011〜5015がN型を付与する不純物元素に対
するマスクとなり、自己整合的に第1の不純物領域50
18〜5026が形成される。第1の不純物領域501
7〜5025には1×1020〜1×1021[atoms/cm3]
の濃度範囲でN型を付与する不純物元素を添加する。
(図11(B))
Then, a first doping process is performed to add an impurity element imparting N-type. The doping may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 13 to 5 × 10
14 [atoms / cm 2 ] and an acceleration voltage of 60 to 100 [keV]. An element belonging to Group 15 of the periodic table, typically phosphorus (P) or arsenic (As) is used as the impurity element imparting the N-type. Here, phosphorus (P) is used. In this case, the conductive layers 5011 to 5015 serve as a mask for the impurity element imparting N-type, and the first impurity region 50 is self-aligned.
18 to 5026 are formed. First impurity region 501
For 7 to 5025, 1 × 10 20 to 1 × 10 21 [atoms / cm 3 ]
Is added within the concentration range of.
(FIG. 11B)

【0079】次に、第2のエッチング処理を行う。同様
にICPエッチング法を用い、エッチングガスにCF4
とCl2とO2を混合して、1[Pa]の圧力でコイル型の電
極に500[W]のRF電力(13.56[MHz])を供給
し、プラズマを生成して行う。基板側(試料ステージ)
には50[W]のRF(13.56[MHz])電力を投入し、
第1のエッチング処理に比べ低い自己バイアス電圧を印
加する。このような条件によりW膜を異方性エッチング
し、かつ、それより遅いエッチング速度で第1の導電層
であるTaを異方性エッチングして第2の形状の導電層
5026〜5031(第1の導電層5026a〜503
1aと第2の導電層5026b〜5031b)を形成す
る。ゲート絶縁膜5007は、第2の形状の導電層50
26〜5031で覆われない領域はさらに20〜50[n
m]程度エッチングされ、薄くなった領域が形成される。
(図11(C))
Next, a second etching process is performed. Similarly, using an ICP etching method, CF 4 is used as an etching gas.
And Cl 2 and O 2 are mixed, and RF power (13.56 [MHz]) of 500 [W] is supplied to the coil-type electrode at a pressure of 1 [Pa] to generate plasma. Substrate side (sample stage)
Input 50 [W] RF (13.56 [MHz]) power,
A self-bias voltage lower than that in the first etching process is applied. Under such conditions, the W film is anisotropically etched, and Ta, which is the first conductive layer, is anisotropically etched at a lower etching rate to form the second shape conductive layers 5026 to 5031 (first Conductive layers 5026a to 503
1a and second conductive layers 5026b to 5031b) are formed. The gate insulating film 5007 is formed of the second shape conductive layer 50.
The area not covered by 26 to 5031 is further 20 to 50 [n
m] to form a thinned region.
(FIG. 11 (C))

【0080】W膜やTa膜のCF4とCl2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
WとTaのフッ化物と塩化物の蒸気圧を比較すると、W
のフッ化物であるWF6が極端に高く、その他のWC
5、TaF5、TaCl5は同程度である。従って、C
4とCl2の混合ガスではW膜およびTa膜共にエッチ
ングされる。しかし、この混合ガスに適量のO2を添加
するとCF4とO2が反応してCOとFになり、Fラジカ
ルまたはFイオンが多量に発生する。その結果、フッ化
物の蒸気圧が高いW膜のエッチング速度が増大する。一
方、TaはFが増大しても相対的にエッチング速度の増
加は少ない。また、TaはWに比較して酸化されやすい
ので、O2を添加することでTaの表面が酸化される。
Taの酸化物はフッ素や塩素と反応しないためさらにT
a膜のエッチング速度は低下する。従って、W膜とTa
膜とのエッチング速度に差を作ることが可能となりW膜
のエッチング速度をTa膜よりも大きくすることが可能
となる。
The etching reaction of the W film or the Ta film by the mixed gas of CF 4 and Cl 2 can be inferred from the generated radical or ion species and the vapor pressure of the reaction product.
Comparing the vapor pressures of fluorides and chlorides of W and Ta, W
WF 6 is extremely high and other WC
l 5 , TaF 5 and TaCl 5 are comparable. Therefore, C
With a mixed gas of F 4 and Cl 2 , both the W film and the Ta film are etched. However, when an appropriate amount of O 2 is added to this mixed gas, CF 4 and O 2 react to form CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure increases. On the other hand, in Ta, the increase in the etching rate is relatively small even if F increases. Further, since Ta is more easily oxidized than W, the surface of Ta is oxidized by adding O 2 .
Since the oxide of Ta does not react with fluorine or chlorine,
The etching rate of the a film decreases. Therefore, the W film and Ta
It is possible to make a difference in the etching rate with the film, and it is possible to make the etching rate of the W film larger than that of the Ta film.

【0081】そして、図12(A)に示すように第2の
ドーピング処理を行う。この場合、第1のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてN
型を付与する不純物元素をドーピングする。例えば、加
速電圧を70〜120[keV]とし、1×1013[atoms/cm
2]のドーズ量で行い、図11(B)で島状半導体層に形
成された第1の不純物領域の内側に新たな不純物領域を
形成する。ドーピングは、第2の形状の導電層5026
〜5030を不純物元素に対するマスクとして用い、第
1の導電層5026a〜5030aの下側の領域にも不
純物元素が添加されるようにドーピングする。こうし
て、第1の導電層5026a〜5030aと重なる第3
の不純物領域5032〜5041と、第1の不純物領域
と第3の不純物領域との間の第2の不純物領域5042
〜5051とを形成する。N型を付与する不純物元素
は、第2の不純物領域で1×1017〜1×1019[atoms
/cm3]の濃度となるようにし、第3の不純物領域で1×
1016〜1×1018[atoms/cm 3]の濃度となるようにす
る。
Then, as shown in FIG.
Perform doping processing. In this case, the first doping process
Lowering the dose than the
Doping with an impurity element for giving a mold. For example,
Speed voltage is set to 70 to 120 [keV] and 1 × 1013[atoms / cm
Two], And an island-shaped semiconductor layer is formed in FIG.
A new impurity region is formed inside the formed first impurity region.
Form. Doping is performed in the second shape conductive layer 5026.
To 5030 as a mask for the impurity element,
The region under one of the conductive layers 5026a to 5030a is also
Doping is performed so that a pure element is added. Like this
The third conductive layer 5026a to 5030a.
Impurity regions 5032 to 5041 and a first impurity region
Second impurity region 5042 between the second impurity region and the third impurity region
To 5051. N-type impurity element
Is 1 × 10 in the second impurity region.17~ 1 × 1019[atoms
/cmThree] In the third impurity region.
1016~ 1 × 1018[atoms / cm Three]
You.

【0082】そして、図12(B)に示すように、Pチ
ャネル型TFTを形成する島状半導体層5004、50
05、5006に一導電型とは逆の導電型の第4の不純
物領域5052〜5074を形成する。第2の導電層5
012〜5015を不純物元素に対するマスクとして用
い、自己整合的に不純物領域を形成する。このとき、N
チャネル型TFTを形成する島状半導体層5003、配
線を形成する第2の導電層5031はレジストマスク5
200で全面を被覆しておく。不純物領域5052〜5
054、5055〜5057、5058〜5060、5
061〜5065、5066〜5068、5069〜5
071、5072〜5074にはそれぞれ異なる濃度で
リンが添加されているが、ジボラン(B26)を用いた
イオンドープ法で形成し、そのいずれの領域においても
不純物濃度を2×1020〜2×1021[atoms/cm3]とな
るようにする。
Then, as shown in FIG. 12B, island-shaped semiconductor layers 5004 and 50 forming a P-channel TFT are formed.
At 05 and 5006, fourth impurity regions 5052 to 5074 having a conductivity type opposite to the one conductivity type are formed. Second conductive layer 5
012 to 5015 are used as a mask for the impurity element, and the impurity region is formed in a self-aligned manner. At this time, N
The island-shaped semiconductor layer 5003 forming the channel type TFT and the second conductive layer 5031 forming the wiring are formed by a resist mask 5
The entire surface is covered with 200. Impurity regions 5052-5
054, 5055-5057, 5058-5060, 5
061 to 5065, 5066 to 5068, 5069 to 5
Phosphorus is added to each of 071 and 5072 to 5074 at different concentrations, but they are formed by ion doping using diborane (B 2 H 6 ), and the impurity concentration is 2 × 10 20 to 10 It should be 2 × 10 21 [atoms / cm 3 ].

【0083】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第2
の形状の導電層5026〜5030がゲート電極として
機能する。また、5031は信号線として機能する。
Through the above steps, impurity regions are formed in the respective island-shaped semiconductor layers. Second overlapping with the island-shaped semiconductor layer
Of conductive layers 5026 to 5030 function as gate electrodes. 5031 functions as a signal line.

【0084】こうして導電型の制御を目的として図12
(C)に示すように、それぞれの島状半導体層に添加さ
れた不純物元素を活性化する工程を行う。この工程はフ
ァーネスアニール炉を用いる熱アニール法で行う。その
他に、レーザーアニール法、またはラピッドサーマルア
ニール法(RTA法)を適用することが出来る。熱アニ
ール法では酸素濃度が1[ppm]以下、好ましくは0.1
[ppm]以下の窒素雰囲気中で400〜700[℃]、代表
的には500〜600[℃]で行うものであり、本実施例
では500[℃]で4時間の熱処理を行う。ただし、50
26〜5031に用いた配線材料が熱に弱い場合には、
配線等を保護するため層間絶縁膜(シリコンを主成分と
する)を形成した後で活性化を行うことが好ましい。
FIG. 12 is a view for controlling the conductivity type.
As shown in (C), a step of activating the impurity element added to each of the island-shaped semiconductor layers is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less, preferably 0.1 ppm.
The heat treatment is performed in a nitrogen atmosphere of not more than [ppm] at 400 to 700 [° C.], typically 500 to 600 [° C.] In this embodiment, the heat treatment is performed at 500 [° C.] for 4 hours. However, 50
When the wiring material used for 26 to 5031 is weak to heat,
Activation is preferably performed after an interlayer insulating film (mainly composed of silicon) is formed in order to protect wirings and the like.

【0085】さらに、3〜100[%]の水素を含む雰囲
気中で、300〜450[℃]で1〜12時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化(プラズマにより励起された水素を
用いる)を行っても良い。
Further, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the island-like semiconductor layer. In this step, dangling bonds in the semiconductor layer are terminated by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0086】次に、図13(A)に示すように、第1層
間絶縁膜5075を形成する。第1層間絶縁膜5075
としては、珪素を含む絶縁膜を単層で用いるか、2種類
以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれ
ば良い。また、膜厚は400[nm]〜1.5[μm]とすれ
ば良い。本実施例では、200[nm]厚の窒化酸化珪素膜
を形成した。活性化手段としては、ファーネスアニール
法、レーザーアニール法、またはランプアニール法で行
うことが出来る。本実施例では電熱炉において窒素雰囲
気中、550[℃]、4時間の熱処理を行う。
Next, as shown in FIG. 13A, a first interlayer insulating film 5075 is formed. First interlayer insulating film 5075
For example, a single-layer insulating film containing silicon may be used, or a stacked film in which two or more insulating films containing silicon are combined may be used. Further, the film thickness may be 400 [nm] to 1.5 [μm]. In this embodiment, a silicon nitride oxide film having a thickness of 200 [nm] is formed. As the activation means, a furnace annealing method, a laser annealing method, or a lamp annealing method can be used. In this embodiment, heat treatment is performed in an electric furnace at 550 ° C. for 4 hours in a nitrogen atmosphere.

【0087】このとき、第1層間絶縁膜はゲート電極の
酸化を防止する役目を果たしている。
At this time, the first interlayer insulating film has a function of preventing oxidation of the gate electrode.

【0088】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
Further, a hydrogenation treatment is performed by performing a heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is a step of terminating dangling bonds of the semiconductor film with thermally excited hydrogen.
As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0089】なお、第1層間絶縁膜5075に積層膜を
用いる場合、一つの層を形成する工程と他の層を形成す
る工程との間に水素化処理を行っても良い。
When a stacked film is used for the first interlayer insulating film 5075, hydrogenation treatment may be performed between the step of forming one layer and the step of forming another layer.

【0090】次に、活性化工程が終了したら図13
(B)に示すように、第2層間絶縁膜5076を形成し
た後、第1層間絶縁膜5075、第2層間絶縁膜507
6、およびゲート絶縁膜5007に対してコンタクトホ
ールを形成し、各配線(接続電極を含む)5077〜5
082、ゲート信号線5084をパターニング形成した
後、接続電極5082に接する画素電極5083をパタ
ーニング形成する。
Next, when the activation step is completed, FIG.
As shown in (B), after forming a second interlayer insulating film 5076, a first interlayer insulating film 5075 and a second interlayer insulating film 507 are formed.
6, and a contact hole is formed with respect to the gate insulating film 5007, and each wiring (including the connection electrode) 5077-5
082, the gate signal line 5084 is formed by patterning, and then the pixel electrode 5083 in contact with the connection electrode 5082 is formed by patterning.

【0091】第2層間絶縁膜5076としては、有機樹
脂を材料とする膜を用い、その有機樹脂としてはポリイ
ミド、ポリアミド、アクリル、BCB(ベンゾシクロブ
テン)等を使用することが出来る。特に、第2層間絶縁
膜5076は平坦化の意味合いが強いので、平坦性に優
れたアクリルが好ましい。本実施例ではTFTによって
形成される段差を十分に平坦化しうる膜厚でアクリル膜
を形成する。好ましくは1〜5[μm](さらに好ましく
は2〜4[μm])とすれば良い。
As the second interlayer insulating film 5076, a film made of an organic resin is used. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene) or the like can be used. In particular, since the second interlayer insulating film 5076 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, an acrylic film is formed with a thickness that can sufficiently flatten a step formed by a TFT. Preferably, it is 1 to 5 [μm] (more preferably, 2 to 4 [μm]).

【0092】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、N型の不純物領
域5018〜5026またはP型の不純物領域5054
〜5065に達するコンタクトホール、配線5032に
達するコンタクトホール、電流供給線5033に達する
コンタクトホール、およびゲート電極5029、503
0に達するコンタクトホール(図示せず)をそれぞれ形
成する。
The contact holes are formed by dry etching or wet etching to form N-type impurity regions 5018 to 5026 or P-type impurity regions 5054.
5065, a contact hole reaching the wiring 5032, a contact hole reaching the current supply line 5033, and gate electrodes 5029 and 503.
Contact holes (not shown) reaching 0 are respectively formed.

【0093】また、配線(接続電極、信号線を含む)5
077〜5082、5084として、Ti膜を100[n
m]、Tiを含むアルミニウム膜を300[nm]、Ti膜1
50[nm]をスパッタ法で連続形成した3層構造の積層膜
を所望の形状にパターニングしたものを用いる。勿論、
他の導電膜を用いても良い。
Further, wiring (including connection electrodes and signal lines) 5
077 to 5082 and 5084, the Ti film is 100 [n
m], an aluminum film containing Ti is 300 [nm], and a Ti film 1
A laminate film having a three-layer structure in which 50 nm is continuously formed by a sputtering method and patterned into a desired shape is used. Of course,
Other conductive films may be used.

【0094】ところで、本発明の画素を有する電子装置
を作製する際には、前記3層構造の積層膜の一部を利用
してゲート信号線を形成し、そのゲート信号線を一時的
に電流供給線として用いる目的があるので、低抵抗の材
料(例えば、アルミニウム、銅などを主たる成分とする
材料)を用いることが望ましい。
When an electronic device having a pixel according to the present invention is manufactured, a gate signal line is formed by utilizing a part of the three-layered laminated film, and the gate signal line is temporarily supplied with a current. Since there is a purpose for use as a supply line, it is desirable to use a low-resistance material (for example, a material mainly containing aluminum, copper, or the like).

【0095】また、本実施例では、画素電極5083と
してITO膜を110[nm]の厚さに形成し、パターニン
グを行った。画素電極5083を接続電極5082と接
して重なるように配置することでコンタクトを取ってい
る。また、酸化インジウムに2〜20[%]の酸化亜鉛
(ZnO)を混合した透明導電膜を用いても良い。この
画素電極5083がEL素子の陽極となる。
In this embodiment, an ITO film having a thickness of 110 [nm] was formed as the pixel electrode 5083, and was patterned. Contact is established by arranging the pixel electrode 5083 so as to be in contact with and overlap with the connection electrode 5082. Alternatively, a transparent conductive film in which 2 to 20% of zinc oxide (ZnO) is mixed with indium oxide may be used. This pixel electrode 5083 becomes an anode of the EL element.

【0096】次に、図13(B)に示すように、珪素を
含む絶縁膜(本実施例では酸化珪素膜)を500[nm]の
厚さに形成し、画素電極5083に対応する位置に開口
部を形成して第3層間絶縁膜5085を形成する。開口
部を形成する際、ウエットエッチング法を用いることで
容易にテーパー形状の側壁とすることが出来る。開口部
の側壁が十分になだらかでないと段差に起因するEL層
の劣化が顕著な問題となってしまう。
Next, as shown in FIG. 13B, an insulating film containing silicon (a silicon oxide film in this embodiment) is formed to a thickness of 500 [nm], and is formed at a position corresponding to the pixel electrode 5083. An opening is formed, and a third interlayer insulating film 5085 is formed. When the opening is formed, a tapered side wall can be easily formed by using a wet etching method. If the side wall of the opening is not sufficiently gentle, the deterioration of the EL layer due to the step becomes a significant problem.

【0097】次に、EL層5086および陰極(MgA
g電極)5087を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、EL層5086の膜厚は80
0〜200[nm](典型的には100〜120[nm])、陰
極5087の厚さは180〜300[nm](典型的には2
00〜250[nm])とすれば良い。
Next, the EL layer 5086 and the cathode (MgA
g electrode) 5087 is continuously formed using a vacuum deposition method without opening to the atmosphere. Note that the thickness of the EL layer 5086 is 80
The cathode 5087 has a thickness of 180 to 300 [nm] (typically 100 to 120 [nm]) (typically 100 to 120 [nm]).
00 to 250 [nm]).

【0098】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、EL層および陰極を形成する。但し、EL層は溶液
に対する耐性に乏しいためフォトリソグラフィ技術を用
いずに各色個別に形成しなくてはならない。そこでメタ
ルマスクを用いて所望の画素以外を隠し、必要箇所だけ
選択的にEL層および陰極を形成するのが好ましい。
In this step, an EL layer and a cathode are sequentially formed for a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue. However, since the EL layer has poor resistance to a solution, it must be formed individually for each color without using a photolithography technique. Therefore, it is preferable that a metal mask is used to hide portions other than the desired pixels, and that the EL layer and the cathode are selectively formed only in necessary portions.

【0099】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
EL層および陰極を選択的に形成する。次いで、緑色に
対応する画素以外を全て隠すマスクをセットし、そのマ
スクを用いて緑色発光のEL層および陰極を選択的に形
成する。次いで、同様に青色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて青色発光の
EL層および陰極を選択的に形成する。なお、ここでは
全て異なるマスクを用いるように記載しているが、同じ
マスクを使いまわしても構わない。また、全画素にEL
層および陰極を形成するまで真空を破らずに処理するこ
とが好ましい。
That is, first, a mask for hiding all pixels other than pixels corresponding to red is set, and the EL layer and the cathode for emitting red light are selectively formed using the mask. Next, a mask for hiding all pixels other than pixels corresponding to green is set, and the EL layer and the cathode for emitting green light are selectively formed using the mask. Next, a mask for covering all pixels other than the pixel corresponding to blue is similarly set, and a blue light emitting EL layer and a cathode are selectively formed using the mask. Note that all the masks are described herein as being different, but the same mask may be used again. EL is applied to all pixels.
Processing is preferably performed without breaking vacuum until a layer and a cathode are formed.

【0100】ここではRGBに対応した三種類のEL素
子を形成する方式を用いたが、白色発光のEL素子とカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のEL素子と蛍光体(蛍光性の色変換層:CCM)とを
組み合わせた方式、陰極(対向電極)に透明電極を利用
してRGBに対応したEL素子を重ねる方式などを用い
ても良い。
Here, a method of forming three types of EL elements corresponding to RGB was used, but a method of combining a white light emitting EL element and a color filter, a blue or blue-green light emitting EL element and a phosphor (fluorescent And a method in which an EL element corresponding to RGB is stacked on a cathode (a counter electrode) using a transparent electrode.

【0101】なお、EL層5086としては公知の材料
を用いることが出来る。公知の材料としては、駆動電圧
を考慮すると有機材料を用いるのが好ましい。例えば正
孔注入層、正孔輸送層、発光層および電子注入層でなる
4層構造とすれば良い。また、本実施例ではEL素子の
陰極としてMgAg電極を用いた例を示すが、公知の他
の材料であっても良い。
Note that a known material can be used for the EL layer 5086. As a known material, it is preferable to use an organic material in consideration of a driving voltage. For example, a four-layer structure including a hole injection layer, a hole transport layer, a light emitting layer, and an electron injection layer may be used. In this embodiment, an example is shown in which an MgAg electrode is used as the cathode of the EL element, but other known materials may be used.

【0102】次いで、EL層および陰極を覆って保護電
極5088を形成する。この保護電極5088としては
アルミニウムを主成分とする導電膜を用いれば良い。保
護電極5088はEL層および陰極を形成した時とは異
なるマスクを用いて真空蒸着法で形成すれば良い。ま
た、EL層および陰極を形成した後で大気解放しないで
連続的に形成することが好ましい。
Next, a protective electrode 5088 is formed to cover the EL layer and the cathode. As the protective electrode 5088, a conductive film mainly containing aluminum may be used. The protective electrode 5088 may be formed by a vacuum evaporation method using a mask different from that used when the EL layer and the cathode are formed. After the EL layer and the cathode are formed, they are preferably formed continuously without being released to the atmosphere.

【0103】最後に、窒化珪素膜でなるパッシベーショ
ン膜5089を300[nm]の厚さに形成する。実際には
保護電極5088がEL層5086を水分等から保護す
る役割を果たすが、さらにパッシベーション膜5089
を形成しておくことで、EL素子の信頼性をさらに高め
ることが出来る。
Finally, a passivation film 5089 made of a silicon nitride film is formed to a thickness of 300 [nm]. Actually, the protection electrode 5088 plays a role of protecting the EL layer 5086 from moisture and the like.
Is formed, the reliability of the EL element can be further improved.

【0104】こうして図13(B)に示すような構造の
アクティブマトリクス型電子装置が完成する。なお、本
実施例におけるアクティブマトリクス型電子装置の作製
工程においては、回路の構成および工程の関係上、ゲー
ト電極を形成している材料であるTa、Wによってソー
ス信号線を形成し、ソース、ドレイン電極を形成してい
る配線材料であるAlによってゲート信号線を形成して
いるが、異なる材料を用いても良い。
Thus, an active matrix electronic device having a structure as shown in FIG. 13B is completed. In the manufacturing process of the active matrix type electronic device in this embodiment, a source signal line is formed by Ta and W which are materials forming a gate electrode, and a source and a drain are formed due to a circuit configuration and a process. Although the gate signal line is formed of Al which is a wiring material forming the electrode, a different material may be used.

【0105】ところで、本実施例のアクティブマトリク
ス基板は、画素部だけでなく駆動回路部にも最適な構造
のTFTを配置することにより、非常に高い信頼性を示
し、動作特性も向上しうる。また結晶化工程においてN
i等の金属触媒を添加し、結晶性を高めることも可能で
ある。それによって、ソース信号線駆動回路の駆動周波
数を10[MHz]以上にすることが可能である。
By the way, the active matrix substrate of this embodiment exhibits extremely high reliability by arranging the TFT having the optimum structure not only in the pixel portion but also in the driving circuit portion, and the operating characteristics can be improved. In the crystallization step, N
It is also possible to increase the crystallinity by adding a metal catalyst such as i. Thus, the driving frequency of the source signal line driving circuit can be increased to 10 MHz or more.

【0106】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路部を形成するCMOS回路のNチャネル型TF
Tとして用いる。なお、ここでいう駆動回路としては、
シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッショ
ンゲートなどが含まれる。
First, a TFT having a structure in which hot carrier injection is reduced so as not to reduce the operation speed as much as possible,
N-channel type TF of CMOS circuit forming drive circuit section
Used as T. In addition, as the drive circuit here,
It includes a shift register, a buffer, a level shifter, a latch in line-sequential driving, a transmission gate in point-sequential driving, and the like.

【0107】本実施例の場合、Nチャネル型TFTの活
性層は、ソース領域、ドレイン領域、GOLD領域、L
DD領域およびチャネル形成領域を含み、GOLD領域
はゲート絶縁膜を介してゲート電極と重なっている。
In the case of the present embodiment, the active layer of the N-channel TFT includes a source region, a drain region, a GOLD region,
The GOLD region includes a DD region and a channel formation region, and overlaps with the gate electrode via a gate insulating film.

【0108】また、CMOS回路のPチャネル型TFT
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にLDD領域を設けなくても良い。勿論、Nチ
ャネル型TFTと同様にLDD領域を設け、ホットキャ
リア対策を講じることも可能である。
Also, a P-channel type TFT of a CMOS circuit
Since there is almost no concern about deterioration due to hot carrier injection, it is not necessary to provide an LDD region. Needless to say, it is also possible to provide an LDD region similarly to the N-channel type TFT and take measures against hot carriers.

【0109】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなCMOS回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なCMOS回路が用いられる場合、CMOS回路を形成
するNチャネル型TFTは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でLDD領域を形成する
ことが好ましい。このような例としては、点順次駆動に
用いられるトランスミッションゲートなどが挙げられ
る。また駆動回路において、オフ電流値を極力低く抑え
る必要のあるCMOS回路が用いられる場合、CMOS
回路を形成するNチャネル型TFTは、LDD領域の一
部がゲート絶縁膜を介してゲート電極と重なる構成を有
していることが好ましい。このような例としては、やは
り、点順次駆動に用いられるトランスミッションゲート
などが挙げられる。
In addition, in the case where a CMOS circuit in which a current flows bidirectionally in the channel formation region, that is, a CMOS circuit in which the roles of the source region and the drain region are switched is used in the driver circuit, N In the channel type TFT, it is preferable to form an LDD region on both sides of the channel formation region so as to sandwich the channel formation region. An example of such a transmission gate is a transmission gate used for dot-sequential driving. In the case where a CMOS circuit that requires an off-current value to be kept as low as possible is used in a driving circuit, a CMOS
The N-channel TFT forming a circuit preferably has a structure in which a part of an LDD region overlaps with a gate electrode through a gate insulating film. As such an example, a transmission gate used for dot-sequential driving is also mentioned.

【0110】なお、実際には図13(B)の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)や透光性のシーリング
材でパッケージング(封入)することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置したりする
とEL素子の信頼性が向上する。
When the structure shown in FIG. 13 (B) is actually completed, the protective film (laminate film, ultraviolet curable resin film, etc.) having high airtightness and low degassing is used to prevent further exposure to the outside air. It is preferable to package (enclose) with an optical sealing material. At this time, the reliability of the EL element is improved by setting the inside of the sealing material to an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.

【0111】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ(フレキシブルプリントサーキット:FPC)を取
り付けて製品として完成する。このような出荷出来る状
態にまでした状態を本明細書中では電子装置という。
When the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting terminals routed from elements or circuits formed on the substrate to external signal terminals. To complete the product. Such a state in which the product can be shipped is referred to as an electronic device in this specification.

【0112】[実施例3]本実施例では、本発明の電子装
置を作製した例について説明する。
[Embodiment 3] In this embodiment, an example in which an electronic device of the present invention is manufactured will be described.

【0113】図14(A)は本発明を用いた電子装置の
上面図であり、図14(A)をX−X'面で切断した断
面図を図14(B)に示す。図14(A)において、4
001は基板、4002は画素部、4003はソース信
号線側駆動回路、4004はゲート信号線側駆動回路で
あり、それぞれの駆動回路は配線4005、4006、
4007を経てFPC4008に至り、外部機器へと接
続される。
FIG. 14A is a top view of an electronic device using the present invention, and FIG. 14B is a cross-sectional view of FIG. 14A taken along the line XX ′. In FIG. 14A, 4
001 is a substrate, 4002 is a pixel portion, 4003 is a source signal line side driving circuit, 4004 is a gate signal line side driving circuit, and each driving circuit has wirings 4005, 4006,
Via the FPC 4007, the FPC 4008 is connected to an external device.

【0114】このとき、画素部、好ましくは駆動回路お
よび画素部を囲むようにしてカバー材4009、密封材
4010、シーリング材(ハウジング材ともいう)40
11(図14(B)に図示)が設けられている。
At this time, the cover member 4009, the sealing member 4010, and the sealing member (also referred to as a housing member) 40 surround the pixel portion, preferably the drive circuit and the pixel portion.
11 (shown in FIG. 14B).

【0115】また、図14(B)は本実施例の電子装置
の断面構造であり、基板4001、下地膜4012の上
に駆動回路用TFT(但し、ここではNチャネル型TF
TとPチャネル型TFTを組み合わせたCMOS回路を
図示している)4013および画素部用TFT4014
(但し、ここではEL素子への電流を制御するEL駆動
用TFTだけ図示している)が形成されている。これら
のTFTは公知の構造(トップゲート構造あるいはボト
ムゲート構造)を用いれば良い。
FIG. 14B shows a cross-sectional structure of the electronic device of this embodiment, in which a TFT for a driving circuit (here, an N-channel type TF) is formed on a substrate 4001 and a base film 4012.
A CMOS circuit combining T and P-channel TFTs is shown) 4013 and a TFT 4014 for a pixel portion
(However, here, only the EL driving TFT for controlling the current to the EL element is shown). These TFTs may use a known structure (top gate structure or bottom gate structure).

【0116】公知の作製方法を用いて駆動回路用TFT
4013、画素部用TFT4014が完成したら、樹脂
材料でなる層間絶縁膜(平坦化膜)4015の上に画素
部用TFT4014のドレインと電気的に接続する透明
導電膜でなる画素電極4016を形成する。透明導電膜
としては、酸化インジウムと酸化スズとの化合物(IT
Oと呼ばれる)または酸化インジウムと酸化亜鉛との化
合物を用いることができる。そして、画素電極4016
を形成したら、絶縁膜4017を形成し、画素電極40
16上に開口部を形成する。
A TFT for a driving circuit is manufactured by using a known manufacturing method.
4013, when the pixel portion TFT 4014 is completed, a pixel electrode 4016 made of a transparent conductive film electrically connected to the drain of the pixel portion TFT 4014 is formed on an interlayer insulating film (flattening film) 4015 made of a resin material. As the transparent conductive film, a compound of indium oxide and tin oxide (IT
O) or a compound of indium oxide and zinc oxide. Then, the pixel electrode 4016
Is formed, an insulating film 4017 is formed, and the pixel electrode 40 is formed.
An opening is formed on 16.

【0117】次に、EL層4018を形成する。どのよ
うな構造とするかは公知の技術を用いれば良い。また、
EL材料には低分子系材料と高分子系(ポリマー系)材
料がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。
Next, an EL layer 4018 is formed. A known technique may be used to determine the structure. Also,
EL materials include low molecular weight materials and high molecular weight (polymer) materials. When a low molecular material is used, an evaporation method is used, but when a high molecular material is used, a spin coating method,
A simple method such as a printing method or an inkjet method can be used.

【0118】本実施例では、シャドウマスクを用いて蒸
着法によりEL層を形成する。シャドウマスクを用いて
画素毎に波長の異なる発光が可能な発光層(赤色発光
層、緑色発光層および青色発光層)を形成することで、
カラー表示が可能となる。その他にも、色変換層(CC
M)とカラーフィルタを組み合わせた方式、白色発光層
とカラーフィルタを組み合わせた方式があるがいずれの
方法を用いても良い。勿論、単色発光の電子装置とする
こともできる。
In this embodiment, an EL layer is formed by an evaporation method using a shadow mask. By forming light-emitting layers (red light-emitting layer, green light-emitting layer, and blue light-emitting layer) capable of emitting light of different wavelengths for each pixel using a shadow mask,
Color display becomes possible. In addition, the color conversion layer (CC
There is a method combining M) and a color filter, and a method combining a white light emitting layer and a color filter, and any method may be used. Needless to say, the electronic device can emit light of a single color.

【0119】EL層4018を形成したら、その上に陰
極4019を形成する。陰極4019とEL層4018
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でEL層4018と陰極40
19を連続成膜するか、EL層4018を不活性雰囲気
で形成し、大気解放しないで陰極4019を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式(クラスターツール方式)の成膜装置を用いるこ
とで上述のような成膜を可能とする。
After forming the EL layer 4018, the cathode 4019 is formed thereon. Cathode 4019 and EL layer 4018
It is desirable to remove as much as possible moisture and oxygen existing at the interface. Therefore, the EL layer 4018 and the cathode 40
It is necessary to devise a method of continuously forming the film 19 or forming the EL layer 4018 in an inert atmosphere and forming the cathode 4019 without opening to the atmosphere. In this embodiment, the above-described film formation is made possible by using a multi-chamber type (cluster tool type) film formation apparatus.

【0120】なお、本実施例では陰極4019として、
LiF(フッ化リチウム)膜とAl(アルミニウム)膜
の積層構造を用いる。具体的にはEL層4018上に蒸
着法で1[nm]厚のLiF(フッ化リチウム)膜を形成
し、その上に300[nm]厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるMgAg電極を用いて
も良い。そして陰極4019は4020で示される領域
において配線4007に接続される。配線4007は陰
極4019に所定の電圧を与えるための電源線であり、
導電性ペースト材料4021を介してFPC4008に
接続される。
In this embodiment, as the cathode 4019,
A laminated structure of a LiF (lithium fluoride) film and an Al (aluminum) film is used. Specifically, a 1-nm-thick LiF (lithium fluoride) film is formed on the EL layer 4018 by a vapor deposition method, and a 300-nm-thick aluminum film is formed thereon. Of course, a MgAg electrode which is a known cathode material may be used. The cathode 4019 is connected to the wiring 4007 in a region indicated by 4020. A wiring 4007 is a power supply line for applying a predetermined voltage to the cathode 4019,
It is connected to the FPC 4008 through the conductive paste material 4021.

【0121】4020に示された領域において陰極40
19と配線4007とを電気的に接続するために、層間
絶縁膜4015および絶縁膜4017にコンタクトホー
ルを形成する必要がある。これらは層間絶縁膜4015
のエッチング時(画素電極用コンタクトホールの形成
時)や絶縁膜4017のエッチング時(EL層形成前の
開口部の形成時)に形成しておけば良い。また、絶縁膜
4017をエッチングする際に、層間絶縁膜4015ま
で一括でエッチングしても良い。この場合、層間絶縁膜
4015と絶縁膜4017が同じ樹脂材料であれば、コ
ンタクトホールの形状を良好なものとすることができ
る。
In the area indicated by reference numeral 4020, the cathode 40
In order to electrically connect the wiring 19 and the wiring 4007, it is necessary to form a contact hole in the interlayer insulating film 4015 and the insulating film 4017. These are interlayer insulating films 4015
May be formed at the time of etching (at the time of forming a contact hole for a pixel electrode) or at the time of etching of an insulating film 4017 (at the time of forming an opening before forming an EL layer). When the insulating film 4017 is etched, etching may be performed all at once up to the interlayer insulating film 4015. In this case, if the interlayer insulating film 4015 and the insulating film 4017 are the same resin material, the shape of the contact hole can be made good.

【0122】このようにして形成されたEL素子の表面
を覆って、パッシベーション膜4022、充填材402
3、カバー材4009が形成される。
The passivation film 4022 and the filler 402 cover the surface of the EL element thus formed.
3. A cover material 4009 is formed.

【0123】さらに、EL素子部を囲むようにして、カ
バー材4009と基板4001の内側にシーリング材4
011が設けられ、さらにシーリング材4011の外側
には密封材(第2のシーリング材)4010が形成され
る。
Further, a sealing material 4 is provided inside the cover 4009 and the substrate 4001 so as to surround the EL element portion.
011 is provided, and a sealing material (second sealing material) 4010 is formed outside the sealing material 4011.

【0124】このとき、この充填材4023は、カバー
材4009を接着するための接着剤としても機能する。
充填材4023としては、PVC(ポリビニルクロライ
ド)、エポキシ樹脂、シリコン樹脂、PVB(ポリビニ
ルブチラル)またはEVA(エチレンビニルアセテー
ト)を用いることができる。この充填材4023の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。また充填材4023の内部に、酸素を捕捉する
効果を有する酸化防止剤等を配置することで、EL層の
劣化を抑えても良い。
At this time, the filler 4023 also functions as an adhesive for bonding the cover member 4009.
As the filler 4023, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 4023 because a moisture absorbing effect can be maintained. Further, by disposing an antioxidant or the like having an effect of capturing oxygen inside the filler 4023, deterioration of the EL layer may be suppressed.

【0125】また、充填材4023の中にスペーサーを
含有させてもよい。このとき、スペーサーをBaOなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
Further, a spacer may be contained in the filler 4023. At this time, the spacer may be a granular substance made of BaO or the like, and the spacer itself may have hygroscopicity.

【0126】スペーサーを設けた場合、パッシベーショ
ン膜4022はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
When a spacer is provided, the passivation film 4022 can reduce the spacer pressure.
Further, a resin film or the like for relaxing the spacer pressure may be provided separately from the passivation film.

【0127】また、カバー材4009としては、ガラス
板、アルミニウム板、ステンレス板、FRP(Fibergla
ss-Reinforced Plastics)板、PVF(ポリビニルフル
オライド)フィルム、マイラーフィルム、ポリエステル
フィルムまたはアクリルフィルムを用いることができ
る。なお、充填材4023としてPVBやEVAを用い
る場合、数十[μm]のアルミニウムホイルをPVFフ
ィルムやマイラーフィルムで挟んだ構造のシートを用い
ることが好ましい。
As the cover material 4009, a glass plate, an aluminum plate, a stainless steel plate, FRP (Fiberga
ss-Reinforced Plastics) plate, PVF (polyvinyl fluoride) film, mylar film, polyester film or acrylic film can be used. When PVB or EVA is used as the filler 4023, it is preferable to use a sheet having a structure in which aluminum foil of several tens [μm] is sandwiched between PVF films or mylar films.

【0128】但し、EL素子からの発光方向(光の放射
方向)によっては、カバー材4009が透光性を有する
必要がある。
However, depending on the direction of light emission (the direction of light emission) from the EL element, the cover material 4009 needs to have a light transmitting property.

【0129】また、配線4007はシーリング材401
1および密封材4010と基板4001との隙間を通っ
てFPC4008に電気的に接続される。なお、ここで
は配線4007について説明したが、他の配線400
5、4006も同様にしてシーリング材4011および
密封材4010の下を通ってFPC4008に電気的に
接続される。
The wiring 4007 is made of a sealing material 401.
1 and the sealant 4010 and the substrate 4001, and electrically connected to the FPC 4008. Although the wiring 4007 has been described here, the other wiring 4007
5 and 4006 are also electrically connected to the FPC 4008 under the sealant 4011 and the sealant 4010 in the same manner.

【0130】なお本実施例では、充填材4023を設け
てからカバー材4009を接着し、充填材4023の側
面(露呈面)を覆うようにシーリング材4011を取り
付けているが、カバー材4009およびシーリング材4
011を取り付けてから、充填材4023を設けても良
い。この場合、基板4001、カバー材4009および
シーリング材4011で形成されている空隙に通じる充
填材の注入口を設ける。そして前記空隙を真空状態(1
-2[Torr]以下)にし、充填材の入っている水槽に注
入口を浸してから、空隙の外の気圧を空隙の中の気圧よ
りも高くして、充填材を空隙の中に充填する。
In this embodiment, the cover member 4009 is adhered after the filler member 4023 is provided, and the sealing member 4011 is attached so as to cover the side surface (exposed surface) of the filler member 4023. Lumber 4
After attaching 011, the filler 4023 may be provided. In this case, an inlet for a filler is provided to communicate with a space formed by the substrate 4001, the cover material 4009, and the sealing material 4011. Then, the gap is vacuumed (1
0 -2 [Torr] or less), fill the filling material into the water tank by immersing the injection port in the filling tank, and then make the pressure outside the gap higher than the pressure inside the gap. I do.

【0131】[実施例4]本実施例では、本発明を用いて
実施例3とは異なる形態の電子装置を作製した例につい
て、図15(A)、(B)を用いて説明する。図14
(A)、(B)と同じ番号のものは同じ部分を指してい
るので説明は省略する。
[Embodiment 4] In this embodiment, an example in which an electronic device different from that of Embodiment 3 is manufactured using the present invention will be described with reference to FIGS. FIG.
Elements having the same numbers as (A) and (B) indicate the same parts, and thus description thereof will be omitted.

【0132】図15(A)は本実施例の電子装置の上面
図であり、図15(A)をY−Y'面で切断した断面図
を図15(B)に示す。
FIG. 15A is a top view of the electronic device of this embodiment, and FIG. 15B is a cross-sectional view of FIG. 15A cut along the YY ′ plane.

【0133】実施例3に従って、EL素子の表面を覆っ
てパッシベーション膜4022までを形成する。
According to the third embodiment, up to the passivation film 4022 is formed to cover the surface of the EL element.

【0134】さらに、EL素子を覆うようにして充填材
4023を設ける。この充填材4023は、カバー材4
009を接着するための接着剤としても機能する。充填
材4023としては、PVC(ポリビニルクロライ
ド)、エポキシ樹脂、シリコン樹脂、PVB(ポリビニ
ルブチラル)またはEVA(エチレンビニルアセテー
ト)を用いることができる。この充填材4023の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。また充填材4023の内部に、酸素を捕捉する
効果を有する酸化防止剤等を配置することで、EL層の
劣化を抑えても良い。
Further, a filler 4023 is provided so as to cover the EL element. The filler 4023 is used for the cover material 4
It also functions as an adhesive for bonding 009. As the filler 4023, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 4023 because a moisture absorbing effect can be maintained. Further, by disposing an antioxidant or the like having an effect of capturing oxygen inside the filler 4023, deterioration of the EL layer may be suppressed.

【0135】また、充填材4023の中にスペーサーを
含有させてもよい。このとき、スペーサーをBaOなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
Further, a spacer may be contained in the filler 4023. At this time, the spacer may be a granular substance made of BaO or the like, and the spacer itself may have hygroscopicity.

【0136】スペーサーを設けた場合、パッシベーショ
ン膜4022はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
When a spacer is provided, the pressure of the passivation film 4022 can be reduced.
Further, a resin film or the like for relaxing the spacer pressure may be provided separately from the passivation film.

【0137】また、カバー材4009としては、ガラス
板、アルミニウム板、ステンレス板、FRP(Fibergla
ss-Reinforced Plastics)板、PVF(ポリビニルフル
オライド)フィルム、マイラーフィルム、ポリエステル
フィルムまたはアクリルフィルムを用いることができ
る。なお、充填材4023としてPVBやEVAを用い
る場合、数十[μm]のアルミニウムホイルをPVFフ
ィルムやマイラーフィルムで挟んだ構造のシートを用い
ることが好ましい。
As the cover material 4009, a glass plate, an aluminum plate, a stainless steel plate, FRP (Fibergla
ss-Reinforced Plastics) plate, PVF (polyvinyl fluoride) film, mylar film, polyester film or acrylic film can be used. When PVB or EVA is used as the filler 4023, it is preferable to use a sheet having a structure in which aluminum foil of several tens [μm] is sandwiched between PVF films or mylar films.

【0138】但し、EL素子からの発光方向(光の放射
方向)によっては、カバー材6000が透光性を有する
必要がある。
However, depending on the direction of light emission (the direction of light emission) from the EL element, the cover material 6000 needs to have a light transmitting property.

【0139】次に、充填材4023を用いてカバー材4
009を接着した後、充填材4023の側面(露呈面)
を覆うようにフレーム材4024を取り付ける。フレー
ム材4024はシーリング材(接着剤として機能する)
4025によって接着される。このとき、シーリング材
4025としては、光硬化性樹脂を用いるのが好ましい
が、EL層の耐熱性が許せば熱硬化性樹脂を用いても良
い。なお、シーリング材4025はできるだけ水分や酸
素を透過しない材料であることが望ましい。また、シー
リング材4025の内部に乾燥剤を添加してあっても良
い。
Next, using the filler 4023, the cover 4
After bonding 009, the side surface (exposure surface) of the filler 4023
The frame member 4024 is attached so as to cover the. The frame material 4024 is a sealing material (functioning as an adhesive)
Adhered by 4025. At this time, a photocurable resin is preferably used as the sealing material 4025, but a thermosetting resin may be used as long as the heat resistance of the EL layer is allowed. Note that it is preferable that the sealing material 4025 be a material that does not transmit moisture or oxygen as much as possible. Further, a desiccant may be added to the inside of the sealing material 4025.

【0140】また、配線4007はシーリング材402
5と基板4001との隙間を通ってFPC4008に電
気的に接続される。なお、ここでは配線4007につい
て説明したが、他の配線4005、4006も同様にし
てシーリング材4025の下を通ってFPC4008に
電気的に接続される。
The wiring 4007 is made of a sealing material 402.
5 is electrically connected to the FPC 4008 through a gap between the substrate 5 and the substrate 4001. Note that although the wiring 4007 is described here, the other wirings 4005 and 4006 similarly pass under the sealing material 4025 and are electrically connected to the FPC 4008.

【0141】なお本実施例では、充填材4023を設け
てからカバー材4009を接着し、充填材4023の側
面(露呈面)を覆うようにフレーム材4024を取り付
けているが、カバー材4009、シーリング材4025
およびフレーム材4024を取り付けてから、充填材4
023を設けても良い。この場合、基板4001、カバ
ー材4009、シーリング材4025およびフレーム材
4024で形成されている空隙に通じる充填材の注入口
を設ける。そして前記空隙を真空状態(10-2[Torr]
以下)にし、充填材の入っている水槽に注入口を浸して
から、空隙の外の気圧を空隙の中の気圧よりも高くし
て、充填材を空隙の中に充填する。
In this embodiment, the frame material 4024 is attached so as to cover the side surface (exposed surface) of the filler material 4023 after the filler material 4023 is provided and then the cover material 4009 is bonded. Lumber 4025
After attaching the frame material 4024 and the filling material 4
023 may be provided. In this case, an injection port for a filler is provided to communicate with a gap formed by the substrate 4001, the cover member 4009, the sealing member 4025, and the frame member 4024. Then, the space is evacuated to a vacuum (10 -2 [Torr]).
After filling the filler in the water tank containing the filler, the pressure outside the gap is made higher than the pressure inside the gap, and the filler is filled into the gap.

【0142】[実施例5]ここで本発明の電子装置におけ
る画素部のさらに詳細な断面構造を図16に示す。
[Embodiment 5] FIG. 16 shows a more detailed sectional structure of a pixel portion in an electronic device of the present invention.

【0143】図16において、基板4501上に設けら
れたスイッチング用TFT4502は本実施例ではNチ
ャネル型TFTを用いる。本実施例ではダブルゲート構
造としているが、構造および作製プロセスに大きな違い
はないので説明は省略する。但し、ダブルゲート構造と
することで実質的に2つのTFTが直列された構造とな
り、オフ電流値を低減することができるという利点があ
る。なお、本実施例ではダブルゲート構造としている
が、シングルゲート構造でも構わないし、トリプルゲー
ト構造やそれ以上のゲート本数を持つマルチゲート構造
でも構わない。また、Pチャネル型TFTを用いて形成
しても構わない。
In FIG. 16, an N-channel TFT is used as a switching TFT 4502 provided on a substrate 4501 in this embodiment. In this embodiment, a double gate structure is used. However, since there is no significant difference between the structure and the manufacturing process, the description is omitted. However, there is an advantage that the double gate structure has a structure in which two TFTs are substantially connected in series, and the off-current value can be reduced. Although the double gate structure is used in this embodiment, a single gate structure, a triple gate structure, or a multi-gate structure having more gates may be used. Further, a P-channel TFT may be used.

【0144】また、EL駆動用TFT4503はNチャ
ネル型TFTを用いる。スイッチング用TFT4502
のドレイン配線4504は配線(図示せず)によってE
L駆動用TFT4503のゲート電極4506に電気的
に接続されている。
The EL driving TFT 4503 uses an N-channel TFT. Switching TFT4502
The drain wiring 4504 of FIG.
It is electrically connected to the gate electrode 4506 of the L driving TFT 4503.

【0145】ところで、電子装置の駆動電圧が高い(1
0[V]以上)場合には、駆動回路を構成するTFTが、
特にNチャネル型においてホットキャリア等による劣化
の危険性が高いため、実施例2の図13(B)に示すよ
うに、Nチャネル型TFTのドレイン側、あるいはソー
ス側とドレイン側との両方に、ゲート絶縁膜を介してゲ
ート電極に重なる位置にLDD領域(GOLD領域)を
設ける構造が極めて有効となる。対して、駆動電圧が低
い(10[V]以下)場合には、ホットキャリアによる劣
化の心配はほとんど無いため、本実施例の図16にて示
すように、特にGOLD領域を設ける必要はない。ただ
し、画素部におけるスイッチング用TFT4502に
は、OFF電流を低く抑えるために、Nチャネル型TF
Tのドレイン側、あるいはソース側とドレイン側との両
方に、ゲート絶縁膜を介してゲート電極に重ならない位
置にLDD領域を設ける構造が極めて有効となる。この
とき、EL駆動用TFT4503に関しては、特にLD
D領域を設ける必要性は無いが、スイッチング用TFT
4502にLDD領域を形成する際に、EL駆動用TF
T4503の部分をレジストで覆うためには専用のマス
クが必要となる。よって、本実施例においては、マスク
枚数の増加を避けるため、EL駆動用TFT4503
を、スイッチング用TFT4502と同じ構造(LDD
領域を有する構造)で形成した。
By the way, the drive voltage of the electronic device is high (1
0 [V] or more), the TFT constituting the driving circuit is
In particular, since there is a high risk of deterioration due to hot carriers or the like in the N-channel type, as shown in FIG. 13B of the second embodiment, the N-channel type TFT has a drain side or both a source side and a drain side. A structure in which an LDD region (GOLD region) is provided at a position overlapping a gate electrode with a gate insulating film interposed therebetween is extremely effective. On the other hand, when the drive voltage is low (10 [V] or less), there is almost no fear of deterioration due to hot carriers, and therefore, there is no need to particularly provide a GOLD region as shown in FIG. 16 of this embodiment. However, the switching TFT 4502 in the pixel portion has an N-channel type TF in order to keep the OFF current low.
A structure in which an LDD region is provided on the drain side of T or on both the source side and the drain side so as not to overlap the gate electrode via the gate insulating film is extremely effective. At this time, regarding the EL driving TFT 4503, especially the LD
There is no need to provide a D region, but a switching TFT
When forming the LDD region in 4502, the EL driving TF
In order to cover the portion of T4503 with a resist, a dedicated mask is required. Therefore, in this embodiment, in order to avoid an increase in the number of masks, the EL driving TFT 4503 is used.
With the same structure as the switching TFT 4502 (LDD
(Structure having a region).

【0146】ここで、本実施例にて示す構造を有するT
FTの作製工程について述べる。説明には図17を参照
する。
Here, the T having the structure shown in this embodiment is used.
The FT manufacturing process will be described. FIG. 17 is referred to for the description.

【0147】実施例2にしたがって、図11(B)の状
態まで終了したものを図17(A)に示す。ここまでの
工程で、第1の不純物領域4701〜4705が形成さ
れる。続いて、Ta膜からなる第1の導電膜、W膜から
なる第2の導電膜を、図17(B)に示すようにエッチ
ングし、図17(A)で島状半導体層に形成された第1
の不純物領域の内側に、第1の不純物領域よりも低濃度
である第2の不純物領域4706〜4711を形成す
る。ここで形成された第2の不純物領域4706〜47
11は前述のLDD領域となる。
FIG. 17A shows a state in which the processing is completed up to the state shown in FIG. 11B according to the second embodiment. Through the steps so far, first impurity regions 4701 to 4705 are formed. Subsequently, the first conductive film made of a Ta film and the second conductive film made of a W film were etched as shown in FIG. 17B to form an island-shaped semiconductor layer in FIG. First
The second impurity regions 4706 to 4711 having a lower concentration than the first impurity region are formed inside the impurity region. Second impurity regions 4706 to 47 formed here
Reference numeral 11 denotes the above-mentioned LDD region.

【0148】以後は、再び実施例2にしたがって、図1
2(B)以降で示される工程を経て、TFT基板を完成
させれば良い。
Thereafter, according to the second embodiment, FIG.
The TFT substrate may be completed through the steps shown after 2 (B).

【0149】また、本実施例ではEL駆動用TFT45
03をシングルゲート構造で図示しているが、複数のT
FTを直列に接続したマルチゲート構造としても良い。
さらに、複数のTFTを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
In this embodiment, the EL driving TFT 45 is used.
03 is shown with a single gate structure.
A multi-gate structure in which FTs are connected in series may be used.
Further, a structure in which a plurality of TFTs are connected in parallel to substantially divide the channel formation region into a plurality of regions so that heat can be radiated with high efficiency may be employed. Such a structure is effective as a measure against deterioration due to heat.

【0150】また、EL駆動用TFT4503のゲート
電極4506を含む配線(図示せず)は、EL駆動用T
FT4503のドレイン配線4512と絶縁膜を介して
一部で重なり、その領域では保持容量が形成される。こ
の保持容量はEL駆動用TFT4503のゲート電極4
506にかかる電圧を保持する機能を有する。
The wiring (not shown) including the gate electrode 4506 of the EL driving TFT 4503 is
The drain wiring 4512 of the FT 4503 partially overlaps with an insulating film interposed therebetween, and a storage capacitor is formed in that region. This storage capacitor is connected to the gate electrode 4 of the EL driving TFT 4503.
A function of holding a voltage applied to the 506.

【0151】スイッチング用TFT4502およびEL
駆動用TFT4503の上には第1の層間絶縁膜451
4が設けられ、その上に樹脂絶縁膜でなる第2の層間絶
縁膜4515が形成される。
Switching TFT 4502 and EL
A first interlayer insulating film 451 is formed on the driving TFT 4503.
4 is provided thereon, and a second interlayer insulating film 4515 made of a resin insulating film is formed thereon.

【0152】4517は反射性の高い導電膜でなる画素
電極(EL素子の陰極)であり、EL駆動用TFT45
03のドレイン領域に一部が覆い被さるように形成さ
れ、電気的に接続される。画素電極4517としてはア
ルミニウム合金膜、銅合金膜または銀合金膜など低抵抗
な導電膜またはそれらの積層膜を用いることが好まし
い。勿論、他の導電膜との積層構造としても良い。
Reference numeral 4517 denotes a pixel electrode (cathode of an EL element) made of a conductive film having high reflectivity.
03 is formed so as to partially cover the drain region, and is electrically connected. As the pixel electrode 4517, a low-resistance conductive film such as an aluminum alloy film, a copper alloy film, or a silver alloy film, or a stacked film thereof is preferably used. Of course, a stacked structure with another conductive film may be employed.

【0153】次に有機樹脂膜4516を画素電極451
7上に形成し、画素電極4517に面する部分をパター
ニングした後、EL層4519が形成される。なおここ
では図示していないが、R(赤)、G(緑)、B(青)
の各色に対応した発光層を作り分けても良い。発光層と
する有機EL材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン(PPV)系、ポリビニルカルバゾール
(PVK)系、ポリフルオレン系などが挙げられる。
Next, an organic resin film 4516 is formed on the pixel electrode 451.
7 and patterning a portion facing the pixel electrode 4517, an EL layer 4519 is formed. Although not shown here, R (red), G (green), B (blue)
The light-emitting layers corresponding to the respective colors may be separately formed. As the organic EL material for the light emitting layer, a π-conjugated polymer material is used. Typical polymer materials include polyparaphenylene vinylene (PPV), polyvinyl carbazole (PVK), and polyfluorene.

【0154】なお、PPV系有機EL材料としては様々
な型のものがあるが、例えば「H.Shenk, H.Becker, O.G
elsen, E.Kluge, W.Kreuder and H.Spreitzer :“Polym
ersfor Light Emitting Diodes”,Euro Display,Procee
dings,1999,p.33-37」や特開平10−92576号公報
に記載されたような材料を用いれば良い。
There are various types of PPV-based organic EL materials, for example, H. Shenk, H. Becker, OG
elsen, E. Kluge, W. Kreuder and H. Spreitzer: “Polym
ersfor Light Emitting Diodes ”, Euro Display, Procee
dings, 1999, pp. 33-37 ”and JP-A-10-92576.

【0155】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は30〜150
[nm](好ましくは40〜100[nm])とすれば良
い。
As a specific light emitting layer, cyanopolyphenylene vinylene is used for a red light emitting layer, polyphenylene vinylene is used for a green light emitting layer, and polyphenylene vinylene or polyalkylphenylene is used for a blue light emitting layer. Good. The film thickness is 30 to 150
[Nm] (preferably 40 to 100 [nm]).

【0156】但し、以上の例は発光層として用いること
のできる有機EL材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてEL層(発光およびそのため
のキャリアの移動を行わせるための層)を形成すれば良
い。
However, the above example is an example of the organic EL material that can be used as the light emitting layer, and it is not necessary to limit the invention to this. An EL layer (a layer for performing light emission and carrier movement therefor) may be formed by freely combining a light emitting layer, a charge transport layer, or a charge injection layer.

【0157】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機EL材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機EL材料や無機材料は公知の材料を用いること
ができる。
For example, in this embodiment, an example in which a polymer material is used as the light emitting layer has been described, but a low molecular organic EL material may be used. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer and the charge injection layer. Known materials can be used for these organic EL materials and inorganic materials.

【0158】陽極4523まで形成された時点でEL素
子4510が完成する。なお、ここでいうEL素子45
10とは、画素電極(陰極)4517と、発光層451
9と、正孔注入層4522および陽極4523で形成さ
れた保持容量とを指す。
At the point when the anode 4523 is formed, the EL element 4510 is completed. Note that the EL element 45 here is used.
Reference numeral 10 denotes a pixel electrode (cathode) 4517 and a light emitting layer 451
9 and the storage capacitor formed by the hole injection layer 4522 and the anode 4523.

【0159】ところで、本実施例では、陽極4523の
上にさらにパッシベーション膜4524を設けている。
パッシベーション膜4524としては窒化珪素膜または
窒化酸化珪素膜が好ましい。この目的は、外部とEL素
子とを遮断することであり、有機EL材料の酸化による
劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える
意味との両方を併せ持つ。これにより電子装置の信頼性
が高められる。
In this embodiment, a passivation film 4524 is further provided on the anode 4523.
As the passivation film 4524, a silicon nitride film or a silicon nitride oxide film is preferable. The purpose of this is to shut off the EL element from the outside, and has both the meaning of preventing the organic EL material from being deteriorated due to oxidation and the effect of suppressing outgassing from the organic EL material. This increases the reliability of the electronic device.

【0160】以上のように本実施例において説明してき
た電子装置は図16のような構造の画素からなる画素部
を有し、オフ電流値の十分に低いスイッチング用TFT
と、ホットキャリア注入に強いEL駆動用TFTとを有
する。従って、高い信頼性を有し、且つ、良好な画像表
示が可能な電子装置が得られる。
As described above, the electronic device described in this embodiment has a pixel portion composed of pixels having a structure as shown in FIG. 16, and a switching TFT having a sufficiently low off-state current value.
And an EL driving TFT resistant to hot carrier injection. Therefore, an electronic device having high reliability and capable of displaying an excellent image can be obtained.

【0161】本実施例において説明した構造を有するE
L素子の場合、発光層4519で発生した光は、矢印で
示されるようにTFTが形成された基板の逆方向に向か
って放射される。
E having the structure described in this embodiment
In the case of the L element, light generated in the light emitting layer 4519 is radiated in a direction opposite to the substrate on which the TFT is formed as indicated by an arrow.

【0162】[実施例6]本実施例では、実施例5の図1
6に示した画素部において、EL素子4510の構造を
反転させた構造について説明する。説明には図18を用
いる。なお、図16の構造と異なる点はEL素子の部分
とTFT部分だけであるので、その他の説明は省略する
こととする。
[Embodiment 6] In this embodiment, FIG.
In the pixel portion shown in FIG. 6, a structure in which the structure of the EL element 4510 is inverted will be described. FIG. 18 is used for the description. Note that only the EL element portion and the TFT portion are different from the structure of FIG. 16, and the other description will be omitted.

【0163】図16において、スイッチング用TFT4
502は公知の方法で形成されたPチャネル型TFTを
用いる。EL駆動用TFT4503は公知の方法で形成
されたPチャネル型TFTを用いる。ここで、スイッチ
ング用TFTとEL駆動用TFTとは、その極性の同じ
物を用いることが望ましい。
In FIG. 16, the switching TFT 4
Reference numeral 502 denotes a P-channel TFT formed by a known method. As the EL driving TFT 4503, a P-channel TFT formed by a known method is used. Here, it is desirable that the switching TFT and the EL driving TFT have the same polarity.

【0164】本実施例では、画素電極(陽極)4525
として透明導電膜を用いる。具体的には酸化インジウム
と酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸
化インジウムと酸化スズとの化合物でなる導電膜を用い
ても良い。
In this embodiment, the pixel electrode (anode) 4525
Is used as a transparent conductive film. Specifically, a conductive film formed using a compound of indium oxide and zinc oxide is used. Needless to say, a conductive film made of a compound of indium oxide and tin oxide may be used.

【0165】そして、樹脂膜でなる第3の層間絶縁膜4
526が形成された後、発光層4528が形成される。
その上にはカリウムアセチルアセトネート(acacK
と表記される)でなる電子注入層4529、アルミニウ
ム合金でなる陰極4530が形成される。
Then, the third interlayer insulating film 4 made of a resin film
After 526 is formed, a light emitting layer 4528 is formed.
On top of this, potassium acetylacetonate (acacK
) And a cathode 4530 made of an aluminum alloy.

【0166】その後、実施例5と同様に、有機EL材料
の酸化を防止するためのパッシベーション膜4532が
形成され、こうしてEL素子4531が形成される。
Thereafter, as in the fifth embodiment, a passivation film 4532 for preventing oxidation of the organic EL material is formed, and thus an EL element 4531 is formed.

【0167】本実施例において説明した構造を有するE
L素子の場合、発光層4528で発生した光は、矢印で
示されるようにTFTが形成された基板の方に向かって
放射される。 [実施例7]本発明において、三重項励起子からの燐光を
発光に利用できるEL材料を用いることで、外部発光量
子効率を飛躍的に向上させることができる。これによ
り、EL素子の低消費電力化、長寿命化、および軽量化
が可能になる。
E having the structure described in the present embodiment
In the case of the L element, light generated in the light emitting layer 4528 is emitted toward the substrate on which the TFT is formed, as indicated by an arrow. [Embodiment 7] In the present invention, by using an EL material capable of utilizing phosphorescence from a triplet exciton for light emission, external light emission quantum efficiency can be drastically improved. Thus, low power consumption, long life, and light weight of the EL element can be achieved.

【0168】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proc
esses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991)p.437.) 上記の論文により報告されたEL材料(クマリン色素)
の分子式を以下に示す。
Here, a report is shown in which the triplet exciton is used to improve the external light emission quantum efficiency. (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proc
esses in Organized Molecular Systems, ed.K. Honda,
(Elsevier Sci. Pub., Tokyo, 1991) p.437.) EL material (coumarin dye) reported in the above paper
Is shown below.

【0169】[0169]

【化1】 Embedded image

【0170】(M.A.Baldo, D.F.O'Brien, Y.You, A.Sho
ustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natu
re 395(1998)p.151.) 上記の論文により報告されたEL材料(Pt錯体)の分
子式を以下に示す。
(MABaldo, DFO'Brien, Y.You, A.Sho
ustikov, S. Sibley, METhompson, SRForrest, Natu
re 395 (1998) p.151.) The molecular formula of the EL material (Pt complex) reported by the above paper is shown below.

【0171】[0171]

【化2】 Embedded image

【0172】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75(19
99)p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wa
tanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguch
i, Jpn.Appl.Phys., 38(12B)(1999)L1502.) 上記の論文により報告されたEL材料(Ir錯体)の分
子式を以下に示す。
(MABaldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (19
99) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wa
tanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguch
i, Jpn. Appl. Phys., 38 (12B) (1999) L1502.) The molecular formula of the EL material (Ir complex) reported by the above-mentioned paper is shown below.

【0173】[0173]

【化3】 Embedded image

【0174】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。なお、本実施例の構成は、実施例1〜
実施例6のいずれの構成とも自由に組みあせて実施する
ことが可能である。
As described above, if the phosphorescence emission from the triplet exciton can be used, it is possible in principle to realize an external emission quantum efficiency three to four times higher than the case where the fluorescence emission from the singlet exciton is used. . Note that the configuration of this embodiment is the same as that of Embodiments 1 to
It is possible to freely combine and implement any of the configurations of the sixth embodiment.

【0175】[実施例8]本発明の電子装置を用いたEL
ディスプレイは、自発光型であるため液晶ディスプレイ
に比べて明るい場所での視認性に優れ、しかも視野角が
広い。従って、様々な電子機器の表示部として用いるこ
とが出来る。例えば、TV放送等を大画面で鑑賞するに
は対角30インチ以上(典型的には40インチ以上)の
ELディスプレイの表示部として本発明の電子装置を用
いると良い。
[Embodiment 8] EL using electronic device of the present invention
Since the display is a self-luminous type, it has excellent visibility in a bright place compared to a liquid crystal display, and has a wide viewing angle. Therefore, it can be used as a display portion of various electronic devices. For example, to watch a TV broadcast or the like on a large screen, the electronic device of the present invention may be used as a display unit of an EL display having a diagonal of 30 inches or more (typically, 40 inches or more).

【0176】なお、ELディスプレイには、パソコン用
表示装置、TV放送受信用表示装置、広告表示用表示装
置等の全ての情報表示用表示装置が含まれる。また、そ
の他にも様々な電子機器の表示部として本発明のELデ
ィスプレイを用いることが出来る。
The EL display includes all information display devices such as a personal computer display device, a TV broadcast reception display device, and an advertisement display device. In addition, the EL display of the present invention can be used as a display portion of various electronic devices.

【0177】その様な本発明の電子機器としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッ
ドマウントディスプレイ)、ナビゲーションシステム、
音響再生装置(カーオーディオ、オーディオコンポ
等)、ノート型パーソナルコンピュータ、ゲーム機器、
携帯情報端末(モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等)、記録媒体を備えた画像
再生装置(具体的にはデジタルビデオディスク(DV
D)等の記録媒体を再生し、その画像を表示しうるディ
スプレイを備えた装置)などが挙げられる。特に、斜め
方向から見ることの多い携帯情報端末は視野角の広さが
重要視されるため、ELディスプレイを用いることが望
ましい。それら電子機器の具体例を図22および図23
に示す。
[0177] Such electronic devices of the present invention include a video camera, a digital camera, a goggle type display device (head mounted display), a navigation system,
Sound playback devices (car audio, audio components, etc.), notebook personal computers, game machines,
A portable information terminal (a mobile computer, a mobile phone, a portable game machine, an electronic book, or the like), and an image reproducing apparatus provided with a recording medium (specifically, a digital video disc (DV
D) and the like, a device having a display capable of reproducing a recording medium and displaying its image). In particular, for a portable information terminal that is often viewed from an oblique direction, a wide viewing angle is regarded as important, and it is desirable to use an EL display. FIGS. 22 and 23 show specific examples of these electronic devices.
Shown in

【0178】図22(A)はELディスプレイであり、
筐体3301、支持台3302、表示部3303等を含
む。本発明の電子装置は表示部3303に用いることが
出来る。ELディスプレイは自発光型であるためバック
ライトが必要なく、液晶ディスプレイよりも薄い表示部
とすることが出来る。
FIG. 22A shows an EL display.
A housing 3301, a support 3302, a display portion 3303, and the like are included. The electronic device of the invention can be used for the display portion 3303. Since the EL display is a self-luminous type, it does not require a backlight and can be a display portion thinner than a liquid crystal display.

【0179】図22(B)はビデオカメラであり、本体
3311、表示部3312、音声入力部3313、操作
スイッチ3314、バッテリー3315、受像部331
6等を含む。本発明の電子装置は表示部3312に用い
ることが出来る。
FIG. 22B shows a video camera, which includes a main body 3311, a display portion 3312, a voice input portion 3313, an operation switch 3314, a battery 3315, and an image receiving portion 331.
6 and so on. The electronic device of the invention can be used for the display portion 3312.

【0180】図22(C)はヘッドマウントELディス
プレイの一部(右片側)であり、本体3321、信号ケ
ーブル3322、頭部固定バンド3323、表示部33
24、光学系3325、表示装置3326等を含む。本
発明の電子装置は表示装置3326に用いることが出来
る。
FIG. 22C shows a part (right side) of a head mounted EL display, which includes a main body 3321, a signal cable 3322, a head fixing band 3323, and a display section 33.
24, an optical system 3325, a display device 3326, and the like. The electronic device of the invention can be used for the display device 3326.

【0181】図22(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体333
1、記録媒体(DVD等)3332、操作スイッチ33
33、表示部(a)3334、表示部(b)3335等
を含む。表示部(a)3334は主として画像情報を表
示し、表示部(b)3335は主として文字情報を表示
するが、本発明の電子装置はこれら表示部(a)333
4、表示部(b)3335に用いることが出来る。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。
FIG. 22D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, recording medium (DVD, etc.) 3332, operation switch 33
33, a display unit (a) 3334, a display unit (b) 3335, and the like. The display unit (a) 3334 mainly displays image information, and the display unit (b) 3335 mainly displays character information.
4. Can be used for the display portion (b) 3335. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.

【0182】図22(E)はゴーグル型表示装置(ヘッ
ドマウントディスプレイ)であり、本体3341、表示
部3342、アーム部3343を含む。本発明の電子装
置は表示部3342に用いることが出来る。
FIG. 22E shows a goggle type display device (head mounted display), which includes a main body 3341, a display portion 3342, and an arm portion 3343. The electronic device of the invention can be used for the display portion 3342.

【0183】図22(F)はパーソナルコンピュータで
あり、本体3351、筐体3352、表示部3353、
キーボード3354等を含む。本発明の電子装置は表示
部3353に用いることが出来る。
FIG. 22F shows a personal computer, which includes a main body 3351, a housing 3352, a display portion 3353,
A keyboard 3354 and the like. The electronic device of the invention can be used for the display portion 3353.

【0184】なお、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型あるいはリア型のプロジェクターに用
いることも可能となる。
If the emission luminance of the EL material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front-type or rear-type projector.

【0185】また、上記電子機器はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、ELディスプレイは動画表示に好
ましい。
[0185] The electronic device may be the Internet or C.
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, the EL display is preferable for displaying moving images.

【0186】また、ELディスプレイは発光している部
分が電力を消費するため、省消費電力化のためには発光
部分が極力少なくなるように情報を表示することが望ま
しい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部にELディスプ
レイを用いる場合には、非発光部分を背景として文字情
報を発光部分で形成するように駆動することが望まし
い。
In the EL display, the light emitting portion consumes power. Therefore, in order to save power, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when an EL display is used for a portable information terminal, particularly a display unit mainly for character information such as a mobile phone or a sound reproducing device, the display is driven so that character information is formed by a light emitting portion with a non-light emitting portion as a background. It is desirable to do.

【0187】図23(A)は携帯電話であり、本体34
01、音声出力部3402、音声入力部3403、表示
部3404、操作スイッチ3405、アンテナ3406
を含む。本発明の電子装置は表示部3404に用いるこ
とが出来る。なお、表示部3404は黒色の背景に白色
の文字を表示することで携帯電話の消費電力を抑えるこ
とが出来る。
FIG. 23A shows a mobile phone, and the main body 34 is provided.
01, audio output unit 3402, audio input unit 3403, display unit 3404, operation switch 3405, antenna 3406
including. The electronic device of the present invention can be used for the display portion 3404. Note that the display portion 3404 can reduce power consumption of the mobile phone by displaying white characters on a black background.

【0188】図23(B)は音響再生装置、具体的には
カーオーディオであり、本体3411、表示部341
2、操作スイッチ3413、3414を含む。本発明の
電子装置は表示部3412に用いることが出来る。ま
た、本実施例では車載用オーディオを示すが、携帯型や
家庭用の音響再生装置に用いても良い。なお、表示部3
414は黒色の背景に白色の文字を表示することで消費
電力を抑えられる。これは携帯型の音響再生装置におい
て特に有効である。
FIG. 23B shows a sound reproducing device, specifically, a car audio.
2. Including operation switches 3413 and 3414. The electronic device of the invention can be used for the display portion 3412. In this embodiment, the in-vehicle audio is shown, but the present invention may be applied to a portable or home-use audio reproducing apparatus. The display unit 3
The power consumption 414 can be suppressed by displaying white characters on a black background. This is particularly effective in a portable sound reproducing device.

【0189】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例1〜実施例7に
示したいずれの構成の電子装置を用いても良い。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be used for electronic devices in various fields. Further, the electronic apparatus of the present embodiment may use the electronic device having any configuration shown in the first to seventh embodiments.

【発明の効果】本発明の構成による画素を有する電子装
置を用いることにより、ソース信号線やゲート信号線も
EL素子を流れる電流の供給に利用できるようになるた
め、電流供給線全体の実質的な配線抵抗を低減すること
が出来る。その結果、EL素子の輝度の低下および輝
度ムラを改善する事が出来る。
By using an electronic device having pixels according to the structure of the present invention, a source signal line and a gate signal line can also be used for supplying a current flowing through an EL element. Wiring resistance can be reduced. As a result, the luminance of the EL element is reduced and the brightness is reduced.
The degree of unevenness can be improved.

【0190】また、EL素子を流れる電流の通路が増え
るため、クロストークを改善することが出来る。加え
て、配線抵抗が低減されることにより、負荷が軽くなる
ので、電流供給線の電圧をパルス状に変化させるとき、
その波形になまりを生じにくくすることが出来る。よっ
て、パネルのサイズを大きくしても、輝度の低下やクロ
ストークなどの表示不良が生じにくくなり、画質の向上
に大きく寄与することが出来る。
Further, since the path of the current flowing through the EL element increases, crosstalk can be improved. In addition, since the wiring resistance is reduced and the load is reduced, when changing the voltage of the current supply line in a pulse shape,
The waveform can be hardly rounded. Therefore, even if the size of the panel is increased, display defects such as a decrease in luminance and crosstalk are less likely to occur, which can greatly contribute to improvement in image quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の電子装置の画素部の回路図。FIG. 1 is a circuit diagram of a pixel portion of an electronic device of the present invention.

【図2】 実施例1に示しているELディスプレイへ
の適用を説明する回路構成例。
FIG. 2 is a circuit configuration example illustrating application to the EL display shown in the first embodiment.

【図3】 実施例1に示しているELディスプレイへ
の適用を説明する回路構成例。
FIG. 3 is a circuit configuration example illustrating application to the EL display shown in the first embodiment.

【図4】 実施例1に示しているELディスプレイへ
の適用を説明する回路構成例。
FIG. 4 is a circuit configuration example illustrating application to the EL display shown in the first embodiment.

【図5】 実施例1に示しているELディスプレイへ
の適用を説明する回路構成例。
FIG. 5 is a circuit configuration example illustrating application to the EL display shown in the first embodiment.

【図6】 実施例1に示しているELディスプレイへ
の適用を説明する回路構成例。
FIG. 6 is a circuit configuration example for explaining application to the EL display shown in the first embodiment.

【図7】 実施例1に示しているELディスプレイへ
の適用を説明する回路構成例。
FIG. 7 is a circuit configuration example illustrating application to the EL display shown in the first embodiment.

【図8】 実施例1に示している回路の駆動方法を説
明するタイミングチャート。
FIG. 8 is a timing chart illustrating a method for driving the circuit described in Embodiment 1.

【図9】 実施例1に示している回路の駆動方法を説
明するタイミングチャート。
FIG. 9 is a timing chart illustrating a method for driving the circuit described in Embodiment 1.

【図10】 実施例1に示しているカラーELディス
プレイへの適用を説明する回路構成例。
FIG. 10 is a circuit configuration example illustrating application to the color EL display shown in the first embodiment.

【図11】 実施例2に示している電子装置の作製工
程例を示す図。
FIGS. 11A to 11C illustrate an example of a manufacturing process of the electronic device described in Embodiment 2. FIGS.

【図12】 実施例2に示している電子装置の作製工
程例を示す図。
FIG. 12 is a diagram illustrating an example of a manufacturing process of the electronic device described in Embodiment 2.

【図13】 実施例2に示している電子装置の作製工
程例を示す図。
13 illustrates an example of a manufacturing process of the electronic device described in Embodiment 2.

【図14】 実施例3に示している電子装置の上面図
および断面図。
14A and 14B are a top view and a cross-sectional view of the electronic device described in Embodiment 3.

【図15】 実施例4に示している電子装置の上面図
および断面図。
FIGS. 15A and 15B are a top view and a cross-sectional view of the electronic device shown in Embodiment 4. FIGS.

【図16】 実施例5に示している電子装置の画素部
断面図。
FIG. 16 is a cross-sectional view of a pixel portion of the electronic device described in Embodiment 5.

【図17】 実施例5に示している電子装置の作製肯
定例を示す図。
FIG. 17 is a diagram showing a positive example of manufacturing the electronic device shown in Embodiment 5.

【図18】 実施例6に示している電子装置の画素部
断面図。
FIG. 18 is a cross-sectional view of a pixel portion of the electronic device described in Embodiment 6.

【図19】 従来の電子装置の回路図。FIG. 19 is a circuit diagram of a conventional electronic device.

【図20】 実施例1に示しているELディスプレイ
への適用を説明する回路構成例。
FIG. 20 is a circuit configuration example illustrating application to the EL display shown in the first embodiment.

【図21】 実施例1に示している回路の駆動方法を
説明するタイミングチャート。
FIG. 21 is a timing chart illustrating a method for driving the circuit described in Embodiment 1.

【図22】 本発明の電子装置を組み込んだ電子機器
の例を示す図。
FIG. 22 is a diagram illustrating an example of an electronic apparatus in which the electronic device of the present invention is incorporated.

【図23】 本発明の電子装置を組み込んだ電子機器
の例を示す図。
FIG. 23 illustrates an example of an electronic device in which the electronic device of the present invention is incorporated.

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 624 G09G 3/20 624B 641 641E H05B 33/14 H05B 33/14 A Fターム(参考) 3K007 AB02 AB04 AB13 BA06 BB01 BB05 BB06 CA01 CB01 DA00 DB03 EB00 FA01 GA04 5C080 AA06 BB05 DD05 DD10 FF11 JJ03 JJ04 JJ06 5C094 AA04 AA07 AA08 AA22 AA53 AA55 AA56 BA03 BA12 BA27 CA19 CA24 CA25 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 FA01 FB01 FB02 FB12 FB14 FB15 GA10 HA10 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) G09G 3/20 624 G09G 3/20 624B 641 641E H05B 33/14 H05B 33/14 A F-term (Reference) 3K007 AB02 AB04 AB13 BA06 BB01 BB05 BB06 CA01 CB01 DA00 DB03 EB00 FA01 GA04 5C080 AA06 BB05 DD05 DD10 FF11 JJ03 JJ04 JJ06 5C094 AA04 AA07 AA08 AA22 AA53 AA55 AA56 BA03 BA12 BA27 CA19 CA24 CA25 DA09 EA01 FB01 FB01

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】ソース信号線側駆動回路と、ゲート信号線
側駆動回路と、画素部とを有する電子装置であって、 前記画素部は、複数のソース信号線と、複数のゲート信
号線と、複数の電流供給線と、接続制御線と、複数の画
素とを有し、 前記複数の画素の各々は、スイッチング用トランジスタ
と、EL駆動用トランジスタと、EL素子と、第1の接
続用トランジスタまたは第2の接続用トランジスタを有
し、 前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、 前記EL駆動用トランジスタのソース領域とドレイン領
域のうち、いずれか一方は電流供給線と電気的に接続さ
れており、残る一方はEL素子の一方の電極と電気的に
接続されており、 前記第1の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第1の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のソース信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数の電流供給線のいずれ
か1本と電気的に接続されており、 前記第2の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第2の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のゲート信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数の電流供給線のいずれ
か1本と電気的に接続されていることを特徴とする電子
装置。
An electronic device comprising a source signal line side driving circuit, a gate signal line side driving circuit, and a pixel portion, wherein the pixel portion includes a plurality of source signal lines, a plurality of gate signal lines, , A plurality of current supply lines, a connection control line, and a plurality of pixels, wherein each of the plurality of pixels includes a switching transistor, an EL driving transistor, an EL element, and a first connection transistor. Or a second connection transistor, wherein a gate electrode of the switching transistor is electrically connected to a gate signal line, and one of a source region and a drain region is electrically connected to the source signal line. And the other is electrically connected to the gate electrode of the EL driving transistor, and of the source region and the drain region of the EL driving transistor One is electrically connected to the current supply line, the other is electrically connected to one electrode of the EL element, and the gate electrode of the first connection transistor is connected to the connection control line. One of the source region and the drain region of the first connection transistor is electrically connected to any one of the plurality of source signal lines, and the other is connected to the first connection transistor. The second connection transistor is electrically connected to any one of the plurality of current supply lines, and the gate electrode of the second connection transistor is electrically connected to the connection control line, and the second connection transistor is electrically connected to the second connection transistor. One of a source region and a drain region of the transistor is electrically connected to any one of the plurality of gate signal lines, and the other is electrically connected to any one of the plurality of current supply lines. Electronic device characterized by there.
【請求項2】ソース信号線側駆動回路と、ゲート信号線
側駆動回路と、画素部とを有する電子装置であって、 前記画素部は、複数のソース信号線と、複数のゲート信
号線と、複数の電流供給線と、接続制御線と、複数の画
素とを有し、 前記複数の画素の各々は、スイッチング用トランジスタ
と、EL駆動用トランジスタと、EL素子と、接続用ト
ランジスタとを有し、 前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、 前記EL駆動用トランジスタのソース領域とドレイン領
域のうち、いずれか一方は電流供給線と電気的に接続さ
れており、残る一方はEL素子の一方の電極と電気的に
接続されており、 前記接続用トランジスタのゲート電極は、前記接続制御
線と電気的に接続されており、 前記接続用トランジスタのソース領域またはドレイン領
域の一方は前記複数のソース信号線のいずれか1本と電
気的に接続されており、残る一方は前記複数の電流制御
線のいずれか1本と電気的に接続されていることを特徴
とする電子装置。
2. An electronic device comprising: a source signal line side driving circuit; a gate signal line side driving circuit; and a pixel portion, wherein the pixel portion includes a plurality of source signal lines, a plurality of gate signal lines, , A plurality of current supply lines, a connection control line, and a plurality of pixels. Each of the plurality of pixels includes a switching transistor, an EL driving transistor, an EL element, and a connection transistor. A gate electrode of the switching transistor is electrically connected to a gate signal line, one of a source region and a drain region is electrically connected to a source signal line, and the other is One of a source region and a drain region of the EL driving transistor is electrically connected to a current supply line. The other is electrically connected to one electrode of the EL element, and the gate electrode of the connection transistor is electrically connected to the connection control line; One of the source region or the drain region is electrically connected to any one of the plurality of source signal lines, and the other is electrically connected to any one of the plurality of current control lines. An electronic device, comprising:
【請求項3】ソース信号線側駆動回路と、ゲート信号線
側駆動回路と、画素部とを有する電子装置であって、 前記画素部は、複数のソース信号線と、複数のゲート信
号線と、複数の電流供給線と、接続制御線と、複数の画
素とを有し、 前記複数の画素の各々は、スイッチング用トランジスタ
と、EL駆動用トランジスタと、EL素子と、接続用ト
ランジスタとを有し、 前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、 前記EL駆動用トランジスタのソース領域とドレイン領
域のうち、いずれか一方は電流供給線と電気的に接続さ
れており、残る一方はEL素子の一方の電極と電気的に
接続されており、 前記接続用トランジスタのゲート電極は、前記接続制御
線と電気的に接続されており、 前記接続用トランジスタのソース領域またはドレイン領
域の一方は前記複数のゲート信号線のいずれか1本と電
気的に接続されており、残る一方は前記複数の電流制御
線のいずれか1本と電気的に接続されていることを特徴
とする電子装置。
3. An electronic device comprising a source signal line side driving circuit, a gate signal line side driving circuit, and a pixel portion, wherein the pixel portion includes a plurality of source signal lines, a plurality of gate signal lines, , A plurality of current supply lines, a connection control line, and a plurality of pixels. Each of the plurality of pixels includes a switching transistor, an EL driving transistor, an EL element, and a connection transistor. A gate electrode of the switching transistor is electrically connected to a gate signal line, one of a source region and a drain region is electrically connected to a source signal line, and the other is One of a source region and a drain region of the EL driving transistor is electrically connected to a current supply line. The other is electrically connected to one electrode of the EL element, and the gate electrode of the connection transistor is electrically connected to the connection control line; One of the source region or the drain region is electrically connected to any one of the plurality of gate signal lines, and the other is electrically connected to any one of the plurality of current control lines. An electronic device, comprising:
【請求項4】ソース信号線側駆動回路と、ゲート信号線
側駆動回路と、画素部とを有する電子装置であって、 前記画素部は、複数のソース信号線と、複数のゲート信
号線と、複数の電流供給線と、接続制御線と、複数の画
素とを有し、 前記複数の画素の各々は、スイッチング用トランジスタ
と、EL駆動用トランジスタと、EL素子と、第1の接
続用トランジスタと、第2の接続用トランジスタとを有
し、 前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、 前記EL駆動用トランジスタのソース領域とドレイン領
域のうち、いずれか一方は電流供給線と電気的に接続さ
れており、残る一方はEL素子の一方の電極と電気的に
接続されており、 前記第1の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第1の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のソース信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数の電流供給線のいずれ
か1本と電気的に接続されており、 前記第2の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第2の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のゲート信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数の電流供給線のいずれ
か1本と電気的に接続されていることを特徴とする電子
装置。
4. An electronic device comprising a source signal line side driving circuit, a gate signal line side driving circuit, and a pixel portion, wherein the pixel portion includes a plurality of source signal lines, a plurality of gate signal lines, , A plurality of current supply lines, a connection control line, and a plurality of pixels, wherein each of the plurality of pixels includes a switching transistor, an EL driving transistor, an EL element, and a first connection transistor. And a second connection transistor, wherein a gate electrode of the switching transistor is electrically connected to a gate signal line, and one of a source region and a drain region is connected to the source signal line. The other is electrically connected to the gate electrode of the EL driving transistor, and the other of the source region and the drain region of the EL driving transistor. One is electrically connected to the current supply line, the other is electrically connected to one electrode of the EL element, and the gate electrode of the first connection transistor is connected to the connection control line. One of the source region and the drain region of the first connection transistor is electrically connected to any one of the plurality of source signal lines, and the other is connected to the first connection transistor. The second connection transistor is electrically connected to any one of the plurality of current supply lines, and the gate electrode of the second connection transistor is electrically connected to the connection control line, and the second connection transistor is electrically connected to the second connection transistor. One of a source region and a drain region of the transistor is electrically connected to any one of the plurality of gate signal lines, and the other is electrically connected to any one of the plurality of current supply lines. Electronic device characterized by there.
【請求項5】ソース信号線側駆動回路と、ゲート信号線
側駆動回路と、画素部とを有する電子装置であって、 前記画素部は、複数のソース信号線と、複数のゲート信
号線と、複数の電流供給線と、接続制御線と、複数の画
素とを有し、 前記複数の画素の各々は、スイッチング用トランジスタ
と、EL駆動用トランジスタと、EL素子と、第1の接
続用トランジスタと、第2の接続用トランジスタとを有
し、 前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、 前記EL駆動用トランジスタのソース領域とドレイン領
域のうち、いずれか一方は電流供給線と電気的に接続さ
れており、残る一方はEL素子の一方の電極と電気的に
接続されており、 前記第1の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第1の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のソース信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数の電流供給線のいずれ
か1本と電気的に接続されており、 前記第2の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第2の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のソース信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数のゲート信号線のいず
れか1本と電気的に接続されていることを特徴とする電
子装置。
5. An electronic device comprising a source signal line side driving circuit, a gate signal line side driving circuit, and a pixel portion, wherein the pixel portion includes a plurality of source signal lines, a plurality of gate signal lines, , A plurality of current supply lines, a connection control line, and a plurality of pixels, wherein each of the plurality of pixels includes a switching transistor, an EL driving transistor, an EL element, and a first connection transistor. And a second connection transistor, wherein a gate electrode of the switching transistor is electrically connected to a gate signal line, and one of a source region and a drain region is connected to the source signal line. The other is electrically connected to the gate electrode of the EL driving transistor, and the other of the source region and the drain region of the EL driving transistor. One is electrically connected to the current supply line, the other is electrically connected to one electrode of the EL element, and the gate electrode of the first connection transistor is connected to the connection control line. One of the source region and the drain region of the first connection transistor is electrically connected to any one of the plurality of source signal lines, and the other is connected to the first connection transistor. The second connection transistor is electrically connected to any one of the plurality of current supply lines, and the gate electrode of the second connection transistor is electrically connected to the connection control line, and the second connection transistor is electrically connected to the second connection transistor. One of a source region and a drain region of the transistor is electrically connected to any one of the plurality of source signal lines, and the other is electrically connected to any one of the plurality of gate signal lines. Electronic device characterized in that is.
【請求項6】ソース信号線側駆動回路と、ゲート信号線
側駆動回路と、画素部とを有する電子装置であって、 前記画素部は、複数のソース信号線と、複数のゲート信
号線と、複数の電流供給線と、接続制御線と、複数の画
素とを有し、 前記複数の画素の各々は、スイッチング用トランジスタ
と、EL駆動用トランジスタと、EL素子と、第1の接
続用トランジスタと、第2の接続用トランジスタとを有
し、 前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、 前記EL駆動用トランジスタのソース領域とドレイン領
域のうち、いずれか一方は電流供給線と電気的に接続さ
れており、残る一方はEL素子の一方の電極と電気的に
接続されており、 前記第1の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第1の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のゲート信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数の電流供給線のいずれ
か1本と電気的に接続されており、 前記第2の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第2の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のソース信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数のゲート信号線のいず
れか1本と電気的に接続されていることを特徴とする電
子装置。
6. An electronic device comprising a source signal line side driving circuit, a gate signal line side driving circuit, and a pixel portion, wherein the pixel portion includes a plurality of source signal lines, a plurality of gate signal lines, , A plurality of current supply lines, a connection control line, and a plurality of pixels, wherein each of the plurality of pixels includes a switching transistor, an EL driving transistor, an EL element, and a first connection transistor. And a second connection transistor, wherein a gate electrode of the switching transistor is electrically connected to a gate signal line, and one of a source region and a drain region is connected to the source signal line. The other is electrically connected to the gate electrode of the EL driving transistor, and the other of the source region and the drain region of the EL driving transistor. One is electrically connected to the current supply line, the other is electrically connected to one electrode of the EL element, and the gate electrode of the first connection transistor is connected to the connection control line. One of the source region and the drain region of the first connection transistor is electrically connected to any one of the plurality of gate signal lines, and the other is connected to the first connection transistor. The second connection transistor is electrically connected to any one of the plurality of current supply lines, and the gate electrode of the second connection transistor is electrically connected to the connection control line, and the second connection transistor is electrically connected to the second connection transistor. One of a source region and a drain region of the transistor is electrically connected to any one of the plurality of source signal lines, and the other is electrically connected to any one of the plurality of gate signal lines. Electronic device characterized in that is.
【請求項7】ソース信号線側駆動回路と、ゲート信号線
側駆動回路と、画素部とを有する電子装置であって、 前記画素部は、複数のソース信号線と、複数のゲート信
号線と、複数の電流供給線と、接続制御線と、複数の画
素とを有し、 前記複数の画素の各々は、スイッチング用トランジスタ
と、EL駆動用トランジスタと、EL素子と、第1の接
続用トランジスタと、第2の接続用トランジスタと、第
3の接続用トランジスタとを有し、 前記スイッチング用トランジスタのゲート電極は、ゲー
ト信号線と電気的に接続されており、ソース領域とドレ
イン領域のうち、いずれか一方はソース信号線と電気的
に接続されており、残る一方は前記EL駆動用トランジ
スタのゲート電極と電気的に接続されており、 前記EL駆動用トランジスタのソース領域とドレイン領
域のうち、いずれか一方は電流供給線と電気的に接続さ
れており、残る一方はEL素子の一方の電極と電気的に
接続されており、 前記第1の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第1の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のソース信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数の電流供給線のいずれ
か1本と電気的に接続されており、 前記第2の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第2の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のゲート信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数の電流供給線のいずれ
か1本と電気的に接続されており、 前記第3の接続用トランジスタのゲート電極は、前記接
続制御線と電気的に接続されており、前記第3の接続用
トランジスタのソース領域またはドレイン領域の一方は
前記複数のソース信号線のいずれか1本と電気的に接続
されており、残る一方は前記複数のゲート信号線のいず
れか1本と電気的に接続されていることを特徴とする電
子装置。
7. An electronic device comprising a source signal line side drive circuit, a gate signal line side drive circuit, and a pixel portion, wherein the pixel portion includes a plurality of source signal lines, a plurality of gate signal lines, , A plurality of current supply lines, a connection control line, and a plurality of pixels, wherein each of the plurality of pixels includes a switching transistor, an EL driving transistor, an EL element, and a first connection transistor. And a second connection transistor; and a third connection transistor. The gate electrode of the switching transistor is electrically connected to a gate signal line, and includes a source region and a drain region. One of them is electrically connected to the source signal line, and the other is electrically connected to the gate electrode of the EL driving transistor. One of the source region and the drain region is electrically connected to the current supply line, and the other is electrically connected to one electrode of the EL element; Is electrically connected to the connection control line, and one of a source region and a drain region of the first connection transistor is electrically connected to any one of the plurality of source signal lines. The other is electrically connected to any one of the plurality of current supply lines, and the gate electrode of the second connection transistor is electrically connected to the connection control line. One of the source region and the drain region of the second connection transistor is electrically connected to any one of the plurality of gate signal lines, and the other is connected to the plurality of current supply lines. A gate electrode of the third connection transistor is electrically connected to the connection control line, and a source region or a drain of the third connection transistor. One of the regions is electrically connected to any one of the plurality of source signal lines, and the other is electrically connected to any one of the plurality of gate signal lines. Electronic devices.
【請求項8】請求項1乃至請求項7のいずれか1項にお
いて、 前記EL駆動用トランジスタのソース領域またはドレイ
ン領域のいずれか一方と、EL素子の陽極が電気的に接
続されているときは、前記EL駆動用トランジスタの極
性はPチャネル型であり、 前記EL駆動用トランジスタのソース領域またはドレイ
ン領域のいずれか一方と、EL素子の陰極が電気的に接
続されているときは、前記EL駆動用トランジスタの極
性はNチャネル型であることを特徴とする電子装置。
8. The semiconductor device according to claim 1, wherein one of a source region and a drain region of the EL driving transistor is electrically connected to an anode of the EL element. The polarity of the EL driving transistor is a P-channel type. When one of the source region and the drain region of the EL driving transistor is electrically connected to the cathode of the EL element, the EL driving transistor is turned off. An electronic device, wherein the polarity of the transistor is N-channel.
【請求項9】請求項1乃至請求項8のいずれか1項にお
いて、 前記スイッチング用トランジスタの極性は、前記EL駆
動用トランジスタの極性と同一のものを用いることを特
徴とする電子装置。
9. The electronic device according to claim 1, wherein the polarity of the switching transistor is the same as the polarity of the EL driving transistor.
【請求項10】請求項1乃至請求項9のいずれか1項に
おいて、前記ゲート信号線はアルミニウムあるいはそれ
を主たる成分とした材料を用いて形成されることを特徴
とする電子装置。
10. The electronic device according to claim 1, wherein the gate signal line is formed using aluminum or a material containing aluminum as a main component.
【請求項11】EL素子の点灯時間の長さを制御してn
ビットの階調制御を行う電子装置の駆動方法において、 前記アドレス(書き込み)期間と重複しない前記サステ
イン(点灯)期間においては、第1の接続用トランジス
タまたは第2の接続用トランジスタが導通して、 前記第1の接続用トランジスタのソース領域とドレイン
領域とに電気的に接続された電流供給線とソース信号線
または、 前記第2の接続用トランジスタのソース領域とドレイン
領域とに電気的に接続された電流供給線とゲート信号線
が導通状態となることを特徴とする電子装置の駆動方
法。
11. The method of controlling the length of the lighting time of the EL element to control n
In the driving method of an electronic device that performs bit gradation control, in the sustain (lighting) period that does not overlap with the address (writing) period, the first connection transistor or the second connection transistor is turned on, A current supply line and a source signal line electrically connected to the source region and the drain region of the first connection transistor; or a current supply line and a source signal line electrically connected to the source region and the drain region of the second connection transistor A driving method for an electronic device, wherein the current supply line and the gate signal line become conductive.
【請求項12】EL素子の点灯時間の長さを制御してn
ビットの階調制御を行う電子装置の駆動方法において、 前記アドレス(書き込み)期間と重複しない前記サステ
イン(点灯)期間においては、前記EL素子への電流の
供給は、電流供給線並びに、第1の接続用トランジスタ
を介して前記電流供給線と電気的に接続されたソース信
号線または、第2の接続用トランジスタを介して前記電
流供給線と電気的に接続されたゲート信号線を経由して
行われることを特徴とする電子装置の駆動方法。
12. The method of controlling the length of the lighting time of the EL element to control n
In the driving method of an electronic device that performs bit gradation control, in the sustain (lighting) period that does not overlap with the address (writing) period, the supply of current to the EL element is performed by a current supply line and a first supply line. A source signal line electrically connected to the current supply line via a connection transistor or a gate signal line electrically connected to the current supply line via a second connection transistor. A method for driving an electronic device.
【請求項13】EL素子の点灯時間の長さを制御してn
ビットの階調制御を行う電子装置の駆動方法において、 i行目のゲート信号線が非選択状態にある期間で、 接続用トランジスタのソース領域とドレイン領域とに電
気的に接続された電流供給線と前記i行目のゲート信号
線が導通状態となることを特徴とする電子装置の駆動方
法。
13. The method of controlling the length of the lighting time of the EL element to obtain n
In a method for driving an electronic device that performs bit gradation control, a current supply line electrically connected to a source region and a drain region of a connection transistor during a period in which a gate signal line in an i-th row is in a non-selected state. And the gate signal line of the i-th row is turned on.
【請求項14】請求項1乃至請求項10のいずれか1項
に記載の電子装置を用いることを特徴とするELディス
プレイ。
14. An EL display using the electronic device according to claim 1. Description:
【請求項15】請求項1乃至請求項10のいずれか1項
に記載の電子装置を用いることを特徴とするビデオカメ
ラ。
15. A video camera using the electronic device according to any one of claims 1 to 10.
【請求項16】請求項1乃至請求項10のいずれか1項
に記載の電子装置を用いることを特徴とするヘッドマウ
ントディスプレイ。
16. A head mounted display using the electronic device according to claim 1. Description:
【請求項17】請求項1乃至請求項10のいずれか1項
に記載の電子装置を用いることを特徴とするDVDプレ
ーヤー。
17. A DVD player using the electronic device according to any one of claims 1 to 10.
【請求項18】請求項1乃至請求項10のいずれか1項
に記載の電子装置を用いることを特徴とするパーソナル
コンピュータ。
18. A personal computer using the electronic device according to any one of claims 1 to 10.
【請求項19】請求項1乃至請求項10のいずれか1項
に記載の電子装置を用いることを特徴とする携帯電話。
19. A mobile phone using the electronic device according to claim 1. Description:
【請求項20】請求項1乃至請求項10のいずれか1項
に記載の電子装置を用いることを特徴とするカーオーデ
ィオ。
20. A car audio using the electronic device according to any one of claims 1 to 10.
JP2001106823A 2000-04-06 2001-04-05 Semiconductor device Expired - Lifetime JP4798865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001106823A JP4798865B2 (en) 2000-04-06 2001-04-05 Semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-104395 2000-04-06
JP2000104395 2000-04-06
JP2000104395 2000-04-06
JP2001106823A JP4798865B2 (en) 2000-04-06 2001-04-05 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2001356734A true JP2001356734A (en) 2001-12-26
JP2001356734A5 JP2001356734A5 (en) 2008-04-10
JP4798865B2 JP4798865B2 (en) 2011-10-19

Family

ID=26589555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001106823A Expired - Lifetime JP4798865B2 (en) 2000-04-06 2001-04-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4798865B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038176A (en) * 2002-07-05 2004-02-05 Samsung Electronics Co Ltd Electroluminescence panel and electroluminescence device with same
US7616423B2 (en) 2002-04-23 2009-11-10 Seiko Epson Corporation Electronic equipment, driving method thereof and method of driving electronic circuit
US7880690B2 (en) 2002-08-30 2011-02-01 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US8254865B2 (en) 2006-04-07 2012-08-28 Belair Networks System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8280337B2 (en) 2006-04-07 2012-10-02 Belair Networks Inc. System and method for zero intermediate frequency filtering of information communicated in wireless networks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111341A (en) * 1993-10-12 1995-04-25 Nec Corp Current control type light emitting device array
JPH08234683A (en) * 1994-12-14 1996-09-13 Eastman Kodak Co Tft- el display panel using organic electroluminescent medium
JPH10319908A (en) * 1997-04-14 1998-12-04 Sarnoff Corp Display pixel structure for active matrix organic light emitting diode (amoled), and data load/light emitting circuit therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111341A (en) * 1993-10-12 1995-04-25 Nec Corp Current control type light emitting device array
JPH08234683A (en) * 1994-12-14 1996-09-13 Eastman Kodak Co Tft- el display panel using organic electroluminescent medium
JPH10319908A (en) * 1997-04-14 1998-12-04 Sarnoff Corp Display pixel structure for active matrix organic light emitting diode (amoled), and data load/light emitting circuit therefor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616423B2 (en) 2002-04-23 2009-11-10 Seiko Epson Corporation Electronic equipment, driving method thereof and method of driving electronic circuit
JP2004038176A (en) * 2002-07-05 2004-02-05 Samsung Electronics Co Ltd Electroluminescence panel and electroluminescence device with same
JP4554899B2 (en) * 2002-07-05 2010-09-29 三星電子株式会社 Electroluminescent panel and electroluminescent device having the same
US7880690B2 (en) 2002-08-30 2011-02-01 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US8254865B2 (en) 2006-04-07 2012-08-28 Belair Networks System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8280337B2 (en) 2006-04-07 2012-10-02 Belair Networks Inc. System and method for zero intermediate frequency filtering of information communicated in wireless networks
US8433254B2 (en) 2006-04-07 2013-04-30 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8447232B2 (en) 2006-04-07 2013-05-21 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8583066B2 (en) 2006-04-07 2013-11-12 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks

Also Published As

Publication number Publication date
JP4798865B2 (en) 2011-10-19

Similar Documents

Publication Publication Date Title
JP6651587B2 (en) Display device
JP6695407B2 (en) Light emitting device
JP6474433B2 (en) Display device
JP4954380B2 (en) Light emitting device, semiconductor device
JP2002040990A (en) Electronic device and method for driving device therefor
JP2002014653A (en) Electronic device and its driving method
JP2002006808A (en) Electronic device and its driving method
JP4798865B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4798865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term