JP3767644B2

JP3767644B2 - Plasma display apparatus and driving method thereof

Info

Publication number: JP3767644B2
Application number: JP00840097A
Authority: JP
Inventors: 義一金澤; 治男小泉; 重晴淺生
Original assignee: 株式会社日立プラズマパテントライセンシング
Priority date: 1997-01-21
Filing date: 1997-01-21
Publication date: 2006-04-19
Anticipated expiration: 2017-01-21
Also published as: KR19980069853A; US6288692B1; KR100322788B1; FR2758641A1; JPH10207420A; FR2758641B1

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリ機能を有する表示素子であるセルの集合によって構成された表示パネルを駆動する技術に係わり、特にＡＣ（交流）型プラズマディスプレイパネル（Plasma Display Panel:PDP）において、インタレース表示を行う装置およびその駆動方法に関する。
【０００２】
上記のＡＣ型ＰＤＰは、２本の維持電極に、交互に電圧波形を印加することで放電を持続し、発光表示を行うものである。一度の放電は、パルス印加直後、１μｓから数μｓで終了する。放電によって発生した正電荷であるイオンは、負の電圧が印加されている電極上の絶縁層の表面に蓄積され、同様に負電荷である電子は、正の電圧が印加されている電極上の絶縁層の表面に蓄積される。
【０００３】
従って、初めに高い電圧（書き込み電圧）のパルス（書き込みパルス）で放電させ壁電荷を生成した後、極性の異なる前回よりも低い電圧（維持電圧または維持放電電圧）のパルス（維持パルスまたは維持放電パルス）を印加すると、前に蓄積された壁電荷が重畳され、放電空間に対する電圧は大きなものとなり、放電電圧のしきい値を越えて放電を開始する。つまり、一度書き込み放電を行い壁電荷を生成したセルは、その後、維持パルスを交互に逆極性で印加することで、放電を持続するという特徴がある。これをメモリ効果、またはメモリ機能と呼んでいる。一般に、ＡＣ型ＰＤＰは、このメモリ効果を利用して表示を行うものである。
【０００４】
【従来の技術】
フルカラー表示を行うＡＣ型ＰＤＰにおいては、面放電を利用した３電極構造が一般に用いられている。さらに、この３電極型においても、第３の電極を維持放電を行う第１と第２の電極が配置されている基板に形成する場合と、対向するもう一つの基板に配置する場合がある。また、同一基板に前記の３種の電極を形成する場合でも、維持放電を行う２本の電極の上に第３の電極を配置する場合と、その下に第３の電極を配置する場合がある。さらに、蛍光体から発せられた可視光を、その蛍光体を透過して見る場合（透過型）と、蛍光体からの反射を見る場合（反射型）がある。また、放電を行うセルは、障壁（リブ、バリア）によって、隣接セルとの空間的な結合が断ち切られている。この障壁は、放電セルを取り囲むように四方に設けられ完全に密封されている場合や、一方向のみに設けられ、他方は、電極間のギャップ（距離）の適正化によって結合が切られている場合等がある。
【０００５】
本明細書では、維持放電を行う電極の基板とは別な対向する基板に第３の電極を形成するパネルで、障壁が垂直方向（つまり、第１電極と第２電極に直交し、第３電極と平行）にのみ形成され、維持電極の一部が透明電極によって構成されている反射型の例をもとに説明する。
上記の３電極・面放電型のＰＤＰとして、図１にその概略的平面図を示すようなものが知られている。また、図２は、これらのパネルの概略的断面図であり、図３は同様に水平方向の概略的断面図である。
【０００６】
パネルは、２枚のガラス基板２１と２８によって構成されている。第１の基板２１には、平行する維持電極である第１および第２の電極（Ｘ電極、Ｙ電極）１１と１２を備えており、これらの電極は透明電極２２ａ，２２ｂとバス電極２３ａ，２３ｂとによって構成されている。透明電極は蛍光体からの反射光を透過させ、バス電極は、電極抵抗による電圧低下を防ぐ目的で金属が使用される。さらにそれらを、誘電体層２４で被覆し、放電面には保護膜としてＭｇＯ（酸化マグネシューム）膜２５を形成する。また、前記第１のガラス基板２１と向かい合う第２の基板２８には、第３の電極（アドレス電極）１３を、維持電極１１，１２と直交する形で形成する。また、アドレス電極１３間には、障壁１４を形成し、その障壁の間には、アドレス電極１３を覆う形で赤、緑、青の発光特性を持つ蛍光体２７を形成する。障壁の尾根１４と、ＭｇＯ面２５が密着する形で２枚のガラス基板が組み立てられている。
【０００７】
また、図４は、図１、図２および図３に示したＰＤＰをインタレース表示するための周辺回路を示した概略的ブロック図である。アドレス電極１３は１本毎にアドレスドライバ１０５に接続され、そのアドレスドライバによってアドレス放電時のアドレスパルスが印加される。また、Ｙ電極１１は個別にスキャンドライバ１０２に接続される。スキャンドライバ１０２、奇数Ｙ電極の駆動用と偶数Ｙ電極の駆動用にブロック分けされ、さらに、維持放電パルスを生成しＹ電極に印加するＹ共通ドライバも第１と第２のＹ共通ドライバ１０３ａと１０３ｂに分けられている。アドレス放電時の走査パルスはスキャンドライバ１０２から発生し、維持パルス等はＹ側共通ドライバ１０３ａと１０３ｂで発生し、スキャンドライバ１０２を経由して、Ｙ電極１１に印加される。Ｘ電極１２はパネルの全表示ラインに渡って共通に接続される。Ｘ側共通ドライバ１０４は、書き込みパルス、維持パルス等を発生する。これらのドライバ回路は、制御回路１０６によって制御され、その制御回路は、装置の外部より入力される、同期信号ＣＬＯＣＫ，ＶＳＹＮＣ，ＨＳＹＮＣや表示データ信号ＤＡＴＡによって制御される。
【０００８】
図５は、図１〜図３に示すＰＤＰを図４に示した回路によってインタレース表示を行う場合の、従来の駆動方法を示す波形図であり「アドレス／維持放電分離型・書き込みアドレス方式」の１サブフィールド期間を示している。この例では、１サブフィールドは、リセット期間とアドレス期間さらに、維持放電期間に分離される。リセット期間においては、まず、全てのＹ電極が０Ｖレベルにされ、同時に、Ｘ電極に電圧Ｖｓ＋Ｖｗ（約３００Ｖ）からなる全面書き込みパルスが印加される。さらに、維持放電が行われ消去パルスで消去放電が行われる。このリセット期間は、前のサブフィールドの点灯状態に係わらず全てのセルを同じ状態にする作用があり、次のアドレス（書き込み）放電を安定に行うことができる。
【０００９】
次に、アドレス期間において、表示データに応じた、セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。まず、Ｙ電極にスキャンパルスを印加すると共に、アドレス電極中、維持放電を起すセル、すなわち、点灯させるセルに対応するアドレス電極に電圧Ｖａ（約５０Ｖ）のアドレスパルスが選択的に印加され、点灯させるセルのアドレス電極とＹ電極の間で放電が起こる。次にこれをプライミング（種火）として、直ちにＸ電極とＹ電極間の放電に移行する。これにより、選択ラインの選択セルのＸ電極とＹ電極上のＭｇＯ面に維持放電が可能な量の壁電荷が蓄積する。
【００１０】
以下、順次、他の表示ラインについても、同様の動作が行われ、全表示ラインにおいて、新たな表示データの書き込みが行われる。
その後、維持放電期間になると、Ｙ電極とＸ電極に交互に、電圧がＶｓ（約１８０Ｖ）からなる維持パルスが印加されて維持放電が行われ、１サブフィールドの画像表示が行われる。なお、インタレース表示であるため、放電を行わない表示ラインに対応するＹ電極はハイインピーダンス状態として、消費電力を低く抑えている。
【００１１】
なお、かかる「アドレス／維持放電分離型・書き込みアドレス方式」においては、維持放電期間の長短、つまり、維持パルスの回数によって、輝度が決定される。
具体的には、多階調表示の一例として、２５６階調表示を行う場合の駆動方法を図６に示すこととする。この例では、１フィールドは、８個のサブフィールド：ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８に区分される。１フィールドでは奇数ラインもしくは偶数ラインの一方の表示を行う、さらに続くフィールドでは他方の表示ラインの表示を行う。
【００１２】
これらのサブフィールド、ＳＦ１〜ＳＦ８においては、リセット期間とアドレス期間は、それぞれ、同一の長さとなる。また、維持放電期間の長さは、１：２：４：８：１６：３２：６４：１２８の比率となる。従って、点灯させるサブフィールドを選択することで、０から２５５までの２５６段階の輝度の違いを表示できる。
【００１３】
本出願人は、特願平８−１９４３２０号でインタレース表示を行うプラズマディスプレイ装置を開示している。図７〜１１は、この特願平８−１９４３２０号に開示したインタレース駆動を行うプラズマディスプレイ装置の構成と駆動波形を示す図である。
図７はＹ電極の両側のスリットを放電スリットとして活用したインタレース表示のパネルおよび回路構成の概略を示す図である。図８はその断面構造である。また、図９はその駆動方法を示す電極の駆動波形図である。この駆動方法の特徴は、アドレス時にＸ電極に印加する電圧を選択することでアドレス電極とＹ電極間で発生させた放電をトリガにして、Ｙ電極の両側のいずれのスリットで放電を起こすかが選択される。これによって維持放電を行いたい側のスリットのセルに壁電荷を形成することができる。また、放電を行わないスリットに隣接する電極同士は同位相の維持パルスが印加され誤放電が発生することを防いでいる。そのために、放電維持を行う手段であるＹサスティン回路とＸサスティン回路を、それぞれ奇数Ｙサスティン回路１２４と偶数Ｙサスティン回路１２５と、奇数Ｘサスティン回路１２６と偶数Ｘサスティン回路１２７とに分離して、独立にアドレス動作とサスティン動作のためのパルスが印加できるようにしている。
【００１４】
ここに示されたプラズマディスプレイ装置では、奇数フィールドと偶数フィールドの表示行が互いに影響しなくなるため、縦方向の表示セルを規定するための隔壁をＹ電極とＸ電極の間に設ける必要がなくなり、プラズマディスプレイパネルを高精細化することが可能である。
更に、特願平８−１９４３２０号は、表示に関係しない放電による表示コントラストの低下を防止するため、表示に関係しないスリットの部分に遮光体を設けることを開示している。図１０は、特願平８−１９４３２０号に開示された遮光体を設けた構成を示す図である。図１０に示したプラズマディスプレイパネルは、図１及び図２に示すような一対のＹ電極とＸ電極の間を表示用スリット１３１とする従来のもので、表示用スリットでない異なる列のＹ電極とＸ電極の間のスリットに遮光体１３２が設けられる。これにより、表示用でないスリットからの反射光が低減される。
【００１５】
また、プラズマディスプレイ装置では、アドレス放電、及び維持放電がスムーズに行われるように、プライミング放電と呼ばれる放電が行われる。従来例では、例えば、リセット期間に行われるリセット放電が、このプライミング放電の役割を果たしている。このようなプライミング放電は表示画像には関係せず、表示のコントラストを低下させる。例えば、Ｙ１電極とＸ２電極間でプライミング放電を行う場合に、上記のような遮光体１３２を設ければ、この表示に関係しない不要な光が遮断されることになる。
【００１６】
上記のように、図７に示すような構成を使用することにより、隔壁をＹ電極とＸ電極に平行に設ける必要がなくなるため、プラズマディスプレイパネルを高精細化することが可能になるが、Ｙ電極の選択手段であるスキャンドライバと放電維持手段であるＹサスティン回路もしくは、Ｙ共通ドライバとの接続が複雑になるという問題がある。図４および図７の従来例においては、Ｙ電極は奇数と偶数に分けてサスティン回路に接続される。一般にスキャンドライバは、例えば、１つのチップが６４ビット出力の集積回路によって構成されている。よって、１ビット毎に異なるサスティン回路に接続すると配線が複雑になる。また、１チップの出力を全て奇数電極用もしくは偶数電極用とした場合、サスティン回路とスキャンドライバ間の接続は簡略化されるが、スキャンドライバとパネルの電極間の接続が複雑になる。いずれの場合であっても、装置が複雑となりコストアップの要因となった。また、規模の増大および配線の複雑化によって性能および信頼性を低下させていた。特願平８−１９４３２０号には、このような問題が解決できるプラズマディスプレイ装置が開示されている。
【００１７】
図１１は、特願平８−１９４３２０号に開示されたプラズマディスプレイ装置の別の構成例を示す図である。このプラズマディスプレイ装置では、図１１に示すように、Ｙ１電極の両側にＸ１電極とＸ２電極を、Ｙ２電極の両側にＸ３電極とＸ４電極をという具合に、各Ｙ電極の両側に２つのＸ電極を設ける。奇数フィールドでは、各Ｙ電極と奇数番目のＸ電極の間に電圧を印加して放電を行わせ、偶数フィールドでは各Ｙ電極と偶数番目のＸ電極の間に電圧を印加して放電を行わせることにより、インタレース表示を行う。偶数番目のＸ電極と奇数番目のＸ電極の間は完全な非表示行になるが、隔壁がないので高精細化が可能である上、Ｙ電極を２系統に分離する必要がないので、スキャンドライバとＹサスティン回路間の接続やスキャンドライバとパネル間の接続が簡単になる。
【００１８】
【発明が解決しようとする課題】
特願平８−１９４３２０号に開示されたプラズマディスプレイ装置で、従来と同様にリセット期間に、Ｙ電極とＸ電極間に大きな電圧を印加して全面書込みを行い、その放電をプライミング放電とした場合、プライミング放電は表示セルと同じ部分で行われることになる。前述のように、プライミング放電は表示画像には関係せず表示のコントラストを低下させるため、遮光することが望ましいが、特願平８−１９４３２０号に開示された装置ではプライミング放電は表示セルの部分で行われるため、この部分に図１０に示したような遮光体を設けることはできない。そのため、特願平８−１９４３２０号に開示された従来の装置では、表示コントラストを十分に高くできないという問題があった。
【００１９】
このように、リセット放電として、全面書き込み放電および、全面自己消去放電を使用する図９の駆動方法や、全面書き込みおよび維持放電さらに消去を行う図５の駆動方法を使用する場合には、放電を行わないスリットにおいてもリセット放電（プライミング放電）が行われるため、コントラストを低下させていた。また、これらの例では、プライミング放電を表示セルにおいて行うため放電の規模が維持放電と同じように大きく、大きな電力を消費するという問題もあった。
【００２０】
本発明は、このようなプライミング放電による表示コントラストの低下を防止し、電力消費を低減することが可能なプラズマディスプレイ装置およびその駆動方法を実現することを目的とする。
【００２１】
【課題を解決するための手段】
本発明のプラズマディスプレイ装置は、第１の基板に第１、第２および第３の電極を交互に平行に配置するとともに、第１の基板もしくは第２の基板に第４の電極を第１の電極と直交するように配置したプラズマディスプレイパネルと、第１の電極を選択駆動する第１電極選択駆動手段と、第２の電極を駆動する第２電極駆動手段と、第３の電極を駆動する第３電極駆動手段とを備え、第１の電極と第２の電極を含み第４の電極との交点に第１の表示セルが形成され、第１の電極と第３の電極を含み第４の電極との交点に第２の表示セルが形成され、第１の表示セルと第２の表示セルで発光表示を交互に繰り返すインタレース表示が行われるプラズマディスプレイ装置において、リセット期間中に、第２電極駆動手段と第３電極駆動手段は、第２と第３の電極間に電圧を印加して、第３のセルにおいてプライミング放電を行わせ、第２の電極と第３の電極によってプライミング用の第３のセルが形成されることを特徴とする。
【００２２】
また、本発明のプラズマディスプレイ装置の駆動方法は、上記のようなインタレース表示を行うプラズマディスプレイ装置の駆動方法であって、表示セルの状態を均一にするリセット工程と、表示データの書き込みを行うアドレス工程と、点灯させるセルにおいて放電を維持する維持放電工程とを繰り返し行う駆動方法において、第１の表示セルで放電維持を行う維持放電工程において、第１の電極に印加する維持パルスとは逆位相の維持放電パルスを第２の電極に印加するとともに、第３の電極の電位を前記維持放電パルスの電圧より低い所定の値とし、第２の表示セルで放電維持を行う維持放電工程において、第１の電極に印加する維持パルスとは逆位相の維持放電パルスを第３の電極に印加するとともに、第２の電極の電位を維持放電パルスの電圧より低い所定の電圧値とし、リセット工程において、第２と第３の電極間に電圧を印加することにプライミング放電が行われ、第２と第３の電極によってプライミング用の第３のセルが形成されることを特徴とする。
【００２３】
図１２は、本発明における発光位置を示す図である。図１２において、Ｙ１，Ｙ２，…はＹ電極を、Ｘｏは第２の電極を、Ｘｅは第３の電極を示し、（１）のＴ１は第３のセルを、Ｔ２は第１の表示セル（奇数行の表示セル：ｏｄｄ表示セル）を、Ｔ３は第２の表示セル（偶数行の表示セル：ｅｖｅｎセル）をそれぞれ示している。本発明によれば、プライミング放電は、表示セルでない第２と第３の電極間の第３のセルＴ１で行われるため、遮光体を設けて遮光することが可能であり、表示コントラストを向上させることができる。また、表示セルでない第３のセルＴ１でプライミング放電が行われるため、放電の規模を小さくすることも可能であり、消費電力を低減できる。
【００２４】
更に、第２と第３の電極との隙間である第３のスリットに、遮光体を設ける。更に、維持放電期間中に、第１電極選択駆動手段は第１の電極に第１の維持放電パルスを印加し、第２電極駆動手段と第３電極駆動手段の一方は、第１の維持放電パルスとは逆位相の維持放電パルスを印加し、他方は所定の一定電圧を印加するか対応する電極をハイインピーダンスとする。そのため、放電を行わないスリット（セル）の電圧は最小放電維持電圧未満となるため、誤放電を起こすことは無い。
【００２５】
更に、所定の一定電圧は、第１の維持放電パルスの略半分の電圧であり、放電しないセルの電圧を最も小さくできる。
更に、第１と第２の電極の隙間である第１のスリットと、第１と第３の電極の隙間である第２のスリットとは等間隔に配置される。
更に、第２と第３の電極との隙間である第３のスリットを、隣接する第１の電極の中間に形成する。
【００２６】
更に、第１から第３の電極は、透明電極と金属のバス電極とから形成されている。
更に、第１の電極の透明電極は前記バス電極より幅が広く、バス電極は透明電極の中央に形成されている。
更に、第１と第２の電極の透明電極はバス電極より幅が広く、バス電極は第３のスリット側に形成されている。
【００２７】
更に、第１の電極のバス電極の幅が、第２の電極のバス電極の第１のスリット側の端から、隣接する行の第３の電極のバス電極の第２のスリット側の端までの寸法と同じになるように設定する。これにより、第１の表示セルと第２の表示セルがバランス良く形成される。
更に、第１の電極のバス電極の厚みは、第２と第３の電極のバス電極の厚みのほぼ半分に設定する。
【００２８】
更に、第１から第３の電極の抵抗値が同じであるように設定する。これにより、電極抵抗による電圧ドロップによって生じる輝度低下が表示の左右で同等になる。
更に、第１の電極上の表面側に遮光体を形成する。第３のセルにおけるプライミング放電の発光を遮断し、無効発光を低減できる。
【００２９】
更に、第１の電極上の遮光体の幅を、第２の電極のバス電極の第１のスリット側の端から、隣接する行の第３の電極のバス電極の第２のスリット側の端までの寸法と同じになるように設定する。これにより、セル配置のバランスが良くなる。
更に、第３のスリットの幅が第１と第２のスリットの幅より狭くなるように設定する。これにより、第１と第２の表示セルおよび第３のセルを形成する電極間に同じ電圧を印加した場合であっても第３のセルにのみ放電を発生させる事が可能である。
【００３０】
更に、第１の電極の中央に第４のスリットを形成する。これにより、放電の過剰な広がりを防止でき発光形状が均一になり維持放電が安定する。
更に、第１の電極の中央の第４のスリットに遮光体を形成する。これにより、反射光を防止しコントラストを向上できる。
更に、リセット工程において、第２の電極と第３の電極間に電圧を印加して第３のセルにおいてプライミング放電を行うため、安全に且つ確実にアドレス放電を行うことができる。
【００３１】
更に、リセット工程において、第２の電極と第３の電極間に電圧を印加する時の第１の電極の電圧は、第２の電極と第３の電極間の電圧の略中間の電圧を印加するため、プライミング放電の際に、第１および第２のセルにおいて放電を併発することが無い。
更に、リセット工程における第１の電極の電圧は、維持放電パルスの電圧と同じである。
【００３２】
更に、第１の表示セルで発光表示を行う時と、第２の表示セルで発光表示を行う時は、それぞれプライミング放電を発生される電圧印加の極性を変えることにより、効率よく放電を起こすことができる。
更に、プライミング放電では、直前の維持放電工程の最後の維持放電パルスと逆極性の電圧を印加するため、その前に消去放電を行わなくてもプライミング放電を行うことが可能である。
更に、第１の電極の電位を直前の維持放電工程の最後の維持放電時の電圧とし、第２もしくは第３の電極に逆極性の電圧を印加するため、効率よく放電を起こすことができる。
【００３３】
更に、第３のセルに放電を開始させ、パルスの除去後に再度放電を行うような電圧のパルスを印加してプライミング放電を行う。また、パルスの除去後は、全電極の電位差が無いように設定するため、自己消去放電となり均一に壁電荷の消去が行える。
更に、直前の維持放電工程の最後の維持放電時の電圧とは逆極性の電圧を印加して放電を行いパルスの除去時に再度放電を起こすとともに、直前に維持放電を行っていた第１もしくは第２の表示セルにおいても、同時に放電を併発させるため、第１および第２の表示セルの維持放電を行っていたセルに対して消去となる放電を併発させることができる。
【００３４】
更に、第１の表示セルでの表示から第２の表示セルでの表示に移行する直前および、第２の表示セルでの表示から第１の表示セルでの表示に移行する直前は、それぞれ、全てのセルで放電を発生させるよう電圧パルスを印加する。また、第１の表示セルでの表示から、第２の表示セルでの表示に移行する直前は、第２の表示セルと第３のセルに、また、第２の表示セルでの表示から、第１の表示セルでの表示に移行する直前は、第１の表示セルと第３のセルにそれぞれ放電を発生させるよう電圧パルスを印加し放電を行うため、新たに発光表示を行うセルの活性化が行える。
【００３５】
更に、放電維持工程の最後に、第１の電極と第２の電極もしくは第３の電極の間に消去パルスを印加する。
【００３６】
【発明の実施の形態】
本発明の、第１実施例のプラズマディスプレイ装置の構成を図１３に示す。なお、図４で示した制御部などは省略してある。
本装置のプラズマディスプレイパネルの断面構造を図１４に示す。本パネルの電極は、幅の広いＹ電極５１とそれを取り囲むＸｏ電極５２ｏおよびＸｅ電極５２ｅ、さらにアドレス電極５３より構成される。Ｙ電極５１は、透明電極５１ａと金属のバス電極５１ｂで、Ｘｏ電極５２ｏは透明電極５２ａｏと金属のバス電極５２ｂｏで、Ｘｅ電極５２ｅは透明電極５２ａｅと金属のバス電極５２ｂｅで構成されている。金属のバス電極は、電圧低下を防ぐために使用される。図示のように、透明電極はバス電極より幅が広い。Ｙ電極５１では、バス電極５１ｂは透明電極５１ａの中央に形成されており、Ｘｏ電極５２ｏおよびＸｅ電極５２ｅでは、バス電極５２ｂｏと５２ｂｅは透明電極５２ａｏと５２ａｅの端の、隣接する行のＸ電極と向き合う側に設けられている。なお、ここでは、Ｙ電極５１のバス電極５１ｂの幅が、バス電極５２ｂｏと５２ｂｅと、隣接する行のＸ電極間に設けられた遮光体５８の幅の合計に等しい。また、Ｙ電極５１のバス電極５１ｂの厚みは、バス電極５２ｂｏと５２ｂｅの厚みのおよそ半分であることが望ましい。これにより、各バス電極の抵抗値が同じになる。
【００３７】
Ｘｏ電極５２ｏとＹ電極５１の間に第１のスリット７１が形成され、この第１のスリット７１の部分に奇数フィールドにおいて表示を行う第１のセル（ｏｄｄセル）５５が形成される。また、Ｘｅ電極５２ｅとＹ電極５１の間に第２のスリット７２が形成され、この第２のスリット７２の部分に偶数フィールドにおいて表示を行う第２のセル（ｅｖｅｖセル）５６が形成される。さらに、Ｘｏ電極５２ｏとＸｅ電極５２ｅの間に第３のスリット７３が形成され、この部分にプライミング用の第３のセル５７が形成される。さらに、第３のスリット７３には遮光体５８を設けプライミング放電による発光が外に漏れることを防いでいる。
【００３８】
Ｙ電極は選択手段であるスキャンドライバ６２に接続され、さらにまとめて放電維持のための信号を印加するＹサスティン回路６３に接続される。スキャンドライバ６２はスキャンパルスを生成し、Ｙサスティン回路６３は、維持放電パルスを生成して、Ｙ電極５１に印加する。一方、Ｘｏ電極５２ｏとＸｅ電極５２ｅはそれぞれまとめて放電維持のための信号を印加する奇数Ｘサスティン回路６１ｏと偶数Ｘサスティン回路６１ｅに接続される。また、アドレス電極の駆動回路は、従来例と同様であるため省略してある。
【００３９】
図１５は、奇数Ｘサスティン回路６１ｏと偶数Ｘサスティン回路６１ｅの詳細を示す図である。電圧Ｖｓは維持放電パルスの電圧であり、Ｖｍは放電維持期間中に放電を行わない電極に印加する電圧であり、Ｖｓの約半分である。
図１６は、本装置の動作を示す、各電極の駆動波形図であり、奇数フィールドにおける、１サブフィールドのタイミングを示している。まず初めに、Ｘｏ電極５２ｏに電圧Ｖｗ（約３００Ｖ）からなるパルスが印加される。このパルスによって、Ｘｏ電極５２ｏとＸｅ電極５２ｅ間の第３のセル５７に放電が発生する。一方、Ｙ電極５１には電圧Ｖｓが印加されているため、第１および第２のセル５５と５７においては放電は発生しない。この放電によって、Ｘｏ電極５２ｏとＸｅ電極５２ｅ上の誘電体層の表面には壁電荷が蓄積される。パルスは約１０μｓで取り除かれ、全電極が０Ｖになったタイミングで、壁電荷自身の電圧により再度放電が発生する。この放電は、電極間の電位差が０Ｖであるため壁電荷の蓄積は行われず、空間電荷の中和によって終了する。しかしながら、多少の空間電荷は中和されず空間に漂うため、アドレス放電の際に、種火（プライミング）として有効に作用する。
【００４０】
アドレス期間は、Ｙ電極５１にスキャンパルス（−１５０Ｖ）が順次印加され、点灯させるべきセルに対応するアドレス電極５３に選択的にアドレスパルス（５０Ｖ）が印加される。これによって、アドレス電極とＹ電極間の放電が行われる。このとき、奇数フィールドでは、Ｘｅ５２ｅ電極が０Ｖであるのに対し、Ｘｏ電極５２ｏにはＶＸ（５０Ｖ）が印加されているため、アドレス電極５３とＹ電極５１の放電をトリガにＸｏ電極５２ｏとＹ電極５１間、つまり第１のセル５５での放電に移行する。この放電によって、維持放電期間において維持放電が行えるような壁電荷が形成される。以上の動作を順次繰り返し、全画面の表示データの書き込みが完了する。
【００４１】
維持放電期間は、Ｙ電極５１および、Ｘｏ電極５２ｏに交互に維持放電パルスが印加され書き込みが行われたセルにおいて維持放電が繰り返される。この時、Ｘｅ電極５２ｅには、維持放電パルスの中間電圧（Ｖｍ）が印加されるため、第２のセル５６で誤放電を起こすことはない。最後に、Ｙ電極５１に細幅消去パルスが印加され壁電荷の消去が行われる。
【００４２】
図１７は、偶数フィールドの駆動波形図である。リセット時のパルスは、Ｘｅ電極５２ｅに印加される。また、アドレス時は第２のセル５６に壁電荷を形成するように、Ｘｅ電極５２ｅにＶＸが印加される。また、維持放電期間は、Ｘｏ電極５２ｅにＶｍ電圧が印加され第１のセル５５での誤放電を防止している。
図１８は本発明の第２実施例のパネル構造である。装置構成および駆動方法は第１実施例と同じである。本パネルは、Ｙ電極側５１に、遮光体５９を設けている。その幅は、Ｘｅ電極５２ｅとＸｏ電極５２ｏのバス電極５２ｂｏと５２ｂｅと遮光体５８を含めた幅と同じであり、第１のセル５５と第２のセル５６の発光の形状が、第１および第２のスリットの中心からみた場合、同じ間隔となりバランスが良くなる。
【００４３】
図１９は本発明の第３実施例のパネル構造である。装置構成および駆動方法は第１実施例と同じである。本パネルは、Ｙ電極側５１のバス電極５１ｂの幅を、隣接する行のＸｅ電極とＸｏ電極のバス電極５２ｂｏと５２ｂｅと遮光体５８を含めた幅と同じ値としている。そのため、第２実施例と同様に、第１のセルと第２のセルの発光の形状が、第１および第２のスリットの中心からみた場合、同じ間隔となりバランスが良くなる。
【００４４】
図２０は、本発明の第４実施例のパネル構造である。装置構成および駆動方法は第１実施例と同じである。本パネルは、Ｙ電極５１側の中心に第４のスリットを設けている。このスリットにより、放電がＹ電極側にのみ広がることを防止でき、第１のセルと第２のセルの発光の形状が、第１および第２のスリットの中心からみた場合、同じ間隔となりバランスが良くなる。また、放電の安定化も図ることができる。
【００４５】
図２１は、本発明の第５実施例の駆動波形を示す図であり、駆動波形が異なる点を除けば第５実施例の装置は第１実施例のものと同じである。図２１は奇数フィールドにおける、１サブフィールドのタイミングを示している。本実施例においては、最後の維持放電パルスをＹ電極に印加して維持放電工程を終了している。このため、点灯セルにおいては、Ｙ電極側にマイナスの壁電荷が形成され、Ｘｏ電極側にはプラスの壁電荷が形成される。リセット工程に入り、Ｘｏ電極に電圧Ｖｗからなるパルスが印加される。第３のセルにおいて放電が開始されるが、直前に維持放電を行い壁電荷を保有しているセルのＹ電極のマイナス荷電荷はこの放電による空間電荷の飛来により壁電荷の中和が行われる。パルスの除去後には、第１実施例と同様に第３のセルにおいて自己消去放電が行われる。
【００４６】
図２２は、本発明の第６実施例の駆動波形を示す図であり、奇数フィールドにおける、１サブフィールドのタイミングを示している。本実施例において適用するパネルは、第３のスリットの幅を前者の実施例のパネルに対して約半分の値としている。本実施例においては、最後の維持放電パルスをＹ電極に印加して維持放電工程を終了している。点灯セルにおいては、Ｙ電極側にマイナスの壁電荷が形成され、Ｘｏ電極側にはプラスの壁電荷が形成される。リセット工程に入り、Ｘｏ電極に電圧Ｖｗからなるパルスが印加される。この電圧は、前者の実施例のＶｗの値より低い値に設定される。低い電圧であっても第３のスリットの幅が狭いため、十分に放電を開始すことが可能である。第３のセルにおいて放電が開始し、壁電荷が蓄積されパルスの除去時に自己消去放電が行われる。直前に維持放電を行いＹ電極にマイナス壁電荷電荷を蓄積しているセルは、自己消去放電を併発して消去が行われる。
【００４７】
なお、第１実施例のパネルにおいても、フィールドの切り替わり時に、電圧の高い本パルスを印加することで、表示用セルのリセット動作が行える。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、駆動回路が簡素化され低コストであり、無効発光を低減しコントラストの高いインタレース表示を行うプラズマディスプレイ装置を実現できる。
【図面の簡単な説明】
【図１】従来の３電極・面放電・ＡＣ型ＰＤＰの概略平面図である。
【図２】従来の３電極・面放電・ＡＣ型ＰＤＰの概略断面図である。
【図３】従来の３電極・面放電・ＡＣ型ＰＤＰの概略断面図である。
【図４】従来のインタレース表示のＰＤＰ装置の概略ブロック図である。
【図５】従来の駆動方式による波形図である。
【図６】階調表示のシーケンスを示す図である。
【図７】Ｙ電極とＸ電極に平行な隔壁を除去した従来のインタレース表示装置のパネルおよび駆動回路の構成図である。
【図８】図７の従来例のパネル断面図である。
【図９】図７の従来例の装置の駆動波形図である。
【図１０】コントラスト向上のための遮光体を設けた従来例の構成を示す図である。
【図１１】インタレース表示用プラズマディスプレイ装置の別の従来例の構成を示す図である。
【図１２】本発明による発光位置を示す図である。
【図１３】本発明の第１実施例のプラズマディスプレイパネルおよび駆動回路の構成図である。
【図１４】第１実施例のパネル構造と発光位置を示す図である。
【図１５】第１実施例のＸサスティン回路の構成を示す図である。
【図１６】第１実施例の駆動波形図（奇数フィールド）である。
【図１７】第１実施例の駆動波形図（偶数フィールド）である。
【図１８】本発明の第２実施例のパネル構造図である。
【図１９】本発明の第３実施例のパネル構造図である。
【図２０】本発明の第４実施例のパネル構造図である。
【図２１】本発明の第５実施例の駆動波形図である。
【図２２】本発明の第６実施例の駆動波形図である。
【符号の説明】
５１…第１の電極（Ｙ電極）
５２ｏ…第２の電極（奇数Ｘ電極）
５２ｅ…第３の電極（偶数Ｘ電極）
５３…アドレス電極
５４…隔壁
５５…第１の表示セル
５６…第２の表示セル
５７…第３のセル
６１ｏ…第２電極駆動手段（奇数Ｘサスティン回路）
６１ｅ…第３電極駆動手段（偶数Ｘサスティン回路）
６２…第１電極駆動手段（スキャンドライバ）
６３…第１電極駆動手段（Ｙサスティン回路）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technology for driving a display panel constituted by a set of cells, which are display elements having a memory function, and in particular, interlaced display in an AC (alternating current) type plasma display panel (PDP). The present invention relates to an apparatus to be performed and a driving method thereof.
[0002]
The AC type PDP performs discharge display by alternately applying a voltage waveform to two sustain electrodes to perform light emission display. One discharge is completed in 1 μs to several μs immediately after the pulse application. Ions that are positive charges generated by the discharge are accumulated on the surface of the insulating layer on the electrode to which a negative voltage is applied. Similarly, electrons that are negative charges are on the electrode to which a positive voltage is applied. Accumulated on the surface of the insulating layer.
[0003]
Therefore, after first generating a wall charge by discharging with a high voltage (write voltage) pulse (write pulse), then a pulse (sustain pulse or sustain discharge) with a lower voltage (sustain voltage or sustain discharge voltage) than the previous one with a different polarity. When the pulse) is applied, the wall charges accumulated previously are superimposed, and the voltage with respect to the discharge space becomes large, and discharge is started exceeding the threshold of the discharge voltage. That is, a cell that has once written discharge and generated wall charges has a feature that the discharge is continued by alternately applying a sustain pulse with a reverse polarity. This is called a memory effect or memory function. In general, the AC type PDP performs display using this memory effect.
[0004]
[Prior art]
In an AC type PDP that performs full color display, a three-electrode structure using surface discharge is generally used. Further, even in this three-electrode type, there are cases where the third electrode is formed on the substrate on which the first and second electrodes for sustaining discharge are disposed, and on the other substrate facing each other. Even when the above three types of electrodes are formed on the same substrate, there are cases where the third electrode is disposed on the two electrodes that perform the sustain discharge and the third electrode is disposed below the third electrode. is there. Furthermore, there are cases where visible light emitted from a phosphor is viewed through the phosphor (transmission type) and reflections from the phosphor (reflection type). In addition, a cell that discharges is disconnected from a spatial connection with an adjacent cell by a barrier (rib, barrier). This barrier is provided in all directions so as to surround the discharge cell and is completely sealed, or is provided only in one direction, and the other is disconnected by optimizing the gap (distance) between the electrodes. There are cases.
[0005]
In this specification, a panel in which the third electrode is formed on an opposite substrate different from the substrate of the electrode that performs the sustain discharge, the barrier is in the vertical direction (that is, perpendicular to the first electrode and the second electrode, A description will be given based on a reflection type example in which a part of the sustain electrode is formed of a transparent electrode.
As the above-mentioned three-electrode / surface-discharge type PDP, one having a schematic plan view shown in FIG. 1 is known. FIG. 2 is a schematic cross-sectional view of these panels, and FIG. 3 is a schematic cross-sectional view in the horizontal direction as well.
[0006]
The panel is composed of two glass substrates 21 and 28. The first substrate 21 includes first and second electrodes (X electrode, Y electrode) 11 and 12 which are parallel sustain electrodes, and these electrodes are transparent electrodes 22a and 22b and bus electrodes 23a, 23b. The transparent electrode transmits the reflected light from the phosphor, and the bus electrode is made of metal for the purpose of preventing voltage drop due to electrode resistance. Further, they are covered with a dielectric layer 24, and an MgO (magnesium oxide) film 25 is formed as a protective film on the discharge surface. A third electrode (address electrode) 13 is formed on the second substrate 28 facing the first glass substrate 21 so as to be orthogonal to the sustain electrodes 11 and 12. In addition, a barrier 14 is formed between the address electrodes 13, and a phosphor 27 having red, green, and blue emission characteristics is formed between the barrier electrodes so as to cover the address electrode 13. Two glass substrates are assembled so that the barrier ridge 14 and the MgO surface 25 are in close contact with each other.
[0007]
FIG. 4 is a schematic block diagram showing a peripheral circuit for interlaced display of the PDP shown in FIG. 1, FIG. 2, and FIG. Each address electrode 13 is connected to an address driver 105, and an address pulse at the time of address discharge is applied by the address driver. The Y electrodes 11 are individually connected to the scan driver 102. The scan driver 102 is divided into blocks for driving the odd-numbered Y electrodes and for driving the even-numbered Y electrodes, and the Y common driver that generates the sustain discharge pulse and applies it to the Y electrodes is also the first and second Y-common drivers 103a. 103b. A scan pulse at the time of address discharge is generated from the scan driver 102, and sustain pulses and the like are generated by the Y side common drivers 103a and 103b and applied to the Y electrode 11 via the scan driver 102. The X electrode 12 is connected in common over all display lines of the panel. The X side common driver 104 generates a write pulse, a sustain pulse, and the like. These driver circuits are controlled by a control circuit 106, and the control circuit is controlled by synchronization signals CLOCK, VSYNC, HSYNC and a display data signal DATA input from the outside of the apparatus.
[0008]
FIG. 5 is a waveform diagram showing a conventional driving method when the PDP shown in FIGS. 1 to 3 performs interlaced display by the circuit shown in FIG. 1 sub-field period. In this example, one subfield is separated into a reset period, an address period, and a sustain discharge period. In the reset period, first, all the Y electrodes are set to 0 V level, and at the same time, a full-surface write pulse composed of a voltage Vs + Vw (about 300 V) is applied to the X electrodes. Further, the sustain discharge is performed and the erase discharge is performed by the erase pulse. This reset period has the effect of making all cells the same regardless of the lighting state of the previous subfield, and the next address (writing) discharge can be stably performed.
[0009]
Next, in the address period, address discharge is performed line-sequentially in order to turn on / off the cells according to the display data. First, a scan pulse is applied to the Y electrode, and an address pulse of voltage Va (about 50 V) is selectively applied to the address electrode corresponding to the cell in the address electrode that causes sustain discharge, that is, the cell to be lit. Discharge occurs between the address electrode and the Y electrode of the cell to be activated. Next, this is regarded as priming (seeding), and the process immediately shifts to discharge between the X electrode and the Y electrode. As a result, an amount of wall charge capable of sustaining discharge accumulates on the MgO surface on the X electrode and Y electrode of the selected cell of the selected line.
[0010]
Thereafter, the same operation is sequentially performed for the other display lines, and new display data is written in all the display lines.
Thereafter, during the sustain discharge period, a sustain pulse having a voltage of Vs (about 180 V) is alternately applied to the Y electrode and the X electrode to perform a sustain discharge, and an image display of one subfield is performed. Since the display is interlaced, the Y electrode corresponding to the display line that does not discharge is set in a high impedance state to reduce power consumption.
[0011]
In the “address / sustain discharge separation type / write address system”, the luminance is determined by the length of the sustain discharge period, that is, the number of sustain pulses.
Specifically, as an example of multi-gradation display, a driving method in the case of performing 256 gradation display is illustrated in FIG. In this example, one field is divided into eight subfields: SF1, SF2, SF3, SF4, SF5, SF6, SF7, and SF8. In one field, one of odd lines or even lines is displayed, and in the following field, the other display line is displayed.
[0012]
In these subfields SF1 to SF8, the reset period and the address period have the same length. The length of the sustain discharge period is a ratio of 1: 2: 4: 8: 16: 32: 64: 128. Therefore, by selecting a subfield to be lit, a 256-level luminance difference from 0 to 255 can be displayed.
[0013]
The present applicant has disclosed a plasma display device for performing interlaced display in Japanese Patent Application No. 8-194320. 7 to 11 are diagrams showing the configuration and driving waveforms of a plasma display apparatus for performing interlaced driving disclosed in Japanese Patent Application No. 8-194320.
FIG. 7 is a diagram showing an outline of an interlaced display panel and circuit configuration using slits on both sides of the Y electrode as discharge slits. FIG. 8 shows the cross-sectional structure. FIG. 9 is an electrode drive waveform diagram showing the drive method. The feature of this driving method is whether the discharge generated between the address electrode and the Y electrode is triggered by selecting the voltage applied to the X electrode at the time of addressing, and which slit on both sides of the Y electrode causes the discharge. Selected. As a result, wall charges can be formed in the cells of the slit on the side where sustain discharge is desired. In addition, the electrodes adjacent to the slits that do not perform discharge are applied with sustain pulses having the same phase to prevent erroneous discharge. Therefore, the Y sustain circuit and the X sustain circuit, which are means for maintaining the discharge, are separated into an odd Y sustain circuit 124, an even Y sustain circuit 125, an odd X sustain circuit 126, and an even X sustain circuit 127, respectively. Pulses for address operation and sustain operation can be applied independently.
[0014]
In the plasma display device shown here, the display rows of the odd field and the even field do not affect each other, so it is not necessary to provide a partition for defining the vertical display cell between the Y electrode and the X electrode. It is possible to increase the definition of the plasma display panel.
Further, Japanese Patent Application No. 8-194320 discloses that a light-shielding body is provided in a slit portion not related to display in order to prevent a decrease in display contrast due to discharge not related to display. FIG. 10 is a diagram showing a configuration provided with a light blocking body disclosed in Japanese Patent Application No. 8-194320. The plasma display panel shown in FIG. 10 is a conventional display panel having a display slit 131 between a pair of Y electrodes and X electrodes as shown in FIGS. 1 and 2, and the Y electrodes in different rows that are not display slits. A light shielding body 132 is provided in the slit between the X electrodes. Thereby, the reflected light from the slit which is not for display is reduced.
[0015]
Further, in the plasma display device, discharge called priming discharge is performed so that address discharge and sustain discharge are performed smoothly. In the conventional example, for example, a reset discharge performed during the reset period plays the role of this priming discharge. Such a priming discharge is not related to the display image and reduces the display contrast. For example, when the priming discharge is performed between the Y1 electrode and the X2 electrode, if the light shielding body 132 as described above is provided, unnecessary light not related to the display is blocked.
[0016]
As described above, the use of the configuration shown in FIG. 7 eliminates the need to provide the partition wall in parallel with the Y electrode and the X electrode, so that the plasma display panel can be made high definition. There is a problem that the connection between the scan driver as the electrode selection means and the Y sustain circuit as the discharge maintaining means or the Y common driver becomes complicated. In the conventional example of FIGS. 4 and 7, the Y electrode is connected to the sustain circuit in an odd number and an even number. In general, a scan driver is constituted by, for example, an integrated circuit in which one chip has a 64-bit output. Therefore, wiring is complicated when connected to a different sustain circuit for each bit. Further, when all outputs of one chip are for odd electrodes or even electrodes, the connection between the sustain circuit and the scan driver is simplified, but the connection between the scan driver and the panel electrodes becomes complicated. In either case, the device was complicated and increased costs. In addition, performance and reliability have been reduced due to increase in scale and complexity of wiring. Japanese Patent Application No. 8-194320 discloses a plasma display device capable of solving such problems.
[0017]
FIG. 11 is a diagram showing another configuration example of the plasma display device disclosed in Japanese Patent Application No. 8-194320. In this plasma display device, as shown in FIG. 11, two X electrodes are provided on both sides of each Y electrode, such as an X1 electrode and an X2 electrode on both sides of the Y1 electrode, an X3 electrode and an X4 electrode on both sides of the Y2 electrode. Is provided. In the odd field, a voltage is applied between each Y electrode and the odd-numbered X electrode for discharging, and in the even field, a voltage is applied between each Y electrode and the even-numbered X electrode for discharging. By doing so, interlaced display is performed. The even-numbered X electrode and the odd-numbered X electrode are completely non-displayed rows. However, since there is no partition, it is possible to achieve high definition, and it is not necessary to separate the Y electrodes into two systems. Connection between the driver and the Y sustain circuit and connection between the scan driver and the panel are simplified.
[0018]
[Problems to be solved by the invention]
In the plasma display device disclosed in Japanese Patent Application No. Hei 8-194320, when a large voltage is applied between the Y electrode and the X electrode during the reset period as in the prior art, the entire address is written and the discharge is set as the priming discharge. The priming discharge is performed at the same portion as the display cell. As described above, since the priming discharge is not related to the display image and lowers the display contrast, it is desirable to shield the light. However, in the device disclosed in Japanese Patent Application No. 8-194320, the priming discharge is a part of the display cell. Therefore, the light shielding body as shown in FIG. 10 cannot be provided in this portion. Therefore, the conventional apparatus disclosed in Japanese Patent Application No. 8-194320 has a problem that the display contrast cannot be sufficiently increased.
[0019]
As described above, when using the driving method of FIG. 9 using the entire writing discharge and the entire self-erasing discharge as the reset discharge, or the driving method of FIG. Since reset discharge (priming discharge) is performed even in slits that are not performed, the contrast is lowered. Further, in these examples, since the priming discharge is performed in the display cell, there is a problem that the scale of the discharge is as large as the sustain discharge and consumes a large amount of power.
[0020]
It is an object of the present invention to realize a plasma display device and a driving method thereof that can prevent a decrease in display contrast due to such priming discharge and reduce power consumption.
[0021]
[Means for Solving the Problems]
In the plasma display device of the present invention, the first, second, and third electrodes are alternately disposed in parallel on the first substrate, and the fourth electrode is disposed on the first substrate or the second substrate. A plasma display panel arranged orthogonal to the electrodes; first electrode selection driving means for selectively driving the first electrode; second electrode driving means for driving the second electrode; and driving the third electrode. And a third electrode driving means, wherein a first display cell is formed at an intersection of the fourth electrode including the first electrode and the second electrode, and includes the first electrode and the third electrode. In the plasma display device in which the second display cell is formed at the intersection with the electrodes of the first electrode and the interlaced display in which the light emission display is alternately repeated in the first display cell and the second display cell is performed, during the reset period, The two-electrode driving means and the third electrode driving means are A voltage is applied between the second electrode and the third electrode to cause a priming discharge in the third cell, and a third cell for priming is formed by the second electrode and the third electrode. To do.
[0022]
The plasma display device driving method of the present invention is a plasma display device driving method that performs interlaced display as described above, and performs a reset process for uniformizing the state of display cells and writing of display data. In the driving method of repeatedly performing the addressing step and the sustain discharge step of maintaining discharge in the cell to be lit, the sustain pulse applied to the first electrode is opposite to the sustain pulse in the sustain discharge step of maintaining discharge in the first display cell. In the sustain discharge step of applying the sustain discharge pulse of the phase to the second electrode, setting the potential of the third electrode to a predetermined value lower than the voltage of the sustain discharge pulse, and maintaining the discharge in the second display cell, A sustain discharge pulse having a phase opposite to that of the sustain pulse applied to the first electrode is applied to the third electrode, and the potential of the second electrode is maintained and discharged. In the reset process, priming discharge is performed by applying a voltage between the second and third electrodes, and the second and third electrodes cause a priming third to be applied. A cell is formed.
[0023]
FIG. 12 is a diagram showing a light emission position in the present invention. 12, Y1, Y2,... Indicate Y electrodes, Xo indicates a second electrode, Xe indicates a third electrode, T1 in (1) indicates a third cell, and T2 indicates a first display cell. (Odd-row display cells: odd display cells) and T3 indicate second display cells (even-row display cells: even cells). According to the present invention, since the priming discharge is performed in the third cell T1 between the second and third electrodes that are not display cells, it is possible to provide a light shield and shield the light, thereby improving display contrast. be able to. Further, since the priming discharge is performed in the third cell T1 which is not a display cell, the scale of the discharge can be reduced, and the power consumption can be reduced.
[0024]
Further, a light shielding body is provided in a third slit that is a gap between the second and third electrodes. Further, during the sustain discharge period, the first electrode selective driving means applies the first sustain discharge pulse to the first electrode, and one of the second electrode driving means and the third electrode driving means is connected to the first sustain discharge. A sustain discharge pulse having a phase opposite to that of the pulse is applied, and the other is applied with a predetermined constant voltage or the corresponding electrode is set to high impedance. Therefore, the voltage of the slit (cell) that does not discharge is less than the minimum discharge sustaining voltage, so that no erroneous discharge occurs.
[0025]
Furthermore, the predetermined constant voltage is approximately half the voltage of the first sustain discharge pulse, and the voltage of the cells that are not discharged can be minimized.
Further, the first slit that is the gap between the first and second electrodes and the second slit that is the gap between the first and third electrodes are arranged at equal intervals.
Further, a third slit, which is a gap between the second and third electrodes, is formed between the adjacent first electrodes.
[0026]
Further, the first to third electrodes are formed of a transparent electrode and a metal bus electrode.
Further, the transparent electrode of the first electrode is wider than the bus electrode, and the bus electrode is formed at the center of the transparent electrode.
Further, the transparent electrodes of the first and second electrodes are wider than the bus electrode, and the bus electrode is formed on the third slit side.
[0027]
Further, the width of the bus electrode of the first electrode is from the end on the first slit side of the bus electrode of the second electrode to the end on the second slit side of the bus electrode of the third electrode in the adjacent row. Set to be the same size as. Thereby, the first display cell and the second display cell are formed with good balance.
Further, the thickness of the bus electrode of the first electrode is set to approximately half of the thickness of the bus electrode of the second and third electrodes.
[0028]
Further, the first to third electrodes are set to have the same resistance value. As a result, the luminance drop caused by the voltage drop due to the electrode resistance becomes equal on the left and right of the display.
Further, a light shielding body is formed on the surface side of the first electrode. The light emission of the priming discharge in the third cell can be blocked, and the ineffective light emission can be reduced.
[0029]
Furthermore, the width of the light-shielding body on the first electrode is changed from the end on the first slit side of the bus electrode of the second electrode to the end on the second slit side of the bus electrode of the third electrode in the adjacent row. Set to be the same as the previous dimensions. This improves the balance of cell placement.
Further, the width of the third slit is set to be narrower than the width of the first and second slits. Thereby, even when the same voltage is applied between the electrodes forming the first and second display cells and the third cell, it is possible to generate a discharge only in the third cell.
[0030]
Further, a fourth slit is formed in the center of the first electrode. As a result, excessive spread of the discharge can be prevented, the light emission shape becomes uniform, and the sustain discharge is stabilized.
Further, a light shield is formed in the fourth slit in the center of the first electrode. Thereby, reflected light can be prevented and contrast can be improved.
Furthermore, in the reset process, a voltage is applied between the second electrode and the third electrode to perform priming discharge in the third cell, so that address discharge can be performed safely and reliably.
[0031]
Furthermore, in the resetting process, when the voltage is applied between the second electrode and the third electrode, the voltage of the first electrode is a voltage approximately in the middle of the voltage between the second electrode and the third electrode. Therefore, the discharge is not generated in the first and second cells during the priming discharge.
Further, the voltage of the first electrode in the reset process is the same as the voltage of the sustain discharge pulse.
[0032]
Furthermore, when light emission display is performed in the first display cell and light emission display is performed in the second display cell, discharge is efficiently generated by changing the polarity of voltage application that generates priming discharge. Can do.
Further, in the priming discharge, a voltage having a polarity opposite to that of the last sustaining discharge pulse in the immediately preceding sustaining discharge process is applied, so that it is possible to perform the priming discharge without performing the erasing discharge before that.
Furthermore, since the potential of the first electrode is set to the voltage at the last sustain discharge in the immediately preceding sustain discharge step, and a reverse polarity voltage is applied to the second or third electrode, discharge can be efficiently generated.
[0033]
Further, discharge is started in the third cell, and priming discharge is performed by applying a pulse of a voltage that discharges again after removing the pulse. In addition, after the pulse is removed, since it is set so that there is no potential difference between all the electrodes, self-erasing discharge is performed, and wall charges can be erased uniformly.
Further, the first or second sustain discharge was performed while applying a voltage having a polarity opposite to that of the last sustain discharge in the immediately preceding sustain discharge step to perform discharge and causing discharge again at the time of removing the pulse. Also in the second display cell, since discharges are simultaneously generated, it is possible to simultaneously generate an erasing discharge for the cells in which the sustain discharge of the first and second display cells has been performed.
[0034]
Further, immediately before the transition from the display in the first display cell to the display in the second display cell and immediately before the transition from the display in the second display cell to the display in the first display cell, A voltage pulse is applied to generate a discharge in all cells. Also, immediately before shifting from the display in the first display cell to the display in the second display cell, the display in the second display cell and the third cell, and from the display in the second display cell, Immediately before shifting to the display in the first display cell, a voltage pulse is applied so as to generate a discharge in each of the first display cell and the third cell. Can be made.
[0035]
Further, at the end of the discharge maintaining step, an erasing pulse is applied between the first electrode and the second electrode or the third electrode.
[0036]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 13 shows the configuration of the plasma display device according to the first embodiment of the present invention. The control unit shown in FIG. 4 is omitted.
FIG. 14 shows a cross-sectional structure of the plasma display panel of this apparatus. The electrodes of this panel are composed of a wide Y electrode 51, an Xo electrode 52 o and an Xe electrode 52 e surrounding it, and an address electrode 53. The Y electrode 51 is composed of a transparent electrode 51a and a metal bus electrode 51b, the Xo electrode 52o is composed of a transparent electrode 52ao and a metal bus electrode 52bo, and the Xe electrode 52e is composed of a transparent electrode 52ae and a metal bus electrode 52be. Metal bus electrodes are used to prevent voltage drops. As illustrated, the transparent electrode is wider than the bus electrode. In the Y electrode 51, the bus electrode 51b is formed at the center of the transparent electrode 51a. In the Xo electrode 52o and the Xe electrode 52e, the bus electrodes 52bo and 52be are the X electrodes in adjacent rows at the ends of the transparent electrodes 52ao and 52ae. It is provided on the opposite side. Here, the width of the bus electrode 51b of the Y electrode 51 is equal to the sum of the widths of the light shields 58 provided between the bus electrodes 52bo and 52be and the X electrodes in adjacent rows. The thickness of the bus electrode 51b of the Y electrode 51 is desirably about half of the thickness of the bus electrodes 52bo and 52be. Thereby, the resistance value of each bus electrode becomes the same.
[0037]
A first slit 71 is formed between the Xo electrode 52o and the Y electrode 51, and a first cell (odd cell) 55 that performs display in an odd field is formed in the portion of the first slit 71. A second slit 72 is formed between the Xe electrode 52e and the Y electrode 51, and a second cell (eve cell) 56 for performing display in an even field is formed in the portion of the second slit 72. Further, a third slit 73 is formed between the Xo electrode 52o and the Xe electrode 52e, and a priming third cell 57 is formed in this portion. Further, the third slit 73 is provided with a light shield 58 to prevent light emitted by priming discharge from leaking outside.
[0038]
The Y electrode is connected to a scan driver 62 as selection means, and further connected to a Y sustain circuit 63 that collectively applies a signal for maintaining discharge. The scan driver 62 generates a scan pulse, and the Y sustain circuit 63 generates a sustain discharge pulse and applies it to the Y electrode 51. On the other hand, the Xo electrode 52o and the Xe electrode 52e are respectively connected to an odd-numbered X sustain circuit 61o and an even-numbered X sustain circuit 61e that collectively apply a signal for maintaining discharge. The address electrode drive circuit is omitted because it is the same as the conventional example.
[0039]
FIG. 15 is a diagram showing details of the odd X sustain circuit 61o and the even X sustain circuit 61e. The voltage Vs is the voltage of the sustain discharge pulse, and Vm is the voltage applied to the electrode that does not discharge during the discharge sustain period, and is about half of Vs.
FIG. 16 is a drive waveform diagram of each electrode showing the operation of this apparatus, and shows the timing of one subfield in the odd field. First, a pulse having a voltage Vw (about 300 V) is applied to the Xo electrode 52o. This pulse generates a discharge in the third cell 57 between the Xo electrode 52o and the Xe electrode 52e. On the other hand, since the voltage Vs is applied to the Y electrode 51, no discharge occurs in the first and second cells 55 and 57. By this discharge, wall charges are accumulated on the surface of the dielectric layer on the Xo electrode 52o and the Xe electrode 52e. The pulse is removed in about 10 μs, and discharge is generated again by the voltage of the wall charges at the timing when all the electrodes become 0V. Since the potential difference between the electrodes is 0 V, the wall charges are not accumulated and this discharge is terminated by neutralizing the space charges. However, since some space charges are not neutralized and drift in the space, they effectively act as priming during address discharge.
[0040]
During the address period, a scan pulse (-150V) is sequentially applied to the Y electrode 51, and an address pulse (50V) is selectively applied to the address electrode 53 corresponding to the cell to be lit. As a result, discharge between the address electrode and the Y electrode is performed. At this time, in the odd field, the Xe 52e electrode is 0V, whereas VX (50V) is applied to the Xo electrode 52o. Therefore, the discharge of the address electrode 53 and the Y electrode 51 is used as a trigger, and the Xo electrode 52o and Y Transition is made to discharge between the electrodes 51, that is, in the first cell 55. By this discharge, wall charges are formed so that the sustain discharge can be performed in the sustain discharge period. The above operations are sequentially repeated to complete the writing of display data for the entire screen.
[0041]
In the sustain discharge period, the sustain discharge is repeated in the cells in which the sustain discharge pulses are alternately applied to the Y electrode 51 and the Xo electrode 52o and writing is performed. At this time, since the intermediate voltage (Vm) of the sustain discharge pulse is applied to the Xe electrode 52e, no erroneous discharge occurs in the second cell 56. Finally, a narrow erase pulse is applied to the Y electrode 51 to erase the wall charges.
[0042]
FIG. 17 is a drive waveform diagram of an even field. The reset pulse is applied to the Xe electrode 52e. At the time of addressing, VX is applied to the Xe electrode 52e so as to form wall charges in the second cell 56. Further, during the sustain discharge period, a Vm voltage is applied to the Xo electrode 52e to prevent erroneous discharge in the first cell 55.
FIG. 18 shows a panel structure according to the second embodiment of the present invention. The apparatus configuration and driving method are the same as those in the first embodiment. In the present panel, a light shield 59 is provided on the Y electrode side 51. The width is the same as the width of the Xe electrode 52e and the Xo electrode 52o including the bus electrodes 52bo and 52be and the light shield 58, and the light emission shapes of the first cell 55 and the second cell 56 are the first and second When viewed from the center of the second slit, the distance is the same and the balance is improved.
[0043]
FIG. 19 shows a panel structure according to the third embodiment of the present invention. The apparatus configuration and driving method are the same as those in the first embodiment. In this panel, the width of the bus electrode 51b on the Y electrode side 51 is set to the same value as the width including the Xe electrode, Xo electrode bus electrodes 52bo and 52be, and the light shield 58 in the adjacent rows. Therefore, as in the second embodiment, when the light emission shapes of the first cell and the second cell are viewed from the centers of the first and second slits, the distance is the same and the balance is improved.
[0044]
FIG. 20 shows a panel structure according to the fourth embodiment of the present invention. The apparatus configuration and driving method are the same as those in the first embodiment. This panel is provided with a fourth slit at the center on the Y electrode 51 side. This slit can prevent the discharge from spreading only to the Y electrode side, and the light emission shapes of the first cell and the second cell are the same interval and balanced when viewed from the center of the first and second slits. Get better. In addition, the discharge can be stabilized.
[0045]
FIG. 21 is a diagram showing the drive waveforms of the fifth embodiment of the present invention, and the apparatus of the fifth embodiment is the same as that of the first embodiment except that the drive waveforms are different. FIG. 21 shows the timing of one subfield in the odd field. In the present embodiment, the last sustain discharge pulse is applied to the Y electrode to complete the sustain discharge process. For this reason, in the lighting cell, a negative wall charge is formed on the Y electrode side, and a positive wall charge is formed on the Xo electrode side. In the reset process, a pulse composed of the voltage Vw is applied to the Xo electrode. The discharge starts in the third cell, but the negative charge on the Y electrode of the cell that has been subjected to the sustain discharge immediately before and retains the wall charge is neutralized by the arrival of the space charge due to this discharge. . After the pulse is removed, self-erasing discharge is performed in the third cell as in the first embodiment.
[0046]
FIG. 22 is a diagram showing drive waveforms according to the sixth embodiment of the present invention, and shows the timing of one subfield in an odd field. In the panel applied in this embodiment, the width of the third slit is about half that of the panel of the former embodiment. In the present embodiment, the last sustain discharge pulse is applied to the Y electrode to complete the sustain discharge process. In the lighting cell, a negative wall charge is formed on the Y electrode side, and a positive wall charge is formed on the Xo electrode side. In the reset process, a pulse composed of the voltage Vw is applied to the Xo electrode. This voltage is set to a value lower than the value of Vw in the former embodiment. Even at a low voltage, the width of the third slit is narrow, so that the discharge can be sufficiently started. Discharge starts in the third cell, wall charges are accumulated, and self-erasing discharge is performed when the pulse is removed. A cell that has been subjected to a sustain discharge immediately before and has accumulated negative wall charge on the Y electrode is erased simultaneously with a self-erase discharge.
[0047]
Even in the panel of the first embodiment, the display cell can be reset by applying this high voltage pulse when the field is switched.
[0048]
【The invention's effect】
As described above, according to the present invention, it is possible to realize a plasma display device that simplifies a drive circuit and is low-cost, reduces invalid light emission, and performs interlaced display with high contrast.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of a conventional three-electrode, surface discharge, AC type PDP.
FIG. 2 is a schematic cross-sectional view of a conventional three-electrode, surface discharge, AC type PDP.
FIG. 3 is a schematic cross-sectional view of a conventional three-electrode / surface discharge / AC type PDP.
FIG. 4 is a schematic block diagram of a conventional interlaced display PDP apparatus.
FIG. 5 is a waveform diagram according to a conventional driving method.
FIG. 6 is a diagram illustrating a gradation display sequence.
FIG. 7 is a configuration diagram of a panel and a driving circuit of a conventional interlaced display device in which a partition parallel to a Y electrode and an X electrode is removed.
8 is a panel cross-sectional view of the conventional example of FIG.
9 is a drive waveform diagram of the conventional apparatus of FIG.
FIG. 10 is a diagram showing a configuration of a conventional example provided with a light shielding body for improving contrast.
FIG. 11 is a diagram showing the configuration of another conventional example of a plasma display device for interlaced display.
FIG. 12 is a diagram showing a light emission position according to the present invention.
FIG. 13 is a configuration diagram of a plasma display panel and a driving circuit according to the first embodiment of the present invention.
FIG. 14 is a diagram showing a panel structure and a light emission position of the first embodiment.
FIG. 15 is a diagram illustrating a configuration of an X sustain circuit according to the first embodiment;
FIG. 16 is a drive waveform diagram (odd field) in the first embodiment;
FIG. 17 is a drive waveform diagram (even field) of the first embodiment;
FIG. 18 is a panel structural view of a second embodiment of the present invention.
FIG. 19 is a structural view of a panel according to a third embodiment of the present invention.
FIG. 20 is a structural diagram of a panel according to a fourth embodiment of the present invention.
FIG. 21 is a drive waveform diagram according to the fifth embodiment of the present invention.
FIG. 22 is a drive waveform diagram according to the sixth embodiment of the present invention.
[Explanation of symbols]
51 ... 1st electrode (Y electrode)
52o ... 2nd electrode (odd number X electrode)
52e ... third electrode (even X electrode)
53 ... Address electrode
54 ... Bulkhead
55. First display cell
56 ... second display cell
57 ... third cell
61o ... second electrode driving means (odd X sustain circuit)
61e ... third electrode driving means (even X sustain circuit)
62 ... 1st electrode drive means (scan driver)
63... First electrode driving means (Y sustain circuit)

Claims

The first, second, and third electrodes are alternately arranged in parallel on the first substrate, and the fourth electrode is arranged on the first substrate or the second substrate so as to be orthogonal to the first electrode. A plasma display panel;
First electrode selection driving means for selectively driving the first electrode;
Second electrode driving means for driving the second electrode;
A third electrode driving means for driving the third electrode;
A first display cell is formed at an intersection between the first electrode and the second electrode and the fourth electrode, and includes the first electrode and the third electrode. A second display cell is formed at the intersection of
Interlaced display is performed in which light emission display is alternately repeated in the first display cell and the second display cell,
During the reset period, the second electrode driving unit and the third electrode driving unit apply a voltage between the second and third electrodes, and are formed by the second electrode and the third electrode. A plasma display device characterized in that priming discharge is performed in the third cell.

The plasma display device according to claim 1, wherein a light-shielding body is provided in a third slit which is a gap between the second and third electrodes.

3. The plasma display device according to claim 2, wherein, during the sustain discharge period, the first electrode selection driving unit applies a first sustain discharge pulse to the first electrode, and the second electrode driving unit One of the third electrode driving means applies a sustain discharge pulse having a phase opposite to that of the first sustain discharge pulse, and the other applies a predetermined constant voltage or a corresponding electrode has a high impedance. .

A plasma display device according to any one of claims 2 or 3, a first slit which is a gap of said first and second electrodes is the clearance of the first and the third electrode A plasma display device in which the second slits are arranged at equal intervals.

5. The plasma display device according to claim 4 , wherein the third slit is formed between the adjacent first electrodes.

5. The plasma display device according to claim 4 , wherein the width of the bus electrode of the first electrode is equal to the width of the first electrode in an adjacent row from the end of the bus electrode of the second electrode on the first slit side. 3. The plasma display device having the same dimensions as the bus electrode of the third electrode up to the end on the second slit side.

6. The plasma display device according to claim 5 , wherein a light shielding body is formed on the first electrode.

8. The plasma display device according to claim 7 , wherein the width of the light-shielding body on the first electrode is set such that the width of the light-shielding body on the first electrode from the end on the first slit side of the bus electrode of the second electrode is 8. The plasma display device having the same size as the bus electrode of the third electrode up to the end on the second slit side.

The first, second, and third electrodes are alternately arranged in parallel on the first substrate, and the fourth electrode is arranged on the first substrate or the second substrate so as to be orthogonal to the first electrode. A plasma display panel is provided, a first display cell is formed at an intersection of the first electrode and the second electrode and the fourth electrode, and includes the first electrode and the third electrode. A driving method of a plasma display device, wherein a second display cell is formed at an intersection with the fourth electrode, and interlaced display is performed in which light emission display is alternately repeated in the first cell and the second cell. ,
In a driving method of repeatedly performing a reset process for uniformizing the state of the display cells, an address process for writing display data, and a sustain discharge process for maintaining discharge in the cells to be lit.
In the sustain discharge step of maintaining discharge in the first display cell, a sustain discharge pulse having an opposite phase to the sustain discharge pulse applied to the first electrode is applied to the second electrode, and the third electrode The electrode potential is a predetermined value lower than the voltage of the sustain discharge pulse,
In the sustain discharge step of maintaining discharge in the second display cell, a sustain discharge pulse having a phase opposite to that of the sustain discharge pulse applied to the first electrode is applied to the third electrode, and the second electrode The electrode potential is set to a predetermined voltage value lower than the sustain discharge pulse voltage,
In the reset step, a priming discharge is performed by applying a voltage between the second and third electrodes, and a third cell for priming is formed by the second and third electrodes. A method for driving a plasma display device.

The method for driving a plasma display device according to claim 9 , wherein the light from a third slit that is a gap between the second and third electrodes is shielded.

11. The driving method of the plasma display device according to claim 10 , wherein the priming discharge is generated when light emission display is performed in the first display cell and when light emission display is performed in the second display cell. Therefore, a driving method of the plasma display apparatus for changing the polarity of the voltage applied to the second and third electrodes.

12. The method of driving a plasma display device according to claim 10 , wherein when the priming discharge is generated, a pulse is applied to the third cell to start the discharge, and after the pulse is removed, the discharge is performed again. A method of driving a plasma display device, wherein a priming discharge is generated by applying a voltage pulse to be performed.

12. The method of driving a plasma display device according to claim 10 , wherein a pulse having a polarity opposite to a voltage at the last sustain discharge in the last sustain discharge step is applied to generate the priming discharge, A method of driving a plasma display apparatus, in which a discharge is caused again at the time of removal and a voltage pulse is applied so that the discharge is simultaneously generated also in the first or second display cell which has been maintaining the discharge immediately before.

14. The driving method of the plasma display device according to claim 10 , wherein the display immediately before the transition from the display in the first display cell to the display in the second display cell is performed. A method for driving a plasma display apparatus, wherein a voltage pulse is applied so as to generate a discharge in all the cells immediately before shifting from display in two display cells to display in the first display cell.

14. The driving method of the plasma display device according to claim 10 , wherein the first electrode and the second electrode or the third electrode are provided at the end of the sustain discharge step. Driving method of plasma display apparatus, wherein erase pulse is applied.