JP3767123B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP3767123B2 JP3767123B2 JP28338197A JP28338197A JP3767123B2 JP 3767123 B2 JP3767123 B2 JP 3767123B2 JP 28338197 A JP28338197 A JP 28338197A JP 28338197 A JP28338197 A JP 28338197A JP 3767123 B2 JP3767123 B2 JP 3767123B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- reference voltage
- circuit
- resistor
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の電源を有する回路系において、各電源電圧に応じた最適バイアスを供給するための基準電圧発生回路に関する。
【０００２】
【従来の技術】
従来より、例えば８ｍｍビデオテープレコーダとして、ビデオ信号の記録時には、マイク等より入力したオーディオ信号をレベル制限処理やノイズ除去処理を施した後、ＦＭ変調してテープに記録し、ビデオ信号の再生時には、この記録したオーディオ信号をＦＭ復調して再生し、ヘッドホン等に出力するようにした記録再生回路ＡＦＭ（Audio Frequency Moduration）システムが知られている。
【０００３】
そして、このようなオーディオ信号の記録再生回路では、その低電力化を図るべく、２種類の電源Ｖｃｃ１、Ｖｃｃ２を設け、オーディオ信号の出力を行うヘッドホン出力用アンプについてはＶｃｃ１と等しい、もしくは大きい方の電源Ｖｃｃ２を用い、その他のほとんどの回路については小さい方の電源Ｖｃｃ１を用いるようにしている。
したがって、このような記録再生回路では、オーディオ信号の伝送経路に設けられ、そのオフセット補正をかけるためのＤＣ回路において、それぞれの電源Ｖｃｃ１、Ｖｃｃ２に最適なバイアス電圧を与えるようになっている。
【０００４】
図３は、このようなＤＣ回路の構成例を示す回路図である。
このＤＣ回路では、記録時には、入力端子ｉｎに図示しないマイクよりレベル制限及びフィルタ処理されたオーディオ信号が入力され、このオーディオ信号にオフセット補正を行うとともに、第１のバイアス電圧Ｖ１を付与して第１の出力端子ｏｕｔ１よりＦＭ変調系の回路に出力する。
また、再生時には、入力端子ｉｎにＦＭ復調系より復調されたオーディオ信号が入力され、このオーディオ信号にオフセット補正を行うとともに第１のバイアス電圧Ｖ２を付与して第２の出力端子ｏｕｔ２より、出力用アンプに出力する。
【０００５】
以下、このＤＣ回路の詳細について説明する。
まず、抵抗Ｒ１１と外付けコンデンサＣ０との直流回路によって構成されるローパスフィルタによって入力信号に含まれる高周波成分を除去し、この信号を抵抗Ｒ１２及び演算増幅器１１０、１１２、１１４、１１６によって構成される電圧−電流変換回路に供給する。
電圧−電流変換回路では、抵抗Ｒ１２によって入力電圧の交流振幅成分に対応する電流を生成し、演算増幅器１１０、１１２、１１４の反転入力端子に入力する。
演算増幅器１１０では、直流電流を生成して反転入力端子に帰還し、これを電流出力用の２つの演算増幅器１１２、１１４の反転端子に供給する。
また、演算増幅器１１６は、前出のローパスフィルタによって除去された成分Ｖ１０と、演算増幅器１１０の反転入力端子をイマジナリショートしている。
【０００６】
このような構成により、演算増幅器１１２、１１４から入力電圧の交流振幅成分に対応する電流信号のみが出力される。
そして、演算増幅器１１２の電流出力は、第１のバイアス電圧Ｖ１を付与するための演算増幅器１２０に出力され、演算増幅器１１４による電流出力を第２のバイアス電圧Ｖ２を付与するための演算増幅器１２２、１２４に出力される。
【０００７】
演算増幅器１２０には、反転増幅回路を構成しており、反転入力端子に演算増幅器１１２の出力端子が接続され、非反転入力端子に第１のバイアス電圧（Ｖ１）電源１３０が接続されている。
また、演算増幅器１２０の出力端子は帰還抵抗Ｒ２０を介して反転入力端子に接続され、この出力端子が上述したＤＣ回路の第１の出力端子ｏｕｔ１となっている。
この第１の出力端子ｏｕｔ１より、Ｖｃｃ１に最適なバイアス電圧Ｖ１による出力電圧Ｖｏｕｔ１が出力される。
【０００８】
演算増幅器１２２、１２４は、反転増幅回路を構成しており、演算増幅器１２２の反転入力端子に演算増幅器１１４の出力端子が接続され、非反転入力端子に第２のバイアス電圧（Ｖ２）電源１３２が接続されている。
また、演算増幅器１２２の出力端子は帰還抵抗Ｒ２１を介して反転入力端子に接続されるとともに、出力端子は抵抗Ｒ２２を介して演算増幅器１２４の反転入力端子に接続されている。
【０００９】
また、演算増幅器１２４の非反転入力端子には、抵抗Ｒ２３、Ｒ２４の並列回路を介して第２のバイアス電圧（Ｖ２）電源１３２に接続されている。
また、演算増幅器１２４の出力端子は帰還抵抗Ｒ２５を介して反転入力端子に接続され、この出力端子が上述したＤＣ回路の第２の出力端子ｏｕｔ２となっている。
この第２の出力端子ｏｕｔ２より、Ｖｃｃ２に最適なバイアス電圧Ｖ２による出力電圧Ｖｏｕｔ２が出力される。
ここで抵抗Ｒ２２と抵抗Ｒ２３の抵抗値が等しく、抵抗Ｒ２４と抵抗Ｒ２５の抵抗値が等しいものとする。
【００１０】
【発明が解決しようとする課題】
しかしながら、図３に示すような構成によってバイアスを与えた場合、２つの出力電圧Ｖｏｕｔ２、Ｖｏｕｔ１を得るために、２経路分の電流出力用演算増幅器１１２、１１４と、演算増幅器１２０、１２２、１２４が必要となり、回路の素子数が多くなり、コストアップを招くという問題がある。
そこで本発明の目的は、２つのバイアス電圧を１経路分の電流出力と演算増幅器によって与えることができ、素子数を削減できる基準電圧発生回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は前記目的を達成するため、第１の基準電圧電源と、第２の基準電圧電源と、入力電圧を電流出力に変換する電圧−電流変換回路と、電圧−電流変換回路の出力端子を反転入力端子に接続するとともに、前記第１の基準電圧電源を非反転入力端子に接続し、出力端子を反転端子に帰還接続した第１の反転増幅回路と、前記第１の反転増幅回路の出力端子を第１の抵抗を介して反転入力端子に接続するとともに、前記第１の反転増幅回路の非反転入力端子に直列接続された第３の抵抗と第４の抵抗を介して前記第２の基準電圧電源に接続し、前記第３の抵抗と前記第４の抵抗の接続点を非反転入力端子に接続し、出力端子を第２の抵抗を介して反転端子に帰還接続した第２の反転増幅回路とを有し、前記第１の抵抗と前記第２の抵抗との比と、前記第３の抵抗と前記第４の抵抗との比が等しいものとし、前記第１の反転増幅回路の出力から前記第１の基準電圧電源によってバイアス調整したオーディオ信号を出力するとともに、前記第２の反転増幅回路の出力から前記第２の基準電圧電源によってバイアス調整したオーディオ信号を出力することを特徴とする。
【００１２】
以上のような本発明の基準電圧発生回路において、第１の反転増幅回路の出力端子には、前記第１の基準電圧電源の電圧値に対応する出力電圧が出力され、第２の反転増幅回路の出力端子には、前記第２の基準電圧電源の電圧値に対応する出力電圧が出力される。
したがって、２つの反転増幅回路によって２つの異なるバイアス電圧による出力電圧を得ることができ、各バイアス電圧に対応して電流出力と反転増幅回路の経路を２つ設ける必要がなくなるので、素子数を減少でき、回路構成の簡素化、コストダウンを達成できる。
【００１３】
【発明の実施の形態】
以下、本発明による基準電圧発生回路の実施の形態について説明する。
図１は、本発明による基準電圧発生回路の構成例を示す回路図である。また、図２は、図１に示す基準電圧発生回路を設けたオーディオ信号の記録再生回路（ＡＦＭシステム）を示すブロック図であり、図２（Ａ）は記録時の信号経路、図２（Ｂ）は再生時の信号経路を示している。
【００１４】
まず、図２に基づいて、本例のＡＦＭシステムの概要について説明する。本例のＡＦＭシステムは、携帯型の８ｍｍビデオテープレコーダに設けられており、ビデオ信号の記録時には、マイクより入力したオーディオ信号をＦＭ変調してテープに記録する。また、ビデオ信号の再生時には、テープに記録したオーディオ信号をＦＭ復調して再生し、ヘッドホンに出力するようにしたものである。
【００１５】
図２（Ａ）において、オーディオ信号の記録時には、マイクより入力されたオーディオ信号は、図示しないオートレベルコントローラによってレベル制限処理するとともに、音声帯域通過フィルタ回路によってノイズ除去した後、入力端子ｉｎよりＤＣ回路５０に入力される。
ＤＣ回路５０は、入力されたオーディオ信号について、素子間の特性のバラツキ等に対するオフセット補正を行い、電源電圧Ｖｃｃ１に対応する第１のバイアス電圧Ｖ１によって調整したオーディオ信号を第１の出力端子ｏｕｔ１よりＦＭ変調系に送出するとともに、電源電圧Ｖｃｃ２に対応する第２のバイアス電圧Ｖ２によって調整したオーディオ信号を第２の出力端子ｏｕｔ２よりヘッドホン出力アンプ６０に送出する。
【００１６】
ＦＭ変調系は、信号処理を行うマトリクス回路（ＭＡＴＲＩＸ）５２と、ノイズ除去を行うノイズリダクション回路（ＮＲ）５４と、変調回路（ＭＯＤ）５６とを有し、この経路でＤＣ回路５０からのオーディオ信号をＦＭ変調して、図示しない記録再生機構部によってテープに記録する。
【００１７】
また、図２（Ｂ）において、オーディオ信号の再生時には、記録再生機構部によってテープより再生されたＦＭ変調オーディオ信号を復調回路５６で復調し、ノイズリダクション回路５４、マトリクス回路５２を通り、この復調オーディオ信号をＤＣ回路５０に入力する。
ＤＣ回路５０では、入力した復調オーディオ信号をオフセット補正し、電源電圧Ｖｃｃ２に対応する第２のバイアス電圧Ｖ２によって調整したオーディオ信号を第２の出力端子ｏｕｔ２よりヘッドホン出力アンプ６０に送出する。
【００１８】
すなわち、このようなＡＦＭシステムでは、その低電力化を図るべく、２種類の電源Ｖｃｃ１、Ｖｃｃ２を設け、オーディオ信号の出力を行うヘッドホン出力用アンプ６０についてはＶｃｃ１と等しい、もしくは大きい方の電源Ｖｃｃ２を用い、その他のほとんどの回路については小さい方の電源Ｖｃｃ１を用いる。
そして、ＤＣ回路５０では、上述のようなオーディオ信号の記録、再生時において、各電源Ｖｃｃ１、Ｖｃｃ２に最適なバイアス電圧Ｖ１、Ｖ２を与えるものである。
【００１９】
以下、図１に基づいて、本例のＤＣ回路５０の詳細について説明する。
このＤＣ回路５０は、入力端子ｉｎに入力される電圧信号をオフセット補正して電流信号に変換する電圧−電流変換回路部５０Ａと、この電圧−電流変換回路部５０Ａからの電流出力に基づいて２種類の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２を得るための反転増幅回路部５０Ｂとから構成されている。
このように、入力電圧を電流に変換して、反転増幅回路によってバイアス調整を行う構成により、非反転増幅回路を用いた構成に比べ、低消費電力化を図るものとなっている。
【００２０】
次に、電圧−電流変換回路部５０Ａは、抵抗Ｒ１と外付けコンデンサＣ１との直流回路によって構成されるローパスフィルタと、抵抗Ｒ２及び演算増幅器７０、７２、７４によって構成される電圧−電流変換回路とを有する。
入力端子ｉｎに入力された電圧信号は、ローパスフィルタによって高周波成分が除去され、電圧−電流変換回路に供給される。
【００２１】
電圧−電流変換回路では、抵抗Ｒ２によって入力電圧の交流振幅成分に対応する電流を生成し、演算増幅器７０、７２の反転入力端子に入力する。演算増幅器７０では、直流電流を生成して反転入力端子に帰還し、これを電流出力用の演算増幅器７２の反転端子に供給する。また、演算増幅器７４は、前出のローパスフィルタによって除去された成分Ｖ１０と、演算増幅器７０の反転入力端子をイマジナリショートしている。
【００２２】
このような構成により、演算増幅器７２から入力電圧の交流振幅成分に対応する電流信号のみが出力される。そして、演算増幅器７２の電流出力は、反転増幅回路部５０Ｂに供給される。
反転増幅回路部５０Ｂは、第１の反転増幅回路を構成する演算増幅器８０と、第２の反転増幅回路を構成する演算増幅器８２を有する。
【００２３】
まず、演算増幅器７２の出力端子は、演算増幅器８０の反転入力端子に接続される。
また、演算増幅器８０の非反転入力端子に第１のバイアス電圧（Ｖ１）電源９０が接続されている。
また、演算増幅器８０の出力端子は、帰還抵抗Ｒ３を介して反転入力端子に接続されている。
また、演算増幅器８０の出力端子は抵抗Ｒ４を介して演算増幅器８２の反転入力端子に接続されている。
また、第１のバイアス電圧（Ｖ１）電源９０と第２のバイアス電圧（Ｖ２）電源９２は、直列接続された抵抗Ｒ５、Ｒ６を介して接続され、各抵抗Ｒ５、Ｒ６の接続点が演算増幅器８２の非反転入力端子に接続されている。
また、演算増幅器８２の出力端子は、帰還抵抗Ｒ７を介して反転入力端子に接続されている。
そして、抵抗Ｒ４と抵抗Ｒ７との比と、抵抗Ｒ５と抵抗Ｒ６との比が等しい、すなわちＲ４×Ｒ６＝Ｒ５×Ｒ７となっている。
【００２４】
このような構成により、演算増幅器８０の出力端子は、上述したＤＣ回路５０の第１の出力端子ｏｕｔ１となっている。この第１の出力端子ｏｕｔ１より、Ｖｃｃ１に最適なバイアス電圧Ｖ１による出力電圧Ｖｏｕｔ１が出力される。
また、演算増幅器８２の出力端子は、上述したＤＣ回路５０の第２の出力端子ｏｕｔ２となっている。この第２の出力端子ｏｕｔ２より、Ｖｃｃ２に最適なバイアス電圧Ｖ２による出力電圧Ｖｏｕｔ２が出力される。
【００２５】
次に、以上のような構成の反転増幅回路部５０Ｂにおける出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２について説明する。なお、抵抗Ｒ５＝ｋ×Ｒ４、抵抗Ｒ６＝ｋ×Ｒ７とし、Ｖ２≧Ｖ１とする。また、演算増幅器８２の非反転入力端子における電圧値をＶ３とする。
【００２６】
まず、Ｖｏｕｔ１＝Ｖ１である。
次に、Ｖ３は【数１】で表される。
【数１】
よって、Ｖｃｃ１の経路にはＶｃｃ１に最適なバイアスＶ１を与え、Ｖｃｃ２の経路にはＶｃｃ２に最適なバイアスＶ２を与えることができる。
なお、各バイアス電圧電源９０、９２を可変電圧として変化させた場合にも同様になり、電源電圧を変化させる装置においても追従可能である。
【００２７】
【発明の効果】
以上説明したように本発明の基準電圧発生回路では、電圧−電流変換回路による１つの電流出力に基づいて、２段に接続した反転増幅回路の各出力端子より、第１の基準電圧電源によってバイアス調整したオーディオ信号と第２の基準電圧電源によってバイアス調整したオーディオ信号を得ることができる。
したがって、２つの基準電圧に対応して電流出力と反転増幅回路の経路を２つ設ける必要がなくなるので、素子数を減少でき、回路構成の簡素化、コストダウンを達成できる効果がある。
【図面の簡単な説明】
【図１】本発明による基準電圧発生回路の構成例を示す回路図である。
【図２】図１に示す基準電圧発生回路を設けたオーディオ信号の記録再生回路を示すブロック図であり、図２（Ａ）は記録時の信号経路、図２（Ｂ）は再生時の信号経路を示す。
【図３】従来のＤＣ回路の構成例を示す回路図である。
【符号の説明】
５０Ａ……電圧−電流変換回路部、５０Ｂ……反転増幅回路部、７０、７２、７４、８０、８２……演算増幅器、９０、９２……バイアス電圧電源。
【発明の属する技術分野】
本発明は、複数の電源を有する回路系において、各電源電圧に応じた最適バイアスを供給するための基準電圧発生回路に関する。
【０００２】
【従来の技術】
従来より、例えば８ｍｍビデオテープレコーダとして、ビデオ信号の記録時には、マイク等より入力したオーディオ信号をレベル制限処理やノイズ除去処理を施した後、ＦＭ変調してテープに記録し、ビデオ信号の再生時には、この記録したオーディオ信号をＦＭ復調して再生し、ヘッドホン等に出力するようにした記録再生回路ＡＦＭ（Audio Frequency Moduration）システムが知られている。
【０００３】
そして、このようなオーディオ信号の記録再生回路では、その低電力化を図るべく、２種類の電源Ｖｃｃ１、Ｖｃｃ２を設け、オーディオ信号の出力を行うヘッドホン出力用アンプについてはＶｃｃ１と等しい、もしくは大きい方の電源Ｖｃｃ２を用い、その他のほとんどの回路については小さい方の電源Ｖｃｃ１を用いるようにしている。
したがって、このような記録再生回路では、オーディオ信号の伝送経路に設けられ、そのオフセット補正をかけるためのＤＣ回路において、それぞれの電源Ｖｃｃ１、Ｖｃｃ２に最適なバイアス電圧を与えるようになっている。
【０００４】
図３は、このようなＤＣ回路の構成例を示す回路図である。
このＤＣ回路では、記録時には、入力端子ｉｎに図示しないマイクよりレベル制限及びフィルタ処理されたオーディオ信号が入力され、このオーディオ信号にオフセット補正を行うとともに、第１のバイアス電圧Ｖ１を付与して第１の出力端子ｏｕｔ１よりＦＭ変調系の回路に出力する。
また、再生時には、入力端子ｉｎにＦＭ復調系より復調されたオーディオ信号が入力され、このオーディオ信号にオフセット補正を行うとともに第１のバイアス電圧Ｖ２を付与して第２の出力端子ｏｕｔ２より、出力用アンプに出力する。
【０００５】
以下、このＤＣ回路の詳細について説明する。
まず、抵抗Ｒ１１と外付けコンデンサＣ０との直流回路によって構成されるローパスフィルタによって入力信号に含まれる高周波成分を除去し、この信号を抵抗Ｒ１２及び演算増幅器１１０、１１２、１１４、１１６によって構成される電圧−電流変換回路に供給する。
電圧−電流変換回路では、抵抗Ｒ１２によって入力電圧の交流振幅成分に対応する電流を生成し、演算増幅器１１０、１１２、１１４の反転入力端子に入力する。
演算増幅器１１０では、直流電流を生成して反転入力端子に帰還し、これを電流出力用の２つの演算増幅器１１２、１１４の反転端子に供給する。
また、演算増幅器１１６は、前出のローパスフィルタによって除去された成分Ｖ１０と、演算増幅器１１０の反転入力端子をイマジナリショートしている。
【０００６】
このような構成により、演算増幅器１１２、１１４から入力電圧の交流振幅成分に対応する電流信号のみが出力される。
そして、演算増幅器１１２の電流出力は、第１のバイアス電圧Ｖ１を付与するための演算増幅器１２０に出力され、演算増幅器１１４による電流出力を第２のバイアス電圧Ｖ２を付与するための演算増幅器１２２、１２４に出力される。
【０００７】
演算増幅器１２０には、反転増幅回路を構成しており、反転入力端子に演算増幅器１１２の出力端子が接続され、非反転入力端子に第１のバイアス電圧（Ｖ１）電源１３０が接続されている。
また、演算増幅器１２０の出力端子は帰還抵抗Ｒ２０を介して反転入力端子に接続され、この出力端子が上述したＤＣ回路の第１の出力端子ｏｕｔ１となっている。
この第１の出力端子ｏｕｔ１より、Ｖｃｃ１に最適なバイアス電圧Ｖ１による出力電圧Ｖｏｕｔ１が出力される。
【０００８】
演算増幅器１２２、１２４は、反転増幅回路を構成しており、演算増幅器１２２の反転入力端子に演算増幅器１１４の出力端子が接続され、非反転入力端子に第２のバイアス電圧（Ｖ２）電源１３２が接続されている。
また、演算増幅器１２２の出力端子は帰還抵抗Ｒ２１を介して反転入力端子に接続されるとともに、出力端子は抵抗Ｒ２２を介して演算増幅器１２４の反転入力端子に接続されている。
【０００９】
また、演算増幅器１２４の非反転入力端子には、抵抗Ｒ２３、Ｒ２４の並列回路を介して第２のバイアス電圧（Ｖ２）電源１３２に接続されている。
また、演算増幅器１２４の出力端子は帰還抵抗Ｒ２５を介して反転入力端子に接続され、この出力端子が上述したＤＣ回路の第２の出力端子ｏｕｔ２となっている。
この第２の出力端子ｏｕｔ２より、Ｖｃｃ２に最適なバイアス電圧Ｖ２による出力電圧Ｖｏｕｔ２が出力される。
ここで抵抗Ｒ２２と抵抗Ｒ２３の抵抗値が等しく、抵抗Ｒ２４と抵抗Ｒ２５の抵抗値が等しいものとする。
【００１０】
【発明が解決しようとする課題】
しかしながら、図３に示すような構成によってバイアスを与えた場合、２つの出力電圧Ｖｏｕｔ２、Ｖｏｕｔ１を得るために、２経路分の電流出力用演算増幅器１１２、１１４と、演算増幅器１２０、１２２、１２４が必要となり、回路の素子数が多くなり、コストアップを招くという問題がある。
そこで本発明の目的は、２つのバイアス電圧を１経路分の電流出力と演算増幅器によって与えることができ、素子数を削減できる基準電圧発生回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は前記目的を達成するため、第１の基準電圧電源と、第２の基準電圧電源と、入力電圧を電流出力に変換する電圧−電流変換回路と、電圧−電流変換回路の出力端子を反転入力端子に接続するとともに、前記第１の基準電圧電源を非反転入力端子に接続し、出力端子を反転端子に帰還接続した第１の反転増幅回路と、前記第１の反転増幅回路の出力端子を第１の抵抗を介して反転入力端子に接続するとともに、前記第１の反転増幅回路の非反転入力端子に直列接続された第３の抵抗と第４の抵抗を介して前記第２の基準電圧電源に接続し、前記第３の抵抗と前記第４の抵抗の接続点を非反転入力端子に接続し、出力端子を第２の抵抗を介して反転端子に帰還接続した第２の反転増幅回路とを有し、前記第１の抵抗と前記第２の抵抗との比と、前記第３の抵抗と前記第４の抵抗との比が等しいものとし、前記第１の反転増幅回路の出力から前記第１の基準電圧電源によってバイアス調整したオーディオ信号を出力するとともに、前記第２の反転増幅回路の出力から前記第２の基準電圧電源によってバイアス調整したオーディオ信号を出力することを特徴とする。
【００１２】
以上のような本発明の基準電圧発生回路において、第１の反転増幅回路の出力端子には、前記第１の基準電圧電源の電圧値に対応する出力電圧が出力され、第２の反転増幅回路の出力端子には、前記第２の基準電圧電源の電圧値に対応する出力電圧が出力される。
したがって、２つの反転増幅回路によって２つの異なるバイアス電圧による出力電圧を得ることができ、各バイアス電圧に対応して電流出力と反転増幅回路の経路を２つ設ける必要がなくなるので、素子数を減少でき、回路構成の簡素化、コストダウンを達成できる。
【００１３】
【発明の実施の形態】
以下、本発明による基準電圧発生回路の実施の形態について説明する。
図１は、本発明による基準電圧発生回路の構成例を示す回路図である。また、図２は、図１に示す基準電圧発生回路を設けたオーディオ信号の記録再生回路（ＡＦＭシステム）を示すブロック図であり、図２（Ａ）は記録時の信号経路、図２（Ｂ）は再生時の信号経路を示している。
【００１４】
まず、図２に基づいて、本例のＡＦＭシステムの概要について説明する。本例のＡＦＭシステムは、携帯型の８ｍｍビデオテープレコーダに設けられており、ビデオ信号の記録時には、マイクより入力したオーディオ信号をＦＭ変調してテープに記録する。また、ビデオ信号の再生時には、テープに記録したオーディオ信号をＦＭ復調して再生し、ヘッドホンに出力するようにしたものである。
【００１５】
図２（Ａ）において、オーディオ信号の記録時には、マイクより入力されたオーディオ信号は、図示しないオートレベルコントローラによってレベル制限処理するとともに、音声帯域通過フィルタ回路によってノイズ除去した後、入力端子ｉｎよりＤＣ回路５０に入力される。
ＤＣ回路５０は、入力されたオーディオ信号について、素子間の特性のバラツキ等に対するオフセット補正を行い、電源電圧Ｖｃｃ１に対応する第１のバイアス電圧Ｖ１によって調整したオーディオ信号を第１の出力端子ｏｕｔ１よりＦＭ変調系に送出するとともに、電源電圧Ｖｃｃ２に対応する第２のバイアス電圧Ｖ２によって調整したオーディオ信号を第２の出力端子ｏｕｔ２よりヘッドホン出力アンプ６０に送出する。
【００１６】
ＦＭ変調系は、信号処理を行うマトリクス回路（ＭＡＴＲＩＸ）５２と、ノイズ除去を行うノイズリダクション回路（ＮＲ）５４と、変調回路（ＭＯＤ）５６とを有し、この経路でＤＣ回路５０からのオーディオ信号をＦＭ変調して、図示しない記録再生機構部によってテープに記録する。
【００１７】
また、図２（Ｂ）において、オーディオ信号の再生時には、記録再生機構部によってテープより再生されたＦＭ変調オーディオ信号を復調回路５６で復調し、ノイズリダクション回路５４、マトリクス回路５２を通り、この復調オーディオ信号をＤＣ回路５０に入力する。
ＤＣ回路５０では、入力した復調オーディオ信号をオフセット補正し、電源電圧Ｖｃｃ２に対応する第２のバイアス電圧Ｖ２によって調整したオーディオ信号を第２の出力端子ｏｕｔ２よりヘッドホン出力アンプ６０に送出する。
【００１８】
すなわち、このようなＡＦＭシステムでは、その低電力化を図るべく、２種類の電源Ｖｃｃ１、Ｖｃｃ２を設け、オーディオ信号の出力を行うヘッドホン出力用アンプ６０についてはＶｃｃ１と等しい、もしくは大きい方の電源Ｖｃｃ２を用い、その他のほとんどの回路については小さい方の電源Ｖｃｃ１を用いる。
そして、ＤＣ回路５０では、上述のようなオーディオ信号の記録、再生時において、各電源Ｖｃｃ１、Ｖｃｃ２に最適なバイアス電圧Ｖ１、Ｖ２を与えるものである。
【００１９】
以下、図１に基づいて、本例のＤＣ回路５０の詳細について説明する。
このＤＣ回路５０は、入力端子ｉｎに入力される電圧信号をオフセット補正して電流信号に変換する電圧−電流変換回路部５０Ａと、この電圧−電流変換回路部５０Ａからの電流出力に基づいて２種類の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２を得るための反転増幅回路部５０Ｂとから構成されている。
このように、入力電圧を電流に変換して、反転増幅回路によってバイアス調整を行う構成により、非反転増幅回路を用いた構成に比べ、低消費電力化を図るものとなっている。
【００２０】
次に、電圧−電流変換回路部５０Ａは、抵抗Ｒ１と外付けコンデンサＣ１との直流回路によって構成されるローパスフィルタと、抵抗Ｒ２及び演算増幅器７０、７２、７４によって構成される電圧−電流変換回路とを有する。
入力端子ｉｎに入力された電圧信号は、ローパスフィルタによって高周波成分が除去され、電圧−電流変換回路に供給される。
【００２１】
電圧−電流変換回路では、抵抗Ｒ２によって入力電圧の交流振幅成分に対応する電流を生成し、演算増幅器７０、７２の反転入力端子に入力する。演算増幅器７０では、直流電流を生成して反転入力端子に帰還し、これを電流出力用の演算増幅器７２の反転端子に供給する。また、演算増幅器７４は、前出のローパスフィルタによって除去された成分Ｖ１０と、演算増幅器７０の反転入力端子をイマジナリショートしている。
【００２２】
このような構成により、演算増幅器７２から入力電圧の交流振幅成分に対応する電流信号のみが出力される。そして、演算増幅器７２の電流出力は、反転増幅回路部５０Ｂに供給される。
反転増幅回路部５０Ｂは、第１の反転増幅回路を構成する演算増幅器８０と、第２の反転増幅回路を構成する演算増幅器８２を有する。
【００２３】
まず、演算増幅器７２の出力端子は、演算増幅器８０の反転入力端子に接続される。
また、演算増幅器８０の非反転入力端子に第１のバイアス電圧（Ｖ１）電源９０が接続されている。
また、演算増幅器８０の出力端子は、帰還抵抗Ｒ３を介して反転入力端子に接続されている。
また、演算増幅器８０の出力端子は抵抗Ｒ４を介して演算増幅器８２の反転入力端子に接続されている。
また、第１のバイアス電圧（Ｖ１）電源９０と第２のバイアス電圧（Ｖ２）電源９２は、直列接続された抵抗Ｒ５、Ｒ６を介して接続され、各抵抗Ｒ５、Ｒ６の接続点が演算増幅器８２の非反転入力端子に接続されている。
また、演算増幅器８２の出力端子は、帰還抵抗Ｒ７を介して反転入力端子に接続されている。
そして、抵抗Ｒ４と抵抗Ｒ７との比と、抵抗Ｒ５と抵抗Ｒ６との比が等しい、すなわちＲ４×Ｒ６＝Ｒ５×Ｒ７となっている。
【００２４】
このような構成により、演算増幅器８０の出力端子は、上述したＤＣ回路５０の第１の出力端子ｏｕｔ１となっている。この第１の出力端子ｏｕｔ１より、Ｖｃｃ１に最適なバイアス電圧Ｖ１による出力電圧Ｖｏｕｔ１が出力される。
また、演算増幅器８２の出力端子は、上述したＤＣ回路５０の第２の出力端子ｏｕｔ２となっている。この第２の出力端子ｏｕｔ２より、Ｖｃｃ２に最適なバイアス電圧Ｖ２による出力電圧Ｖｏｕｔ２が出力される。
【００２５】
次に、以上のような構成の反転増幅回路部５０Ｂにおける出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２について説明する。なお、抵抗Ｒ５＝ｋ×Ｒ４、抵抗Ｒ６＝ｋ×Ｒ７とし、Ｖ２≧Ｖ１とする。また、演算増幅器８２の非反転入力端子における電圧値をＶ３とする。
【００２６】
まず、Ｖｏｕｔ１＝Ｖ１である。
次に、Ｖ３は【数１】で表される。
【数１】
なお、各バイアス電圧電源９０、９２を可変電圧として変化させた場合にも同様になり、電源電圧を変化させる装置においても追従可能である。
【００２７】
【発明の効果】
以上説明したように本発明の基準電圧発生回路では、電圧−電流変換回路による１つの電流出力に基づいて、２段に接続した反転増幅回路の各出力端子より、第１の基準電圧電源によってバイアス調整したオーディオ信号と第２の基準電圧電源によってバイアス調整したオーディオ信号を得ることができる。
したがって、２つの基準電圧に対応して電流出力と反転増幅回路の経路を２つ設ける必要がなくなるので、素子数を減少でき、回路構成の簡素化、コストダウンを達成できる効果がある。
【図面の簡単な説明】
【図１】本発明による基準電圧発生回路の構成例を示す回路図である。
【図２】図１に示す基準電圧発生回路を設けたオーディオ信号の記録再生回路を示すブロック図であり、図２（Ａ）は記録時の信号経路、図２（Ｂ）は再生時の信号経路を示す。
【図３】従来のＤＣ回路の構成例を示す回路図である。
【符号の説明】
５０Ａ……電圧−電流変換回路部、５０Ｂ……反転増幅回路部、７０、７２、７４、８０、８２……演算増幅器、９０、９２……バイアス電圧電源。
Claims (4)
- 第１の基準電圧電源と、
第２の基準電圧電源と、
入力電圧を電流出力に変換する電圧−電流変換回路と、
電圧−電流変換回路の出力端子を反転入力端子に接続するとともに、前記第１の基準電圧電源を非反転入力端子に接続し、出力端子を反転端子に帰還接続した第１の反転増幅回路と、
前記第１の反転増幅回路の出力端子を第１の抵抗を介して反転入力端子に接続するとともに、前記第１の反転増幅回路の非反転入力端子に直列接続された第３の抵抗と第４の抵抗を介して前記第２の基準電圧電源に接続し、前記第３の抵抗と前記第４の抵抗の接続点を非反転入力端子に接続し、出力端子を第２の抵抗を介して反転端子に帰還接続した第２の反転増幅回路とを有し、
前記第１の抵抗と前記第２の抵抗との比と、前記第３の抵抗と前記第４の抵抗との比が等しく、
前記第１の反転増幅回路の出力から前記第１の基準電圧電源によってバイアス調整したオーディオ信号を出力するとともに、前記第２の反転増幅回路の出力から前記第２の基準電圧電源によってバイアス調整したオーディオ信号を出力する、
ことを特徴とする基準電圧発生回路。 - 前記第２の基準電圧電源の電圧レベルは、前記第１の基準電圧電源の電圧レベル以上であることを特徴とする請求項１記載の基準電圧発生回路。
- 前記電圧−電流変換回路は、入力電圧のオフセット補正を行うとともに、入力電圧の交流振幅成分に対応する電流出力を生成し、この電流出力を前記第１の反転増幅回路の反転入力端子に供給することを特徴とする請求項１記載の基準電圧発生回路。
- 前記各基準電圧電源を少なくとも１つを可変電圧電源としたことを特徴とする請求項１記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28338197A JP3767123B2 (ja) | 1997-10-16 | 1997-10-16 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28338197A JP3767123B2 (ja) | 1997-10-16 | 1997-10-16 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122058A JPH11122058A (ja) | 1999-04-30 |
| JP3767123B2 true JP3767123B2 (ja) | 2006-04-19 |
Family
ID=17664782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28338197A Expired - Fee Related JP3767123B2 (ja) | 1997-10-16 | 1997-10-16 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3767123B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102097307B1 (ko) * | 2019-01-15 | 2020-04-06 | 어보브반도체 주식회사 | 무선 전력 전송 수신단의 전류 복조 장치 |
-
1997
- 1997-10-16 JP JP28338197A patent/JP3767123B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102097307B1 (ko) * | 2019-01-15 | 2020-04-06 | 어보브반도체 주식회사 | 무선 전력 전송 수신단의 전류 복조 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11122058A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949282A (en) | Class D amplifier no low pass filter feedback with zero phase delay | |
| US10008994B2 (en) | Audio amplifier system | |
| JP4748534B2 (ja) | 平衡増幅器及び電子回路 | |
| US20050200405A1 (en) | Audio signal amplification method and apparatus | |
| US8111845B2 (en) | System having a pulse width modulation device | |
| US7382887B2 (en) | Method and device for reducing high frequency error components of a multi-channel modulator | |
| JP3767123B2 (ja) | 基準電圧発生回路 | |
| JP2714241B2 (ja) | 増幅回路 | |
| GB1591927A (en) | Pulse width modulated signal amplifiers | |
| JP3106718B2 (ja) | スピーカ駆動装置 | |
| JP2594642B2 (ja) | 増幅回路 | |
| JP3318446B2 (ja) | イコライザおよびこれを用いるオーディオ装置 | |
| JP2538659Y2 (ja) | Ｆｍ受信機 | |
| JP3438593B2 (ja) | 振幅調整装置、振幅圧縮装置および振幅伸長装置 | |
| JPH01278116A (ja) | クランプ回路 | |
| JP2574356Y2 (ja) | Ｆｍ受信機のｆｍ復調器 | |
| JP3929832B2 (ja) | 入力信号処理回路 | |
| JP2004056807A (ja) | 信号出力装置及びステレオ装置 | |
| JP3250021B2 (ja) | 磁気記録再生装置 | |
| JP2584525B2 (ja) | パルス性ノイズ補正回路 | |
| JPS6017168B2 (ja) | パルス幅変調出力増幅回路 | |
| JPH10149504A (ja) | オーディオ信号記録補償装置 | |
| WO2002095935A1 (fr) | Amplificateur de sortie audio | |
| JPH0490208A (ja) | 電力増幅回路 | |
| JPH04345310A (ja) | オーディオ増幅回路およびオーディオシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |