JP3766472B2 - Tuning circuit - Google Patents
Tuning circuit Download PDFInfo
- Publication number
- JP3766472B2 JP3766472B2 JP17581396A JP17581396A JP3766472B2 JP 3766472 B2 JP3766472 B2 JP 3766472B2 JP 17581396 A JP17581396 A JP 17581396A JP 17581396 A JP17581396 A JP 17581396A JP 3766472 B2 JP3766472 B2 JP 3766472B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase shift
- signal
- tuning
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、ラジオ受信機等に用いられる同調回路に関する。
【0002】
【従来の技術】
AMラジオ等の各種の受信機には種々の周波数の信号が入力されるが、これらの信号の中から所望の信号を選局して受信するには、入力回路にバンドパスフィルタの特性を持たせればよい。また、AMラジオのように広範囲に渡って分布する複数の放送波の中から1つを選局するには、このバンドパスフィルタの中心周波数を任意に変化させればよいが、このような特性を有するバンドパスフィルタが従来存在しなかったことから、スーパーヘテロダイン方式が採用されている。このスーパーヘテロダイン方式は、バンドパスフィルタの中心周波数を変えずに、放送局の周波数をバンドパスフィルタの中心周波数に変換することで、所望の信号のみを取り出すものである。
【0003】
【発明が解決しようとする課題】
ところで、上述した従来の受信機においては、バーアンテナとバリコンによるLC共振回路によって同調回路を形成しており、バリコンが不可欠の構成要素となっていた。また、スーパーヘテロダイン方式を用いた受信機においては、選択度を向上させるために、この入力回路による同調周波数と局部発振回路の発振周波数とを連動させる同調機構を有し、この連動を2連バリコンによって行っていた。上述したバリコンや2連バリコンは受信周波数に応じて所定の静電容量を有するように作られていて大きさが決まっていることから、同調機構全体の小型化や集積化が難しかった。
【0004】
また、スーパーヘテロダイン方式を用いた従来の受信機の局部発振回路や中間周波増幅回路には局部発振トランスや中間周波トランスが使用されており(最近では中間周波増幅をセラミックフィルタを用いて行うものもある)、これらのトランスは外付け部品であって、この点からも同調機構全体の集積化が難しかった。
【0005】
本発明は、このような点に鑑みて創作されたものであり、その目的はバリコンが不要であって集積化に適した同調回路を提供することを目的とする。
【0006】
【課題を解決するための手段】
上述した課題を解決するために、本発明の同調回路は、2つの移相回路と非反転回路とを所定の順序で縦続接続し、最終段の回路の出力を初段の回路の入力側に帰還させる。2つの移相回路の全体による位相シフト量の合計は所定の周波数において360°となり、この周波数で同調動作が行われる。また、一方の移相回路に含まれるインダクタをアンテナコイルによって形成するため、放送波等の各種の受信信号を直接同調回路に取り込むことができ、従来不可欠であったバリコンが不要となる。
【0007】
請求項2および5の同調回路は、2つの移相回路を含んで形成される閉ループの一部に分圧回路を挿入し、分圧回路に入力される交流信号を同調出力として取り出すため、同調出力の振幅を大きくできる。
【0008】
請求項3および6の同調回路は、アンテナの1次コイルからなるインダクタと第1の抵抗とで構成されるLR回路を内部に含む移相回路を備えるため、2次コイルから同調信号を取り出すようにすれば、直流成分を効率よくカットすることができ、次段の回路との接続が容易になる。
【0009】
請求項4の同調回路は、2つの移相回路と位相反転回路とを所定の順序で縦続接続し、最終段の回路の出力を初段の回路の入力側に帰還させる。2つの移相回路の全体による位相シフト量の合計は所定の周波数において180°となり、この周波数で同調動作が行われる。
【0010】
請求項7の同調回路内の各移相回路は、変換手段によって変換された交流信号をLR回路あるいはCR回路を介して合成するため、各移相回路ともに位相を所定量シフトさせた信号を出力することができる。
【0011】
請求項8の同調回路は、トランジスタを用いて変換手段を構成するため、回路構成を簡略化できる。
【0012】
請求項9および10の同調回路は、2つの移相回路内のCR回路あるいはLR回路の少なくとも一方の時定数を可変するため、同調周波数を任意に変更できる。
【0013】
請求項11の同調回路は、2つの移相回路を含んで形成される閉ループの一部に第4の抵抗を挿入するとともに、閉ループを流れる交流信号の一部を分岐させる第5の抵抗を設けるため、これら第4および第5の抵抗の抵抗比を可変することにより、同調帯域幅を変化させることができる。
【0014】
請求項12の同調回路は、2つの移相回路を含んで形成される閉ループのループゲインを1以下に設定するため、発振することはなく、安定な同調動作が行われる。
【0015】
【発明の実施の形態】
以下、本発明の同調回路を適用した一の実施形態について、図面を参照しながら具体的に説明する。
【0016】
〔第1の実施形態〕
図1は、第1の実施形態の同調回路の構成を示す回路図である。同図に示す同調回路1は、所定周波数の交流信号の位相を合計で360°シフトさせる2つの移相回路10Lおよび30Cと、後段の移相回路30Cの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路50と、非反転回路50の後段に設けられた抵抗162および164からなる分圧回路160と、分圧回路160の出力を前段の移相回路10Lの入力側に帰還させる帰還抵抗70と、帰還抵抗70を介して帰還させた信号の一部を分岐するために設けられた可変抵抗74とを含んで構成されている。
【0017】
帰還抵抗70と直列に接続されたキャパシタ72、および可変抵抗74に直列に接続されたキャパシタ73はともに直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
【0018】
図2は、図1に示した前段の移相回路10Lの構成を抜き出して示したものである。同図に示す前段の移相回路10Lは、ゲートが入力端22に接続されたFET12と、このFET12のソース・ドレイン間に直列に接続されたインダクタ17および抵抗16と、FET12のドレインと正電源との間に接続された抵抗18と、FET12のソースとアースとの間に接続された抵抗20とを含んで構成されている。
【0019】
このような構成を有する移相回路10Lにおいて、インダクタ17にはAM受信機やFM受信機などのアンテナコイルが用いられる。また、図2に示したFET12のソースおよびドレインに接続された2つの抵抗20、18の抵抗値はほぼ等しく設定されている。
【0020】
なお、図1に示した移相回路10L内の抵抗26は、FET12のゲート電位を設定するためのものである。また、抵抗16とFET12のドレインとの間に挿入されたキャパシタ13は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
【0021】
図2に示す入力端22に所定の交流信号が入力されると、すなわちFET12のゲートに所定の交流電圧(入力電圧)が印加されると、FET12のソースにはこの入力電圧と同相の交流電圧が現れ、反対にFET12のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにEi とする。
【0022】
このFET12のソース・ドレイン間にはインダクタ17と抵抗16とにより構成される直列回路(LR回路)が接続されている。したがって、FET12のソースおよびドレインに現れる電圧のそれぞれをインダクタ17あるいは抵抗16を介して合成した信号が出力端24から出力される。
【0023】
図3は、前段の移相回路10Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。抵抗16とインダクタ17の接続点とグランドレベルとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図3に示した半円においてその中心点を始点とし、電圧VR1と電圧VL1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0024】
また、図3から明らかなように、電圧VR1と電圧VL1とは円周上で直角に交わるため、理論的にはFET12のゲートに印加される入力電圧と電圧VR1との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路10L全体の位相シフト量φ1 はその2倍であり、周波数に応じて0°から180°まで変化する。
【0025】
同様に、図4は図1に示した後段の移相回路30Cの構成を抜き出して示したものである。同図に示す後段の移相回路30Cは、ゲートが入力端42に接続されたFET32と、このFET32のソース・ドレイン間に直列に接続されたキャパシタ34および可変抵抗36と、FET32のドレインと正電源との間に接続された抵抗38と、FET32のソースとアースとの間に接続された抵抗40とを含んで構成されている。移相回路10Cと同様に、図4に示したFET32のソースおよびドレインに接続された2つの抵抗40、38の抵抗値はほぼ等しく設定されている。
【0026】
なお、図1に示した移相回路30C内の抵抗46はFET32に適切なバイアス電圧を印加するためのものであり、移相回路30Cと10Lとの間に設けられたキャパシタ48は、移相回路10Lの出力から直流成分を取り除く直流電流阻止用であり、交流成分のみが移相回路30Cに入力される。
【0027】
図4に示した入力端42に所定の交流信号が入力されると、すなわちFET32のゲートに所定の交流電圧(入力電圧)が印加されると、FET32のソースにはこの入力電圧と同相の交流電圧が現れ、反対にFET32のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにEi とする。
【0028】
このFET32のソース・ドレイン間にはキャパシタ34と可変抵抗36とにより構成される直列回路が接続されている。したがって、FET32のソースおよびドレインに現れる電圧のそれぞれをキャパシタ34あるいは可変抵抗36を介して合成した信号が出力端44から出力される。
【0029】
図5は、後段の移相回路30Cのキャパシタ等に現れる電圧との関係を示すベクトル図である。可変抵抗36とキャパシタ34の接続点とグランドレベルとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図5に示した半円においてその中心点を始点とし、電圧VR2と電圧VC2とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0030】
また、図5から明らかなように、電圧VR2と電圧VC2とは円周上で直角に交わるため、理論的にはFET32のゲートに印加される入力電圧と電圧VR2との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路30C全体の位相シフト量φ2 はその2倍であり、周波数に応じて180°から0°まで変化する。
【0031】
このようにして、2つの移相回路10L、30Cのそれぞれにおいて位相が所定量シフトされる。しかも、図3および図5に示すように、所定の周波数において2つの移相回路10L、30Cの全体により位相シフト量の合計が360°となり、このとき2つの移相回路10L、30C、分圧回路160および帰還抵抗70により形成される帰還ループのループゲインを1以下に設定することにより、帰還ループの一部に入力した信号の中から上述した所定の周波数成分のみを抽出する同調動作が行われる。
【0032】
図1に示した同調回路1においては、帰還ループに含まれるインダクタ17としてアンテナコイルを用いているため、放送波等がこのアンテナコイルに到達するとインダクタ17が電圧源としても機能することになり、等価的には帰還ループの一部にこの電圧源で発生する交流信号が入力されると考えることができる。
【0033】
図6は、図1に示した同調回路の一部に対応した等価回路を示す図である。同図では、図1に示した移相回路10L内のインダクタ17を、単なるインダクタ17′として機能する部分と信号源として機能する部分とに分離して示している。具体的には、帰還ループの外部に接続された電圧源76から入力される交流信号によってインダクタの両端に所定の交流電圧が発生すると等価的に考えることができ、この電圧源76によって発生された所定の交流信号は可変抵抗74およびキャパシタ73を介して移相回路10Lに入力される。
【0034】
したがって、等価的には抵抗70を介して帰還される信号と信号源76によって発生した信号とが加算され、この加算された信号が前段の移相回路10Lに入力されて閉ループ内を流れる。
【0035】
図7は、図1に示した同調回路1の構成を部分的に図6に示した等価的な構成に置き換えた場合であって、2つの移相回路10L、30C、非反転回路50および分圧回路160の全体を伝達関数K1 を有する回路に置き換えたシステム図であり、伝達関数K1 を有する回路と並列に抵抗R0 を有する帰還抵抗70が、直列に帰還抵抗70のn倍の抵抗値(nR0 )を有する入力抵抗74が接続されている。図8は、図7に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Aは、
A=Vo /Vi =K1 /{n(1−K1 )+1} ・・・(1)
で表すことができる。
【0036】
ところで、前段の移相回路10Lの伝達関数K2 は、インダクタ17と抵抗16からなるLR回路の時定数をT1 (インダクタ17のインダクタンスをL、抵抗16の抵抗値をRとするとT1 =L/R)とすると、
K2 =a1 (1−T1 s)/(1+T1 s) ・・・(2)
となる。ここで、s=jω、a1 は移相回路10Lの利得であって1未満の値となる。
【0037】
また、後段の移相回路30Cの伝達関数K3 は、キャパシタ34と可変抵抗36からなるCR回路の時定数をT2 (可変抵抗36の抵抗値をR、キャパシタ34の静電容量をCとするとT2 =CR)とすると、
K3 =−a2 (1−T2 s)/(1+T2 s) ・・・(3)
となる。ここで、a2 は移相回路30Cの利得であって1未満の値となる。
【0038】
また、分圧回路160の利得をa3 (≦1)とするとともに、これら移相回路10L、30Cおよび分圧回路160による信号振幅の減衰分を補うために、非反転回路50の利得を1/a1 a2 a3 とすると、移相回路10L、30C、非反転回路50および分圧回路160を縦続接続した場合の全体の伝達関数K1 は、
K1 =−{1+(Ts)2 −2Ts}/{1+(Ts)2 +2Ts}・・・(4)
となる。なお、計算を簡単なものとするために、各移相回路の時定数T1 、T2 をともにTとした。この(4)式を上述した(1)式に代入すると、
となる。
【0039】
この(5)式によれば、ω=0(直流の領域)のときにA=−1/(2n+1)となって、最大減衰量を与えることがわかる。また、ω=∞のときにもA=−1/(2n+1)となって、最大減衰量を与えることがわかる。さらに、ω=1/Tの同調点(一般には各移相回路の時定数が異なるので、ω=1/√(T1 ・T2 )の同調点)においてはA=1であって図1に示した抵抗70と74の抵抗比nに無関係であって、図9に示すように、同調帯域幅(すなわちQ)と最大減衰量が任意に設定可能なバンドパスフィルタとして動作することがわかる。
【0040】
また、上述した同調回路1は、前段の移相回路10Lに含まれるインダクタ17をアンテナコイルによって形成しているため、放送波等の各種の受信信号を直接同調回路1に取り込むことができ、従来不可欠であったバリコンが不要となる。このため、アンテナコイルを除く同調回路1全体を半導体基板上に形成することができ、集積化にも適する。
【0041】
また、同調回路1の後段の移相回路30Cに含まれる可変抵抗36の抵抗値を可変することにより、閉ループを一巡したときの位相シフト量の合計が360°となる周波数を変えることができる。したがって、同調回路1の中心周波数(同調周波数)を任意に変えることができ、必ずしも従来のようにスーパーヘテロダイン方式を用いなくとも受信機を構成することができる。このため、スーパーヘテロダイン方式の受信機では不可欠であった中間周波トランスや局部発振トランス等が不要となり、同調機構全体、さらには受信機のほとんどを半導体基板上に一体形成することも可能となる。
【0042】
また、前段の移相回路10Lの入力側に接続された可変抵抗74の抵抗値を変えることにより同調帯域幅、すなわちバンドパスフィルタのQを可変することができる。これにより、同調回路1を用いて構成した受信機において、混信が生じる場合には可変抵抗74の抵抗値を調整することにより同調帯域幅を狭くして混信を防ぎ、反対に混信が少ない場合においては可変抵抗74の抵抗値を調整することにより同調帯域幅を広げて受信信号を忠実に再現することが可能となり、混信状態に応じて最適な受信機を設計できる。
【0043】
なお、上述した同調回路はFETを用いて各移相回路を構成したが、バイポーラ型のトランジスタを用いて各移相回路を構成してもよい。バイポーラ型のトランジスタを用いると、FETを用いた場合に比べて各移相回路を通過する際の信号振幅の減衰が少なくなるため、後段の非反転回路や位相反転回路の増幅度を低くすることができる。ただし、後段の移相回路内にバイポーラトランジスタを設けると、バイポーラトランジスタは入力インピーダンスが低いことから、前段の移相回路の位相シフト量が変化するおそれがある。このため、信号振幅の減衰を少なくするために前段の移相回路内にバイポーラトランジスタを設け、かつ高入力インピーダンスとするために後段の移相回路内にFETを設けるのがより望ましい。
【0044】
〔第2の実施形態〕
図10は、第2の実施形態の同調回路の構成を示す回路図であり、図1に示した同調回路1の前段および後段の移相回路10L、30Cをそれぞれ移相回路30L、10Cに置き換えた構成を有している。
【0045】
図10に示す前段の移相回路30Lは、図1に示した移相回路30C内のキャパシタ34と可変抵抗36からなるCR回路を、抵抗35とインダクタ37からなるLR回路に置き換えたものであり、このインダクタ37はアンテナコイルを用いて形成されており、移相回路30Lの入出力電圧の関係は移相回路30Cの入出力電圧間の関係と同じである。
【0046】
同様に、図10に示した後段の移相回路10Cは、図1に示した移相回路10L内のインダクタ17と抵抗16からなるLR回路を、可変抵抗15とキャパシタ14からなるCR回路に置き換えたものである。この移相回路10Cの入出力電圧の関係は移相回路10Lの入出力電圧との関係と同じである。
【0047】
このように、同調回路1A内の移相回路30L、10Cは、図1に示した同調回路1内の2つの移相回路10L、30Cと等価であり、前段の移相回路30L内にアンテナコイルにより構成したインダクタ37を含むことも同じであるから、図1に示した同調回路1と同様の効果が得られる。
【0048】
〔第3の実施形態〕
上述した第1の実施形態の同調回路1、1Aは、各同調回路を構成する2つの移相回路による位相シフト量の合計が360°となる周波数で所定の同調動作を行っていたが、2つの移相回路による位相シフト量の合計が180°となる周波数で所定の同調増幅を行うようにしてもよい。
【0049】
図11は、第3の実施形態の同調回路1Bの詳細な構成を示す回路図である。同図に示す同調回路1Bは、所定の周波数において合計で180°の位相シフトを行う2つの移相回路10Lおよび10Cと、後段の移相回路10Cの出力信号の位相をさらに反転する位相反転回路80と、帰還抵抗70と、可変抵抗74とを含んで構成されている。
【0050】
前段の移相回路10Lは、その詳細構成および入出力信号の位相関係は図2および図3を用いて説明した通りであり、例えば抵抗16とインダクタ17からなるLR回路の時定数をT1 とすると、ω=1/T1 近傍の周波数において位相シフト量φ1 がほぼ90°となる。
【0051】
また、後段の移相回路10Cの入出力電圧の関係は、第1図に示した前段の移相回路10Lの入出力電圧の関係と同じであり、例えばキャパシタ14と可変抵抗15からなるCR回路の時定数をT1 ′とすると、ω=1/T1 ′近傍の周波数において位相シフト量φ1 ′はほぼ90°となる。
【0052】
このように、2つの移相回路10Lおよび10Cの全体による位相シフト量の合計が所定の周波数において、φ1 +φ1 ′=180°となる。
【0053】
また、位相反転回路80は、ドレインと正電源との間に抵抗84が、ソースとアースとの間に抵抗86がそれぞれ接続されたFET82と、FET82のゲートに所定のバイアス電圧を印加する抵抗88とを含んで構成されている。FET82のゲートに交流信号が入力されると、トランジスタ82のドレインからは位相を反転した逆相の信号が出力される。また、この位相反転回路80は、2つの抵抗84、86の抵抗比によって定まる所定の増幅度を有する。
【0054】
このように、所定の周波数において、2つの移相回路10Lおよび10Cによって位相が180°シフトされ、さらに後段に接続された位相反転回路80によって位相が反転され、これら3つの回路の全体による位相シフト量の合計が360°となる。
【0055】
また、位相反転回路80の出力は、出力端子92から同調回路1Bの出力として取り出されるとともに、その出力を分圧回路160により分圧した電圧が帰還抵抗70を介して前段の移相回路10Lの入力側に帰還されている。
【0056】
このように、一方の移相回路10Lにアンテナコイルで形成したインダクタ17を含めるとともに、位相反転回路80の出力を帰還抵抗70を介して前段の移相回路10Lの入力側に帰還させ、この帰還ループのループゲインを1以下に設定することにより、所定の同調動作を行わせることができる。したがって、図1に示した同調回路1等と同様に、任意に同調周波数を変えることができ、バリコンが不要であって集積化に適するという特長を有している。
【0057】
〔第4の実施形態〕
図11に示した同調回路は、移相回路10Lと10Cを縦続接続する例を示したが、図12に示すように移相回路30Lと30Cを縦続接続する場合も同調動作を行わせることができる。
【0058】
2つの移相回路30Lおよび30Cの全体による位相シフト量の合計が所定の周波数において、φ2 ′+φ2 =180°となり、この所定の周波数において、2つの移相回路30Lおよび30Cによって位相が180°シフトされ、さらに後段に接続された位相反転回路80によって位相が反転され、これら3つの回路の全体による位相シフト量の合計が360°となる。
【0059】
〔第5の実施形態〕
上述した各種の同調回路では、アンテナコイルで形成したインダクタを移相回路内に設ける例を説明したが、AM受信機等のバーアンテナの1次コイルおよび2次コイルを利用して同調回路を構成することもできる。
【0060】
図13は同調回路の第5の実施形態の詳細構成を示す回路図である。同図に示す同調回路1Dは、移相回路110Lと、移相回路30Cと、非反転回路80とを縦続接続して構成され、移相回路110Lは抵抗16およびインダクタ117AからなるLR回路を含んでいる。インダクタ117Aは、AM受信機等のバーアンテナの1次コイルを用いて構成され、この1次コイルには2次コイル117Bが磁気結合されており、この2次コイル117Bの両端から同調回路の出力、すなわち同調信号が取り出される。また、図13に示す同調回路1内の後段の移相回路30Cの出力は分圧回路を介することなく前段の移相回路110Lの入力側に帰還されている。その他の構成は、図1に示した同調回路と共通する。
【0061】
図14は、図13に示す同調回路を含むAM受信機のブロック構成図である。同図に示すAM受信機は、図13に示した同調回路1D、AM検波回路2、低周波増幅回路3およびスピーカ4を含んで構成され、AM検波回路2には同調回路1内の2次コイルから出力される同調信号が入力される。
【0062】
図14に示すAM受信機において、同調回路に含まれるバーアンテナ17によりAM波が受信されるとバーアンテナ117の1次コイルからなるインダクタ117Aの両端にはAM波に含まれる各種周波数の交流電圧が発生する。この各種周波数の交流信号の中で、2つの移相回路110L、30Cを合わせた位相シフト量の合計が360°以外の成分は同調回路1Dの閉ループを介して帰還されることにより減衰し、その結果位相シフト量の合計が360°となる周波数成分のみが選択されて、2次コイル117Bから同調信号として出力される。この同調信号はAM検波回路2でAM検波されて音声信号に変換された後、低周波増幅回路3で増幅されてスピーカ4から出力される。
【0063】
このように、前段の移相回路110L内のインダクタ117Aをバーアンテナ117の1次コイルにより構成したため、バーアンテナ117で受信した放送波等の各種の受信信号を直接同調回路1Dに取り込むことができ、従来不可欠であったバリコンが不要となる。このため、バーアンテナ117を除く同調回路1D全体を半導体基板上に形成することができ、小型化およびコストの低減が図れる。
【0064】
また、1次コイルと磁気結合された2次コイル117Bから同調信号を取り出すため、直流成分をカットすることができ、次段の回路との接続が容易になる。なお、実際に図13に示す同調回路1を組み立てて出力波形を測定したところ、閉ループの一部から同調信号を直接取り出す場合に比べてノイズを低減することができた。
【0065】
また、例えば従来のAM受信機のようにLC共振回路によって同調を行う場合には、使用するバリコンの静電容量や可変範囲の制約から、バーアンテナ117のインダクタンスを十分に大きくする必要があった。これに対し、本実施形態の同調回路1では、インダクタンスを抵抗と組み合わせているため、インダクタのインダクタンスをある程度自由に設定することができる。したがって、バーアンテナのインダクタンスを従来より小さくすることができ、受信機全体を小型化できる。
【0066】
なお、図14では、図1に示した同調回路をAM受信機に適用した例を説明したが、FM受信機に適用することも可能である。その場合には、図14に示すAM検波回路をFM検波回路に置き換えればよい。
【0067】
〔第6の実施形態〕
図13では、図1に示した前段の移相回路内のインダクタをバーアンテナの1次コイルに置き換えた例を説明したが、同様に、図10、11、12に示す同調回路1A、1B、1Cのそれぞれについても、前段の移相回路内のインダクタをバーアンテナの1次コイルに置き換え、このバーアンテナの2次コイルから同調出力を取り出すようにしてもよい。
【0068】
図15、16、17のそれぞれは、図10、11、12に示した前段の移相回路内のインダクタをバーアンテナの1次コイルに置き換えるとともに、分圧回路160を取り除いた例を示す回路図である。
【0069】
図15、16、17のいずれの場合も、1次コイルと磁気結合された2次コイルから同調信号を取り出すため、直流分をカットすることができ、次段の回路との接続が容易になる。
【0070】
〔その他の実施形態〕
本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【0071】
例えば、上述した各種の同調回路は、位相シフトに着目すると2つの移相回路と非反転回路、あるいは2つの移相回路と位相反転回路によって構成されており、接続された3つの回路の全体によって所定の周波数において合計の位相シフト量を360°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、2つの移相回路のどちらを前段に用いるか、あるいは3つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【0072】
また、上述した各種の同調回路においては、アンテナコイルやバーアンテナ117の1次コイルにより構成されたインダクタを前段の移相回路内に設けているが、前段と後段の移相回路の配置を入れ換えて、後段の移相回路内にインダクタを設けてもよい。
【0073】
また、上述した各種の同調回路においては、LR回路を内部に含む移相回路とCR回路を内部に含む移相回路を縦続接続する例を説明したが、LR回路を内部に含む2つの移相回路を縦続接続してもよい。
【0074】
また、上述した各種の同調回路においては、一方の移相回路のみに可変抵抗を設けているが、両方の移相回路内に可変抵抗を設けてもよい。例えば、図1に示した抵抗16を可変抵抗に置き換えてもよい。両方の移相回路内に可変抵抗を設けると、2つの移相回路による位相シフト量の合計を大きくできるため、同調回路全体の同調周波数の可変範囲を広げることができる。
【0075】
また、第4の実施形態までに示した各種の同調回路においては、後段の移相回路の出力側に分圧回路を接続しているが、この分圧回路を省略し、後段の移相回路の出力を直接前段の移相回路の入力側に帰還させてもよい。
【0076】
なお、上述した各種の同調回路内の可変抵抗(例えば図1の可変抵抗36)は、例えばFETによって構成できる。この場合、1個のFETによって可変抵抗を構成してもよいが、pチャネルのFETとnチャネルのFETとを並列接続して1つの可変抵抗を構成してもよい。このように、2つのFETを組み合わせて可変抵抗を構成することにより、FETの非線形領域の改善を行うことができるため、同調出力の歪みを少なくすることができる。
【0077】
【発明の効果】
上述したように本発明の同調回路は、所定の同調周波数を有するバンドパスフィルタとして動作し、しかも一方の移相回路に含まれるインダクタをアンテナコイルによって形成しているため、放送波等の各種の受信信号を直接同調回路に取り込むことができ、従来不可欠であったバリコンが不要となる。このため、インダクタを除く同調回路全体を半導体基板上に形成することができ、集積化に適する。
【0078】
また、少なくとも一方の移相回路に含まれる可変抵抗の抵抗値を可変することにより、同調回路の閉ループを一巡したときに位相量の合計が360°となる周波数を変えることができるため、同調周波数を任意に変えることができ、必ずしも従来のようにスーパーヘテロダイン方式を用いなくとも受信機を構成することが可能となる。このため、スーパーヘテロダイン方式の受信機では不可欠であった中間周波トランスや局部発振トランス等が不要となり、同調機構全体、さらには受信機のほとんどを半導体基板上に一体形成することも可能となる。
【0079】
また、前段の移相回路の入力側に接続された抵抗あるいは帰還抵抗の少なくとも一方の抵抗値を変えることにより同調帯域幅、すなわちバンドパスフィルタのQを可変することができるため、例えば同調回路を用いて構成した受信機において、混信が生じる場合には同調帯域幅を狭くして混信を防ぎ、反対に混信が少ない場合においては同調帯域幅を広げて受信信号を忠実に再現するといったことが可能であり、混信状態に応じて最適な受信機の設計が可能となる。
【0080】
また、バーアンテナ等の2次コイルから同調信号を出力するため、同調信号に含まれる直流成分を除去することができ、次段の回路との接続が容易になる。
【図面の簡単な説明】
【図1】第1の実施形態の同調回路の構成を示す回路図である。
【図2】図1に示す前段の移相回路の構成を示す回路図である。
【図3】図2に示した移相回路の入出力電圧とインダクタ等に現れる電圧の関係を示すベクトル図である。
【図4】図1に示す後段の移相回路の構成を示す回路図である。
【図5】図4に示した移相回路の入出力電圧とキャパシタ等に現れる電圧の関係を示すベクトル図である。
【図6】図1に示した同調回路の一部に対応した等価回路を示す図である。
【図7】同調回路内の2つの移相回路および分圧回路の全体を所定の伝達関数を有する回路に置き換えた図である。
【図8】図7に示す回路をミラーの定理によって変換した図である。
【図9】図1に示す同調回路の特性図である。
【図10】第2の実施形態の同調回路の構成を示す回路図である。
【図11】第3の実施形態の同調回路の構成を示す回路図である。
【図12】第4の実施形態の同調回路の構成を示す回路図である。
【図13】第5の実施形態の同調回路の構成を示す回路図である。
【図14】図13に示す同調回路を含むAM受信機のブロック構成図である。
【図15】図10に示した前段の移相回路内のインダクタをバーアンテナの1次コイルに置き換えた例を示す回路図である。
【図16】図11に示した前段の移相回路内のインダクタをバーアンテナの1次コイルに置き換えた例を示す回路図である。
【図17】図12に示した前段の移相回路内のインダクタをバーアンテナの1次コイルに置き換えた例を示す回路図である。
【符号の説明】
1 同調回路
10L、30C 移相回路
12、32 FET
13、34 キャパシタ
16、18、20、38、40 抵抗
17 インダクタ
36、74 可変抵抗
70 帰還抵抗
160 分圧回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a tuning circuit used for a radio receiver or the like.
[0002]
[Prior art]
Various receivers such as AM radios receive signals of various frequencies. To select and receive a desired signal from these signals, the input circuit has the characteristics of a bandpass filter. You can do it. In addition, in order to select one of a plurality of broadcast waves distributed over a wide range such as AM radio, the center frequency of the bandpass filter may be arbitrarily changed. In the past, there was no bandpass filter with a super-heterodyne method. In this superheterodyne system, only the desired signal is extracted by converting the frequency of the broadcasting station to the center frequency of the bandpass filter without changing the center frequency of the bandpass filter.
[0003]
[Problems to be solved by the invention]
By the way, in the conventional receiver described above, a tuning circuit is formed by an LC resonance circuit using a bar antenna and a variable capacitor, and the variable capacitor is an indispensable component. In addition, a receiver using the superheterodyne system has a tuning mechanism that links the tuning frequency by the input circuit and the oscillation frequency of the local oscillation circuit in order to improve selectivity, and this linkage is a double variable condenser. Had gone by. Since the above-described variable capacitors and double variable capacitors are made to have a predetermined capacitance according to the reception frequency and are determined in size, it is difficult to reduce the size and integration of the entire tuning mechanism.
[0004]
In addition, local oscillator transformers and intermediate frequency transformers are used in local oscillator circuits and intermediate frequency amplifier circuits of conventional receivers using the superheterodyne method (recently, intermediate frequency amplification is performed using a ceramic filter). These transformers are external components, and it is difficult to integrate the entire tuning mechanism from this point.
[0005]
The present invention has been created in view of the above points, and an object of the present invention is to provide a tuning circuit that does not require a variable capacitor and is suitable for integration.
[0006]
[Means for Solving the Problems]
In order to solve the above-described problem, the tuning circuit of the present invention cascades two phase shift circuits and a non-inverting circuit in a predetermined order, and feeds back the output of the final stage circuit to the input side of the first stage circuit. Let The sum of the phase shift amounts of the two phase shift circuits as a whole is 360 ° at a predetermined frequency, and the tuning operation is performed at this frequency. In addition, since the inductor included in one of the phase shift circuits is formed by an antenna coil, various received signals such as broadcast waves can be directly taken into the tuning circuit, eliminating the need for a variable capacitor that has been indispensable in the past.
[0007]
The tuning circuit according to
[0008]
Since the tuning circuit according to
[0009]
The tuning circuit of claim 4 cascade-connects two phase shift circuits and a phase inversion circuit in a predetermined order, and feeds back the output of the final stage circuit to the input side of the first stage circuit. The total amount of phase shift by the two phase shift circuits as a whole is 180 ° at a predetermined frequency, and the tuning operation is performed at this frequency.
[0010]
Each phase shift circuit in the tuning circuit according to claim 7 outputs a signal whose phase is shifted by a predetermined amount together with each phase shift circuit in order to synthesize the AC signal converted by the conversion means via the LR circuit or the CR circuit. can do.
[0011]
In the tuning circuit according to the eighth aspect, since the conversion means is configured using transistors, the circuit configuration can be simplified.
[0012]
Since the tuning circuit according to
[0013]
The tuning circuit according to claim 11 includes a fourth resistor inserted into a part of a closed loop formed including two phase shift circuits, and a fifth resistor for branching a part of the AC signal flowing through the closed loop. Therefore, the tuning bandwidth can be changed by varying the resistance ratio of the fourth and fifth resistors.
[0014]
The tuning circuit of the twelfth aspect sets a loop gain of a closed loop including two phase shift circuits to 1 or less, so that it does not oscillate and a stable tuning operation is performed.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment to which a tuning circuit of the present invention is applied will be described in detail with reference to the drawings.
[0016]
[First Embodiment]
FIG. 1 is a circuit diagram showing a configuration of a tuning circuit according to the first embodiment. The
[0017]
Both the
[0018]
FIG. 2 shows an extracted configuration of the preceding
[0019]
In the
[0020]
The
[0021]
When a predetermined AC signal is input to the
[0022]
A series circuit (LR circuit) composed of an
[0023]
FIG. 3 is a vector diagram showing the relationship between the input / output voltage of the preceding
[0024]
As apparent from FIG. 3, since the voltage VR1 and the voltage VL1 intersect at right angles on the circumference, the phase difference between the input voltage applied to the gate of the
[0025]
Similarly, FIG. 4 shows an extracted configuration of the subsequent
[0026]
The
[0027]
When a predetermined AC signal is input to the
[0028]
A series circuit including a
[0029]
FIG. 5 is a vector diagram showing the relationship with the voltage appearing in the capacitor and the like of the subsequent
[0030]
Further, as apparent from FIG. 5, since the voltage VR2 and the voltage VC2 intersect at right angles on the circumference, the phase difference between the input voltage applied to the gate of the
[0031]
In this manner, the phase is shifted by a predetermined amount in each of the two
[0032]
In the
[0033]
FIG. 6 is a diagram showing an equivalent circuit corresponding to a part of the tuning circuit shown in FIG. In the figure, the
[0034]
Therefore, equivalently, the signal fed back through the
[0035]
FIG. 7 shows a case where the configuration of the
A = Vo / Vi = K1 / {n (1-K1) +1} (1)
It can be expressed as
[0036]
By the way, the transfer function K2 of the preceding
K2 = a 1 (1-T 1 s) / (1 + T 1 s) (2)
It becomes. Where s = jω, a 1 Is the gain of the
[0037]
Further, the transfer function K3 of the
K3 = -a 2 (1-T 2 s) / (1 + T 2 s) (3)
It becomes. Where a 2 Is the gain of the
[0038]
Further, the gain of the
K1 =-{1+ (Ts) 2 -2Ts} / {1+ (Ts) 2 + 2Ts} (4)
It becomes. In order to simplify the calculation, the time constant T of each phase shift circuit 1 , T 2 Both are T. Substituting this equation (4) into the above equation (1),
It becomes.
[0039]
According to the equation (5), it can be seen that when ω = 0 (DC region), A = −1 / (2n + 1), and the maximum attenuation is given. Further, it can be seen that even when ω = ∞, A = −1 / (2n + 1), which gives the maximum attenuation. Further, the tuning point of ω = 1 / T (in general, since the time constant of each phase shift circuit is different, ω = 1 / √ (T 1 ・ T 2 )) Is A = 1 and is not related to the resistance ratio n of the
[0040]
In the
[0041]
Further, by changing the resistance value of the
[0042]
Further, the tuning bandwidth, that is, the Q of the band-pass filter can be varied by changing the resistance value of the
[0043]
In the tuning circuit described above, each phase shift circuit is configured using FETs, but each phase shift circuit may be configured using bipolar transistors. Using a bipolar transistor reduces the signal amplitude attenuation when passing through each phase shift circuit compared to using an FET, so the amplification of the non-inverting circuit and the phase inverting circuit in the subsequent stage should be reduced. Can do. However, if a bipolar transistor is provided in the subsequent phase shift circuit, the input impedance of the bipolar transistor is low, so the phase shift amount of the previous phase shift circuit may change. For this reason, it is more desirable to provide a bipolar transistor in the preceding phase shift circuit in order to reduce the attenuation of the signal amplitude, and to provide an FET in the subsequent phase shift circuit in order to obtain a high input impedance.
[0044]
[Second Embodiment]
FIG. 10 is a circuit diagram showing the configuration of the tuning circuit according to the second embodiment. The
[0045]
A previous
[0046]
Similarly, the latter-stage phase shift circuit 10C illustrated in FIG. 10 replaces the LR circuit including the
[0047]
Thus, the
[0048]
[Third Embodiment]
The
[0049]
FIG. 11 is a circuit diagram showing a detailed configuration of the tuning circuit 1B of the third embodiment. The tuning circuit 1B shown in the figure includes two
[0050]
The
[0051]
Further, the relationship between the input and output voltages of the subsequent phase shift circuit 10C is the same as the relationship between the input and output voltages of the previous
[0052]
Thus, the sum of the phase shift amounts of the two
[0053]
Further, the
[0054]
Thus, at a predetermined frequency, the phase is shifted by 180 ° by the two
[0055]
Further, the output of the
[0056]
As described above, the
[0057]
[Fourth Embodiment]
The tuning circuit shown in FIG. 11 shows an example in which the
[0058]
The total phase shift amount of the two
[0059]
[Fifth Embodiment]
In the various tuning circuits described above, the example in which the inductor formed by the antenna coil is provided in the phase shift circuit has been described. However, the tuning circuit is configured using the primary coil and the secondary coil of the bar antenna of the AM receiver or the like. You can also
[0060]
FIG. 13 is a circuit diagram showing the detailed configuration of the fifth embodiment of the tuning circuit. The
[0061]
FIG. 14 is a block diagram of an AM receiver including the tuning circuit shown in FIG. The AM receiver shown in the figure includes the
[0062]
In the AM receiver shown in FIG. 14, when an AM wave is received by the
[0063]
In this manner, since the
[0064]
Further, since the tuning signal is taken out from the
[0065]
Further, for example, when tuning is performed by an LC resonance circuit as in a conventional AM receiver, the inductance of the
[0066]
In FIG. 14, the example in which the tuning circuit shown in FIG. 1 is applied to an AM receiver has been described. However, the tuning circuit can also be applied to an FM receiver. In that case, the AM detection circuit shown in FIG. 14 may be replaced with an FM detection circuit.
[0067]
[Sixth Embodiment]
FIG. 13 illustrates an example in which the inductor in the preceding phase shift circuit shown in FIG. 1 is replaced with the primary coil of the bar antenna. Similarly, the
[0068]
15, 16, and 17 are circuit diagrams showing examples in which the inductor in the preceding phase shift circuit shown in FIGS. 10, 11, and 12 is replaced with the primary coil of the bar antenna and the
[0069]
15, 16, and 17, since the tuning signal is extracted from the secondary coil magnetically coupled to the primary coil, the DC component can be cut, and the connection to the circuit at the next stage is facilitated. .
[0070]
[Other Embodiments]
The present invention is not limited to the above embodiment, and various modifications can be made within the scope of the gist of the present invention.
[0071]
For example, the various tuning circuits described above are composed of two phase shift circuits and a non-inversion circuit, or two phase shift circuits and a phase inversion circuit, focusing on the phase shift. A predetermined tuning operation is performed by setting the total phase shift amount to 360 ° at a predetermined frequency. Therefore, when focusing only on the phase shift amount, there is a certain degree of freedom in which of the two phase shift circuits is used in the preceding stage, or in what order the three circuits are connected, and the connection order as necessary. Can be decided.
[0072]
Further, in the various tuning circuits described above, an inductor constituted by an antenna coil or a primary coil of the
[0073]
Further, in the various tuning circuits described above, the example in which the phase shift circuit including the LR circuit and the phase shift circuit including the CR circuit are cascade-connected has been described, but two phase shift circuits including the LR circuit are included. Circuits may be connected in cascade.
[0074]
In the various tuning circuits described above, the variable resistor is provided only in one of the phase shift circuits, but the variable resistor may be provided in both of the phase shift circuits. For example, the
[0075]
In the various tuning circuits shown up to the fourth embodiment, the voltage dividing circuit is connected to the output side of the subsequent phase shift circuit. However, this voltage dividing circuit is omitted, and the subsequent phase shift circuit. May be directly fed back to the input side of the preceding phase shift circuit.
[0076]
Note that the variable resistors (for example, the
[0077]
【The invention's effect】
As described above, the tuning circuit of the present invention operates as a bandpass filter having a predetermined tuning frequency, and the inductor included in one phase shift circuit is formed by an antenna coil. The received signal can be directly taken into the tuning circuit, eliminating the need for a variable capacitor that has been indispensable in the past. Therefore, the entire tuning circuit excluding the inductor can be formed on the semiconductor substrate, which is suitable for integration.
[0078]
Further, by changing the resistance value of the variable resistor included in at least one of the phase shift circuits, the frequency at which the total amount of phase becomes 360 ° when the loop of the tuning circuit is made can be changed. The receiver can be configured without necessarily using the superheterodyne system as in the prior art. This eliminates the need for an intermediate frequency transformer, a local oscillation transformer, and the like, which are indispensable in a superheterodyne receiver, and makes it possible to integrally form the entire tuning mechanism and most of the receiver on a semiconductor substrate.
[0079]
Further, since the tuning bandwidth, that is, the Q of the bandpass filter can be varied by changing the resistance value of at least one of the resistor connected to the input side of the preceding phase shift circuit or the feedback resistor, for example, the tuning circuit In a receiver configured using this method, when interference occurs, the tuning bandwidth can be narrowed to prevent interference, and when interference is low, the tuning bandwidth can be widened to faithfully reproduce the received signal. Therefore, an optimum receiver can be designed according to the interference state.
[0080]
In addition, since a tuning signal is output from a secondary coil such as a bar antenna, a direct current component included in the tuning signal can be removed, and connection with a circuit at the next stage is facilitated.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a tuning circuit according to a first embodiment.
2 is a circuit diagram showing a configuration of a preceding phase shift circuit shown in FIG. 1; FIG.
3 is a vector diagram showing a relationship between input / output voltages of the phase shift circuit shown in FIG. 2 and voltages appearing in an inductor or the like. FIG.
4 is a circuit diagram showing a configuration of a subsequent phase shift circuit shown in FIG. 1; FIG.
5 is a vector diagram showing a relationship between input / output voltages of the phase shift circuit shown in FIG. 4 and voltages appearing in a capacitor or the like. FIG.
6 is a diagram showing an equivalent circuit corresponding to a part of the tuning circuit shown in FIG. 1; FIG.
FIG. 7 is a diagram in which two phase shift circuits and a voltage dividing circuit in the tuning circuit are replaced with a circuit having a predetermined transfer function.
8 is a diagram obtained by converting the circuit shown in FIG. 7 by Miller's theorem.
FIG. 9 is a characteristic diagram of the tuning circuit shown in FIG. 1;
FIG. 10 is a circuit diagram showing a configuration of a tuning circuit according to a second embodiment.
FIG. 11 is a circuit diagram showing a configuration of a tuning circuit according to a third embodiment.
FIG. 12 is a circuit diagram showing a configuration of a tuning circuit according to a fourth embodiment.
FIG. 13 is a circuit diagram showing a configuration of a tuning circuit according to a fifth embodiment.
14 is a block diagram of an AM receiver including the tuning circuit shown in FIG.
15 is a circuit diagram showing an example in which the inductor in the preceding phase shift circuit shown in FIG. 10 is replaced with a primary coil of a bar antenna.
16 is a circuit diagram showing an example in which the inductor in the preceding phase shift circuit shown in FIG. 11 is replaced with a primary coil of a bar antenna.
17 is a circuit diagram showing an example in which the inductor in the preceding phase shift circuit shown in FIG. 12 is replaced with a primary coil of a bar antenna.
[Explanation of symbols]
1 Tuning circuit
10L, 30C phase shift circuit
12, 32 FET
13, 34 Capacitor
16, 18, 20, 38, 40 Resistance
17 Inductor
36, 74 Variable resistance
70 Feedback resistance
160 Voltage divider circuit
Claims (13)
前記2つの移相回路の一方は、アンテナコイルからなるインダクタと第1の抵抗とで構成されるLR回路を含み、
前記2つの移相回路の他方は、キャパシタと第2の抵抗とで構成されるCR回路を含み、
前記2つの移相回路と前記非反転回路とを所定の順序で縦続接続し、最終段の回路の出力を初段の回路の入力側に帰還させることを特徴とする同調回路。An all-pass type that includes a non-inverting circuit that amplifies the input AC signal at a predetermined amplification level and outputs it in the same phase, and conversion means that converts the input AC signal into an in-phase and reverse-phase AC signal and outputs the same. With two phase shift circuits,
One of the two phase shift circuits includes an LR circuit including an inductor formed of an antenna coil and a first resistor,
The other of the two phase shift circuits includes a CR circuit composed of a capacitor and a second resistor,
A tuning circuit, wherein the two phase shift circuits and the non-inverting circuit are cascaded in a predetermined order, and the output of the final stage circuit is fed back to the input side of the first stage circuit.
前記2つの移相回路を含んで形成される閉ループの一部に分圧回路を挿入し、前記分圧回路に入力される交流信号を同調出力として取り出すことを特徴とする同調回路。In claim 1,
A tuning circuit, wherein a voltage dividing circuit is inserted into a part of a closed loop formed including the two phase shift circuits, and an AC signal inputted to the voltage dividing circuit is taken out as a tuning output.
前記2つの移相回路の一方は、アンテナの1次コイルからなるインダクタと第1の抵抗とで構成されるLR回路と、前記1次コイルに磁気結合された2次コイルとを含み、
前記2つの移相回路の他方は、キャパシタと第2の抵抗とで構成されるCR回路を含み、
前記2つの移相回路と前記非反転回路とを所定の順序で縦続接続し、最終段の回路の出力を初段の回路の入力側に帰還させるとともに、前記2次コイルの両端から同調信号を取り出すことを特徴とする同調回路。A non-inverting circuit that amplifies the input AC signal with a predetermined amplification and outputs it in the same phase, and a conversion means that converts the input AC signal into an in-phase and reverse-phase AC signal and outputs them, respectively, are connected in cascade. Two phase-shift circuits that are all-pass
One of the two phase shift circuits includes an LR circuit composed of an inductor composed of a primary coil of an antenna and a first resistor, and a secondary coil magnetically coupled to the primary coil,
The other of the two phase shift circuits includes a CR circuit composed of a capacitor and a second resistor,
The two phase shift circuits and the non-inverting circuit are cascaded in a predetermined order, the output of the final stage circuit is fed back to the input side of the first stage circuit, and the tuning signal is taken out from both ends of the secondary coil A tuning circuit characterized by that.
前記2つの移相回路の一方は、アンテナコイルからなるインダクタと第1の抵抗とで構成されるLR回路を含み、
前記2つの移相回路の他方は、キャパシタと第2の抵抗とで構成されるCR回路を含み、
前記2つの移相回路と前記位相反転回路とを所定の順序で縦続接続し、最終段の回路の出力を初段の回路の入力側に帰還させることを特徴とする同調回路。A phase inverting circuit that amplifies the input AC signal at a predetermined amplification and inverts and outputs the phase; and a conversion means that converts the input AC signal into an in-phase AC signal and an anti-phase AC signal and outputs the converted AC signal. Two phase shift circuits connected in cascade with each other, and
One of the two phase shift circuits includes an LR circuit including an inductor formed of an antenna coil and a first resistor,
The other of the two phase shift circuits includes a CR circuit composed of a capacitor and a second resistor,
A tuning circuit, wherein the two phase shift circuits and the phase inversion circuit are cascaded in a predetermined order, and the output of the final stage circuit is fed back to the input side of the first stage circuit.
前記2つの移相回路を含んで形成される閉ループの一部に分圧回路を挿入し、前記分圧回路に入力される交流信号を同調出力として取り出すことを特徴とする同調回路。In claim 4,
A tuning circuit, wherein a voltage dividing circuit is inserted into a part of a closed loop formed including the two phase shift circuits, and an AC signal inputted to the voltage dividing circuit is taken out as a tuning output.
前記2つの移相回路の一方は、アンテナの1次コイルからなるインダクタと第1の抵抗とで構成されるLR回路と、前記1次コイルに磁気結合された2次コイルとを含み、
前記2つの移相回路の他方は、キャパシタと第2の抵抗とで構成されるCR回路を含み、
前記2つの移相回路と前記位相反転回路とを所定の順序で縦続接続し、最終段の回路の出力を初段の回路の入力側に帰還させるとともに、前記2次コイルの両端から同調信号を取り出すことを特徴とする同調回路。A phase inverting circuit that amplifies the input AC signal at a predetermined amplification and inverts and outputs the phase; and a conversion means that converts the input AC signal into an in-phase AC signal and an anti-phase AC signal and outputs the converted AC signal. Two phase shift circuits connected in cascade with each other, and
One of the two phase shift circuits includes an LR circuit composed of an inductor composed of a primary coil of an antenna and a first resistor, and a secondary coil magnetically coupled to the primary coil,
The other of the two phase shift circuits includes a CR circuit composed of a capacitor and a second resistor,
The two phase shift circuits and the phase inversion circuit are cascaded in a predetermined order, the output of the final stage circuit is fed back to the input side of the first stage circuit, and a tuning signal is taken out from both ends of the secondary coil. A tuning circuit characterized by that.
前記2つの移相回路の一方は、前記変換手段によって変換された一方の交流信号を前記LR回路の一方端を介して、他方の交流信号を前記LR回路の他方端を介して合成する第1の合成手段を含み、
前記2つの移相回路の他方は、前記変換手段によって変換された一方の交流信号を前記CR回路の一方端を介して、他方の交流信号を前記CR回路の他方端を介して合成する第2の合成手段を含み、
前記第1および第2の合成手段のそれぞれは、振幅が一定で位相のみが所定量シフトした信号を出力することを特徴とする同調回路。In any one of Claims 1-6,
One of the two phase shift circuits synthesizes one AC signal converted by the conversion means via one end of the LR circuit and the other AC signal via the other end of the LR circuit. Including the synthesis means of
The other of the two phase shift circuits synthesizes one AC signal converted by the conversion means via one end of the CR circuit and the other AC signal via the other end of the CR circuit. Including the synthesis means of
Each of the first and second combining means outputs a signal having a constant amplitude and only a phase shifted by a predetermined amount.
前記変換手段のそれぞれはトランジスタを含んでおり、前記トランジスタのソースおよびドレイン、あるいはエミッタおよびコレクタにそれぞれ抵抗値がほぼ等しい第3の抵抗を接続し、前記トランジスタのゲートあるいはベースに交流信号を入力し、前記トランジスタのソース・ドレイン間あるいはエミッタ・コレクタ間に前記LR回路あるいは前記CR回路を接続したことを特徴とする同調回路。In any one of Claims 1-7,
Each of the conversion means includes a transistor, and a third resistor having substantially the same resistance value is connected to the source and drain or emitter and collector of the transistor, respectively, and an AC signal is input to the gate or base of the transistor. The LR circuit or the CR circuit is connected between the source and drain of the transistor or between the emitter and collector.
前記CR回路あるいは前記LR回路の少なくとも一方の時定数を可変することにより、同調周波数を変化させることを特徴とする同調回路。In any one of Claims 1-8,
A tuning circuit, wherein a tuning frequency is changed by varying a time constant of at least one of the CR circuit or the LR circuit.
前記CR回路あるいは前記LR回路の少なくとも一方に含まれる抵抗の抵抗値を可変することにより、前記時定数を変化させることを特徴とする同調回路。In claim 9,
A tuning circuit, wherein the time constant is changed by changing a resistance value of a resistor included in at least one of the CR circuit or the LR circuit.
前記2つの移相回路を含んで形成される閉ループの一部に挿入された第4の抵抗と、前記閉ループを流れる交流信号の一部を分岐するために設けられた第5の抵抗とをさらに備えており、前記第4および第5の抵抗の抵抗比を可変することにより、同調帯域幅を変化させることを特徴とする同調回路。In any one of Claims 1-10,
A fourth resistor inserted in a part of a closed loop formed including the two phase shift circuits, and a fifth resistor provided for branching a part of the AC signal flowing in the closed loop; A tuning circuit comprising: a tuning bandwidth varying by varying a resistance ratio of the fourth and fifth resistors.
前記2つの移相回路を含んで形成される閉ループのループゲインを1以下に設定することにより、発振しない状態で同調動作を行わせることを特徴とする同調回路。In any one of Claims 1-11,
A tuning circuit characterized in that a tuning operation is performed without oscillation by setting a loop gain of a closed loop formed including the two phase shift circuits to 1 or less.
前記インダクタを除く構成部品を半導体基板上に一体形成したことを特徴とする同調回路。In any one of Claims 1-12,
A tuning circuit, wherein the components excluding the inductor are integrally formed on a semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17581396A JP3766472B2 (en) | 1996-06-14 | 1996-06-14 | Tuning circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17581396A JP3766472B2 (en) | 1996-06-14 | 1996-06-14 | Tuning circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH104336A JPH104336A (en) | 1998-01-06 |
JP3766472B2 true JP3766472B2 (en) | 2006-04-12 |
Family
ID=16002689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17581396A Expired - Fee Related JP3766472B2 (en) | 1996-06-14 | 1996-06-14 | Tuning circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3766472B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101682881B1 (en) * | 2014-12-05 | 2016-12-06 | 인베니아 주식회사 | An plasma generating module and plasma processing apparatus comprising the same |
-
1996
- 1996-06-14 JP JP17581396A patent/JP3766472B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH104336A (en) | 1998-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628334B2 (en) | Tuning amplifier | |
US7352241B2 (en) | Variable gain amplifier | |
JP6278281B2 (en) | Mixer circuit | |
US7979042B2 (en) | Generating phase shift based on adding two vectors with variable gains | |
JP2004166204A (en) | Frequency converter and radio transmitter/receiver | |
US6754478B1 (en) | CMOS low noise amplifier | |
JP3766472B2 (en) | Tuning circuit | |
JPH0974319A (en) | Receiver | |
KR101135190B1 (en) | Apparatus for converting signal and apparatus for receiving using balun circuit in wireless communication system | |
JP3766469B2 (en) | Tuning circuit | |
JP3764483B2 (en) | Tuning control method | |
JP3628402B2 (en) | Tuning amplifier | |
JPH0974318A (en) | Receiver | |
JPH09191230A (en) | Tuning circuit | |
JP3628407B2 (en) | Tuning amplifier | |
JPH09214288A (en) | Tuning circuit | |
JPH09214287A (en) | Tuning circuit | |
JP3628408B2 (en) | Tuning control method | |
JP3625526B2 (en) | Tuning amplifier | |
JPH0865100A (en) | Tuned amplifier | |
Roy et al. | Mixer-First Receiver with wide-RF Range | |
JP3628389B2 (en) | Tuning amplifier | |
Matei et al. | A programmable band-select filter for digital if software defined radio receivers | |
JPH08154034A (en) | Tuned amplifier | |
JPH08265056A (en) | Tuning amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |