JP3762288B2

JP3762288B2 - 圧電トランスコンバータ

Info

Publication number: JP3762288B2
Application number: JP2001363600A
Authority: JP
Inventors: 勝昭村田; 耕介原田; 弘二宮; 修一福岡
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-11-29
Filing date: 2001-11-29
Publication date: 2006-04-05
Anticipated expiration: 2021-11-29
Also published as: JP2003164144A

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器に用いられる圧電トランスコンバータに関する。
【０００２】
【従来技術】
近年、地球環境への負荷軽減から、エネルギー変換効率の高い電源装置が求められている。また、各種電子機器の小型化に対応して、家庭用電源から電子機器に電力供給するＡＣ−ＤＣコンバータや、電子機器内のプリント回路基板上に配置されるＤＣ−ＤＣコンバータの小型化及び低背化が重要な問題となっている。
【０００３】
そのような問題を解決する技術として、スイッチング電源技術が用いられつつあり、最近では、スイッチング電源の変圧器として、高い電力密度を持ち、小型化及び低背化が容易な圧電トランスを用いることで、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータの小型化を図る試みが進められている。
【０００４】
圧電トランスは、電気信号を機械的な弾性振動に変換して、その弾性振動を電気信号に変換することで電圧変換を行うものであり、弾性振動の伝搬損失が抑えられる構造を見出すことで、高い変換効率をもつ圧電トランスが得られる。
【０００５】
また、低背化に際しては、電磁トランスでは小型化による損失の増大が起こるため、小型化しても高い電力密度が得られる圧電トランスが有効な部品として着目されている。
【０００６】
さらに、圧電トランスは固有振動数で共振する弾性振動体のため、特定の周波数を持つ信号しか通過させないという特徴を持つ。従って、圧電トランスを用いたコンバータを内蔵した場合、コンバータがノイズ発生源となりにくいといった利点がある。
【０００７】
圧電トランスを用いたコンバータの高効率化には、電磁トランスを用いたコンバータと同様に、スイッチング素子にて発生する損失を抑えることが重要となる。スイッチング電源においては、スイッチング素子にかかる電圧と流れる電流の位相差をインダクタやコンデンサによって制御するソフトスイッチング技術を導入するか、もしくは低損失なスナバー回路を用いることで高効率化が実現されている。
【０００８】
圧電トランスを用いた従来の共振形コンバータとして、図１０に示すようなものが知られている。この共振形コンバータは、図１０に示すように、電圧Ｖｉである直流電源１００の両端に、スイッチング手段として用いられるＭＯＳＦＥＴ１０１とＭＯＳＦＥＴ１０２を直列接続し、ＭＯＳＦＥＴ１０２のドレイン端子とソース端子間に並列に、共振回路１１３が接続されており、共振回路１１３は、インダクタ１０３と圧電トランス１０４の入力電極１１４を接続し、圧電トランス１０４の入力電極１１５と回路のグランド側を接続することで構成されている。
【０００９】
圧電トランス１０４の出力部１１６、１１７端子間に接続される整流回路は、フルブリッジダイオード１１８を構成するダイオード１０５、１０６、１０７、１０８とコンデンサ１０９から構成されるコンデンサ入力形ブリッジ整流回路である。
【００１０】
コンデンサ１０９は、フルブリッジダイオード１１８にて整流された電圧を平滑化し、負荷１１０に直流電圧を供給する。検出回路１１１は、負荷１１０にかかる電圧を検出して、目標電圧Ｖｏとの誤差を制御回路１１２に信号として出力する。制御回路１１２は、負荷１１０の電圧が目標電圧Ｖｏとなるように、ＭＯＳＦＥＴ１０１とＭＯＳＦＥＴ１０２の開閉速度を制御するものである。
【００１１】
このようなコンバータでは、ＭＯＳＦＥＴ１０１とＭＯＳＦＥＴ１０２の寄生容量と、圧電トランス１０４の入力電極１１４、１１５間の静電容量と、インダクタ１０３で共振現象を発生させて、ＭＯＳＦＥＴ１０１のドレイン−ソース間と、ＭＯＳＦＥＴ１０２のドレイン−ソース間にかかる電圧と流れる電流の位相差を制御することでソフトスイッチングを実現し、ＭＯＳＦＥＴ１０１とＭＯＳＦＥＴ１０２にて発生する損失を低減している。
【００１２】
図１１は、図１０に示すコンバータの、共振回路１１３の共振周波数近傍での動作波形を示した図である。図１０の（ａ）はＭＯＳＦＥＴ１０１のゲート電圧ＶＧＳ１、（ｂ）はＭＯＳＦＥＴ１０２のゲート電圧ＶＧＳ２、（ｃ）はＭＯＳＦＥＴ１０２のドレイン−ソース間電圧ＶＤＳ２、（ｄ）は圧電トランス１０４の入力電極１１４、１１５間にかかる電圧ＶＴ、（ｅ）は接点Ａ１からコンデンサ１０９に流れる電流Ｉｄ２、（ｆ）はコンバータの出力電圧Ｖ０である。
【００１３】
この図１１から、ＭＯＳＦＥＴ１０１のゲート電圧ＶＧＳ１と、ＭＯＳＦＥＴ１０２のゲート電圧ＶＧＳ２は、制御回路１１２によって交互に電圧が印加されるため、ＭＯＳＦＥＴ１０１とＭＯＳＦＥＴ１０２は同時に導通しない。また、ＭＯＳＦＥＴ１０１とＭＯＳＦＥＴ１０２が同時に非導通となる期間Ｔｄ１を設けてやり、非導通期間Ｔｄ１に共振現象を起こすことで、ＭＯＳＦＥＴ１０１とＭＯＳＦＥＴ１０２での損失を低減し、回路の高効率を得る。
【００１４】
非導通期間Ｔｄ１では、ＭＯＳＦＥＴ１０２のドレイン−ソース間電圧ＶＤＳ２は、共振現象により、０ＶからＶｉに滑らかに上昇、もしくはＶｉから０Ｖに滑らかに下降する。圧電トランスに印加される電圧は、αＶｉの正弦波となる。αは、ＭＯＳＦＥＴ１０１の寄生容量と、ＭＯＳＦＥＴ１０２の寄生容量と、インダクタ１０３と、圧電トランス１０４の入力電極１１４、１１５間の静電容量によって決まる値である。Ｉｄ２は、負荷１１０の電圧がコンデンサ１０９の電圧より低下した時に流れるため、非導通期間Ｔｄ２を有する。
【００１５】
【発明が解決しようとする課題】
従来の図１０に示すコンバータでは、動作波形を示す図１１からわかるように、圧電トランス１０４に印加される電圧ＶＴが１周期内で正負に交互に変化するため、圧電トランス１０４に印加される電圧ＶＴが正と負で、圧電トランスの分極方向が変化してしまい、ドメインとドメインの界面にて摩擦による発熱を引き起こし、効率低下や出力電圧低下を起こしてしまう問題があった。
【００１６】
本発明は、圧電トランスへの入力電圧が負になることがなく、圧電トランスの発熱を抑制することができ、効率を向上できる圧電トランスコンバータを提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の圧電トランスコンバータは、交互にＯＮする２個のスイッチング素子により直流電圧をスイッチングして交流電圧を発生させるスイッチング回路と、該スイッチング回路からの交流電圧を滑らかにする共振回路と、該共振回路の交流電圧に応じて電圧を変換する圧電トランスと、該圧電トランスからの交流電圧を整流平滑化する整流回路と、該整流回路からの直流電圧を検出する検出回路と、該検出回路からの出力電圧によって前記２個のスイッチング素子の開閉速度を制御する制御回路とを具備する圧電トランスコンバータであって、前記圧電トランスに印加される交流電圧のうち負の電圧成分をカットする交流電圧負成分カット手段を有することを特徴とする。
【００１８】
本発明の圧電トランスコンバータでは、圧電トランスに印加される交流電圧のうち負の電圧成分をカットする交流電圧負成分カット手段を有するため、圧電トランスの入力電極には、常に正の交流電圧が印加されることになり、圧電トランスの分極方向が変化することがなく、ドメインとドメインの界面にて摩擦による発熱を引き起こすことがなく、圧電トランスの効率低下や出力電圧低下を防止できる。
【００１９】
本発明の圧電トランスコンバータでは、スイッチング回路が直列に接続される第１スイッチング素子と第２スイッチング素子からなり、共振回路が前記第２スイッチング素子に対して並列に接続され、コンデンサ及びインダクタを有し、圧電トランスが少なくとも一対の入力電極と一対の出力電極を有し、整流回路が少なくとも２つのダイオードと１個のコンデンサを有するとともに、交流電圧負成分カット手段が前記圧電トランスの一対の入力電極間に並列に接続されたダイオードからなり、該ダイオードのアノードがグランドに接続されていることが望ましい。
【００２０】
このような構成によれば、交流電圧負成分カット手段としてのダイオードは、圧電トランスの入力電極に印加される入力電圧が負になるときに導通して、インダクタ側の圧電トランスの入力電極の電位とグランド側の圧電トランスの入力電極を同電位とすることで、圧電トランスへの入力電圧が負になることを防止できる。
【００２１】
また、共振回路は、コンデンサと、インダクタと、圧電トランスの静電容量とで構成されることになり、共振回路と２つのスイッチング素子の寄生容量にて共振現象を発生するため、本発明の圧電トランスコンバータは、スイッチング素子にて発生する損失が低減される。
【００２２】
本発明の圧電トランスコンバータは、圧電トランスと整流回路との間に、前記圧電トランスからの出力電流を前記整流回路に連続して流すインダクタを設けることが望ましい。
【００２３】
従来、図１１に示すように、出力電流Ｉｄ２は非導通期間Ｔｄ２をもつ不連続モードであるため、圧電トランスからみたインピーダンスは、Ｔｄ２期間内で無限大、Ｔｄ２期間外では有限実数の負荷抵抗値と変化してしまう。即ち、整流回路とコンデンサと負荷によって構成される、圧電トランスの出力部から見た負荷側のインピーダンスが１周期内で有限実数の負荷抵抗値〜無限大と変動するため、圧電トランスの弾性振動が均一に保たれず、圧電トランスの効率が低下していたが、本発明によれば、圧電トランスの出力電極間の静電容量と、圧電トランスの出力電極と整流回路の間に接続したインダクタによって共振現象を起こし、圧電トランスからの出力電流が常に流れる電流連続モードとすることができ、１周期間における圧電トランスから見た負荷のインピーダンス変動の発生を防ぐことができ、これにより、圧電トランスに、エネルギー伝搬を行う弾性振動を均一に起こさせることができ、圧電トランスの効率を向上できる。
【００２４】
さらに、本発明の圧電トランスコンバータは、直流電源から直流電圧がスイッチング回路に印加、または交流電源からの交流電圧を整流回路で直流電圧に整流し、この直流電圧がスイッチング回路に印加されることを特徴とする。
【００２５】
【発明の実施の形態】
図１は本発明のＤＣ−ＤＣ圧電トランスコンバータを示すもので、電圧Ｖｉである直流電源１０の両端に、ＭＯＳＦＥＴからなる第１スイッチング素子１１とＭＯＳＦＥＴからなる第２スイッチング素子１２が直列に接続され、第１スイッチング素子１１のドレイン端子が直流電源１０（Ｖｉ）に接続され、第１スイッチング素子１１のソース端子と第２スイッチング素子１２のドレイン端子が接続されており、第２スイッチング素子１２のソース端子は電源のグランドに接続されている。
【００２６】
第２スイッチング素子１２のドレイン端子とソース端子間には、並列に共振回路３０が接続されており、共振回路３０は、コンデンサ１３、インダクタ１４、圧電トランス１５の入力電極２６、２７間の静電容量から構成されている。第２スイッチング素子１２のドレイン端子には、コンデンサ１３、インダクタ１４、圧電トランス１５の入力電極２６が順次接続されている。
【００２７】
圧電トランス１５の入力電極２６、２７間には、ダイオード１６が並列に接続されており、ダイオード１６のアノードは第２スイッチング素子１２のソース端子を介してグランドに接続され、カソードはインダクタ１４と圧電トランス１５の入力電極２６の間に接続されている。
【００２８】
共振回路３０のコンデンサ１３によって、共振回路３０に印加される電圧の直流成分を遮断し、圧電トランス１５の入力電極２６、２７間に印加される電圧が負になるときにダイオード１６が導通して、圧電トランスへの入力電圧を０Ｖにクランプすることで、圧電トランス１５の入力電極２６、２７間の入力電圧が負になることを防ぎ、圧電トランス１５での損失を低減できる。
【００２９】
また、第１スイッチング素子１１の寄生容量、第２スイッチング素子１２の寄生容量、コンデンサ１３、インダクタ１４、圧電トランス１５の入力電極２６、２７間の静電容量によって共振現象が起こり、第１スイッチング素子１１と第２スイッチング素子１２にて発生するスイッチング損を軽減するソフトスイッチングが実現でき、高効率なコンバータが実現できる。
【００３０】
一方、圧電トランス１５と整流回路３３のブリッジダイオード１７〜２０の間には、インダクタ２１が接続されている。圧電トランス１５の出力電極２８、２９間の静電容量と、インダクタ２１によって共振現象を発生させることで、出力電流Ｉｄ２は非導通期間がない電流連続モードとなり、圧電トランス１５からみた負荷のインピーダンス変換が起こらないため、圧電トランス１５の弾性振動が均一となり、圧電トランス１５での効率低下が小さい、高効率なコンバータが得られる。
【００３１】
尚、図１０の圧電トランスコンバータと同様に、検出回路２４は、負荷２３にかかる電圧を検出して、目標電圧Ｖｏとの誤差を制御回路２５に信号として出力し、制御回路２５は、負荷２３の電圧が目標電圧Ｖｏとなるように、第１スイッチング素子１１と第２スイッチング素子１２の開閉速度を制御するものである。
【００３２】
図２は、図１に示した本発明の圧電トランスコンバータの、共振回路３０と第１スイッチング素子１１の静電容量と第２スイッチング素子１２の静電容量による共振周波数近傍での動作波形を示した図である。
【００３３】
図２（ａ）は第１スイッチング素子１１のゲート電圧ＶＧＳ１、（ｂ）は第２スイッチング素子１２のゲート電圧ＶＧＳ２、（ｃ）は第２スイッチング素子１２のドレイン−ソース間電圧ＶＤＳ２、（ｄ）は圧電トランス１５の入力電極２６、２７間にかかる電圧ＶＴ、（ｅ）は接点Ａ１に流れる電流Ｉｄ２、（ｆ）はコンバータの出力電圧Ｖｏである。
【００３４】
ゲート電圧ＶＧＳ１とＶＧＳ２は交互に印加されるため、第１スイッチング素子１１と第２スイッチング素子１２は、同時にＯＮにならない。また、第１スイッチング素子１１と第２スイッチング素子１２が同時に非導通である非導通期間Ｔｄ１を設け、非導通期間Ｔｄ１にて、共振現象を起こすことでソフトスイッチングを実現し、第１スイッチング素子１１と第２スイッチング素子１２のスイッチング損の少ない、高効率なコンバータが得られる。
【００３５】
スイッチング時にＶＤＳ２は、非導通期間Ｔｄ１にて、共振現象により、０ＶからＶｉに滑らかに上昇、もしくはＶｉから０Ｖに滑らかに下降する。圧電トランス１５への入力電圧ＶＴは、最小値が０Ｖであり、振幅αＶｉ、オフセットαＶｉの正弦波となる。ここでαは共振回路３０と第１スイッチング素子１１の静電容量と第２スイッチング素子１２の静電容量によって決まる値である。入力電圧ＶＴが負にならないことから、圧電トランス１５での発熱が少なく、高効率のコンバータが得られる。
【００３６】
また、出力電流Ｉｄ２は常に電流が流れている電流連続モードとなっている。常に電流が流れることから、圧電トランス１５からみた負荷２３のインピーダンスが１周期内で変化せず、圧電トランス１５の効率低下が少ない、高効率なコンバータが得られる。
【００３７】
図３は本発明のＡＣ−ＤＣ圧電トランスコンバータを示すもので、交流電源４０の両端は、フルブリッジダイオードを構成するダイオード４１、４２、４３、４４に接続されており、ブリッジダイオードには平滑コンデンサ４５が並列に接続されている。平滑コンデンサ４５に並列に、ＭＯＳＦＥＴからなる第１スイッチング素子４６とＭＯＳＦＥＴからなる第２スイッチング素子４７が直列接続されている。残る回路構成は、図１のＤＣ−ＤＣ圧電トランスコンバータと同様である。
【００３８】
なお、本願発明ではスイッチング素子としてＭＯＳＦＥＴを用いて説明したが、バイポーラトランジスタを用いても、同様の効果が得られる。また、圧電トランスの出力電極に接続される整流回路は、ブリッジ整流回路でなく、たとえば倍電圧整流回路などの、他の整流回路を用いても同様の効果が得られる。
【００３９】
【実施例】
本発明の実施例として図１のＤＣ−ＤＣ圧電トランスコンバータを作製した。比較例として、従来技術である図１０のＤＣ−ＤＣ圧電トランスコンバータを作製した。使用した圧電トランスは入力電極間の静電容量１．２ｎＦ、出力電極間の静電容量７９．５ｎＦである。図４は圧電トランスの出力電圧の周波数特性を示す図である。周波数２０３ｋＨｚで最も高い出力電圧が得られる。図５は圧電トランス効率の周波数特性を示す図である。圧電トランスの効率は、周波数に対してほぼ９６％と一定である。
【００４０】
図１の本発明のＤＣ−ＤＣコンバータにおいて、コンデンサ１３の静電容量を０．１μＦ、平滑コンデンサ２２の静電容量を１０μＦ、インダクタ１４を１５２μＨ、インダクタ２１を１０．２μＨ、負荷２３は１０Ωとした。一方、図１０の従来のＤＣ−ＤＣコンバータにおいて、平滑コンデンサ１０９の静電容量を１０μＦ、インダクタ１０３を１５２μＨ、負荷１１０は１０Ωとした。
【００４１】
図６は、従来のＤＣ−ＤＣコンバータの出力電圧の周波数特性を、図７は従来のＤＣ−ＤＣコンバータの効率の周波数特性を示した図である。これに対して、図８は、本発明のＤＣ−ＤＣコンバータの出力電圧の周波数特性を、図９は本発明のＤＣ−ＤＣコンバータの効率の周波数特性を示した図である。
【００４２】
図６と図７によると、従来のＤＣ−ＤＣコンバータにおいて、最大出力電圧となる周波数２００ｋＨｚの出力電圧は１７．４Ｖであり、その時の効率は６０．６７％であった。また、ＤＣ−ＤＣコンバータの効率は、周波数にほぼ関係なく約６０％程度と低く、出力電圧が低い場合にも高い効率を得ることが出来ない。
【００４３】
一方、図８と図９によると、本発明のＤＣ−ＤＣコンバータでは、最大出力電圧となる周波数２００ｋＨｚの出力電圧は１７．６Ｖであり、その時の効率は８６．１５％であった。また、コンバータの効率は、周波数にほぼ関係なく８０％以上と高く、出力電圧が低い場合においても高い効率が得られることが判る。
【００４４】
【発明の効果】
本発明の圧電トランスコンバータでは、圧電トランスに印加される交流電圧のうち負の電圧成分をカットする交流電圧負成分カット手段を有するため、圧電トランスの入力電極には、常に正の交流電圧が印加されることになり、圧電トランスの分極方向が変化することがなく、ドメインとドメインの界面にて摩擦による発熱を引き起こすことがなく、効率低下や出力電圧低下を防止できる。
【図面の簡単な説明】
【図１】本発明のＤＣ−ＤＣ圧電トランスコンバータを示す回路図である。
【図２】図１のＤＣ−ＤＣ圧電トランスコンバータの各位置における電圧、電流のグラフである。
【図３】本発明のＡＣ−ＤＣ圧電トランスコンバータを示す回路図である。
【図４】実施例で用いた圧電トランスの出力電圧の周波数特性を示すグラフである。
【図５】実施例で用いた圧電トランスの効率の周波数特性を示すグラフである。
【図６】従来のＤＣ−ＤＣ圧電トランスコンバータの出力電圧の周波数特性を示すグラフである。
【図７】従来のＤＣ−ＤＣ圧電トランスコンバータの効率の周波数特性を示すグラフである。
【図８】本発明のＤＣ−ＤＣ圧電トランスコンバータの出力電圧の周波数特性を示すグラフである。
【図９】本発明のＤＣ−ＤＣ圧電トランスコンバータの効率の周波数特性を示すグラフである。
【図１０】従来のＤＣ−ＤＣ圧電トランスコンバータを示す回路図である。
【図１１】図１０のＤＣ−ＤＣ圧電トランスコンバータの各位置における電圧、電流のグラフである。
【符号の説明】
１０・・・直流電源
１１、１２、４６、４７・・・スイッチング素子
１３・・・共振回路のコンデンサ
１４・・・共振回路のインダクタ
１５・・・圧電トランス
１６・・・ダイオード（交流電圧負成分カット手段）
１７、１８、１９、２０・・・整流回路のダイオード
２１・・・インダクタ
２２・・・整流回路のコンデンサ
２４・・・検出回路
２５・・・制御回路
２６、２７・・・圧電トランスの入力電極
２８、２９・・・圧電トランスの出力電極
３０・・・共振回路
３３・・・整流回路
４０・・・交流電源

Claims

交互にＯＮする２個のスイッチング素子により直流電圧をスイッチングして交流電圧を発生させるスイッチング回路と、該スイッチング回路からの交流電圧を滑らかにする共振回路と、該共振回路の交流電圧に応じて電圧を変換する圧電トランスと、該圧電トランスからの交流電圧を整流平滑化する整流回路と、該整流回路からの直流電圧を検出する検出回路と、該検出回路からの出力電圧によって前記２個のスイッチング素子の開閉速度を制御する制御回路とを具備する圧電トランスコンバータであって、前記圧電トランスに印加される交流電圧のうち負の電圧成分をカットする交流電圧負成分カット手段を有することを特徴とする圧電トランスコンバータ。
スイッチング回路が直列に接続される第１スイッチング素子と第２スイッチング素子からなり、共振回路が前記第２スイッチング素子に対して並列に接続され、コンデンサ及びインダクタを有し、圧電トランスが少なくとも一対の入力電極と一対の出力電極を有し、整流回路が少なくとも２つのダイオードと１個のコンデンサを有するとともに、交流電圧負成分カット手段が前記圧電トランスの一対の入力電極間に並列に接続されたダイオードからなり、該ダイオードのアノードがグランドに接続されていることを特徴とする請求項１記載の圧電トランスコンバータ。
圧電トランスと整流回路との間に、前記圧電トランスからの出力電流を前記整流回路に連続して流すインダクタを設けたことを特徴とする請求項１又は２記載の圧電トランスコンバータ。
直流電源から直流電圧がスイッチング回路に印加、または交流電源からの交流電圧を整流回路で直流電圧に整流し、この直流電圧がスイッチング回路に印加されることを特徴とする請求項１乃至３のうちいずれかに記載の圧電トランスコンバータ。