JP3752449B2

JP3752449B2 - Semiconductor device

Info

Publication number: JP3752449B2
Application number: JP2001373531A
Authority: JP
Inventors: 富生岩▲崎▼; 浩志守谷; 英生三浦
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2001-12-07
Filing date: 2001-12-07
Publication date: 2006-03-08
Anticipated expiration: 2021-12-07
Also published as: JP2003174163A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、微細化にともない、高速動作のために金属配線とシリコン基板が接続する部分のコンタクト抵抗の低減が望まれている。そこで、コンタクト抵抗を低減するための公知技術としては、例えば特開平０８―７８３５７に示すように、シリコン基板上の拡散層(ソース/ドレイン)上または多結晶シリコン電極上にコバルトシリサイド膜を形成する半導体装置が提案されている。
【０００３】
【発明が解決しようとする課題】
しかし、半導体装置の微細化により拡散層が浅くなり、コバルトシリサイド膜の薄膜化が必要になる。コバルトシリサイド膜が薄くなると、たとえばメモリキャパシタの形成工程などにおける高温の熱処理によって、コバルトシリサイド膜中のコバルト原子がシリコン基板へ拡散し、部分的にコバルトシリサイド膜の膜厚が極端に薄くなって高抵抗化するという問題が顕在化してきた。この問題は、メモリキャパシタの高集積化のために、キャパシタ絶縁膜として酸化タンタルのような高誘電率材料を用いた場合にはより深刻となる。
【０００４】
これは、酸化タンタルのような高誘電率材料を用いた場合、誘電特性安定化のためには約700℃以上の高温の熱処理が必要となり、拡散が活発化するからである。同様の問題は、コバルトシリサイドだけではなく、ニッケルシリサイドの場合にも生じる。すなわち、ニッケルシリサイド膜が薄くなると、熱処理によって、ニッケルシリサイド膜中のニッケル原子がシリコン基板へ拡散して、部分的にニッケルシリサイド膜の膜厚が極端に薄くなって高抵抗化する。
【０００５】
また、半導体装置の微細化にともなう別の課題として、酸化シリコンからなるゲート絶縁膜の膜厚を、２ nm以下にまで薄くすることが要求されている。絶縁膜の厚さがこれほどまで薄くなるとトンネル電流が無視できないほど大きくなる。このため酸化シリコンより誘電率の高い絶縁体材料をゲート絶縁膜として用いることにより、誘電特性を保ちつつ，物理的膜厚を厚くすることが考えられている。この高誘電率材料の候補としては、酸化ジルコニウムや酸化ハフニウムが考えられている。しかし、酸化ジルコニウムや酸化ハフニウムは、例えば1999 IEEE (the Institute of Electrical and Electronics Engineers) International Electron Devices Meetingの講演論文集(９９ページから１３３ページの講演番号6.1および１４５ページから１４８ページの講演番号6.4)に記載されているように、シリコン基板との界面において1.5 nm〜2.5 nm程度の膜厚の反応化合物を形成する。この反応化合物は、酸化ジルコニウムや酸化ハフニウムから酸素が抜けて、シリコン基板へ拡散して形成されたものであり、酸化ジルコニウムや酸化ハフニウムに酸素欠損ができることを意味する。この酸素欠損は、特性を低下させる原因になる。また、酸化ジルコニウムや酸化ハフニウムを主構成材料とするゲート絶縁膜からゲート電極に酸素が拡散して酸素欠損ができることもあり、これも同様に特性低下を引き起こす原因となる。
【０００６】
そこで、本発明の第一の目的は、信頼性の高い半導体装置を提供することにある。また、本発明の第二の目的は、歩留りの高い半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
発明者らは、前記目的を達成するために、コバルトシリサイドを主構成元素とした導電性膜からシリコン基板へコバルト原子が拡散しにくくする手段を得るために鋭意研究を行った結果、通常の半導体デバイスに用いられている、表面が(001)結晶面であるシリコン基板ではなく、表面が(111)結晶面であるシリコン基板を用いることが有効であることを見出した。また、発明者らは、ニッケルシリサイドを主構成元素とした導電性膜からシリコン基板へコバルト原子が拡散しにくくする手段を得るために鋭意研究を行った結果、同様に、表面が(001)結晶面であるシリコン基板ではなく、表面が(111)結晶面であるシリコン基板を用いることが有効であることを見出した。さらに、酸化ジルコニウムや酸化ハフニウムを主構成材料とした絶縁膜から酸素が拡散しにくくする手段を得るために鋭意研究を行った結果、通常の半導体デバイスに用いられている、表面が(001)結晶面であるシリコン基板ではなく、表面が(111)結晶面であるシリコン基板を用いることが有効であることを見出した。また、さらに酸素の拡散を防止するには、に酸化ジルコニウムにハフニウムまたはチタンを添加すること、また、酸化ハフニウムにチタンを添加することが有効であることを見出した。発明者らは、さらに、酸化ジルコニウムや酸化ハフニウムを主構成元素とした絶縁膜との界面で酸素が拡散しにくい電極材料が、コバルトシリサイドとシリコンであることを見出した。なお、(100)結晶面、(010)結晶面は(001)結晶面と等価である。従来から(111)結晶面ではなく、（001）結晶面が使われてきた理由は、（111）面に良質なシリコン酸化膜を形成するのが難しかったためである。しかし、シリコン酸化膜の代りに酸化ジルコニウムや酸化ハフニウムを主構成材料とした絶縁膜を形成する場合には、（111）面に容易に形成できるので、このような問題は起こらない。
【０００８】
そこで、本願発明の課題は例えば、下記の構成を備えた半導体装置により解決される。
【０００９】
（１）シリコン基板と、前記シリコン基板の一主面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜と、コバルトシリサイドまたはニッケルシリサイドを主構成材料とする配線膜とを備え、前記一主面が基板の(111)結晶面になるよう形成されていることを特徴とする。
【００１０】
前記一主面が基板の(111)結晶面になるよう形成されるとは、例えば、前記一主面がシリコンの(111)結晶面に平行であるものであることができる。
【００１１】
または、前記の半導体装置において、前記ゲート絶縁膜の主構成材料が酸化ジルコニウムであることを特徴とする。
【００１２】
または、前記の半導体装置において、前記ゲート電極膜の主構成材料がコバルトシリサイドまたはシリコンであることを特徴とする。
【００１３】
または、前記の半導体装置において、前記ゲート絶縁膜がハフニウムを0.01at.%以上15at.%以下の濃度で含有することを特徴とする。
【００１４】
または、前記の半導体装置において、前記ゲート絶縁膜がチタンを0.005at.%以上15at.%以下の濃度で含有することを特徴とする。
【００１５】
（２）シリコン基板と、前記シリコン基板の一主面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜と、コバルトシリサイドまたはニッケルシリサイドを主構成材料とする配線膜とを備え、前記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、前記一主面がシリコンの(111)結晶面になるよう形成されていることを特徴とする。
【００１６】
または、前記の半導体装置において、前記ゲート電極膜の主構成材料がコバルトシリサイドまたはシリコンであることを特徴とする。
【００１７】
または、前記の半導体装置において、前記ゲート絶縁膜がチタンを0.02at.%以上8at.%以下の濃度で含有することを特徴とする。
【００１８】
（３）シリコン基板と、前記シリコン基板の一主面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜と、コバルトシリサイドまたはニッケルシリサイドを主構成材料とする配線膜と、高誘電率材料をキャパシタ絶縁膜とするメモリキャパシタを備え、前記ゲート絶縁膜の主構成材料が酸化ジルコニウムであり、前記一主面がシリコンの(111)結晶面に平行であることを特徴とする。
【００１９】
（４）シリコン基板と、前記シリコン基板の一主面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜と、コバルトシリサイドまたはニッケルシリサイドを主構成材料とする配線膜と、高誘電率材料をキャパシタ絶縁膜とするメモリキャパシタを備え、前記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、前記一主面がシリコンの(111)結晶面に平行であることを特徴とする。
【００２０】
（５）シリコン基板と、前記シリコン基板の一主面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜と、前記ゲート電極を有する位置より上に位置する形成された配線層と、前記ゲート電極に対応して前記シリコン基板に形成された添加元素を含む拡散層と、前記拡散層と前記配線層との間に形成されるコンタクトホールと、を有し、前記コンタクトホールは前記拡散層の上に形成されたコバルトシリサイドまたはニッケルシリサイドを主構成材料とする配線膜と、前記配線膜の上に形成された導電性膜とを有し、前記ゲート絶縁膜は、酸化ジルコニウム或いは酸化ハフニウムが主構成材料であり、前記一主面が基板の(111)結晶面になるよう形成されていることを特徴とする。
【００２１】
または、半導体基板と、前記半導体基板の一主面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜と、添加元素を含む拡散層と、前記ゲート電極膜より上の層に形成される配線層と、前記拡散層と前記配線層との間に形成されるコンタクトホールと、を有し、前記コンタクトホールは前記拡散層の上に形成されたコバルトシリサイドまたはニッケルシリサイドを主構成材料とする配線膜と、前記配線膜の上に形成された導電性膜とを有し、前記一主面が基板の(111)結晶面になるよう形成されていることを特徴とする。
【００２２】
または、半導体基板と、前記半導体基板の一主面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜と、コンタクトホールと、前記ゲート電極より上の層であってコンタクトホールの上に形成される配線層と、備え、前記コンタクトホールは、コバルトシリサイドまたはニッケルシリサイドを主構成元素とする配線膜と、前記配線膜の上に形成された導電膜と、を有し、前記一主面がシリコンの(111)結晶面に平行であることを特徴とする。
【００２３】
或いは、上記の半導体装置に加えて、主構成材料が酸化シリコン、ジルコニアシリケート、ハフニウムシリケートである第一の層と、前記第一の層の上に主構成材料が酸化ジルコニウム或いは酸化ハフニウムである第二の層と、を有するゲート絶縁膜を有することができる。
【００２４】
或いは、上記の半導体装置に加えて、主構成材料がコバルトシリサイド或いはシリコンである第一の層と、前記第一の層の上に主構成材料がタングステン或いはモリブデンである第二の層を有し、前記一主面がシリコンの(111)結晶面に平行であることを特徴とする半導体装置。または、更に、前記第一の層と第二の層の間に、窒化チタン或いは窒化タングステンを主構成材料とする第三の層を有することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図に示した実施例により詳細に説明する。
まず、本発明における第一の実施例である半導体装置における主要部分の断面構造を図１に示す。本実施例の半導体装置は、図１に示すように、シリコン基板１の上に、ヒ素、リン、ボロン、アンチモン、等の添加元素が拡散している拡散層２、３、４、５が形成され、この上にゲ−ト絶縁膜６、７およびゲ−ト電極８、９が形成されることによってMOSトランジスタが構成されている。ゲート絶縁膜６、７には、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。これら材料などに代表される高誘電体を有する絶縁膜には、例えば、誘電率が１０以上の材料を使用する。
【００２６】
このゲート絶縁膜６、７は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。熱処理の際に、シリコン基板１やゲート電極８、９に酸素が拡散しにくいように、シリコン基板１には表面が(111)結晶面である基板を用いる。ゲ−ト絶縁膜６、７の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜６、７の添加元素としてハフニウムまたはチタンを含有させることがより好ましい。また、ゲ−ト絶縁膜６、７の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜６、７の添加元素としてチタンを含有させることがより好ましい。ゲート電極８、９の主構成材料としては、熱処理の際にゲ−ト絶縁膜６、７から酸素が拡散して入りにくい材料として、コバルトシリサイドまたはシリコンを用いることがより好ましい。このゲート電極８、９は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。これらのMOSトランジスタは、例えばシリコン酸化膜からなる素子分離膜１０によって分離されている。前記ゲート電極８、９の上部および側壁には例えばシリコン酸化膜からなる絶縁膜１１、１２が形成されている。
【００２７】
MOSトランジスタの上部全面には、例えばBPSG(Boron−Doped Phospho Silicate Glass)膜やSOG(Spin On Glass)膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜１３が形成されている。絶縁膜１３に形成されたコンタクトホールにはコバルトシリサイドまたはニッケルシリサイドを主構成材料としたコンタクト用配線膜１４とプラグ１５が形成され、拡散層２、３、４、５に接続されている。シリコン基板１には表面が(111)結晶面である基板を用いるので、コンタクト用配線膜１４からシリコン基板１へコバルト原子やニッケル原子が拡散しにくい構成となっている。プラグ１５を通じて、拡散防止用の隣接導電体膜１６a、１６bに被覆された主導電体膜１７からなる第一積層配線が接続されている。配線膜１４の上のプラグ１５は導電性膜が堆積されている。例えばタングステンを主構成材料とする膜であることができる。或いはその外側に更に窒化チタンの膜等を形成してもよい。この積層配線は、例えば、隣接導電体膜１６aをスパッタ法等により成膜した後、主導電体膜１７をスパッタ法等により形成し、この上に隣接導電体膜１６bをスパッタ法等により形成してから、エッチングによって配線パターンをつくることにより得られる。
【００２８】
第一積層配線の上には、絶縁膜２１に形成されたコンタクトホールに隣接導電体膜１９に被覆された主導電体膜２０からなるプラグが形成され、前記積層配線に接続されている。このプラグを通じて、隣接導電体膜２２a、２２bに被覆された主導電体膜２３からなる第二積層配線が接続されている。この第二の積層配線は、例えば、隣接導電体膜２２aをスパッタ法等により成膜した後、主導電体膜２３をスパッタ法等により形成し、この上に隣接導電体膜２２bをスパッタ法等により形成してから、エッチング等によって配線パターンをつくることにより得られる。
【００２９】
本実施例における拡散抑制効果を以下に説明する。本実施例の効果を詳しく説明するために、分子動力学シミュレーションによる解析例を示す。分子動力学シミュレーションとは、例えばジャーナルオブアプライドフィジックス(Journal of Applied Physics)の第５４巻(１９８３年発行)の４８６４ページから４８７８ページまでに記述されているように、原子間ポテンシャルを通して各原子に働く力を計算し、この力を基にニュートンの運動方程式を解くことによって各時刻における各原子の位置を算出する方法である。
【００３０】
なお、本実施例では、上記の分子動力学法に電荷移動を取り入れて異種元素間の相互作用を計算することにより、以下の関係を求めることができた。
【００３１】
本実施例の主な効果は、通常の半導体デバイスに用いられている、表面が(001)結晶面であるシリコン基板ではなく、表面が(111)結晶面であるシリコン基板を用いることによって、コンタクト用配線膜１４からシリコン基板１へコバルト原子やニッケル原子が拡散しにくいことである。また、ゲート絶縁膜６、７からシリコン基板への酸素の拡散が抑制されることである。また、ゲート絶縁膜６、７に添加元素を含有させることによって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制されることである。さらに、本実施例の別の効果は、添加元素を含有させることによって、ゲート絶縁膜６、７からゲート電極への酸素の拡散が抑制されることである。そこで、コバルト、ニッケル、酸素の拡散係数を計算することによって本実施例の効果を解析できる。分子動力学シミュレーションにより拡散係数を計算する方法は、例えばフィジカルレビューＢ(Physical Review B)の第２９巻(１９８４年発行)の５３６３ページから５３７１ページまでに記述されている。
【００３２】
はじめに、表面が(001)面である厚さ10 nmのシリコン基板上に膜厚3 nmのコバルトシリサイド膜が形成された構造と、表面が(111)面である厚さ10 nmのシリコン基板上に膜厚3 nmのコバルトシリサイド膜が形成された構造を解析モデルとして用いた計算例を示すことによって、表面が(111)結晶面であるシリコン基板を用いた本実施例の一効果を示す。コバルトシリサイド膜のコバルトがシリコン基板へ拡散する際の、コバルトの拡散係数Dの比を計算した結果を図２に示す。図２では、表面が(001)面であるシリコン基板を用いた場合の拡散係数をD_Rとし、これとの比を示した。この図からわかるように、表面が(111)面であるシリコン基板を用いると、表面が(001)面であるシリコン基板を用いた場合の100分の1未満の拡散係数となっており、コバルトの拡散が抑制される効果が示されている。したがって、コバルトシリサイド膜からシリコン基板へのコバルトの拡散が抑制され、高抵抗化しにくいことがわかる。
【００３３】
次に、表面が(001)面である厚さ10 nmのシリコン基板上に膜厚3 nmのニッケルシリサイド膜が形成された構造と、表面が(111)面である厚さ10 nmのシリコン基板上に膜厚3 nmのニッケルシリサイド膜が形成された構造を解析モデルとして用いた計算例を示すことによって、表面が(111)結晶面であるシリコン基板を用いた本実施例の一効果を示す。ニッケルシリサイド膜のニッケルがシリコン基板へ拡散する際の、ニッケルの拡散係数Dの比を計算した結果を図３に示す。図３では、表面が(001)面であるシリコン基板を用いた場合の拡散係数をD_Rとし、これとの比を示した。この図からわかるように、表面が(111)面であるシリコン基板を用いると、表面が(001)面であるシリコン基板を用いた場合の100分の1未満の拡散係数となっており、ニッケルの拡散が抑制される効果が示されている。したがって、ニッケルシリサイド膜からシリコン基板へのニッケルの拡散が抑制され、高抵抗化しにくいことがわかる。
【００３４】
次に、表面が(001)面である厚さ10 nmのシリコン基板上に膜厚3 nmのゲート絶縁膜が形成された構造と、表面が(111)面である厚さ10 nmのシリコン基板上に膜厚3 nmのゲート絶縁膜が形成された構造を解析モデルとして用いた計算例を示すことによって、表面が(111)結晶面であるシリコン基板を用いた本実施例の一効果を示す。300℃において、酸化ジルコニウム膜（ゲート絶縁膜）の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Dの比を計算した結果を図４に示す。図４では、表面が(001)面であるシリコン基板を用いた場合の拡散係数をD_Rとし、これとの比を示した。この図からわかるように、表面が(111)面であるシリコン基板を用いると、表面が(001)面であるシリコン基板を用いた場合の100分の1未満の拡散係数となっており、酸素の拡散が抑制される効果が示されている。したがって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制され、酸化ジルコニウムに酸素欠損ができにくいことがわかる。ゲート絶縁膜として酸化ジルコニウムの代わりに酸化ハフニウムを用いた場合の同様の計算結果を図５に示す。図４の場合と同様に、表面が(001)面であるシリコン基板を用いた場合の拡散係数をD_Rとし、これとの比を示した。図からわかるように、表面が(111)面であるシリコン基板を用いると、表面が(001)面であるシリコン基板を用いた場合の1000分の1未満の拡散係数となっており、酸素の拡散が抑制される効果が示されている。したがって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制され、酸化ハフニウムに酸素欠損ができにくいことがわかる。
【００３５】
次に、表面が(111)面である厚さ10 nmのシリコン基板上に膜厚3 nmのゲート絶縁膜が形成された構造を解析モデルとして用いた計算例を示すことによって、本実施例の添加元素の効果を示す。300℃において、酸化ジルコニウム膜（ゲート絶縁膜）の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Dの比を計算した結果を図６、図７に示す。D₀は添加元素を含まない場合の酸素の拡散係数であり、図６は、D/D₀の添加濃度依存性を低濃度領域において示した結果である。図７は、D/D₀の添加濃度依存性を高濃度領域において示した結果である。図６より、酸化ジルコニウム膜にハフニウムを0.04at.%以上添加すると、拡散係数が無添加の場合の約13分の１に低減されるという顕著な効果が得られることがわかる。
【００３６】
また、酸化ジルコニウム膜にチタンを0.02at.%以上添加すると、拡散係数が無添加の場合の約11分の１に低減されるという顕著な効果が得られることがわかる。図７より、これらの効果は、ハフニウムの添加濃度が12at.%以上になると弱くなることがわかる。また、チタンの添加濃度が8at.%以上になると効果が弱くなることがわかる。したがって、酸化ジルコニウムを主構成元素とする膜にハフニウムを0.04at.%以上12at.%以下の濃度で添加すること、またはチタンを0.02at.%以上8at.%以下の濃度で添加することによって、酸素の拡散を低減できる。以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。なお、上記少なくとも、チタンを0.005at.%以上15at.%以下の濃度で添加、ハフニウムを0.01at.%以上15at.%以下の濃度で添加することにより、前記D/D₀が添加しない場合より低下させることができる。
【００３７】
図６、図７と同様の解析モデルにおいて、酸化ハフニウム膜（ゲート絶縁膜）の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Dの比を計算した結果を図８、図９に示す。D₀は添加元素を含まない場合の酸素の拡散係数であり、図８は、D/D₀の添加濃度依存性を低濃度領域において示した結果である。図９は、D/D₀の添加濃度依存性を高濃度領域において示した結果である。図８より、酸化ハフニウム膜にチタンを0.03at.%以上添加すると、拡散係数が無添加の場合の約13分の１に低減されるという顕著な効果が得られることがわかる。図９より、この効果は、チタンの添加濃度が10at.%以上になると弱くなることがわかる。したがって、酸化ハフニウムを主構成元素とする膜にチタンを0.03at.%以上10at.%以下の濃度で添加することによって、酸素の拡散を低減できる。以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。または、チタンを0.015at.%以上14at.%以下の濃度で添加することによって、添加しない場合よりもD/D₀を低下させることができる。
【００３８】
次に、本実施例の別の効果として、ゲート絶縁膜からゲート電極への酸素の拡散が、添加元素により抑制されることを分子動力学解析例によって示す。ここでは、膜厚3 nmのゲート絶縁膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を計算した例を示す。ゲート絶縁膜として酸化ジルコニウムを用い、電極としてコバルトシリサイド膜とシリコン膜を用いた結果例を図１０、図１１に示す。D₀は添加元素を含まない場合の酸素の拡散係数であり、図１０は、D/D₀の添加濃度依存性を低濃度領域において示した結果である。図１１は、D/D₀の添加濃度依存性を高濃度領域において示した結果である。図１０より、図６の場合と同様に、酸化ジルコニウム膜にハフニウムを0.04at.%以上添加すると、拡散係数が無添加での値の約13分の１以下に低減されるという顕著な効果が得られることがわかる。また、酸化ジルコニウム膜にチタンを0.02at.%以上添加すると、拡散係数が無添加での値の約12分の１以下にに低減されるという顕著な効果が得られることがわかる。図１１より、図７の場合と同様に、これらの効果は、ハフニウムの添加濃度が12at.%以上になると弱くなることがわかる。また、チタンの添加濃度が8at.%以上になると効果が弱くなることがわかる。したがって、酸化ジルコニウムを主構成元素とする膜にハフニウムを0.04at.%以上12at.%以下の濃度で添加すること、またはチタンを0.02at.%以上8at.%以下の濃度で添加することによって、酸素の拡散を低減できる。以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。
【００３９】
同様の解析モデルにおいて、ゲート絶縁膜として酸化ハフニウムを用い、電極としてコバルトシリサイド膜とシリコン膜を用いた結果例を図１２、図１３に示す。D₀は添加元素を含まない場合の酸素の拡散係数であり、図１２は、D/D₀の添加濃度依存性を低濃度領域において示した結果である。図１３は、D/D₀の添加濃度依存性を高濃度領域において示した結果である。図１２より、図８の場合と同様に、酸化ハフニウム膜にチタンを0.03at.%以上添加すると、拡散係数が無添加での値の約13分の１以下に低減されるという顕著な効果が得られることがわかる。図１３より、図９の場合と同様に、これらの効果は、チタンの添加濃度が10at.%以上になると弱くなることがわかる。したがって、酸化ハフニウムを主構成元素とする膜にチタンを0.03at.%以上10at.%以下の濃度で添加することによって、酸素の拡散を低減できる。以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。
【００４０】
以上の計算例では、電極としてコバルトシリサイド膜とシリコン膜を用いているが、他の材料を用いても同様の効果を示すことができる。しかし、電極材料としてコバルトシリサイドとシリコンがより好ましいことは、次の計算例から説明される。膜厚3 nmのゲート絶縁膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を計算した結果を図１４、図１５に示す。これらは、添加元素を含まない場合の300℃における酸素の拡散係数であり、図１４はゲート絶縁膜が酸化ジルコニウム膜の場合の結果、図１５はゲート絶縁膜が酸化ハフニウム膜の場合の結果である。図１４、図１５より、電極材料としてコバルトシリサイドとシリコンを用いた拡散係数は、他の電極材料を用いた場合に比べて顕著に小さいことがわかる。したがって、電極材料としてコバルトシリサイドとシリコンを用いることが、酸素の拡散を低減する上で、より好ましい。
【００４１】
次に、本発明における第二の実施例である半導体装置における主要部分の断面構造を図１６に示す。第二の実施例の第一の実施例との主な違いは、ゲート絶縁膜が第一ゲート絶縁膜６a、７aと第二ゲート絶縁膜６b、７bからなる二層構造となっている点である。第二ゲート絶縁膜６b、７bには、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。第一ゲート絶縁膜６a、７aには、例えば酸化シリコン、ジルコニアシリケート、ハフニウムシリケートを主構成材料とする膜が用いられる。これによって、第二ゲート絶縁膜６b、７bの熱的安定性を向上させる効果が得られる。さらに、図には示さないが、ゲート絶縁膜が三層以上の構造を持っていてもよい。
【００４２】
本発明における第三の実施例である半導体装置における主要部分の断面構造を図１７に示す。第三の実施例の第二の実施例との主な違いは、ゲート電極膜が第一ゲート電極膜８a、９aと第二ゲート電極膜８b、９bからなる二層構造となっている点である。第一ゲート電極膜８a、９aの主構成材料としては、酸素の拡散が起こりにくい材料として、コバルトシリサイドやシリコンを用いることがより好ましい。第二ゲート電極膜８b、９bには、例えばタングステン、モリブデンのような金属を主構成材料とする膜を用いて、ゲート電極全体の電気抵抗を低減することがより好ましい。この場合、図には示さないが、第一ゲート電極膜８a、９aと第二ゲート電極膜８b、９bの間には別の導電性膜があってもよい。この導電性膜としては、例えばTiN膜やWN膜のように、第一ゲート電極膜８a、９aと第二ゲート電極膜８b、９bの相互拡散を防止する効果を持った膜を用いることがより好ましい。
【００４３】
本発明における第四の実施例である半導体装置におけるメモリセルの断面構造を図１８に示す。第四の実施例の第一、第二、第三の実施例との主な違いは、導電性のバリア膜１１４、容量下部電極１１５、高誘電率あるいは強誘電性を有する酸化物膜１１６、容量上部電極１１７を積層した構造で構成されている情報蓄積用容量素子１０３を有する点である。高誘電率あるいは強誘電性を有する酸化物膜１１６は、熱処理を受けないと良好な特性を発揮しないことが知られており、製造工程において約600℃以上の熱処理、より好ましくは約700℃以上の熱処理が必要となる。この熱処理の際に、コンタクト用配線膜１１９からシリコン基板１０１へコバルトやニッケルが拡散しやすく、また、ゲート絶縁膜１０６からシリコン基板１０１へ酸素が拡散しやすいので、高誘電率あるいは強誘電性を有する酸化物膜を用いた半導体メモリの場合には、より一層これらの拡散を抑制する必要性が高い。
【００４４】
本実施例の半導体装置の主要な構成を以下に説明する。本実施例の半導体装置は、図１６に示すように、シリコン基板１０１の主面のアクティブ領域に形成されたＭＯＳ（Metal Oxide Semiconductor）型のトランジスタ１０２と、その上部に配置された情報蓄積用容量素子３とを備えている。絶縁膜１１２は、素子間分離のための膜である。メモリセルのＭＯＳトランジスタ１０２は、ゲ−ト電極膜１０５、ゲ−ト絶縁膜１０６および拡散層１０７で構成されている。ゲ−ト絶縁膜１０６には、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。このゲート絶縁膜１０６は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。熱処理の際に、シリコン基板やゲート電極に酸素が拡散しにくいように、ゲ−ト絶縁膜の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜の添加元素としてハフニウムまたはチタンを含有させることがより好ましい。また、ゲ−ト絶縁膜の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜の添加元素としてチタンを含有させることがより好ましい。ゲート絶縁膜は、例えば第二、第三の実施例のように、二層以上の構造を持っていてもよい。ゲート電極膜１０５の主構成材料としては、酸素の拡散が起こりにくい材料として、コバルトシリサイドやシリコンを用いることがより好ましい。ゲート電極は、例えば第三の実施例のように、二層以上の構造を持っていてもよい。このゲート電極膜１０５は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。前記ゲ−ト電極膜１０５の上部および側壁には例えばシリコン酸化膜からなる絶縁膜９が形成されている。
【００４５】
メモリセル選択用ＭＯＳトランジスタの一方の拡散層１０７には、プラグ１１０を介してビット線１１１が接続されている。ＭＯＳトランジスタの上部全面には、例えばBPSG〔Boron-doped Phospho Silicate Glass〕膜やSOG（Spin On Glass）膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜１１２が形成されている。ＭＯＳトランジスタを覆う絶縁膜１１２の上部には情報蓄積用容量素子１０３が形成されている。情報蓄積用容量素子１０３は、メモリセル選択用ＭＯＳトランジスタの他方の拡散層１０８に、例えば多結晶シリコンからなるプラグ１１３とコバルトシリサイドまたはニッケルシリサイドを主構成材料とするコンタクト用配線膜１１９を介して接続されている。情報蓄積用容量素子１０３は、下層から順に、導電性のバリア膜１１４、容量下部電極１１５、高誘電率を有する酸化物膜１１６、容量上部電極１１７を積層した構造で構成されている。この酸化物膜１１６の主構成材料には、例えば酸化タンタルが用いられる。情報蓄積用容量素子１０３は絶縁膜１１５で覆われている。
【００４６】
また、別の実施例としては、第四の実施例のようなメモリＬＳＩと、第一、第二、第三の実施例のようなロジックＬＳＩを、同一基板上に搭載したシステムＬＳＩであってもよい。
【００４７】
また、これにより、前記上方蓄積用容量素子１０３を形成する際、縦溝を形成し、容量下部電極１１５を形成し、高誘電率膜（高誘電率を有する酸化物膜１１６）を形成し、容量上部電極１１７を形成し、前記高誘電膜或いは容量上部電極１１７を形成後に８５０℃以上９５０℃以下で高温熱処理して、性能の高い情報蓄積用容量素子１０３を形成することができる。
【００４８】
【発明の効果】
本発明によれば、信頼性の高い半導体装置を提供できる。また、歩留りの高い半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明における第一の実施例である半導体装置の主要部の断面図である。
【図２】本発明に係る、厚さ3 nmのコバルトシリサイド膜のコバルトがシリコン基板へ拡散する際の、コバルトの拡散係数について、基板表面が(001)結晶面の場合と(111)結晶面の場合を比較した図である。
【図３】本発明に係る、厚さ3 nmのニッケルシリサイド膜のニッケルがシリコン基板へ拡散する際の、ニッケルの拡散係数について、基板表面が(001)結晶面の場合と(111)結晶面の場合を比較した図である。
【図４】本発明に係る、厚さ3 nmの酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数について、基板表面が(001)結晶面の場合と(111)結晶面の場合を比較した図である。
【図５】本発明に係る、厚さ3 nmの酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数について、基板表面が(001)結晶面の場合と(111)結晶面の場合を比較した図である。
【図６】本発明に係る、厚さ3 nmの酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の低い領域について示した図である。
【図７】本発明に係る、厚さ3 nmの酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の高い領域について示した図である。
【図８】本発明に係る、厚さ3 nmの酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の低い領域について示した図である。
【図９】本発明に係る、厚さ3 nmの酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の高い領域について示した図である。
【図１０】本発明に係る、膜厚3 nmの酸化ジルコニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の低い領域について示した図である。
【図１１】本発明に係る、膜厚3 nmの酸化ジルコニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の高い領域について示した図である。
【図１２】本発明に係る、膜厚3 nmの酸化ハフニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の低い領域について示した図である。
【図１３】本発明に係る、膜厚3 nmの酸化ハフニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の高い領域について示した図である。
【図１４】本発明に係る、膜厚3 nmの酸化ジルコニウムの上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を示した図である。
【図１５】本発明に係る、膜厚3 nmの酸化ハフニウムの上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を示した図である。
【図１６】本発明における第二の実施例である半導体装置の主要部の断面図である。
【図１７】本発明における第三の実施例である半導体装置の主要部の断面図である。
【図１８】本発明における第四の実施例である半導体装置の主要部の断面図である。
【符号の説明】
１…シリコン基板、２、３、４、５…拡散層、６、６a、６b、７、７a、７b…ゲート絶縁膜、８、８a、８b、９、９a、９b…ゲート電極、１０…素子分離膜、１１、１２、１３、１８、２１、２４、２５…絶縁膜、１４…コンタクト用配線膜、１６ａ、１６ｂ、１９、２２ａ、２２ｂ…バリア隣接導電体膜、１５…プラグ、１７、２０、２３…主導電体膜、２６a、２６b、２７a、２７b…バリア膜、２８、２９…配線間隔、１０１…シリコン基板、１０２…トランジスタ、１０３…情報蓄積用容量素子、１０４…素子分離膜、１０５…ゲート電極、１０６…ゲート絶縁膜、１０７、１０８…拡散層、１０９…絶縁膜、１１０…プラグ、１１１…ビット線、１１２…絶縁膜、１１３、１１０…プラグ、１１４…導電性膜、１１５…容量下部電極、１１６…容量絶縁膜、１１７…容量上部電極、１１８…絶縁膜、１１９…コンタクト用配線膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device.
[0002]
[Prior art]
In recent years, with the high integration and miniaturization of semiconductor devices, it is desired to reduce the contact resistance of the portion where the metal wiring and the silicon substrate are connected for high-speed operation. Therefore, as a known technique for reducing contact resistance, a cobalt silicide film is formed on a diffusion layer (source / drain) on a silicon substrate or on a polycrystalline silicon electrode as disclosed in, for example, Japanese Patent Application Laid-Open No. 08-78357. Semiconductor devices have been proposed.
[0003]
[Problems to be solved by the invention]
However, the diffusion layer becomes shallow due to the miniaturization of the semiconductor device, and it is necessary to reduce the thickness of the cobalt silicide film. When the cobalt silicide film is thinned, for example, by high-temperature heat treatment in the memory capacitor formation process, cobalt atoms in the cobalt silicide film are diffused into the silicon substrate, and the thickness of the cobalt silicide film becomes partially extremely thin. The problem of resistance has become apparent. This problem becomes more serious when a high dielectric constant material such as tantalum oxide is used as a capacitor insulating film for high integration of memory capacitors.
[0004]
This is because when a high dielectric constant material such as tantalum oxide is used, heat treatment at a high temperature of about 700 ° C. or more is required to stabilize the dielectric characteristics, and diffusion is activated. Similar problems occur not only in cobalt silicide but also in nickel silicide. That is, when the nickel silicide film is thinned, the nickel atoms in the nickel silicide film are diffused into the silicon substrate by the heat treatment, and the thickness of the nickel silicide film is partially reduced to increase the resistance.
[0005]
As another problem associated with the miniaturization of semiconductor devices, it is required to reduce the thickness of a gate insulating film made of silicon oxide to 2 nm or less. When the thickness of the insulating film becomes so thin, the tunnel current becomes so large that it cannot be ignored. For this reason, it is considered to increase the physical film thickness while maintaining the dielectric characteristics by using an insulator material having a dielectric constant higher than that of silicon oxide as the gate insulating film. Zirconium oxide and hafnium oxide are considered as candidates for the high dielectric constant material. However, zirconium oxide and hafnium oxide are, for example, 1999 IEEE (The Institute of Electrical and Electronics Engineers) International Electron Devices Meeting Lecture Collection (Lecture No. 6.1 from page 99 to 133 and Lecture No. 6.4 from page 145 to 148). As described above, a reactive compound having a film thickness of about 1.5 nm to 2.5 nm is formed at the interface with the silicon substrate. This reactive compound is formed by diffusing oxygen from zirconium oxide or hafnium oxide and diffusing into the silicon substrate, which means that oxygen vacancies can be formed in zirconium oxide or hafnium oxide. This oxygen deficiency causes the characteristics to deteriorate. In addition, oxygen may be diffused from the gate insulating film containing zirconium oxide or hafnium oxide as the main constituent material to the gate electrode to cause oxygen vacancies, which also causes deterioration of characteristics.
[0006]
Accordingly, a first object of the present invention is to provide a highly reliable semiconductor device. A second object of the present invention is to provide a semiconductor device with a high yield.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the inventors have conducted extensive research to obtain means for making it difficult for cobalt atoms to diffuse from a conductive film containing cobalt silicide as a main constituent element to a silicon substrate. It has been found that it is effective to use a silicon substrate having a (111) crystal face instead of a silicon substrate having a (001) crystal face used in the device. In addition, the inventors have conducted intensive research to obtain a means for making it difficult for cobalt atoms to diffuse from a conductive film having nickel silicide as a main constituent element to a silicon substrate. It has been found that it is effective to use a silicon substrate having a (111) crystal plane instead of a plane silicon substrate. Furthermore, as a result of earnest research to obtain a means to make it difficult for oxygen to diffuse from an insulating film composed mainly of zirconium oxide or hafnium oxide, the surface used in ordinary semiconductor devices has a (001) crystal. It has been found that it is effective to use a silicon substrate having a (111) crystal plane instead of a plane silicon substrate. Further, it has been found that it is effective to add hafnium or titanium to zirconium oxide and to add titanium to hafnium oxide to further prevent oxygen diffusion. Further, the inventors have found that an electrode material in which oxygen hardly diffuses at an interface with an insulating film containing zirconium oxide or hafnium oxide as a main constituent element is cobalt silicide and silicon. The (100) crystal plane and the (010) crystal plane are equivalent to the (001) crystal plane. The reason why the (001) crystal plane has been used instead of the (111) crystal plane is that it is difficult to form a high-quality silicon oxide film on the (111) plane. However, when forming an insulating film mainly composed of zirconium oxide or hafnium oxide instead of the silicon oxide film, such a problem does not occur because it can be easily formed on the (111) plane.
[0008]
Therefore, the problems of the present invention are solved by, for example, a semiconductor device having the following configuration.
[0009]
(1) The main constituent material is a silicon substrate, a gate insulating film formed on one main surface side of the silicon substrate, a gate electrode film formed on the gate insulating film, and cobalt silicide or nickel silicide. And a wiring film, wherein the one main surface is formed to be a (111) crystal plane of the substrate.
[0010]
That the one principal surface is formed to be the (111) crystal plane of the substrate can be, for example, that the one principal surface is parallel to the (111) crystal plane of silicon.
[0011]
Alternatively, in the semiconductor device, the main constituent material of the gate insulating film is zirconium oxide.
[0012]
Alternatively, in the semiconductor device, the main constituent material of the gate electrode film is cobalt silicide or silicon.
[0013]
Alternatively, in the above semiconductor device, the gate insulating film contains hafnium at a concentration of 0.01 at.% To 15 at.%.
[0014]
Alternatively, in the semiconductor device, the gate insulating film contains titanium at a concentration of 0.005 at.% To 15 at.%.
[0015]
(2) The main constituent material is a silicon substrate, a gate insulating film formed on one main surface side of the silicon substrate, a gate electrode film formed on the gate insulating film, and cobalt silicide or nickel silicide. And a wiring film, wherein the main constituent material of the gate insulating film is hafnium oxide, and the one main surface is formed to be a (111) crystal plane of silicon.
[0016]
Alternatively, in the semiconductor device, the main constituent material of the gate electrode film is cobalt silicide or silicon.
[0017]
Alternatively, in the semiconductor device, the gate insulating film contains titanium at a concentration of 0.02 at.% Or more and 8 at.% Or less.
[0018]
(3) The main constituent material is a silicon substrate, a gate insulating film formed on one main surface side of the silicon substrate, a gate electrode film formed on the gate insulating film, and cobalt silicide or nickel silicide. A wiring film and a memory capacitor having a high dielectric constant material as a capacitor insulating film are provided, the main constituent material of the gate insulating film is zirconium oxide, and the one main surface is parallel to the (111) crystal plane of silicon. It is characterized by.
[0019]
(4) The main constituent material is a silicon substrate, a gate insulating film formed on one main surface side of the silicon substrate, a gate electrode film formed on the gate insulating film, and cobalt silicide or nickel silicide. A wiring capacitor and a memory capacitor having a high dielectric constant material as a capacitor insulating film are provided, the main constituent material of the gate insulating film is hafnium oxide, and the one main surface is parallel to the (111) crystal plane of silicon. It is characterized by.
[0020]
(5) A silicon substrate, a gate insulating film formed on one main surface side of the silicon substrate, a gate electrode film formed on the gate insulating film, and a position above the gate electrode. A wiring layer formed; a diffusion layer containing an additive element formed on the silicon substrate corresponding to the gate electrode; and a contact hole formed between the diffusion layer and the wiring layer. The contact hole has a wiring film mainly composed of cobalt silicide or nickel silicide formed on the diffusion layer, and a conductive film formed on the wiring film, and the gate insulating film Is characterized in that zirconium oxide or hafnium oxide is the main constituent material, and the one main surface is formed to be the (111) crystal plane of the substrate.
[0021]
Alternatively, a semiconductor substrate, a gate insulating film formed on one main surface side of the semiconductor substrate, a gate electrode film formed on the gate insulating film, a diffusion layer containing an additive element, and the gate electrode film A wiring layer formed in an upper layer, and a contact hole formed between the diffusion layer and the wiring layer, wherein the contact hole is cobalt silicide formed on the diffusion layer or A wiring film comprising nickel silicide as a main constituent material and a conductive film formed on the wiring film, wherein the one main surface is formed to be a (111) crystal plane of the substrate; Features.
[0022]
Or a semiconductor substrate, a gate insulating film formed on one main surface side of the semiconductor substrate, a gate electrode film formed on the gate insulating film, a contact hole, and a layer above the gate electrode. A wiring layer formed on the contact hole, the contact hole comprising: a wiring film comprising cobalt silicide or nickel silicide as a main constituent element; and a conductive film formed on the wiring film. And the one principal plane is parallel to a (111) crystal plane of silicon.
[0023]
Alternatively, in addition to the semiconductor device described above, a first layer whose main constituent material is silicon oxide, zirconia silicate, or hafnium silicate, and a main constituent material that is zirconium oxide or hafnium oxide on the first layer may be used. And a gate insulating film having two layers.
[0024]
Alternatively, in addition to the above semiconductor device, a first layer whose main constituent material is cobalt silicide or silicon and a second layer whose main constituent material is tungsten or molybdenum are provided on the first layer. The semiconductor device is characterized in that the one principal surface is parallel to a (111) crystal plane of silicon. Alternatively, a third layer mainly composed of titanium nitride or tungsten nitride can be provided between the first layer and the second layer.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the examples shown in the drawings.
First, FIG. 1 shows a cross-sectional structure of the main part of the semiconductor device according to the first embodiment of the present invention. In the semiconductor device of this embodiment, as shown in FIG. 1, diffusion layers 2, 3, 4, and 5 in which additive elements such as arsenic, phosphorus, boron, and antimony are diffused are formed on a silicon substrate 1. The gate insulating films 6 and 7 and the gate electrodes 8 and 9 are formed thereon to form a MOS transistor. For the gate insulating films 6 and 7, zirconium oxide or hafnium oxide is used as a main constituent material in order to satisfy the demand for miniaturization and high functionality. For the insulating film having a high dielectric material typified by these materials, for example, a material having a dielectric constant of 10 or more is used.
[0026]
The gate insulating films 6 and 7 are formed using, for example, chemical vapor deposition or sputtering. In order to prevent oxygen from diffusing into the silicon substrate 1 and the gate electrodes 8 and 9 during the heat treatment, a substrate having a (111) crystal plane is used as the silicon substrate 1. When zirconium oxide is used as the main constituent material of the gate insulating films 6 and 7, it is more preferable to contain hafnium or titanium as an additive element of the gate insulating films 6 and 7. Further, when zirconium oxide is used as the main constituent material of the gate insulating films 6 and 7, it is more preferable to contain titanium as an additive element of the gate insulating films 6 and 7. As the main constituent material of the gate electrodes 8 and 9, it is more preferable to use cobalt silicide or silicon as a material in which oxygen is difficult to diffuse from the gate insulating films 6 and 7 during heat treatment. The gate electrodes 8 and 9 are formed using, for example, chemical vapor deposition or sputtering. These MOS transistors are isolated by an element isolation film 10 made of, for example, a silicon oxide film. Insulating films 11 and 12 made of, for example, a silicon oxide film are formed on the top and side walls of the gate electrodes 8 and 9.
[0027]
On the entire upper surface of the MOS transistor, for example, an insulation made of a BPSG (Boron-Doped Phospho Silicate Glass) film, an SOG (Spin On Glass) film, or a silicon oxide film or a nitride film formed by chemical vapor deposition or sputtering. A film 13 is formed. In the contact hole formed in the insulating film 13, a contact wiring film 14 made of cobalt silicide or nickel silicide and a plug 15 are formed and connected to the diffusion layers 2, 3, 4, and 5. Since the substrate having a (111) crystal plane is used as the silicon substrate 1, the structure is such that cobalt atoms and nickel atoms hardly diffuse from the contact wiring film 14 into the silicon substrate 1. Through the plug 15, the first laminated wiring composed of the main conductive film 17 covered with the adjacent conductive films 16a and 16b for preventing diffusion is connected. A conductive film is deposited on the plug 15 on the wiring film 14. For example, it can be a film containing tungsten as a main constituent material. Alternatively, a titanium nitride film or the like may be further formed on the outside thereof. In this laminated wiring, for example, after the adjacent conductor film 16a is formed by sputtering or the like, the main conductor film 17 is formed by sputtering or the like, and the adjacent conductor film 16b is formed thereon by sputtering or the like. Then, it is obtained by making a wiring pattern by etching.
[0028]
On the first laminated wiring, a plug made of a main conductive film 20 covered with an adjacent conductive film 19 is formed in a contact hole formed in the insulating film 21 and connected to the laminated wiring. Through this plug, the second laminated wiring composed of the main conductor film 23 covered with the adjacent conductor films 22a and 22b is connected. In the second laminated wiring, for example, the adjacent conductor film 22a is formed by sputtering or the like, then the main conductor film 23 is formed by sputtering or the like, and the adjacent conductor film 22b is formed thereon by sputtering or the like. Then, a wiring pattern is formed by etching or the like.
[0029]
The diffusion suppressing effect in the present embodiment will be described below. In order to explain the effect of the present embodiment in detail, an example of analysis by molecular dynamics simulation is shown. Molecular dynamics simulation works for each atom through the interatomic potential, as described, for example, on pages 4864 to 4878 of Journal of Applied Physics, Volume 54 (published in 1983). In this method, the position of each atom at each time is calculated by calculating a force and solving Newton's equation of motion based on this force.
[0030]
In this example, the following relationship could be obtained by calculating the interaction between different elements by incorporating charge transfer into the molecular dynamics method.
[0031]
The main effect of the present embodiment is that a contact is obtained by using a silicon substrate having a (111) crystal face instead of a silicon substrate having a (001) crystal face, which is used in a normal semiconductor device. Cobalt atoms and nickel atoms are difficult to diffuse from the wiring film 14 to the silicon substrate 1. Further, oxygen diffusion from the gate insulating films 6 and 7 to the silicon substrate is suppressed. Further, by adding an additive element to the gate insulating films 6 and 7, diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed. Furthermore, another effect of the present embodiment is that the diffusion of oxygen from the gate insulating films 6 and 7 to the gate electrode is suppressed by containing an additive element. Therefore, the effect of this embodiment can be analyzed by calculating the diffusion coefficient of cobalt, nickel, and oxygen. The method of calculating the diffusion coefficient by molecular dynamics simulation is described, for example, from page 5363 to page 5371 of Volume 29 (issued in 1984) of Physical Review B.
[0032]
First, a structure in which a 3 nm thick cobalt silicide film is formed on a 10 nm thick silicon substrate with a (001) surface and a 10 nm thick silicon substrate with a (111) surface. An example of the calculation using a structure in which a cobalt silicide film having a thickness of 3 nm is formed as an analytical model is shown in FIG. 1 to show the effect of this embodiment using a silicon substrate whose surface is a (111) crystal plane. FIG. 2 shows the result of calculating the ratio of the diffusion coefficient D of cobalt when cobalt in the cobalt silicide film diffuses into the silicon substrate. In FIG. 2, the diffusion coefficient when using a silicon substrate with a (001) surface is D _R And the ratio with this. As can be seen from this figure, when a silicon substrate with a (111) surface is used, the diffusion coefficient is less than 1/100 that of a silicon substrate with a (001) surface. The effect of suppressing the diffusion of is shown. Therefore, it can be understood that the diffusion of cobalt from the cobalt silicide film to the silicon substrate is suppressed, and it is difficult to increase the resistance.
[0033]
Next, a structure in which a 3 nm thick nickel silicide film is formed on a 10 nm thick silicon substrate with a (001) surface and a 10 nm thick silicon substrate with a (111) surface. By showing a calculation example using a structure in which a nickel silicide film with a thickness of 3 nm is formed as an analytical model, the effect of this embodiment using a silicon substrate whose surface is a (111) crystal plane is shown. . FIG. 3 shows the result of calculating the ratio of the diffusion coefficient D of nickel when nickel in the nickel silicide film diffuses into the silicon substrate. In FIG. 3, the diffusion coefficient when a silicon substrate having a (001) surface is used is D _R And the ratio with this. As can be seen from this figure, when a silicon substrate with a (111) surface is used, the diffusion coefficient is less than 1/100 that of a silicon substrate with a (001) surface. The effect of suppressing the diffusion of is shown. Therefore, it can be understood that the diffusion of nickel from the nickel silicide film to the silicon substrate is suppressed and it is difficult to increase the resistance.
[0034]
Next, a structure in which a 3 nm thick gate insulating film is formed on a 10 nm thick silicon substrate with a (001) surface and a 10 nm thick silicon substrate with a (111) surface. By showing a calculation example using a structure in which a gate insulating film with a thickness of 3 nm is formed as an analytical model, the effect of this embodiment using a silicon substrate whose surface is a (111) crystal plane is shown. . FIG. 4 shows the result of calculating the ratio of the diffusion coefficient D of oxygen when oxygen in the zirconium oxide film (gate insulating film) diffuses into the silicon substrate at 300 ° C. In FIG. 4, the diffusion coefficient when a silicon substrate having a (001) surface is used as D _R And the ratio with this. As can be seen from this figure, when a silicon substrate having a (111) surface is used, the diffusion coefficient is less than 1/100 that of a silicon substrate having a (001) surface. The effect of suppressing the diffusion of is shown. Therefore, it is understood that oxygen diffusion from the gate insulating film to the silicon substrate is suppressed, and oxygen vacancies are hardly formed in zirconium oxide. FIG. 5 shows a similar calculation result when hafnium oxide is used instead of zirconium oxide as the gate insulating film. As in the case of FIG. 4, the diffusion coefficient when a silicon substrate having a (001) surface is used is D _R And the ratio with this. As can be seen from the figure, when a silicon substrate with a (111) surface is used, the diffusion coefficient is less than 1/1000 that of a silicon substrate with a (001) surface. The effect of suppressing diffusion is shown. Accordingly, it is understood that oxygen diffusion from the gate insulating film to the silicon substrate is suppressed, and oxygen vacancies are hardly generated in hafnium oxide.
[0035]
Next, by showing a calculation example using a structure in which a 3 nm-thick gate insulating film is formed on a 10 nm-thick silicon substrate having a (111) surface as an analysis model, The effect of an additive element is shown. FIGS. 6 and 7 show the results of calculating the ratio of the diffusion coefficient D of oxygen when oxygen in the zirconium oxide film (gate insulating film) diffuses into the silicon substrate at 300 ° C. FIG. D ₀ Is the diffusion coefficient of oxygen when no additive element is included, and FIG. ₀ This is a result showing the dependence on the concentration of the additive in the low concentration region. Figure 7 shows D / D ₀ This is a result showing the dependency of the concentration of the additive on the high concentration region. From FIG. 6, it can be seen that when hafnium is added to the zirconium oxide film in an amount of 0.04 at.% Or more, a remarkable effect is obtained that the diffusion coefficient is reduced to about 1/13 of that in the case of no addition.
[0036]
It can also be seen that when titanium is added to the zirconium oxide film in an amount of 0.02 at.% Or more, a remarkable effect is obtained that the diffusion coefficient is reduced to about 1/11 of that in the case of no addition. FIG. 7 shows that these effects are weakened when the hafnium addition concentration is 12 at.% Or more. It can also be seen that the effect is weakened when the addition concentration of titanium is 8 at.% Or more. Therefore, by adding hafnium at a concentration of 0.04 at.% Or more and 12 at.% Or less to a film containing zirconium oxide as a main constituent element, or by adding titanium at a concentration of 0.02 at.% Or more and 8 at.% Or less, Oxygen diffusion can be reduced. The above effects can be similarly shown even if the calculation conditions such as the film thickness and temperature are changed. The D / D is added by adding at least titanium at a concentration of 0.005 at.% To 15 at.% And adding hafnium at a concentration of 0.01 at.% To 15 at.%. ₀ Can be reduced as compared with the case of not adding.
[0037]
FIGS. 8 and 9 show the results of calculating the ratio of the diffusion coefficient D of oxygen when oxygen in the hafnium oxide film (gate insulating film) diffuses into the silicon substrate in the same analysis model as in FIGS. . D ₀ Is the diffusion coefficient of oxygen when no additive element is included. ₀ This is a result showing the dependence on the concentration of the additive in the low concentration region. Figure 9 shows D / D ₀ This is a result showing the dependency of the concentration of the additive on the high concentration region. FIG. 8 shows that when 0.03 at.% Or more of titanium is added to the hafnium oxide film, a remarkable effect is obtained that the diffusion coefficient is reduced to about one-third of that in the case of no addition. FIG. 9 shows that this effect is weakened when the addition concentration of titanium is 10 at.% Or more. Therefore, the diffusion of oxygen can be reduced by adding titanium to the film containing hafnium oxide as a main constituent element at a concentration of 0.03 at.% Or more and 10 at.% Or less. The above effects can be similarly shown even if the calculation conditions such as the film thickness and temperature are changed. Or, by adding titanium at a concentration of 0.015 at.% Or more and 14 at. ₀ Can be reduced.
[0038]
Next, as another effect of this embodiment, a molecular dynamic analysis example shows that oxygen diffusion from the gate insulating film to the gate electrode is suppressed by the additive element. Here, an example is shown in which the diffusion coefficient of oxygen at 300 ° C. is calculated using a structure in which an electrode film having a thickness of 3 nm is formed on a gate insulating film having a thickness of 3 nm as an analysis model. FIGS. 10 and 11 show an example of the result of using zirconium oxide as the gate insulating film and using a cobalt silicide film and a silicon film as the electrodes. D ₀ Is the diffusion coefficient of oxygen when no additive element is included, and FIG. ₀ This is a result showing the dependence on the concentration of the additive in the low concentration region. Figure 11 shows D / D ₀ This is a result showing the dependency of the concentration of the additive on the high concentration region. From FIG. 10, as in FIG. 6, when hafnium is added to the zirconium oxide film in an amount of 0.04 at.% Or more, the diffusion coefficient is reduced to about one-third or less of the value without addition. It turns out that it is obtained. It can also be seen that when titanium is added to the zirconium oxide film in an amount of 0.02 at.% Or more, a remarkable effect is obtained in that the diffusion coefficient is reduced to about one-twelfth or less of the value without addition. From FIG. 11, it can be seen that, as in the case of FIG. 7, these effects are weakened when the hafnium addition concentration is 12 at.% Or more. It can also be seen that the effect is weakened when the addition concentration of titanium is 8 at.% Or more. Therefore, by adding hafnium at a concentration of 0.04 at.% Or more and 12 at.% Or less to a film containing zirconium oxide as a main constituent element, or by adding titanium at a concentration of 0.02 at.% Or more and 8 at.% Or less, Oxygen diffusion can be reduced. The above effects can be similarly shown even if the calculation conditions such as the film thickness and temperature are changed.
[0039]
FIG. 12 and FIG. 13 show results of using the same analysis model using hafnium oxide as the gate insulating film and using a cobalt silicide film and a silicon film as the electrodes. D ₀ Is the diffusion coefficient of oxygen when no additive element is included, and FIG. ₀ This is a result showing the dependence on the concentration of the additive in the low concentration region. FIG. 13 shows D / D ₀ This is a result showing the dependency of the concentration of the additive on the high concentration region. From FIG. 12, as in FIG. 8, when titanium is added to the hafnium oxide film in an amount of 0.03 at.% Or more, the diffusion coefficient is reduced to about one-third or less of the value without addition. It turns out that it is obtained. From FIG. 13, it can be seen that, similar to the case of FIG. 9, these effects are weakened when the addition concentration of titanium is 10 at.% Or more. Therefore, the diffusion of oxygen can be reduced by adding titanium to the film containing hafnium oxide as a main constituent element at a concentration of 0.03 at.% Or more and 10 at.% Or less. The above effects can be similarly shown even if the calculation conditions such as the film thickness and temperature are changed.
[0040]
In the above calculation example, the cobalt silicide film and the silicon film are used as the electrodes, but the same effect can be obtained even if other materials are used. However, the fact that cobalt silicide and silicon are more preferable as electrode materials will be explained from the following calculation example. FIG. 14 and FIG. 14 show the results of calculating the diffusion coefficient of oxygen for various electrode materials using the structure in which an electrode film having a thickness of 3 nm is formed on a gate insulating film having a thickness of 3 nm as an analysis model. As shown in FIG. These are oxygen diffusion coefficients at 300 ° C. when no additive element is included. FIG. 14 shows the results when the gate insulating film is a zirconium oxide film, and FIG. 15 shows the results when the gate insulating film is a hafnium oxide film. is there. 14 and 15, it can be seen that the diffusion coefficient using cobalt silicide and silicon as the electrode material is remarkably small as compared with the case where other electrode materials are used. Therefore, it is more preferable to use cobalt silicide and silicon as electrode materials in terms of reducing oxygen diffusion.
[0041]
Next, FIG. 16 shows a cross-sectional structure of the main part of the semiconductor device according to the second embodiment of the present invention. The main difference between the second embodiment and the first embodiment is that the gate insulating film has a two-layer structure including the first gate insulating films 6a and 7a and the second gate insulating films 6b and 7b. is there. In the second gate insulating films 6b and 7b, zirconium oxide or hafnium oxide is used as a main constituent material in order to satisfy the demand for miniaturization and high functionality. For the first gate insulating films 6a and 7a, for example, a film mainly composed of silicon oxide, zirconia silicate, or hafnium silicate is used. Thereby, the effect of improving the thermal stability of the second gate insulating films 6b and 7b can be obtained. Further, although not shown in the drawing, the gate insulating film may have a structure of three or more layers.
[0042]
FIG. 17 shows a cross-sectional structure of the main part of the semiconductor device according to the third embodiment of the present invention. The main difference between the third embodiment and the second embodiment is that the gate electrode film has a two-layer structure including the first gate electrode films 8a and 9a and the second gate electrode films 8b and 9b. is there. As the main constituent material of the first gate electrode films 8a and 9a, it is more preferable to use cobalt silicide or silicon as a material that hardly causes oxygen diffusion. For the second gate electrode films 8b and 9b, it is more preferable to use a film whose main constituent material is a metal such as tungsten or molybdenum to reduce the electrical resistance of the entire gate electrode. In this case, although not shown in the drawing, another conductive film may be provided between the first gate electrode films 8a and 9a and the second gate electrode films 8b and 9b. As the conductive film, for example, a film having an effect of preventing mutual diffusion between the first gate electrode films 8a and 9a and the second gate electrode films 8b and 9b, such as a TiN film and a WN film, is used. preferable.
[0043]
FIG. 18 shows a cross-sectional structure of the memory cell in the semiconductor device according to the fourth embodiment of the present invention. The main differences of the fourth embodiment from the first, second, and third embodiments are that the conductive barrier film 114, the capacitor lower electrode 115, the oxide film 116 having a high dielectric constant or ferroelectricity, Capacitance element for information storage composed of a structure in which a capacitor upper electrode 117 is laminated 103 It is a point which has. It is known that the oxide film 116 having a high dielectric constant or ferroelectricity does not exhibit good characteristics unless it is subjected to heat treatment, and heat treatment at about 600 ° C. or higher, more preferably about 700 ° C. or higher, in the manufacturing process. Heat treatment is required. During this heat treatment, cobalt and nickel are easily diffused from the contact wiring film 119 to the silicon substrate 101, and oxygen is easily diffused from the gate insulating film 106 to the silicon substrate 101. Therefore, a high dielectric constant or ferroelectricity is achieved. In the case of a semiconductor memory using an oxide film, it is highly necessary to further suppress these diffusions.
[0044]
The main configuration of the semiconductor device of this embodiment will be described below. As shown in FIG. 16, the semiconductor device of this embodiment is a MOS (Metal Oxide Semiconductor) type transistor formed in the active region of the main surface of the silicon substrate 101. 102 And an information storage capacitive element 3 disposed thereon. The insulating film 112 is a film for element isolation. MOS transistor of memory cell 102 Consists of a gate electrode film 105, a gate insulating film 106 and a diffusion layer 107. For the gate insulating film 106, zirconium oxide or hafnium oxide is used as a main constituent material in order to satisfy the demand for miniaturization and high functionality. The gate insulating film 106 is formed using, for example, chemical vapor deposition or sputtering. When zirconium oxide is used as the main constituent material of the gate insulating film so that oxygen hardly diffuses into the silicon substrate or the gate electrode during the heat treatment, hafnium or titanium is added as an additive element of the gate insulating film. It is more preferable to contain. In addition, when zirconium oxide is used as the main constituent material of the gate insulating film, it is more preferable to contain titanium as an additive element of the gate insulating film. The gate insulating film may have a structure of two or more layers as in the second and third embodiments, for example. As the main constituent material of the gate electrode film 105, it is more preferable to use cobalt silicide or silicon as a material that hardly causes oxygen diffusion. The gate electrode may have a structure of two or more layers as in the third embodiment, for example. The gate electrode film 105 is formed using, for example, chemical vapor deposition or sputtering. An insulating film 9 made of, for example, a silicon oxide film is formed on the top and side walls of the gate electrode film 105.
[0045]
A bit line 111 is connected to one diffusion layer 107 of the memory cell selection MOS transistor via a plug 110. Over the entire upper surface of the MOS transistor, an insulation made of, for example, a BPSG (Boron-doped Phospho Silicate Glass) film, SOG (Spin On Glass) film, or a silicon oxide film or a nitride film formed by chemical vapor deposition or sputtering. A film 112 is formed. An information storage capacitor is formed on the insulating film 112 covering the MOS transistor. 103 Is formed. Capacitance element for information storage 103 Is connected to the other diffusion layer 108 of the memory cell selection MOS transistor via a contact wiring film 119 made of, for example, cobalt silicide or nickel silicide as a main constituent material and a plug 113 made of polycrystalline silicon. Capacitance element for information storage 103 The electrode has a structure in which a conductive barrier film 114, a capacitor lower electrode 115, an oxide film 116 having a high dielectric constant, and a capacitor upper electrode 117 are stacked in this order from the lower layer. For example, tantalum oxide is used as the main constituent material of the oxide film 116. Capacitance element for information storage 103 Is covered with an insulating film 115.
[0046]
Another embodiment is a system LSI in which a memory LSI as in the fourth embodiment and a logic LSI as in the first, second, and third embodiments are mounted on the same substrate. Also good.
[0047]
In addition, thereby, the upper storage capacitor element 103 Is formed, a vertical groove is formed, a capacitor lower electrode 115 is formed, a high dielectric constant film (oxide film 116 having a high dielectric constant) is formed, a capacitor upper electrode 117 is formed, and the high dielectric film is formed. Alternatively, a high-performance information storage capacitor 103 can be formed by performing high-temperature heat treatment at 850 ° C. or more and 950 ° C. or less after forming the capacitor upper electrode 117.
[0048]
【The invention's effect】
According to the present invention, a highly reliable semiconductor device can be provided. In addition, a semiconductor device with high yield can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a main part of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 shows the diffusion coefficient of cobalt when cobalt of a 3 nm-thick cobalt silicide film diffuses into a silicon substrate according to the present invention when the substrate surface is a (001) crystal plane and a (111) crystal plane. It is the figure which compared the case of these.
FIG. 3 shows the diffusion coefficient of nickel when a nickel silicide film having a thickness of 3 nm is diffused into a silicon substrate according to the present invention when the substrate surface is a (001) crystal plane and a (111) crystal plane. It is the figure which compared the case of these.
FIG. 4 shows the diffusion coefficient of oxygen at 300 ° C. when oxygen of a 3 nm-thickness zirconium oxide film according to the present invention diffuses into a silicon substrate when the substrate surface is a (001) crystal plane; 111) It is the figure which compared the case of a crystal plane.
FIG. 5 shows the diffusion coefficient of oxygen at 300 ° C. when oxygen of a 3 nm-thick hafnium oxide film diffuses into a silicon substrate according to the present invention when the substrate surface is a (001) crystal plane; 111) It is the figure which compared the case of a crystal plane.
FIG. 6 is a diagram showing an oxygen diffusion coefficient at 300 ° C. in a region with a low additive concentration when oxygen in a zirconium oxide film having a thickness of 3 nm diffuses into a silicon substrate according to the present invention.
FIG. 7 is a view showing a diffusion coefficient of oxygen at 300 ° C. in a region having a high additive concentration when oxygen in a zirconium oxide film having a thickness of 3 nm diffuses into a silicon substrate according to the present invention.
FIG. 8 is a diagram showing an oxygen diffusion coefficient at 300 ° C. in a region with a low additive concentration when oxygen in a hafnium oxide film having a thickness of 3 nm diffuses into a silicon substrate according to the present invention.
FIG. 9 is a diagram showing a diffusion coefficient of oxygen at 300 ° C. in a region having a high addition concentration when oxygen of a hafnium oxide film having a thickness of 3 nm diffuses into a silicon substrate according to the present invention.
FIG. 10 shows a structure in which an electrode film with a thickness of 3 nm is formed on a zirconium oxide film with a thickness of 3 nm according to the present invention as an analysis model, and the diffusion coefficient of oxygen at 300 ° C. It is the figure shown about the low area | region.
FIG. 11 shows a structure in which an electrode film with a thickness of 3 nm is formed on a zirconium oxide film with a thickness of 3 nm according to the present invention as an analysis model, and the diffusion coefficient of oxygen at 300 ° C. It is the figure shown about the high area | region.
FIG. 12 is a graph showing a structure in which an electrode film having a thickness of 3 nm is formed on a hafnium oxide film having a thickness of 3 nm according to the present invention. It is the figure shown about the low area | region.
FIG. 13 shows a structure in which an electrode film having a thickness of 3 nm is formed on a hafnium oxide film having a thickness of 3 nm according to the present invention as an analysis model. It is the figure shown about the high area | region.
FIG. 14 shows a structure in which an electrode film having a thickness of 3 nm is formed on zirconium oxide having a thickness of 3 nm according to the present invention as an analysis model, and oxygen diffusion coefficients for various electrode materials are shown. FIG.
FIG. 15 shows a structure in which an electrode film having a thickness of 3 nm is formed on hafnium oxide having a thickness of 3 nm according to the present invention as an analysis model, and oxygen diffusion coefficients for various electrode materials are calculated. FIG.
FIG. 16 is a cross-sectional view of a main part of a semiconductor device according to a second embodiment of the present invention.
FIG. 17 is a cross-sectional view of a main part of a semiconductor device according to a third embodiment of the present invention.
FIG. 18 is a cross-sectional view of a main part of a semiconductor device according to a fourth embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 2, 3, 4, 5 ... Diffusion layer, 6, 6a, 6b, 7, 7a, 7b ... Gate insulating film, 8, 8a, 8b, 9, 9a, 9b ... Gate electrode, 10 ... Element Separation film 11, 12, 13, 18, 21, 24, 25 ... insulating film, 14 ... contact wiring film, 16a, 16b, 19, 22a, 22b ... barrier adjacent conductor film, 15 ... plug, 17, 20 , 23 ... main conductor film, 26a, 26b, 27a, 27b ... barrier film, 28, 29 ... wiring interval, 101 ... silicon substrate, 102 ... transistor, 103 DESCRIPTION OF SYMBOLS ... Information storage capacitive element, 104 ... element isolation film, 105 ... gate electrode, 106 ... gate insulating film, 107, 108 ... diffusion layer, 109 ... insulating film, 110 ... plug, 111 ... bit line, 112 ... insulating film, 113, 110 ... plug, 114 ... conductive film, 115 ... capacitive lower electrode, 116 ... capacitive insulating film, 117 ... capacitive upper electrode, 118 ... insulating film, 119 ... wiring film for contacts.

Claims

Formed on a silicon substrate, a gate insulating film formed on one main surface of the silicon substrate, a gate electrode film formed on the gate insulating film, and a source / drain provided on the one main surface. A wiring film having cobalt silicide or nickel silicide as a main constituent material, wherein the one main surface is formed to be a (111) crystal plane of the substrate, and the main constituent material of the gate insulating film is zirconium oxide. wherein a said gate insulating film at a concentration of less than 0.01 at.% or more 15 at.% of hafnium.

Formed on a silicon substrate, a gate insulating film formed on one main surface of the silicon substrate, a gate electrode film formed on the gate insulating film, and a source / drain provided on the one main surface. A wiring film having cobalt silicide or nickel silicide as a main constituent material, wherein the one main surface is formed to be a (111) crystal plane of the substrate, and the main constituent material of the gate insulating film is zirconium oxide. The semiconductor device, wherein the gate insulating film contains titanium in a concentration of 0.005 at.% To 15 at.%.

Formed on a silicon substrate, a gate insulating film formed on one main surface of the silicon substrate, a gate electrode film formed on the gate insulating film, and a source / drain provided on the one main surface. A wiring film having cobalt silicide or nickel silicide as a main constituent material, wherein the main constituent material of the gate insulating film is hafnium oxide, and the one main surface is formed to be a (111) crystal plane of silicon. A semiconductor device characterized by comprising:

3. The semiconductor device according to claim 2 , wherein the gate insulating film contains titanium at a concentration of 0.02 at.% Or more and 8 at.% Or less.

The semiconductor device according to any one of claims 1 to 4, wherein a main component material of the gate electrode film is cobalt silicide or silicon.