JP4451279B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4451279B2 JP4451279B2 JP2004319078A JP2004319078A JP4451279B2 JP 4451279 B2 JP4451279 B2 JP 4451279B2 JP 2004319078 A JP2004319078 A JP 2004319078A JP 2004319078 A JP2004319078 A JP 2004319078A JP 4451279 B2 JP4451279 B2 JP 4451279B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate insulating
- silicon
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 98
- 229910052710 silicon Inorganic materials 0.000 claims description 96
- 239000010703 silicon Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 65
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 47
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 47
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 36
- 239000000470 constituent Substances 0.000 claims description 36
- 239000010936 titanium Substances 0.000 claims description 36
- 229910052719 titanium Inorganic materials 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 18
- 239000010941 cobalt Substances 0.000 claims description 15
- 229910017052 cobalt Inorganic materials 0.000 claims description 15
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical group [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000012528 membrane Substances 0.000 claims 2
- 239000010408 film Substances 0.000 description 252
- 238000009792 diffusion process Methods 0.000 description 81
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 75
- 229910052760 oxygen Inorganic materials 0.000 description 75
- 239000001301 oxygen Substances 0.000 description 75
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 48
- 229910001928 zirconium oxide Inorganic materials 0.000 description 48
- 230000000694 effects Effects 0.000 description 36
- 239000000654 additive Substances 0.000 description 21
- 230000000996 additive effect Effects 0.000 description 21
- 239000004020 conductor Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 229910052735 hafnium Inorganic materials 0.000 description 14
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 6
- 238000000329 molecular dynamics simulation Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000005621 ferroelectricity Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003970 interatomic potential Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、高誘電率材料を用いた半導体装置に関する。 The present invention relates to a semiconductor device using a high dielectric constant material.
近年、半導体装置の微細化にともない、トランジスタにおけるゲートの長さは０．１５μｍ、ゲート絶縁膜の膜厚は、ＳｉＯ２を用いた場合、２ｎｍ以下にまで薄くすることが要求されている。絶縁膜の厚さが、２ｎｍ以下まで薄くなると、トンネル電流が無視できないほど大きくなる。 In recent years, with the miniaturization of semiconductor devices, the gate length of a transistor is required to be 0.15 μm and the thickness of a gate insulating film is reduced to 2 nm or less when SiO 2 is used. When the thickness of the insulating film is reduced to 2 nm or less, the tunnel current becomes so large that it cannot be ignored.
このため、ＳｉＯ２より誘電率の高い絶縁体材料を用いることにより、誘電特性を良好に保ちつつ、物理的膜厚を厚くすることが考えられている。これを満足する高誘電率材料の候補としては、例えば、非特許文献１に記述されているように、酸化ジルコニウムや酸化ハフニウムが考えられている。 For this reason, it is considered to increase the physical film thickness while maintaining good dielectric properties by using an insulator material having a dielectric constant higher than that of SiO 2 . For example, as described in Non-Patent Document 1, zirconium oxide or hafnium oxide is considered as a candidate for a high dielectric constant material that satisfies this requirement.
しかし、酸化ジルコニウムや酸化ハフニウムは、例えば、“１９９９ IEEE (the Institute of Electrical and Electronics Engineers) International Electron Devices Meeting”の講演論文集(９９ページから１３３ページの講演番号６．１及び１４５ページから１４８ページの講演番号６．４)に記載されているように、シリコン基板との界面において１．５ｎｍ〜２．５ｎｍ程度の膜厚の反応化合物を形成する。 However, zirconium oxide and hafnium oxide are, for example, a lecture paper collection of “1999 IEEE (the Institute of Electrical and Electronics Engineers) International Electron Devices Meeting” (from page 99 to page 133, lecture number 6.1 and page 145 to page 148). As described in the lecture number 6.4), a reaction compound having a film thickness of about 1.5 nm to 2.5 nm is formed at the interface with the silicon substrate.
この反応化合物は、酸化ジルコニウムや酸化ハフニウムから酸素が抜けて、シリコン基板へ拡散して形成されたものであり、酸化ジルコニウムや酸化ハフニウムに酸素欠損ができることを意味する。この酸素欠損は、リーク電流が増加する等、半導体装置の特性を低下させる原因になる。 This reactive compound is formed by diffusing oxygen from zirconium oxide or hafnium oxide and diffusing into the silicon substrate, which means that oxygen vacancies can be formed in zirconium oxide or hafnium oxide. This oxygen deficiency causes a decrease in characteristics of the semiconductor device, such as an increase in leakage current.
また、酸化ジルコニウムや酸化ハフニウムを主構成材料とするゲート絶縁膜からゲート電極に酸素が拡散して酸素欠損ができることもあり、これも、上述と同様に、半導体装置の特性低下を引き起こす原因となる。 In addition, oxygen may be diffused from the gate insulating film mainly composed of zirconium oxide or hafnium oxide to the gate electrode to cause oxygen vacancies, which also causes deterioration of the characteristics of the semiconductor device as described above. .
上述した、シリコン基板と酸化ジルコニウムとの反応化合物の問題、またはシリコン基板と酸化ハフニウムとの反応化合物の問題は、薄膜トランジスタ(Thin Film Transistor、またはＴＦＴと呼ばれる)構造を有する半導体装置にも存在する。 The above-described problem of the reaction compound between the silicon substrate and zirconium oxide or the reaction compound between the silicon substrate and hafnium oxide also exists in a semiconductor device having a thin film transistor (referred to as a thin film transistor or TFT) structure.
すなわち、多結晶シリコン膜と酸化ジルコニウムとの反応化合物、または多結晶シリコン膜と酸化ハフニウムとの反応化合物は、酸化ジルコニウムまたは酸化ハフニウムから酸素が抜けて、多結晶シリコン膜へ拡散して形成されたものであり、酸化ジルコニウムまたは酸化ハフニウムに酸素欠損ができることを意味する。 That is, the reaction compound of the polycrystalline silicon film and zirconium oxide, or the reaction compound of the polycrystalline silicon film and hafnium oxide was formed by diffusing oxygen from the zirconium oxide or hafnium oxide to the polycrystalline silicon film. It means that oxygen vacancies are formed in zirconium oxide or hafnium oxide.
本発明の第１の目的は、微細化に伴う特性の低下を抑制可能で、信頼性の高い半導体装置を実現することである。 A first object of the present invention is to realize a highly reliable semiconductor device that can suppress deterioration of characteristics due to miniaturization.
また、本発明の第２の目的は、微細化され、かつ、歩留りの高い半導体装置を実現することである。 A second object of the present invention is to realize a semiconductor device that is miniaturized and has a high yield.
また、本発明の第３の目的は、シリコン基板とゲート絶縁膜との界面で酸素が拡散しにくいゲート構造を有する半導体装置を実現することである。 A third object of the present invention is to realize a semiconductor device having a gate structure in which oxygen hardly diffuses at the interface between a silicon substrate and a gate insulating film.
さらに、本発明の第４の目的は、シリコン膜とゲート絶縁膜との界面において酸素が拡散しにくい薄膜トランジスタ構造を有する半導体装置を実現することである。 A fourth object of the present invention is to realize a semiconductor device having a thin film transistor structure in which oxygen hardly diffuses at the interface between a silicon film and a gate insulating film.
本願発明者等は、酸化ジルコニウムや酸化ハフニウムを主構成元素とした絶縁膜から酸素が拡散しにくくする手段を得るために鋭意研究を行った結果、通常の半導体デバイスに用いられている、表面が（００１）結晶面であるシリコン基板ではなく、表面が（１１１）結晶面であるシリコン基板を用いることが有効であることを見出した。 The inventors of the present application have conducted extensive research to obtain a means for preventing oxygen from diffusing from an insulating film containing zirconium oxide or hafnium oxide as a main constituent element. It has been found that it is effective to use a silicon substrate having a (111) crystal face instead of a (001) crystal face.
また、酸素の拡散をさらに防止するには、絶縁膜である酸化ジルコニウムにハフニウムまたはチタンを添加すること、あるいは、酸化ハフニウムにチタンを添加することが有効であることを見出した。 In addition, it has been found that it is effective to add hafnium or titanium to zirconium oxide, which is an insulating film, or to add titanium to hafnium oxide in order to further prevent oxygen diffusion.
さらに、本願発明者等は、酸化ジルコニウムや酸化ハフニウムを主構成元素とした絶縁膜との界面で酸素が拡散しにくい電極材料が、コバルトシリサイドとシリコンであることを見出した。なお、（１００）結晶面、（０１０）結晶面は、（００１）結晶面と等価である。 Furthermore, the inventors of the present application have found that an electrode material in which oxygen hardly diffuses at an interface with an insulating film containing zirconium oxide or hafnium oxide as a main constituent element is cobalt silicide and silicon. The (100) crystal plane and the (010) crystal plane are equivalent to the (001) crystal plane.
さらに、薄膜トランジスタ構造を有する半導体装置に対しては、（１１１）配向を持つ多結晶シリコン膜を用いることが有効であることを見出した。 Furthermore, it has been found that it is effective to use a polycrystalline silicon film having a (111) orientation for a semiconductor device having a thin film transistor structure.
上記目的を達成するために、本発明は次のように構成される。
（１）シリコン基板と、このシリコン基板の一主面に接触して形成された酸化ハフニウムを主構成材料とするゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備える半導体装置において、上記シリコン基板の一主面がシリコンの（１１１）結晶面に平行であり、上記ゲート電極膜の主構成材料は、コバルトシリサイドまたはシリコンであり、上記ゲート絶縁膜がチタンを０．０１at.％以上１５at.％以下の濃度で含有する。
In order to achieve the above object, the present invention is configured as follows.
(1) A silicon substrate, a gate insulating film made mainly of hafnium oxide formed in contact with one main surface of the silicon substrate, and a gate electrode film formed in contact with the gate insulating film in the semiconductor device having the above silicon one main surface of the substrate is a silicon (111) Ri parallel der crystal plane, the main constituent material of the gate electrode film is cobalt silicide or silicon, the gate insulating film is a titanium Contains at a concentration of 0.01 at.% To 15 at.% .
（２）また、シリコン基板と、このシリコン基板の一主面に接触して形成された酸化ハフニウムを主構成材料とするゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備える半導体装置において、上記シリコン基板の一主面がシリコンの（１１１）結晶面に平行であり、上記ゲート電極膜の主構成材料は、コバルトシリサイドまたはシリコンであり、上記ゲート絶縁膜がチタンを０．０３at.％以上１０at.％以下の濃度で含有する。 (2) Also, a silicon substrate, a gate insulating film made of hafnium oxide as a main constituent material in contact with one main surface of the silicon substrate, and a gate electrode film formed in contact with the gate insulating film A main surface of the silicon substrate is parallel to a (111) crystal plane of silicon, a main constituent material of the gate electrode film is cobalt silicide or silicon, and the gate insulating film is titanium. In a concentration of 0.03 at.% Or more and 10 at.% Or less.
（３）また、半導体装置において、基板と、この基板の一主面側に形成された第1シリコン膜と、この第1シリコン膜に接触して形成されたゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備え、上記第1シリコン膜が（１１１）配向性を有し、上記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、上記ゲート電極膜は、（１１１）配向性を有する第２シリコン膜であり、上記ゲート絶縁膜がチタンを０．０１at.％以上１５at.％以下の濃度で含有する。 (3) In the semiconductor device, a substrate, a first silicon film formed on one main surface side of the substrate, a gate insulating film formed in contact with the first silicon film, and the gate insulating film The first silicon film has a (111) orientation, the main constituent material of the gate insulating film is hafnium oxide, and the gate electrode film comprises: 111) a second silicon film having orientation, wherein the gate insulating film contains titanium at a concentration of 0.01 at.% To 15 at.%.
（４）また、半導体装置において、基板と、この基板の一主面側に形成された第1シリコン膜と、この第1シリコン膜に接触して形成されたゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備え、上記第1シリコン膜が（１１１）配向性を有し、上記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、上記ゲート電極膜は、（１１１）配向性を有する第２シリコン膜であり、上記ゲート絶縁膜がチタンを０．０３at.％以上１０at.％以下の濃度で含有する。 (4) In the semiconductor device, a substrate, a first silicon film formed on one main surface side of the substrate, a gate insulating film formed in contact with the first silicon film, and the gate insulating film The first silicon film has a (111) orientation, the main constituent material of the gate insulating film is hafnium oxide, and the gate electrode film comprises: 111) a second silicon film having orientation, wherein the gate insulating film contains titanium at a concentration of 0.03 at.% Or more and 10 at.% Or less.
本発明によれば、表面が（１１１）結晶面であるシリコン基板が用いられる。 According to the present invention, a silicon substrate whose surface is a (111) crystal plane is used.
また、絶縁膜である酸化ジルコニウムにハフニウムまたはチタン、或いは、酸化ハフニウムにチタンが添加される。 Further, hafnium or titanium is added to zirconium oxide which is an insulating film, or titanium is added to hafnium oxide.
また、酸化ジルコニウムや酸化ハフニウムを主構成元素とした絶縁膜との界面で酸素が拡散しにくい電極材料として、コバルトシリサイド又はシリコンが用いられる。 In addition, cobalt silicide or silicon is used as an electrode material in which oxygen hardly diffuses at the interface with an insulating film containing zirconium oxide or hafnium oxide as a main constituent element.
さらに、薄膜トランジスタ構造を有する半導体装置に対しては、（１１１）配向を持つ多結晶シリコン膜が用いられる。 Furthermore, a polycrystalline silicon film having a (111) orientation is used for a semiconductor device having a thin film transistor structure.
以上の構成により、微細化に伴う特性の低下を抑制可能で、信頼性の高い半導体装置を実現することができる。 With the above structure, it is possible to realize a highly reliable semiconductor device in which deterioration of characteristics due to miniaturization can be suppressed.
また、微細化され、かつ、歩留りの高い半導体装置を実現することができる。 In addition, a miniaturized semiconductor device with high yield can be realized.
また、シリコン基板とゲート絶縁膜との界面で酸素が拡散しにくいゲート構造を有する半導体装置を実現することができる。 In addition, a semiconductor device having a gate structure in which oxygen hardly diffuses at the interface between the silicon substrate and the gate insulating film can be realized.
さらに、シリコン膜とゲート絶縁膜との界面において酸素が拡散しにくい薄膜トランジスタ構造を有する半導体装置を実現することができる。 Furthermore, a semiconductor device having a thin film transistor structure in which oxygen is difficult to diffuse at the interface between the silicon film and the gate insulating film can be realized.
以下、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態である半導体装置における主要部分の断面構造図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional structure diagram of the main part of the semiconductor device according to the first embodiment of the present invention.
本発明の第１の実施形態である半導体装置は、図１に示すように、シリコン基板１の上に拡散層２、３、４、５が形成される。そして、これら拡散層２、３、４、５の上にゲ−ト絶縁膜６、７およびゲ−ト電極８、９が形成されることによってＭＯＳトランジスタが構成されている。
In the semiconductor device according to the first embodiment of the present invention,
ゲート絶縁膜６、７には、半導体装置の微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。
For the
これらゲート絶縁膜６、７は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。
These
ここで、熱処理の際に、シリコン基板１やゲート電極８、９に酸素が拡散しにくいように、シリコン基板１には表面が（１１１）結晶面である基板を用いる。
Here, a substrate having a (111) crystal plane is used for the silicon substrate 1 so that oxygen hardly diffuses into the silicon substrate 1 and the
なお、ゲ−ト絶縁膜６、７の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜６、７の添加元素としてハフニウムまたはチタンを含有させることがより好ましい。
When zirconium oxide is used as the main constituent material of the
また、ゲ−ト絶縁膜６、７の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜６、７の添加元素としてチタンを含有させることがより好ましい。
Further, when zirconium oxide is used as the main constituent material of the
また、ゲート電極８、９の主構成材料としては、熱処理の際にゲ−ト絶縁膜６、７から酸素が拡散して入りにくい材料として、コバルトシリサイドまたはシリコンを用いることがより好ましい。 このゲート電極８、９は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。
Further, as the main constituent material of the
これらのＭＯＳトランジスタは、例えば、シリコン酸化膜からなる素子分離膜１０によって分離されている。上記ゲート電極８、９の上部および側壁には例えばシリコン酸化膜からなる絶縁膜１１、１２が形成されている。
These MOS transistors are isolated by, for example, an
また、ＭＯＳトランジスタの上部全面には、例えばＢＰＳＧ(Boron−Doped Phospho Silicate Glass)膜やＳＯＧ(Spin On Glass)膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜１３が形成されている。
Further, the entire upper surface of the MOS transistor is made of, for example, a BPSG (Boron-Doped Phospho Silicate Glass) film, an SOG (Spin On Glass) film, or a silicon oxide film or a nitride film formed by chemical vapor deposition or sputtering. An
絶縁膜１３に形成されたコンタクトホールには拡散防止用の隣接導電体膜(第一導電体膜)１４a、１４bに被覆された、複数の主導電体膜１５からなるプラグが形成され、これらのプラグ１５は拡散層２、３、４、５に接続されている。
The contact hole formed in the
このプラグ１５に、拡散防止用の隣接導電体膜１６a、１６bに被覆された主導電体膜１７からなる第一積層配線が接続されている。
Connected to the plug 15 is a first laminated wiring composed of a
この第一積層配線は、例えば、隣接導電体膜１６aをスパッタ法等により成膜した後、主導電体膜１７をスパッタ法等により形成し、この上に隣接導電体膜１６bをスパッタ法等により形成してから、エッチングによって配線パターンをつくることにより得られる。
In the first laminated wiring, for example, the
第一積層配線の上には、絶縁膜２１に形成されたコンタクトホールに隣接導電体膜１９に被覆された主導電体膜２０からなるプラグが形成され、このプラグが上記第一積層配線に接続されている。
On the first laminated wiring, a plug made of the main
そして、上記プラグに、隣接導電体膜２２a、２２bに被覆された主導電体膜２３からなる第二積層配線が接続されている。この第二の積層配線は、例えば、隣接導電体膜２２aをスパッタ法等により成膜した後、主導電体膜２３をスパッタ法等により形成し、この上に隣接導電体膜２２bをスパッタ法等により形成してから、エッチング等によって配線パターンをつくり形成される。
The plug is connected to the second laminated wiring composed of the main conductor film 23 covered with the
次に、本発明の第１の実施形態における酸素拡散抑制効果を以下に説明する。
本発明の第１の実施形態の効果を詳しく説明するために、分子動力学シミュレーションによる解析例を示す。この分子動力学シミュレーションとは、例えば、ジャーナルオブアプライドフィジックス(Journal of Applied Physics)の第５４巻(１９８３年発行)の４８６４ページから４８７８ページまでに記述されている。
Next, the effect of suppressing oxygen diffusion in the first embodiment of the present invention will be described below.
In order to explain the effect of the first embodiment of the present invention in detail, an analysis example by molecular dynamics simulation is shown. This molecular dynamics simulation is described in, for example, pages 4864 to 4878 of Journal of Applied Physics, Volume 54 (published in 1983).
つまり、分子動力学シミュレーションとは、原子間ポテンシャルを通して各原子に働く力を計算し、この力に基づいて、ニュートンの運動方程式を解くことにより、各時刻における各原子の位置を算出する方法である。 In other words, molecular dynamics simulation is a method of calculating the position of each atom at each time by calculating the force acting on each atom through the interatomic potential and solving Newton's equation of motion based on this force. .
なお、本発明の実施形態においては、上記の分子動力学法に電荷移動を取り入れて異種元素間の相互作用を計算することにより、後述する関係を求めることができた。 In the embodiment of the present invention, the relationship described later could be obtained by calculating the interaction between different elements by incorporating charge transfer into the molecular dynamics method.
本発明の第１の実施形態の主な作用効果は、通常の半導体デバイスに用いられている、表面が（００１）結晶面であるシリコン基板ではなく、表面が（１１１）結晶面であるシリコン基板を用いることによって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制されることである。これにより、リーク電流等の発生が抑制され、特性が向上された半導体装置を実現することができる。 The main effect of the first embodiment of the present invention is that a silicon substrate whose surface is a (111) crystal face is used instead of a silicon substrate whose surface is a (001) crystal face, which is used in a normal semiconductor device. By using this, diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed. As a result, it is possible to realize a semiconductor device in which the occurrence of leakage current or the like is suppressed and the characteristics are improved.
また、他の作用効果は、ゲート絶縁膜に添加元素を含有させることによって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制されることである。 Another effect is that the diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed by adding an additive element to the gate insulating film.
さらに、本発明の第１の実施形態の他の効果は、ゲート絶縁膜に添加元素を含有させることによって、ゲート絶縁膜からゲート電極への酸素の拡散が抑制されることである。 Furthermore, another effect of the first embodiment of the present invention is that the diffusion of oxygen from the gate insulating film to the gate electrode is suppressed by adding an additive element to the gate insulating film.
本発明の第１の実施形態の作用効果は、酸素の拡散係数を計算し、これを添加元素の有無で比較することによって解析することができる。
なお、分子動力学シミュレーションにより拡散係数を計算する方法は、例えばフィジカルレビューＢ(Physical Review B)の第２９巻(１９８４年発行)の５３６３ページから５３７１ページまでに記述されている。
The operational effects of the first embodiment of the present invention can be analyzed by calculating the diffusion coefficient of oxygen and comparing this with the presence or absence of an additive element.
The method for calculating the diffusion coefficient by molecular dynamics simulation is described, for example, from page 5363 to page 5371 of Volume 29 (issued in 1984) of Physical Review B.
はじめに、共に、厚さ１０ｎｍのシリコン基板上に膜厚３ｎｍのゲート絶縁膜が形成された構造であって、表面が（００１）面である構造と、表面が（１１１）面である構造とを構造を解析モデルとして用い、これらの構造の酸素拡散についての計算例を示す。これによって、表面が（１１１）結晶面であるシリコン基板を用いた構造である本発明の第１の実施形態の一効果を示すこととする。 First, both have a structure in which a gate insulating film with a thickness of 3 nm is formed on a silicon substrate with a thickness of 10 nm, and the surface has a (001) plane and the surface has a (111) plane. The structure is used as an analysis model, and calculation examples for oxygen diffusion of these structures are shown. Thus, an effect of the first embodiment of the present invention having a structure using a silicon substrate whose surface is a (111) crystal plane is shown.
図２は、３００℃において、酸化ジルコニウム膜（ゲート絶縁膜）の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Ｄの比を計算した結果を示すグラフである。 FIG. 2 is a graph showing the results of calculating the ratio of the oxygen diffusion coefficient D when oxygen in the zirconium oxide film (gate insulating film) diffuses into the silicon substrate at 300 ° C.
図２において、表面が（００１）面であるシリコン基板を用いた場合の拡散係数をＤＲとし、これを表面が（１１１）表面であるシリコン基板を用いた拡散係数Ｄとの比を示した。この図２からわかるように、表面が（１１１）面であるシリコン基板を用いた場合の拡散係数Ｄは、表面が（００１）面であるシリコン基板を用いた場合の１００分の１未満の拡散係数となっており、酸素の拡散が抑制される効果が示されている。 2, the diffusion coefficient when the surface is a silicon substrate is a (001) plane and D R, showed the ratio of the diffusion coefficient D, which was used a surface of the silicon substrate is a (111) surface . As can be seen from FIG. 2, the diffusion coefficient D when the silicon substrate having the (111) plane is used is less than 1/100 of the diffusion coefficient when using the silicon substrate having the (001) plane. It is a coefficient and shows the effect of suppressing the diffusion of oxygen.
したがって、表面が（１１１）面であるシリコン基板を用いた場合には、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制され、酸化ジルコニウムに酸素欠損ができにくいことが理解できる。 Therefore, it can be understood that when a silicon substrate having a (111) surface is used, diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed and oxygen vacancies are hardly formed in zirconium oxide.
図３は、ゲート絶縁膜として酸化ジルコニウムの代わりに酸化ハフニウムを用いた場合の図２と同様の計算結果を示すグラフである。 FIG. 3 is a graph showing calculation results similar to those in FIG. 2 when hafnium oxide is used instead of zirconium oxide as the gate insulating film.
この図３に示した例の場合、図２の例の場合と同様に、表面が（００１）面であるシリコン基板を用いた場合の拡散係数をＤＲとし、（１１１）面であるシリコン基板を用いた場合の拡散係数Ｄとの比を示した。 In the example shown in FIG. 3, as in the case of the example of FIG. 2, the diffusion coefficient when the surface is a silicon substrate is a (001) plane and D R, a silicon substrate is (111) plane The ratio with the diffusion coefficient D when using is shown.
図３から理解できるように、表面が（１１１）面であるシリコン基板を用いた場合の拡散係数は、表面が（００１）面であるシリコン基板を用いた場合の拡散係数の１０００分の１未満となっており、酸素の拡散が抑制される効果が示されている。 As can be understood from FIG. 3, the diffusion coefficient when the silicon substrate having the (111) surface is less than 1/1000 of the diffusion coefficient when the silicon substrate having the (001) surface is used. Thus, the effect of suppressing the diffusion of oxygen is shown.
したがって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制され、酸化ハフニウムに酸素欠損ができにくいことが理解できる。 Therefore, it can be understood that the diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed, and oxygen vacancies are hardly formed in hafnium oxide.
次に、表面が（１１１）面である厚さ１０ｎｍのシリコン基板上に膜厚３ｎｍのゲート絶縁膜が形成された構造を解析モデルとして用いた計算例を示すことによって、本発明の一実施形態によるゲート絶縁膜に元素を添加させた場合の効果を説明する。 Next, an embodiment of the present invention is shown by showing a calculation example using a structure in which a 3 nm-thick gate insulating film is formed on a 10 nm-thick silicon substrate whose surface is a (111) plane as an analysis model. The effect of adding an element to the gate insulating film due to the above will be described.
図４及び図５は、酸化ジルコニウム膜（ゲート絶縁膜）の酸素がシリコン基板へ拡散する際の、添加元素の濃度に対する酸素の拡散係数Ｄの比を計算した結果を示すグラフである。 4 and 5 are graphs showing the results of calculating the ratio of the oxygen diffusion coefficient D to the concentration of the additive element when oxygen in the zirconium oxide film (gate insulating film) diffuses into the silicon substrate.
Ｄ０は添加元素を含まない場合の酸素の拡散係数であり、図４は、Ｄ／Ｄ０の添加濃度依存性を低濃度領域において示した結果である。また、図５は、Ｄ／Ｄ０の添加濃度依存性を高濃度領域において示した結果である。 D 0 is the diffusion coefficient of oxygen when no additive element is included, and FIG. 4 shows the results of showing the dependency of D / D 0 on the concentration of addition in the low concentration region. FIG. 5 is a result showing the dependency of D / D 0 on the addition concentration in the high concentration region.
図４より、酸化ジルコニウム膜にハフニウムを０．０１at.％以上添加すると、無添加の場合と比較して、拡散係数が低減されるが、０．０４at.%以上添加すると、拡散係数は無添加の場合の約１３分の１に低減されるという顕著な効果が得られることがわかる。 From FIG. 4, the diffusion coefficient is reduced when hafnium is added to the zirconium oxide film in an amount of 0.01 at.% Or more compared to the case of no addition, but when 0.04 at.% Or more is added, the diffusion coefficient is not added. It can be seen that the remarkable effect of being reduced to about one-third of that in the case of is obtained.
また、酸化ジルコニウム膜にチタンを０．００５at.％以上添加すると、無添加の場合と比較して、拡散係数が低減されるが、０．０２at.％以上添加すると、拡散係数が無添加の場合の約１１分の１に低減されるという顕著な効果が得られることがわかる。 Further, when titanium is added to the zirconium oxide film in an amount of 0.005 at.% Or more, the diffusion coefficient is reduced as compared with the case of no addition, but when it is added in an amount of 0.02 at.% Or more, the diffusion coefficient is not added. It can be seen that a remarkable effect of being reduced to about 1/11 of the above can be obtained.
図５を参照すると、拡散係数の低減効果は、ハフニウムの添加濃度が１５at.％までは、有効であると考えられるが、１２at.％以上になると弱くなることがわかる。また、拡散係数の低減効果はチタンの添加濃度が１５at.％までは、有効であると考えられるが、８at.％以上になると効果が弱くなることがわかる。 Referring to FIG. 5, it can be understood that the effect of reducing the diffusion coefficient is effective up to the addition concentration of hafnium up to 15 at. Further, it can be seen that the effect of reducing the diffusion coefficient is effective up to the addition concentration of titanium up to 15 at.%, But the effect becomes weak when the concentration is 8 at.% Or more.
したがって、酸化ジルコニウムを主構成元素とする膜にハフニウムを０．０１at.％以上１５at.％以下の濃度で添加すること、またはチタンを０．００５at.％以上１５at.％以下の濃度で添加することによって、酸素の拡散を低減できる。 Therefore, hafnium is added to a film containing zirconium oxide as a main constituent element at a concentration of 0.01 at.% To 15 at.%, Or titanium is added at a concentration of 0.005 at.% To 15 at.%. Therefore, oxygen diffusion can be reduced.
さらに、酸化ジルコニウムを主構成元素とする膜にハフニウムを０．０４at.％以上１２at.％以下の濃度で添加すること、または、チタンを０．０２at.％以上８at.％以下の濃度で添加することによって、安定して、酸素の拡散をより低減することができる。 Further, hafnium is added to the film containing zirconium oxide as a main constituent element at a concentration of 0.04 at.% To 12 at.%, Or titanium is added at a concentration of 0.02 at.% To 8 at.%. Thus, oxygen diffusion can be reduced more stably.
なお、以上に説明した本発明の第１の実施形態の効果は、膜厚や温度等の計算条件を変えても同様に得ることができる。 The effects of the first embodiment of the present invention described above can be obtained in the same manner even when the calculation conditions such as the film thickness and temperature are changed.
次に、図６及び図７は、図４、図５に示した例と同様の解析モデルにおいて、酸化ハフニウム膜（ゲート絶縁膜）の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Ｄの比を計算した結果を示すグラフである。 Next, FIGS. 6 and 7 show an oxygen diffusion coefficient D when oxygen in the hafnium oxide film (gate insulating film) diffuses into the silicon substrate in the same analysis model as the example shown in FIGS. It is a graph which shows the result of having calculated ratio.
図６及び図７において、Ｄ０は添加元素を含まない場合の酸素の拡散係数であり、図６は、Ｄ／Ｄ０の添加濃度依存性を低濃度領域において示した結果を示し、図７は、Ｄ／Ｄ０の添加濃度依存性を高濃度領域において示した結果を示す。 6 and 7, D 0 is the oxygen diffusion coefficient when no additive element is included, and FIG. 6 shows the results showing the dependence of D / D 0 on the addition concentration in the low concentration region. shows the results showed addition concentration dependence of D / D 0 in the high concentration region.
図６より、酸化ハフニウム膜にチタンを０．０１at.％以上添加すると、拡散係数は無添加の場合と比較して減少されるが、０．０３at.％以上添加すると、拡散係数が無添加の場合の約１３分の１に低減されるという顕著な効果が得られることがわかる。 From FIG. 6, when 0.01 at.% Or more of titanium is added to the hafnium oxide film, the diffusion coefficient is reduced as compared with the case of no addition, but when 0.03 at.% Or more is added, the diffusion coefficient is not added. It can be seen that a remarkable effect of being reduced to about one-third of the case is obtained.
また、図７より、チタンの添加濃度が１５at.％までは、拡散係数の低減効果は有効であるが、チタンの添加濃度が１０at.％以上になると弱くなることがわかる。 Further, FIG. 7 shows that the effect of reducing the diffusion coefficient is effective up to the addition concentration of titanium up to 15 at.%, But it becomes weaker when the addition concentration of titanium exceeds 10 at.%.
したがって、酸化ハフニウムを主構成元素とする膜にチタンを０．０１at.％以上１５at.％以下の濃度で添加することによって、酸素の拡散を低減できる。 Therefore, the diffusion of oxygen can be reduced by adding titanium to the film containing hafnium oxide as a main constituent element at a concentration of 0.01 at.
さらに、酸化ハフニウムを主構成元素とする膜にチタンを０．０３at.％以上１０at.％以下の濃度で添加することによって、酸素の拡散を安定して、より低減することができる。 Furthermore, by adding titanium to a film containing hafnium oxide as a main constituent element at a concentration of 0.03 at.% Or more and 10 at.% Or less, oxygen diffusion can be stabilized and further reduced.
なお、以上に説明した本発明の効果は、膜厚や温度等の計算条件を変えても同様に得ることができる。 The effects of the present invention described above can be obtained in the same manner even when the calculation conditions such as the film thickness and temperature are changed.
次に、本発明の第１の実施形態による他の効果として、ゲート絶縁膜からゲート電極への酸素の拡散が、添加元素により抑制されることを分子動力学解析例によって示す。ここでは、膜厚３ｎｍのゲート絶縁膜の上に、厚さ３ｎｍの電極膜が形成された構造を解析モデルとして用い、３００℃における酸素の拡散係数を計算した例を示す。 Next, as another effect of the first embodiment of the present invention, a molecular dynamics analysis example shows that the diffusion of oxygen from the gate insulating film to the gate electrode is suppressed by the additive element. Here, an example is shown in which the diffusion coefficient of oxygen at 300 ° C. is calculated using a structure in which an electrode film having a thickness of 3 nm is formed on a gate insulating film having a thickness of 3 nm as an analysis model.
図８及び図９は、ゲート絶縁膜として酸化ジルコニウムを用い、電極としてコバルトシリサイド膜とシリコン膜を用いた結果例を示すグラフである。図８及び図９において、Ｄ０は添加元素を含まない場合の酸素の拡散係数であり、 図８は、Ｄ／Ｄ０の添加濃度依存性を低濃度領域において示した結果である。また、図９は、Ｄ／Ｄ０の添加濃度依存性を高濃度領域において示した結果である。 FIG. 8 and FIG. 9 are graphs showing examples of results using zirconium oxide as the gate insulating film and using a cobalt silicide film and a silicon film as the electrodes. 8 and 9, D 0 is the diffusion coefficient of oxygen when no additive element is included, and FIG. 8 shows the result of showing the dependency of D / D 0 on the concentration of addition in the low concentration region. FIG. 9 is a result showing the dependency of D / D 0 on the addition concentration in the high concentration region.
図８より、図４の場合と同様に、酸化ジルコニウム膜にハフニウムを０．０１at.％以上添加すると、無添加の場合と比較して、拡散係数が低減されるが、０．０４at.％以上添加すると、拡散係数が無添加での値の約１３分の１以下に低減されるという顕著な効果が得られることがわかる。 From FIG. 8, as in FIG. 4, when hafnium is added to the zirconium oxide film in an amount of 0.01 at.% Or more, the diffusion coefficient is reduced as compared with the case of no addition, but 0.04 at.% Or more. It can be seen that when added, the remarkable effect is obtained that the diffusion coefficient is reduced to about 1/13 or less of the value obtained without addition.
また、酸化ジルコニウム膜にチタンを０．００５at.％以上添加すると、無添加の場合と比較して、拡散係数が低減されるが、０．０２at.％以上添加すると、拡散係数が無添加での値の約１２分の１以下に低減されるという顕著な効果が得られることがわかる。 Further, when titanium is added to the zirconium oxide film in an amount of 0.005 at.% Or more, the diffusion coefficient is reduced as compared with the case of no addition, but when 0.02 at.% Or more is added, the diffusion coefficient is not added. It turns out that the remarkable effect that it is reduced to about 1/12 or less of the value is obtained.
また、図９より、図５の場合と同様に、拡散係数の低減効果は、ハフニウムの添加濃度が１５at.％までは、有効であると考えられるが、１２at.％以上になると弱くなることがわかる。 Further, from FIG. 9, as in the case of FIG. 5, the effect of reducing the diffusion coefficient is considered to be effective up to the addition concentration of hafnium up to 15 at. Recognize.
また、拡散係数の低減効果はチタンの添加濃度が１５at.％までは、有効であると考えられるが、８at.％以上になると効果が弱くなることがわかる。 Further, it can be seen that the effect of reducing the diffusion coefficient is effective up to the addition concentration of titanium up to 15 at.%, But the effect becomes weak when the concentration is 8 at.% Or more.
したがって、酸化ジルコニウムを主構成元素とする膜にハフニウムを０．０１at.％以上１５at.％以下の濃度で添加すること、またはチタンを０．００５at.％以上１５at.％以下の濃度で添加することによって、酸素の拡散を低減できる。 Therefore, hafnium is added to a film containing zirconium oxide as a main constituent element at a concentration of 0.01 at.% To 15 at.%, Or titanium is added at a concentration of 0.005 at.% To 15 at.%. Therefore, oxygen diffusion can be reduced.
さらに、酸化ジルコニウムを主構成元素とする膜にハフニウムを０．０４at.％以上１２at.％以下の濃度で添加すること、またはチタンを０．０２at.％以上８at.％以下の濃度で添加することによって、酸素の拡散を低減できる。 Further, hafnium is added to a film containing zirconium oxide as a main constituent element at a concentration of 0.04 at.% To 12 at.%, Or titanium is added at a concentration of 0.02 at.% To 8 at.%. Therefore, oxygen diffusion can be reduced.
なお、以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。 In addition, the above effect can be shown similarly even if calculation conditions, such as a film thickness and temperature, are changed.
図１０及び図１１は、上述したと同様の解析モデルにおいて、ゲート絶縁膜として酸化ハフニウムを用い、電極としてコバルトシリサイド膜とシリコン膜を用いた結果例を示すグラフである。 FIG. 10 and FIG. 11 are graphs showing an example of the result of using hafnium oxide as a gate insulating film and using a cobalt silicide film and a silicon film as electrodes in the same analysis model as described above.
図１０及び図１１において、Ｄ０は添加元素を含まない場合の酸素の拡散係数であり、 図１０は、Ｄ／Ｄ０の添加濃度依存性を低濃度領域において示した結果である。また、図１１は、Ｄ／Ｄ０の添加濃度依存性を高濃度領域において示した結果である。 10 and 11, D 0 is the oxygen diffusion coefficient when no additive element is included, and FIG. 10 shows the result of the dependency of D / D 0 on the concentration of addition in the low concentration region. FIG. 11 is a result showing the dependency of D / D 0 on the addition concentration in the high concentration region.
図１０より、図６の場合と同様に、酸化ハフニウム膜にチタンを０．０１at.％以上添加すると、拡散係数は無添加の場合と比較して減少されるが、０．０３at.％以上添加すると、拡散係数が無添加での値の約１３分の１以下に低減されるという顕著な効果が得られることがわかる。 From FIG. 10, as in the case of FIG. 6, when titanium is added to the hafnium oxide film by 0.01 at.% Or more, the diffusion coefficient is reduced as compared with the case of no addition, but 0.03 at. Then, it turns out that the remarkable effect that a diffusion coefficient is reduced to about 1/13 or less of the value without addition is acquired.
また、図１１より、図７の場合と同様に、チタンの添加濃度が１５at.％までは、拡散係数の低減効果は有効であるが、チタンの添加濃度が１０at.％以上になると弱くなることがわかる。 From FIG. 11, as in the case of FIG. 7, the effect of reducing the diffusion coefficient is effective when the titanium addition concentration is up to 15 at.%, But it becomes weak when the titanium addition concentration is 10 at.% Or more. I understand.
したがって、酸化ハフニウムを主構成元素とする膜にチタンを０．０１at.％以上１５at.％以下の濃度で添加することによって、酸素の拡散を低減できる。 Therefore, the diffusion of oxygen can be reduced by adding titanium to the film containing hafnium oxide as a main constituent element at a concentration of 0.01 at.
さらに、酸化ハフニウムを主構成元素とする膜にチタンを０．０３at.％以上１０at.％以下の濃度で添加することによって、酸素の拡散を安定して、より低減することができる。 Furthermore, by adding titanium to a film containing hafnium oxide as a main constituent element at a concentration of 0.03 at.% Or more and 10 at.% Or less, oxygen diffusion can be stabilized and further reduced.
なお、以上の効果は、膜厚や温度等の計算条件を変えても同様に得ることができる。 The above effects can be obtained in the same manner even if the calculation conditions such as the film thickness and temperature are changed.
以上の計算例では、電極としてコバルトシリサイド膜とシリコン膜とを用いているが、他の材料を用いても同様の効果を示すことができる。しかし、電極材料としてコバルトシリサイドとシリコンがより好ましいことは、次の計算例から説明される。 In the above calculation example, the cobalt silicide film and the silicon film are used as the electrodes, but the same effect can be obtained even if other materials are used. However, the fact that cobalt silicide and silicon are more preferable as electrode materials will be explained from the following calculation example.
図１２及び図１３は、膜厚３ｎｍのゲート絶縁膜の上に、厚さ３ｎｍの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を計算した結果を示すグラフである。 12 and 13 show the results of calculating oxygen diffusion coefficients for various electrode materials using a structure in which an electrode film having a thickness of 3 nm is formed on a gate insulating film having a thickness of 3 nm as an analysis model. It is a graph which shows.
図１２及び図１３は、添加元素を含まない場合の３００℃における酸素の拡散係数を示し、図１２はゲート絶縁膜が酸化ジルコニウム膜の場合の結果、図１３はゲート絶縁膜が酸化ハフニウム膜の場合の結果である。 12 and 13 show the diffusion coefficient of oxygen at 300 ° C. when no additive element is included. FIG. 12 shows the result when the gate insulating film is a zirconium oxide film, and FIG. 13 shows the case where the gate insulating film is a hafnium oxide film. Is the result of the case.
図１２、図１３より、電極材料としてコバルトシリサイドとシリコンを用いた拡散係数は、他の電極材料を用いた場合に比べて顕著に小さいことがわかる。 12 and 13, it can be seen that the diffusion coefficient using cobalt silicide and silicon as the electrode material is remarkably small as compared with the case of using other electrode materials.
したがって、電極材料としてコバルトシリサイドとシリコンを用いることが、酸素の拡散を低減する上で、より好ましい。 Therefore, it is more preferable to use cobalt silicide and silicon as electrode materials in terms of reducing oxygen diffusion.
次に、本発明における第２の実施形態である半導体装置における主要部分の断面構造を図１４に示す。
この第２の実施形態と第１の実施形態との主な違いは、ゲート絶縁膜が第１ゲート絶縁膜６a、７aと第２ゲート絶縁膜６b、７bからなる二層構造となっている点である。第２ゲート絶縁膜６b、７bには、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。また、第１ゲート絶縁膜６a、７aには、例えば、酸化シリコン、ジルコニアシリケート、ハフニウムシリケートを主構成材料とする膜が用いられる。
Next, FIG. 14 shows a cross-sectional structure of the main part of the semiconductor device according to the second embodiment of the present invention.
The main difference between the second embodiment and the first embodiment is that the gate insulating film has a two-layer structure including the first
本発明の第２の実施形態によれば、第１の実施形態と同様な効果を得ることができる他、第２ゲート絶縁膜６b、７bの熱的安定性を向上させる効果が得られる。
According to the second embodiment of the present invention, the same effect as that of the first embodiment can be obtained, and the effect of improving the thermal stability of the second
なお、上述した例は、ゲート絶縁膜を二層構造とした場合の例であるが、図には示さないが、ゲート絶縁膜が三層以上の構造を持っていてもよい。 In addition, although the example mentioned above is an example at the time of making a gate insulating film into a two-layer structure, although not shown in a figure, the gate insulating film may have a structure of three or more layers.
図１５は、本発明の第３の実施形態である半導体装置における主要部分の断面構造を示す図である。
この第３の実施形態と上述した第２の実施形態との主な違いは、ゲート電極膜が第１ゲート電極膜８a、９aと第２ゲート電極膜８b、９bからなる二層構造となっている点であり、他の構成は、第２の実施形態と第３の実施形態とは同様となっている。
FIG. 15 is a diagram showing a cross-sectional structure of the main part in the semiconductor device according to the third embodiment of the present invention.
The main difference between the third embodiment and the second embodiment described above is that the gate electrode film has a two-layer structure including the first gate electrode films 8a and 9a and the second
なお、第１ゲート電極膜８a、９aの主構成材料としては、酸素の拡散が起こりにくい材料として、コバルトシリサイドやシリコンを用いることがより好ましい。 As the main constituent material of the first gate electrode films 8a and 9a, it is more preferable to use cobalt silicide or silicon as a material that hardly diffuses oxygen.
また、第２ゲート電極膜８b、９bには、例えばタングステン、モリブデンのような金属を主構成材料とする膜を用いて、ゲート電極全体の電気抵抗を低減することがより好ましい。
For the second
この場合、図には示さないが、第１ゲート電極膜８a、９aと第２ゲート電極膜８b、９bとの間には別の導電性膜があってもよい。この導電性膜としては、例えばＴｉＮ膜やＷＮ膜のように、第１ゲート電極膜８a、９aと第２ゲート電極膜８b、９bとの相互拡散を防止する効果を持った膜を用いることがより好ましい。
In this case, although not shown in the drawing, another conductive film may be provided between the first gate electrode films 8a and 9a and the second
以上のように、本発明の第３の実施形態によれば、第２の実施形態と同様な効果を得ることができる他、ゲート電極の電気抵抗を低減することができるという効果を得ることができる。 As described above, according to the third embodiment of the present invention, the same effect as that of the second embodiment can be obtained, and the effect that the electric resistance of the gate electrode can be reduced can be obtained. it can.
図１６は、本発明における第４の実施形態である半導体装置におけるメモリセルの断面構造図である。
この第４の実施形態と、上述した第１、第２、第３の実施形態との主な違いは、この第４の実施形態は、導電性のバリア膜１１４、容量下部電極１１５、高誘電率あるいは強誘電性を有する酸化物膜１１６、容量上部電極１１７を積層した構造で構成されている情報蓄積用容量素子１０３を有する点である。
FIG. 16 is a cross-sectional structure diagram of a memory cell in the semiconductor device according to the fourth embodiment of the present invention.
The main difference between the fourth embodiment and the first, second, and third embodiments described above is that the fourth embodiment has a
ここで、高誘電率あるいは強誘電性を有する酸化物膜１１６は、熱処理を受けないと良好な特性を発揮しないことが知られており、製造工程において約６００℃以上の熱処理、より好ましくは約７００℃以上の熱処理が必要となる。
Here, it is known that the
この熱処理の際に、ゲート電極膜からゲート絶縁膜の中に元素が拡散して入り込みやすいので、高誘電率あるいは強誘電性を有する酸化物膜を用いた半導体メモリの場合には、より一層この拡散を抑制する必要性が高い。 During this heat treatment, the elements easily diffuse into the gate insulating film from the gate electrode film, so that in the case of a semiconductor memory using an oxide film having a high dielectric constant or ferroelectricity, this element is further increased. There is a high need to suppress diffusion.
次に、本発明の第４の実施形態である半導体装置の主要な構成を以下に説明する。
本発明の第４の実施形態である半導体装置は、図１６に示すように、シリコン基板１０１の主面のアクティブ領域に形成されたＭＯＳ（Metal Oxide Semiconductor）型のトランジスタ１０２と、その上部に配置された情報蓄積用容量素子１０３とを備えている。１０４は素子分離膜、１０９は絶縁膜である。
Next, the main structure of the semiconductor device which is the 4th Embodiment of this invention is demonstrated below.
As shown in FIG. 16, the semiconductor device according to the fourth embodiment of the present invention includes a MOS (Metal Oxide Semiconductor)
絶縁膜１１２は、素子間分離のための膜である。メモリセルのＭＯＳトランジスタ１０２は、ゲ−ト電極膜１０５、ゲ−ト絶縁膜１０６および拡散層１０７、１０８で構成されている。また、ゲ−ト絶縁膜１０６には、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。
The insulating
このゲート絶縁膜１０６は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。熱処理の際に、シリコン基板やゲート電極に酸素が拡散しにくいように、ゲート絶縁膜の主構成材料として酸化ジルコニウムを用いた場合には、ゲート絶縁膜の添加元素としてハフニウムまたはチタンを含有させることがより好ましい。 The gate insulating film 106 is formed by using, for example, chemical vapor deposition or sputtering. When zirconium oxide is used as the main constituent material of the gate insulating film so that oxygen hardly diffuses into the silicon substrate or the gate electrode during heat treatment, hafnium or titanium should be included as an additive element of the gate insulating film. Is more preferable.
また、ゲート絶縁膜の主構成材料として酸化ジルコニウムを用いた場合には、ゲート絶縁膜の添加元素としてチタンを含有させることがより好ましい。ゲート絶縁膜は、例えば、第２、第３の実施形態のように、二層以上の構造を持っていてもよい。 In addition, when zirconium oxide is used as the main constituent material of the gate insulating film, it is more preferable to contain titanium as an additive element of the gate insulating film. For example, the gate insulating film may have a structure of two or more layers as in the second and third embodiments.
また、ゲート電極膜１０５の主構成材料としては、酸素の拡散が起こりにくい材料として、コバルトシリサイドやシリコンを用いることがより好ましい。さらに、ゲート電極は、例えば、第３の実施形態のように、二層以上の構造を持っていてもよい。このゲート電極膜１０５は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。
In addition, as a main constituent material of the
上記ゲ−ト電極膜１０５の上部及び側壁には、例えば、シリコン酸化膜からなる絶縁膜９が形成されている。メモリセル選択用ＭＯＳトランジスタの一方の拡散層１０７には、プラグ１１０を介してビット線１１１が接続されている。
An insulating
また、ＭＯＳトランジスタの上部全面には、例えば、ＢＰＳＧ（Boron-doped Phospho Silicate Glass）膜やＳＯＧ（Spin On Glass）膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜１１２が形成されている。
Further, on the entire upper surface of the MOS transistor, for example, a BPSG (Boron-doped Phospho Silicate Glass) film, an SOG (Spin On Glass) film, a silicon oxide film or a nitride film formed by chemical vapor deposition or sputtering, etc. An insulating
ＭＯＳトランジスタを覆う絶縁膜１１２の上部には情報蓄積用容量素子１０３が形成されている。この情報蓄積用容量素子１０３は、メモリセル選択用ＭＯＳトランジスタの他方の拡散層１０８に、例えば、多結晶シリコンからなるプラグ１１３を介して接続されている。
An information
情報蓄積用容量素子１０３は、下層から順に、導電性のバリア膜１１４、容量下部電極１１５、高誘電率を有する酸化物膜１１６、容量上部電極１１７を積層した構造で形成されている。また、容量上部電極１１７は絶縁膜１１８で覆われている。酸化物膜１１６の主構成材料には、例えば、酸化ジルコニウムまたは酸化ハフニウムが用いられる。
The information
熱処理の際に、容量上部電極や容量下部電極に酸素が拡散しにくいように、容量上部電極または容量下部電極として（１１１）配向性を持つシリコン膜を使用することが好ましい。 It is preferable to use a silicon film having (111) orientation as the capacitor upper electrode or the capacitor lower electrode so that oxygen does not easily diffuse into the capacitor upper electrode and the capacitor lower electrode during the heat treatment.
また、酸化物膜１１６の主構成材料として酸化ジルコニウムを用いた場合には、酸化物膜１１６の添加元素としてハフニウムまたはチタンを含有させることがより好ましい。
In the case where zirconium oxide is used as the main constituent material of the
また、酸化物膜１１６の主構成材料として酸化ジルコニウムを用いた場合には、酸化物膜１１６の添加元素としてチタンを含有させるより好ましい。なお、情報蓄積用容量素子１０３は絶縁膜１１８で覆われている。
In the case where zirconium oxide is used as the main constituent material of the
以上のように、本発明の第４の実施形態によれば、第１の実施形態と同様な効果を得ることができる。
なお、本発明の他の適用例としては、第４の実施形態のようなメモリＬＳＩと、第１、第２、第３の実施形態のようなロジックＬＳＩを、同一基板上に搭載したシステムＬＳＩが考えられる。
As described above, according to the fourth embodiment of the present invention, an effect similar to that of the first embodiment can be obtained.
As another application example of the present invention, a system LSI in which a memory LSI as in the fourth embodiment and a logic LSI as in the first, second, and third embodiments are mounted on the same substrate. Can be considered.
図１７は、本発明の第５の実施形態である半導体装置における薄膜トランジスタ(ＴＦＴ)構造を示す図である。本発明の第５の実施形態である半導体装置は、図１７に示すように、例えば、ガラス基板２０１の上に、例えば、多結晶シリコンからなる導電性膜（シリコン膜）２０２と、酸化ジルコニウムまたは酸化ハフニウムを主構成材料とする絶縁膜（ゲート絶縁膜）２０３と、多結晶シリコンからなる導電性膜（ゲート電極膜）２０４と、例えば、ｎ型シリコン膜２０５と、ドレイン電極膜２０６と、ソース電極膜２０７と、絶縁膜２０８とが形成されたＴＦＴ構造を有する
ここで、酸化ジルコニウムまたは酸化ハフニウムを主構成材料とする絶縁膜２０３から酸素が拡散して抜けるのを抑制するために、導電性膜２０２または導電性膜２０４として（１１１）配向性を持つシリコン膜を使用する。
FIG. 17 is a diagram showing a thin film transistor (TFT) structure in a semiconductor device according to the fifth embodiment of the present invention. As shown in FIG. 17, the semiconductor device according to the fifth embodiment of the present invention includes, for example, a conductive film (silicon film) 202 made of polycrystalline silicon and zirconium oxide or An insulating film (gate insulating film) 203 mainly composed of hafnium oxide, a conductive film (gate electrode film) 204 made of polycrystalline silicon, for example, an n-
これにより、本発明の第５の実施形態においても、絶縁膜２０３から酸素が拡散して抜けることが抑制され、特性が向上されたＴＦＴ構造を有する半導体装置を実現することができる。
Thereby, also in the fifth embodiment of the present invention, it is possible to realize a semiconductor device having a TFT structure in which oxygen is prevented from diffusing and escape from the insulating
１ シリコン基板
２、３、４、５ 拡散層
６、６a、６b ゲート絶縁膜
７、７a、７b ゲート絶縁膜
８、８a、８b ゲート電極
９、９a、９b ゲート電極
１０ 素子分離膜
１１、１２、１３、１８ 絶縁膜
２１、２４、２５ 絶縁膜
１４ａ、１４ｂ、１６ａ 隣接導電体膜
１６ｂ、１９、２２ａ、２２ｂ 隣接導電体膜
１５、１７、２０、２３ 主導電体膜
１０１ シリコン基板
１０２ トランジスタ
１０３ 情報蓄積用容量素子
１０４ 素子分離膜
１０５ ゲート電極
１０６ ゲート絶縁膜
１０７、１０８ 拡散層
１０９、１１２ 絶縁膜
１１０、１１３ プラグ
１１１ ビット線
１１４、２０２、２０４ 導電性膜
１１５ 容量下部電極
１１６ 容量絶縁膜（酸化物膜）
１１７ 容量上部電極
１１８、２０３、２０８ 絶縁膜
２０１ ガラス基板
２０５ ｎ形シリコン膜
２０６ ドレイン電極膜
２０７ ソース電極膜
DESCRIPTION OF SYMBOLS 1
117 Capacitance
Claims (4)
上記シリコン基板の一主面がシリコンの（１１１）結晶面に平行であり、
上記ゲート電極膜の主構成材料は、コバルトシリサイドまたはシリコンであり、
上記ゲート絶縁膜がチタンを０．０１at.％以上１５at.％以下の濃度で含有することを特徴とする半導体装置。 A semiconductor device comprising a silicon substrate, a gate insulating film made mainly of hafnium oxide formed in contact with one main surface of the silicon substrate, and a gate electrode film formed in contact with the gate insulating film In
The silicon one main surface of the substrate is a silicon (111) Ri parallel der crystal plane,
The main constituent material of the gate electrode film is cobalt silicide or silicon,
A semiconductor device characterized in that the gate insulating film contains titanium at a concentration of 0.01 at .
上記シリコン基板の一主面がシリコンの（１１１）結晶面に平行であり、
上記ゲート電極膜の主構成材料は、コバルトシリサイドまたはシリコンであり、
上記ゲート絶縁膜がチタンを０．０３at.％以上１０at.％以下の濃度で含有することを特徴とする半導体装置。 A semiconductor device comprising a silicon substrate, a gate insulating film made mainly of hafnium oxide formed in contact with one main surface of the silicon substrate, and a gate electrode film formed in contact with the gate insulating film In
One principal surface of the silicon substrate is parallel to a (111) crystal plane of silicon;
The main constituent material of the gate electrode film is cobalt silicide or silicon,
A semiconductor device, wherein the gate insulating film contains titanium at a concentration of 0.03 at.% Or more and 10 at.% Or less .
上記第1シリコン膜が（１１１）配向性を有し、上記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、
上記ゲート電極膜は、（１１１）配向性を有する第２シリコン膜であり、
上記ゲート絶縁膜がチタンを０．０１at.％以上１５at.％以下の濃度で含有することを特徴とする半導体装置。 A substrate, a first silicon film formed on one main surface side of the substrate, a gate insulating film formed in contact with the first silicon film, and a gate electrode formed in contact with the gate insulating film With a membrane,
The first silicon film has (111) orientation, and the main constituent material of the gate insulating film is hafnium oxide;
The gate electrode film is a second silicon film having (111) orientation,
A semiconductor device characterized in that the gate insulating film contains titanium at a concentration of 0.01 at .
上記第1シリコン膜が（１１１）配向性を有し、上記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、
上記ゲート電極膜は、（１１１）配向性を有する第２シリコン膜であり、
上記ゲート絶縁膜がチタンを０．０３at.％以上１０at.％以下の濃度で含有することを特徴とする半導体装置。 A substrate, a first silicon film formed on one main surface side of the substrate, a gate insulating film formed in contact with the first silicon film, and a gate electrode formed in contact with the gate insulating film With a membrane,
The first silicon film has (111) orientation, and the main constituent material of the gate insulating film is hafnium oxide;
The gate electrode film is a second silicon film having (111) orientation,
A semiconductor device, wherein the gate insulating film contains titanium at a concentration of 0.03 at.% Or more and 10 at.% Or less .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004319078A JP4451279B2 (en) | 2004-11-02 | 2004-11-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004319078A JP4451279B2 (en) | 2004-11-02 | 2004-11-02 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001151980A Division JP3756422B2 (en) | 2001-05-22 | 2001-05-22 | Semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005101632A JP2005101632A (en) | 2005-04-14 |
| JP2005101632A5 JP2005101632A5 (en) | 2006-03-02 |
| JP4451279B2 true JP4451279B2 (en) | 2010-04-14 |
Family
ID=34464263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004319078A Expired - Fee Related JP4451279B2 (en) | 2004-11-02 | 2004-11-02 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4451279B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8624328B2 (en) * | 2008-11-19 | 2014-01-07 | Renesas Electronics Corporation | Semiconductor device |
| JP2011114049A (en) * | 2009-11-25 | 2011-06-09 | Renesas Electronics Corp | Semiconductor device |
-
2004
- 2004-11-02 JP JP2004319078A patent/JP4451279B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005101632A (en) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7608899B2 (en) | Semiconductor device | |
| TW432680B (en) | Semiconductor integrated circuit apparatus and its fabricating method | |
| US8227864B2 (en) | CMOS semiconductor device | |
| KR101675459B1 (en) | electrode structure and fabrication method thereof, and semiconductor device using the electrode structure | |
| US20070096189A1 (en) | Semiconductor device | |
| TWI775049B (en) | Non-volatile memory device and manufacturing method thereof | |
| JP3732098B2 (en) | Semiconductor device | |
| TWI700714B (en) | Ferroelectric assemblies and methods of forming ferroelectric assemblies | |
| JP2009135216A (en) | Semiconductor device | |
| CN115148705A (en) | Semiconductor structure and preparation method thereof | |
| JP4011813B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR20080046438A (en) | Semiconductor device and method of fabricating the same | |
| JP3771801B2 (en) | Semiconductor device | |
| JP3756422B2 (en) | Semiconductor device | |
| JP4451279B2 (en) | Semiconductor device | |
| JP3773475B2 (en) | Semiconductor device | |
| JP3752449B2 (en) | Semiconductor device | |
| JP2005057302A (en) | Semiconductor device | |
| JPH06125052A (en) | Manufacture of semiconductor memory | |
| JP4622213B2 (en) | Semiconductor device | |
| JP3468200B2 (en) | Semiconductor device | |
| JP2004103619A (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4451279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |