JP4451279B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4451279B2
JP4451279B2 JP2004319078A JP2004319078A JP4451279B2 JP 4451279 B2 JP4451279 B2 JP 4451279B2 JP 2004319078 A JP2004319078 A JP 2004319078A JP 2004319078 A JP2004319078 A JP 2004319078A JP 4451279 B2 JP4451279 B2 JP 4451279B2
Authority
JP
Japan
Prior art keywords
film
insulating film
gate insulating
silicon
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004319078A
Other languages
Japanese (ja)
Other versions
JP2005101632A (en
JP2005101632A5 (en
Inventor
富生 岩▲崎▼
浩志 守谷
英生 三浦
修二 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004319078A priority Critical patent/JP4451279B2/en
Publication of JP2005101632A publication Critical patent/JP2005101632A/en
Publication of JP2005101632A5 publication Critical patent/JP2005101632A5/ja
Application granted granted Critical
Publication of JP4451279B2 publication Critical patent/JP4451279B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、高誘電率材料を用いた半導体装置に関する。   The present invention relates to a semiconductor device using a high dielectric constant material.

近年、半導体装置の微細化にともない、トランジスタにおけるゲートの長さは0.15μm、ゲート絶縁膜の膜厚は、SiOを用いた場合、2nm以下にまで薄くすることが要求されている。絶縁膜の厚さが、2nm以下まで薄くなると、トンネル電流が無視できないほど大きくなる。 In recent years, with the miniaturization of semiconductor devices, the gate length of a transistor is required to be 0.15 μm and the thickness of a gate insulating film is reduced to 2 nm or less when SiO 2 is used. When the thickness of the insulating film is reduced to 2 nm or less, the tunnel current becomes so large that it cannot be ignored.

このため、SiOより誘電率の高い絶縁体材料を用いることにより、誘電特性を良好に保ちつつ、物理的膜厚を厚くすることが考えられている。これを満足する高誘電率材料の候補としては、例えば、非特許文献1に記述されているように、酸化ジルコニウムや酸化ハフニウムが考えられている。 For this reason, it is considered to increase the physical film thickness while maintaining good dielectric properties by using an insulator material having a dielectric constant higher than that of SiO 2 . For example, as described in Non-Patent Document 1, zirconium oxide or hafnium oxide is considered as a candidate for a high dielectric constant material that satisfies this requirement.

日経マイクロデバイスの2000年2月号(93ページ〜106ページ)February 2000 issue of Nikkei Microdevices (pages 93-106)

しかし、酸化ジルコニウムや酸化ハフニウムは、例えば、“1999 IEEE (the Institute of Electrical and Electronics Engineers) International Electron Devices Meeting”の講演論文集(99ページから133ページの講演番号6.1及び145ページから148ページの講演番号6.4)に記載されているように、シリコン基板との界面において1.5nm〜2.5nm程度の膜厚の反応化合物を形成する。   However, zirconium oxide and hafnium oxide are, for example, a lecture paper collection of “1999 IEEE (the Institute of Electrical and Electronics Engineers) International Electron Devices Meeting” (from page 99 to page 133, lecture number 6.1 and page 145 to page 148). As described in the lecture number 6.4), a reaction compound having a film thickness of about 1.5 nm to 2.5 nm is formed at the interface with the silicon substrate.

この反応化合物は、酸化ジルコニウムや酸化ハフニウムから酸素が抜けて、シリコン基板へ拡散して形成されたものであり、酸化ジルコニウムや酸化ハフニウムに酸素欠損ができることを意味する。この酸素欠損は、リーク電流が増加する等、半導体装置の特性を低下させる原因になる。   This reactive compound is formed by diffusing oxygen from zirconium oxide or hafnium oxide and diffusing into the silicon substrate, which means that oxygen vacancies can be formed in zirconium oxide or hafnium oxide. This oxygen deficiency causes a decrease in characteristics of the semiconductor device, such as an increase in leakage current.

また、酸化ジルコニウムや酸化ハフニウムを主構成材料とするゲート絶縁膜からゲート電極に酸素が拡散して酸素欠損ができることもあり、これも、上述と同様に、半導体装置の特性低下を引き起こす原因となる。   In addition, oxygen may be diffused from the gate insulating film mainly composed of zirconium oxide or hafnium oxide to the gate electrode to cause oxygen vacancies, which also causes deterioration of the characteristics of the semiconductor device as described above. .

上述した、シリコン基板と酸化ジルコニウムとの反応化合物の問題、またはシリコン基板と酸化ハフニウムとの反応化合物の問題は、薄膜トランジスタ(Thin Film Transistor、またはTFTと呼ばれる)構造を有する半導体装置にも存在する。   The above-described problem of the reaction compound between the silicon substrate and zirconium oxide or the reaction compound between the silicon substrate and hafnium oxide also exists in a semiconductor device having a thin film transistor (referred to as a thin film transistor or TFT) structure.

すなわち、多結晶シリコン膜と酸化ジルコニウムとの反応化合物、または多結晶シリコン膜と酸化ハフニウムとの反応化合物は、酸化ジルコニウムまたは酸化ハフニウムから酸素が抜けて、多結晶シリコン膜へ拡散して形成されたものであり、酸化ジルコニウムまたは酸化ハフニウムに酸素欠損ができることを意味する。   That is, the reaction compound of the polycrystalline silicon film and zirconium oxide, or the reaction compound of the polycrystalline silicon film and hafnium oxide was formed by diffusing oxygen from the zirconium oxide or hafnium oxide to the polycrystalline silicon film. It means that oxygen vacancies are formed in zirconium oxide or hafnium oxide.

本発明の第1の目的は、微細化に伴う特性の低下を抑制可能で、信頼性の高い半導体装置を実現することである。   A first object of the present invention is to realize a highly reliable semiconductor device that can suppress deterioration of characteristics due to miniaturization.

また、本発明の第2の目的は、微細化され、かつ、歩留りの高い半導体装置を実現することである。   A second object of the present invention is to realize a semiconductor device that is miniaturized and has a high yield.

また、本発明の第3の目的は、シリコン基板とゲート絶縁膜との界面で酸素が拡散しにくいゲート構造を有する半導体装置を実現することである。   A third object of the present invention is to realize a semiconductor device having a gate structure in which oxygen hardly diffuses at the interface between a silicon substrate and a gate insulating film.

さらに、本発明の第4の目的は、シリコン膜とゲート絶縁膜との界面において酸素が拡散しにくい薄膜トランジスタ構造を有する半導体装置を実現することである。   A fourth object of the present invention is to realize a semiconductor device having a thin film transistor structure in which oxygen hardly diffuses at the interface between a silicon film and a gate insulating film.

本願発明者等は、酸化ジルコニウムや酸化ハフニウムを主構成元素とした絶縁膜から酸素が拡散しにくくする手段を得るために鋭意研究を行った結果、通常の半導体デバイスに用いられている、表面が(001)結晶面であるシリコン基板ではなく、表面が(111)結晶面であるシリコン基板を用いることが有効であることを見出した。   The inventors of the present application have conducted extensive research to obtain a means for preventing oxygen from diffusing from an insulating film containing zirconium oxide or hafnium oxide as a main constituent element. It has been found that it is effective to use a silicon substrate having a (111) crystal face instead of a (001) crystal face.

また、酸素の拡散をさらに防止するには、絶縁膜である酸化ジルコニウムにハフニウムまたはチタンを添加すること、あるいは、酸化ハフニウムにチタンを添加することが有効であることを見出した。   In addition, it has been found that it is effective to add hafnium or titanium to zirconium oxide, which is an insulating film, or to add titanium to hafnium oxide in order to further prevent oxygen diffusion.

さらに、本願発明者等は、酸化ジルコニウムや酸化ハフニウムを主構成元素とした絶縁膜との界面で酸素が拡散しにくい電極材料が、コバルトシリサイドとシリコンであることを見出した。なお、(100)結晶面、(010)結晶面は、(001)結晶面と等価である。   Furthermore, the inventors of the present application have found that an electrode material in which oxygen hardly diffuses at an interface with an insulating film containing zirconium oxide or hafnium oxide as a main constituent element is cobalt silicide and silicon. The (100) crystal plane and the (010) crystal plane are equivalent to the (001) crystal plane.

さらに、薄膜トランジスタ構造を有する半導体装置に対しては、(111)配向を持つ多結晶シリコン膜を用いることが有効であることを見出した。   Furthermore, it has been found that it is effective to use a polycrystalline silicon film having a (111) orientation for a semiconductor device having a thin film transistor structure.

上記目的を達成するために、本発明は次のように構成される。
(1)シリコン基板と、このシリコン基板の一主面に接触して形成された酸化ハフニウムを主構成材料とするゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備える半導体装置において、上記シリコン基板の一主面がシリコンの(111)結晶面に平行であり、上記ゲート電極膜の主構成材料は、コバルトシリサイドまたはシリコンであり、上記ゲート絶縁膜がチタンを0.01at.%以上15at.%以下の濃度で含有する
In order to achieve the above object, the present invention is configured as follows.
(1) A silicon substrate, a gate insulating film made mainly of hafnium oxide formed in contact with one main surface of the silicon substrate, and a gate electrode film formed in contact with the gate insulating film in the semiconductor device having the above silicon one main surface of the substrate is a silicon (111) Ri parallel der crystal plane, the main constituent material of the gate electrode film is cobalt silicide or silicon, the gate insulating film is a titanium Contains at a concentration of 0.01 at.% To 15 at.% .

(2)また、シリコン基板と、このシリコン基板の一主面に接触して形成された酸化ハフニウムを主構成材料とするゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備える半導体装置において、上記シリコン基板の一主面がシリコンの(111)結晶面に平行であり、上記ゲート電極膜の主構成材料は、コバルトシリサイドまたはシリコンであり、上記ゲート絶縁膜がチタンを0.03at.%以上10at.%以下の濃度で含有する。 (2) Also, a silicon substrate, a gate insulating film made of hafnium oxide as a main constituent material in contact with one main surface of the silicon substrate, and a gate electrode film formed in contact with the gate insulating film A main surface of the silicon substrate is parallel to a (111) crystal plane of silicon, a main constituent material of the gate electrode film is cobalt silicide or silicon, and the gate insulating film is titanium. In a concentration of 0.03 at.% Or more and 10 at.% Or less.

(3)また、半導体装置において、基板と、この基板の一主面側に形成された第1シリコン膜と、この第1シリコン膜に接触して形成されたゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備え、上記第1シリコン膜が(111)配向性を有し、上記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、上記ゲート電極膜は、(111)配向性を有する第2シリコン膜であり、上記ゲート絶縁膜がチタンを0.01at.%以上15at.%以下の濃度で含有する。 (3) In the semiconductor device, a substrate, a first silicon film formed on one main surface side of the substrate, a gate insulating film formed in contact with the first silicon film, and the gate insulating film The first silicon film has a (111) orientation, the main constituent material of the gate insulating film is hafnium oxide, and the gate electrode film comprises: 111) a second silicon film having orientation, wherein the gate insulating film contains titanium at a concentration of 0.01 at.% To 15 at.%.

(4)また、半導体装置において、基板と、この基板の一主面側に形成された第1シリコン膜と、この第1シリコン膜に接触して形成されたゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備え、上記第1シリコン膜が(111)配向性を有し、上記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、上記ゲート電極膜は、(111)配向性を有する第2シリコン膜であり、上記ゲート絶縁膜がチタンを0.03at.%以上10at.%以下の濃度で含有する。 (4) In the semiconductor device, a substrate, a first silicon film formed on one main surface side of the substrate, a gate insulating film formed in contact with the first silicon film, and the gate insulating film The first silicon film has a (111) orientation, the main constituent material of the gate insulating film is hafnium oxide, and the gate electrode film comprises: 111) a second silicon film having orientation, wherein the gate insulating film contains titanium at a concentration of 0.03 at.% Or more and 10 at.% Or less.

本発明によれば、表面が(111)結晶面であるシリコン基板が用いられる。   According to the present invention, a silicon substrate whose surface is a (111) crystal plane is used.

また、絶縁膜である酸化ジルコニウムにハフニウムまたはチタン、或いは、酸化ハフニウムにチタンが添加される。   Further, hafnium or titanium is added to zirconium oxide which is an insulating film, or titanium is added to hafnium oxide.

また、酸化ジルコニウムや酸化ハフニウムを主構成元素とした絶縁膜との界面で酸素が拡散しにくい電極材料として、コバルトシリサイド又はシリコンが用いられる。   In addition, cobalt silicide or silicon is used as an electrode material in which oxygen hardly diffuses at the interface with an insulating film containing zirconium oxide or hafnium oxide as a main constituent element.

さらに、薄膜トランジスタ構造を有する半導体装置に対しては、(111)配向を持つ多結晶シリコン膜が用いられる。   Furthermore, a polycrystalline silicon film having a (111) orientation is used for a semiconductor device having a thin film transistor structure.

以上の構成により、微細化に伴う特性の低下を抑制可能で、信頼性の高い半導体装置を実現することができる。   With the above structure, it is possible to realize a highly reliable semiconductor device in which deterioration of characteristics due to miniaturization can be suppressed.

また、微細化され、かつ、歩留りの高い半導体装置を実現することができる。   In addition, a miniaturized semiconductor device with high yield can be realized.

また、シリコン基板とゲート絶縁膜との界面で酸素が拡散しにくいゲート構造を有する半導体装置を実現することができる。   In addition, a semiconductor device having a gate structure in which oxygen hardly diffuses at the interface between the silicon substrate and the gate insulating film can be realized.

さらに、シリコン膜とゲート絶縁膜との界面において酸素が拡散しにくい薄膜トランジスタ構造を有する半導体装置を実現することができる。   Furthermore, a semiconductor device having a thin film transistor structure in which oxygen is difficult to diffuse at the interface between the silicon film and the gate insulating film can be realized.

以下、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の第1の実施形態である半導体装置における主要部分の断面構造図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional structure diagram of the main part of the semiconductor device according to the first embodiment of the present invention.

本発明の第1の実施形態である半導体装置は、図1に示すように、シリコン基板1の上に拡散層2、3、4、5が形成される。そして、これら拡散層2、3、4、5の上にゲ−ト絶縁膜6、7およびゲ−ト電極8、9が形成されることによってMOSトランジスタが構成されている。   In the semiconductor device according to the first embodiment of the present invention, diffusion layers 2, 3, 4, and 5 are formed on a silicon substrate 1, as shown in FIG. The gate insulating films 6 and 7 and the gate electrodes 8 and 9 are formed on the diffusion layers 2, 3, 4, and 5 to constitute a MOS transistor.

ゲート絶縁膜6、7には、半導体装置の微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。   For the gate insulating films 6 and 7, zirconium oxide or hafnium oxide is used as a main constituent material in order to satisfy the demand for miniaturization and high functionality of the semiconductor device.

これらゲート絶縁膜6、7は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。   These gate insulating films 6 and 7 are formed using, for example, chemical vapor deposition or sputtering.

ここで、熱処理の際に、シリコン基板1やゲート電極8、9に酸素が拡散しにくいように、シリコン基板1には表面が(111)結晶面である基板を用いる。   Here, a substrate having a (111) crystal plane is used for the silicon substrate 1 so that oxygen hardly diffuses into the silicon substrate 1 and the gate electrodes 8 and 9 during the heat treatment.

なお、ゲ−ト絶縁膜6、7の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜6、7の添加元素としてハフニウムまたはチタンを含有させることがより好ましい。   When zirconium oxide is used as the main constituent material of the gate insulating films 6 and 7, it is more preferable to contain hafnium or titanium as an additive element of the gate insulating films 6 and 7.

また、ゲ−ト絶縁膜6、7の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜6、7の添加元素としてチタンを含有させることがより好ましい。   Further, when zirconium oxide is used as the main constituent material of the gate insulating films 6 and 7, it is more preferable to contain titanium as an additive element of the gate insulating films 6 and 7.

また、ゲート電極8、9の主構成材料としては、熱処理の際にゲ−ト絶縁膜6、7から酸素が拡散して入りにくい材料として、コバルトシリサイドまたはシリコンを用いることがより好ましい。 このゲート電極8、9は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。   Further, as the main constituent material of the gate electrodes 8 and 9, it is more preferable to use cobalt silicide or silicon as a material in which oxygen is difficult to diffuse from the gate insulating films 6 and 7 during heat treatment. The gate electrodes 8 and 9 are formed using, for example, chemical vapor deposition or sputtering.

これらのMOSトランジスタは、例えば、シリコン酸化膜からなる素子分離膜10によって分離されている。上記ゲート電極8、9の上部および側壁には例えばシリコン酸化膜からなる絶縁膜11、12が形成されている。   These MOS transistors are isolated by, for example, an element isolation film 10 made of a silicon oxide film. Insulating films 11 and 12 made of, for example, a silicon oxide film are formed on the top and side walls of the gate electrodes 8 and 9.

また、MOSトランジスタの上部全面には、例えばBPSG(Boron−Doped Phospho Silicate Glass)膜やSOG(Spin On Glass)膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜13が形成されている。   Further, the entire upper surface of the MOS transistor is made of, for example, a BPSG (Boron-Doped Phospho Silicate Glass) film, an SOG (Spin On Glass) film, or a silicon oxide film or a nitride film formed by chemical vapor deposition or sputtering. An insulating film 13 is formed.

絶縁膜13に形成されたコンタクトホールには拡散防止用の隣接導電体膜(第一導電体膜)14a、14bに被覆された、複数の主導電体膜15からなるプラグが形成され、これらのプラグ15は拡散層2、3、4、5に接続されている。   The contact hole formed in the insulating film 13 is formed with a plug composed of a plurality of main conductor films 15 covered with adjacent conductor films (first conductor films) 14a and 14b for preventing diffusion. The plug 15 is connected to the diffusion layers 2, 3, 4, and 5.

このプラグ15に、拡散防止用の隣接導電体膜16a、16bに被覆された主導電体膜17からなる第一積層配線が接続されている。   Connected to the plug 15 is a first laminated wiring composed of a main conductor film 17 covered with adjacent conductor films 16a and 16b for preventing diffusion.

この第一積層配線は、例えば、隣接導電体膜16aをスパッタ法等により成膜した後、主導電体膜17をスパッタ法等により形成し、この上に隣接導電体膜16bをスパッタ法等により形成してから、エッチングによって配線パターンをつくることにより得られる。   In the first laminated wiring, for example, the adjacent conductor film 16a is formed by sputtering or the like, then the main conductor film 17 is formed by sputtering or the like, and the adjacent conductor film 16b is formed thereon by sputtering or the like. It is obtained by forming a wiring pattern by etching after formation.

第一積層配線の上には、絶縁膜21に形成されたコンタクトホールに隣接導電体膜19に被覆された主導電体膜20からなるプラグが形成され、このプラグが上記第一積層配線に接続されている。   On the first laminated wiring, a plug made of the main conductive film 20 covered with the adjacent conductive film 19 is formed in the contact hole formed in the insulating film 21, and this plug is connected to the first laminated wiring. Has been.

そして、上記プラグに、隣接導電体膜22a、22bに被覆された主導電体膜23からなる第二積層配線が接続されている。この第二の積層配線は、例えば、隣接導電体膜22aをスパッタ法等により成膜した後、主導電体膜23をスパッタ法等により形成し、この上に隣接導電体膜22bをスパッタ法等により形成してから、エッチング等によって配線パターンをつくり形成される。   The plug is connected to the second laminated wiring composed of the main conductor film 23 covered with the adjacent conductor films 22a and 22b. In the second laminated wiring, for example, the adjacent conductor film 22a is formed by sputtering or the like, then the main conductor film 23 is formed by sputtering or the like, and the adjacent conductor film 22b is formed thereon by sputtering or the like. Then, a wiring pattern is formed and formed by etching or the like.

次に、本発明の第1の実施形態における酸素拡散抑制効果を以下に説明する。
本発明の第1の実施形態の効果を詳しく説明するために、分子動力学シミュレーションによる解析例を示す。この分子動力学シミュレーションとは、例えば、ジャーナルオブアプライドフィジックス(Journal of Applied Physics)の第54巻(1983年発行)の4864ページから4878ページまでに記述されている。
Next, the effect of suppressing oxygen diffusion in the first embodiment of the present invention will be described below.
In order to explain the effect of the first embodiment of the present invention in detail, an analysis example by molecular dynamics simulation is shown. This molecular dynamics simulation is described in, for example, pages 4864 to 4878 of Journal of Applied Physics, Volume 54 (published in 1983).

つまり、分子動力学シミュレーションとは、原子間ポテンシャルを通して各原子に働く力を計算し、この力に基づいて、ニュートンの運動方程式を解くことにより、各時刻における各原子の位置を算出する方法である。   In other words, molecular dynamics simulation is a method of calculating the position of each atom at each time by calculating the force acting on each atom through the interatomic potential and solving Newton's equation of motion based on this force. .

なお、本発明の実施形態においては、上記の分子動力学法に電荷移動を取り入れて異種元素間の相互作用を計算することにより、後述する関係を求めることができた。   In the embodiment of the present invention, the relationship described later could be obtained by calculating the interaction between different elements by incorporating charge transfer into the molecular dynamics method.

本発明の第1の実施形態の主な作用効果は、通常の半導体デバイスに用いられている、表面が(001)結晶面であるシリコン基板ではなく、表面が(111)結晶面であるシリコン基板を用いることによって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制されることである。これにより、リーク電流等の発生が抑制され、特性が向上された半導体装置を実現することができる。   The main effect of the first embodiment of the present invention is that a silicon substrate whose surface is a (111) crystal face is used instead of a silicon substrate whose surface is a (001) crystal face, which is used in a normal semiconductor device. By using this, diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed. As a result, it is possible to realize a semiconductor device in which the occurrence of leakage current or the like is suppressed and the characteristics are improved.

また、他の作用効果は、ゲート絶縁膜に添加元素を含有させることによって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制されることである。   Another effect is that the diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed by adding an additive element to the gate insulating film.

さらに、本発明の第1の実施形態の他の効果は、ゲート絶縁膜に添加元素を含有させることによって、ゲート絶縁膜からゲート電極への酸素の拡散が抑制されることである。   Furthermore, another effect of the first embodiment of the present invention is that the diffusion of oxygen from the gate insulating film to the gate electrode is suppressed by adding an additive element to the gate insulating film.

本発明の第1の実施形態の作用効果は、酸素の拡散係数を計算し、これを添加元素の有無で比較することによって解析することができる。
なお、分子動力学シミュレーションにより拡散係数を計算する方法は、例えばフィジカルレビューB(Physical Review B)の第29巻(1984年発行)の5363ページから5371ページまでに記述されている。
The operational effects of the first embodiment of the present invention can be analyzed by calculating the diffusion coefficient of oxygen and comparing this with the presence or absence of an additive element.
The method for calculating the diffusion coefficient by molecular dynamics simulation is described, for example, from page 5363 to page 5371 of Volume 29 (issued in 1984) of Physical Review B.

はじめに、共に、厚さ10nmのシリコン基板上に膜厚3nmのゲート絶縁膜が形成された構造であって、表面が(001)面である構造と、表面が(111)面である構造とを構造を解析モデルとして用い、これらの構造の酸素拡散についての計算例を示す。これによって、表面が(111)結晶面であるシリコン基板を用いた構造である本発明の第1の実施形態の一効果を示すこととする。   First, both have a structure in which a gate insulating film with a thickness of 3 nm is formed on a silicon substrate with a thickness of 10 nm, and the surface has a (001) plane and the surface has a (111) plane. The structure is used as an analysis model, and calculation examples for oxygen diffusion of these structures are shown. Thus, an effect of the first embodiment of the present invention having a structure using a silicon substrate whose surface is a (111) crystal plane is shown.

図2は、300℃において、酸化ジルコニウム膜(ゲート絶縁膜)の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Dの比を計算した結果を示すグラフである。   FIG. 2 is a graph showing the results of calculating the ratio of the oxygen diffusion coefficient D when oxygen in the zirconium oxide film (gate insulating film) diffuses into the silicon substrate at 300 ° C.

図2において、表面が(001)面であるシリコン基板を用いた場合の拡散係数をDとし、これを表面が(111)表面であるシリコン基板を用いた拡散係数Dとの比を示した。この図2からわかるように、表面が(111)面であるシリコン基板を用いた場合の拡散係数Dは、表面が(001)面であるシリコン基板を用いた場合の100分の1未満の拡散係数となっており、酸素の拡散が抑制される効果が示されている。 2, the diffusion coefficient when the surface is a silicon substrate is a (001) plane and D R, showed the ratio of the diffusion coefficient D, which was used a surface of the silicon substrate is a (111) surface . As can be seen from FIG. 2, the diffusion coefficient D when the silicon substrate having the (111) plane is used is less than 1/100 of the diffusion coefficient when using the silicon substrate having the (001) plane. It is a coefficient and shows the effect of suppressing the diffusion of oxygen.

したがって、表面が(111)面であるシリコン基板を用いた場合には、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制され、酸化ジルコニウムに酸素欠損ができにくいことが理解できる。   Therefore, it can be understood that when a silicon substrate having a (111) surface is used, diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed and oxygen vacancies are hardly formed in zirconium oxide.

図3は、ゲート絶縁膜として酸化ジルコニウムの代わりに酸化ハフニウムを用いた場合の図2と同様の計算結果を示すグラフである。   FIG. 3 is a graph showing calculation results similar to those in FIG. 2 when hafnium oxide is used instead of zirconium oxide as the gate insulating film.

この図3に示した例の場合、図2の例の場合と同様に、表面が(001)面であるシリコン基板を用いた場合の拡散係数をDとし、(111)面であるシリコン基板を用いた場合の拡散係数Dとの比を示した。 In the example shown in FIG. 3, as in the case of the example of FIG. 2, the diffusion coefficient when the surface is a silicon substrate is a (001) plane and D R, a silicon substrate is (111) plane The ratio with the diffusion coefficient D when using is shown.

図3から理解できるように、表面が(111)面であるシリコン基板を用いた場合の拡散係数は、表面が(001)面であるシリコン基板を用いた場合の拡散係数の1000分の1未満となっており、酸素の拡散が抑制される効果が示されている。   As can be understood from FIG. 3, the diffusion coefficient when the silicon substrate having the (111) surface is less than 1/1000 of the diffusion coefficient when the silicon substrate having the (001) surface is used. Thus, the effect of suppressing the diffusion of oxygen is shown.

したがって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制され、酸化ハフニウムに酸素欠損ができにくいことが理解できる。   Therefore, it can be understood that the diffusion of oxygen from the gate insulating film to the silicon substrate is suppressed, and oxygen vacancies are hardly formed in hafnium oxide.

次に、表面が(111)面である厚さ10nmのシリコン基板上に膜厚3nmのゲート絶縁膜が形成された構造を解析モデルとして用いた計算例を示すことによって、本発明の一実施形態によるゲート絶縁膜に元素を添加させた場合の効果を説明する。   Next, an embodiment of the present invention is shown by showing a calculation example using a structure in which a 3 nm-thick gate insulating film is formed on a 10 nm-thick silicon substrate whose surface is a (111) plane as an analysis model. The effect of adding an element to the gate insulating film due to the above will be described.

図4及び図5は、酸化ジルコニウム膜(ゲート絶縁膜)の酸素がシリコン基板へ拡散する際の、添加元素の濃度に対する酸素の拡散係数Dの比を計算した結果を示すグラフである。   4 and 5 are graphs showing the results of calculating the ratio of the oxygen diffusion coefficient D to the concentration of the additive element when oxygen in the zirconium oxide film (gate insulating film) diffuses into the silicon substrate.

は添加元素を含まない場合の酸素の拡散係数であり、図4は、D/Dの添加濃度依存性を低濃度領域において示した結果である。また、図5は、D/Dの添加濃度依存性を高濃度領域において示した結果である。 D 0 is the diffusion coefficient of oxygen when no additive element is included, and FIG. 4 shows the results of showing the dependency of D / D 0 on the concentration of addition in the low concentration region. FIG. 5 is a result showing the dependency of D / D 0 on the addition concentration in the high concentration region.

図4より、酸化ジルコニウム膜にハフニウムを0.01at.%以上添加すると、無添加の場合と比較して、拡散係数が低減されるが、0.04at.%以上添加すると、拡散係数は無添加の場合の約13分の1に低減されるという顕著な効果が得られることがわかる。   From FIG. 4, the diffusion coefficient is reduced when hafnium is added to the zirconium oxide film in an amount of 0.01 at.% Or more compared to the case of no addition, but when 0.04 at.% Or more is added, the diffusion coefficient is not added. It can be seen that the remarkable effect of being reduced to about one-third of that in the case of is obtained.

また、酸化ジルコニウム膜にチタンを0.005at.%以上添加すると、無添加の場合と比較して、拡散係数が低減されるが、0.02at.%以上添加すると、拡散係数が無添加の場合の約11分の1に低減されるという顕著な効果が得られることがわかる。   Further, when titanium is added to the zirconium oxide film in an amount of 0.005 at.% Or more, the diffusion coefficient is reduced as compared with the case of no addition, but when it is added in an amount of 0.02 at.% Or more, the diffusion coefficient is not added. It can be seen that a remarkable effect of being reduced to about 1/11 of the above can be obtained.

図5を参照すると、拡散係数の低減効果は、ハフニウムの添加濃度が15at.%までは、有効であると考えられるが、12at.%以上になると弱くなることがわかる。また、拡散係数の低減効果はチタンの添加濃度が15at.%までは、有効であると考えられるが、8at.%以上になると効果が弱くなることがわかる。   Referring to FIG. 5, it can be understood that the effect of reducing the diffusion coefficient is effective up to the addition concentration of hafnium up to 15 at. Further, it can be seen that the effect of reducing the diffusion coefficient is effective up to the addition concentration of titanium up to 15 at.%, But the effect becomes weak when the concentration is 8 at.% Or more.

したがって、酸化ジルコニウムを主構成元素とする膜にハフニウムを0.01at.%以上15at.%以下の濃度で添加すること、またはチタンを0.005at.%以上15at.%以下の濃度で添加することによって、酸素の拡散を低減できる。   Therefore, hafnium is added to a film containing zirconium oxide as a main constituent element at a concentration of 0.01 at.% To 15 at.%, Or titanium is added at a concentration of 0.005 at.% To 15 at.%. Therefore, oxygen diffusion can be reduced.

さらに、酸化ジルコニウムを主構成元素とする膜にハフニウムを0.04at.%以上12at.%以下の濃度で添加すること、または、チタンを0.02at.%以上8at.%以下の濃度で添加することによって、安定して、酸素の拡散をより低減することができる。   Further, hafnium is added to the film containing zirconium oxide as a main constituent element at a concentration of 0.04 at.% To 12 at.%, Or titanium is added at a concentration of 0.02 at.% To 8 at.%. Thus, oxygen diffusion can be reduced more stably.

なお、以上に説明した本発明の第1の実施形態の効果は、膜厚や温度等の計算条件を変えても同様に得ることができる。   The effects of the first embodiment of the present invention described above can be obtained in the same manner even when the calculation conditions such as the film thickness and temperature are changed.

次に、図6及び図7は、図4、図5に示した例と同様の解析モデルにおいて、酸化ハフニウム膜(ゲート絶縁膜)の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Dの比を計算した結果を示すグラフである。   Next, FIGS. 6 and 7 show an oxygen diffusion coefficient D when oxygen in the hafnium oxide film (gate insulating film) diffuses into the silicon substrate in the same analysis model as the example shown in FIGS. It is a graph which shows the result of having calculated ratio.

図6及び図7において、Dは添加元素を含まない場合の酸素の拡散係数であり、図6は、D/Dの添加濃度依存性を低濃度領域において示した結果を示し、図7は、D/Dの添加濃度依存性を高濃度領域において示した結果を示す。 6 and 7, D 0 is the oxygen diffusion coefficient when no additive element is included, and FIG. 6 shows the results showing the dependence of D / D 0 on the addition concentration in the low concentration region. shows the results showed addition concentration dependence of D / D 0 in the high concentration region.

図6より、酸化ハフニウム膜にチタンを0.01at.%以上添加すると、拡散係数は無添加の場合と比較して減少されるが、0.03at.%以上添加すると、拡散係数が無添加の場合の約13分の1に低減されるという顕著な効果が得られることがわかる。   From FIG. 6, when 0.01 at.% Or more of titanium is added to the hafnium oxide film, the diffusion coefficient is reduced as compared with the case of no addition, but when 0.03 at.% Or more is added, the diffusion coefficient is not added. It can be seen that a remarkable effect of being reduced to about one-third of the case is obtained.

また、図7より、チタンの添加濃度が15at.%までは、拡散係数の低減効果は有効であるが、チタンの添加濃度が10at.%以上になると弱くなることがわかる。   Further, FIG. 7 shows that the effect of reducing the diffusion coefficient is effective up to the addition concentration of titanium up to 15 at.%, But it becomes weaker when the addition concentration of titanium exceeds 10 at.%.

したがって、酸化ハフニウムを主構成元素とする膜にチタンを0.01at.%以上15at.%以下の濃度で添加することによって、酸素の拡散を低減できる。   Therefore, the diffusion of oxygen can be reduced by adding titanium to the film containing hafnium oxide as a main constituent element at a concentration of 0.01 at.

さらに、酸化ハフニウムを主構成元素とする膜にチタンを0.03at.%以上10at.%以下の濃度で添加することによって、酸素の拡散を安定して、より低減することができる。   Furthermore, by adding titanium to a film containing hafnium oxide as a main constituent element at a concentration of 0.03 at.% Or more and 10 at.% Or less, oxygen diffusion can be stabilized and further reduced.

なお、以上に説明した本発明の効果は、膜厚や温度等の計算条件を変えても同様に得ることができる。   The effects of the present invention described above can be obtained in the same manner even when the calculation conditions such as the film thickness and temperature are changed.

次に、本発明の第1の実施形態による他の効果として、ゲート絶縁膜からゲート電極への酸素の拡散が、添加元素により抑制されることを分子動力学解析例によって示す。ここでは、膜厚3nmのゲート絶縁膜の上に、厚さ3nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を計算した例を示す。   Next, as another effect of the first embodiment of the present invention, a molecular dynamics analysis example shows that the diffusion of oxygen from the gate insulating film to the gate electrode is suppressed by the additive element. Here, an example is shown in which the diffusion coefficient of oxygen at 300 ° C. is calculated using a structure in which an electrode film having a thickness of 3 nm is formed on a gate insulating film having a thickness of 3 nm as an analysis model.

図8及び図9は、ゲート絶縁膜として酸化ジルコニウムを用い、電極としてコバルトシリサイド膜とシリコン膜を用いた結果例を示すグラフである。図8及び図9において、Dは添加元素を含まない場合の酸素の拡散係数であり、 図8は、D/Dの添加濃度依存性を低濃度領域において示した結果である。また、図9は、D/Dの添加濃度依存性を高濃度領域において示した結果である。 FIG. 8 and FIG. 9 are graphs showing examples of results using zirconium oxide as the gate insulating film and using a cobalt silicide film and a silicon film as the electrodes. 8 and 9, D 0 is the diffusion coefficient of oxygen when no additive element is included, and FIG. 8 shows the result of showing the dependency of D / D 0 on the concentration of addition in the low concentration region. FIG. 9 is a result showing the dependency of D / D 0 on the addition concentration in the high concentration region.

図8より、図4の場合と同様に、酸化ジルコニウム膜にハフニウムを0.01at.%以上添加すると、無添加の場合と比較して、拡散係数が低減されるが、0.04at.%以上添加すると、拡散係数が無添加での値の約13分の1以下に低減されるという顕著な効果が得られることがわかる。   From FIG. 8, as in FIG. 4, when hafnium is added to the zirconium oxide film in an amount of 0.01 at.% Or more, the diffusion coefficient is reduced as compared with the case of no addition, but 0.04 at.% Or more. It can be seen that when added, the remarkable effect is obtained that the diffusion coefficient is reduced to about 1/13 or less of the value obtained without addition.

また、酸化ジルコニウム膜にチタンを0.005at.%以上添加すると、無添加の場合と比較して、拡散係数が低減されるが、0.02at.%以上添加すると、拡散係数が無添加での値の約12分の1以下に低減されるという顕著な効果が得られることがわかる。   Further, when titanium is added to the zirconium oxide film in an amount of 0.005 at.% Or more, the diffusion coefficient is reduced as compared with the case of no addition, but when 0.02 at.% Or more is added, the diffusion coefficient is not added. It turns out that the remarkable effect that it is reduced to about 1/12 or less of the value is obtained.

また、図9より、図5の場合と同様に、拡散係数の低減効果は、ハフニウムの添加濃度が15at.%までは、有効であると考えられるが、12at.%以上になると弱くなることがわかる。   Further, from FIG. 9, as in the case of FIG. 5, the effect of reducing the diffusion coefficient is considered to be effective up to the addition concentration of hafnium up to 15 at. Recognize.

また、拡散係数の低減効果はチタンの添加濃度が15at.%までは、有効であると考えられるが、8at.%以上になると効果が弱くなることがわかる。   Further, it can be seen that the effect of reducing the diffusion coefficient is effective up to the addition concentration of titanium up to 15 at.%, But the effect becomes weak when the concentration is 8 at.% Or more.

したがって、酸化ジルコニウムを主構成元素とする膜にハフニウムを0.01at.%以上15at.%以下の濃度で添加すること、またはチタンを0.005at.%以上15at.%以下の濃度で添加することによって、酸素の拡散を低減できる。   Therefore, hafnium is added to a film containing zirconium oxide as a main constituent element at a concentration of 0.01 at.% To 15 at.%, Or titanium is added at a concentration of 0.005 at.% To 15 at.%. Therefore, oxygen diffusion can be reduced.

さらに、酸化ジルコニウムを主構成元素とする膜にハフニウムを0.04at.%以上12at.%以下の濃度で添加すること、またはチタンを0.02at.%以上8at.%以下の濃度で添加することによって、酸素の拡散を低減できる。   Further, hafnium is added to a film containing zirconium oxide as a main constituent element at a concentration of 0.04 at.% To 12 at.%, Or titanium is added at a concentration of 0.02 at.% To 8 at.%. Therefore, oxygen diffusion can be reduced.

なお、以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。   In addition, the above effect can be shown similarly even if calculation conditions, such as a film thickness and temperature, are changed.

図10及び図11は、上述したと同様の解析モデルにおいて、ゲート絶縁膜として酸化ハフニウムを用い、電極としてコバルトシリサイド膜とシリコン膜を用いた結果例を示すグラフである。   FIG. 10 and FIG. 11 are graphs showing an example of the result of using hafnium oxide as a gate insulating film and using a cobalt silicide film and a silicon film as electrodes in the same analysis model as described above.

図10及び図11において、Dは添加元素を含まない場合の酸素の拡散係数であり、 図10は、D/Dの添加濃度依存性を低濃度領域において示した結果である。また、図11は、D/Dの添加濃度依存性を高濃度領域において示した結果である。 10 and 11, D 0 is the oxygen diffusion coefficient when no additive element is included, and FIG. 10 shows the result of the dependency of D / D 0 on the concentration of addition in the low concentration region. FIG. 11 is a result showing the dependency of D / D 0 on the addition concentration in the high concentration region.

図10より、図6の場合と同様に、酸化ハフニウム膜にチタンを0.01at.%以上添加すると、拡散係数は無添加の場合と比較して減少されるが、0.03at.%以上添加すると、拡散係数が無添加での値の約13分の1以下に低減されるという顕著な効果が得られることがわかる。   From FIG. 10, as in the case of FIG. 6, when titanium is added to the hafnium oxide film by 0.01 at.% Or more, the diffusion coefficient is reduced as compared with the case of no addition, but 0.03 at. Then, it turns out that the remarkable effect that a diffusion coefficient is reduced to about 1/13 or less of the value without addition is acquired.

また、図11より、図7の場合と同様に、チタンの添加濃度が15at.%までは、拡散係数の低減効果は有効であるが、チタンの添加濃度が10at.%以上になると弱くなることがわかる。   From FIG. 11, as in the case of FIG. 7, the effect of reducing the diffusion coefficient is effective when the titanium addition concentration is up to 15 at.%, But it becomes weak when the titanium addition concentration is 10 at.% Or more. I understand.

したがって、酸化ハフニウムを主構成元素とする膜にチタンを0.01at.%以上15at.%以下の濃度で添加することによって、酸素の拡散を低減できる。   Therefore, the diffusion of oxygen can be reduced by adding titanium to the film containing hafnium oxide as a main constituent element at a concentration of 0.01 at.

さらに、酸化ハフニウムを主構成元素とする膜にチタンを0.03at.%以上10at.%以下の濃度で添加することによって、酸素の拡散を安定して、より低減することができる。   Furthermore, by adding titanium to a film containing hafnium oxide as a main constituent element at a concentration of 0.03 at.% Or more and 10 at.% Or less, oxygen diffusion can be stabilized and further reduced.

なお、以上の効果は、膜厚や温度等の計算条件を変えても同様に得ることができる。   The above effects can be obtained in the same manner even if the calculation conditions such as the film thickness and temperature are changed.

以上の計算例では、電極としてコバルトシリサイド膜とシリコン膜とを用いているが、他の材料を用いても同様の効果を示すことができる。しかし、電極材料としてコバルトシリサイドとシリコンがより好ましいことは、次の計算例から説明される。   In the above calculation example, the cobalt silicide film and the silicon film are used as the electrodes, but the same effect can be obtained even if other materials are used. However, the fact that cobalt silicide and silicon are more preferable as electrode materials will be explained from the following calculation example.

図12及び図13は、膜厚3nmのゲート絶縁膜の上に、厚さ3nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を計算した結果を示すグラフである。   12 and 13 show the results of calculating oxygen diffusion coefficients for various electrode materials using a structure in which an electrode film having a thickness of 3 nm is formed on a gate insulating film having a thickness of 3 nm as an analysis model. It is a graph which shows.

図12及び図13は、添加元素を含まない場合の300℃における酸素の拡散係数を示し、図12はゲート絶縁膜が酸化ジルコニウム膜の場合の結果、図13はゲート絶縁膜が酸化ハフニウム膜の場合の結果である。   12 and 13 show the diffusion coefficient of oxygen at 300 ° C. when no additive element is included. FIG. 12 shows the result when the gate insulating film is a zirconium oxide film, and FIG. 13 shows the case where the gate insulating film is a hafnium oxide film. Is the result of the case.

図12、図13より、電極材料としてコバルトシリサイドとシリコンを用いた拡散係数は、他の電極材料を用いた場合に比べて顕著に小さいことがわかる。   12 and 13, it can be seen that the diffusion coefficient using cobalt silicide and silicon as the electrode material is remarkably small as compared with the case of using other electrode materials.

したがって、電極材料としてコバルトシリサイドとシリコンを用いることが、酸素の拡散を低減する上で、より好ましい。   Therefore, it is more preferable to use cobalt silicide and silicon as electrode materials in terms of reducing oxygen diffusion.

次に、本発明における第2の実施形態である半導体装置における主要部分の断面構造を図14に示す。
この第2の実施形態と第1の実施形態との主な違いは、ゲート絶縁膜が第1ゲート絶縁膜6a、7aと第2ゲート絶縁膜6b、7bからなる二層構造となっている点である。第2ゲート絶縁膜6b、7bには、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。また、第1ゲート絶縁膜6a、7aには、例えば、酸化シリコン、ジルコニアシリケート、ハフニウムシリケートを主構成材料とする膜が用いられる。
Next, FIG. 14 shows a cross-sectional structure of the main part of the semiconductor device according to the second embodiment of the present invention.
The main difference between the second embodiment and the first embodiment is that the gate insulating film has a two-layer structure including the first gate insulating films 6a and 7a and the second gate insulating films 6b and 7b. It is. In the second gate insulating films 6b and 7b, zirconium oxide or hafnium oxide is used as a main constituent material in order to satisfy the demand for miniaturization and high functionality. For the first gate insulating films 6a and 7a, for example, a film containing silicon oxide, zirconia silicate, or hafnium silicate as a main constituent material is used.

本発明の第2の実施形態によれば、第1の実施形態と同様な効果を得ることができる他、第2ゲート絶縁膜6b、7bの熱的安定性を向上させる効果が得られる。   According to the second embodiment of the present invention, the same effect as that of the first embodiment can be obtained, and the effect of improving the thermal stability of the second gate insulating films 6b and 7b can be obtained.

なお、上述した例は、ゲート絶縁膜を二層構造とした場合の例であるが、図には示さないが、ゲート絶縁膜が三層以上の構造を持っていてもよい。   In addition, although the example mentioned above is an example at the time of making a gate insulating film into a two-layer structure, although not shown in a figure, the gate insulating film may have a structure of three or more layers.

図15は、本発明の第3の実施形態である半導体装置における主要部分の断面構造を示す図である。
この第3の実施形態と上述した第2の実施形態との主な違いは、ゲート電極膜が第1ゲート電極膜8a、9aと第2ゲート電極膜8b、9bからなる二層構造となっている点であり、他の構成は、第2の実施形態と第3の実施形態とは同様となっている。
FIG. 15 is a diagram showing a cross-sectional structure of the main part in the semiconductor device according to the third embodiment of the present invention.
The main difference between the third embodiment and the second embodiment described above is that the gate electrode film has a two-layer structure including the first gate electrode films 8a and 9a and the second gate electrode films 8b and 9b. The other configurations are the same as those of the second embodiment and the third embodiment.

なお、第1ゲート電極膜8a、9aの主構成材料としては、酸素の拡散が起こりにくい材料として、コバルトシリサイドやシリコンを用いることがより好ましい。   As the main constituent material of the first gate electrode films 8a and 9a, it is more preferable to use cobalt silicide or silicon as a material that hardly diffuses oxygen.

また、第2ゲート電極膜8b、9bには、例えばタングステン、モリブデンのような金属を主構成材料とする膜を用いて、ゲート電極全体の電気抵抗を低減することがより好ましい。   For the second gate electrode films 8b and 9b, it is more preferable to use a film whose main constituent material is a metal such as tungsten or molybdenum to reduce the electrical resistance of the entire gate electrode.

この場合、図には示さないが、第1ゲート電極膜8a、9aと第2ゲート電極膜8b、9bとの間には別の導電性膜があってもよい。この導電性膜としては、例えばTiN膜やWN膜のように、第1ゲート電極膜8a、9aと第2ゲート電極膜8b、9bとの相互拡散を防止する効果を持った膜を用いることがより好ましい。   In this case, although not shown in the drawing, another conductive film may be provided between the first gate electrode films 8a and 9a and the second gate electrode films 8b and 9b. As the conductive film, for example, a film having an effect of preventing mutual diffusion between the first gate electrode films 8a and 9a and the second gate electrode films 8b and 9b, such as a TiN film and a WN film, is used. More preferred.

以上のように、本発明の第3の実施形態によれば、第2の実施形態と同様な効果を得ることができる他、ゲート電極の電気抵抗を低減することができるという効果を得ることができる。   As described above, according to the third embodiment of the present invention, the same effect as that of the second embodiment can be obtained, and the effect that the electric resistance of the gate electrode can be reduced can be obtained. it can.

図16は、本発明における第4の実施形態である半導体装置におけるメモリセルの断面構造図である。
この第4の実施形態と、上述した第1、第2、第3の実施形態との主な違いは、この第4の実施形態は、導電性のバリア膜114、容量下部電極115、高誘電率あるいは強誘電性を有する酸化物膜116、容量上部電極117を積層した構造で構成されている情報蓄積用容量素子103を有する点である。
FIG. 16 is a cross-sectional structure diagram of a memory cell in the semiconductor device according to the fourth embodiment of the present invention.
The main difference between the fourth embodiment and the first, second, and third embodiments described above is that the fourth embodiment has a conductive barrier film 114, a capacitor lower electrode 115, a high dielectric constant, and the like. The information storage capacitor element 103 has a structure in which an oxide film 116 having a dielectric constant or ferroelectricity and a capacitor upper electrode 117 are stacked.

ここで、高誘電率あるいは強誘電性を有する酸化物膜116は、熱処理を受けないと良好な特性を発揮しないことが知られており、製造工程において約600℃以上の熱処理、より好ましくは約700℃以上の熱処理が必要となる。   Here, it is known that the oxide film 116 having a high dielectric constant or ferroelectricity does not exhibit good characteristics unless it is subjected to heat treatment. Heat treatment at 700 ° C. or higher is required.

この熱処理の際に、ゲート電極膜からゲート絶縁膜の中に元素が拡散して入り込みやすいので、高誘電率あるいは強誘電性を有する酸化物膜を用いた半導体メモリの場合には、より一層この拡散を抑制する必要性が高い。   During this heat treatment, the elements easily diffuse into the gate insulating film from the gate electrode film, so that in the case of a semiconductor memory using an oxide film having a high dielectric constant or ferroelectricity, this element is further increased. There is a high need to suppress diffusion.

次に、本発明の第4の実施形態である半導体装置の主要な構成を以下に説明する。
本発明の第4の実施形態である半導体装置は、図16に示すように、シリコン基板101の主面のアクティブ領域に形成されたMOS(Metal Oxide Semiconductor)型のトランジスタ102と、その上部に配置された情報蓄積用容量素子103とを備えている。104は素子分離膜、109は絶縁膜である。
Next, the main structure of the semiconductor device which is the 4th Embodiment of this invention is demonstrated below.
As shown in FIG. 16, the semiconductor device according to the fourth embodiment of the present invention includes a MOS (Metal Oxide Semiconductor) type transistor 102 formed in an active region on the main surface of a silicon substrate 101 and an upper portion thereof. The information storage capacitive element 103 is provided. Reference numeral 104 denotes an element isolation film, and 109 denotes an insulating film.

絶縁膜112は、素子間分離のための膜である。メモリセルのMOSトランジスタ102は、ゲ−ト電極膜105、ゲ−ト絶縁膜106および拡散層107、108で構成されている。また、ゲ−ト絶縁膜106には、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。   The insulating film 112 is a film for element isolation. The MOS transistor 102 of the memory cell includes a gate electrode film 105, a gate insulating film 106, and diffusion layers 107 and 108. The gate insulating film 106 uses zirconium oxide or hafnium oxide as a main constituent material in order to satisfy the demand for miniaturization and high functionality.

このゲート絶縁膜106は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。熱処理の際に、シリコン基板やゲート電極に酸素が拡散しにくいように、ゲート絶縁膜の主構成材料として酸化ジルコニウムを用いた場合には、ゲート絶縁膜の添加元素としてハフニウムまたはチタンを含有させることがより好ましい。   The gate insulating film 106 is formed by using, for example, chemical vapor deposition or sputtering. When zirconium oxide is used as the main constituent material of the gate insulating film so that oxygen hardly diffuses into the silicon substrate or the gate electrode during heat treatment, hafnium or titanium should be included as an additive element of the gate insulating film. Is more preferable.

また、ゲート絶縁膜の主構成材料として酸化ジルコニウムを用いた場合には、ゲート絶縁膜の添加元素としてチタンを含有させることがより好ましい。ゲート絶縁膜は、例えば、第2、第3の実施形態のように、二層以上の構造を持っていてもよい。   In addition, when zirconium oxide is used as the main constituent material of the gate insulating film, it is more preferable to contain titanium as an additive element of the gate insulating film. For example, the gate insulating film may have a structure of two or more layers as in the second and third embodiments.

また、ゲート電極膜105の主構成材料としては、酸素の拡散が起こりにくい材料として、コバルトシリサイドやシリコンを用いることがより好ましい。さらに、ゲート電極は、例えば、第3の実施形態のように、二層以上の構造を持っていてもよい。このゲート電極膜105は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。   In addition, as a main constituent material of the gate electrode film 105, cobalt silicide or silicon is more preferably used as a material in which oxygen does not easily diffuse. Furthermore, the gate electrode may have a structure of two or more layers as in the third embodiment, for example. The gate electrode film 105 is formed by using, for example, chemical vapor deposition or sputtering.

上記ゲ−ト電極膜105の上部及び側壁には、例えば、シリコン酸化膜からなる絶縁膜9が形成されている。メモリセル選択用MOSトランジスタの一方の拡散層107には、プラグ110を介してビット線111が接続されている。   An insulating film 9 made of, for example, a silicon oxide film is formed on the top and side walls of the gate electrode film 105. A bit line 111 is connected to one diffusion layer 107 of the memory cell selection MOS transistor via a plug 110.

また、MOSトランジスタの上部全面には、例えば、BPSG(Boron-doped Phospho Silicate Glass)膜やSOG(Spin On Glass)膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜112が形成されている。   Further, on the entire upper surface of the MOS transistor, for example, a BPSG (Boron-doped Phospho Silicate Glass) film, an SOG (Spin On Glass) film, a silicon oxide film or a nitride film formed by chemical vapor deposition or sputtering, etc. An insulating film 112 made of is formed.

MOSトランジスタを覆う絶縁膜112の上部には情報蓄積用容量素子103が形成されている。この情報蓄積用容量素子103は、メモリセル選択用MOSトランジスタの他方の拡散層108に、例えば、多結晶シリコンからなるプラグ113を介して接続されている。   An information storage capacitive element 103 is formed on the insulating film 112 covering the MOS transistor. The information storage capacitive element 103 is connected to the other diffusion layer 108 of the memory cell selection MOS transistor via a plug 113 made of, for example, polycrystalline silicon.

情報蓄積用容量素子103は、下層から順に、導電性のバリア膜114、容量下部電極115、高誘電率を有する酸化物膜116、容量上部電極117を積層した構造で形成されている。また、容量上部電極117は絶縁膜118で覆われている。酸化物膜116の主構成材料には、例えば、酸化ジルコニウムまたは酸化ハフニウムが用いられる。   The information storage capacitor element 103 has a structure in which a conductive barrier film 114, a capacitor lower electrode 115, an oxide film 116 having a high dielectric constant, and a capacitor upper electrode 117 are stacked in this order from the lower layer. Further, the capacitor upper electrode 117 is covered with an insulating film 118. For example, zirconium oxide or hafnium oxide is used as a main constituent material of the oxide film 116.

熱処理の際に、容量上部電極や容量下部電極に酸素が拡散しにくいように、容量上部電極または容量下部電極として(111)配向性を持つシリコン膜を使用することが好ましい。   It is preferable to use a silicon film having (111) orientation as the capacitor upper electrode or the capacitor lower electrode so that oxygen does not easily diffuse into the capacitor upper electrode and the capacitor lower electrode during the heat treatment.

また、酸化物膜116の主構成材料として酸化ジルコニウムを用いた場合には、酸化物膜116の添加元素としてハフニウムまたはチタンを含有させることがより好ましい。   In the case where zirconium oxide is used as the main constituent material of the oxide film 116, it is more preferable to contain hafnium or titanium as an additive element of the oxide film 116.

また、酸化物膜116の主構成材料として酸化ジルコニウムを用いた場合には、酸化物膜116の添加元素としてチタンを含有させるより好ましい。なお、情報蓄積用容量素子103は絶縁膜118で覆われている。   In the case where zirconium oxide is used as the main constituent material of the oxide film 116, it is more preferable that titanium be contained as an additive element of the oxide film 116. Note that the information storage capacitor element 103 is covered with an insulating film 118.

以上のように、本発明の第4の実施形態によれば、第1の実施形態と同様な効果を得ることができる。
なお、本発明の他の適用例としては、第4の実施形態のようなメモリLSIと、第1、第2、第3の実施形態のようなロジックLSIを、同一基板上に搭載したシステムLSIが考えられる。
As described above, according to the fourth embodiment of the present invention, an effect similar to that of the first embodiment can be obtained.
As another application example of the present invention, a system LSI in which a memory LSI as in the fourth embodiment and a logic LSI as in the first, second, and third embodiments are mounted on the same substrate. Can be considered.

図17は、本発明の第5の実施形態である半導体装置における薄膜トランジスタ(TFT)構造を示す図である。本発明の第5の実施形態である半導体装置は、図17に示すように、例えば、ガラス基板201の上に、例えば、多結晶シリコンからなる導電性膜(シリコン膜)202と、酸化ジルコニウムまたは酸化ハフニウムを主構成材料とする絶縁膜(ゲート絶縁膜)203と、多結晶シリコンからなる導電性膜(ゲート電極膜)204と、例えば、n型シリコン膜205と、ドレイン電極膜206と、ソース電極膜207と、絶縁膜208とが形成されたTFT構造を有する
ここで、酸化ジルコニウムまたは酸化ハフニウムを主構成材料とする絶縁膜203から酸素が拡散して抜けるのを抑制するために、導電性膜202または導電性膜204として(111)配向性を持つシリコン膜を使用する。
FIG. 17 is a diagram showing a thin film transistor (TFT) structure in a semiconductor device according to the fifth embodiment of the present invention. As shown in FIG. 17, the semiconductor device according to the fifth embodiment of the present invention includes, for example, a conductive film (silicon film) 202 made of polycrystalline silicon and zirconium oxide or An insulating film (gate insulating film) 203 mainly composed of hafnium oxide, a conductive film (gate electrode film) 204 made of polycrystalline silicon, for example, an n-type silicon film 205, a drain electrode film 206, and a source It has a TFT structure in which an electrode film 207 and an insulating film 208 are formed. Here, in order to prevent oxygen from diffusing and escaping from the insulating film 203 containing zirconium oxide or hafnium oxide as a main constituent material, a conductive structure is used. A silicon film having (111) orientation is used as the film 202 or the conductive film 204.

これにより、本発明の第5の実施形態においても、絶縁膜203から酸素が拡散して抜けることが抑制され、特性が向上されたTFT構造を有する半導体装置を実現することができる。   Thereby, also in the fifth embodiment of the present invention, it is possible to realize a semiconductor device having a TFT structure in which oxygen is prevented from diffusing and escape from the insulating film 203 and characteristics are improved.

本発明における第1の実施形態である半導体装置の主要部の断面図である。It is sectional drawing of the principal part of the semiconductor device which is 1st Embodiment in this invention. 酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の酸素の拡散係数について、(001)結晶面の場合と(111)結晶面の場合とを比較したグラフである。It is the graph which compared the case of a (001) crystal plane and the case of a (111) crystal plane about the diffusion coefficient of oxygen when oxygen of a zirconium oxide film diffuses to a silicon substrate. 酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の酸素の拡散係数について、(001)結晶面の場合と(111)結晶面の場合とを比較したグラフである。It is the graph which compared the case of a (001) crystal face and the case of a (111) crystal face about the diffusion coefficient of oxygen when oxygen of a hafnium oxide film diffuses to a silicon substrate. 酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の酸素の拡散係数を、添加物の添加濃度の低い領域について示したグラフである。It is the graph which showed the diffusion coefficient of oxygen at the time of the oxygen of a zirconium oxide film diffusing to a silicon substrate about the field where the addition concentration of an additive is low. 酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の酸素の拡散係数を、添加物の添加濃度の高い領域について示したグラフである。It is the graph which showed the diffusion coefficient of oxygen at the time of the oxygen of a zirconium oxide film diffusing to a silicon substrate about the field where the additive concentration of an additive is high. 酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の酸素の拡散係数を、添加物の添加濃度の低い領域について示したグラフである。It is the graph which showed the diffusion coefficient of oxygen at the time of the oxygen of a hafnium oxide film diffusing to a silicon substrate about the field where the addition concentration of an additive is low. 酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の酸素の拡散係数を、添加物の添加濃度の高い領域について示したグラフである。It is the graph which showed the diffusion coefficient of oxygen at the time of the oxygen of a hafnium oxide film diffusing to a silicon substrate about the field where the addition concentration of an additive is high. 酸化ジルコニウム膜の上に電極膜が形成された構造を解析モデルとして用い、酸素の拡散係数を酸化ジルコニウム膜への添加濃度の低い領域について示したグラフである。5 is a graph showing a region in which the concentration of oxygen added to a zirconium oxide film is low using a structure in which an electrode film is formed on a zirconium oxide film as an analysis model. 酸化ジルコニウム膜の上に電極膜が形成された構造を解析モデルとして用い、酸素の拡散係数を酸化ジルコニウム膜への添加濃度の高い領域について示したグラフである。It is the graph which used the structure in which the electrode film was formed on the zirconium oxide film as an analysis model, and showed the diffusion coefficient of oxygen about the field where the concentration of addition to the zirconium oxide film is high. 酸化ハフニウム膜の上に電極膜が形成された構造を解析モデルとして用い、酸素の拡散係数を酸化ハフニウム膜への添加濃度の低い領域について示したグラフである。FIG. 5 is a graph showing an oxygen diffusion coefficient in a region where the concentration of addition to the hafnium oxide film is low, using a structure in which an electrode film is formed on a hafnium oxide film as an analysis model. 酸化ハフニウム膜の上に電極膜が形成された構造を解析モデルとして用い、酸素の拡散係数を酸化ハフニウム膜への添加濃度の高い領域について示したグラフである。5 is a graph showing a region in which the concentration of oxygen added to a hafnium oxide film is high, using a structure in which an electrode film is formed on a hafnium oxide film as an analysis model. 酸化ジルコニウムの上に電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対する酸素の拡散係数を示したグラフである。It is the graph which showed the diffusion coefficient of oxygen with respect to various electrode materials using the structure in which the electrode film was formed on the zirconium oxide as an analysis model. 酸化ハフニウムの上に電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対する酸素の拡散係数を示したグラフである。It is the graph which showed the diffusion coefficient of oxygen with respect to various electrode materials using the structure in which the electrode film was formed on hafnium oxide as an analysis model. 本発明における第2の実施形態である半導体装置の主要部の断面図である。It is sectional drawing of the principal part of the semiconductor device which is the 2nd Embodiment in this invention. 本発明における第3の実施形態である半導体装置の主要部の断面図である。It is sectional drawing of the principal part of the semiconductor device which is the 3rd Embodiment in this invention. 本発明における第4の実施形態である半導体装置の主要部の断面図である。It is sectional drawing of the principal part of the semiconductor device which is the 4th Embodiment in this invention. 本発明における第5の実施形態である半導体装置のTFT構造部の断面図である。It is sectional drawing of the TFT structure part of the semiconductor device which is the 5th Embodiment in this invention.

符号の説明Explanation of symbols

1 シリコン基板
2、3、4、5 拡散層
6、6a、6b ゲート絶縁膜
7、7a、7b ゲート絶縁膜
8、8a、8b ゲート電極
9、9a、9b ゲート電極
10 素子分離膜
11、12、13、18 絶縁膜
21、24、25 絶縁膜
14a、14b、16a 隣接導電体膜
16b、19、22a、22b 隣接導電体膜
15、17、20、23 主導電体膜
101 シリコン基板
102 トランジスタ
103 情報蓄積用容量素子
104 素子分離膜
105 ゲート電極
106 ゲート絶縁膜
107、108 拡散層
109、112 絶縁膜
110、113 プラグ
111 ビット線
114、202、204 導電性膜
115 容量下部電極
116 容量絶縁膜(酸化物膜)
117 容量上部電極
118、203、208 絶縁膜
201 ガラス基板
205 n形シリコン膜
206 ドレイン電極膜
207 ソース電極膜
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2, 3, 4, 5 Diffusion layer 6, 6a, 6b Gate insulating film 7, 7a, 7b Gate insulating film 8, 8a, 8b Gate electrode 9, 9a, 9b Gate electrode 10 Element isolation film 11, 12, 13, 18 Insulating film 21, 24, 25 Insulating film 14a, 14b, 16a Adjacent conductor film 16b, 19, 22a, 22b Adjacent conductor film 15, 17, 20, 23 Main conductor film 101 Silicon substrate 102 Transistor 103 Information Storage capacitor element 104 Element isolation film 105 Gate electrode 106 Gate insulating film 107, 108 Diffusion layer 109, 112 Insulating film 110, 113 Plug 111 Bit line 114, 202, 204 Conductive film 115 Capacitor lower electrode 116 Capacitor insulating film (oxide) Material film)
117 Capacitance upper electrode 118, 203, 208 Insulating film 201 Glass substrate 205 N-type silicon film 206 Drain electrode film 207 Source electrode film

Claims (4)

シリコン基板と、このシリコン基板の一主面に接触して形成された酸化ハフニウムを主構成材料とするゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備える半導体装置において、
上記シリコン基板の一主面がシリコンの(111)結晶面に平行であり、
上記ゲート電極膜の主構成材料は、コバルトシリサイドまたはシリコンであり、
上記ゲート絶縁膜がチタンを0.01at.%以上15at.%以下の濃度で含有することを特徴とする半導体装置。
A semiconductor device comprising a silicon substrate, a gate insulating film made mainly of hafnium oxide formed in contact with one main surface of the silicon substrate, and a gate electrode film formed in contact with the gate insulating film In
The silicon one main surface of the substrate is a silicon (111) Ri parallel der crystal plane,
The main constituent material of the gate electrode film is cobalt silicide or silicon,
A semiconductor device characterized in that the gate insulating film contains titanium at a concentration of 0.01 at .
シリコン基板と、このシリコン基板の一主面に接触して形成された酸化ハフニウムを主構成材料とするゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備える半導体装置において、
上記シリコン基板の一主面がシリコンの(111)結晶面に平行であり、
上記ゲート電極膜の主構成材料は、コバルトシリサイドまたはシリコンであり、
上記ゲート絶縁膜がチタンを0.03at.%以上10at.%以下の濃度で含有することを特徴とする半導体装置。
A semiconductor device comprising a silicon substrate, a gate insulating film made mainly of hafnium oxide formed in contact with one main surface of the silicon substrate, and a gate electrode film formed in contact with the gate insulating film In
One principal surface of the silicon substrate is parallel to a (111) crystal plane of silicon;
The main constituent material of the gate electrode film is cobalt silicide or silicon,
A semiconductor device, wherein the gate insulating film contains titanium at a concentration of 0.03 at.% Or more and 10 at.% Or less .
基板と、この基板の一主面側に形成された第1シリコン膜と、この第1シリコン膜に接触して形成されたゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備え、
上記第1シリコン膜が(111)配向性を有し、上記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、
上記ゲート電極膜は、(111)配向性を有する第2シリコン膜であり、
上記ゲート絶縁膜がチタンを0.01at.%以上15at.%以下の濃度で含有することを特徴とする半導体装置。
A substrate, a first silicon film formed on one main surface side of the substrate, a gate insulating film formed in contact with the first silicon film, and a gate electrode formed in contact with the gate insulating film With a membrane,
The first silicon film has (111) orientation, and the main constituent material of the gate insulating film is hafnium oxide;
The gate electrode film is a second silicon film having (111) orientation,
A semiconductor device characterized in that the gate insulating film contains titanium at a concentration of 0.01 at .
基板と、この基板の一主面側に形成された第1シリコン膜と、この第1シリコン膜に接触して形成されたゲート絶縁膜と、このゲート絶縁膜に接触して形成されたゲート電極膜とを備え、
上記第1シリコン膜が(111)配向性を有し、上記ゲート絶縁膜の主構成材料が酸化ハフニウムであり、
上記ゲート電極膜は、(111)配向性を有する第2シリコン膜であり、
上記ゲート絶縁膜がチタンを0.03at.%以上10at.%以下の濃度で含有することを特徴とする半導体装置。
A substrate, a first silicon film formed on one main surface side of the substrate, a gate insulating film formed in contact with the first silicon film, and a gate electrode formed in contact with the gate insulating film With a membrane,
The first silicon film has (111) orientation, and the main constituent material of the gate insulating film is hafnium oxide;
The gate electrode film is a second silicon film having (111) orientation,
A semiconductor device, wherein the gate insulating film contains titanium at a concentration of 0.03 at.% Or more and 10 at.% Or less .
JP2004319078A 2004-11-02 2004-11-02 Semiconductor device Expired - Fee Related JP4451279B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004319078A JP4451279B2 (en) 2004-11-02 2004-11-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004319078A JP4451279B2 (en) 2004-11-02 2004-11-02 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001151980A Division JP3756422B2 (en) 2001-05-22 2001-05-22 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2005101632A JP2005101632A (en) 2005-04-14
JP2005101632A5 JP2005101632A5 (en) 2006-03-02
JP4451279B2 true JP4451279B2 (en) 2010-04-14

Family

ID=34464263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004319078A Expired - Fee Related JP4451279B2 (en) 2004-11-02 2004-11-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4451279B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624328B2 (en) * 2008-11-19 2014-01-07 Renesas Electronics Corporation Semiconductor device
JP2011114049A (en) * 2009-11-25 2011-06-09 Renesas Electronics Corp Semiconductor device

Also Published As

Publication number Publication date
JP2005101632A (en) 2005-04-14

Similar Documents

Publication Publication Date Title
US7608899B2 (en) Semiconductor device
TW432680B (en) Semiconductor integrated circuit apparatus and its fabricating method
US8227864B2 (en) CMOS semiconductor device
KR101675459B1 (en) electrode structure and fabrication method thereof, and semiconductor device using the electrode structure
US20070096189A1 (en) Semiconductor device
TWI775049B (en) Non-volatile memory device and manufacturing method thereof
JP3732098B2 (en) Semiconductor device
TWI700714B (en) Ferroelectric assemblies and methods of forming ferroelectric assemblies
JP2009135216A (en) Semiconductor device
JP4011813B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20080046438A (en) Semiconductor device and method of fabricating the same
JP2005268288A (en) Semiconductor device and its manufacturing method
JP3771801B2 (en) Semiconductor device
JP3756422B2 (en) Semiconductor device
JP4451279B2 (en) Semiconductor device
JP3773475B2 (en) Semiconductor device
JP3752449B2 (en) Semiconductor device
JP2005057302A (en) Semiconductor device
JPH06125052A (en) Manufacture of semiconductor memory
JP4622213B2 (en) Semiconductor device
JP3468200B2 (en) Semiconductor device
JP2004103619A (en) Semiconductor memory device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100127

R150 Certificate of patent or registration of utility model

Ref document number: 4451279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees